KR20100070409A - 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호매핑 방법 및 이를 위한 장치 - Google Patents

Abstract

본 발명은 저밀도 패리티 검사(Low Density Parity Check, LDPC) 부호를 사용하는 통신 시스템에서 신호 매핑 방법에 관한 것으로서 저밀도 패리티 검사 부호어 비트를 차수에 따라 정렬하여 이동 구간을 설정하는 단계, 상기 이동 구간을 설정된 이동 값(shift factor, S)만큼 이동하여 상기 LDPC 부호어 비트를 재정렬하는 단계, 및 상기 재정렬된 LDPC 부호어 비트를 변조 신호 구성 비트에서 신뢰도가 낮은 순서대로 매핑하는 단계을 포함하는 것을 특징으로 한다. 또한 상기 재정렬하는 단계는 상기 이동 구간을 상기 이동 값만큼 이동하고, 나머지 위치에 상기 이동 구간을 제외한 부호어 비트를 차수에 따라 재정렬하는 것을 특징으로 한다.

본 발명의 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호 매핑 방법 및 이를 위한 장치에 의하면, 유연한(flexible) 인터리빙 및 매핑 수행함으로써 다양한 LDPC 부호에 따라 부호어 성능을 최대화 할 수 있다. 뿐만 아니라 본 발명은 전체 통신 시스템에서 신호의 오류 확률을 감소시켜 고속의 통신을 가능하게 한다.

저밀도 패리티 검사 부호, 신호 성좌 비트 매핑, 인터리빙

Description

저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호 매핑 방법 및 이를 위한 장치{METHOD AND APPARATUS FOR MAPPING SYMBOL IN A COMMUNICATION SYSTEM USING LOW DENSITY PARITY CHECK CODE}

본 발명은 통신 시스템에서 데이터 송수신 장치 및 방법에 관한 것으로서, 특히 LDPC 부호를 사용하는 통신 시스템에서 데이터 송수신 장치 및 방법에 관한 것이다.

일반적으로 통신 시스템에서 데이터 송수신의 개략적인 과정은 다음과 같다. 즉, 송신측의 정보원(Source)에서 생성된 데이터는 원천 부호화(Source Coding)와 채널 부호화(Channel Coding), 인터리빙(Interleaving), 변조(Modulation)를 거쳐 채널(Channel)을 통해 무선 송신한다. 또한 수신측에서는 상기 무선 송신된 신호를 수신하여 복조(Demodulation), 디인터리빙(Deinterleaving), 채널 복호화(Channel Decoding), 원천 복호화(Source Decoding)를 수행하게 된다.

그런데 통신 시스템에서는 채널의 여러 가지 잡음(noise)과 페이딩(fading) 현상 및 심볼간 간섭(inter-symbol interference : ISI)에 의해 신호의 왜곡이 생기게 된다. 특히 차세대 이동 통신, 디지털 방송 및 휴대 인터넷과 같이 높은 데이 터 처리량과 신뢰도를 요구하는 고속 디지털 통신 시스템에서는 잡음과 페이딩 및 ISI에 의한 신호 왜곡을 극복하기 위한 기술이 필수적이다. 상기 채널 부호화와 인터리빙이 그 대표적인 기술에 해당한다.

인터리빙이란 전송하고자 하는 비트들의 손상되는 부분이 한곳에 집중되지 않고 여러 곳으로 분산되도록 함으로써, 페이딩 채널을 통과하면서 자주 발생하는 군집 오류(Burst Error)를 방지하여 데이터 전송 손실을 최소화하고 후술하는 채널 부호화의 효과를 상승시키기 위하여 사용된다.

또한 채널 부호화는 잡음과 페이딩 및 ISI 등에 의한 신호의 왜곡을 수신측이 확인하고 이를 효율적으로 복원할 수 있도록 하여 통신의 신뢰도를 높이기 위한 하나의 방법으로 널리 사용되고 있다. 채널 부호화에 사용되는 부호(Code)들은 오류를 정정시킨다는 의미에서 오류정정부호(error-correcting code: ECC)로 불리며, 다양한 종류의 오류정정부호에 대한 연구가 활발히 이루어지고 있다.

일반적으로 알려져 있는 오류 정정 부호에는 블록 코드(Block code), 길쌈 코드(Convolutional code), 터보 코드(Turbo code), 저밀도 패리티 검사 코드(Low Density Parity Check code: LDPC code)등이 있다. 후술되는 본 발명은 LDPC 부호를 사용하는 통신 시스템에 관한 것이므로 이하에서 LDPC 부호에 대한 간략한 설명을 하기로 한다.

LDPC 부호는 신호의 완전한 전송을 보장할 수는 없지만 정보유실 확률을 가능한 한 최소화할 수 있는 부호로 알려져 있다. 즉, LDPC 부호는 Shannon의 채널 부호화 이론에서 알려진 최대 데이터 전송률(Shannon limit)에 근접한 수준으로 신 호를 전송할 수 있는 최초의 채널 부호화 부호로서 1960년대에 최초로 제안되었다. 그러나 당시의 기술 수준으로는 LDPC 부호를 구현하기 어려워 실질적으로 사용되지 못하였었다. 그러나 그 후의 정보이론과 기술의 발달에 힘입어 1996년 이후 LDPC 부호가 `재발견'되면서 반복적 복호(iterative decoding)를 사용하면서도 복잡도가 크게 증가하지 않는 이 부호의 특성 및 생성 방법에 대한 연구가 활기를 띠고 있다. 이러한 LDPC 부호는 터보부호와 더불어 차세대 이동통신시스템에 활용될 수 있는 매우 우수한 오류정정부호로 평가되고 있다.

상기 LDPC 부호는 통상적으로 그래프 표현법을 이용하여 나타내며, 그래프 이론 및 대수학, 확률론에 기반한 방법들을 통해 많은 특성을 분석할 수 있다. 일반적으로 채널 부호의 그래프 모델은 부호의 묘사(descriptions)에 유용할 뿐만 아니라, 부호화 된 비트에 대한 정보를 그래프 내의 정점(vertex)에 대응시키고 각 비트들의 관계를 그래프 내에서 선분(edges)으로 대응시키면, 각 정점들이 각 선분들을 통해서 정해진 메시지(messages)를 주고받는 통신 네트워크로 간주할 수 있기 때문에 자연스런 복호 알고리즘을 이끌어 낼 수 있다. 예를 들면 그래프의 일종으로 볼 수 있는 트렐리스(trellis)에서 유도된 복호 알고리즘에는 잘 알려진 비터비(Viterbi) 알고리즘과 BCJR (Bahl, Cocke, Jelinek and Raviv) 알고리즘이 있다.

상기 LDPC 부호는 일반적으로 패리티 검사행렬(parity-check matrix)로 정의되며 Tanner 그래프로 통칭되는 이분(bipartite) 그래프를 이용하여 표현할 수 있다. 여기서 이분 그래프는 그래프를 구성하는 정점들이 서로 다른 2 종류로 나누어져 있음을 의미하며, 상기 LDPC 부호의 경우에는 변수 노드(variable node)와 검사 노드(check node)라 불리는 정점들로 이루어진 이분 그래프로 표현된다. 여기서 변수 노드는 부호화된 비트와 일대일 대응된다.

도 1은 길이가 8인 LDPC 부호의 패리티 검사 행렬의 예를 도시한 도면이며,도 2는 길이가 8인 LDPC 부호의 패리티 검사 행렬의 예의 Tanner 그래프를 도시한 도면이다.

도 1 및 도 2를 참조하여 상기 LDPC 부호의 그래프 표현 방법에 대해 설명하기로 한다.

도 1을 참조하여 설명하면, 열이 8개 있기 때문에 길이가 8인 부호어(codeword)를 생성하는 LDPC 부호를 의미하며, 각 열은 부호화된 8 비트와 대응된다.

도 2를 참조하여 설명하면, 상기 LDPC 부호의 상기 Tanner 그래프는 8개의 변수 노드들 x₁₍202), x₂(204), x₃(206), x₄(208), x₅(210), x₆(212), x₇(214), x₈(216)과 4개의 검사 노드(check node)(218, 220, 222, 224)들로 구성되어 있다. 여기서, 상기 LDPC 부호의 패리티 검사 행렬 H₁의 i번째 열과 j번째 행은 각각 변수 노드 x_i와 j 번째 검사 노드에 대응된다. 또한, 상기 LDPC 부호의 패리티 검사 행렬 H₁의 i번째 열과 j번째 행이 교차하는 지점의 1의 값, 즉 0이 아닌 값의 의미는, 상기 도 2와 같이 상기 Tanner 그래프 상에서 상기 변수 노드 x_i와 j번째 검사 노드 사이에 선분(edge)이 존재함을 의미한다.

상기 LDPC 부호의 Tanner 그래프에서 변수 노드 및 검사 노드의 차수(degree)는 각 노드들에 연결되어 있는 선분의 개수를 의미하며, 이는 상기 LDPC 부호의 패리티 검사행렬에서 해당 노드에 대응되는 열 또는 행에서 0이 아닌 원소(entry)들의 개수와 동일하다. 예를 들어, 상기 도 2에서 변수 노드들 x₁(202), x₂(204), x₃(206), x₄(208), x₅(210), x₆(212), x₇(214), x₈(216)의 차수는 각각 순서대로 4, 3, 3, 3, 2, 2, 2, 2가 되며, 검사 노드들(218, 220, 222, 224)의 차수는 각각 순서대로 6, 5, 5, 5가 된다. 또한, 상기 도 2의 변수 노드들에 대응되는 상기 도 1의 패리티 검사 행렬 H₁의 각각의 열에서 0이 아닌 원소들의 개수는 상기한 차수들 4, 3, 3, 3, 2, 2, 2, 2와 순서대로 일치하며, 상기 도 2의 검사 노드들에 대응되는 상기 도 1의 패리티 검사 행렬 H₁의 각각의 행에서 0이 아닌 원소들의 개수는 상기한 차수들 6, 5, 5, 5와 순서대로 일치한다.

상술한 것처럼 부호화된 각 비트는 패리티 검사 행렬의 열(column)에 일대일 대응 되며, Tanner 그래프상의 변수 노드와도 일대일로 대응된다. 또한 부호화된 비트와 일대일 대응 되는 변수 노드의 차수를 부호화 비트의 차수라고 한다.

또한 LDPC 부호는 높은 차수를 갖는 부호어 비트가 낮은 차수를 갖는 부호어 비트에 비하여 복호 성능이 우수한 특성이 있는 것으로 알려져 있다. 이는 높은 차수의 변수 노드가 낮은 차수의 변수 노드에 비하여 반복 복호를 통하여 많은 정보를 획득함에 따라 복호 성능이 우수해 질 수 있기 때문이다.

지금까지는 LDPC 부호에 대하여 살펴보았다. 이하에서는 통신 시스템에서 통 상적으로 사용하는 고차 변조 방식인 QAM(Quardrature Amplitude Modulation) 방식을 적용할 경우의 신호 성좌(signal constellation)에 대해서 설명한다. QAM에서 변조된 심볼은 실수부와 허수부로 구성되며 각 실수부와 허수부의 크기와 부호를 다르게 하여 다양한 변조 심볼을 구성할 수 있다. QAM의 특성을 살펴보기 위하여 QPSK 변조 방식과 함께 설명하기로 한다.

도 3a는 일반적인 QPSK (Quadrature Phase Shift Keying) 변조 방식의 신호 성좌의 개략도이다.

도 3a를 참조하면, y₀는 실수부의 부호를 결정하며 y₁ 은 허수부의 부호를 결정한다. 즉, y₀가 0일 경우 실수부의 부호는 양(plus : +)이며, y₀가 1일 경우 실수부의 부호는 음(minus : -)이다. 또한, y₁이 0일 경우 허수부의 부호는 양(plus : +)이며, y₁이 1일 경우 허수부의 부호는 음(minus : -)이다. y₀, y₁ 각각이 실수부와 허수부의 부호를 표시하는 부호표시 비트이므로 y₀, y₁ 의 오류 발생 확률은 같기 때문에, QPSK 변조 방식의 경우 하나의 변조 신호(modulated symbol)에 해당하는 (y₀, y₁) 각 비트의 신뢰도는 동일하다. 여기서 y_0,q, y_1,q 로 표기했을 때, 아래 첨자 두 번째 인덱스 q는 변조 신호 구성 비트의 q번째 출력임을 의미한다.

도 3b는 일반적인 16-QAM 변조 방식의 신호 성좌의 개략도이다.

도 3b를 참조하면, 하나의 변조 신호 비트에 해당하는 (y₀, y₁, y₂, y₃)의 의미는 다음과 같다. 비트 y₀와 y₂는 각각 실수부의 부호와 크기를 결정하며, 비트 y₁ 과 y₃ 각각은 허수부의 부호와 크기를 결정한다. 다시 말하면, y₀와 y₁은 신호의 실수부와 허수부의 부호를 결정하며, y₂와 y₃ 는 신호의 실수부와 허수부의 크기를 결정한다. 변조된 신호의 크기를 판별하는 것보다 부호를 판별하는 것이 더 용이하기 때문에 y₂와 y₃에 대하여 오류가 발생할 확률이 y₀와 y₁ 보다 높다. 따라서 비트들의 오류가 발생하지 않을 확률 또는 신뢰도(reliability)는 R(y₀) = R(y₁) > R(y₂) = R(y₃)의 순서가 된다. 여기서 R(y)는 비트 y에 대한 신뢰도를 나타낸다. QPSK와 달리 QAM의 변조신호구성 비트들 (y₀, y₁, y₂, y₃)는 각 비트의 신뢰도가 상이한 특성이 있다.

16-QAM 변조 방식은 신호를 구성하는 4비트 중 2개의 비트는 신호의 실수부와 허수부의 부호를 결정하며, 2개의 비트는 신호의 실수부와 허수부의 크기를 나타내면 되므로 (y₀, y₁, y₂, y₃)의 순서와 각 비트의 역할은 변할 수 있음은 당연하다.

도 3c는 일반적인 64-QAM 변조 방식의 신호 성좌의 개략도이다.

도 3c를 참조하면, 하나의 변조 신호 비트에 해당하는 (y₀, y₁, y₂, y₃, y₄, y₅) 중 비트 y₀, y₂와 y₄는 실수부의 부호와 크기를 결정하며, y₁, y₃와 y₅는 허수부의 부호와 크기를 결정한다. 이때 y₀와 y₁는 각각 실수부와 허수부의 부호를 결정하며, y_2, y₃, y_4, y₅는 각각 실수부와 허수부의 크기를 결정한다. 변조된 심볼의 크기 를 판별하는 것보다 부호를 판별하는 것이 더 용이하기 때문에 y₀와 y₁의 신뢰도는 y_2, y₃, y_4, y₅의 신뢰도에 비하여 높다. y_2, y₃는 변조된 심볼의 크기가 4보다 큰 값인지 작은 값인지에 따라 결정되며, y_4, y₅는 변조된 심볼의 크기가 2를 기준으로 4와 0에 가까운지 결정되거나, 6을 기준으로 4 또는 8에 가까운지에 따라 결정된다. 따라서 y_2, y₃의 결정 범위의 크기는 4가 되고, y_4, y₅ 의 결정 범위는 2가 된다. 따라서 y_2, y₃의 신뢰도가 y_4, y₅에 비하여 높다. 이를 정리하면, 각 비트들의 오류가 발생하지 않을 확률 즉, 신뢰도는 R(y₀) = R(y₁) > R(y₂) = R(y₃) > R(y₄) = R(y₅)의 순서가 된다.

64-QAM 변조 방식은 신호를 구성하는 6비트 중 2개의 비트는 신호의 실수부와 허수부의 부호를 결정하며, 4개의 비트는 신호의 실수부와 허수부의 크기를 나타내기만 하면 된다. 따라서 (y₀, y₁, y₂, y₃, y₄, y₅)의 순서와 각 비트의 역할은 변할 수 있다. 또한 256-QAM 이상의 신호 성좌의 경우에도 앞서 설명된 것과 동일한 방식으로 변조 신호 구성 비트들의 역할과 신뢰도가 달라진다. 즉, 하나의 변조 신호 비트를 (y₀, y₁, y₂, y₃, y₄, y₅, y₆, y₇)이라하면, R(y₀) = R(y₁) > R(y₂) = R(y₃) > R(y₄) = R(y₅) > R(y₆) = R(y₇)이 성립한다.

그런데 종래에는 LDPC 부호를 사용하는 통신 시스템에서 인터리빙/디인터리빙을 수행하는 경우 LDPC 부호나 고차 변조의 변조부호 구성 비트의 신뢰도 특성과 무관하게 임의의 인터리빙/디인터리빙 방식을 사용하거나, LDPC 부호의 변수 노드 또는 검사 노드의 차수만을 고려한 인터리빙/디인터리빙 방식을 사용함으로써 채널을 통해 전송되는 신호의 왜곡을 최소화하지 못하는 문제점이 있었다. 뿐만 아니라 변조 심볼 내의 연속적인 두 비트 y_2i, y_2i+1의 신뢰도가 같다는 이유로 두 비트를 실수부(real part)와 허수부(imaginary part)와 같은 두 개의 별개 비트가 아닌 하나의 비트 그룹으로 생각하는 제한을 둠으로써 LDPC 부호의 성능을 극대화하지 못하는 문제점이 있었다.

본 발명에서는 LDPC 부호어를 사용하는 통신시스템에서 상술한 문제점을 해결하기 위한 신호 매핑 방법 및 이를 이용하는 송신 장치를 제공한다.

또한 본 발명에서는 LDPC 부호어를 사용하는 통신시스템에서 상술한 문제점을 해결하기 위한 신호 디매핑 방법 및 이를 이용하는 수신 장치를 제공한다.

상술한 과제를 해결하기 위한 본 발명은 저밀도 패리티 검사(Low Density Parity Check, LDPC) 부호를 사용하는 통신 시스템에서 신호 매핑 방법 및 이를 위한 장치로서, 저밀도 패리티 검사 부호어 비트를 차수에 따라 정렬하여 이동 구간을 설정하는 단계, 상기 이동 구간을 설정된 이동 값(shift factor, S)만큼 이동하여 상기 LDPC 부호어 비트를 재정렬하는 단계, 및 상기 재정렬된 LDPC 부호어 비트를 변조 신호 구성 비트에서 신뢰도가 낮은 순서대로 매핑하는 단계을 포함하는 것을 특징으로 한다. 또한 상기 재정렬하는 단계는 상기 이동 구간을 상기 이동 값만큼 이동하고, 나머지 위치에 상기 이동 구간을 제외한 부호어 비트를 차수에 따라 재정렬하는 것을 특징으로 한다.

본 발명의 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호 매핑 방법 및 이를 위한 장치에 의하면, 유연한(flexible) 인터리빙 및 매핑 수행함으로써 다양한 LDPC 부호에 따라 부호어 성능을 최대화 할 수 있다. 또한 잡음과 페이 딩 현상 및 심볼간 간섭(ISI) 등에 의해 링크의 성능이 떨어질 확률이 높은 무선 채널 환경에서 특히 링크의 성능을 강하게 하여 데이터 송수신의 신뢰성을 향상시킬 수 있다. 뿐만 아니라 본 발명은 전체 통신 시스템에서 신호의 오류 확률을 감소시켜 고속의 통신을 가능하게 한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이때 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음에 유의하여야 한다. 또한 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다.

또한 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.

도 4는 LDPC 부호를 사용하는 통신 시스템의 구성도이다.

도 4를 참조하면, 본 발명의 송신기(400)는 부호기(encoder)(411)와, 인터리버(interleaver) (413)와, 신호 성좌 비트 매핑기(bit mapping into constellation or signal constellation bit mapping)(415)(이하 "비트 매핑기"로 약칭한다.), 변조기(modulator)(417)를 포함한다. 또한 본 발명의 수신기(450)는 복조기(demodulator)(457)와, 신호 성좌 비트 디매핑기(signal constellation bit demapping)(455)(이하 "비트 디매핑기"로 약칭한다.), 디인터리버(deinterleaver) (453)와, 복호기(decoder)(451)를 포함한다.

우선 상기 도 4에서 본 발명의 송신기 및 수신기의 동작을 간략히 살펴보고 본 발명에서 제안하는 인터리버와 비트 매핑기 구성 및 동작은 도 5 이하에서 상세히 설명하기로 한다.

먼저 송신기(400)에 정보 데이터 비트열(information data bit stream)인 i가 입력되면, i는 LDPC 부호화기(411)로 전달되고, LDPC 부호화기(411)는 상기 정보 데이터 비트들을 LDPC 부호화하여 LDPC 부호어(codeword) x를 생성하고 이를 인터리버(413)로 출력한다.

인터리버(413)는 LDPC 부호화기(411)에서 출력된 LDPC 부호어 x를 본 발명에서 제안하는 방식으로 인터리빙하여 신호 성좌 비트 매핑기(415)로 출력한다. 상기 인터리빙 방식은 LDPC 부호어 x를 차수에 따라 정렬하고 낮은 차수 구간을 이동 구간으로 설정한 후, 상기 이동 구간을 설정된 이동 값(shift factor, S)만큼 이동하여 LDPC 부호어 비트를 재정렬하는 것을 의미한다. 특히 본 발명에 있어, 낮은 차수 구간은 차수가 1차 또는 2차인 부호어 비트들로 설정하는 것이 바람직하나, 반드시 이에 한정되는 것은 아니다.

비트 매핑기(415)는 인터리버(413)에서 출력된 비트들 즉, 인터리빙된 LDPC 부호어인 b를 본 발명에서 제안하는 매핑 방식으로 신호 성좌 비트 매핑하여 변조기(417)로 출력한다. 상기 매핑 방식은 인터리빙된 LDPC 부호어 b를 변조 신호 구성 비트에서 신뢰도가 낮은 순서대로 매핑하는 것을 의미한다.

변조기(417)는 상기 비트 매핑기(415)에서 출력된 신호를 소정의 방식으로 변조하여 송신 안테나(Tx. Ant)를 통해 송신한다. 본 발명의 상기 인터리버(413)와 비트 매핑기(415)는 변조기(417)가 신호 성좌 비트 매핑된 신호를 변조할 때 비트 오류율(bit error rate: BER) 또는 부호어 오류율(Frame error rate: FER)을 최소화할 수 있도록 인터리빙과 비트 매핑을 수행하여 성능을 높이게 된다.

도 5a는 통상적인 LDPC 부호의 신호 성좌 비트 매핑의 예를 도시한 도면이며, 도 5b는 통상적인 LDPC 부호의 신호 성좌 비트 매핑의 또 다른 예를 도시한 도면이다.

BER 또는 FER을 최소화 하는 인터리빙 및 매핑 방법을 찾는 과정을 간소화 하기 위하여 도 5a와 같은 비트 매핑을 가정하자. 상기 도 5a는 설명의 편의를 위하여 LDPC 부호에 대응되는 Tanner 그래프에서 차수의 종류가 3 가지인 경우를 설정하였다.

도 5a 및 도 5b를 참조하면, 비트 매핑은 일정한 규칙대로 유지하며 LDPC 부호어 비트의 인터리빙만을 조절하여 변조 심볼을 구성하는 비트 매핑 규칙을 조절한다. 이때 도 5b와 같이 비트의 인터리빙이 생략되거나 고정되어 있는 특정 인터리버 하나를 사용하게 되면 비트 매핑 규칙은 유일하게 정해지게 된다. 즉, 인터리빙이 한 가지로 결정되어 있을 경우에는 비트 매핑 규칙이 변조 방식에 무관하게 결정되어진다.

그런데 LDPC 부호의 성능을 최적화하는 관점에서 비트 매핑 규칙이 변조 방식에 무관하게 고정되어 있는 경우에는 변조 방식에 따라 최적의 성능을 가지는 LDPC 부호의 차수 분포가 서로 상이하게 나타난다. 다시 말하면, 변조 방식에 따라 LDPC 부호의 성능을 최적화하기 위하여 서로 다른 패리티 검사 행렬을 사용해야 함을 의미한다.

본 발명에서는 변조 방식에 따라 서로 다른 패리티 검사 행렬을 사용해야 함으로써 발생하는 불필요한 저장 공간 및 제어에 대한 비효율성을 극복하기 위하여, 변조 방식에 따라 비트 매핑 규칙을 간단히 조절하는 방법을 통하여 변조 방식이 바뀌어도 처음 주어진 LDPC 부호의 패리티 검사 행렬로부터 최적의 성능을 도출하는 방법을 제안한다.

비트 매핑 방식에 대한 설명에 앞서 먼저 LDPC 부호어 비트들의 특성에 대해 살펴보자. LDPC 부호어에서 높은 차수의 비트들은 낮은 차수의 비트들에 비하여 반복 복호(iterative decoding)를 통한 성능 개선 효과가 뛰어나다. 보다 정확하게 설명하면, 만일 채널에서 수신된 LDPC 부호어 전체에 동일한 노이즈(noise)가 더 해졌다고 하여도, 반복 복호를 수행할 경우 낮은 차수에 대응되는 비트들에 비하여 높은 차수에 대응되는 비트들의 오류가 평균적으로 보다 빠르고 정확하게 복원된다.

따라서 LDPC 부호어를 변조 신호 구성 비트에 매핑할 때, 높은 차수의 비트들은 비교적 낮은 신뢰도를 가지는 변조 신호 구성 비트에 매핑 하더라도 복호 과정에서 충분히 본래 신호로 복원할 수 능력이 있다. 이러한 이유로 통상적으로 변조 신호 구성 비트의 신뢰도가 높을수록 낮은 차수에 대응되는 비트에 매핑 시키고, 신뢰도가 낮을수록 높은 차수에 대응되는 비트에 매핑 시킨다.

하지만, 부호어 비트들 중에서 높은 차수의 비트들이 차지하는 비율이 큰 경우에는 복호 과정에서 높은 차수를 가지는 비트들 간의 영향이 커지게 된다. 이때 상기 높은 차수의 많은 비트들이 낮은 신뢰도에 매핑 됨으로서 낮은 신뢰도의 영향력이 커지는 역효과가 발생하게 된다. 따라서 변조 방식에 따라서는 높은 차수에 모두 낮은 신뢰도를 가지는 변조 신호 구성 비트를 매핑하는 것보다 일부만 낮은 신뢰도를 가지는 구성비트에 매핑하는 것이 성능 개선을 가능하게 한다.

정리하여 말하면, LDPC 부호의 차수 분포 및 변조 방식에 따라 반드시 가장 낮은 차수에 대응되는 LDPC 부호어 비트에 가장 높은 신뢰도를 가지는 변조 신호 구성 비트를 대응시키면 성능 열화가 발생할 수도 있다. 또한, LDPC 부호의 변조 신호 매핑 방법은 차수 분포 및 변조 방식에 따라 서로 상이한 특성을 가지기 때문에 하나의 유일하게 정해진 매핑 방법으로는 최적화된 성능을 보장할 수 없게 된다. 따라서 본 발명에서는 LDPC 부호의 차수 분포 및 변조 방식에 따라 가변적으로 적용할 수 있는 효율적인 인터리빙 및 매핑 방식을 제안한다.

도 6은 본 발명의 실시예에 따른 LDPC 부호의 인터리빙 방법을 도시한 도면이다. LDPC 부호어의 길이를 N, 낮은 차수의 부호어 비트의 개수를 N_low라 하자. 본 발명에 있어 낮은 차수는 차수가 1차 또는 2차인 것이 바람직하나 반드시 이에 한정되는 것은 아니다.

도 6을 참조하면, 차수에 따라 규칙적으로 정렬된 LDPC 부호어 비트를 S를 통해 재정렬한다. S는 0부터 N-N_low-1 이하의 값을 가질 수 있다. 여기서 재정렬의 규칙은 낮은 차수의 비트 블록을 전체 LDPC 부호어 블록에서 S만큼 이동한 위치에 고정시키고, 나머지 위치에 낮은 차수 구간을 제외한 나머지 부호어 비트들을 순서대로 정렬한다.

재정렬된 LDPC 부호어 비트들은 도 6에 나타낸 것과 같이 변조 신호 비트에 순차적으로 매핑된다. 따라서 도 6에서 S가 0인 경우에는 통상적인 LDPC 부호의 변조 신호 매핑 방식이 된다. 즉, 낮은 차수의 부호어 비트들이 가장 신뢰도가 높은 변조 신호 구성 비트 순서로 매핑되어 있다.

하지만 S의 값이 0보다 커질 경우에는 다른 양상을 띠게 된다. S의 값이 상기 도 6에 나타낸 예의 경우처럼 증가했다고 생각해보자. S의 값이 증가할수록 낮은 차수의 비트들이 신뢰도가 높은 변조 신호 구성 비트에 매핑되는 비율이 줄어들며, 반면에 중간 차수의 부호어 비트들의 일부가 신뢰도가 높은 변조 신호 구성 비트에 매핑된다. S의 값이 보다 증가하게 되면, 모든 중간 차수의 부호어 비트는 낮은 차수의 부호어 비트 보다 신뢰도가 높은 변조 신호 구성 비트에 매핑 됨을 쉽게 예상할 수 있다. 극단적으로 S가 N-N_low-1인 경우에는 낮은 차수의 부호어 비트들에 가장 신뢰도가 낮은 변조 신호 비트가 매핑될 수도 있다.

이와 같이 LDPC 부호어 비트 대비 변조 신호 매핑 과정은 고정하고, 단지 S를 조절하여 LDPC 부호어 비트를 재정렬함으로써 다양한 변조 신호 매핑 방식의 효과를 얻을 수 있다.

도 7은 본 발명의 실시 예에 따른 LDPC 부호의 인터리빙 방법을 적용하여 전 산 실험한 결과를 도시한 도면이다.

도 7을 참조하면, LDPC 부호의 변조 신호 매핑 방식을 적용한 경우에 부호의 성능 변화를 검증하기 위하여 부호율 4/9이며, 부호어의 길이가 16,200인 LDPC 부호에 대하여 각각 16QAM과 64QAM에 대해서 오류가 발생하는 비율을 구하는 전산 실험(simulation)을 수행하여 도 7에 나타내었다. 도 7에서 고정된 매핑 방식은 S가 0인 경우를 의미한다.

도 7의 결과를 살펴보면 고정된 매핑 방식에 대해 본 발명에서 제안한 변조 방식에 따라 S를 다르게 조절하여 더 우수한 성능을 얻을 수 있음을 알 수 있다. 또한 매핑 방식이 고정되어 있는 경우에는 높은 신호 대 잡음 비(signal to noise, SNR) 영역에서 오류 마루(error floor) 현상까지 관찰됨을 알 수 있다.

도 8은 본 발명의 실시 예에 따른 LDPC 부호의 인터리빙 방법의 흐름도이다.

단계 810에서 LDPC 부호어 비트를 높은 차수 순서대로 정렬한다. 이 경우 정렬된 비트들은 순차적으로 C₀, C₁, ..., C_N-1라 지칭한다. 또한 LDPC 부호의 차수 분포를 고려하여 변조 방식에 따라 적합한 S를 도출한다. 이때 S는 많은 수의 전산 실험을 통해서 얻을 수도 있고 밀도 진화 (density evolution) 분석과 같은 방법을 사용하여 얻을 수도 있다.

계속하여, 단계 820에서는 도출된 S값에 따라 LDPC 부호어 비트를 다음 수학식 1과 같이 재배열한다.

<수학식 1>

1) (C'₀, C'₁, ..., C'_N-Nlow-S-1)=(C₀, C₁, ..., C_N-Nlow-S-1)

2) (C'_N-Nlow-S, C'_N-Nlow-S+1, ..., C'_N-S-1)=(C_N-Nlow, C_N-Nlow+1, ..., C_N-1)

3) (C'_N-S, C'_N-S+1, ..., C'_N-1)=(C_N-Nlow-S, C_N-Nlow-S+1, ..., C_N-Nlow)

단계 830에서는 단계 820에서 재배열된 LDPC 부호어 비트 C'₀, C'₁, C'_N-1을 변조 신호 비트 매핑기에 전달한다. 또한 단계 840에서는 재배열된 LDPC 부호어 비트를 변조 신호 구성 비트에서 신뢰도가 낮은 순서대로 순차적으로 단계 4의 LDPC 부호어 비트를 매핑 시킨다.

도 9는 본 발명에서 제안한 LDPC 부호의 인터리빙 방법을 사용하는 송신 장치의 블록 구성도이다. 송신 장치는 LDPC 부호화기(910), 제어부(930), 인터리버(950), 신호 성좌 매핑기(970)를 포함한다.

제어부(930)는 시스템의 요구 사항에 맞게 사전이 미리 정해진 S값에 대한 정보를 인터리버(950) 및 신호 성좌 매핑기(970)에 전달한다. 인터리버(950)는 상술한 수학식 1에 기반하여 LDPC 부호어 비트의 낮은 차수 구간을 이동 구간으로 설정하고, 이를 S만큼 이동하여 재정렬한다. 또한 재정렬된 LDPC 부호어는 신호 성좌 매핑기(970)에 전달되어 변조 신호 구성 비트에서 신뢰도가 낮은 순서대로 매핑된 후 변조기를 통해 송신된다.

도 10은 본 발명에서 제안한 LDPC 부호의 인터리빙 방법을 사용한 신호를 수신하는 수신 장치의 블록 구성도이다.

도 10을 참조하면, 본 발명에서 제안한 LDPC 부호의 인터리빙 방법을 사용한 신호를 수신하는 수신 장치는 복조기(1010), 신호 성좌 디매핑기(demapper)(1030), 디인터리버(deinterleaver)(1050), LDPC 복호기(1070), 제어부(1090)를 포함한다.

복조기(1010)는 LDPC 부호를 수신하여 복조하고, 복조된 신호를 신호 성좌 디매핑기(1030)에 전달한다. 이때 복조된 신호의 전체 또는 필요에 따라 일부를 제어부(1090)에도 전달하고, 제어부(1090)에서는 상기 전달된 신호로부터 송신기에서 사용된 인터리버의 특성 즉 S를 판단하여 수신기에서 적용할 디인터리빙 방식을 결정한다.

신호 성좌 디매핑기(1030)는 상기 제어부(1090)의 제어 하에, 상기 복조 신호를 LDPC 부호어 비트로 디매핑하여 디인터리버(1050)에 전달한다. 디인터리버(1050)는 제어부(1090)의 제어 하에 상기 신호 성좌 디매핑기(1030)로부터 전달받은 LDPC 부호어 비트를 수학식 1에 기반한 송신단의 인터리빙 방식과 대응되도록 디인터리빙 하여 LDPC 복호기(1070)에 전달한다. 이때 상기 디인터리빙 방식은 상기 수학식 1에 기반한 인터리빙 방식은 서로 역과정임에 유의한다. 또한 LDPC 복호기(1070)는 상기 디인터리버(1050)로부터 전달된 값으로부터 복호를 수행한다.

만일 시스템에서 사용할 인터리빙/디인터리빙 방식이 송신단과 수신단에서 특정 규칙에 따라 약속되어 있을 경우에, 상기 제어부(1090)의 기능은 간략화 되거나 제거될 수 있다.

도 11은 본 발명의 실시예에 따른 수신 장치의 동작을 설명하는 순서도이다.

도 11을 참조하면, 먼저 단계 1110에서 수신된 신호를 복조하여 복조된 신호를 신호 성좌 디매핑기 및 제어부에 전달한다. 이때 제어부에 전달하는 정보는 S를 판단할 수 있을 정도의 신호만 전송할 수도 있다. 단계 1130에서는 신호 성좌 디매핑기는 복조 신호를 LDPC 부호어 비트로 디매핑하여 이를 디인터리버에 전달한다.

계속하여 단계 1150에서는 제어부는 전달된 신호로부터 송신 장치에서 사용된 S를 판단하여 수신기에서 적용할 디인터리빙 방식을 결정한다. 또한 단계 1170에서 디인터리버는 디매핑기에서 전달된 LDPC 부호어 비트에서 낮은 차수 구간인 이동 구간을 검출하여, 제어부에서 검출된 S에 따라 LDPC 부호어 비트를 높은 차수 구간, 중간 차수 구간 및 낮은 차수 구간으로 정렬하여 LDPC 복호기에 전달한다. 마지막으로 단계 1190에서는 디인터리빙된 LDPC 부호어 비트에 기반하여 LDPC 복호화를 수행한다.

한편 본 명세서와 도면에 개시된 본 발명의 실시예들은 본 발명의 기술 내용을 쉽게 설명하고 본 발명의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

도 1은 LDPC 부호의 패리티 검사 행렬 H1의 예시도.

도 2는 LDPC 부호의 패리티 검사 행렬 H1의 그래프 표현도.

도 3a는 일반적인 QPSK 변조 방식의 신호 성좌의 개략도.

도 3b는 일반적인 16-QAM 변조 방식의 신호 성좌의 개략도.

도 3c는 일반적인 64-QAM 변조 방식의 신호 성좌의 개략도.

도 4는 본 발명의 실시예에 따른 LDPC 부호를 사용하는 통신 시스템의 구성도면.

도 5a는 통상적인 LDPC 부호의 신호 성좌 비트 매핑의 예를 도시한 도면.

도 5b는 통상적인 LDPC 부호의 신호 성좌 비트 매핑의 또 다른 예를 도시한 도면.

도 6은 본 발명의 실시 예에 따른 LDPC 부호의 인터리빙 방법을 도시한 도면.

도 7은 본 발명의 실시 예에 따른 LDPC 부호의 인터리빙 방법을 적용하여 전산 실험한 결과를 도시한 도면.

도 8은 본 발명의 실시 예에 따른 LDPC 부호의 인터리빙 방법의 흐름도.

도 9는 본 발명에서 제안한 LDPC 부호의 인터리빙 방법을 사용하는 송신 장치의 블록 구성도.

도 10은 본 발명에서 제안한 LDPC 부호의 인터리빙 방법을 사용한 신호를 수신하는 수신 장치의 블록 구성도.

도 11은 본 발명의 실시예에 따른 수신 장치의 동작을 설명하는 순서도.

Claims (10)

1. 저밀도 패리티 검사(Low Density Parity Check, LDPC) 부호어 비트를 차수에 따라 정렬하여 이동 구간을 설정하는 단계;

   상기 이동 구간을 설정된 이동 값(shift factor, S)만큼 이동하여 상기 LDPC 부호어 비트를 재정렬하는 단계; 및

   상기 재정렬된 LDPC 부호어 비트를 변조 신호 구성 비트에서 신뢰도가 낮은 순서대로 매핑하는 단계;를 포함하는 것을 특징으로 하는 저밀도 패리티 검사 부호을 사용하는 통신 시스템에서 신호 매핑 방법.
2. 제 1 항에 있어서, 상기 재정렬하는 단계는

   저밀도 패리티 검사 부호어 비트의 차수 분포 및 변조 방식에 따라 상기 이동 값을 설정하는 단계를 더 포함하는 것을 특징으로 하는 저밀도 패리티 검사 부호을 사용하는 통신 시스템에서 신호 매핑 방법.
3. 제 1 항에 있어서, 상기 재정렬하는 단계는

   상기 이동 구간을 상기 이동 값만큼 이동하고, 나머지 위치에 상기 이동 구간을 제외한 부호어 비트를 차수에 따라 재정렬하는 것을 특징으로 하는 저밀도 패리티 검사 부호을 사용하는 통신 시스템에서 신호 매핑 방법.
4. 제 1 항에 있어서, 상기 이동 구간은

   상기 차수가 1차 또는 2차인 것을 특징으로 하는 저밀도 패리티 검사 부호을 사용하는 통신 시스템에서 신호 매핑 방법.
5. 신호를 수신하여 복조 신호를 생성하고, 이동 값(shift factor, S)을 검출하는 단계;

   상기 복조 신호를 재정렬된 저밀도 패리티 검사(Low Density Parity Check, LDPC) 부호어 비트로 디매핑하여 LDPC 부호어 비트를 생성하는 단계;

   상기 재정렬된 LDPC 부호어 비트를 상기 이동 값을 이용하여 차수에 따라 정렬하는 단계;를 포함하는 것을 특징으로 하는 저밀도 패리티 검사 부호을 사용하는 통신 시스템에서 신호 디매핑 방법.
6. 저밀도 패리티 검사(Low Density Parity Check, LDPC) 부호어 비트를 차수에 따라 정렬하고, 이동 구간을 설정하며, 이동 값(shift factor, S)을 인터리버 및 신호 성좌 매핑기로 전송하는 제어부;

   상기 이동 구간을 상기 이동 값만큼 이동하여 상기 정렬된 LDPC 부호어 비트를 재정렬하는 인터리버; 및

   상기 재정렬된 LDPC 부호어 비트를 변조 신호 구성 비트에서 신뢰도가 낮은 순서대로 매핑하는 신호 성좌 매핑기를 포함하는 것을 특징으로 하는 저밀도 패리티 검사 부호을 사용하는 통신 시스템에서 송신 장치.
7. 제 6 항에 있어서, 상기 제어부는

   저밀도 패리티 검사 부호어 비트의 차수 분포 및 변조 방식에 따라 상기 이동 값을 설정하는 것을 특징으로 하는 저밀도 패리티 검사 부호을 사용하는 통신 시스템에서 송신 장치.
8. 제 6 항에 있어서, 상기 인터리버는

   상기 이동 구간을 상기 이동 값만큼 이동하고, 나머지 위치에 상기 이동 구간을 제외한 부호어 비트를 차수에 따라 재정렬하는 것을 특징으로 하는 저밀도 패리티 검사 부호을 사용하는 통신 시스템에서 송신 장치.
9. 제 6 항에 있어서, 상기 이동 구간은

   상기 차수가 1차 또는 2차인 것을 특징으로 하는 저밀도 패리티 검사 부호을 사용하는 통신 시스템에서 송신 장치.
10. 저밀도 패리티 검사(Low Density Parity Check, LDPC) 부호를 수신하여 복조하고, 복조 신호를 신호 성좌 디매핑기와 제어부로 전송하는 복조기;

    상기 복조 신호로부터 송신기에서 사용된 이동 값(shift factor, S)을 판단하여 디인터리빙 방식을 결정하는 제어부;

    상기 복조 신호를 재정렬된 LDPC 부호어 비트로 디매핑하는 신호 성좌 디매 핑기; 및

    이동 구간을 검출하고, 상기 이동 값을 이용하여 상기 재정렬된 LDPC 부호어 비트를 차수에 따라 정렬하는 인터리버;를 포함하는 것을 특징으로 하는 저밀도 패리티 검사 부호을 사용하는 통신 시스템에서 수신 장치.

Images