CN100444389C - 非易失双晶体管半导体存储单元及其制造方法 - Google Patents
非易失双晶体管半导体存储单元及其制造方法 Download PDFInfo
- Publication number
- CN100444389C CN100444389C CNB028271645A CN02827164A CN100444389C CN 100444389 C CN100444389 C CN 100444389C CN B028271645 A CNB028271645 A CN B028271645A CN 02827164 A CN02827164 A CN 02827164A CN 100444389 C CN100444389 C CN 100444389C
- Authority
- CN
- China
- Prior art keywords
- transistor
- layer
- memory transistor
- doping
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000003860 storage Methods 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 11
- 230000004888 barrier function Effects 0.000 claims description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000005641 tunneling Effects 0.000 claims description 4
- 239000007943 implant Substances 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims 1
- 229910004298 SiO 2 Inorganic materials 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 6
- 230000014759 maintenance of location Effects 0.000 abstract 1
- 230000006872 improvement Effects 0.000 description 9
- 238000011156 evaluation Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明系关于一种非易失双晶体管半导体存储单元及其制造方法，选择晶体管(AT)及存储晶体管(ST)的源极及漏极区域(2)形成于衬底(1)。该存储晶体管(ST)具第一绝缘层(3)、电荷储存层(4)、第二绝缘层(5)及存储晶体管控制层(6)，然而该选择晶体管(AT)具第一绝缘层(3’)及选择晶体管控制层(4*)。藉由使用该电荷储存层(4)与该选择晶体管控制层(4*)的不同材料，可藉由适应该衬底掺杂显著改良该存储单元的电荷留置性质，且电性质维持相同的。
Description
技术领域
本发明涉及一种非易失双晶体管半导体存储单元及其制造方法，及特别涉及一种具有连接于其的存储晶体管及选择晶体管的非易失半导体存储单元。
背景技术
图1显示此种已知非易失双晶体管半导体存储单元的简化区段视图，在此情况下，于半导体衬底1，其为如p--掺杂，选择晶体管AT及存储晶体管ST形成及经由共同源极/及漏极区域2彼此连接。
该存储晶体管ST一般包括绝缘隧穿氧化物层3、传导浮动栅极层4、绝缘介电层5及传导控制栅极层6。为储存数据，电荷被自半导体衬底1引入该浮动栅极层4，引入电荷进入该浮动栅极层4的方法的实例为热电荷载子的注入及Fowler-Nordheim隧穿。
为选择或驱动实际存储晶体管ST，该双晶体管半导体存储单元进一步具有选择晶体管AT，做为场效晶体管，其基本上具有选择晶体管第一绝缘层3’(栅极氧化物层)及位于后者上方的控制栅极层4。该存储晶体管的浮动栅极层及该选择晶体管的控制栅极层一般由相同材料组成，如多晶硅，其为如n+-掺杂的。
在此种非易失双晶体管半导体存储单元的情况下，电荷留置性质，特别是对使用及可靠性为极重要的。该电荷留置性质一般受限于因泄漏现象产生的电荷(反常)损失。该电荷损失因在隧穿氧化物3内的捕获或不完美而发生，隧穿机构由该不完美或捕获协助(捕获协助隧穿)。为避免此种漏电流或为改善电荷留置性质，隧穿氧化物层3和/或介电层5的层厚度一般被增加，然而，其结果为存储单元的电性质被损坏及必须增加特别是操作电压以读取、写至和/或消除该存储单元。
发明内容
所以，本发明基于提供一种非易失双晶体管半导体存储单元及制造方法的目的，其具有改良的电荷留置性质。
根据本发明，此目的可通过以下技术方案的存储单元的特征和方法而达到。
根据本发明的
一种非易失双晶体管半导体存储单元，其包括：具有预先决定的阈值电压的存储晶体管，该存储晶体管具有一源极及一漏极区域、存储晶体管第一绝缘层、电荷储存层、存储晶体管第二绝缘层及存储晶体管控制层形成于该沟道区域的表面，其中该存储晶体管第一绝缘层、该电荷储存层、该存储晶体管第二绝缘层及该存储晶体管控制层为对准，其中该源极及该漏极区域于一衬底上具有一沟道区域，该沟道区域位于该源极及该漏极区域之间；及，具有预先决定的阈值电压的选择晶体管，该选择晶体管具有一源极及一漏极区域、选择晶体管第一绝缘层及选择晶体管控制层形成于该沟道区域的表面，其中该源极及该漏极区域于该衬底上具有沟道区域，该沟道区域位于该源极及该漏极区域之间，其特征在于，该选择与该存储晶体管中的这些阈值电压是不同的，因为该存储晶体管第一绝缘层与选择晶体管第一绝缘层彼此不同，且该选择与该存储晶体管中的这些阈值电压通过衬底/阱区掺杂的增加而被提升，其中为了改正该选择晶体管的阈值的增加，该选择晶体管控制层与该电荷储存层以不同材料和/或不同掺杂不同地形成。
特别是对相关阈值电压的独立最适化，通过在存储晶体管电荷储存层及在该选择晶体管的选择晶体管控制层的不同结构，可实现在存储晶体管的电荷留置性质的改良而不会损坏存储单元的电性质。
选择晶体管控制层(4*)及电荷储存层(4)较佳为具有不同材料，或特别是已知相同半导体材料，则为不同掺杂。以此方式，场降低及因而在电荷留置的改良可在存储晶体管以标的方式作动，且选择晶体管基本上具有不变的阈值电压。
较佳为使用具有增加掺杂的半导体衬底，该选择晶体管控制层及电荷储存层具有不同掺杂的半导体材料。结果为，可能减少在存储晶体管的电场及因而基于隧穿的漏电流(犹如不完美的(捕获)所引起)，因为此隧穿电流与电场指数地相依。另一方面，所得阈值电压偏移通过相反掺杂由在选择晶体管控制层的功函的适应而被补偿，其结果为，该选择晶体管AT的绝对阈值电压被降低及通过整个单元的读取电流因而被增加，此必然允许在芯片上更简单的评估电路。
做为增加在衬底中掺杂剂浓度的替代方案，亦可能更重地仅或额外掺杂该沟道区域或衬底表面，而且，做为衬底的全部掺杂或表面掺杂的替代掺杂方案，亦可能使用增加的增加井掺杂，以改良阈值电压。
根据本发明的一种制造非易失双晶体管半导体存储单元的方法，其具下列步骤：a)形成具有一预先决定的阈值电压的选择晶体管及具有一预先决定的阈值电压的存储晶体管的不同绝缘层于一半导体衬底上，该半导体衬底具有一第一传导形式的掺杂；b)形成一半导体层于该不同绝缘层的表面；c)至少在该存储晶体管的区域形成一第二绝缘层于该半导体层的表面；d)至少在该存储晶体管的区域形成一进一步电传导层于该第二绝缘层的表面；e)形成及图样化一屏蔽层；f)使用经图样化屏蔽层形成层堆栈于该选择晶体管及该存储晶体管的区域；及，g)使用层堆栈做为屏蔽形成具有一第二传导形式的掺杂的源极及漏极区域，其中，在步骤a)中，该选择与该存储晶体管中该两阈值电压利用该半导体衬底的掺杂的增加而彼此不同且被提升，其中在步骤b)中，为了改正该选择晶体管的阈值的增加，该半导体层于该选择晶体管的区域内具有该第一传导形式的掺杂，而于该存储晶体管区域内，具有一相反于该第一传导形式的第二传导形式的掺杂。
关于该方法，较佳为对选择晶体管及对存储晶体管，存储晶体管第一绝缘层、电传导半导体层、存储晶体管第二绝缘层及进一步电传导层被形成，及以一种方式图案化以产生位于其间的源极及漏极区域的双晶体管于半导体衬底。在此情况下，相反掺杂仅对选择晶体管的电传导半导体层替代地或额外地使用，以减少阈值电压。以此方式，具有改良的电荷留置性质的非易失双晶体管半导体存储单元可以特别成本有效的方式被制造。
本发明还包括基于上述技术方案的进一步有利细节。
本发明参考附图使用示例具有体实施例详细说明于下文。
附图说明
在附图中：
图1显示已知非易失双晶体管半导体存储单元的简化区段视图；
图2显示根据本发明非易失双晶体管半导体存储单元的简化区段视图；
图3A至图3D显示说明根据本发明非易失双晶体管半导体存储单元的必要制造步骤的简化区段视图；
图4A及图4B显示说明因电荷流失及阈值电压与时间的相依性的简化附图表示；
图5A至图5C显示说明在选择晶体管及存储晶体管功函变化在阈值电压的作用的简化附图表示。
具体实施方式
图2显示根据本发明非易失双晶体管半导体存储单元的简化区段视图，相同参考符号表示相同或类似于在图1的层。
根据图2，经由共同源极/漏极区域2彼此连接选择晶体管AT及存储晶体管ST形成于半导体衬底1，其由如p-掺杂硅半导体材料组成。该存储晶体管ST具有存储晶体管第一绝缘层3，其较佳为具有隧穿氧化层TOX及具有厚度约10纳米。电荷储存层4，其具有n+-掺杂多晶硅层，做为实例，位于该存储晶体管第一绝缘层3(其包括热形成的SiO2层)的表面。排列于该层4上方的是存储晶体管第二绝缘层5，其绝缘该电荷储存层4与放置于其上的存储晶体管控制层6。做为实例，该存储晶体管控制层6同样地具有n+-掺杂多晶硅，及基本上表示该存储单元的字线。该存储晶体管第二绝缘层5亦称为多晶硅间介电体及做为实例，可具有ONO层序列(氧化物-氮化物-氧化物)。
对其部分，该选择晶体管AT包括于该衬底1的表面或位于源极及漏极区域2之间的沟道区域的选择晶体管第一绝缘层3’，及选择晶体管控制层4*。该选择晶体管第一绝缘层3’较佳为包括栅极氧化物层GOX。该选择晶体管控制层4*同样地包括电传导层及，做为实例，p+-掺杂多晶硅层。
则根据本发明存储单元的基本不同在于经改良的衬底掺杂及所得经改良自然阈值电压合并该电荷储存层4及该选择晶体管控制层4*的不同材料或不同掺杂的选择。该存储晶体管ST的增加阈值电压因自p-至p或p+的增加衬底1的掺杂而得到且对该电荷储存层4及该存储晶体管控制层6掺杂维持相同的。如详细于下文叙述，在该存储晶体管ST的阈值电压的适应形成最适化该电荷留置性质的可能性。在另一方面，在选择晶体管AT，阈值电压的减少通过对该电荷储存层4的相反掺杂达到，更精确地说，该选择晶体管控制层4*的p+-形式掺杂补偿在其阈值电压的增加，其结果为基本上降低的阈值电压于该选择晶体管产生及用于评估该存储单元的评估电路(未说明)可以更简单方式实现。
因此，对本观念基本的是，在该存储晶体管ST，该阈值电压可通过衬底、井和/或沟道掺杂而关于电荷留置被最适化且该选择晶体管的所得缺点可通过对该电荷储存层的相反掺杂而被补偿。其结果为，可减少负责在该存储晶体管隧穿的电场，由此产生改良的电荷留置性质，关于外部电路的单元电性质维持不变化的，因此阈值偏移在该选择晶体管AT再次被补偿。
虽然具有不同结构(掺杂)的相同材料(多晶硅)已于上文被使用，当使用不同材料(不同金属、半导体等)于该电荷储存层4及该选择晶体管控制层4*亦可得到相同的效果。
叙述于上文的关系被解释于下文，但首先叙述为制造此种非易失双晶体管半导体存储单元的一个可能方法。
图3A至图3D显示说明根据本发明非易失双晶体管半导体存储单元的必要制造步骤的简化区段视图，相同参考符号表示相同或类似层及重复叙述于下文被免除。
根据图3A，首先第一绝缘层3皆形成于在该衬底1的选择晶体管区域及存储晶体管区域，做为实例，其具有拥有增加的p-形式掺杂的硅半导体衬底。做为实例，该第一绝缘层3、3’由热形成二氧化硅所组成。在该选择晶体管区域的足够厚度的第一绝缘层3’(或栅极氧化物层)的正向作用为避免掺杂剂(如硼)穿入衬底1，其可因后续掺杂造成。
电传导半导体层4或4*(如多晶硅层)后续地形成于该表面，此层具有与该衬底1的掺杂相反的掺杂，如n+-形式掺杂，如做为在该存储晶体管ST区域的屏蔽的结果。相反地，通过如屏蔽，该电传导半导体层4*可以与该衬底1相同的第一传导形式的掺杂(如p+-形式掺杂)掺杂。以此方式，该上述阈值电压不同地设定于不同区域，在该选择晶体管区域的阈值电压较佳为以一种方式被设定使得与在已知非易失双晶体管半导体存储单元的选择晶体管没有任何差异，其结果为如现存评估电路或观念可被没有任何困难地采用。
然而，做为替代方案，叠置的掺杂亦可进行，在此情况下，做为实例，首先n-掺杂电传导层被沉积于该选择晶体管区域及该存储晶体管区域(如同时掺杂)及相反掺杂被接着通过屏蔽蚀刻对该选择晶体管区域进行。原则上，该第一整个区域掺杂亦可由整个区域植入及一些其它掺杂进行。
该不同掺杂的多晶硅层4及4*较佳为通过已知光技术及植入制造，在此情况下这些的其中一个可在整个区域奏效及做为实例，仅第二个通过光技术被屏蔽。结果，在此掺杂过程期间第一掺杂的过补偿进行。硼一般被用于在该选择晶体管区域的该电传导半导体层4*的p-形式掺杂，但磷及砷掺杂一般为在该存储晶体管区域的n-形式掺杂进行。
根据图3B，在后续步骤中，第二绝缘层5形成于该电传导半导体层4或4*的表面，在此情况下，此必须至少形成于该存储晶体管区域。此第二绝缘层5一般被称为多晶硅间介电体及做为实例，可具有ONO层序列，其结果为特别良好的绝缘性质及良好的电容耦合可被进行及，特别是，至后续形成的进一步电传导层6的漏电流可被预防。该进一步电传导层6必然包括如由已知方法所沉积或生长的n+-掺杂多晶硅层。
最后，屏蔽层7形成于至少在该存储晶体管区域ST的该进一步电传导层6及在该选择晶体管区域AT的电传导半导体层的表面及做为实例，可使用已知硬屏蔽层图形化。
根据图3C，首先该进一步电传导层6接着使用该经图形化屏蔽层7被部分移除，其结果为首先该存储晶体管ST的字线及，而且，由进一步移除下至该电传导半导体层4或4*的层，亦得到该选择晶体管的选择栅极的线路。可个别提供的标准蚀刻方法可被用于移除这些层4或4*、5及6，各向异性蚀刻方法为适当的，特别是，其选择性地关于该第一绝缘层3、3’及关于该屏蔽层7作用。
根据图3D，在最后制造步骤，自对准植入I被进行以实现该源极/漏极区域2，通过如磷或砷的n+-形式掺杂可被进行以制造NMOS晶体管。完成该双晶体管半导体存储单元的进一步制造步骤未叙述于下文，因为它们为一般已知。
在此情况下，该选择晶体管区域AT不需的该层5、6及7维持不连接的或是可于后续方法步骤被移除。以此方式，得到具有改良的电荷留置性质的非易失双晶体管半导体存储单元，其可以特别简单的方法被制造。
为说明根据本发明存储单元的操作方法，在该存储晶体管的阈值电压于该电荷留置性质的影响参考图4A及图4B被叙述。
图4A显示在存储单元关键阈值电压的图标表示及它们的时间相依性若该存储单元显现(反常)电荷损失作用。
根据图4A，Vth，uv表示在未充电状态(如在UV消除后)该存储晶体管ST的阈值电压，分支Vth，ST表示在充电状态该存储晶体管ST的阈值电压及该阈值电压至一般称的未充电状态的瞬时数据，其中在该电荷储存层4没有电荷。此放电基本上得自由如捕获协助隧穿所产生的漏电流。
Vth，A表示该存储单元一般所需的评估电路的阈值电压，其可为或多或少高或极高的。然而，原则上为正确的是该电压Vth，A愈高，相关评估电路可被特别简单地及成本有效地制造。在另一方面，图4A显示此阈值电压Vth，A愈高，瞬时tmax愈早到达，在此时间经储存位由该评估电路被错误地辨识。
本发明现在作动在未充电状态该存储晶体管ST的阈值电压Vth，uv及其相关放电曲线Vth，ST的提高，通过如在衬底掺杂、沟道区域掺杂、和/或井掺杂的上述增加。说明于图4B的理想曲线因此阈值电压Vth，uv的提高的结果而得到，因该评估电路的阈值电压Vth，A而得到的改善电荷留置性质与该存储晶体管的阈值电压Vth，uv一致。
图5A至图5C显示根据本发明因为该选择晶体管(不同结构的电荷储存层及选择晶体管控制层)的衬底掺杂或相非栅极掺杂的变化的阈值电压的进一步说明的附图表示。
图5A显示选择晶体管AT及存储晶体管ST的阈值电压Vth的附图表示，在个别阈值电压的差已因不同绝缘层GOX及TOX的耦合效应及该层5在个别区域的耦合效应而产生。通常，在相同衬底1形成的该存储晶体管ST具有较该相关选择晶体管AT为高的阈值电压Vth。
现在根据图5B叙述增加衬底掺杂的效用，因在衬底1的增加掺杂的结果，因增加的井掺杂和/或增加的表面掺杂的结果，二者阈值电压被相等地增加。以此方式，虽然在图4B的经改善电荷留置性质已得到，该存储单元的电性质特别是因在该选择晶体管的增加阈值电压而被显著损害。
于是，在该选择晶体管AT的阈值增加的校正根据图5C被作动，做为实例，其基本上通过相反p-形式掺杂由增加在控制层的电子功函作动。此仅在该选择晶体管AT的功函变化因而迫使在此区域的阈值电压Vth倒回，其结果为类似于起始状态的阈值电压及，结果得到该存储单元的类似良好电性质。以此方式，在双晶体管半导体存储单元的电荷留置性质可被显著改良而不会影响电性质或所欲评估电路。
本发明已使用NMOS存储单元叙述于上。然而，本发明不限于此及以相同方式包括PMOS或PMOS及NMOS单元或晶体管的组合。以相同方式，本发明不限于硅半导体材料，而是包括所有可被使用以使用标的方式改变阈值电压以改良该电荷留置性质的进一步半导体材料。以相同方式，对该电荷储存层，该存储晶体管控制层该选择晶体管控制层，可能使用不仅半导体材料，而是，以相同方式，替代材料如金属。
Claims (13)
1.一种非易失双晶体管半导体存储单元，其包括：
具有预先决定的阈值电压的存储晶体管，该存储晶体管具有一源极及一漏极区域(2)、存储晶体管第一绝缘层(3)、电荷储存层(4)、存储晶体管第二绝缘层(5)及存储晶体管控制层(6)形成于该沟道区域的表面，其中该存储晶体管第一绝缘层(3)、该电荷储存层(4)、该存储晶体管第二绝缘层(5)及该存储晶体管控制层(6)为对准，其中该源极及该漏极区域(2)于一衬底(1)上具有一沟道区域，该沟道区域位于该源极及该漏极区域(2)之间；及
具有预先决定的阈值电压的选择晶体管，该选择晶体管具有一源极及一漏极区域(2)、选择晶体管第一绝缘层(3’)及选择晶体管控制层(4*)形成于该沟道区域的表面，其中该源极及该漏极区域(2)于该衬底(1)上具有沟道区域，该沟道区域位于该源极及该漏极区域(2)之间，
其特征在于，
该选择与该存储晶体管中的这些阈值电压是不同的，因为该存储晶体管第一绝缘层(3)与选择晶体管第一绝缘层(3’)彼此不同，且该选择与该存储晶体管中的这些阈值电压通过衬底/阱区掺杂的增加而被提升，其中为了改正该选择晶体管的阈值的增加，该选择晶体管控制层(4*)与该电荷储存层(4)以不同材料和/或不同掺杂不同地形成。
2.根据权利要求1的非易失双晶体管半导体存储单元，
其特征在于，
该衬底(1)具有第一传导形式的掺杂的半导体材料，
该选择晶体管控制层(4*)具有第一传导形式的掺杂的半导体材料，及该电荷储存层(4)具有第二传导形式的掺杂的半导体材料，该第二传导形式的掺杂与该第一传导形式的掺杂相反。
3.根据权利要求1的非易失双晶体管半导体存储单元，
其特征在于，
该存储晶体管第一绝缘层(3)及该选择晶体管第一绝缘层(3’)具有SiO2层。
4.根据权利要求1的非易失双晶体管半导体存储单元，
其特征在于，
该电荷储存层(4)与该选择晶体管控制层(4*)具有多晶硅层和/或金属层。
5.根据权利要求1的非易失双晶体管半导体存储单元，
其特征在于，
该存储晶体管及该选择晶体管是NMOS和/或PMOS晶体管。
6.一种制造非易失双晶体管半导体存储单元的方法，其具下列步骤：
a)形成具有一预先决定的阈值电压的选择晶体管及具有一预先决定的阈值电压的存储晶体管的不同绝缘层(3，3’)于一半导体衬底(1)上，该半导体衬底具有一第一传导形式(p)的掺杂；
b)形成一半导体层(4)于该不同绝缘层(3，3’)的表面；
c)至少在该存储晶体管的区域形成一第二绝缘层(5)于该半导体层(4)的表面；
d)至少在该存储晶体管的区域形成一进一步电传导层(6)于该第二绝缘层(5)的表面；
e)形成及图样化一屏蔽层(7)；
f)使用经图样化屏蔽层(7)形成层堆栈于该选择晶体管及该存储晶体管的区域；及
g)使用层堆栈做为屏蔽形成具有一第二传导形式的掺杂的源极及漏极区域(2)，其中，在步骤a)中，该选择与该存储晶体管中该两阈值电压利用该半导体衬底的掺杂的增加而彼此不同且被提升，其中在步骤b)中，为了改正该选择晶体管的阀值的增加，该半导体层(4)于该选择晶体管的区域内具有该第一传导形式的掺杂，而于该存储晶体管区域内，具有一相反于该第一传导形式的第二传导形式的掺杂。
7.根据权利要求6的方法，
其特征在于，
为步骤a)中不同绝缘层(3，3’)的形成，形成隧穿氧化物层在该存储晶体管的区域与形成栅极氧化物层在该选择晶体管的区域。
8.根据权利要求6的方法，其特征在于：
为步骤b)中半导体层的形成，沉积多晶硅并且通过屏蔽植入对所述多晶硅执行在该选择晶体管及该存储晶体管的区域的不同掺杂。
9.根据权利要求6的方法，其特征在于：
在步骤c)中，该第二绝缘层(5)为一ONO层序列。
10.根据权利要求6的方法，其特征在于：
在步骤d)中，该电传导层(6)为具有该第二传导形式的掺杂的多晶硅层。
11.根据权利要求6的方法，其特征在于：
在步骤e)中，形成的该屏蔽层(7)为一硬屏蔽层。
12.根据权利要求6的方法，其特征在于：
在步骤f)中，该图形化是通过进行各向异性蚀刻方法。
13.根据权利要求6的方法，其特征在于：
在步骤g)中，所述第一传导形式的掺杂是通过执行一离子植入。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10201303.9 | 2002-01-15 | ||
| DE10201303A DE10201303A1 (de) | 2002-01-15 | 2002-01-15 | Nichtflüchtige Zweitransistor-Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1615547A CN1615547A (zh) | 2005-05-11 |
| CN100444389C true CN100444389C (zh) | 2008-12-17 |
Family
ID=7712191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB028271645A Expired - Fee Related CN100444389C (zh) | 2002-01-15 | 2002-12-10 | 非易失双晶体管半导体存储单元及其制造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US7018898B2 (zh) |
| EP (2) | EP2012359B1 (zh) |
| JP (1) | JP2005515638A (zh) |
| CN (1) | CN100444389C (zh) |
| DE (2) | DE10201303A1 (zh) |
| TW (1) | TWI264114B (zh) |
| WO (1) | WO2003061011A2 (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10201303A1 (de) * | 2002-01-15 | 2003-07-31 | Infineon Technologies Ag | Nichtflüchtige Zweitransistor-Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren |
| JP5004431B2 (ja) * | 2005-03-30 | 2012-08-22 | 株式会社リコー | 半導体装置 |
| JP5004419B2 (ja) * | 2004-12-24 | 2012-08-22 | 株式会社リコー | 半導体装置 |
| WO2006068265A1 (en) * | 2004-12-24 | 2006-06-29 | Ricoh Company, Ltd. | Semiconductor device |
| US7590600B2 (en) * | 2006-03-28 | 2009-09-15 | Microsoft Corporation | Self-contained rights management for non-volatile memory |
| US7675799B2 (en) * | 2007-02-26 | 2010-03-09 | Infineon Technologies Ag | Method of operating a memory cell, memory cell and memory unit |
| JP2009224468A (ja) * | 2008-03-14 | 2009-10-01 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US8692310B2 (en) | 2009-02-09 | 2014-04-08 | Spansion Llc | Gate fringing effect based channel formation for semiconductor device |
| US8329533B2 (en) * | 2010-05-17 | 2012-12-11 | Chingis Technology Corporation | Stacked capacitor for double-poly flash memory |
| CN102360564B (zh) * | 2011-09-23 | 2013-04-10 | 中国科学院上海微系统与信息技术研究所 | 双晶体管储存器 |
| CN103022044B (zh) * | 2012-12-28 | 2019-03-08 | 无锡来燕微电子有限公司 | 一种具有选择器晶体管的p+单一多晶架构的嵌入式非挥发性记忆体及其制备方法 |
| US9349726B2 (en) * | 2014-03-26 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device fabrication method and structure |
| US9793289B2 (en) | 2015-06-08 | 2017-10-17 | Toshiba Memory Corporation | Non-volatile memory device |
| CN114695370B (zh) * | 2022-05-31 | 2023-03-24 | 广州粤芯半导体技术有限公司 | 半导体结构及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151783A (ja) * | 1992-11-10 | 1994-05-31 | Nec Corp | 半導体装置の製造方法 |
| EP1102319A1 (en) * | 1999-11-19 | 2001-05-23 | STMicroelectronics S.r.l. | Process for manufacturing electronic devices comprising high voltage mos transistors, and electronic device thus obtained |
| US6316317B1 (en) * | 1999-03-15 | 2001-11-13 | Nec Corporation | Nonvolatile semiconductor memory device including two-transistor type memory cells and its manufacturing method |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3037744A1 (de) * | 1980-10-06 | 1982-05-19 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen einer monolithisch integrierten zwei-transistor-speicherzelle in mos-technik |
| IT1201834B (it) * | 1986-07-10 | 1989-02-02 | Sgs Microelettronica Spa | Dispositivo di memoria non volatile a semiconduttore |
| JPS63117470A (ja) * | 1986-11-06 | 1988-05-21 | Mitsubishi Electric Corp | モス型半導体装置およびその製造方法 |
| US5081054A (en) * | 1989-04-03 | 1992-01-14 | Atmel Corporation | Fabrication process for programmable and erasable MOS memory device |
| US5223451A (en) * | 1989-10-06 | 1993-06-29 | Kabushiki Kaisha Toshiba | Semiconductor device wherein n-channel MOSFET, p-channel MOSFET and nonvolatile memory cell are formed in one chip and method of making it |
| JPH03177065A (ja) * | 1989-12-06 | 1991-08-01 | Kawasaki Steel Corp | 半導体装置およびその製造方法 |
| US5172200A (en) * | 1990-01-12 | 1992-12-15 | Mitsubishi Denki Kabushiki Kaisha | MOS memory device having a LDD structure and a visor-like insulating layer |
| JPH0410662A (ja) * | 1990-04-27 | 1992-01-14 | Sony Corp | 半導体装置の製造方法 |
| US5723888A (en) * | 1993-05-17 | 1998-03-03 | Yu; Shih-Chiang | Non-volatile semiconductor memory device |
| JP3450467B2 (ja) * | 1993-12-27 | 2003-09-22 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| JP3441140B2 (ja) * | 1993-12-28 | 2003-08-25 | 株式会社東芝 | 半導体記憶装置 |
| JP2663863B2 (ja) * | 1994-04-19 | 1997-10-15 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
| JP3382024B2 (ja) * | 1994-08-19 | 2003-03-04 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| JPH0864730A (ja) | 1994-08-19 | 1996-03-08 | Hitachi Ltd | 半導体集積回路装置 |
| JP3133667B2 (ja) * | 1995-02-23 | 2001-02-13 | 三洋電機株式会社 | スプリットゲート型トランジスタ、スプリットゲート型トランジスタの製造方法、不揮発性半導体メモリ |
| JPH0936318A (ja) * | 1995-07-18 | 1997-02-07 | Fujitsu Ltd | ダイナミックメモリ |
| JPH1083689A (ja) | 1996-09-10 | 1998-03-31 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| US5914514A (en) * | 1996-09-27 | 1999-06-22 | Xilinx, Inc. | Two transistor flash EPROM cell |
| JPH10242414A (ja) * | 1997-02-28 | 1998-09-11 | Fujitsu Ltd | ダイナミック型半導体記憶装置 |
| US6060360A (en) * | 1997-04-14 | 2000-05-09 | Taiwan Semiconductor Manufacturing Company | Method of manufacture of P-channel EEprom and flash EEprom devices |
| TW374939B (en) * | 1997-12-19 | 1999-11-21 | Promos Technologies Inc | Method of formation of 2 gate oxide layers of different thickness in an IC |
| US6114724A (en) * | 1998-03-31 | 2000-09-05 | Cypress Semiconductor Corporation | Nonvolatile semiconductor memory cell with select gate |
| JP2000069361A (ja) | 1998-08-17 | 2000-03-03 | Matsushita Electric Ind Co Ltd | 情報処理装置 |
| JP2000068484A (ja) * | 1998-08-19 | 2000-03-03 | Nec Corp | 不揮発性半導体記憶装置及びその製造方法並びに不揮発 性半導体記憶装置を内蔵したマイクロコンピュータ及び その製造方法 |
| US6140688A (en) * | 1998-09-21 | 2000-10-31 | Advanced Micro Devices Inc. | Semiconductor device with self-aligned metal-containing gate |
| JP2000311992A (ja) * | 1999-04-26 | 2000-11-07 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US6417548B1 (en) * | 1999-07-19 | 2002-07-09 | United Microelectronics Corp. | Variable work function transistor high density mask ROM |
| JP2001044395A (ja) * | 1999-08-04 | 2001-02-16 | Nec Corp | 不揮発性半導体記憶装置およびその製造方法 |
| DE10201303A1 (de) | 2002-01-15 | 2003-07-31 | Infineon Technologies Ag | Nichtflüchtige Zweitransistor-Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren |
-
2002
- 2002-01-15 DE DE10201303A patent/DE10201303A1/de not_active Ceased
- 2002-12-10 US US10/501,430 patent/US7018898B2/en not_active Expired - Lifetime
- 2002-12-10 DE DE50213262T patent/DE50213262D1/de not_active Expired - Lifetime
- 2002-12-10 CN CNB028271645A patent/CN100444389C/zh not_active Expired - Fee Related
- 2002-12-10 EP EP08167292.5A patent/EP2012359B1/de not_active Expired - Lifetime
- 2002-12-10 WO PCT/DE2002/004521 patent/WO2003061011A2/de active Application Filing
- 2002-12-10 JP JP2003561001A patent/JP2005515638A/ja active Pending
- 2002-12-10 EP EP02791620A patent/EP1466367B1/de not_active Expired - Lifetime
- 2002-12-23 TW TW091137012A patent/TWI264114B/zh not_active IP Right Cessation
-
2006
- 2006-01-13 US US11/331,473 patent/US7709884B2/en not_active Expired - Fee Related
-
2009
- 2009-09-17 US US12/561,905 patent/US8159020B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151783A (ja) * | 1992-11-10 | 1994-05-31 | Nec Corp | 半導体装置の製造方法 |
| US6316317B1 (en) * | 1999-03-15 | 2001-11-13 | Nec Corporation | Nonvolatile semiconductor memory device including two-transistor type memory cells and its manufacturing method |
| EP1102319A1 (en) * | 1999-11-19 | 2001-05-23 | STMicroelectronics S.r.l. | Process for manufacturing electronic devices comprising high voltage mos transistors, and electronic device thus obtained |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003061011A3 (de) | 2003-10-30 |
| EP1466367B1 (de) | 2009-02-04 |
| JP2005515638A (ja) | 2005-05-26 |
| US7709884B2 (en) | 2010-05-04 |
| US8159020B2 (en) | 2012-04-17 |
| EP1466367A2 (de) | 2004-10-13 |
| DE50213262D1 (de) | 2009-03-19 |
| EP2012359B1 (de) | 2016-07-06 |
| TW200303087A (en) | 2003-08-16 |
| WO2003061011A2 (de) | 2003-07-24 |
| US20100006925A1 (en) | 2010-01-14 |
| EP2012359A1 (de) | 2009-01-07 |
| CN1615547A (zh) | 2005-05-11 |
| DE10201303A1 (de) | 2003-07-31 |
| US7018898B2 (en) | 2006-03-28 |
| US20050116286A1 (en) | 2005-06-02 |
| TWI264114B (en) | 2006-10-11 |
| US20060118865A1 (en) | 2006-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10079316B2 (en) | Split gate embedded memory technology and method of manufacturing thereof | |
| US8344443B2 (en) | Single poly NVM devices and arrays | |
| KR100762114B1 (ko) | 비휘발성 메모리, 제조 및 프로그래밍 방법 | |
| US6347054B1 (en) | Method of operating flash memory | |
| CN101517653B (zh) | 非易失性半导体存储器件 | |
| JP3733595B2 (ja) | Ｍｏｓ素子を含む半導体装置の製造方法 | |
| CN1316625C (zh) | 非易失性存储器及其制造方法 | |
| US7709884B2 (en) | Non-volatile two transistor semiconductor memory cell and method for producing the same | |
| EP1244112A2 (en) | Nonvolatile memory | |
| KR20010074775A (ko) | 플래시 ｅｅｐｒｏｍ 메모리 셀 및 그 제조 방법 | |
| US6388922B1 (en) | Semiconductor memory and method of operating semiconductor memory | |
| CN100409455C (zh) | 场效晶体管、其使用及其制造 | |
| US6744105B1 (en) | Memory array having shallow bit line with silicide contact portion and method of formation | |
| US7710787B2 (en) | Method of erasing an EEPROM device | |
| KR100872581B1 (ko) | 소스 및 채널 영역을 모두 이용한 플래시 메모리 셀 소거방식 | |
| CN101005075A (zh) | 非挥发性存储器及其制造方法 | |
| US6232633B1 (en) | NVRAM cell using sharp tip for tunnel erase | |
| US6940119B2 (en) | Non-volatile programmable and electrically erasable memory with a single layer of gate material | |
| JPH06237000A (ja) | 不揮発性メモリセルおよびその製造方法 | |
| US20060044876A1 (en) | Programming and manufacturing method for split gate memory cell | |
| US20060171206A1 (en) | Non-volatile memory and fabricating method and operating method thereof | |
| US6348370B1 (en) | Method to fabricate a self aligned source resistor in embedded flash memory applications | |
| WO2008141182A1 (en) | Electrically alterable non-volatile memory and array | |
| KR100362521B1 (ko) | 3중웰플래시메모리및제조방법 | |
| TW586220B (en) | Flash memory cell with unique split programming and reading channel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081217 Termination date: 20181210 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |