CN100442332C - 显示元件驱动装置及图像显示装置 - Google Patents

Abstract

为了即使在显示元件驱动装置的运行速度很快时也能够正确保持低振幅输入信号，包括一对CLKP1和CLKN1的差分信号以在各自的输出电压信号间提供相反相位的方式被输入到第一比较器和第二比较器中。该第一比较器的输出被第一分频触发器分频，同时该第二比较器的输出被第二分频触发器分频。第一数据保持触发器与第一分频触发器所输出的信号同步对输入数据信号进行保持，同时第二数据保持触发器与第二分频触发器所输出的信号同步，对输入信号进行保持。

Description

显示元件驱动装置及图像显示装置

相关申请的交叉参考

本非临时申请根据35U.S.C.§119(a)要求2004年9月13日在日本递交的、申请号为2004-265139的专利申请的优先权，此处将其全部内容合并参考。

技术领域

本发明涉及一种用于驱动位于图像显示装置的显示板上的显示元件的显示元件驱动装置。更准确地说，本发明涉及一种促使显示元件驱动装置以高速运行的半导体电路技术。

背景技术

包含显示板的图像显示装置，比如液晶显示板等，提供有显示元件驱动装置，以便驱动显示板上的显示元件。作为此种显示元件驱动装置，例如，图1所示的显示元件驱动装置500是公知的(例如，日本未审查专利公开No.H11-249626(图2))。

在显示元件驱动装置中，时钟信号上升沿时刻作为参考，此外，时钟信号下降沿时刻也经常作为参考。因此，在显示元件驱动装置500中，产生具有相反相位(下面描述的信号N1和N2)的时钟信号。

特别是，该显示元件驱动装置500包括比较器501、反相器502、第一分频触发器503、第二分频触发器504、延迟电路505、第一数据保持触发器506和第二数据保持触发器507。

比较器501分别通过正相输入端和负相输入端，接收为低振幅差分信号的时钟信号CLKP1和CLKN1，并且输出与CLKP1和CLKN1间的电势差相对应的电压信号(N1)。此处所使用的术语“低振幅”意味着与显示元件驱动装置中的电源电势和地电势之间的电势差相比，信号的振幅较小。

反相器502将比较器501的输出反相，并将反相后的输出输出到第二分频触发器504。

第一分频触发器503对比较器501的输出信号N1进行分频。特别是，如图1所示，第一分频触发器503的反相输出NQ输入到该第一分频触发器503的输入D。结果，在比较器501的输出信号N1的上升沿时刻，通过对输出信号N1进行分频而获得的信号从第一分频触发器503的输出Q输出。第一分频触发器503的输出Q输入到第一数据保持触发器506的时钟CP中，并且作为显示元件驱动装置500中的定时信号被使用。

第二分频触发器504对反相器502的输出信号N2进行分频。特别是，如图1所示，第二分频触发器504的反相输出NQ输入到该第二分频触发器504的输入D中。结果，在比较器501的输出信号N1的下降沿时刻，通过对输出信号N1进行分频而获得的输出信号从第二分频触发器504的输出Q输出。第二分频触发器504的输出Q既作为显示元件驱动装置500的定时信号被使用，又作为第一分频触发器503的输出Q被使用。从而在该显示元件驱动装置500中，除了输出信号N1的上升沿时刻之外，该输出信号N1的下降沿时刻也作为运行参考使用。

延迟电路505将通过对输入数据信号DATA1进行延迟而获得的输入数据信号D1输出到第一数据保持触发器506和第二数据保持触发器507。延迟电路505用于在时钟信号(输出Q)与输入数据信号DATA1之间调整时序，该时钟信号由第一分频触发器503或者第二分频触发器504所输出。

在第一分频触发器503的输出Q的上升沿处，第一数据保持触发器506对由延迟电路505输出的输入数据信号D1进行保持。

在第二分频触发器504的输出Q的上升沿处，第二数据保持触发器507对由延迟电路505输出的输入数据信号D1进行保持。换言之，第一数据保持触发器506和第二数据保持触发器507具有不同的保持输入数据信号D1的时刻。

然而，在常用的显示元件驱动装置500中，取决于诸如频率、电源电压、进程和温度等条件，比较器501的输出信号N1的占空比可以明显恶化。

如果比较器501的输出信号N1的占空比明显恶化，则第一分频触发器503的输出Q和第二分频触发器504的输出Q之间的同相关系就会恶化，以致出现第一数据保持触发器506和第二数据保持触发器507无法接收延迟电路505的输出D1的情况。尤其是，例如，当该显示元件驱动装置以高速运行时，容易发生错误运行的状况。

下面，将参照图2中的时序图，描述在该显示元件驱动装置的运行期间，每个信号的变化。

在该示例中，如图2所示，比较器501的输出信号N1的上升沿时刻被从时钟信号CLKP1的上升沿时刻延迟了延迟时间T1。输出信号N1的上升沿时刻还被从时钟信号CLKP1的下降沿时刻延迟了延迟时间T2。

这样，第一分频触发器503的输出信号中上升沿的总共延迟时间TS1被表示为：

总共延迟时间TS1＝(延迟时间T1+延迟时间T3)

其中延迟时间T3为第一分频触发器503自身的延迟。

同样，第二分频触发器504的输出信号中上升沿的总共延迟时间TS2被表示为：

总共延迟时间TS2＝(延迟时间T2+延迟时间T4+延迟时间T5)

其中延迟时间T4为从信号输入给反相器502到该信号从反相器输出之间的延迟，并且延迟时间T5为第二分频触发器504本身的延迟。

这样，取决于诸如频率、电源电压、进程以及温度等条件，如果比较器501的特性发生改变，则延迟时间T1不等于延迟时间T2。结果，比较器501的输出信号N1的占空比(高电平时间与低电平时间的比值)发生偏离。同样，取决于诸如频率、电源电压、进程和温度等条件，反相器502的特性发生改变，以致从反相器502的输入到输出而产生的延迟时间T4发生变化。因此，在总共延迟时间TS1和总共延迟时间TS2之间，可能出现明显不同。

这里，输入数据信号DATA1中高电平的建立时间和保持时间分别被表示为S1和H1。输入数据信号D1中上升沿的延迟时间被表示为T6。输入数据信号D1中下降沿的延迟时间被表示为T7。这样，总共延迟时间TS1实质上等于或者大于延迟时间T6。因此，第一数据保持触发器506能够保持高电平数据(输入数据信号D1)。

另一方面，总共延迟时间TS2可以大于由延迟时间T7和保持时间H1之和构成延迟时间。因此在该情况下，第二数据保持触发器507不能保持高电平数据(输入数据信号D1)。

如上所述，在常用的显示元件驱动装置500中，当既将时钟信号的上升沿时刻作为参考、又将其下降沿时刻作为参考以便接收内部电路中数据时，可能不会正确接收数据。随着该显示元件驱动装置500的运行速度的提高，该问题将变得愈加明显。

发明内容

提供本发明，以解决上面描述的问题。本发明的一个目的在于提供一种显示元件驱动装置，即使当该显示元件驱动装置的运行速度快时，也能够正确保持输入数据信号。

为解决上述问题，本发明提供了一种用于驱动形成于显示板上显示元件的显示元件驱动装置，包括：

具有正相输入端和负相输入端的第一比较器，其中差分信号包括一对第一时钟信号和第二时钟信号，该第一时钟信号输入到该正相输入端，该第二时钟信号输入到该负相输入端，并且与该第一时钟信号和第二时钟信号间的电势差相对应的电压信号作为第一参考时钟信号被输出；

具有正相输入端和负相输入端的第二比较器，其中该第二时钟信号输入到该正相输入端，该第一时钟信号输入到该负相输入端，并且与该第二时钟信号和第一时钟信号间的电势差相对应的电压信号作为第二参考时钟信号被输出；

第一保持电路，与该第一参考时钟信号同步保持数据信号输入；以及

第二保持电路，与该第二参考时钟信号同步保持数据信号输入。

根据本发明的一个实施例，该显示元件驱动装置进一步包括：

延迟输入数据信号的延迟电路，

其中该第一保持电路接收被该延迟电路所延迟的数据信号，以及

该第二保持电路接收被该延迟电路所延迟的数据信号。

所以，即使第一比较器输出的第一参考时钟信号的占空比(高电平时间与低电平时间的比值)和第二比较器输出的第二参考时钟信号的占空比发生偏离，两个比较器之间的变化程度实质上是相同的。因此，该第一保持电路和第二保持电路能稳定地保持输入数据信号。

根据本发明的一个实施例，在该显示元件驱动装置中，

该第一时钟信号的振幅和第二时钟信号的振幅均小于该显示元件驱动装置的电源电势与地电势之间的电势差。

从而能够降低将时钟信号传送到该显示元件驱动装置的过程中的能量消耗。

根据本发明的一个实施例，在该显示元件驱动装置中，

该第一比较器和第二比较器具有相同的电路结构。

因此，该第一保持电路和第二保持电路能更加稳定的保持输入数据信号。

根据本发明的一个实施例，该显示元件驱动装置进一步包括：

第三比较器，其中差分信号包括一对第一数据信号和第二数据信号，并且与所述第一数据信号和所述第二数据信号间的电势差相对应的电压信号作为数据信号；以及

对该第三比较器输出的数据信号进行延迟的延迟电路，

其中该第一保持电路接收被该延迟电路延迟的数据信号，并且

该第二保持电路接收被该延迟电路延迟的数据信号。

从而能够降低将时钟信号传送到该显示元件驱动装置的过程中的能量消耗。

根据本发明的一个实施例，在该显示元件驱动装置中，

该第一比较器、第二比较器和第三比较器具有相同的电路结构。

因此，该第一比较器、第二比较器和第三比较器之间的延迟时间实质上是相同的，则该第一保持电路和第二保持电路能更加稳定的保持数据信号。

根据本发明的一个实施例，该显示元件驱动装置进一步包括：

具有正相输入端和负相输入端的第三比较器，其中差分信号包括一对第一数据信号和第二数据信号，该第一数据信号输入到正相输入端，该第二数据信号输入到负相输入端，并且与该第一数据信号和第二数据信号间的电势差相对应的电压信号被输出；

具有正相输入端和负相输入端的第四比较器，其中该第二数据信号输入到该正相输入端，该第一数据信号输入到负相输入端，并且与该第二数据信号和第一数据信号间的电势差相对应的电压信号被输出；

第一延迟电路，延迟该第三比较器输出的信号，并将被延迟的信号输出为第一保持电路的数据信号；以及

第二延迟电路，延迟该第四比较器输出的信号，并将被延迟的信号输出为第二保持电路的数据信号。

所以，即使第三比较器输出的数据信号的占空比和第四比较器输出的数据信号的占空比发生偏离，两个比较器之间的变化程度实质上是相同的。因此，该第一保持电路和第二保持电路能稳定地保持输入数据信号。

根据本发明的一个实施例，在该显示元件驱动装置中，

该第一比较器、第二比较器、第三比较器和第四比较器具有相同的电路结构。

从而该第一保持电路和第二保持电路能更加稳定的接收数据信号。

根据本发明的一个实施例，在该显示元件驱动装置中，

第一数据信号的振幅和第二数据信号的振幅均小于该显示元件驱动装置的电源电势和地电势之间的电势差。

从而能够降低将时钟信号传送到该显示元件驱动装置的过程中的能量消耗。

根据本发明的一个实施例，一种图像显示装置包括：

包含多个图像显示元件的显示板；

多个用于驱动该显示板上图像显示元件的显示元件驱动装置，以及

用于控制该多个显示元件驱动装置运行的控制电路，

其中该多个显示元件驱动装置中的至少一个包括：

具有正相输入端和负相输入端的第一比较器，其中差分信号包括一对第一时钟信号和第二时钟信号，该第一时钟信号输入到该正相输入端，该第二时钟信号输入到该负相输入端，并且与该第一时钟信号和第二时钟信号间的电势差相对应的电压信号作为第一参考时钟信号被输出；

具有正相输入端和负相输入端的第二比较器，其中该第二时钟信号输入到该正相输入端，该第一时钟信号输入到该负相输入端，并且与该第二时钟信号和第一时钟信号间的电势差相对应的电压信号作为第二参考时钟信号被输出；

第一保持电路，与该第一参考时钟信号同步保持数据信号输入；以及

第二保持电路，与该第二参考时钟信号同步保持数据信号输入。

根据本发明的一个实施例，至少一个显示元件驱动装置进一步包括：

延迟输入数据信号的延迟电路，

其中该第一保持电路接收被该延迟电路所延迟的数据信号，以及

该第二保持电路接收被该延迟电路所延迟的数据信号。

根据本发明的一个实施例，在该图像显示装置中，

该第一时钟信号的振幅和第二时钟信号的振幅均小于该显示元件驱动装置的电源电势与地电势之间的电势差。

根据本发明的一个实施例，在该图像显示装置中，

该第一比较器和第二比较器具有相同的电路结构。

根据本发明的一个实施例，该至少一个显示元件驱动装置进一步包括：

第三比较器，其中差分信号包括一对第一数据信号和第二数据信号，并且与所述第一数据信号和第二数据信号间的电势差相对应的电压信号作为该数据信号；以及

对第三比较器输出的数据信号进行延迟的延迟电路，

其中该第一保持电路接收被该延迟电路延迟的数据信号，并且

该第二保持电路接收被该延迟电路延迟的数据信号。

根据本发明的一个实施例，在该图像显示装置中，

该第一比较器、第二比较器和第三比较器具有相同的电路结构。

根据本发明的一个实施例，该至少一个显示元件驱动装置进一步包括：

具有正相输入端和负相输入端的第三比较器，其中差分信号包括一对第一数据信号和第二数据信号，该第一数据信号输入到正相输入端，该第二数据信号输入到负相输入端，并且与该第一数据信号和第二数据信号间的电势差相对应的电压信号被输出；

具有正相输入端和负相输入端的第四比较器，其中该第二数据信号输入到该正相输入端，该第一数据信号输入到该负相输入端，并且与该第二数据信号和第一数据信号间的电势差相对应的电压信号被输出；

第一延迟电路，延迟该第三比较器输出的信号，并将被延迟的信号输出为所述第一保持电路的数据信号；以及

第二延迟电路，延迟该第四比较器输出的信号，并将被延迟的信号输出为所述第二保持电路的数据信号。

根据本发明的一个实施例，在该图像显示装置中，

该第一比较器、第二比较器、第三比较器和第四比较器具有相同的电路结构。

根据本发明的一个实施例，在该图像显示装置中，

第一数据信号的振幅和第二数据信号的振幅均小于该显示元件驱动装置的电源电势和地电势之间的电势差。

从而输入信号的低振幅能够被正确保持，则在能够为观众提供稳定显示的图像显示装置中，该稳定显示不会引起诸如闪烁等不适，能够执行高速显示操作。

根据本发明的一个实施例，在该图像显示装置中，该显示板、该多个显示元件驱动装置以及该控制电路均形成于同一衬底上。

从而使得降低该图像显示装置的制造成本和减小该显示板的尺寸成为可能。

附图说明

图1为表明常用的显示元件驱动装置的方块图。

图2为图1中常用显示元件驱动装置的信号时序图。

图3为表明本发明实施例1中显示元件驱动装置的结构的方块图。

图4为本发明实施例1中显示元件驱动装置的信号时序图。

图5为表明本发明实施例2中显示元件驱动装置的结构的方块图。

图6为本发明实施例2中显示元件驱动装置的信号时序图。

图7为表明本发明实施例3中显示元件驱动装置的结构的方块图。

图8为本发明实施例3中显示元件驱动装置的信号时序图。

图9为表明本发明实施例4中图像显示装置的结构的方块图。

具体实施方式

下面将参考附图，描述本发明的实施例。

(实施例1)

图3为表明根据本发明实施例1的显示元件驱动装置100的结构的方块图。如图3所示，显示元件驱动装置100包括第一比较器101、第二比较器102、第一分频触发器103、第二分频触发器104、延迟电路105、第一数据保持触发器106和第二数据保持触发器107。

差分信号包括时钟信号CLKP1和时钟信号CLKN1，每个时钟信号都具有低振幅。第一比较器101通过其上的正相输入端接收CLKP1，通过其上的负相输入端接收CLKN1。然后，第一比较器101向第一分频触发器103输出与CLKP1和CLKN1间的电势差相对应的电压信号(N1)。

第二比较器102通过其上的正相输入端接收CLKN1，通过其上的负相输入端接收CLKP1。然后，第二比较器102向第二分频触发器104输出与CLKN1和CLKP1间的电势差相对应的电压信号(N2)。

因此，CLKP1和CLKN1均输入到第一比较器101和第二比较器102的反相输入端，例如：第一比较器101和第二比较器102以在各自的输出电压信号之间提供反相(相反极性)的方式接收CLKP1和CLKN1。

在实施例1中，第一比较器101和第二比较器102具有相同的电路结构。因此，即使由于诸如频率、电源电压、进程和温度等条件，每个比较器的输出信号(N1，N2)的高电平时间和低电平时间的占空比发生偏离，两个比较器间的变化程度也会是实质上相同的。

第一分频触发器103将第一比较器101的输出信号N1分频，并输出具有输出信号N1的1/2频率的合成时钟信号Q1。

第二分频触发器104将第二比较器102的输出信号N2分频，并输出具有输出信号N2的1/2频率的合成时钟信号Q2。

延迟电路105对输入数据信号DATA1进行延迟，并向第一数据保持触发器106和第二数据保持触发器107输出合成延迟信号(输入数据信号D1)。延迟电路105被用来在时钟信号Q1和时钟信号Q2中的每一个、以及输入数据信号DATA1之间调整时序。

第一数据保持触发器106在时钟信号Q1的上升沿处，对延迟电路105输出的输入数据信号D1进行保持。

第二数据保持触发器107在时钟信号Q2的上升沿处，对延迟电路105输出的输入数据信号D1进行保持。

需要注意的是，在实施例1以及随后描述的实施例2中，第一数据保持触发器106的输出Q3和第二数据保持触发器107的输出Q4被用来驱动显示板上的显示元件。

低振幅差分信号CLKP1和CLKN1将被简要描述。差分信号CLKP1和CLKN1作为相对于参考电压具有预定振幅的信号输入。在优选实施例中，参考电压为0.5V到1.5V，并且差分信号CLKP1和CLKN1具有从±35mV到±100mV的振幅。用在该显示元件驱动装置100中的电源电压为2.0V到3.6V。这样，相对于电源电压，差分信号CLKP1和CLKN1的振幅很小。因此，差分信号CLKP1和CLKN1被作为低振幅信号进行参考。例如，使用低振幅信号具有减少信号传输过程中的功率消耗的优点。

然后，将描述如此建立的显示元件驱动装置100的运行过程。

当第一比较器101和第二比较器102接收到差分信号CLKP1和CLKN1时，第一比较器101输出输出信号N1。在实施例1中，如图4所示，输出信号N1的上升沿时刻从CLKP1的上升沿时刻被延迟了延迟时间T1，并且输出信号N1的下降沿时刻从CLKP1的下降沿时刻被延迟了延迟时间T2。

第二比较器102输出输出信号N2。输出信号N2的上升沿时刻从CLKN1的上升沿时刻被延迟了延迟时间T3，并且输出信号N2的下降沿时刻从CLKN1的下降沿时刻被延迟了延迟时间T4。

在实施例1中，由于第一比较器101和第二比较器102具有相同的电路结构，可以认为延迟时间T1和延迟时间T4是相同的延迟时间，并且认为延迟时间T2和延迟时间T3是相同的延迟时间。

然后，第一比较器101的输出信号N1被第一分频触发器103二分频。第二比较器102的输出信号N2被第二分频触发器104二分频。

这样，第一分频触发器103的输出时钟信号Q1中上升沿的总共延迟时间TS1被表示为：

总共延迟时间TS1＝(延迟时间T1+延迟时间T5)

其中延迟时间T5为第一分频触发器103自身的延迟时间。

同样，第二分频触发器104的输出时钟信号Q2中上升沿的总共延迟时间TS2被表示为：

总共延迟时间TS2＝(延迟时间T4+延迟时间T5)

其中延迟时间T6为第二分频触发器104自身的延迟时间。

这样，当第一分频触发器103和第二分频触发器104具有同样的电路结构时，延迟时间T5和T6相同。

因此，如上所述，当延迟时间T1和延迟时间T4相同时，总共延迟时间TS1和总共延迟时间TS2相同。

输入信号DATA1被延迟电路105所延迟，并作为到第一数据保持触发器106和第二数据保持触发器的输入数据信号D1而输出。

第一数据保持触发器106在第一分频触发器103输出的时钟信号Q1的上升沿处执行关于输入数据信号D1的保持操作。如图4所示，输入数据信号DATA1中高电平的建立时间和保持时间被分别表示为S1和H1。输入数据信号D1的上升延迟时间被表示为T7。输入数据信号D1的下降延迟时间被表示为T8。这样，总共延迟时间TS1实质上等于或者大于延迟时间T7。因此，第一数据保持触发器106能够保持高电平数据(输入数据信号D1)。

第二数据保持触发器107在第二分频触发器104输出的时钟信号Q2的上升沿处，完成关于输入数据信号D1的保持操作。这样，总共延迟时间TS2实质上等于或者大于输入数据信号D1的下降延迟时间T8。因此，第二数据保持触发器107也能够保持高电平数据。

如上所述，根据实施例1，即使当出现诸如频率、电源电压、进程或者温度等影响，输入数据信号都能够被正确的保持。因此，实施例1中的显示元件驱动装置能够以高速运行。

(实施例2)

将描述根据本发明实施例2的装置，其中在该设备中，输入数据信号传输过程中的功率消耗能够被减少到比实施例1更低的程度。

图5为表明根据本发明实施例2的显示元件驱动装置200的结构的方块图。显示元件驱动装置200与实施例1中显示元件驱动装置100的不同之处在于额外提供了数据比较器208。需要注意，下面实施例中与实施例1具有相似功能的构件将采用相同的标号，并且不再对其进行解释。

数据比较器208将与输入低振幅差分信号DATA1P和DATA1N间的电势差相对应的电压信号输出给延迟电路105。特别是，在实施例2中，由数据比较器208输出的信号经由延迟电路105而作为输入数据信号D1被输出。

在如此构建的显示元件驱动装置200中，第一分频触发器103以近似于实施例1中显示元件驱动装置100的方式，输出时钟信号Q1。同样，第二分频触发器104输出时钟信号Q2。在该显示元件驱动装置200中，第一比较器101和第二比较器102具有相同的电路结构，从而延迟时间T1和延迟时间T4实质上是相同的延迟时间。

因此，在实施例2中，总共延迟时间TS1(时钟信号Q1的全部上升延迟时间)和总共延迟时间TS2(时钟信号Q2的全部上升延迟时间)实质上也是相同的。

数据比较器208输出与作为差分信号输入的DATA1P和DATA1N间的电势差相对应的信号。数据比较器208的输出被延迟电路105延迟，而后作为输入信号D1输入到第一数据保持触发器106和第二数据保持触发器107中。

第一数据保持触发器106在第一分频触发器103输出的时钟信号Q1的上升沿处，对输入数据信号D1进行保持操作。如图6所示，输入数据信号DATA1P中高电平的建立时间和保持时间分别被表示为S1和H1。输入数据信号D1的上升延迟时间被表示为T7。输入数据信号D1的下降延迟时间被表示为T8。这样，总共延迟时间TS1实质上等于或者大于延迟时间T7。因此，第一数据保持触发器106能够保持高电平数据(输入数据信号D1)。

第二数据保持触发器107在第二分频触发器104输出的时钟信号Q2的上升沿处，完成关于输入数据信号D1的保持操作。这样，总共延迟时间TS2实质上等于或者大于输入数据信号D1的下降延迟时间T8。因此，在实施例2中，第二数据保持触发器107也能够保持高电平数据(输入数据信号D1)。

如上所述，在实施例2中，即使当出现诸如频率、电源电压、进程或者温度等影响，显示元件驱动装置200也能够正确地保持输入数据信号。因此，实施例2中的显示元件驱动装置能够以高速运行。

此外，输入数据信号(DATA1P和DATA1N)为与时钟信号CLKP1和CLKN1相似的低振幅差分信号，从而能够减少输入信号传输过程中的功率消耗。

需要注意的是，在实施例2中，第一数据保持触发器106和第二数据保持触发器107从单个信号数据比较器208中接收相同的数据信号。作为选择，例如，可以将数据输入比较器连接到每个数据保持触发器上，则输入数据信号输入到数据保持触发器中。

(实施例3)

图7为表明根据本发明实施例3的显示元件驱动装置的结构的方块图。在实施例3中，第一数据保持触发器106和第二数据保持触发器107对输入数据信号(D1和D2)的相反相位间的关系进行保持。

特别是，如图7所示，显示元件驱动装置300与显示元件驱动装置200的不同之处在于，进一步提供了数据比较器308和延迟电路309。

数据比较器308通过其上的负相输入端接收DATA1P，通过其上的正相输入端接收DATA1N。换言之，数据比较器208和数据比较器308以在各自的输出电压信号间提供相反相位(相反极性)的方式，接收DATA1P和DATA1N。

在实施例3中，数据比较器308和数据比较器208具有相同的电路结构。因此，在实施例3中，即使由于诸如频率、电源电压、进程和温度等条件，数据比较器208和数据器308的特性发生改变，两个比较器间占空比的偏离程度实质上也是相同的。

延迟电路309是用于在时钟信号Q2和输入数据信号D2之间调整时序的电路。为了达到此目的，延迟电路309对数据比较器308的输出进行延迟，并向第二数据保持触发器输出被延迟的输出。在实施例3中，第二数据保持触发器107对延迟电路309的输出(输入数据信号D2)进行保持。

注意，在实施例3中，第一数据保持触发器106的输出Q3和第二数据保持触发器107的输出NQ4(反相输出)被用来驱动显示板上的显示元件。

然后，将描述如此构建的显示元件驱动装置300的运行过程。

在显示元件驱动装置300中，第一分频触发器103以近似于实施例中显示元件驱动装置的方式，输出时钟信号Q1。同样，第二分频触发器104输出时钟信号Q2。同该显示元件驱动装置300中，第一比较器和第二比较器102也具有相同的结构，则延迟时间T1和延迟时间T4实质上也是相同的延迟时间。

因此，在实施例3中，总共延迟时间TS1(时钟信号Q1的全部上升延迟时间)和总共延迟时间TS2(时钟信号Q2的全部上升延迟时间)实质上也是相同的。

数据比较器208输出与作为差分信号输入的DATA1P和DATA1N间的电势差相对应的信号。数据比较器208的输出被延迟电路105延迟，并且合成延迟输出作为输入数据信号D1，输入到第一数据保持触发器106中。

数据比较器308输出与作为差分信号输入的DATA1P和DATA1N间的电势差相对应的信号。数据比较器308的输出被延迟电路309延迟，并且合成延迟输出作为输入数据信号D2，输入到第二数据保持触发器107中。

第一数据保持触发器106在第一分频触发器103输出的时钟信号Q1的上升沿处，对输入数据信号D1进行保持操作。如图6所示，输入数据信号DATA1P中高电平的建立时间和保持时间分别被表示为S1和H1。输入数据信号D1的上升延迟时间被表示为T7。输入数据信号D1的下降延迟时间被表示为T8。这样，总共延迟时间TS1实质上等于或者大于延迟时间T7。因此，第一数据保持触发器106能够保持高电平数据(输入数据信号D1)。

第二数据保持触发器107在第二分频触发器104输出的时钟信号Q2的上升沿处，完成关于输入数据信号D1的保持操作。这样，当数据比较器208和数据比较器308具有相同的电路结构时，输入数据信号D2的上升延迟时间T10实质上与延迟时间T8相同。总共延迟时间TS2实质上等于或者大于输入数据信号D1的下降延迟时间T8。因此，在实施例2中，第二数据保持触发器107也能够保持高电平数据(输入数据信号D1)。

因此，在实施例3中，第一数据保持触发器106和第二数据保持触发器107能够可靠的保持输入数据信号。

进一步地，与显示元件驱动装置200相同，输入数据信号DATA1P和DATA1N为低振幅差分信号，从而能够减少输入数据信号传输过程中的功率消耗。

此外，如果在数据比较器208和数据比较器308中，输出信号(D1和D2)的占空比发生明显的偏离，则可以认为在到达第一数据保持触发器106的输入信号D1和到达第二数据保持触发器107的输入信号D2之间，上升或者下降延迟时间是相同的。因此，数据能够更为容易地被保持在第一数据保持触发器106和第二数据保持触发器107中。

需要注意的是，在实施例1到3中，分频触发器和数据保持触发器通过一对一的对应关系被连接到一起。本发明并不局限于此。例如，在包括有多对第一数据保持触发器106和第二数据保持触发器107的显示元件驱动装置中，一对第一分频触发器103和第二分频触发器104的输出可以被用作参考时钟信号。

进一步地，可以提供多对分别输入CLKP1和CLKN1的两比较器(实施例1中的第一比较器101和第二比较器102)。这样，上述比较器能够接收不同的差分信号。

每个比较器(第一比较器101等)的输出信号可以用作多个分频触发器的时钟信号。

(实施例4)

然后，将对使用上述显示元件驱动装置的示例图像显示装置进行描述。

图9为表明根据本发明实施例4的图像显示装置400的结构的方块图。如图9所示，该图像显示装置400包括一个液晶显示板P1，多个显示元件驱动装置T1、T2、...Tn(n为大于等于2的正整数)、R1、...Rm(m为大于等于2的正整数)，以及控制电路410。

在液晶显示板P1中，多个图像显示元件(未示出)被提供于显示板上。

显示元件驱动装置T1、T2、...Tn提供了用于输出显示数据的灰度电压。特别是，每个显示元件驱动装置是实施例1到3中的任意一种显示元件驱动装置，并且主要包括输入接口电路、移位保持器电路、数据锁存电路、D/A转换电路、显示板驱动信号输出电路等。通常将显示元件驱动装置T1、T2、...Tn称为源驱动。

显示元件驱动装置R1、...Rm输出在横向方向上扫描液晶显示板P1的信号。特别是，每个显示元件驱动装置也可以是实施例1到3中的任意一个显示元件驱动装置，并且主要包括输入接口电路、移位保持器电路、数据锁存电路、D/A转换电路、显示板驱动信号输出电路等。通常将显示元件驱动装置R1、...Rm称为门驱动。

控制电路410输出用于控制显示元件驱动装置T1、T2、...Tn的源驱动控制信号，以及用于控制显示元件驱动装置R1、...Rm的门驱动控制信号。

在如此构建的图像显示装置400中，实施例1到3中的显示元件驱动装置能够被用来正确的保持底电平输入信号。因此，在能够为观众提供稳定显示的图像显示装置中，该稳定显示不会引起诸如闪烁等不适，能够执行高速显示操作。

在实施例4中，显示元件驱动装置T1、T2、...Tn、R1、...Rm和控制电路410与液晶显示板P1分开构建。在此种结构下，能够减少显示元件驱动装置T1、T2、...Tn、R1、...Rm和控制电路410的控件和材料成本，有望带来制造成本的降低和显示板尺寸的减小。

在实施例4中，将液晶显示板P1用作显示板。可选地，作为显示板，可以使用诸如等离子显示板(PDP)、有机或无机场致发光(EL)板等除了液晶显示板之外的任何显示板。

如上所述，即使在运行速度较快时，本发明的显示元件驱动装置也能够正确保持输入数据信号，并且能够被有效地用作显示元件驱动装置，用于图像显示装置等的显示板上。

Claims (19)

1、一种用于驱动形成于显示板上的显示元件的显示元件驱动装置，包括：

具有正相输入端和负相输入端的第一比较器，其中差分信号包括一对第一时钟信号和第二时钟信号，该第一时钟信号输入到该正相输入端，该第二时钟信号输入到该负相输入端，并且与该第一时钟信号和该第二时钟信号间的电势差相对应的电压信号作为第一基准时钟信号被输出；

具有正相输入端和负相输入端的第二比较器，其中该第二时钟信号输入到该正相输入端，该第一时钟信号输入到该负相输入端，并且与该第二时钟信号和该第一时钟信号间的电势差相对应的电压信号作为第二基准时钟信号被输出；

第一保持电路，与该第一基准时钟信号同步保持已被输入的数据信号；以及

第二保持电路，与该第二基准时钟信号同步保持已被输入的数据信号。

2、如权利要求1所述的显示元件驱动装置，其特征在于，进一步包括：

延迟已被输入的数据信号的延迟电路，

其中所述第一保持电路构成为被输入被该延迟电路所延迟的数据信号，以及

所述第二保持电路构成为被输入被该延迟电路所延迟的数据信号。

3、如权利要求1所述的显示元件驱动装置，其特征在于：

所述第一时钟信号的振幅和所述第二时钟信号的振幅均小于所述显示元件驱动装置的电源电势与接地电势之间的电势差。

4、如权利要求1所述的显示元件驱动装置，其特征在于：

所述第一比较器和所述第二比较器具有相同的电路结构。

5、如权利要求1所述的显示元件驱动装置，其特征在于，进一步包括：

第三比较器，其中差分信号包括一对第一数据信号和第二数据信号，并且与所述第一数据信号和所述第二数据信号间的电势差相对应的电压信号作为数据信号被输出；以及

对该第三比较器输出的数据信号进行延迟的延迟电路，

其中所述第一保持电路构成为被输入被该延迟电路所延迟的数据信号，并且

所述第二保持电路构成为被输入被该延迟电路所延迟的数据信号。

6、如权利要求5所述的显示元件驱动装置，其特征在于：

所述第一数据信号的振幅和所述第二数据信号的振幅均小于所述显示元件驱动装置的电源电势和接地电势之间的电势差。

7、如权利要求5所述的显示元件驱动装置，其特征在于：

所述第一比较器、所述第二比较器和所述第三比较器具有相同的电路结构。

8、如权利要求1所述的显示元件驱动装置，其特征在于，进一步包括：

具有正相输入端和负相输入端的第三比较器，其中差分信号包括一对第一数据信号和第二数据信号，该第一数据信号输入到正相输入端，该第二数据信号输入到负相输入端，并且与该第一数据信号和该第二数据信号间的电势差相对应的电压信号被输出；

具有正相输入端和负相输入端的第四比较器，其中该第二数据信号输入到该正相输入端，该第一数据信号输入到负相输入端，并且与该第二数据信号和该第一数据信号间的电势差相对应的电压信号被输出；

第一延迟电路，延迟该第三比较器输出的信号，并将该被延迟的信号输出为第一保持电路用数据信号；以及

第二延迟电路，延迟该第四比较器输出的信号，并将该被延迟的信号输出为第二保持电路用数据信号。

9、如权利要求8所述的显示元件驱动装置，其特征在于：

所述第一比较器、所述第二比较器、所述第三比较器和所述第四比较器具有相同的电路结构。

10、一种图像显示装置，包括：

包含多个图像显示元件的显示板；

多个用于驱动该显示板上的图像显示元件的显示元件驱动装置，以及

用于控制所述多个显示元件驱动装置运行的控制电路，

其中所述多个显示元件驱动装置中的至少一个包括：

具有正相输入端和负相输入端的第一比较器，其中差分信号包括一对第一时钟信号和第二时钟信号，该第一时钟信号输入到该正相输入端，该第二时钟信号输入到该负相输入端，并且与该第一时钟信号和该第二时钟信号间的电势差相对应的电压信号作为第一基准时钟信号被输出；

具有正相输入端和负相输入端的第二比较器，其中该第二时钟信号输入到该正相输入端，该第一时钟信号输入到该负相输入端，并且与该第二时钟信号和该第一时钟信号间的电势差相对应的电压信号作为第二基准时钟信号被输出；

第一保持电路，与该第一基准时钟信号同步保持已被输入的数据信号；以及

第二保持电路，与该第二基准时钟信号同步保持已被输入的数据信号。

11、如权利要求10所述的图像显示装置，其特征在于，所述至少一个显示元件驱动装置进一步包括：

延迟已被输入的数据信号的延迟电路，

其中所述第一保持电路构成为被输入被该延迟电路所延迟的数据信号，以及

所述第二保持电路构成为被输入被该延迟电路所延迟的数据信号。

12、如权利要求10所述的图像显示装置，其特征在于：

所述第一时钟信号的振幅和所述第二时钟信号的振幅均小于所述显示元件驱动装置的电源电势与接地电势之间的电势差。

13、如权利要求10所述的图像显示装置，其特征在于：

所述第一比较器和所述第二比较器具有相同的电路结构。

14、如权利要求10所述的图像显示装置，其特征在于，所述至少一个显示元件驱动装置进一步包括：

第三比较器，其中差分信号包括一对第一数据信号和第二数据信号，并且与所述第一数据信号和所述第二数据信号间的电势差相对应的电压信号作为该数据信号被输出；以及

对该第三比较器输出的数据信号进行延时的延迟电路，

其中所述第一保持电路构成为被输入被该延迟电路所延迟的数据信号，并且

所述第二保持电路构成为被输入被该延迟电路所延迟的数据信号。

15、如权利要求14所述的图像显示装置，其特征在于：

所述第一数据信号的振幅和所述第二数据信号的振幅均小于所述至少一个显示元件驱动装置的电源电势和接地电势之间的电势差。

16、如权利要求14所述的图像显示装置，其特征在于：

所述第一比较器、所述第二比较器和所述第三比较器具有相同的电路结构。

17、如权利要求10所述的图像显示装置，其特征在于，所述至少一个显示元件驱动装置进一步包括：

具有正相输入端和负相输入端的第三比较器，其中差分信号包括一对第一数据信号和第二数据信号，该第一数据信号输入到正相输入端，该第二数据信号输入到负相输入端，并且与该第一数据信号和该第二数据信号间的电势差相对应的电压信号被输出；

具有正相输入端和负相输入端的第四比较器，其中该第二数据信号输入到该正相输入端，该第一数据信号输入到该负相输入端，并且与该第二数据信号和该第一数据信号间的电势差相对应的电压信号被输出；

第一延迟电路，延迟该第三比较器输出的信号，并将该被延迟的信号输出为所述第一保持电路用数据信号；以及

第二延迟电路，延迟该第四比较器输出的信号，并将该被延迟的信号输出为所述第二保持电路用数据信号。

18、如权利要求17所述的图像显示装置，其特征在于：

所述第一比较器、所述第二比较器、所述第三比较器和所述第四比较器具有相同的电路结构。

19、如权利要求10所述的图像显示装置，其特征在于：

所述显示板、所述多个显示元件驱动装置以及所述控制电路均形成于同一衬底上。

Images