CN100419924C - 复合电子元件和生产该元件的方法 - Google Patents

复合电子元件和生产该元件的方法 Download PDF

Info

Publication number
CN100419924C
CN100419924C CNB02120442XA CN02120442A CN100419924C CN 100419924 C CN100419924 C CN 100419924C CN B02120442X A CNB02120442X A CN B02120442XA CN 02120442 A CN02120442 A CN 02120442A CN 100419924 C CN100419924 C CN 100419924C
Authority
CN
China
Prior art keywords
laminate
electronic component
composite electronic
lamination
external electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB02120442XA
Other languages
English (en)
Other versions
CN1388538A (zh
Inventor
中山尚树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1388538A publication Critical patent/CN1388538A/zh
Application granted granted Critical
Publication of CN100419924C publication Critical patent/CN100419924C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0091—Housing specially adapted for small components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405—Edge mounted components, e.g. terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

高频复合电子元件包括叠片和金属容器。叠片是通过层叠多个未加工的陶瓷片来生产的，而且包括诸如电容或其中的其它电子元件的电路元件。放置在叠片同一侧面的多个接地外部电极通过焊接连接到金属容器的终端。外部电极通过以下工序形成：在作为未加工的陶瓷母片中沿着在上面提供的预先决定的切割线形成多个具有应用于通路孔的导体成份的通路孔；以及沿着切割线切割母片的叠片，由此切割通路孔，使加工通路孔中的导体成份暴露在叠片的侧面之上。

Description

复合电子元件和生产该元件的方法
发明的背景
1.发明的领域
本发明涉及包括诸如电容、电感和其它元件的电子元件和生产这种复合电子元件的方法。
2.相关工艺的描述
图11所示为相关工艺的传统高频复合电子元件，在其中，电子元件9被安装在包括诸如电容和电感等电路元件的叠片型基片1上，而且金属容器7与它们结合。接地外部电极4和输入输出外部电极5被分别安置在叠片型基片1的侧面2和3上(及在对面上)。金属容器7的终端8被焊接在接地外部电极4上。
正如本发明在批号为6-96992的日本未审查专利申请出版物的申请所描述的，如图12所示，注满传导的成分(导电胶)4′和5′的通路孔11和12沿着切割线A和B在未加工的母体的陶瓷叠片10中形成(在下文中，被称作通路孔的注满过程)。母体叠片沿着切割线A和B切割，由此导电部分4′和5′被暴露在侧面2和3上。
然而，通路孔11分别有一个大的拉长的矩形截面。相应地，看趋势导电胶不够注满通路孔11。从而，存在导电胶被断开，通过烧制形成无效的接地外部电极4，而且外部电极4同内部电路元件和金属容器的终端8的电连接的可靠性显得不足，于是便产生了危险。
作为解决上述问题的对策，进行了一种尝试，增加导电胶注入的次数。这也会产生麻烦，因为导电胶注入得过剩，由于导电胶和陶瓷片的烧制收缩率间的差异，在外部电极4内形成了裂缝。
此外，具有拉长矩形截面的通路孔11也有问题，因为不可避免地，外部电极4和陶瓷未加工叠片的接触面积很小，从而结合力很低。
发明概括
为了克服上述的问题，本发明的实施例提供了复合电子元件，它安装了具有高可靠性电子连接和优良结合力可连接陶瓷金属的外部电极。实施例还提供了生产这种新颖复合电子元件的方法。
根据本发明的较佳实施例，复合电子元件包括含有多个同介于绝缘片之间的内部电路元件一起被层叠的绝缘片的叠片，电路上同内部电路元件连接且被安置在叠片侧面的外部电极，被排列来覆盖叠片上表层至少一部分且具有电路上同外部电极连接的终端的金属容器，外部电极被这样排列，在叠片至少一个侧面上提供了多个外部电极，而且在电路上同金属容器同一终端连接。
在本发明实施例的复合电子元件中，较佳地，外部电极由导体材料组成，用来形成安置在形成于绝缘片中的多个通路孔之中的导电部分。通路孔的横截面并非是相关工艺中的拉长矩形，取而代之的可以较佳地为近似的四边形、近似的圆形，或近似的椭圆形。通过提供适当的导电部分的量，通路孔中导电部分的断开和裂缝的形成可被避免，而且通过这个方法，电连接已很大程度地提高了可靠性。此外，外部电极和未加工叠片间的接触面积增加了，外部电极的结合力也很大程度地提高了。
多个外部电极可以被排列成在叠片层叠方向上近似互相平行，而且可以通过叠片中按照基本垂直于层叠方向延伸而排列的导电部分在电路上互相连接。从而，外部电极的表面积增加了，且连接到金属容器的终端的接触面积也增加了。连接的可靠性也因此大幅度提高了。导电部分可以放置成同叠片增加的表面相接触的位置。相应地，外部电极和金属容器终端间连接的可靠性也大幅度地提高了，此外，外部电极和封装基片的焊点能被可靠地焊接。
根据本发明的另一个较佳实施例，生产复合电子元件的方法包括沿着母片上的切割线在母片上形成通路孔的步骤，具有用于与内部电路元件电连接的导电胶的通路孔层叠将内部电路元件插于其间的多个母片，沿着切割线切割母片的叠片，使施加在通路孔中的多个焊接的胶体成分暴露在形成外部电极的叠片的至少一个侧面上；连接多个相同侧面上的外部电极和覆盖叠片的上表面至少一部分的金属容器的相同终端。
根据本发明较佳实施例中生产复合电子元件的方法，外部电极较佳地是通过施加多个通路孔中的导电胶来形成的。通路孔的横截面并非是相关工艺中的拉长的矩形，而可以是近似四边形、近似圆形或近似椭圆。通过提供适量的胶体成分，通路孔中胶体成分的断开和可能发生在烧制中的裂缝的形成能够可靠地避免，因此，电连接具有大幅度改进的可靠性。此外，外部电极和叠片间的接触面积也增加得很多，同时外部电极的结合力也大幅度地提高了。
本发明其它的特征、要素、特性和优势将从随后对较佳实施例的详细描述中变得更加明显，可参考所附的图纸。
附图说明
图1是根据本发明第一较佳实施例的复合电子元件的透视图；
图2是展示组成图1中复合电子元件的叠片的主要部分的正视图；
图3是用于生产组成图1中复合电子元件的叠片的未加工的母片的平面图；
图4A和图4B是展示组成图1中复合电子元件的叠片的第一通路孔的透视图；
图5A和图5B是展示图1中复合电子元件的叠片的第二通路孔的透视图；
图6是根据本发明第二实施例的复合电子元件的透视图；
图7是展示组成图6中复合电子元件的叠片的主要部分的正视图；
图8是用于生产组成图6中复合电子元件的叠片的未加工的母片的平面图；
图9是根据本发明第三实施例的复合电子元件的透视图；
图10是展示组成图9中复合电子元件的叠片的必备部分的正视图；
图11是相关工艺的复合电子元件的透视图；
图12是用于生产组成图11所示相关工艺的复合电子元件的叠片的未加工的母片的平面图。
较佳实施例的详细描述
在下文中，本发明的复合电子元件较佳实施例和生产该元件的方法将参考所附图纸进行描述。
如图1所示，高频复合电子元件20(本发明第一较佳实施例)包括具有电容、电感、滤波器、延迟线和其它合适的电子器件的叠片21，芯片电子器件29诸如电容、电感、二极管、SAW滤波器和其它合适的器件(它们被安装到叠片21的上表面)，和与叠片21结合的金属容器27。
叠片21较佳的是通过层叠多个未加工陶瓷片、压力结合、切割和烧制来形成。预先决定的未加工片配有内部电路器件(未显示)比如电容、电感、滤波器、延迟线和其它适合的器件，它们都通过使用导电和耐久的材料形成图案来形成。接地的外部电极24和输入输出外部电极25分别在叠片21的侧面22和23上形成(同样也形成于和侧面22和23相对的侧面)。
三个接地的暴露于侧面22之上的外部电极24同内部电路元件电连接，此外，还通过焊接同金属容器27的终端28电连接。终端28较佳地具有近似的扁平矩形形状，而且在叠片21的层叠方向上延伸。同样的，输入输出外部电极25同内部电路元件电连接。这些外部电极24和25通过比如说，回流焊接同封装基片的焊点(未显示)相连接。
三个外部电极24较佳地是具有——比方说——大约0.3mm的宽度和大约1mm的间距。在图1和图2中，为了便于理解，外部电极24和25相应地被放大了可看得更清晰。那些在以下第二第三较佳实施例中所描述的也是如此。
在下文中，形成外部电极24和25的方法将被描述。第一，如图3所示的，所需数量的通路孔31和32形成于未加工的陶瓷母片30中，使沿着切割线A和B被安置。较佳地含有铜或其它合适的材料作为主要成分的导电部分(导电胶)24’和25’被注入通路孔31和32。包括在叠片内的电路元件的图案，其形成与将导电部分注入通路孔的步骤同步。需求数量的未加工的陶瓷母片30和具有其它印在未加工的陶瓷母片之上的图案的几种未加工的陶瓷母片按照事先决定的次序和被层叠然后被加压。这以后，压过的叠片较佳地通过切割锯或其它适合的切割器件沿着切割线A和B被切割，由此，注入通路孔的固体胶暴露在各自的叠片上。其后，胶体同叠片一起烧制。在有些情况下，切割在叠片被烧制之后进行。
通过以上所述的过程，具有注入通路孔31和32的导电部分24’和25’，且作为外部电极24和25暴露于侧面22和23之上的叠片21可被得到。此后，如图1所示的，芯片电路器件29较佳地通过焊接同形成于叠片的上表面之上的配线图案相连。此外，金属容器排列成能覆盖芯片电路元件29。每一个为金属容器提供的终端28通常与多个形成于叠片相同侧面的接地外部电极电连接。从而，本发明较佳实施例的复合电子元件被得到。
如图4A和图5B所示，导电部分24’和25’可以完全注入到通路孔31和32中，或者可以按照使之粘附在通路孔31和32的内壁上的方式来注入，在各自的中心分别形成孔。通路孔31和32在截面上可以是近似的圆形或近似的矩形或可以是近似的椭圆形。通路孔31和32的形状和大小并不特别地受到限制。
接地的外部电极24较佳地由为叠片21中相对较小的通路孔31提供的导电部分24’组成。从而，足够量的导电部分24’可被提供。相应地，外部电极24从通路孔的断开被很可靠地避免了，而且外部电极24中裂缝的形成也被排除了。从而，电子连接的可靠性得到了很大的提高。外部电极24同未加工叠片间的总接触面积很大，这会很大地提高外部电极24施加到未加工叠片之上的结合力。
根据本发明第二较佳实施例的高频复合电子元件40较佳地具有和第一较佳实施例的高频复合电子元件基本相同的构造，如图6所示。在图6中，同第一较佳实施例类似的元器件由相同的参考数字代表，而重复的描述被省略了。
高频复合电子元件40不同于第一较佳实施例，因为在相同侧面上的外部电极24的垂直方向中的中间部分较佳地通过导电部分24a彼此连接。为了形成具有连接于导电部分24a的外部电极24，图8A所示的未加工的陶瓷母片30(与图3中相同的叠片)和带有具有拉长的矩形横截面的通路孔和如图8B所示配有导电部分(导电胶)24a’的未加工的陶瓷母片35，被结合在一起层叠来形成叠片2。
根据第二较佳实施例，外部电极24并不是彼此分离的，范围从安装面(叠片21的底部)沿着层叠方向到大约100um的高度，和范围从大约100um到大约150um高度的外部电极24的中间部分通过导电部分24a连接，而范围从大约150um到大约250um高度的部分被分离。各自接地的外部电极24类似于第一实施例中的有大约0.3mm的宽度和大约1mm的间距。应该注意的是，数值在此处作为例子来描述，而并不限制本发明。
第二较佳实施例的高频复合电子元件40具有同第一较佳实施例中的高频复合电子元件相同的操作和功效。另外，因为外部电极24的表面积由于导电部分24a而提高，所以金属容器27到终端28的焊接力也增加了。从而，连接的可靠性大幅度地提高了。
参考形成导电部分24a的方法，除了上述的将导电部分注入通路孔的方法之外，导电胶还可以通过在其上有外部电极24的叠片的侧面之上涂层或印刷的方法来被应用。从而，多个外部电极24能在电路上被连接。
如图9所示，高频复合电子元件50较佳地具有同第一较佳实施例的高频复合电子部分20基本相同的构造。在图9中，同第一较佳实施例中的器件相似的器件由相同的参考数字代表，而重复的描述被省略。
高频复合电子元件50不同于第一较佳实施例中的电子元件之处在于，同一侧面的外部电极24在垂直方向上的下部较佳地通过导体成份24b彼此连接。导体成份24b与侧面22的下端接触。为了形成通过导体成份24b彼此连接的外部电极24，图8A和图8B所示的未加工的陶瓷母片30和35结合在一起使用。
参考形成导体成份24b的方法，导电胶可以应用到具有接地的外部电极24的叠片的侧面之上，这些在其上形成的外部电极24除了如前面描述的通过填充通路孔的方法，还可以通过涂层、印刷或其它合适的处理。
根据第三较佳实施例，接地外部电极24彼此连接，范围从安装面(叠片21的底部)到大约为50um的高度，彼此分离的范围从大约为50um的高度到大约为250um的高度。同第一较佳实施例中的相同，每一个外部电极24的宽度大约为0.3um，间距为大约1mm。不用说，这里只通过一个例子来描述数值而且并不限制本发明。
第三较佳实施例的高频复合电子元件50与第一和第二较佳实施例具有相同的操作和功效。除此以外，由于导体成份24b形成，使其与安装面(叠片21的底部)相接触，接地外部电极24和封装基片的焊点(未显示)能可靠地彼此焊接。
本发明的复合电子元件以及生产该元件的方法并不限制在上述的较佳实施例之上，而且本发明不同的较佳实施例可以在不离开其精神和范围的前提下被制造出来。
特别地，任何类型的电路元件可以被包括在叠片之内。而且，与金属容器的终端相连的外部电极不需要用于接地。
在上述的较佳实施例中，叠片21的上表面较佳地，整个地被金属容器27覆盖。金属容器27只需要具有这样的尺寸，使它能覆盖叠片21的上表面所配备的电子元件29。叠片21的上表面的一部分可以露出于金属容器27。
接地外部电极24不仅可以提供于侧面22之上(纵向上的侧面)还可以提供于侧面23之上。此外，通路孔31和32的形状可以彼此不同。
在上述描述中显而易见地，根据本发明的较佳实施例，与金属容器的相同终端连接的外部电极，较适宜地通过其中能提供适量导体成份的填充通路孔技术形成。从而，电极的断开和裂缝的形成被除去。由此，在外部电极和内部电路元件或金属容器终端间具有高可靠性连接的复合电子元件能被提供。
当本发明的较佳实施例已在上面被描述后，我们明白对于那些工艺熟练的人来说，不偏离发明的范围和精神所作的变化和修改是显而易见的。发明的范围因此仅仅由以下的权利要求决定。

Claims (27)

1. 一种复合电子元件，其特征在于所述复合电子元件包括：
一叠片，它包括多个与至少一个介于其间的内部电路元件一起被层叠的绝缘片；
同至少一个内部电路元件电连接而且被放置在该叠片的侧面的多个外部电极；
金属容器，被安排成覆盖叠片上表面至少一部分，并且具有同所述外部电极电连接的终端；其中，
所述外部电极被如此布局，在叠片的两个相对的侧面上分别设置多个与层叠方向平行的接地外部电极并且在叠片的同一侧面上的多个接地电极共同地同金属容器的同一终端电连接。
2. 根据权利要求1的复合电子元件，其特征在于，外部电极包括分别应用于叠片侧面的通路孔之内的导体构件。
3. 根据权利要求1的复合电子元件，其特征在于，多个被安置在同一侧面的外部电极被布局，沿着在叠片层叠的方向上彼此大致平行的方向延伸。
4. 根据权利要求3的复合电子元件，其特征在于，多个被放置在同一侧面的外部电极彼此通过导体构件电连接，这些导体构件被布局，沿着大致垂直于叠片层叠的方向延伸。
5. 根据权利要求4的复合电子元件，其特征在于，被布局成沿着大致垂直于叠片层叠的方向延伸的导体构件被这样放置，使其与叠片安装面相接触。
6. 根据权利要求1的复合电子元件，其特征在于，被金属容器覆盖的电子元件被安装在叠片的上表面。
7. 根据权利要求1的复合电子元件，其特征在于，多个内部电路元件被放置在叠片内且在绝缘片之间。
8. 根据权利要求1的复合电子元件，其特征在于，至少一个内部电路元件是芯片电子元件，包括电容、电感、滤波器、延迟线和二极管至少一个。
9. 根据权利要求2的复合电子元件，其特征在于，通路孔具有近似圆形横截面、近似矩形横截面和近似椭圆横截面中一种形状。
10. 根据权利要求2的复合电子元件，其特征在于，导体构件被布局成可全部注满通路孔。
11. 根据权利要求2的复合电子元件，其特征在于，导体构件被布局成部分注满通路孔。
12. 根据权利要求2的复合电子元件，其特征在于，在同一侧面之上的多个接地电极是由与制成导体构件相同的材料制成的。
13. 一种生产复合电子元件的方法包含以下步骤：
沿着设置在母片上的切割线在母片中形成多个通路孔；
同介于母片之间的内部电路元件一起层叠多个母片，所述通路孔具有用于电连接于放置在母片之间的内部电路元件的导电胶；
沿着切割线切割母片的叠片，使施加于通路孔中的多个固化导电胶暴露在叠片的至少一个侧面上，由此形成外部电极；
将同一侧面上的多个接地外部电极连接至覆盖叠片上表面至少一部分的金属容器的同一终端。
14. 根据权利要求13的方法，其特征在于，多个在同一侧面上形成的外部电极被布局成在叠片层叠的方向上沿着近似互相平行的方向延伸。
15. 根据权利要求14的方法，其特征在于，多个放在在同一侧面的外部电极通过导体构件彼此电连接，这些导体构件被布局成沿着近似垂直于叠片层叠的方向延伸。
16. 根据权利要求15的方法，其特征在于，被布局成沿着大致垂直于叠片层叠方向延伸的导体构件被放置，使其与叠片的安装表面相接触。
17. 根据权利要求13的方法，进一步还包含以下步骤：提供具有终端且被布局成覆盖叠片上表面的所述金属容器，在其中，同一侧面上的多个接地电极共同地与所述金属容器的同一终端连接。
18. 根据权利要求13的方法，其特征在于，多个内部电路元件是芯片电子元件，包括电容、电感、滤波器、延迟线和二极管至少一个。
19. 根据权利要求13的方法，其特征在于，通路孔具有近似圆形横截面、近似矩形横截面和近似椭圆横截面中的一个形状。
20. 根据权利要求13的方法，其特征在于，在同一侧面上的接地电极是由在通路孔中形成的导电胶制成的。
21. 一种生产复合电子元件的方法包含以下步骤：
沿切割线在母片内部形成多个通路孔；
与介于其间的内部电路元件一起层叠多个母片，所述通路孔具有用于电连接于放置在母片之间的内部电路元件的导电胶；
沿着切割线切割母片的叠片，使多个应用于通路孔中的固化导电胶暴露在叠片的至少一个侧面上；
同叠片一起，烧制暴露在至少一个侧面上的多个固化导电胶；
调整烧制叠片上表面之上的金属容器，使多个形成于同一侧面的接地的外部电极在电路上同金属容器的同一终端连接。
22. 根据权利要求21的方法，其特征在于，多个在相同侧面上形成的外部电极调整得使其在叠片层叠方向上沿着近似互相平行的方向延伸。
23. 根据权利要求22的方法，其特征在于，多个放置在相同侧面之上的外部电极通过被布局成沿着近似垂直于叠片层叠的方向延伸的导体构件彼此电连接。
24. 根据权利要求23的方法，其特征在于，被布局成沿着近似垂直于叠片层叠方向延伸的导体构件被放置得使其与叠片的安装面相接触。
25. 根据权利要求21的方法，其特征在于，多个内部电路元件是芯片电子元件，包括电容、电感、滤波器、延迟线和二极管至少一个。
26. 根据权利要求21的方法，其特征在于，通路孔具有近似圆形横截面、近似矩形横截面和近似椭圆横截面中的一种形状。
27. 根据权利要求21的方法，其特征在于，在同一侧面上的多个接地电极是由形成于通路孔的导电胶制成的。
CNB02120442XA 2001-05-25 2002-05-24 复合电子元件和生产该元件的方法 Expired - Lifetime CN100419924C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001157852 2001-05-25
JP2001-157852 2001-05-25
JP2001157852A JP3736387B2 (ja) 2001-05-25 2001-05-25 複合電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
CN1388538A CN1388538A (zh) 2003-01-01
CN100419924C true CN100419924C (zh) 2008-09-17

Family

ID=19001650

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB02120442XA Expired - Lifetime CN100419924C (zh) 2001-05-25 2002-05-24 复合电子元件和生产该元件的方法

Country Status (3)

Country Link
US (1) US6788545B2 (zh)
JP (1) JP3736387B2 (zh)
CN (1) CN100419924C (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107160B2 (ja) * 2003-05-23 2008-06-25 株式会社村田製作所 複合電子部品
US6949449B2 (en) * 2003-07-11 2005-09-27 Electro Scientific Industries, Inc. Method of forming a scribe line on a ceramic substrate
JP4434754B2 (ja) 2004-01-14 2010-03-17 三洋電機株式会社 電子デバイス及びその中間製品
JP4301071B2 (ja) * 2004-05-07 2009-07-22 株式会社村田製作所 シールドケース付き電子部品およびその製造方法
CN101785374B (zh) * 2007-08-29 2011-12-07 株式会社村田制作所 陶瓷多层基板
DE202008005708U1 (de) * 2008-04-24 2008-07-10 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
JP5549600B2 (ja) 2009-02-07 2014-07-16 株式会社村田製作所 平板状コイル付きモジュールの製造方法及び平板状コイル付きモジュール
TWI525782B (zh) * 2011-01-05 2016-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
JP6047934B2 (ja) 2011-07-11 2016-12-21 株式会社村田製作所 電子部品及びその製造方法
JP6013041B2 (ja) * 2012-06-27 2016-10-25 ローム株式会社 無線モジュール
US20140139985A1 (en) * 2012-11-12 2014-05-22 Industrial Technology Research Institute Environmental sensitive electronic device package
JP2014239203A (ja) * 2014-01-31 2014-12-18 株式会社村田製作所 電子部品及び電子部品の実装構造体
JP6195085B2 (ja) * 2015-08-24 2017-09-13 株式会社村田製作所 積層電子部品
JP2020155517A (ja) * 2019-03-19 2020-09-24 キオクシア株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0696992A (ja) * 1992-07-27 1994-04-08 Murata Mfg Co Ltd 積層電子部品、その製造方法およびその特性測定方法
JPH11317323A (ja) * 1992-07-27 1999-11-16 Murata Mfg Co Ltd 積層電子部品

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2850860B2 (ja) * 1996-06-24 1999-01-27 住友金属工業株式会社 電子部品の製造方法
JP2001156488A (ja) * 1999-11-26 2001-06-08 Murata Mfg Co Ltd シールドケース付き電子部品及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0696992A (ja) * 1992-07-27 1994-04-08 Murata Mfg Co Ltd 積層電子部品、その製造方法およびその特性測定方法
JPH11317323A (ja) * 1992-07-27 1999-11-16 Murata Mfg Co Ltd 積層電子部品

Also Published As

Publication number Publication date
US6788545B2 (en) 2004-09-07
JP3736387B2 (ja) 2006-01-18
CN1388538A (zh) 2003-01-01
JP2002353071A (ja) 2002-12-06
US20020177360A1 (en) 2002-11-28

Similar Documents

Publication Publication Date Title
US6760227B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
US6509531B2 (en) Monolithic ceramic electronic component, method for manufacturing the same, and electronic device
CN100419924C (zh) 复合电子元件和生产该元件的方法
CN114664566B (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
US9185805B2 (en) Method of manufacturing a circuit substrate
JP2005072095A (ja) 電子回路ユニットおよびその製造方法
US7660132B2 (en) Covered multilayer module
US20160211079A1 (en) Miniature Wire-Bondable Capacitor
EP1519641B1 (en) Module and method of manufacturing a module
JP2022156320A (ja) 積層電子部品
KR100895964B1 (ko) 저 프로파일 집적 모듈 상호접속들
JP4329762B2 (ja) チップ型電子部品内蔵型多層基板
JP3855798B2 (ja) 積層セラミック電子部品およびその製造方法
JP2946261B2 (ja) 積層電子部品の製造方法
CN211702527U (zh) 多层基板
US9929067B2 (en) Ceramic package, method of manufacturing the same, electronic component, and module
KR20020065261A (ko) 세라믹 적층 부품 및 그 제조 방법
JP2002305117A (ja) 積層型インダクタとその製造方法
JP2006100680A (ja) 電子デバイス用パッケージおよびその製造方法並びに圧電デバイス
JPH11340073A (ja) 積層セラミックコンデンサ
JP2006287262A (ja) 積層セラミック電子部品
KR20010055384A (ko) 동시 소성 세라믹 모듈(ｌｔｃｃ-ｍ) 패키지 및 그 제조방법
JPH02125602A (ja) チップ形電子部品及びその製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20080917