CN100412816C - 交叉镜像存储系统 - Google Patents

交叉镜像存储系统 Download PDF

Info

Publication number
CN100412816C
CN100412816C CNB2003101231575A CN200310123157A CN100412816C CN 100412816 C CN100412816 C CN 100412816C CN B2003101231575 A CNB2003101231575 A CN B2003101231575A CN 200310123157 A CN200310123157 A CN 200310123157A CN 100412816 C CN100412816 C CN 100412816C
Authority
CN
China
Prior art keywords
memory
assembly
memory controller
fault
memory assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101231575A
Other languages
English (en)
Other versions
CN1516021A (zh
Inventor
E·J·达伦
W·R·莫罗
P·D·沃格特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1516021A publication Critical patent/CN1516021A/zh
Application granted granted Critical
Publication of CN100412816C publication Critical patent/CN100412816C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
    • G06F11/2061—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring combined with de-clustering of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
    • G06F11/2087—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring with a common controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

在一些实施例中，一种系统包括耦合到第一通道的第一存储器组件和耦合到第二通道的第二存储器组件。该系统包括存储控制器，它将第一和第二主数据部分分别写入到第一和第二存储器组件，将第一和第二冗余数据部分分别写入到第二和第一存储器组件，其中第一和第二冗余数据部分分别是关于第一和第二主数据部分的冗余。描述和要求了其他实施例。

Description

交叉镜像存储系统
相关申请
本申请和申请号为no._/_,_题为“Memory Controllers With InterleavedMirrored Memory Modes(具有交叉镜像存储器模式的存储控制器)”(代理人文档No.P15192)同一天提交，具有相同的说明书和相关主题的权利要求书。
技术领域
本发明涉及具有主存储器和冗余存储器的存储系统。
背景技术
计算机系统通常包括存储器装置。动态随机存取存储器(DRAM)是通常使用的存储器装置，用于存储相对较大数量的数据。存储控制器发出写请求和读请求到DRAM。响应于写请求将被存储的数据可能来自处理器或另一个芯片。响应读请求由DRAM提供的数据可被处理器或另一个芯片使用。存储控制器可以在与处理器物理隔离的芯片中或者与处理器在同一个芯片上。
计算机系统，包括服务器系统，跟随一种技术趋势，即存储子系统的绝对大小和装置密度均在增加。伴随着更大的存储子系统，用于执行存储子系统的DRAM装置中的软件和硬件错误的发生也在增加。随着存储子系统的增加，由存储控制器操作的任何给定数据量中，多位错误的统计概率也增加。在许多情况下，存储控制器对应于平台处理器复杂结构的高速缓存线大小的部分，以固定数据大小操作。例如，设计用于具有64字节行的CPU的存储控制器，可以独立存储8个64位片断。
近来，服务器系统产品展示了几个特征，它们用于限制DRAM存储子系统中的软件和硬件错误的系统冲击。现在，存储控制器执行“纠错码(ECC)”算法是很常用的，其中附加数据位和每个高速缓存线片断一起存储，从而对准的半字节中的任何单个位错误或者位错误的组合可在硬件中被校正。该机制允许系统在偶尔出现单个位软件错误以及出现影响整个x4DRAM装置的硬件错误时，继续可靠的操作。这个算法的扩展可以保护x8DRAM装置不出故障。但是当对存储器的单个存取发生多个软件错误时，ECC机制可能中止，因为有限的纠错码(通常每64数据位有8个校验位，或者每128数据位有16个校验位)可能不能覆盖分散在受影响的数据中的所有的二位或更多位错误的排列。
镜像数据指在主存储器存储中为每个数据保持两份备份。镜像数据的每个位将给定存储子系统实现的有效容量一分为二。现在公知的已有解决方案也要求存储器子系统的可用的带宽被分成两半以提供镜像能力。
图1提供了一个使用存储镜像的系统的例子。在图1中，系统10包括存储控制器12，它耦合到主通道16和镜像通道18。存储器模块M1，M3，M5和M7耦合到主通道16，存储器模块M2，M4，M6和M8耦合到镜像通道18。主数据部分DA1，DB1，DA2和DB2提供到模块M1，M3，M5和M7的存储芯片，冗余数据部分DA1’，DB1’，DA2’和DB2’提供到模块M2，M4，M6和M8的存储芯片。注意主数据部分DA1，DB1，DA2和DB2与冗余数据部分DA1’，DB1’，DA2’和DB2’相同或实质上相同。
在另一个存储系统中，存储控制器通过主通道耦合到第一转发器集线器，同时通过镜像通道耦合到第二转发器集线器。两个子通道耦合到每个转发器集线器。存储器模块耦合到子通道。主数据存储在耦合到第一转发器集线器的子通道的存储器模块，冗余数据存储在耦合到第二转发器集线器的子通道的存储器模块。
具有两个以上通道的存储系统已被提出。
发明内容
根据本发明提供一种系统，包括：耦合到第一通道的第一存储器组件；耦合到第二通道的第二存储器组件；和存储控制器，将第一和第二主数据部分分别写入到第一和第二存储器组件，将第一和第二冗余数据部分分别写入到第二和第一存储器组件，其特征在于第一和第二冗余数据部分分别关于第一和第二主数据部分冗余。
根据本发明还提供一种系统，包括：耦合到第一通道的第一和第三存储器组件；耦合到第二通道的第二和第四存储器组件；以及存储控制器，将第一和第二主数据部分分别写入到第一和第二存储器组件，将第一和第二冗余数据部分分别写入到第四和第三存储器组件，其中第一和第二冗余数据部分分别关于第一和第二主数据部分冗余。
根据本发明再提供一种系统，包括：耦合到第一通道的第一组存储器组件；耦合到第二通道的第二组存储器组件；存储控制器，用于将第一组主数据部分写入到第一组存储器组件中的至少一个，将第二组主数据部分写入到第二组存储器组件中的至少一个；并将第一组冗余数据部分写入到第二组存储器组件中的至少一个，将第二组主数据部分写入到第一组存储器组件中的至少一个；并且其中第一组冗余数据部分关于第一组主数据部分冗余，第二组冗余数据部分关于第二组主数据部分冗余。
根据本发明提供一种系统，包括：耦合到第一通道的至少一个存储器组件；耦合到第二通道的至少一个存储器组件；以及存储控制器，通常以交叉镜像存储状态操作该系统，其中主和冗余数据部分被发送到第一和第二存储通道接口，但同时以非交叉镜像状态操作该系统。
附图说明
根据下面的详细描述和本发明的实施例的相关的附图，本发明将更容易理解，但不应将本发明限于给定实施例的描述，它们只是为了解释和理解。
图1是表示已有技术中存储镜像系统的方框图；
图2-4是表示根据本发明的一些实施例的交叉镜像存储系统的方框图；
图5-8是表示根据本发明的一些实施例，说明了存储器组件的等级的交叉镜像存储系统的方框图；
图9是表示根据本发明的一些实施例，说明了芯片组选择线的交叉镜像存储系统的方框图；
图10-13是表示根据本发明的一些实施例的存储器模块的方框图；
图14-18是表示根据本发明的一些实施例的交叉镜像存储系统的方框图；
图19是表示根据本发明的一些实施例的包括了存储控制器的系统的方框图；
图20是表示根据本发明的一些实施例的包括在存储控制器中的一些细节的方框图；
图21是表示根据本发明的一些实施例的存储器芯片的方框图；
图22是表示根据本发明的一些实施例的存储器模块的方框图；
图23是本发明的一些实施例的操作的流程图。
具体实施方式
本发明包含交叉镜像存储系统。交叉镜像存储系统是一种通常以交叉镜像存储状态操作的镜像存储系统，但是响应于存储器组件(memoryassembly)中触发故障的检测，也可暂时以非交叉状态操作。触发故障的讨论将在下面提供。当故障被纠正时，系统返回到交叉镜像存储状态。系统中的每个通道耦合到一个或多个存储器组件。在交叉镜像存储状态中，每个通道的存储器存储主数据部分和冗余数据部分，相应的主数据部分和冗余数据部分被存储在不同通道的存储器中。
系统的存储控制器控制交叉镜像存储状态和任何非交叉状态的操作。当存储控制器控制系统处于交叉镜像存储状态时，存储控制器为交叉镜像存储模式。当存储控制器控制该系统处于非交叉状态时，存储控制器为非交叉模式。
下面提供以交叉镜像存储状态操作的系统的几个实例。也会讨论非交叉状态的实例。但是，本发明不限于交叉状态和非交叉状态的系统的这些实例的细节。
可以使用各种类型的存储器组件。存储器组件的实例包括存储器模块和硬盘驱动系统的盘或盘部分，但本发明不限于此。每个存储器模块包括一个或多个存储器装置。存储器模块可以为64位数据和8位ECC的72位双列直插式存储器(DIMM)，但这只作为实例，并不要求。ECC不是要求的。存储器装置不限于特殊技术。例如，存储器装置可以是根据现有广泛使用的技术制造的DRAM芯片。作为另一个实例，存储器装置可以为聚合物存储器。本发明不限于一个特定的信令技术。
术语“数据部分”指在特定时间存储在特定存储器组件或存储器组件的一部分中的数据。它意味着一个广泛的、非限制性术语。数据部分可以包括在存储器组件中物理间断的数据和在逻辑存储器中间断的数据。通常，数据部分的内容和范围随时改变。
A.每个存储器组件具有一个数据部分的实例
图2描述了系统50，它是一个交叉镜像存储系统。系统50包括存储控制器52，它耦合到第一通道56和第二通道58。存储子系统包括耦合到第一通道56的存储器组件M1，M3，M5和M7，和耦合到第二通道58的存储器组件M2，M4，M6和M8。存储器模块可被插入到与通道连接的插槽中。当存储器模块发生故障时，发生故障的存储器模块可从其插槽中移除，并且正常操作的存储器模块可被插入到插槽中。
尽管系统50和这里描述的一些其他系统中用每个通道中有4个存储器组件进行说明，但这不是必需的。每个通道可以有多于或少于四个存储器组件。在一些实施例中，尽管接收存储器模块的一些插槽是空的，系统也将工作。
将被存储在存储组件中的数据被分成主数据部分DA1，DA2，DB1和DB2和相应的冗余数据部分DA1’，DA2’，DB1’和DB2’，它们与主数据部分DA1，DA2，DB1和DB2相同或基本相同。最好是在本发明的大多数或所有实际实施执行中，冗余数据部分与相应的主数据部分相同(比如DA1’与DA1相同)。但是，主数据部分和相应的冗余数据部分可能以已知方式存在差异。例如，冗余数据部分的位可能是主数据部分的相应位的反转。
主数据部分是存储控制器通常读取的数据部分，相应的冗余数据部分是备份。在一些实施例中，如果在系统中没有检测到故障，存储控制器总是读取主数据部分，而不读取相应的冗余数据部分。但是，在另一些实施例中，比如后面的讨论，存储控制器可以选择读取冗余数据部分，而不是主数据部分，尽管系统中不存在故障。
在图2描述的实例中，数据部分DA1，DB1’，DA2和DB2’分别存储在存储器组件M1，M3，M5和M7中。数据部分DB1，DA1’，DB2和DA2’分别存储在存储器组件M2，M4，M6和M8中。因此，直到出现故障，系统50才以交叉镜像存储状态操作。在一些实施例中，一对数据部分(例如DA1和DB1)形成一个数据组，因此每个数据部分为数据组的一半。当然，除非数据部分非常小(比如系统第一次启动时)，一次只有数据部分的小部分将被读或写。例如，在通常的操作过程中，只有DA1的小部分和DB1的小部分同时被读或写。优选地，将被一起读取的数据部分被存储在距离存储控制器同样距离的存储器组件中，从而允许更紧的定时容差，但这不是必需的。
作为一个例子，在一些实施例中，DA1的小部分是半高速缓存线，DB1的小部分是半高速缓存线，它们合起来形成一整个高速缓存线。(作为例子，DA1的小部分是奇半高速缓存线，DB1的小部分是偶半高速缓存线)。这样做的优点是读取时，数据组的一半可以从第一通道读取，同时数据组的另一半从第二通道读取。这导致两倍的读取带宽和一半的读取等待时间。
相反，在已有技术系统10中，所有的主数据部分在同一通道。因此，假定系统10和50中的控制器、通道和存储芯片具有相同性能，数据部分DA1和DB1通过系统10读取的时间将是通过系统50读取的时间的至少两倍。
本发明不限于关于存储器组件的顺序存储主数据部分和冗余数据部分的任意特定顺序。例如，在另一个实施例中，数据部分DA1，DA2，DB1’和DB2’可以分别存储在存储器组件M1，M3，M5和M7中，数据部分DB1，DB2，DA1’和DA2’可以分别存储在存储器组件M2，M4，M6和M8中。作为另一个实例，数据部分DB1’，DB2’，DA1和DA2可以分别存储在存储器组件M1，M3，M5和M7中，数据部分DA1’，DA2’，DB1和DB2可以分别存储在存储器组件M2，M4，M6和M8中。
在图2中，存储器组件M1，M2，M3和M4可被称为第一存储器组件，第二存储器组件，第三存储器组件和第四存储器组件。但是，这是任意的。任何一个存储器组件可被称为第一存储器组件，任意另外一个存储器组件可被称为第二存储器组件，第三存储器组件和第四存储器组件。进一步的，对标签DA1，DA2，DB1和DB2等没有必需或特定的含义，除非一些情况下，如上文中讨论的有从DA1和DB1一起读取以及从DA1和DB2一起读取的值的情况。
主存储器组件是那些只存储主数据部分的存储器组件；冗余存储器组件是那些只存储冗余数据部分的存储器组件；混合存储器组件是那些存储主数据部分和冗余数据部分的存储器组件。在图2中，M1，M2，M5和M6是主存储器组件，M3，M4，M7和M8是冗余存储器组件。相反，在现有技术系统10中，所有主存储器模块在一条通道上，所有冗余存储器模块在另一条通道上，这导致如上所述更长的等待时间。
B.每个存储器组件具有两个数据部分的例子
图3描述了系统70，它是一个交叉镜像存储系统。系统70包括存储控制器72，第一和第二通道56和58，以及存储器组件M1-M8。冗余数据部分DA1’，DA2’，DA3’，DA4’，DB1’，DB2’，DB3’和DB4’分别是关于相应的主数据部分DA1，DA2，DA3，DA4，DB1，DB2，DB3和DB4的冗余。
在图3的例子中，数据部分DA1和DA2存储在存储器组件M1中，数据部分DB1’和DB2’存储在存储器组件M3中，数据部分DA3和DB4存储在存储器组件M5中，数据部分DB3’和DB4’存储在存储器组件M7中，数据部分DB1和DB2存储在存储器组件M2中，数据部分DA1’和DA2’存储在存储器组件M4中，数据部分DB3和DB4存储在存储器组件M6中，数据部分DA3’和DA4’存储在存储器组件M8中。
可以使用关于存储器组件的数据部分的许多其他顺序。例如，在另一个实施例中，数据部分DA1和DB1’存储在存储器组件M1中，数据部分DA2和DB2’存储在存储器组件M3中，数据部分DA3和DB3’存储在存储器组件M5中，数据部分DA4和DB4’存储在存储器组件M7中，数据部分DB1和DA1’存储在存储器组件M2中，数据部分DB2和DA2’存储在存储器组件M4中，数据部分DB3和DA3’存储在存储器组件M6中，数据部分DB4和DA4’存储在存储器组件M8中。在这个例子中，存储器组件是混合式的，因为它们均同时具有主数据和冗余数据。
在同一个存储器组件中同时具有主数据和冗余数据的优点是，可以以每个通道用仅一个存储器组件来实现。例如，图4描述了系统80，是一个交叉镜像存储系统，其中每个通道只有一个存储器组件。在系统80中，存储控制器82耦合到第一和第二通道56和58，它们分别与存储器模块M1和M2耦合。如图所示，主数据部分DA1和冗余数据部分DB1’存储在存储器组件M1中，主数据部分DB1和冗余数据部分DA1’存储在存储器组件M2中。
在系统70和80中，每个存储器组件有两个数据部分。这两个数据部分在存储器组件的不同部分中。有不同的方法将这些数据部分划分或分配在存储器组件的不同部分中。
在一些实施例中，存储器模块的一些芯片(或单个芯片)可以保存一个数据部分，其他芯片(或单个芯片)可以保存另一个数据部分。例如，图10描述了一个存储器模块160，它包括印刷电路板(PCB)卡162。存储芯片164...166在卡162的侧面1上。图11描述了卡162的侧面2，它包括存储芯片170...172。在图10和11中，数据部分DA1存储在芯片164...166中，DB1’存储在芯片170...172中。这种情况下，保存不同数据部分的部分在芯片的不同组中。芯片164...166和芯片170...172中的芯片数目可以为一或者更多。在一些实施例中，侧面2上没有芯片。芯片170...172和芯片164...166均在侧面1上。
图12描述了存储在芯片164...166中每一个上的两个数据部分(DA1和DB1’)。在这种情况下，存储器组件保存不同数据部分的部分在每个芯片的不同部分中，通过多个芯片分配。在单个芯片中可能存储了超过两个的数据部分。或者，在图13中，DA1存储在芯片164...166中的一些芯片中，DB1’存储在芯片164...166中的其他芯片中。在这种情况下，不同部分在不同的芯片中(更像图10和图11，而不是图12)。在图13中，如图所示，数据部分只被分到两组芯片中。但是，可以分为更多组。例如，每个芯片可以包括不同数据部分。
这里使用的术语“等级”指在存储器组件中被选择作为一组的存储器装置。该选择可以通过存储器芯片上的“芯片选择”接触或者其他技术进行，比如与其他信息多路复用的芯片选择命令。在某些情况下，每个存储器组件只有一个等级，在另一些情况下，每个存储器组件的等级超过一个。模块160可以包括一个、两个或更多等级。本发明描述的系统的存储器组件可以具有每个模块一个、两个或更多等级，这取决于它们如何实现，除了它们被明确限制到特定数目的等级的情况(例如，图16限制为每个存储器模块一个等级)。
在一些实施例中，等级对应于保存不同数据部分的存储器模块的部分。比如，图10和图11中，如果芯片164...166为一个等级，芯片170...172为另一个等级，则保存不同数据部分的存储器组件的部分将对应于不同的等级。在另一些实施例中，等级不对应于部分(例如，图12中)。
图5和图6描述了每个存储器组件具有一个等级的存储系统。图5描述了存储系统90，它包括存储控制器92，第一和第二通道96和98。图6描述了存储系统100，它包括存储控制器102，第一和第二通道96和98。在图5和6中，存储器组件M1-1，M1-3，M1-5和M1-7耦合到通道96，存储器组件M1-2，M1-4，M1-6和M1-8耦合到通道98。存储器组件M1-1……M1-8具有每个存储器模块一个等级。(如上所述，可以多于或少于每个通道四个存储器组件)
图5和图6的不同之处在于，图5中的存储控制器92在锁定步骤操作通道96和98，而图6中的存储控制器102独立(不在锁定步骤)地操作通道96和98。当系统在锁定步骤操作时，一个通道发生的情况也同时对另一个通道发生。在图5和6中，存储器组件M1-1，M1-3，M1-5和M1-7的等级分别为等级R1，R2，R3和R4。同样地，在图5中，存储器组件M1-2，M1-4，M1-6和M1-8的等级也分别为等级R1，R2，R3和R4，因为它们在锁定步骤以存储器组件M1-1，M1-3，M1-5和M1-7的等级R1-R4来访问。但是，在图6中，存储器组件M1-2，M1-4，M1-6和M1-8的等级分别为等级R5，R6，R7和R8，因为它们独立于等级R1-R4被访问。
图7和8描述了系统110和系统120，它们每个包括具有两个等级的存储器组件。存储控制器112和122分别耦合到第一和第二通道116和118。图7的存储控制器112在锁定步骤操作通道116和118，图8的存储控制器122独立的操作通道116和118。存储器组件M2-1，M2-3，M2-5和M2-7耦合到通道116，存储器组件M2-2，M2-4，M2-6和M2-8耦合到通道118。在图7和8中，存储器组件M2-1的等级被称为R1和R2，存储器组件M2-3的等级被称为R3和R4，存储器组件M2-5的等级被称为R5和R6，存储器组件M2-7的等级被称为R7和R8。同样的，在图8中，存储器组件M2-2，M2-4，M2-6和M2-8的等级也分别被称为R1和R2，R3和R4，R5和R6以及R7和R8。但是，在图8中，存储器组件M2-2，M2-4，M2-6和M2-8的等级分别被称为等级R9和R10，R11和R12，R13和R14以及R15和R16，因为它们独立于通道116的等级被访问。
在芯片选择命令被多路复用的情况下，可在通道上执行芯片选择命令。在存储器芯片上有单独的“芯片选择”接触的情况时，芯片选择信息可通过导线被传送，导线被认为是通道的一部分或者与通道分离。例如，在图9中，系统130包括存储控制器132，它耦合到第一和第二通道136和138，它们在这里可表示不同的通道。存储器组件M1，M3，M5和M7耦合到通道136，存储器组件M2，M4，M6和M8耦合到通道138。芯片选择导线142中的不同导线分别耦合到存储器组件M1，M3，M5和M7，并将芯片选择信号传递给这些存储器组件。芯片选择导线144中的不同导线分别耦合到存储器组件M2，M4，M6和M8，并将芯片选择信号传递给这些存储器组件。分离的导线142和144被认为是通道136和138的一部分，但为了描述方便单独示出。
再次参考图3，表1描述了一个例子，其中在每个存储器组件有两个等级(如图7)，且每个等级只存储一个数据部分的情况下，特定数据部分可被存储在系统70的每个存储器组件的每个等级中。
  M1，等级R1：DA1M1，等级R2：DA2M3，等级R3：DB1’M3，等级R4：DB2’M5，等级R5：DA3M5，等级R6：DA4M7，等级R7：DB3’M7，等级R8：DB4’   M2，等级R1：DB1M2，等级R2：DB2M4，等级R3：DA1’M4，等级R4：DA2’M6，等级R5：DB3M6，等级R6：DB4M8，等级R7：DA3’M8，等级R8：DA4’
表1
对于存储器组件的顺序，存储数据部分可以存储为不同的顺序。例如，表2描述了一个例子，系统70中数据部分的顺序(系统80的M1和M2)不同于表1所示的顺序。
如上所述，在一些实施例中，尽管系统中没有出现故障，存储控制器也可以选择读取冗余数据部分，而不是主数据部分。这样做的原因之一是可以更快地从冗余数据部分中读取。例如，希望的主数据部分可能位于繁忙或者已被访问的等级中。在这些实施例中，在不同的等级中有主数据部分和相应的冗余数据部分是有好处的，尽管这样做也有不利的地方。
  M1，等级R1：DA1M1，等级R2：DB1’M3，等级R3：DA2M3，等级R4：DB2’M5，等级R5：DA3M5，等级R6：DB3’M7，等级R7：DA4M7，等级R8：DB4’   M2，等级R1：DB1M2，等级R2：DA1’M4，等级R3：DB2M4，等级R4：DA2’M6，等级R5：DB3M6，等级R6：DA3’M8，等级R7：DB4M8，等级R8：DA4’
表2
图14描述了系统180，是一个交叉镜像存储系统。系统180包括存储控制器182，它通过第一通道184耦合到转发器集线器188，通过第二通道186耦合到转发器集线器190。子通道192和194耦合到转发器集线器188，子通道196和198耦合到转发器集线器190。存储器组件M1，M3，M5和M7在子通道192上；存储器组件M2，M4，M6和M8在子通道194上；存储器组件M11，M13，M15和M17在子通道196上；存储器组件M12，M14，M16和M18在子通道198上。每个子通道上可以有多于或少于四个存储器组件。主数据部分和冗余数据部分可如本发明中的其他例子描述的那样被存储。因为通道直接连接到存储控制器，因此图3和4中的通道56和58是指直接连接的通道，而因为有中间转发器集线器，图14中的子通道192，194，196和198不是直接连接的子通道。
这里已经给出了具有两个通道的系统的例子。但是，本发明也可以具有四个通道的系统实现。例如，图15示出了系统200，它是一个交叉镜像存储系统，包括存储控制器202，第一，第二，第三和第四通道206，208，212和214。在这个例子中，存储器组件M1，M5，M9和M13耦合到通道206，存储器组件M2，M6，M10和M14耦合到通道208，存储器组件M3，M7，M11和M15耦合到通道212，存储器组件M4，M8，M12和M16耦合到通道214。如上所述，也可使用每个通道少于或多于四个存储器组件。
C.每个等级有两个数据部分的例子
在一些实施例中，每个等级有两个或更多的数据部分。这样的系统可以包括每个存储器模块有一个或更多等级。例如，图16描述了系统230，它是一个交叉镜像存储系统。系统230包括存储控制器232，它耦合到通道96和98。存储器组件M1-1和M1-2，分别具有每个存储器组件一个等级，并分别耦合到通道96和98。作为例子，数据部分DA1和DB1’存储到M1-1，数据部分DB1和DA1’存储到M1-2。等级中的顺序不一定重要。图16描述了在锁定步骤中的通道，但是通道控制可以是独立的。
如图16所示每个等级使用两个数据部分的优点是，可以是一个具有存储器组件为每个模块只有一个等级的交叉镜像存储系统，其中系统具有每个通道只有一个存储器组件。另一个优点是，发明可以被实现以使得主数据部分的多个部分和冗余数据部分的部分(例如，DA1和DB1’的部分)可被写到同一页的不同列中(比如相邻列)。
下文中将提供系统的例子，该系统中每个等级具有两个数据部分，并且每个组件具有多于一个等级。
D.每个存储器组件多于两个数据部分的例子
在一些实施例中，存储器组件中存储了多于两个数据部分。例如，图17描述的系统240，它是一个交叉镜像存储系统。系统240包括存储控制器242，它耦合到通道116和118。存储器组件M2-1和M2-2耦合到通道116和118。作为例子，数据部分DA1，DA2，DB1’和DB2’存储到存储器组件M2-1，数据部分DA2，DB2，DA2’和DB2’存储到存储器组件M2-2，它们耦合到通道118。每个通道可以多于或少于两个存储器组件。
图17描述了每个存储器组件具有两个等级的存储器组件，但是每个存储器组件可以只有一个或多于两个等级。数据部分、等级和存储器组件可以有不同的顺序。表3和4描述了哪些数据部分存储在每个存储器组件的每个等级中的例子。等级中数据部分的顺序不一定重要。
  M2-1，等级R1：DA1，DB1’M2-1，等级R2：DA2，DB2’   M2-2，等级R1：DB1，DA1’M2-2，等级R2：DB2，DA2’
表3
  M2-1，等级R1：DA1，DB2’M2-1，等级R2：DA2，DB1’   M2-2，等级R1：DB1，DA2’M2-2，等级R2：DB2，DA1’
表4
图18描述了系统250，它是一个交叉镜像存储系统，包括存储控制器252，它耦合到通道116和118。系统250类似于系统240，除了如图所示系统250包括存储器组件M2-3和M2-4来存储额外的数据部分。可以添加额外的存储器组件。
E.系统细节的例子
图19描述了系统的细节，该系统中存储控制器322可以作为一部分，尽管这些细节不是必需的。存储控制器322表示本发明描述的不同的存储控制器，它被作为电路320的一部分。电路320的示例包括存储控制器集线器(MCH)，处理器或光盘驱动控制器。在一些实施例中，处理器、存储控制器和存储器可以被堆叠。
ECC电路324为存储控制器322提供ECC控制，并可以作为存储控制器322的一部分或者与其分离。ECC控制是可选的。操作系统(OS)和/或其它软件326为存储控制器322提供软件控制。通常，软件控制通过各种中间电路间接提供给存储控制器322。故障显示电路328提供存储子系统中的某种故障的显示。故障显示电路328的示例包括发送消息到显示器的电路，以显示存储器组件和/或通道的故障。控制发光二极管(LED)的电路是另一个例子。电源控制电路330为存储器模块提供电源。在一些实施例中，当检测到存储子系统的某些故障时，提供给一个通道的所有或一些存储器组件的电源被关闭。在另一些实施例中，如同描述的那样，当检测到某些故障时，用户人工地移除电源。故障显示电路328和电源控制电路330不是必需的。可以替代地使用另一些技术。存储控制器322、故障显示电路328和电源控制电路330相互之间可通过各种中间电路间接通信。
图20描述了存储控制器322的一些实施例的细节。对所有实施例来说，这些细节不是必需的。在图20的例子中，存储控制器322包括存储器访问控制逻辑336，它用于控制存储控制器和存储器组件之间的读写。将存储控制器作为一个整体，存储器访问控制逻辑336通常以交叉镜像存储模式操作，但如同本发明讨论的那样，有时以非交叉模式操作。第一和第二通道接口338和340接口在控制逻辑336和第一和第二通道之间(其中通道136和138为示例)。存储器访问控制逻辑336为将要写入的数据部分在存储器组件中选择目的地。存储器访问控制逻辑336包括等级选择电路342，该电路用于选择将要访问的等级。图20中的寄存器344和图21、22中的寄存器346、348将在下文中讨论。
故障检测电路350检测存储器组件中的触发故障。故障检测电路350也包括用于检测故障何时已被纠正的电路。触发故障是引起存储控制器从交叉镜像存储模式变为非交叉模式的一种故障。触发故障的一个例子是，当数据丢失时，若不从冗余存储器中获得该数据，则该数据就不能被恢复。可纠正的故障是，不需要从冗余存储器复制数据就可纠正的故障。例如，可纠正的错误可通过ECC编码而无需离开交叉镜像存储状态而被纠正。如下文描述的那样，在一些实施例中，同一个存储器组件中的几个可纠正的错误可被认为是一个触发错误。通常，可纠正的故障不会被检测为触发故障，但在一些实施例中，一些可纠正的故障可被作为触发故障对待。进而，在一些实施例中，存在一些故障，若没有替换存储器组件并且从非故障的存储器组件复制数据，这些故障是不可纠正的，但上述故障不被作为触发故障对待。理想地，不存在上述情况。触发故障的原因可包括存储器组件中的最初的或发展的缺陷、极端噪声和一些软件错误。
图23是这里示出或描述的交叉镜像存储系统的一些实施例的操作的流程图。但是，这里描述的系统的操作不限于这些细节。在另一些实施例中，图23描述的一些特征将被使用，而另一些特征不被使用。
参考图23，主存储器组件和冗余存储器组件最初正常地进行操作(框352)。在一些实施例中，硬件跟踪每个存储器组件中ECC错误的发生。单错误可纠正(SEC)错误和双错误检测(DED)错误被独立跟踪。DED错误可以指明任何一个可检测的类别，但不能指明可纠正位错误组合。在一些实施例中，如果遇到一个DED错误或者遇到预定数目的可纠正错误，则系统中产生错误通知，但这不是必需的。SEC错误的时基计数可相对于一个门限值进行检验，这是可编程的。自动(AUTO)(错误)指检测错误的硬件。故障可能在包含主数据、冗余数据或主数据和冗余数据的存储器模块中。包含故障的存储器模块的通道称为牺牲通道。其他不包含故障的存储器模块的通道称为非牺牲通道。
当检测到触发故障时(框354)，例如由于遇到不可纠正的ECC错误，重新发出对相应的一个或多个存储器组件进行读取。当发出对非故障存储器组件的读取时，存储控制器322中的硬件重新以适当的顺序安排数据。硬件将识别可响应于触发故障的“牺牲”存储器组件，并动态重新配置从而使牺牲数据部分保留或变成冗余数据部分。必要的话，指定的主和冗余存储器组件对被交换，因此优选的读目的地不包括牺牲。
接收到触发故障通知后，软件可以设置各种呼叫服务。作为响应，某人将通知机器热交换事件即将发生。软件例程将请求对单通道操作的故障(框356)，隔离包含牺牲存储器组件的通道。配置写入(CFG-write)是在硬件上的软件动作。本发明不限于使用这种类型的软件控制。也可使用硬件或其他类型的软件控制。
硬件将从交叉镜像存储状态操作顺序转换到单通道非交叉操作，以确保没有事务丢失，以及确保存储器配置中的改变保持对兼容的软件不可见。存储控制器322随后将电隔离牺牲通道；禁止所有的计时和三态通道接口信号。软件和基线板管理控制器通信，为从牺牲通道中移除电源。软件通知技术人员牺牲通道已被隔离，并通知牺牲存储器组件的位置。牺牲存储器组件的位置通过，例如，存储控制器322的配置寄存器空间或相关电路(例如MCH)显示给软件。通信方式包括将图形表示发送到显示器，或者基线板控制器访问来点亮LED。
自动(业务)指硬件自动等待通道上的业务，通过结束或取消来完成意图用于存储器组件的现有的操作。取消的操作可以被重新发送到非牺牲通道。
一旦通道被隔离(框358)，技术人员将交换出故障的存储器组件，如果需要的话，该通道上的任意其他存储器组件一起被交换。
软件通过配置访问通知存储控制器322，将牺牲通道恢复为在线，并与基线板控制器通信以便为牺牲通道重建电源。事件的这个顺序允许存储控制器通过从三态(高阻抗)移除所需的接口信号、并驱动必需的上电状态到接口来准备为通道上电。在一些实施例中，存储控制器322负责驱动由存储子系统使用的时钟信号，且其再次激活该计时。
软件等待适当的时间间隔以使电源稳定，并使存储子系统的任何辅助锁相环(PLL)和/或延迟锁定环(DLL)电路锁定，通常几毫秒(框362)。这时，软件可以使用“串行存在检测”机制，以确保牺牲插槽用正确技术填充。如果换入装置没有精确匹配通道中正在使用的技术，序列中的剩余部分可能将产生欺骗性结果。软件可能通知技术人员装置不合适，以及其正好发生的错误。
随后软件转移存储控制器322为其重新配置状态，并使用内部配置寄存器访问以恢复牺牲通道上的存储器组件中的操作寄存器设置(框364)。这一阶段包括在使用替换装置前必需的任意阻抗和定时校准。图20、21和22分别包括寄存器344、346和348。图21示出了寄存器346在芯片164中。图22示出了在存储器模块160上的寄存器348。寄存器346和348可以保存配置信息。图21和22可二者择一或互补。当出现故障时，寄存器346和/或348中的信息可能丢失。该信息可从相应的非故障存储器中更正。但是，在一些情况下，寄存器346和/或348可能是只读的。在这种情况下，图20中的寄存器344可以包括可被写入到新插入的存储器组件的寄存器346和/或348的信息。
一旦牺牲通道被备份和校准，软件转移存储控制器322为存储器复制状态，这时它将自动复制所有存储器到包括牺牲存储器组件的通道上(框368)。硬件将检测哪一条通道是牺牲通道，从而通过复制操作恢复正确的数据交叉。
硬件自动检测复制何时完成(自动(完成))，一旦再次跨越两个通道交叉，动态地使其本身按顺序回到具有读和写操作的交叉镜像存储状态操作(框370，自动(业务)，和框352)。如上所述，本发明不限于图23的细节。
存在不同类型的非交叉状态。例如，在完全非交叉状态中，牺牲通道完全关闭，使得系统不再被镜像。实质上，非牺牲通道包含所有的数据部分，为了实际应用，它们都被作为主数据部分处理。当牺牲通道恢复电源时，数据被复制到其存储器组件中，存储器部分的主和冗余状态被重建。在部分非交叉状态中，牺牲通道和其中任何存储器组件保持操作，除了(多个)故障存储器组件。在这种情况下，对应于故障存储器组件的非牺牲通道中的存储器组件的数据部分保持或变为主状态，直到故障被纠正。在一些情况和一些实施例中，通过仅从相应的非故障存储器组件复制数据到故障存储器来纠正故障。在这些情况下，在这种部分非交叉状态中，牺牲通道不必如图23那样被关闭。但是，可能出现存储器组件不得不被替换。可以使用非交叉状态的这些基本类型的变型。在一些实施例中，响应于一个故障，故障存储器组件的冗余存储器被重新创建，并被分配到牺牲和/或非牺牲通道的非故障存储器组件中，直到故障被纠正。这种方式下，继续为冗余存储器直到故障被纠正。
F.附加信息和实施例
在如图所示的每个实施例中，每个存储控制器有不同的附图标记，暗示表示的存储控制器可以是不同的。但是，一个存储控制器可以足够灵活以便有不同的实现方式，并与本文描述的一些或所有系统一起工作。图中的不同通道可以相同或不同。哪个通道称为第一通道和哪个称为第二通道是任意的。特定系统中的各种不同存储器组件在细节上可以相同或不同。
实施例是本发明的实现或例子。说明书中对“实施例”、“一个实施例”、“一些实施例”或“其他实施例”的引用意味着实施例中的一特定特征、结构或特性包括在至少一些本发明的实施例中，但不是所有的实施例都是必需的。出现的各种“实施例”、“一个实施例”或“一些实施例”不必都是指参考相同的实施例。
如果说明书陈述一个成分、特征、结构或特性“可以”、“可能”或“能够”被包括，则特定成分、特征、结构或特性不是必需被包括。如果说明书或权利要求书提到“一个”元件，并不意味着只有一个元件。如果说明书或权利要求书提到一个“附加”元件，不排除超过一个附加元件。
本发明不限于本文的特定细节。实际上，本领域普通技术人员根据本发明公开的内容将会理解，从上文的描述和附图中的多种其他变化可以在本发明的范围内得到实现。因此，包括任何改进的随后的权利要求确定本发明的范围。

Claims (30)

1. 一种系统，包括：
耦合到第一通道的第一存储器组件；
耦合到第二通道的第二存储器组件；和
存储控制器，将第一和第二主数据部分分别写入到第一和第二存储器组件，将第一和第二冗余数据部分分别写入到第二和第一存储器组件，其特征在于第一和第二冗余数据部分分别关于第一和第二主数据部分冗余。
2. 根据权利要求1的系统，其特征在于第一和第二存储器组件每个包括仅一个等级。
3.根 据权利要求1的系统，其特征在于第一和第二存储器组件每个至少包括两个等级，其中每个等级包括主数据部分中的一个或冗余数据部分中的一个。
4. 根据权利要求1的系统，其特征在于存储控制器将第三和第四主数据部分分别写入到第一和第二存储器组件，将第三和第四冗余数据部分分别写入到第二和第一存储器组件，其中第三和第四冗余数据部分分别关于第三和第四主数据部分冗余。
5. 根据权利要求4的系统，其特征在于第一和第二存储器组件每个至少包括两个等级，其中每个等级包括主数据部分中的一个和冗余数据部分中的一个。
6. 根据权利要求1的系统，其特征在于存储控制器包括故障检测电路，用于检测存储器组件的触发故障，并响应这种触发故障的检测，存储控制器将系统从交叉镜像存储状态切换到非交叉状态，并在纠正触发故障后，存储控制器将系统返回到交叉镜像存储状态。
7. 根据权利要求6的系统，其特征在于在交叉镜像存储状态期间，存储控制器只从主数据部分读取。
8. 根据权利要求6的系统，其特征在于在交叉镜像存储状态期间，存储控制器从主数据部分和冗余数据部分读取。
9. 根据权利要求1的系统，其特征在于存储控制器包括故障检测电路，用于检测存储器组件的触发故障，并响应这种触发故障的检测，存储控制器从非故障存储器组件中复制一个或多个数据部分到替换该故障存储器组件的存储器组件中。
10. 根据权利要求9的系统，其特征在于寄存器信息是从存储控制器中复制到该替换故障存储器组件的存储器组件。
11. 根据权利要求1的系统，进一步包括在第一通道上的第三存储器组件和在第二通道上的第四存储器组件，其中存储控制器将第三和第四主数据部分分别写入到第三和第四存储器组件，将第三和第四冗余数据部分分别写入到第四和第三存储器组件，其中第三和第四冗余数据部分分别关于第三和第四主数据部分冗余。
12. 根据权利要求1的系统，其特征在于第一和第二存储器组件是每个包括存储器芯片的存储器模块，其中第一存储器组件的第一和第二部分包含在第一存储器组件的不同芯片中，第二存储器组件的第一和第二部分包含在第二存储器组件的不同芯片中。
13. 根据权利要求1的系统，进一步包括第三和第四通道。
14. 根据权利要求1的系统，进一步包括在第一和第二通道上的第一和第二转发器集线器，其中第一和第二存储器组件在第一和第二通道的子通道上。
15. 根据权利要求1的系统，其特征在于存储控制器同时只写第一和第二主数据部分的一部分，且同时只写第一和第二冗余数据部分的一部分。
16. 一种系统，包括：
耦合到第一通道的第一和第三存储器组件；
耦合到第二通道的第二和第四存储器组件；以及
存储控制器，将第一和第二主数据部分分别写入到第一和第二存储器组件，将第一和第二冗余数据部分分别写入到第四和第三存储器组件，其中第一和第二冗余数据部分分别关于第一和第二主数据部分冗余。
17. 根据权利要求16的系统，其特征在于存储控制器包括故障检测电路，用于检测存储器组件的触发故障，并响应于这种触发故障的检测，存储控制器将系统从交叉镜像存储状态切换到非交叉状态，并在纠正触发故障后，存储控制器将系统返回到交叉镜像存储状态。
18. 根据权利要求17的系统，其特征在于当具有故障的存储器组件的通道完全关闭时，非交叉状态是完全非交叉状态。
19. 根据权利要求17的系统，其特征在于当具有故障的存储器组件的通道没有完全关闭时，非交叉状态是部分非交叉状态，并且除了故障的存储器组件之外的系统中的任意存储器组件保持工作。
20. 根据权利要求16的系统，其特征在于存储控制器包括故障检测电路，用于检测存储器组件中的触发故障，并响应于这种触发故障的检测，存储控制器从非故障存储器组件复制一个或多个数据部分到替换故障存储器组件的存储器组件。
21. 根据权利要求16的系统，其特征在于存储控制器将第三和第四主数据部分分别写入到第一和第二存储器组件，将第三和第四冗余数据部分分别写入到第四和第三存储器组件，其中第三和第四冗余数据部分分别关于第三和第四主数据部分冗余。
22. 根据权利要求16的系统，其特征在于存储控制器将第五和第六主数据部分、第八和第七冗余数据部分分别写入到第三和第四组件，将第七和第八主数据部分、第六和第五冗余数据部分分别写入到第三和第四存储器组件，其中第五、第六、第七和第八冗余数据部分分别关于第五、第六、第七和第八主数据部分冗余。
23. 根据权利要求16的系统，其特征在于第一和第二存储器组件比第三和第四存储器组件更接近存储控制器。
24. 一种系统，包括：
耦合到第一通道的第一组存储器组件；
耦合到第二通道的第二组存储器组件；
存储控制器，用于：
将第一组主数据部分写入到第一组存储器组件中的至少一个，将第二组主数据部分写入到第二组存储器组件中的至少一个；和
将第一组冗余数据部分写入到第二组存储器组件中的至少一个，将第二组主数据部分写入到第一组存储器组件中的至少一个；和
其中第一组冗余数据部分关于第一组主数据部分冗余，第二组冗余数据部分关于第二组主数据部分冗余。
25. 根据权利要求24的系统，其特征在于存储控制器包括故障检测电路，用于检测存储器组件的触发故障，并响应于这种触发故障的检测，存储控制器将系统从交叉镜像存储状态切换到非交叉状态，并在纠正触发故障后，存储控制器将系统返回到交叉镜像存储状态。
26. 根据权利要求24的系统，其特征在于存储控制器包括故障检测电路，用于检测存储器组件中的触发故障，并响应这种触发故障的检测，存储控制器从非故障存储器组件复制一个或多个数据部分到替换故障存储器组件的存储器组件。
27. 一种系统，包括：
耦合到第一通道的至少一个存储器组件；
耦合到第二通道的至少一个存储器组件；以及
存储控制器，有时以交叉镜像存储状态操作该系统，其中主和冗余数据部分被发送到第一和第二存储通道接口，但其他时候以非交叉镜像状态操作该系统。
28. 根据权利要求27的系统，其特征在于存储控制器以交叉镜像存储状态操作该系统，直到存储控制器检测到存储器组件之一中的触发故障，并响应触发故障的检测，存储控制器将系统从交叉镜像存储状态切换到非交叉状态，并在纠正触发故障后，存储控制器将系统返回到交叉镜像存储状态。
29. 根据权利要求28的系统，其特征在于当具有故障的存储器组件的通道完全关闭时，非交叉状态是完全非交叉状态。
30. 根据权利要求28的系统，其特征在于当具有故障的存储器组件的通道没有完全闭合时，非交叉状态是部分非交叉状态，除了发生故障的存储器组件之外的系统中的任意存储器组件保持操作。
CNB2003101231575A 2002-11-08 2003-11-07 交叉镜像存储系统 Expired - Fee Related CN100412816C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/290889 2002-11-08
US10/290,889 US7130229B2 (en) 2002-11-08 2002-11-08 Interleaved mirrored memory systems

Publications (2)

Publication Number Publication Date
CN1516021A CN1516021A (zh) 2004-07-28
CN100412816C true CN100412816C (zh) 2008-08-20

Family

ID=32229144

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101231575A Expired - Fee Related CN100412816C (zh) 2002-11-08 2003-11-07 交叉镜像存储系统

Country Status (8)

Country Link
US (1) US7130229B2 (zh)
EP (1) EP1559007A2 (zh)
JP (1) JP4213121B2 (zh)
KR (1) KR100750031B1 (zh)
CN (1) CN100412816C (zh)
AU (1) AU2003301943A1 (zh)
TW (1) TWI244587B (zh)
WO (1) WO2004044754A2 (zh)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7017017B2 (en) * 2002-11-08 2006-03-21 Intel Corporation Memory controllers with interleaved mirrored memory modes
US7107398B2 (en) * 2003-12-19 2006-09-12 Hewlett-Packard Development Company, L.P. Changing a mode of a storage subsystem in a system
US7165160B2 (en) * 2004-09-08 2007-01-16 Hitachi, Ltd. Computing system with memory mirroring and snapshot reliability
US7417883B2 (en) * 2004-12-30 2008-08-26 Intel Corporation I/O data interconnect reuse as repeater
US7366931B2 (en) 2004-12-30 2008-04-29 Intel Corporation Memory modules that receive clock information and are placed in a low power state
US8214600B2 (en) 2005-02-10 2012-07-03 International Business Machines Corporation Data processing system and method for efficient coherency communication utilizing coherency domains
US7584329B2 (en) * 2005-02-10 2009-09-01 International Business Machines Corporation Data processing system and method for efficient communication utilizing an Ig coherency state
US7467323B2 (en) * 2005-02-10 2008-12-16 International Business Machines Corporation Data processing system and method for efficient storage of metadata in a system memory
US8140770B2 (en) * 2005-02-10 2012-03-20 International Business Machines Corporation Data processing system and method for predictively selecting a scope of broadcast of an operation
US7251185B2 (en) * 2005-02-24 2007-07-31 International Business Machines Corporation Methods and apparatus for using memory
US9384818B2 (en) * 2005-04-21 2016-07-05 Violin Memory Memory power management
US7496722B2 (en) * 2005-04-26 2009-02-24 Hewlett-Packard Development Company, L.P. Memory mapped page priorities
US7587521B2 (en) * 2005-06-23 2009-09-08 Intel Corporation Mechanism for assembling memory access requests while speculatively returning data
US7765366B2 (en) * 2005-06-23 2010-07-27 Intel Corporation Memory micro-tiling
US8332598B2 (en) 2005-06-23 2012-12-11 Intel Corporation Memory micro-tiling request reordering
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US7609567B2 (en) 2005-06-24 2009-10-27 Metaram, Inc. System and method for simulating an aspect of a memory circuit
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US7558941B2 (en) * 2005-06-30 2009-07-07 Intel Corporation Automatic detection of micro-tile enabled memory
US8253751B2 (en) 2005-06-30 2012-08-28 Intel Corporation Memory controller interface for micro-tiled memory access
KR100711100B1 (ko) * 2005-07-11 2007-04-24 삼성전자주식회사 메모리 모듈 및 이를 구비하는 메모리 시스템
GB2444663B (en) * 2005-09-02 2011-12-07 Metaram Inc Methods and apparatus of stacking drams
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
JP4700562B2 (ja) * 2006-05-18 2011-06-15 株式会社バッファロー データ記憶装置およびデータ記憶方法
US20070297146A1 (en) * 2006-06-27 2007-12-27 Campbell John E Data Communications with an Integrated Circuit
JP2008033588A (ja) * 2006-07-28 2008-02-14 Hitachi Ltd 情報処理装置
US20100228904A1 (en) * 2006-08-21 2010-09-09 Nxp, B.V. Circuit arrangement and method for data processing
US7908470B1 (en) * 2006-10-31 2011-03-15 Hewlett-Packard Development Company, L.P. Multi-processor computer with plural boot memories
JP4789263B2 (ja) * 2006-11-28 2011-10-12 エヌイーシーコンピュータテクノ株式会社 メモリ制御システム、メモリ制御装置、メモリ制御方法
US9262284B2 (en) 2006-12-07 2016-02-16 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Single channel memory mirror
US7694093B2 (en) * 2007-04-27 2010-04-06 Hewlett-Packard Development Company, L.P. Memory module and method for mirroring data by rank
US7900084B2 (en) * 2007-12-21 2011-03-01 Intel Corporation Reliable memory for memory controller with multiple channels
US7831758B2 (en) * 2007-12-21 2010-11-09 Intel Corporation Accelerating input/output (IO) throughput on solid-state memory-based mass storage device
WO2010035316A1 (ja) * 2008-09-24 2010-04-01 富士通株式会社 メモリ制御装置およびメモリ制御方法
TWI364661B (en) 2008-09-25 2012-05-21 Silicon Motion Inc Access methods for a flash memory and memory devices
JP2010102640A (ja) * 2008-10-27 2010-05-06 Nec Computertechno Ltd メモリコントローラ、コンピュータ、およびメモリミラーリング方法
JP5654480B2 (ja) * 2008-12-19 2015-01-14 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． 均一な読み出し待ち時間のための冗長なデータ記憶
US8086783B2 (en) * 2009-02-23 2011-12-27 International Business Machines Corporation High availability memory system
CN102349055B (zh) * 2009-03-10 2015-08-12 惠普研发有限合伙公司 对存储在存储器上的文件的访问时间最优化
WO2010109537A1 (ja) * 2009-03-27 2010-09-30 富士通株式会社 情報処理装置、メモリ制御方法、及びメモリ制御装置
KR100940868B1 (ko) * 2009-05-25 2010-02-09 이성재 디램으로 에스램 출력특성을 구현하는 장치 및 방법
JP5314516B2 (ja) * 2009-06-30 2013-10-16 富士通株式会社 記憶装置およびパケット中継装置
JP5213061B2 (ja) * 2009-08-28 2013-06-19 エヌイーシーコンピュータテクノ株式会社 ミラーリング制御装置、ミラーリング制御回路、ミラーリング制御方法およびそのプログラム
TWI502350B (zh) * 2009-09-02 2015-10-01 Giga Byte Tech Co Ltd 快閃記憶體的存取裝置及方法
JP5350211B2 (ja) * 2009-12-28 2013-11-27 株式会社日立製作所 記憶装置、及び記憶装置の制御方法
WO2012020505A1 (ja) 2010-08-13 2012-02-16 富士通株式会社 メモリ制御装置、情報処理装置及びメモリ制御装置の制御方法
US10108684B2 (en) * 2010-11-02 2018-10-23 Micron Technology, Inc. Data signal mirroring
CN102571478B (zh) * 2010-12-31 2016-05-25 上海宽惠网络科技有限公司 服务器
CN102231136B (zh) * 2011-07-12 2014-06-11 晨星软件研发(深圳)有限公司 一种闪存存储设备的数据存储方法和装置
US8898408B2 (en) * 2011-12-12 2014-11-25 Dell Products L.P. Memory controller-independent memory mirroring
CN103164351B (zh) * 2011-12-16 2016-04-27 宏碁股份有限公司 数据存取方法
TWI475387B (zh) * 2012-07-19 2015-03-01 Jmicron Technology Corp 記憶體控制方法及記憶體控制電路
US9465961B2 (en) * 2012-12-18 2016-10-11 Rambus Inc. Methods and circuits for securing proprietary memory transactions
US9069660B2 (en) * 2013-03-15 2015-06-30 Apple Inc. Systems and methods for writing to high-capacity memory
US20160342508A1 (en) * 2014-01-31 2016-11-24 Hewlett Packard Enterprise Development Lp Identifying memory regions that contain remapped memory locations
US10048877B2 (en) * 2015-12-21 2018-08-14 Intel Corporation Predictive memory maintenance
US9966152B2 (en) * 2016-03-31 2018-05-08 Samsung Electronics Co., Ltd. Dedupe DRAM system algorithm architecture
US10496289B2 (en) * 2016-06-16 2019-12-03 Nuvoton Technology Corporation System and methods for increasing useful lifetime of a flash memory device
US10296256B2 (en) 2016-07-14 2019-05-21 Google Llc Two stage command buffers to overlap IOMMU map and second tier memory reads
US9818457B1 (en) 2016-09-30 2017-11-14 Intel Corporation Extended platform with additional memory module slots per CPU socket
US10216657B2 (en) 2016-09-30 2019-02-26 Intel Corporation Extended platform with additional memory module slots per CPU socket and configured for increased performance
TWI640920B (zh) * 2017-06-30 2018-11-11 慧榮科技股份有限公司 資料儲存裝置、非揮發式記憶體操作方法及操作指令執行方法
US10459809B2 (en) * 2017-06-30 2019-10-29 Intel Corporation Stacked memory chip device with enhanced data protection capability
TWI644215B (zh) * 2017-11-02 2018-12-11 慧榮科技股份有限公司 用來控制一資料儲存裝置的運作之方法以及資料儲存裝置及其控制器
TWI638262B (zh) 2017-11-17 2018-10-11 慧榮科技股份有限公司 資料儲存裝置及應用於其上的操作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1010517B (zh) * 1986-02-24 1990-11-21 菲利浦光灯制造公司 由或不由纠错码保护的存储和读出信息的方法和设备
US5819310A (en) * 1996-05-24 1998-10-06 Emc Corporation Method and apparatus for reading data from mirrored logical volumes on physical disk drives
CN1247608A (zh) * 1997-02-27 2000-03-15 国际商业机器公司 用于分级存储管理系统的转换廉价磁盘冗余阵列

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4518947A (en) * 1981-09-28 1985-05-21 E-Systems, Inc. Apparatus for decoding redundant interleaved data
US4754396A (en) * 1986-03-28 1988-06-28 Tandem Computers Incorporated Overlapped control store
US4870643A (en) * 1987-11-06 1989-09-26 Micropolis Corporation Parallel drive array storage system
JPH0286653A (ja) * 1988-09-22 1990-03-27 Ube Ind Ltd 熱可塑性樹脂組成物
US5088081A (en) * 1990-03-28 1992-02-11 Prime Computer, Inc. Method and apparatus for improved disk access
JPH0731582B2 (ja) 1990-06-21 1995-04-10 インターナショナル・ビジネス・マシーンズ・コーポレイション パリティ保護データを回復するための方法および装置
SE9002558D0 (sv) 1990-08-02 1990-08-02 Carlstedt Elektronik Ab Processor
US5226134A (en) 1990-10-01 1993-07-06 International Business Machines Corp. Data processing system including a memory controller for direct or interleave memory accessing
US5191584A (en) * 1991-02-20 1993-03-02 Micropolis Corporation Mass storage array with efficient parity calculation
US6640235B1 (en) * 1992-08-20 2003-10-28 Intel Corporation Expandable mass disk drive storage system
US5367669A (en) * 1993-03-23 1994-11-22 Eclipse Technologies, Inc. Fault tolerant hard disk array controller
EP0629952B1 (en) * 1993-06-16 1999-09-01 Bull HN Information Systems Italia S.p.A. Variable interleaving level memory and related configuration unit
US5579277A (en) * 1995-05-01 1996-11-26 Apple Computer, Inc. System and method for interleaving memory banks
US5699509A (en) * 1995-06-07 1997-12-16 Abbott Laboratories Method and system for using inverted data to detect corrupt data
US5678061A (en) 1995-07-19 1997-10-14 Lucent Technologies Inc. Method for employing doubly striped mirroring of data and reassigning data streams scheduled to be supplied by failed disk to respective ones of remaining disks
US5724501A (en) * 1996-03-29 1998-03-03 Emc Corporation Quick recovery of write cache in a fault tolerant I/O system
US6571324B1 (en) * 1997-06-26 2003-05-27 Hewlett-Packard Development Company, L.P. Warmswap of failed memory modules and data reconstruction in a mirrored writeback cache system
US6112257A (en) * 1997-09-24 2000-08-29 Emc Corporation Dynamic adjustment of mirror service policy for logical volumes in a disk drive system based on collected statistics
US6223301B1 (en) * 1997-09-30 2001-04-24 Compaq Computer Corporation Fault tolerant memory
US6381674B2 (en) * 1997-09-30 2002-04-30 Lsi Logic Corporation Method and apparatus for providing centralized intelligent cache between multiple data controlling elements
US5877076A (en) * 1997-10-14 1999-03-02 Industrial Technology Research Institute Opposed two-layered photoresist process for dual damascene patterning
US6567889B1 (en) * 1997-12-19 2003-05-20 Lsi Logic Corporation Apparatus and method to provide virtual solid state disk in cache memory in a storage controller
US6130853A (en) * 1998-03-30 2000-10-10 Etron Technology, Inc. Address decoding scheme for DDR memory
JP3786521B2 (ja) * 1998-07-01 2006-06-14 株式会社日立製作所 半導体集積回路及びデータ処理システム
US6226720B1 (en) * 1998-12-11 2001-05-01 International Business Machines Corporation Method for optimally configuring memory in a mixed interleave system
KR100284742B1 (ko) * 1998-12-28 2001-04-02 윤종용 입출력 센스앰프의 개수가 최소화된 메모리장치
US6393534B1 (en) * 1999-09-27 2002-05-21 Ati International Srl Scheduler for avoiding bank conflicts in issuing concurrent requests to main memory
JP4161481B2 (ja) * 1999-09-28 2008-10-08 横河電機株式会社 フェイルメモリ回路及びそのインタリーブコピー方法
US6574709B1 (en) * 1999-09-30 2003-06-03 International Business Machine Corporation System, apparatus, and method providing cache data mirroring to a data storage system
US6854070B2 (en) * 2000-01-25 2005-02-08 Hewlett-Packard Development Company, L.P. Hot-upgrade/hot-add memory
US6785835B2 (en) * 2000-01-25 2004-08-31 Hewlett-Packard Development Company, L.P. Raid memory
DE60011035T2 (de) * 2000-03-02 2004-09-16 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur logischen Aufteilung einer nichtflüchtigen Speichermatrix
US6625685B1 (en) 2000-09-20 2003-09-23 Broadcom Corporation Memory controller with programmable configuration
US6363534B1 (en) * 2000-10-26 2002-04-02 Timothy F. Clough Mittens which provide extra comfort and protection for children playing in the snow
US20020069318A1 (en) * 2000-12-01 2002-06-06 Chow Yan Chiew Real time application accelerator and method of operating the same
US6681339B2 (en) * 2001-01-16 2004-01-20 International Business Machines Corporation System and method for efficient failover/failback techniques for fault-tolerant data storage system
US6418068B1 (en) * 2001-01-19 2002-07-09 Hewlett-Packard Co. Self-healing memory
US20020156971A1 (en) 2001-04-19 2002-10-24 International Business Machines Corporation Method, apparatus, and program for providing hybrid disk mirroring and striping
US6938133B2 (en) * 2001-09-28 2005-08-30 Hewlett-Packard Development Company, L.P. Memory latency and bandwidth optimizations
US7017017B2 (en) * 2002-11-08 2006-03-21 Intel Corporation Memory controllers with interleaved mirrored memory modes
US20040172508A1 (en) * 2003-02-27 2004-09-02 Vincent Nguyen System and method for memory mirroring

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1010517B (zh) * 1986-02-24 1990-11-21 菲利浦光灯制造公司 由或不由纠错码保护的存储和读出信息的方法和设备
US5819310A (en) * 1996-05-24 1998-10-06 Emc Corporation Method and apparatus for reading data from mirrored logical volumes on physical disk drives
CN1247608A (zh) * 1997-02-27 2000-03-15 国际商业机器公司 用于分级存储管理系统的转换廉价磁盘冗余阵列

Also Published As

Publication number Publication date
JP4213121B2 (ja) 2009-01-21
US7130229B2 (en) 2006-10-31
WO2004044754A3 (en) 2005-03-24
JP2006505864A (ja) 2006-02-16
EP1559007A2 (en) 2005-08-03
KR20050086455A (ko) 2005-08-30
CN1516021A (zh) 2004-07-28
AU2003301943A1 (en) 2004-06-03
TWI244587B (en) 2005-12-01
US20040090827A1 (en) 2004-05-13
KR100750031B1 (ko) 2007-08-16
TW200415462A (en) 2004-08-16
AU2003301943A8 (en) 2004-06-03
WO2004044754A2 (en) 2004-05-27

Similar Documents

Publication Publication Date Title
CN100412816C (zh) 交叉镜像存储系统
KR100742427B1 (ko) 인터리브된 미러 메모리 모드들을 가진 메모리 제어기
JP3595099B2 (ja) デバイスアレイ・システム
US5878203A (en) Recording device having alternative recording units operated in three different conditions depending on activities in maintaining diagnosis mechanism and recording sections
US4989205A (en) Disk drive memory
US5077736A (en) Disk drive memory
AU647280B2 (en) Disk drive memory
US7096407B2 (en) Technique for implementing chipkill in a memory system
CN100368976C (zh) 盘阵列设备和数据备份方法
US20100083040A1 (en) Expander Circuit For A Solid State Persistent Storage Device That Provides A Plurality Of Interfaces To Corresponding Storage Controllers
KR20060052772A (ko) 데이터 저장 서브시스템 및 데이터 갱신 방법
CN102521058A (zh) Raid组磁盘数据预迁移方法
JPS59195750A (ja) ユニツト再構成方法
US20040163027A1 (en) Technique for implementing chipkill in a memory system with X8 memory devices
WO1998009219A1 (de) Fehlererkennung in einem speichersystem
US6567950B1 (en) Dynamically replacing a failed chip
US6775791B2 (en) Replaceable memory modules with parity-based data recovery
EP0481128B1 (en) Data processor system based on an (N, k) symbol code having symbol error correctibility and plural error mendability
US20050102470A1 (en) Disk array device
Li et al. Memory Reliability, Availability, and Serviceability Features
JP2006268286A (ja) ディスクアレイ装置
JPS63276798A (ja) メモリ集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080820

Termination date: 20181107

CF01 Termination of patent right due to non-payment of annual fee