TWI644215B - 用來控制一資料儲存裝置的運作之方法以及資料儲存裝置及其控制器 - Google Patents

用來控制一資料儲存裝置的運作之方法以及資料儲存裝置及其控制器 Download PDF

Info

Publication number
TWI644215B
TWI644215B TW106137873A TW106137873A TWI644215B TW I644215 B TWI644215 B TW I644215B TW 106137873 A TW106137873 A TW 106137873A TW 106137873 A TW106137873 A TW 106137873A TW I644215 B TWI644215 B TW I644215B
Authority
TW
Taiwan
Prior art keywords
reserved word
block
data
word line
word lines
Prior art date
Application number
TW106137873A
Other languages
English (en)
Other versions
TW201918891A (zh
Inventor
林聖嵂
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Priority to TW106137873A priority Critical patent/TWI644215B/zh
Priority to CN202210568168.7A priority patent/CN115048045A/zh
Priority to CN201810034108.0A priority patent/CN109753230B/zh
Priority to US15/889,217 priority patent/US10642509B2/en
Application granted granted Critical
Publication of TWI644215B publication Critical patent/TWI644215B/zh
Publication of TW201918891A publication Critical patent/TW201918891A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本發明提供一種用來控制一資料儲存裝置的運作之方法以及資料儲存裝置及其控制器。該方法可包含：選取複數個非揮發性記憶體元件中之一非揮發性記憶體元件的多個區塊中的一區塊；從一主機接收一資料寫入指令；產生對應於該資料寫入指令之複數個操作指令，且於該區塊之複數個非保留字行進行資料寫入，其中該區塊包含該複數個非保留字行以及複數個保留字行，以及該複數個非保留字行中之每一非保留字行包含多頁；以及透過一單階細胞寫入模式來寫入使用者資料至該複數個保留字行中之一保留字行，使該保留字行包含單一的頁。

Description

用來控制一資料儲存裝置的運作之方法以及資料儲存裝置及其控制器
本發明係有關於快閃記憶體（Flash memory）之存取（access），尤指一種用來控制一資料儲存裝置的運作之方法以及相關之資料儲存裝置及其控制器。
近年來由於記憶體的技術不斷地發展，各種可攜式或非可攜式資料儲存裝置（例如：符合SD/MMC、CF、MS、XD或UFS標準之記憶卡；又例如：固態硬碟；又例如：符合UFS或EMMC規格之嵌入式（embedded）儲存裝置）被廣泛地實施於諸多應用中。因此，這些資料儲存裝置中之記憶體的存取控制遂成為相當熱門的議題。
以常用的NAND型快閃記憶體而言，其主要可區分為單階細胞（single level cell, SLC）與多階細胞（multiple level cell, MLC）兩大類之快閃記憶體。單階細胞快閃記憶體中之每個被當作記憶細胞（memory cell）的電晶體只有兩種電荷值，分別用來表示邏輯值0與邏輯值1。另外，多階細胞快閃記憶體中之每個被當作記憶單元的電晶體的儲存能力則被充分利用，係採用較高的電壓來驅動，以透過不同級別的電壓在一個電晶體中記錄至少兩組位元資訊（諸如00、01、11、10）；理論上，多階細胞快閃記憶體的記錄密度可以達到單階細胞快閃記憶體的記錄密度之至少兩倍，這對於曾經在發展過程中遇到瓶頸的NAND型快閃記憶體之相關產業而言，是非常好的消息。
相較於單階細胞快閃記憶體，由於多階細胞快閃記憶體之價格較便宜，並且在有限的空間裡可提供較大的容量，故多階細胞快閃記憶體很快地成為市面上之資料儲存裝置競相採用的主流。然而，多階細胞快閃記憶體的不穩定性所導致的問題也一一浮現。為了確保資料儲存裝置對快閃記憶體之存取控制能符合相關規範，快閃記憶體的控制器通常備有某些管理機制以妥善地管理資料之存取。
依據相關技術，有了這些管理機制的資料儲存裝置還是有不足之處。舉例來說，當採用較新的技術製造快閃記憶體時，其內的一區塊（block）的第一個與最後一個字行（word-line；亦可稱為「字線」）的位元錯誤率（Bit Error Rate, BER）可以顯著地大於同一區塊中之其它字行的位元錯誤率，這可造成這個區塊很容易地被判定為壞區塊。如果許多區塊都有類似的問題，則資料儲存裝置的壽命可能變得很短。因此，需要一種新穎的方法及相關架構，以在沒有副作用或較不可能帶來副作用之狀況下提昇資料儲存裝置之效能。
本發明之一目的在於提供一種用來控制一資料儲存裝置的運作之方法以及相關之資料儲存裝置及其控制器，以解決上述問題。
本發明之另一目的在於提供一種用來控制一資料儲存裝置的運作之方法以及相關之資料儲存裝置及其控制器，以在沒有副作用或較不可能帶來副作用之狀況下達到資料儲存裝置之最佳化（optimal）效能。
本發明之至少一實施例提供一種用來控制一資料儲存裝置的運作之方法，其中該資料儲存裝置包含一非揮發性記憶體（non-volatile memory, NV memory），且該非揮發性記憶體包含複數個非揮發性記憶體元件（NV memory element）。該方法可包含：選取該複數個非揮發性記憶體元件中之一非揮發性記憶體元件的多個區塊中的一區塊；從一主機（host device）接收一資料寫入指令，其中該資料寫入指令是來自該主機的複數個主機指令（host command）的其中之一；產生對應於該資料寫入指令之複數個操作指令，且傳送該複數個操作指令至該非揮發性記憶體，以於該區塊之複數個非保留字行（non-reserved word-line）進行資料寫入，其中該區塊包含該複數個非保留字行以及複數個保留字行（reserved word-line），以及該複數個非保留字行中之每一非保留字行包含多頁；以及透過一單階細胞（single level cell, SLC）寫入模式來寫入使用者資料至該複數個保留字行中之一保留字行，使該保留字行包含單一的頁。
本發明之至少一實施例提供一種資料儲存裝置，其可包含：一非揮發性記憶體，用來儲存資訊，其中該非揮發性記憶體包含複數個非揮發性記憶體元件；以及一控制器，耦接至該非揮發性記憶體，用來控制該資料儲存裝置之運作。該控制器可包含一處理電路，而該處理電路可依據來自一主機的複數個主機指令控制該控制器，以容許該主機透過該控制器存取（access）該非揮發性記憶體。例如：該控制器選取該複數個非揮發性記憶體元件中之一非揮發性記憶體元件的多個區塊中的一區塊；該控制器從該主機接收一資料寫入指令，其中該資料寫入指令是來自該主機的該複數個主機指令的其中之一；該控制器產生對應於該資料寫入指令之複數個操作指令，且傳送該複數個操作指令至該非揮發性記憶體，以於該區塊之複數個非保留字行進行資料寫入，其中該區塊包含該複數個非保留字行以及複數個保留字行，以及該複數個非保留字行中之每一非保留字行包含多頁；以及該控制器透過一單階細胞寫入模式來寫入使用者資料至該複數個保留字行中之一保留字行，使該保留字行包含單一的頁。
本發明之至少一實施例提供一種資料儲存裝置之控制器，其中該資料儲存裝置包含該控制器與一非揮發性記憶體，且該非揮發性記憶體包含複數個非揮發性記憶體元件。該控制器可包含一處理電路，而該處理電路可依據來自一主機的複數個主機指令控制該控制器，以容許該主機透過該控制器存取該非揮發性記憶體。例如：該控制器選取該複數個非揮發性記憶體元件中之一非揮發性記憶體元件的多個區塊中的一區塊；該控制器從該主機接收一資料寫入指令，其中該資料寫入指令是來自該主機的該複數個主機指令的其中之一；該控制器產生對應於該資料寫入指令之複數個操作指令，且傳送該複數個操作指令至該非揮發性記憶體，以於該區塊之複數個非保留字行進行資料寫入，其中該區塊包含該複數個非保留字行以及複數個保留字行，以及該複數個非保留字行中之每一非保留字行包含多頁；以及該控制器透過一單階細胞寫入模式來寫入使用者資料至該複數個保留字行中之一保留字行，使該保留字行包含單一的頁。
本發明之至少一實施例提供一種資料寫入之方法，其中該方法可用於一資料儲存裝置。該方法可包含：選取一區塊作為一主動區塊，該區塊選自於該資料儲存裝置所包括的複數區塊；將該主動區塊的複數字行區分成至少一保留字行以及複數非保留字行；以一預設寫入模式將一第一類資料編程至該些非保留字行；以及以一非預設寫入模式將一第二類資料編程至該至少一保留字行，其中，該預設寫入模式比該非預設寫入模式可編程較多的資料量至任一該些字行。
本發明之至少一實施例提供一種資料寫入之方法，其中該方法可用於一資料儲存裝置。該方法可包含：選取一區塊作為一主動區塊，該區塊選自於該資料儲存裝置所包括的複數區塊；以及將該主動區塊的複數字行區分成至少一保留字行以及複數非保留字行，其中，該些非保留字行的任一字行的資料儲存量多於該至少一保留字行的任一字行的資料儲存量。
本發明之至少一實施例提供一種資料儲存裝置，該資料儲存裝置包含有：採用一非揮發性記憶體作為儲存媒體的複數區塊，每一該些區塊具有複數字行；以及至少一該些區塊指定為至少一資料區塊，其中，該至少一資料區塊的該些字行區分成至少一保留字行以及複數非保留字行，該些非保留字行的資料儲存量多於該至少一保留字行的資料儲存量。
本發明的好處之一是，透過保留字行（reserved word-line）管理，本發明能針對該控制器的運作進行妥善的控制，以避免資料儲存裝置的壽命變短。另外，依據本發明之實施例來實施並不會增加許多額外的成本。因此，相關技術的問題可被解決，且整體成本不會增加太多。相較於相關技術，本發明能在沒有副作用或較不可能帶來副作用之狀況下達到資料儲存裝置之最佳化效能。
I. 記憶體系統
請參考第1圖，第1圖為依據本發明一第一實施例之一種資料儲存裝置100與一主機（host device）50的示意圖。例如：資料儲存裝置100可為一可攜式資料儲存裝置（例如：符合SD/MMC、CF、MS、或XD標準之記憶卡）或固態硬碟（solid state drive, SSD）。另外，主機50的例子可包含（但不限於）：多功能行動電話（multifunctional mobile phone）、平板電腦（tablet）、可穿戴裝置（wearable device）、以及個人電腦（personal computer）諸如桌上型電腦與膝上型電腦。依據本實施例，資料儲存裝置100可包含一控制器諸如記憶體控制器110，且可另包含一非揮發性記憶體（non-volatile memory, NV memory）120，其中該控制器係用來存取（access）非揮發性記憶體120，且非揮發性記憶體120係用來儲存資訊。非揮發性記憶體120可包含複數個非揮發性記憶體元件（NV memory element）122-1、122-2、…與122-N，其中符號「N」可代表大於一的正整數。例如：非揮發性記憶體120可為一快閃記憶體（Flash memory），而非揮發性記憶體元件122-1、122-2、…與122-N可分別為複數個快閃記憶體晶片（Flash memory chip；可簡稱為快閃晶片）或複數個快閃記憶體裸晶（Flash memory die；可簡稱為快閃裸晶），但本發明並不限於此。
如第1圖所示，記憶體控制器110可包含處理電路諸如微處理器112、儲存器諸如一唯讀記憶體（read only memory, ROM）112M、控制邏輯電路114、緩衝記憶體116、與傳輸介面電路118，其中這些元件可透過一匯流排彼此耦接。緩衝記憶體116係以隨機存取記憶體（random access memory, RAM）來實施。另外，本實施例之唯讀記憶體112M係用來儲存一程式碼112C，而微處理器112則用來執行程式碼112C以控制對非揮發性記憶體120之存取。請注意，程式碼112C亦得儲存在緩衝記憶體116或任何形式之記憶體內。此外，控制邏輯電路114可包含一錯誤更正碼電路（未顯示），以保護資料、及／或進行錯誤更正，而傳輸介面電路118可符合一特定通訊標準（諸如串列高級技術附件（Serial Advanced Technology Attachment, SATA）標準、通用序列匯流排（Universal Serial Bus, USB）標準、快捷外設互聯（Peripheral Component Interconnect Express，PCIE）標準或非揮發性記憶體快捷（Non-Volatile Memory Express，NVME））且可依據該特定通訊標準進行通訊。
於本實施例中，主機50可藉由傳送複數個主機指令（Host Command）與對應的邏輯位址予記憶體控制器110來間接地存取資料儲存裝置100中之非揮發性記憶體120。記憶體控制器110接收該複數個主機指令與邏輯位址，並將該複數個主機指令分別轉譯成記憶體操作指令（簡稱操作指令），再以操作指令控制非揮發性記憶體120讀取、寫入（Write）／編程（Program）非揮發性記憶體120當中特定物理位址之記憶單位（Memory Unit）或資料頁（Page），其中物理位址對應於邏輯位址。
II. 採用複數個保留字行（reserved word-line）之新穎方法
關於製造非揮發性記憶體120，有多種技術可供採用，例如：將記憶細胞排列成單層之平面NAND型快閃（2D/Planar NAND Flash）技術；以及將記憶細胞排列成多層垂直堆疊之立體NAND型快閃（3D NAND Flash）技術。依據某些實施例，非揮發性記憶體120可被實施成具有單層排列的記憶細胞之平面NAND型快閃架構。依據某些實施例，非揮發性記憶體120可被實施成具有以多層垂直堆疊的記憶細胞之立體NAND型快閃架構。
第2圖為依據本發明一實施例之一種用來控制一資料儲存裝置的運作之方法的示意圖。該方法可應用於資料儲存裝置100，且可應用於該控制器諸如記憶體控制器110。例如：非揮發性記憶體元件122-1、122-2、…與122-N可為三階細胞（triple level cell；簡稱為「TLC」）非揮發性記憶體元件，且非揮發性記憶體元件122-1、122-2、…與122-N中之任一非揮發性記憶體元件122-n（符號「n」可代表區間[1, N]中之任一整數）可包含多個區塊，其中N為正整數。包含M個字行{WL(0), WL(1), WL(2), …, WL(M - 3), WL(M - 2), WL(M - 1)}之一區塊可作為該多個區塊中之任一者的例子，其中，M為正整數，例如：256。記憶體控制器110可採用TLC寫入模式（作為預設寫入模式）來寫入使用者資料至區塊的其中一字行的其中一頁，換句話說，一字行可儲存三頁的使用者資料。
如第2圖左半部所示，假設該區塊中之每一字行的寫入運作都採用該TLC寫入模式來進行。在以上述平面NAND型快閃架構來實施快閃記憶體的狀況下，這麼做（採用該TLC寫入模式來進行該區塊中之每一字行的寫入運作）可能沒問題。然而，在以上述立體NAND型快閃架構來實施快閃記憶體的狀況下，由於該立體NAND型快閃架構的特性，這麼做（採用該TLC寫入模式來進行該區塊中之每一字行的寫入運作）可能造成這個區塊很容易地被判定為壞區塊。該方法可避免這樣的問題。如第2圖右半部所示，在非揮發性記憶體120是以上述立體NAND型快閃架構來實施的狀況下，基於該方法來運作之記憶體控制器110可利用該區塊中之第一字行（諸如字行WL(0)）與最後字行（諸如字行WL(M - 1)）作為保留字行，尤其可透過單階細胞（single level cell；簡稱為「SLC」）寫入模式來寫入使用者資料至第一字行（諸如字行WL(0)）與最後字行（諸如字行WL(M - 1)），或只寫入使用者資料至第一字行與最後字行的其中一頁（或稱單頁寫入），使字行WL(0)包含單一的頁210、且字行WL(M - 1)包含單一的頁220，以有效降低第一字行與最後字行所儲存的使用者資料的錯誤位元數，使區塊不再輕易地被判定為壞區塊。另外，第一字行與最後字行仍可用以儲存及寫入使用者資料，但是較佳用以儲存區塊關閉資訊。
第3圖繪示第2圖所示方法所帶來的關於位元錯誤率（Bit Error Rate, BER）的改善。如第3圖左半部所示，假設該區塊中之每一字行的寫入運作都採用該TLC寫入模式來進行，其中快閃記憶體是以上述平面NAND型快閃架構來實施。此狀況下，第一字行（諸如字行WL(0)）與最後字行（諸如字行WL(M - 1)）的位元錯誤率顯著地大於其他字行的位元錯誤率。為了克服這樣的物理特性，相關技術中通常需更改某些演算法，尤其增加啟動資料讀取重試（read-retry）程序的執行次數、以及需更改快閃記憶體操作參數。相較於此，本發明之上述方法可避免相關技術的問題。由於記憶體控制器110可將第一字行（諸如字行WL(0)）與最後字行（諸如字行WL(M - 1)）視為保留字行、並以該SLC寫入模式來操作，或僅進行單頁寫入，故該方法能壓抑第一字行（諸如字行WL(0)）與最後字行（諸如字行WL(M - 1)）的位元錯誤率，如第3圖右半部所示。可想而知地，使用者可以利用SLC寫入模式或以單頁寫入來寫入使用者資料至多個字行，例如：第一及第二字行（WL(0)以及WL(1)）與最後二字行（諸如字行WL(M-2) 以及WL(M-1)），達到類似的目的。
第4圖繪示第2圖所示方法於一實施例中之資料寫入順序。以資料頁的觀點來看，字行WL(0)可包含三頁諸如頁{P(0), P(1), P(2)}，字行WL(1)可包含三頁諸如頁{P(3), P(4), P(5)}，依此類推。例如，該區塊可包含頁{P(0), P(1), P(2), P(3), P(4), P(5), P(6), …, P(762), P(763), P(764), P(765), P(766), P(767)}。如第4圖左半部所示，假設該區塊中之每一字行的寫入運作都採用該TLC寫入模式來進行，其中快閃記憶體是以上述平面NAND型快閃架構來實施。此狀況下，寫入一系列資料諸如使用者資料{DATA(0), DATA(1), DATA(2), DATA(3), …}通常從頁P(0)起開始，並且使用者資料可被儲存於該區塊中之大部分的頁，直到頁P(766)，最後，將區塊關閉（End of Block；簡稱為「EOB」）資訊寫入P(767)。相較於此，本發明之上述方法可包含將使用者資料寫入複數個非保留字行（non-reserved word-line），諸如字行{WL(1), …, WL(M - 2)}，其在本實施例中可分別對應於頁{{P(3), P(4), P(5)}, …, {P(762), P(763), P(764)}}。如第4圖右半部所示，當欲寫入使用者資料{DATA(0), DATA(1), DATA(2), DATA(3), …}至該區塊時，記憶體控制器110可從頁P(3)起開始進行寫入。針對該複數個保留字行（例如：該區塊之第一字行與最後字行），記憶體控制器110可改以SLC寫入模式或僅進行單頁寫入。
在實作上，本發明可藉由設定區塊的編程順序即可實現上述目的。編程順序可為一陣列或一張表，列出為使用者資料所應儲存的物理位址，其中，物理位址可為連續的頁編號，即{P(3), P(4), P(5), …, P(764), P(0), P(765)}。在另一實施例中，編程順序較佳採用Z形順序，即非連續的頁編號，例如：{P(3), P(6), P(4), P(9), …, P(764), P(0), P(765)}，以符合非揮發性記憶體120的操作特性。在另一實施例中，使用者分別設定非保留字行的編程順序以及保留字行的編程順序。當寫入使用者資料時，記憶體控制器110採用預設寫入模式以及非保留字行的編程順序；當寫入非使用者資料（例如：EOB資訊）時，記憶體控制器110依據保留字行的編程順序，採用SLC寫入模式或僅進行單頁寫入以寫入非使用者資料至非揮發性記憶體120。透過SLC寫入模式或單頁寫入，記憶體控制器110可將非使用者資料寫入該複數個保留字行中之任一者。另外，記憶體控制器110可將非使用者資料寫入該複數個保留字行中之任一者，並將非使用者資料的備份寫入該複數個保留字行中之另一者。
第5圖繪示第2圖所示方法於一實施例中之工作流程300。例如：在該處理電路諸如微處理器112的控制下，該控制器諸如記憶體控制器110可進行工作流程300的運作。
於步驟S20中，記憶體控制器110選取一個區塊作為主動區塊（Active Block；亦可稱為「活躍區塊」）以儲存使用者資料，主動區塊諸如上述之包含該M個字行{WL(0), WL(1), WL(2), …, WL(M - 3), WL(M - 2), WL(M - 1)}之該區塊。當資料儲存裝置100完成初始化後，記憶體控制器110會從非揮發性記憶體120中選取其中一個區塊作為主動區塊。主動區塊可用以儲存來自於主機50的使用者資料，或於垃圾收集（Garbage Collection）程序作為目的區塊以儲存來自於來源區塊的有效使用者資料，或於抺寫平衡（Wear-Leveling）程序作為目的區塊以儲存來自於來源區塊的使用者資料。
於步驟S22中，記憶體控制器110可從主機50接收一資料寫入指令，其中，資料寫入指令包含至少一使用者資料以及至少一邏輯位址，且使用者資料與邏輯位址較佳為一對一對應。在另一實施例中，資料寫入指令包含至少一使用者資料以及至少一指定物理位址，使用者資料與指定物理位址較佳為一對一對應，且記憶體控制器110較佳將使用者資料編程至指定物理位址中，另外，至少一使用者資料可先儲存於主機50的記憶體中，記憶體控制器110依據資料寫入指令的指示再至主機50的記憶體下載至少一使用者資料。
於步驟S24中，記憶體控制器110可產生對應於該資料寫入指令之預設寫入模式的複數個操作指令。記憶體控制器110依據資料寫入指令、編程順序以及其他參數，將資料寫入指令轉譯成預設寫入模式的複數個操作指令，以將至少一使用者資料正確地編程至非揮發性記憶體120，其中，至少一使用者資料的儲存位址（物理位址）可由記憶體控制器110所決定，或是由資料寫入指令所決定。
於步驟S26中，記憶體控制器110執行預設寫入模式的複數個操作指令以將至少一使用者資料編程至主動區塊的非保留字行。例如，記憶體控制器110執行TLC寫入模式的複數個操作指令將至少一使用者資料（諸如使用者資料{DATA(0), DATA(1), DATA(2), DATA(3), …}）編程至非保留字行（諸如字行{WL(1), WL(2), …, WL(M - 3), WL(M - 2)}）的至少一頁（諸如頁{P(3), P(4), P(5), …, P(762), P(763), P(764)}），但本發明不限於此。
於步驟S28中，記憶體控制器110可檢查非保留字行是否皆已寫入使用者資料。例如，在步驟S22至步驟S28所形成的迴圈中，記憶體控制器110可將該系列使用者資料（諸如使用者資料{DATA(0), DATA(1), DATA(2), DATA(3), …}）依序寫入該區塊之非保留字行（諸如字行{WL(1), WL(2), …, WL(M - 3), WL(M - 2)}），但本發明不限於此。當非保留字行皆已寫入使用者資料，進入步驟S30；否則，進入步驟S22。
於步驟S30中，記憶體控制器110執行另一模式的複數個操作指令以將區塊關閉資訊編程至主動區塊的至少一保留字行，諸如字行WL(0)與WL(M - 1)中之至少一者（例如：字行WL(0)；又例如：字行WL(M - 1) ；又例如：字行WL(0)與WL(M - 1)），但本發明不限於此。
於步驟S32中，記憶體控制器110可將該主動區塊指定為資料區塊。當主動區塊中被寫入區塊關閉資訊後，該資料區塊可代表一完全編程（fully programmed）區塊，主動區塊即變更為資料區塊，不再用以寫入任何使用者資料。
第6圖繪示第2圖所示方法於另一實施例中之資料寫入順序。以資料頁的觀點來看，字行WL(0)可包含三頁諸如頁{P(0), P(1), P(2)}，字行WL(1)可包含三頁諸如頁{P(3), P(4), P(5)}，依此類推。例如，該區塊可包含頁{P(0), P(1), P(2), P(3), P(4), P(5), …, P(511), P(512), …, P(765), P(766), P(767)}。如第6圖左半部所示，假設該區塊中之每一字行的寫入運作都採用該TLC寫入模式來進行資料寫入，其中快閃記憶體是以上述平面NAND型快閃架構來實施。此狀況下，寫入一系列資料諸如使用者資料{DATA(0), DATA(1), DATA(2), …}通常從頁P(0)起開始。相較於此，本發明之上述方法可包含將使用者資料寫入非保留字行，諸如字行{WL(1),…, WL(M - 2)}，其在本實施例中亦可分別對應於頁{{P(3), P(4), P(5)}, …, {P(762), P(763), P(764)}}。如第6圖右半部所示，當欲寫入該系列資料諸如使用者資料{DATA(0), DATA(1), DATA(2), …}至該區塊時，記憶體控制器110可從頁P(3)起開始進行寫入。針對上述保留字行諸如字行WL(0)與WL(M - 1)，記憶體控制器110可改以SLC寫入模式或僅進行單頁寫入。
相較於第4圖所示實施例，本實施例之該區塊可包含複數個虛擬（virtual）區塊。例如記憶體控制器110可將該區塊分割成二個虛擬區塊，諸如第6圖右半部所示之虛擬區塊vBLK(0)及vBLK(1)。記憶體控制器110可將使用者資料之一第一部分先寫入虛擬區塊vBLK(0)的非保留字行；然後，透過該SLC寫入模式或透過單頁寫入，記憶體控制器110可將非使用者資料（例如：虛擬區塊vBLK(0)的EOB資訊）寫入這些保留字行中之一第一保留字行，諸如字行WL(0)。接下來，記憶體控制器110可將使用者資料之一第二部分寫入虛擬區塊vBLK(1)的非保留字行；然後，透過該單階細胞寫入模式或透過單頁寫入，記憶體控制器110可將非使用者資料（例如：虛擬區塊vBLK(1)的EOB資訊）寫入這些保留字行中之一第二保留字行，諸如字行WL(M - 1)。本實施例與前述實施例相仿的內容在此不重複贅述。
依據某些實施例，該區塊中之虛擬區塊的分割方式（例如：虛擬區塊vBLK(0)的大小、虛擬區塊vBLK(1)的大小、及／或虛擬區塊vBLK(0)與vBLK(1)之間的邊界的位置）可予以變化。依據某些實施例，該區塊中之虛擬區塊的數量及其大小可予以變化。
第7圖繪示第2圖所示方法於另一實施例中之工作流程500。例如：在該處理電路諸如微處理器112的控制下，該控制器諸如記憶體控制器110可進行工作流程500的運作。
於步驟S50中，記憶體控制器110可選取一個區塊作為主動區塊以儲存使用者資料，主動區塊諸如上述之包含該M個字行{WL(0), WL(1), WL(2), …, WL(M - 3), WL(M - 2), WL(M - 1)}之該區塊。
於步驟S52中，記憶體控制器110可將該主動區塊分割成複數個虛擬區塊，諸如上述之虛擬區塊vBLK(0)及vBLK(1)，但本發明不限於此。
於步驟S54中，記憶體控制器110可選取該複數個虛擬區塊的其中之一，尤其可選取該複數個虛擬區塊當中尚未被選取的一個虛擬區塊。
於步驟S56中，記憶體控制器110可從主機50接收一資料寫入指令。例如：資料寫入指令包含至少一使用者資料以及至少一邏輯位址，且使用者資料與邏輯位址較佳為一對一對應。又例如：資料寫入指令包含至少一使用者資料以及至少一指定物理位址，使用者資料與指定物理位址較佳為一對一對應，且記憶體控制器110較佳將使用者資料編程至指定物理位址中。
於步驟S58中，記憶體控制器110可產生對應於該資料寫入指令之預設寫入模式的複數個操作指令。
於步驟S60中，記憶體控制器110可執行預設寫入模式的複數個操作指令以將至少一使用者資料編程至該虛擬區塊的非保留字行。舉例來說，記憶體控制器110可執行TLC寫入模式的複數個操作指令將至少一使用者資料（諸如使用者資料{DATA(0), DATA(1), DATA(2), …}的一部分）編程至該虛擬區塊之非保留字行的至少一頁（例如：當步驟S54中所選取的虛擬區塊是虛擬區塊vBLK(0)時，上述至少一頁可包含頁{P(3), P(4), P(5), …, P(511)}；又例如：當步驟S54中所選取的虛擬區塊是虛擬區塊vBLK(1)時，上述至少一頁可包含頁{P(512), …, P(764)}），但本發明不限於此。
於步驟S62中，針對該虛擬區塊，記憶體控制器110可檢查非保留字行是否皆已寫入使用者資料。例如，在步驟S56至步驟S62所形成的迴圈中，記憶體控制器110可將該系列資料（諸如使用者資料{DATA(0), DATA(1), DATA(2), …}）的一部分依序寫入該虛擬區塊之非保留字行，但本發明不限於此。當這些非保留字行皆已寫入資料，進入步驟S64；否則，進入步驟S56。
於步驟S64中，記憶體控制器110可執行另一模式的複數個操作指令以將區塊關閉資訊編程至該虛擬區塊的保留字行，諸如字行WL(0)與WL(M - 1)的其中之一，但本發明不限於此。例如：當該虛擬區塊代表虛擬區塊vBLK(0)時，記憶體控制器110可將虛擬區塊vBLK(0)的區塊關閉資訊編程至虛擬區塊vBLK(0)的保留字行，諸如字行WL(0)。又例如：當該虛擬區塊代表虛擬區塊vBLK(1)時，記憶體控制器110可將虛擬區塊vBLK(1)的區塊關閉資訊編程至虛擬區塊vBLK(1)的保留字行，諸如字行WL(M - 1)。
於步驟S66中，記憶體控制器110可判斷是否（該複數個虛擬區塊中的）全部虛擬區塊已都被選取。如果是，進入步驟S68；否則，進入步驟S54。
於步驟S68中，記憶體控制器110可將該主動區塊指定為資料區塊。例如，該資料區塊可代表一完全編程區塊。本實施例與前述實施例相仿的內容在此不重複贅述。
依據某些實施例，用來寫入使用者資料至該區塊中之任一非保留字行（例如每一非保留字行）所採用的寫入模式可為X階細胞寫入模式（其階數等於X），且該非保留字行中的頁數可等於X，其中X可為正整數，尤其是大於一的正整數。例如：當X ≥ 3時，該非保留字行可包含至少三頁。
本發明的方法（例如其工作流程300與500）與對應的設備（例如微處理器112、記憶體控制器110與資料儲存裝置100）能進行妥善的控制，以避免非揮發性記憶體120的壽命變短，其中相關技術的問題可被解決，且整體成本不會增加太多。相較於相關技術，本發明能在沒有副作用或較不可能帶來副作用之狀況下達到資料儲存裝置之最佳化效能。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
50‧‧‧主機
100‧‧‧資料儲存裝置
110‧‧‧記憶體控制器
112‧‧‧微處理器
112C‧‧‧程式碼
112M‧‧‧唯讀記憶體
114‧‧‧控制邏輯電路
116‧‧‧緩衝記憶體
118‧‧‧傳輸介面電路
120‧‧‧非揮發性記憶體
122-1,122-2,…,122-N‧‧‧非揮發性記憶體元件
210,220,P(0),P(1),P(2),P(3),P(4),P(5),P(6),…,P(511),P(512),…,P(762),P(763),P(764),P(765),P(766),P(767)‧‧‧頁
300,500‧‧‧工作流程
DATA(0),DATA(1),DATA(2),DATA(3),…‧‧‧使用者資料
S20,S22,S24,S26,S28,S30,S32,S50,S52,S54,S56,S58,S60,S62,S64,S66,S68‧‧‧步驟
vBLK(0),vBLK(1)‧‧‧虛擬區塊
WL(0),WL(1),WL(2),…,WL(M-3),WL(M-2),WL(M-1)‧‧‧字行
第1圖為依據本發明一實施例之一種資料儲存裝置與一主機（host device）的示意圖。 第2圖為依據本發明一實施例之一種用來控制一資料儲存裝置的運作之方法的示意圖。 第3圖繪示第2圖所示方法所帶來的關於位元錯誤率（Bit Error Rate, BER）的改善。 第4圖繪示第2圖所示方法於一實施例中之資料寫入順序。 第5圖繪示第2圖所示方法於一實施例中之工作流程。 第6圖繪示第2圖所示方法於另一實施例中之資料寫入順序。 第7圖繪示第2圖所示方法於另一實施例中之工作流程。

Claims (25)

  1. 一種用來控制一資料儲存裝置的運作之方法，該資料儲存裝置包含一非揮發性記憶體（non-volatile memory, NV memory），該非揮發性記憶體包含複數個非揮發性記憶體元件（NV memory element），該方法包含有： 選取該複數個非揮發性記憶體元件中之一非揮發性記憶體元件的多個區塊中的一區塊； 從一主機（host device）接收一資料寫入指令，其中該資料寫入指令是來自該主機的複數個主機指令（host command）的其中之一； 產生對應於該資料寫入指令之複數個操作指令，且傳送該複數個操作指令至該非揮發性記憶體，以於該區塊之複數個非保留字行（non-reserved word-line）進行資料寫入，其中該區塊包含該複數個非保留字行以及複數個保留字行（reserved word-line），以及該複數個非保留字行中之每一非保留字行包含多頁；以及 透過一單階細胞（single level cell, SLC）寫入模式來寫入使用者資料至該複數個保留字行中之一保留字行，使該保留字行包含單一的頁。
  2. 如申請專利範圍第1項所述之方法，其中該複數個保留字行包含兩個保留字行；以及該方法另包含： 利用該區塊中之第一字行與最後字行作為該兩個保留字行。
  3. 如申請專利範圍第1項所述之方法，其中該非揮發性記憶體是以立體NAND型快閃（3D NAND Flash）架構來實施。
  4. 如申請專利範圍第1項所述之方法，其中該複數個非保留字行中之每一非保留字行包含至少三頁。
  5. 如申請專利範圍第1項所述之方法，其另包含： 寫入該區塊的區塊關閉資訊（end-of-block information, EOB information）至該保留字行。
  6. 如申請專利範圍第5項所述之方法，其中該區塊包含複數個虛擬（virtual）區塊；以及該區塊關閉資訊是該複數個虛擬區塊中之一虛擬區塊的區塊關閉資訊。
  7. 如申請專利範圍第6項所述之方法，其另包含： 透過該單階細胞寫入模式來寫入該複數個虛擬區塊中之另一虛擬區塊的區塊關閉資訊至該複數個保留字行中之另一保留字行，使該另一保留字行包含單一的頁。
  8. 如申請專利範圍第5項所述之方法，其另包含： 透過該單階細胞寫入模式來寫入該區塊關閉資訊的備份（backup）至該複數個保留字行中之另一保留字行，使該另一保留字行包含單一的頁。
  9. 如申請專利範圍第1項所述之方法，其另包含： 透過該單階細胞寫入模式來寫入使用者資料至該複數個保留字行中之另一保留字行，使該另一保留字行包含單一的頁。
  10. 如申請專利範圍第1項所述之方法，其另包含： 修改分別指向該區塊的至少一部分字行的實體位址，以將一系列資料寫入該複數個非保留字行，且避免將該系列資料寫入該區塊的第一字行，其中該複數個保留字行包含該第一字行。
  11. 一種資料儲存裝置，包含有： 一非揮發性記憶體（non-volatile memory, NV memory），用來儲存資訊，其中該非揮發性記憶體包含複數個非揮發性記憶體元件（NV memory element）；以及 一控制器，耦接至該非揮發性記憶體，用來控制該資料儲存裝置之運作，其中該控制器包含： 一處理電路，用來依據來自一主機（host device）的複數個主機指令（host command）控制該控制器，以容許該主機透過該控制器存取（access）該非揮發性記憶體，其中： 該控制器選取該複數個非揮發性記憶體元件中之一非揮發性記憶體元件的多個區塊中的一區塊； 該控制器從該主機接收一資料寫入指令，其中該資料寫入指令是來自該主機的該複數個主機指令的其中之一； 該控制器產生對應於該資料寫入指令之複數個操作指令，且傳送該複數個操作指令至該非揮發性記憶體，以於該區塊之複數個非保留字行（non-reserved word-line）進行資料寫入，其中該區塊包含該複數個非保留字行以及複數個保留字行（reserved word-line），以及該複數個非保留字行中之每一非保留字行包含多頁；以及 該控制器透過一單階細胞（single level cell, SLC）寫入模式來寫入使用者資料至該複數個保留字行中之一保留字行，使該保留字行包含單一的頁。
  12. 如申請專利範圍第11項所述之資料儲存裝置，其中該複數個保留字行包含兩個保留字行；以及該控制器利用該區塊中之第一字行與最後字行作為該兩個保留字行。
  13. 如申請專利範圍第11項所述之資料儲存裝置，其中該非揮發性記憶體是以立體NAND型快閃（3D NAND Flash）架構來實施。
  14. 如申請專利範圍第11項所述之資料儲存裝置，其中該複數個非保留字行中之每一非保留字行包含至少三頁。
  15. 如申請專利範圍第11項所述之資料儲存裝置，其中該控制器寫入該區塊的區塊關閉資訊至該保留字行。
  16. 一種資料儲存裝置之控制器，該資料儲存裝置包含該控制器與一非揮發性記憶體（non-volatile memory, NV memory），該非揮發性記憶體包含複數個非揮發性記憶體元件（NV memory element），該控制器包含有： 一處理電路，用來依據來自一主機（host device）的複數個主機指令（host command）控制該控制器，以容許該主機透過該控制器存取（access）該非揮發性記憶體，其中： 該控制器選取該複數個非揮發性記憶體元件中之一非揮發性記憶體元件的多個區塊中的一區塊； 該控制器從該主機接收一資料寫入指令，其中該資料寫入指令是來自該主機的該複數個主機指令的其中之一； 該控制器產生對應於該資料寫入指令之複數個操作指令，且傳送該複數個操作指令至該非揮發性記憶體，以於該區塊之複數個非保留字行（non-reserved word-line）進行資料寫入，其中該區塊包含該複數個非保留字行以及複數個保留字行（reserved word-line），以及該複數個非保留字行中之每一非保留字行包含多頁；以及 該控制器透過一單階細胞（single level cell, SLC）寫入模式來寫入使用者資料至該複數個保留字行中之一保留字行，使該保留字行包含單一的頁。
  17. 如申請專利範圍第16項所述之控制器，其中該複數個保留字行包含兩個保留字行；以及該控制器利用該區塊中之第一字行與最後字行作為該兩個保留字行。
  18. 如申請專利範圍第16項所述之控制器，其中該非揮發性記憶體是以立體NAND型快閃（3D NAND Flash）架構來實施。
  19. 如申請專利範圍第16項所述之控制器，其中該複數個非保留字行中之每一非保留字行包含至少三頁。
  20. 如申請專利範圍第16項所述之控制器，其中該控制器寫入該區塊的區塊關閉資訊至該保留字行。
  21. 一種資料寫入之方法，可用於一資料儲存裝置，該方法包含有： 選取一區塊作為一主動區塊，該區塊選自於該資料儲存裝置所包括的複數區塊； 將該主動區塊的複數字行區分成至少一保留字行以及複數非保留字行； 以一預設寫入模式將一第一類資料編程至該些非保留字行；以及 以一非預設寫入模式將一第二類資料編程至該至少一保留字行，其中，該預設寫入模式比該非預設寫入模式可編程較多的資料量至任一該些字行。
  22. 一種資料寫入之方法，可用於一資料儲存裝置，該方法包含有： 選取一區塊作為一主動區塊，該區塊選自於該資料儲存裝置所包括的複數區塊；以及 將該主動區塊的複數字行區分成至少一保留字行以及複數非保留字行，其中，該些非保留字行的任一字行的資料儲存量多於該至少一保留字行的任一字行的資料儲存量。
  23. 如申請專利範圍第21或22項所述之方法，其中該至少一保留字行為該些字行的最後一個字行。
  24. 如申請專利範圍第21或22項所述之方法，其中該至少一保留字行為該些字行的第一個字行。
  25. 一種資料儲存裝置，包含有： 採用一非揮發性記憶體作為儲存媒體的複數區塊，每一該些區塊具有複數字行；以及 至少一該些區塊指定為至少一資料區塊，其中，該至少一資料區塊的該些字行區分成至少一保留字行以及複數非保留字行，該些非保留字行的資料儲存量多於該至少一保留字行的資料儲存量。
TW106137873A 2017-11-02 2017-11-02 用來控制一資料儲存裝置的運作之方法以及資料儲存裝置及其控制器 TWI644215B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW106137873A TWI644215B (zh) 2017-11-02 2017-11-02 用來控制一資料儲存裝置的運作之方法以及資料儲存裝置及其控制器
CN202210568168.7A CN115048045A (zh) 2017-11-02 2018-01-15 控制数据存储装置运作的方法及数据存储装置及其控制器
CN201810034108.0A CN109753230B (zh) 2017-11-02 2018-01-15 控制数据存储装置运作的方法及数据存储装置及其控制器
US15/889,217 US10642509B2 (en) 2017-11-02 2018-02-06 Method for designating specific world-lines of data storage device as reserved word-lines, and selecting a writing mode accordingly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106137873A TWI644215B (zh) 2017-11-02 2017-11-02 用來控制一資料儲存裝置的運作之方法以及資料儲存裝置及其控制器

Publications (2)

Publication Number Publication Date
TWI644215B true TWI644215B (zh) 2018-12-11
TW201918891A TW201918891A (zh) 2019-05-16

Family

ID=65431763

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106137873A TWI644215B (zh) 2017-11-02 2017-11-02 用來控制一資料儲存裝置的運作之方法以及資料儲存裝置及其控制器

Country Status (3)

Country Link
US (1) US10642509B2 (zh)
CN (2) CN115048045A (zh)
TW (1) TWI644215B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI725416B (zh) * 2019-04-23 2021-04-21 群聯電子股份有限公司 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979508A (zh) * 2019-03-15 2019-07-05 合肥沛睿微电子股份有限公司 固态硬盘装置与相关的固态硬盘控制电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI244587B (en) * 2002-11-08 2005-12-01 Intel Corp Interleaved mirrored memory systems
TW200821909A (en) * 2006-05-18 2008-05-16 Buffalo Inc Data storage device and data storage method
US20080301256A1 (en) * 2007-05-30 2008-12-04 Mcwilliams Thomas M System including a fine-grained memory and a less-fine-grained memory
US20090235146A1 (en) * 2008-03-17 2009-09-17 Agere Systems Inc. Systems and Methods for Using Intrinsic Data for Regenerating Data from a Defective Medium
US20110214039A1 (en) * 2010-02-28 2011-09-01 Steiner Avi System and method for multi-dimensional decoding

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382546B1 (ko) * 2000-12-04 2003-05-09 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치 및 그를 이용한 불량셀검출방법
US7743303B2 (en) * 2007-01-22 2010-06-22 Micron Technology, Inc. Defective memory block remapping method and system, and memory device and processor-based system using same
US9123422B2 (en) * 2012-07-02 2015-09-01 Super Talent Technology, Corp. Endurance and retention flash controller with programmable binary-levels-per-cell bits identifying pages or blocks as having triple, multi, or single-level flash-memory cells
CN101814318B (zh) * 2009-02-25 2013-05-01 群联电子股份有限公司 多层存储单元与非型闪存储存系统及其控制器与存取方法
US8886990B2 (en) * 2011-01-27 2014-11-11 Apple Inc. Block management schemes in hybrid SLC/MLC memory
US9349479B1 (en) * 2014-11-18 2016-05-24 Sandisk Technologies Inc. Boundary word line operation in nonvolatile memory
US9934858B2 (en) * 2015-04-30 2018-04-03 Sandisk Technologies Llc Use of dummy word lines for metadata storage
US10229751B2 (en) * 2017-05-01 2019-03-12 Western Digital Technologies, Inc. Storage system and method for bad block recycling

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI244587B (en) * 2002-11-08 2005-12-01 Intel Corp Interleaved mirrored memory systems
TW200821909A (en) * 2006-05-18 2008-05-16 Buffalo Inc Data storage device and data storage method
US20080301256A1 (en) * 2007-05-30 2008-12-04 Mcwilliams Thomas M System including a fine-grained memory and a less-fine-grained memory
US20090235146A1 (en) * 2008-03-17 2009-09-17 Agere Systems Inc. Systems and Methods for Using Intrinsic Data for Regenerating Data from a Defective Medium
US20110214039A1 (en) * 2010-02-28 2011-09-01 Steiner Avi System and method for multi-dimensional decoding

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI725416B (zh) * 2019-04-23 2021-04-21 群聯電子股份有限公司 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置

Also Published As

Publication number Publication date
CN109753230B (zh) 2022-06-10
US20190129629A1 (en) 2019-05-02
CN115048045A (zh) 2022-09-13
TW201918891A (zh) 2019-05-16
US10642509B2 (en) 2020-05-05
CN109753230A (zh) 2019-05-14

Similar Documents

Publication Publication Date Title
US10754585B2 (en) Method for performing writing management in a memory device, and associated memory device and controller thereof
US20130013853A1 (en) Command executing method, memory controller and memory storage apparatus
US9141530B2 (en) Data writing method, memory controller and memory storage device
US20200117378A1 (en) Method for performing read acceleration, associated data storage device and controller thereof
US9383929B2 (en) Data storing method and memory controller and memory storage device using the same
US11488671B2 (en) Method, associated memory device and controller thereof for performing programming management
CN111651371A (zh) 非对称型平面管理方法以及数据存储装置及其控制器
CN111158579A (zh) 固态硬盘及其数据存取的方法
TWI840703B (zh) 用於控制資料儲存裝置之方法及相關快閃記憶體控制器
TWI644215B (zh) 用來控制一資料儲存裝置的運作之方法以及資料儲存裝置及其控制器
US11347433B2 (en) Method for performing sudden power off recovery management, associated memory device and controller thereof, and associated electronic device
CN106504788B (zh) 具有空闲存储器件的存储系统及其操作方法
TWI709855B (zh) 用來於一記憶裝置中進行寫入管理之方法以及記憶裝置及其控制器
US8713242B2 (en) Control method and allocation structure for flash memory device
CN111984185A (zh) 进行动态节流控制的方法、主机、数据存储装置及控制器
TWI721246B (zh) 資料編程之方法以及記憶裝置及其控制器