JP4789263B2 - メモリ制御システム、メモリ制御装置、メモリ制御方法 - Google Patents
メモリ制御システム、メモリ制御装置、メモリ制御方法 Download PDFInfo
- Publication number
- JP4789263B2 JP4789263B2 JP2006320297A JP2006320297A JP4789263B2 JP 4789263 B2 JP4789263 B2 JP 4789263B2 JP 2006320297 A JP2006320297 A JP 2006320297A JP 2006320297 A JP2006320297 A JP 2006320297A JP 4789263 B2 JP4789263 B2 JP 4789263B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- mirroring
- mirroring configuration
- information
- management table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Hardware Redundancy (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
20 メモリ制御手段
21 ミラーリングアクセス実施手段
22 ミラーリング構成管理テーブル
23 障害箇所判定手段
24 ミラーリング構成管理テーブル管理手段
30 メモリ管理手段
40 第1メモリ装置
41 メモリモジュール(#0)
42 メモリモジュール(#1)
50 第2メモリ装置
51 メモリモジュール(#2)
52 メモリモジュール(#3)
100 メモリ制御システム
200 メモリ制御装置
221 アドレス範囲情報
222 最小アドレス
223 最大アドレス
410、510 メモリモジュール情報
411、511 メモリモジュール番号
412、512 ランク番号
420、520 フラグ情報
421、521 アクセス可否フラグ
Claims (20)
- メモリアクセスリクエストを発行するプロセッサと、前記プロセッサからの前記メモリアクセスリクエストを受信しデータがミラーリング構成となるように制御を行うメモリ制御装置と、前記メモリ制御装置から受信する前記データを記憶するミラーリング構成の第1メモリ装置と第2メモリ装置とを有するメモリ制御システムにおいて、前記第1メモリ装置と前記第2メモリ装置とは、各々複数のメモリモジュールを有し、前記メモリ制御装置は、前記メモリモジュールに障害が発生したとき、障害発生のメモリ領域を縮退する手段と、障害発生のメモリモジュールとペアになっているメモリモジュール内でミラーリングのペアを再構築する手段とを有することを特徴とするメモリ制御システム。
- 前記メモリ制御装置は、前記第1メモリ装置と前記第2メモリ装置との間のミラーリング構成情報を保持するミラーリング構成管理テーブルと、障害が発生した前記メモリモジュールに応じてミラーリング構成を再構築するミラーリング構成管理テーブル管理手段と、前記ミラーリング構成管理テーブルの内容に応じてミラーリングアクセスを実施するミラーリングアクセス実施手段と、前記第1メモリ装置または前記第2メモリ装置からの障害情報により障害発生の前記メモリモジュールを特定し、特定情報を前記ミラーリング構成管理テーブル管理手段へ通知する障害箇所判定手段とを有するメモリ制御手段と、前記メモリモジュールのメモリ使用領域を管理するメモリ管理手段とを有することを特徴とする請求項1記載のメモリ制御システム。
- 前記ミラーリング構成管理テーブル管理手段は、前記障害箇所判定手段から前記特定情報を受信すると、前記ミラーリング構成管理テーブルの前記特定情報に該当する前記メモリモジュールのアクセス可否フラグをアクセス不可に設定する手段と、前記ミラーリング構成情報から障害発生の前記メモリ領域に対応して縮退させるアドレス範囲を特定する手段と、特定したアドレス範囲の情報を障害発生によるメモリ縮退要求として前記メモリ管理手段へ通知する手段と、前記メモリ管理手段からのメモリ縮退完了通知により前記ミラーリング構成管理テーブルの書き換えを行い前記ミラーリング構成情報を再構築する手段とを有することを特徴とする請求項2記載のメモリ制御システム。
- 前記メモリ管理手段は、前記ミラーリング構成管理テーブル管理手段からのメモリ縮退要求により、縮退要求の対象メモリ領域を使用しているデータを、前記対象メモリ領域から移動させる手段と、前記対象メモリ領域を未使用状態にする手段と、前記ミラーリング構成管理テーブル管理手段に対して、メモリ縮退完了通知を発行する手段とを有することを特徴とする請求項2または3記載のメモリ制御システム。
- 前記メモリモジュールは、2分割した2つのランクから構成することを特徴とする請求項1乃至4の何れか1項記載のメモリ制御システム。
- 前記ミラーリング構成管理テーブルは、前記プロセッサからの前記メモリアクセスリクエストが示すアドレス値に対応するアドレス範囲情報と、前記第1メモリ装置と前記第2メモリ装置とのメモリモジュール情報と、前記メモリモジュール情報に対するアクセス可否を示すフラグ情報とを有することを特徴とする請求項2乃至4の何れか1項記載のメモリ制御システム。
- 前記メモリモジュール情報は、メモリモジュール番号と、ランク番号とを有することを特徴とする請求項6記載のメモリ制御システム。
- プロセッサの発行するメモリアクセスリクエストを受信しデータがミラーリング構成となるように制御を行い、ミラーリング構成の第1メモリ装置と第2メモリ装置とへ前記メモリアクセスリクエストを発行するメモリ制御装置であって、前記第1メモリ装置と前記第2メモリ装置とは、各々複数のメモリモジュールを有し、前記メモリモジュールに障害が発生したとき、障害発生のメモリ領域を縮退する手段と、障害発生のメモリモジュールとペアになっているメモリモジュール内でミラーリングのペアを再構築する手段とを有することを特徴とするメモリ制御装置。
- 前記第1メモリ装置と前記第2メモリ装置との間のミラーリング構成情報を保持するミラーリング構成管理テーブルと、障害が発生した前記メモリモジュールに応じてミラーリング構成を再構築するミラーリング構成管理テーブル管理手段と、前記ミラーリング構成管理テーブルの内容に応じてミラーリングアクセスを実施するミラーリングアクセス実施手段と、前記第1メモリ装置または前記第2メモリ装置からの障害情報により障害発生の前記メモリモジュールを特定し、特定情報を前記ミラーリング構成管理テーブル管理手段へ通知する障害箇所判定手段とを有するメモリ制御手段と、前記メモリモジュールのメモリ使用領域を管理するメモリ管理手段とを有することを特徴とする請求項8記載のメモリ制御装置。
- 前記ミラーリング構成管理テーブル管理手段は、前記障害箇所判定手段から前記特定情報を受信すると、前記ミラーリング構成管理テーブルの前記特定情報に該当する前記メモリモジュールのアクセス可否フラグをアクセス不可に設定する手段と、前記ミラーリング構成情報から障害発生の前記メモリ領域に対応して縮退させるアドレス範囲を特定する手段と、特定したアドレス範囲の情報を障害発生によるメモリ縮退要求として前記メモリ管理手段へ通知する手段と、前記メモリ管理手段からのメモリ縮退完了通知により前記ミラーリング構成管理テーブルの書き換えを行い前記ミラーリング構成情報を再構築する手段とを有することを特徴とする請求項9記載のメモリ制御装置。
- 前記メモリ管理手段は、前記ミラーリング構成管理テーブル管理手段からのメモリ縮退要求により、縮退要求の対象メモリ領域を使用しているデータを、前記対象メモリ領域から移動させる手段と、前記対象メモリ領域を未使用状態にする手段と、前記ミラーリング構成管理テーブル管理手段に対して、メモリ縮退完了通知を発行する手段とを有することを特徴とする請求項9または10記載のメモリ制御装置。
- 前記メモリモジュールは、2分割した2つのランクから構成することを特徴とする請求項8乃至11の何れか1項記載のメモリ制御装置。
- 前記ミラーリング構成管理テーブルは、前記プロセッサからの前記メモリアクセスリクエストが示すアドレス値に対応するアドレス範囲情報と、前記第1メモリ装置と前記第2メモリ装置とのメモリモジュール情報と、前記メモリモジュール情報に対するアクセス可否を示すフラグ情報とを有することを特徴とする請求項9乃至11の何れか1項記載のメモリ制御装置。
- 前記メモリモジュール情報は、メモリモジュール番号と、ランク番号とを有することを特徴とする請求項13記載のメモリ制御装置。
- プロセッサによりメモリアクセスリクエストを発行するステップと、メモリ制御装置により前記プロセッサからの前記メモリアクセスリクエストを受信しデータがミラーリング構成となるように制御を行うステップと、前記メモリ制御装置から受信する前記データをミラーリング構成の第1メモリ装置と第2メモリ装置とへ記憶するステップとを有するメモリ制御方法において、前記第1メモリ装置と前記第2メモリ装置とは、各々複数のメモリモジュールを有し、前記メモリ制御装置は、前記メモリモジュールに障害が発生したとき、障害発生のメモリ領域を縮退するステップと、障害発生のメモリモジュールとペアになっているメモリモジュール内でミラーリングのペアを再構築するステップとを有することを特徴とするメモリ制御方法。
- 前記メモリ制御装置は、前記第1メモリ装置と前記第2メモリ装置との間のミラーリング構成情報をミラーリング構成管理テーブルに保持するステップと、ミラーリング構成管理テーブル管理手段により障害が発生した前記メモリモジュールに応じてミラーリング構成を再構築するステップと、ミラーリングアクセス実施手段により前記ミラーリング構成管理テーブルの内容に応じてミラーリングアクセスを実施するステップと、障害箇所判定手段により前記第1メモリ装置または前記第2メモリ装置からの障害情報により障害発生の前記メモリモジュールを特定し、特定情報を前記ミラーリング構成管理テーブル管理手段へ通知するステップとを有するメモリ制御手段と、前記メモリモジュールのメモリ使用領域を管理するステップを有するメモリ管理手段とを有することを特徴とする請求項15記載のメモリ制御方法。
- 前記ミラーリング構成管理テーブル管理手段は、前記障害箇所判定手段から前記特定情報を受信すると、前記ミラーリング構成管理テーブルの前記特定情報に該当する前記メモリモジュールのアクセス可否フラグをアクセス不可に設定するステップと、前記ミラーリング構成情報から障害発生の前記メモリ領域に対応して縮退させるアドレス範囲を特定するステップと、特定したアドレス範囲の情報を障害発生によるメモリ縮退要求として前記メモリ管理手段へ通知するステップと、前記メモリ管理手段からのメモリ縮退完了通知により前記ミラーリング構成管理テーブルの書き換えを行い前記ミラーリング構成情報を再構築するステップとを有し、前記メモリ管理手段は、前記ミラーリング構成管理テーブル管理手段からのメモリ縮退要求により、縮退要求の対象メモリ領域を使用しているデータを、前記対象メモリ領域から移動させるステップと、前記対象メモリ領域を未使用状態にするステップと、前記ミラーリング構成管理テーブル管理手段に対して、メモリ縮退完了通知を発行するステップとを有することを特徴とする請求項16記載のメモリ制御方法。
- 前記メモリモジュールは、2分割した2つのランクから構成するステップを有することを特徴とする請求項15乃至17の何れか1項記載のメモリ制御方法。
- 前記ミラーリング構成管理テーブルは、前記プロセッサからの前記メモリアクセスリクエストが示すアドレス値に対応するアドレス範囲情報と、前記第1メモリ装置と前記第2メモリ装置とのメモリモジュール情報と、前記メモリモジュール情報に対するアクセス可否を示すフラグ情報とを有することを特徴とする請求項16乃至18の何れか1項記載のメモリ制御方法。
- 前記メモリモジュール情報は、メモリモジュール番号と、ランク番号とを有することを特徴とする請求項19記載のメモリ制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006320297A JP4789263B2 (ja) | 2006-11-28 | 2006-11-28 | メモリ制御システム、メモリ制御装置、メモリ制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006320297A JP4789263B2 (ja) | 2006-11-28 | 2006-11-28 | メモリ制御システム、メモリ制御装置、メモリ制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008134809A JP2008134809A (ja) | 2008-06-12 |
JP4789263B2 true JP4789263B2 (ja) | 2011-10-12 |
Family
ID=39559630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006320297A Expired - Fee Related JP4789263B2 (ja) | 2006-11-28 | 2006-11-28 | メモリ制御システム、メモリ制御装置、メモリ制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4789263B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010102640A (ja) * | 2008-10-27 | 2010-05-06 | Nec Computertechno Ltd | メモリコントローラ、コンピュータ、およびメモリミラーリング方法 |
KR101626084B1 (ko) | 2009-11-25 | 2016-06-01 | 삼성전자주식회사 | 멀티 칩 메모리 시스템 및 그것의 데이터 전송 방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09269871A (ja) * | 1996-03-29 | 1997-10-14 | Mitsubishi Electric Corp | ディスクアレイ装置におけるデータ再冗長化方式 |
JP3573032B2 (ja) * | 1999-11-09 | 2004-10-06 | 日本電気株式会社 | ディスクアレイ装置 |
JP2001216098A (ja) * | 2000-01-31 | 2001-08-10 | Toshiba Corp | ディスクアレイ装置およびディスク制御方法 |
US7130229B2 (en) * | 2002-11-08 | 2006-10-31 | Intel Corporation | Interleaved mirrored memory systems |
JP4405421B2 (ja) * | 2005-03-31 | 2010-01-27 | 株式会社東芝 | ストレージ装置およびプログラム。 |
-
2006
- 2006-11-28 JP JP2006320297A patent/JP4789263B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008134809A (ja) | 2008-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101578586B (zh) | 在故障转移和故障回复环境中使用虚拟拷贝 | |
US10042758B2 (en) | High availability storage appliance | |
CN103959253B (zh) | 基于硬件的存储器迁移和重新同步方法及系统 | |
US7107411B2 (en) | Apparatus method and system for fault tolerant virtual memory management | |
US8498967B1 (en) | Two-node high availability cluster storage solution using an intelligent initiator to avoid split brain syndrome | |
US20100106904A1 (en) | Shadow raid cache memory | |
CN101923499A (zh) | 执行防电源故障高速缓存而无需原子元数据的技术 | |
CN101351760A (zh) | 用于在高电源效率的大容量可扩展存储系统中存取辅助数据的方法和系统 | |
US20060253674A1 (en) | Automatic disk healing | |
US10649892B2 (en) | Operating a raw mirror within a RAID system | |
CN102272733B (zh) | 确定高速缓存中的已修改数据以便在恢复操作期间使用 | |
WO2001040925A1 (fr) | Batterie de disques et procede d'extension de sa capacite | |
US9135175B2 (en) | Distributed cache coherency directory with failure redundancy | |
JP2012506087A (ja) | Maidx及び適応データ配置を用いた電力及び性能の管理 | |
US20050193273A1 (en) | Method, apparatus and program storage device that provide virtual space to handle storage device failures in a storage system | |
US8015437B2 (en) | Restoring data to a distributed storage node | |
JP2001134487A (ja) | ディスクアレイ装置 | |
US7130973B1 (en) | Method and apparatus to restore data redundancy and utilize spare storage spaces | |
JP2006268420A (ja) | ディスクアレイ装置、ストレージシステムおよび制御方法 | |
JP4789263B2 (ja) | メモリ制御システム、メモリ制御装置、メモリ制御方法 | |
US20050198411A1 (en) | Commingled write cache in dual input/output adapter | |
US11385815B2 (en) | Storage system | |
US20070271311A1 (en) | Disk array device and data management method for managing master data and replication data replicated from master data | |
JP5773446B2 (ja) | 記憶装置、冗長性回復方法、およびプログラム | |
JP2007058873A (ja) | 不揮発メモリを使用したディスク制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080616 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110715 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |