CN100405584C - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN100405584C
CN100405584C CNB2005100859425A CN200510085942A CN100405584C CN 100405584 C CN100405584 C CN 100405584C CN B2005100859425 A CNB2005100859425 A CN B2005100859425A CN 200510085942 A CN200510085942 A CN 200510085942A CN 100405584 C CN100405584 C CN 100405584C
Authority
CN
China
Prior art keywords
substrate
semiconductor device
aluminium base
lining
aluminium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100859425A
Other languages
English (en)
Other versions
CN1761052A (zh
Inventor
西堀弘
吉田健治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1761052A publication Critical patent/CN1761052A/zh
Application granted granted Critical
Publication of CN100405584C publication Critical patent/CN100405584C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

在设有以铝为主要成分的基板的半导体装置中，抑制安装在基板上的螺钉的紧固力所引起的劣化。该半导体装置设有：以铝为主要成分的基板(1)以及形成在基板(1)上的绝缘衬底(2)。基板(1)上有：收容将该基板(1)固定到散热片(13)的固定螺钉(14)的通孔(20)以及与该通孔(20)对应设置的、以铜或铁为主要成分的平衬套(21)。

Description

半导体装置
技术领域
本发明涉及形成在基板上的半导体装置，特别涉及将该基板固定到冷却装置用的结构。
背景技术
近年，从提高对地球环境保护的关心出发，在电子器件的制造中不使用铅焊料、即所谓的“无铅”的组配广泛应用于半导体领域以及电子设备领域。例如，为了将安装半导体元件的绝缘衬底固定到作为散热片的基板上，以往是采用焊料，然而，作为取代它的技术，提出了利用熔融接合法将基板直接接合到绝缘衬底的技术。即，使基板的材料为熔融状态，并在铸型内使其与绝缘衬底接触、进行冷却，由此，一体化地形成基板和绝缘衬底。
如下述的专利文献2所述，还提出了在由陶瓷构成的绝缘衬底上设置通过螺钉用的通孔并螺旋固定该绝缘衬底和基板的技术(例如，专利文献2)。在专利文献2中，进一步地，为防止因螺钉的紧固力引起的绝缘衬底破损，在绝缘衬底的通孔设有加强构件。
【专利文献1】特开2002-76551号公报
【专利文献2】特开2003-197824号公报
以往，作为基板的材料，主要采用铜(Cu)、铁(Fe)，而作为以熔融接合法形成的基板的材料，采用铝(Al)或者铝合金。如此将铝作为主要成分的材料的理由在于，其熔点较低故能够适用于熔融接合法，且热传导率高而适用于散热片。
另外，作为散热片的基板，是以进一步提高散热性为目的并且用螺钉固定在作为冷却装置的散热片上。因此，在基板上设有让螺钉通过的通孔。然而，在基板以铝为主要成分的情况下，由于铝的屈服强度较低，以螺钉的紧固力引起的应力以及基板本身的热膨胀引起的应力为起因，容易产生塑性变形。传统的铝基板的屈服强度为36～40MPa，只与螺钉的紧固力引起的应力(例如，M5螺钉(称为直径5mm)的情况下约为43MPa)相当。另外，传统的基板中所使用的铜基板的屈服强度为240～300MPa。
当基板发生塑性形变时，螺钉的紧固力大幅下降且该螺钉松动，损害了基板和散热片之间的密合性。当基板和散热片之间的密合性下降时，半导体装置的散热性能会发生劣化，有时会导致半导体元件的损坏。通常，在基板和散热片之间，以提高导热性为目，涂布散热粒子以填埋两者间的微小间隙，然而，却不可避免因螺钉松动的增大而引起的散热性劣化。
发明内容
本发明就是为了解决上述那样的问题而提出的，目的在于提供一种半导体装置，即，对于具有以铝为主要成分的基板的半导体装置，能够抑制安装在基板上的螺钉的紧固力引起的劣化。
本发明的半导体装置，具备：以铝为主要成分的基板；形成在所述基板上的绝缘衬底；安装在所述绝缘衬底上的半导体元件，所述基板具有：可收容将该基板固定到预定的冷却装置用的螺钉的通孔；以及至少设置在该通孔的上部且以铜或铁为主要成分的衬套。
根据本发明，基板由于在收容螺钉的通孔具有以铜或铁为主要成分的衬套，由该衬套吸收因螺钉紧固而施加到基板上的应力，抑制了产生在基板上的应力。因此，能够抑制将基板固定到散热片用的固定螺钉的松动，并抑制半导体装置散热性的劣化。而且，由于基板是以铝为主要成为的材料，因此，能够用熔融接合法形成基板，对于半导体装置制造的无铅化也能够作出贡献。
附图说明
图1是表示实施例1的半导体装置的结构图。
图2是表示实施例1的半导体装置的结构图。
图3是表示实施例1的半导体装置中散热片的固定结构的示图。
图4是表示本发明效果的实验结果的曲线图。
图5表示实施例2的半导体装置中散热片的固定结构。
图6表示实施例3的半导体装置中散热片的固定结构。
图7表示实施例4的半导体装置中散热片的固定结构。
图8表示实施例5的半导体装置中散热片的固定结构。
图9表示实施例6的半导体装置中收容固定螺钉的通孔的结构。
图10表示实施例7的半导体装置的结构。
图11表示实施例7的半导体装置中散热片的固定结构。
图12表示一例实施例7的加强板结构。
图13表示一例实施例7的加强板结构。
图14表示一例实施例7的加强板结构。
符号说明
1铝基板，2绝缘衬底，13散热片，14固定螺钉，15平垫圈，16弹簧垫圈，20通孔，21平衬套，22凸缘衬套，23双凸缘衬套，24滚花衬套，25加强板，25a平衬套部，25b开口部，25c凸缘部，30减厚部
具体实施方式
实施例1
图1～图3是表示本发明实施例1的半导体装置的结构图。图1是该半导体装置的剖视图。该半导体装置如图1所示，形成在厚度为0.3～1.5mm的绝缘衬底2上，该绝缘衬底2设置在厚度为3～5mm的铝基板1上。铝基板1由以铝为主要成分的材料即铝或铝合金构成，绝缘衬底2由氮化铝(AlN)、氧化铝(Al2O3)或者氮化硅(Si3N4)等构成。利用熔融接合法与铝基板1一体形成绝缘衬底2，由此绝缘衬底2与铝基板1直接接合。即，通过使熔融状态的铝或铝合金在铸型内与绝缘衬底2相接触并且将其冷却，由此形成铝基板1。
在绝缘衬底2上，形成由厚度0.3～1mm的铝或铝合金构成的电路图案3。也通过熔融接合法与绝缘衬底2一体地形成该电路图案3。在电路图案3上，半导体元件4通过焊料5进行接合。半导体元件4和电路图案3通过铝线6也为电气连接。再者，在电路基板3上，通过焊料8接合电极端子7，该电极端子7作为与外部其他电路之间的连接端子发挥作用。
在铝基板1的外周部通过粘接剂10粘接作为该半导体装置外壁的封装壳9。在封装壳9的内部填充硅胶11以使得覆盖半导体元件4以及铝线6等，并且用密封树脂12进行密封。
铝基板1作为释放半导体元件4等产生的热量的散热片发挥作用，然而，通常为了进一步提高散热性，如图1所示在铝基板1的下方安装作为冷却装置的散热片13。在铝基板1和散热片13之间，涂布100μm的散热粒子(未图示)以覆盖两者间的微小间隙，由此，提高铝基板1和散热片13之间的热传导性。
图2是图1的半导体装置的俯视图，图1相当于沿图2所示的A-A线的剖视图。图3是沿图2所示的B-B线的剖视图，表示铝基板1中与散热片13间的固定结构。采用固定螺钉14、平垫圈15以及弹簧垫圈16将铝基板1固定到散热片13上。即，如图2以及图3所示，固定螺钉14通过设置在铝基板1上的通孔20螺旋进入设置在散热片13上的螺钉孔131，由此固定铝基板1。此时，在固定螺钉14的螺钉头部和铝基板1之间能够放入固定螺钉14以及平垫圈15。
本实施例的铝基板1如图3所示，在收容固定螺钉14的通孔20的上部，具有厚度为0.3～2mm的平衬套21。平衬套21的外径大于与其相接的平垫圈15的外径。该平衬套21由屈服强度比铝高的铜或铜合金、或者铁或铁合金构成。采用熔融接合法与铝基板1一体地形成平衬套21。即，在采用熔融的铝或铝合金形成铝基板1时，与绝缘衬底2一起也将平衬套21放入铸型内，由此，与平衬套21相接合地形成铝基板1。
如本实施例那样，铝基板1由于在收容固定螺钉14的通孔20的上部，具有以屈服强度高的铜或铁为主要成分的平衬套21，由平衬套21吸收因固定螺钉14紧固而通过平垫圈15施加到铝基板1上的应力，并抑制产生于铝基板1的应力。例如，本发明的发明人已经确认，在平衬套21的外径比平垫圈15的外径约大1mm的情况下，因固定螺钉14的紧固引起的、产生于铝基板1上的应力约减少30％，同样地，在平衬套21的外径比平垫圈15的外径约大2mm的情况下，约减少40％。
图4是表示本发明效果用的实验结果的曲线图。在该实验中，对于用4个固定螺钉以预定的转矩将半导体装置的基板固定到散热片上的装置，施加-40～125℃热循环的热过程，测量该固定螺钉的松动转矩的变化。在图4的曲线图中，以“(热过程后的松动转矩/初期松动转矩-1)×100”计算松动转矩下降率(％)。
如图4所示，传统的铝基板(在收容固定螺钉的通孔不具有衬套的铝基板)在100次热循环后，松动转矩约下降30％。再者，传统的铜基板在100次热循环后，松动转矩也下降约10％左右。另一方面，对于具有图1～图3所示的平衬套21的铝基板1，100次热循环后的松动转矩下降与铜基板几乎相同，约为10％左右。即，根据本实施例，虽然作为基板的材料采用铝以及铝合金，但是能够与铜基板同样程度地抑制固定螺钉紧固力的下降。
因此，根据本实施例，利用使用以铝为主要成分的材料的熔融接合法形成基板，一方面能够对半导体装置制造的无铅化作出贡献，一方面能够与铜基板相同程度地抑制将基板固定到散热片用的固定螺钉的松动以抑制半导体装置的散热性劣化。
在本实施例中，如图3所示，将平衬套21设置成露出于铝基板1的上表面。由于利用熔融接合法与铝基板1一体形成平衬套21，因此，该平衬套21固定在铝基板1上。由此，例如，在拧紧固定螺钉14时，即使平垫圈15同时转动，平衬套21也能够从平垫圈15保护铝基板1的上表面，因此，能够防止平垫圈15损伤铝基板1的上表面。这样，也能够获得抑制固定螺钉14松动的效果。
实施例2
图5是表示本发明实施例2的半导体装置中散热片的固定结构的示图。在本实施例中，替代实施例1的平衬套21，采用具有凸边(凸缘)的凸缘衬套22。其他结构由于与实施例1的相同，因此这里省略说明。在图5中，对于与图3所示部件相同的部件，赋予同一符号。
即，本实施例的铝基板1在收容固定螺钉14的通孔20内，具有贯通铝基板1的凸缘衬套22。该凸缘衬套22在铝基板1的上表面侧的一端具有凸缘。该衬套部分的上表面露出于铝基板1的上表面，其外径大于平垫圈15的外径。凸缘衬套22也是以屈服强度比铝高的铜或铁为主要成分，并且与绝缘衬底2一起通过熔融接合法同铝基板1一体形成。
铝基板1在收容固定螺钉14的通孔20具有以屈服强度高的铜或铁为主要成分的凸缘衬套22，由此，由凸缘衬套22吸收因拧紧固定螺钉14而通过平垫圈15施加到铝基板1的应力，抑制产生在铝基板1上的应力。
本实施例的凸缘衬套22贯通铝基板1，即，凸缘衬套22的长度与铝基板1的厚度相同。因此，固定螺钉14拧紧时的应力以及因热过程产生的应力直接施加到凸缘衬套22上，故这些应力由凸缘衬套22有效吸收。由此，根据本实施例，与实施例1相比，能够进一步抑制产生于铝基板1的应力并抑制固定螺钉的松动，以抑制半导体装置散热性的劣化。
再者，由于凸缘衬套22贯通铝基板1，故其下侧端与散热片13连接，而由于通常对于散热片13使用屈服强度约为200Mpa以上的铝合金，因此，若使用这样的散热片13，在该下侧端也不会损伤散热片13的表面。
如上所述，将具有凸缘衬套22的凸缘设置成露出于铝基板1的上表面。而且，利用熔融接合法与铝基板1一体形成凸缘衬套22，故凸缘衬套22固定在铝基板1上。由此，例如，在拧紧固定螺钉14时，即使平垫圈15同时转动，凸缘衬套22的凸缘也能够从平垫圈15保护铝基板1的上表面。因此，防止平垫圈5损伤铝基板1的上表面。由此，也能够获得抑制固定螺钉14松动的效果。
实施例3
图6是本发明实施例3的半导体装置中散热片的固定结构的示图。在本实施例中，替代实施例1的平衬套21，采用在两端具有凸缘的双凸缘衬套23。由于其他结构与实施例1相同，因此这里省略说明。在图6中，对于与图3所示部件相同的部件，赋予同一符号。
即，本实施例的铝基板1在收容固定螺钉14的通孔20内具有贯通铝基板1的双凸缘衬套23。该双凸缘衬套23在铝基板1的上表面侧的一端以及下面侧的一端这两端上具有凸缘。上侧端的凸缘部分的上表面露出于铝基板1的上表面，该凸缘部分的外径大于与其相接的平垫圈15的外径。双凸缘衬套23也由以屈服强度比铝高的铜或铁为主要成分的材料构成，并且同绝缘衬底2一起通过熔融接合法与铝基板1一体形成。
铝基板1在收容固定螺钉14的通孔20具有屈服强度高的双凸缘衬套23，由此，由双凸缘衬套23吸收因拧紧固定螺钉14而通过平垫圈15施加到铝基板1的应力，抑制产生在铝基板1上的应力。
而且，双凸缘衬套23贯通铝基板1，即双凸缘衬套23的长度与铝基板1的厚度相同，因此，与实施例2同样地，由双凸缘衬套23有效吸收固定螺钉14紧固时的应力以及因热过程产生的应力。因此，与实施例1相比，进一步抑制了产生在铝基板1上的应力，由于，双凸缘衬套23贯通铝基板1，故下侧端与散热片13相接，而由于双凸缘衬套23在其下侧端也具有凸缘，因此，如若散热片13的屈服强度低的情况下，在该下侧端也可以防止损伤散热片13的表面。
而且，由于双凸缘衬套23在其下侧端也具有凸缘，因此，可以防止双凸缘衬套23从铝基板1脱落。
实施例4
图7是表示本发明实施例4的半导体装置中散热片的固定结构的示图。在本实施例中，替代实施例1的平衬套21，在其侧面采用设有凹凸的滚花衬套24。由于其他结构与实施例1相同，因此这里省略说明。在图7中，对于与图3所示部件相同的部件，赋予同一符号。
由于滚花衬套24在侧面具有凹凸，防止了该滚花衬套24从铝基板1脱落的情况。又，如图7所示，由于滚花衬套24与实施例2的凸缘衬套22同样地，在铝基板1的上表面侧的一端具有凸缘，因此，显然也可以发挥与实施例2相同的效果。
实施例5
在本实施例中，使得与铝基板1一体形成的凸缘的上表面的高度高于该铝基板1的上表面的高度。
图8是表示本发明实施例5的半导体装置中散热片的固定结构的示图。在图8中，表示使实施例2的凸缘衬套22的上表面高于其周围的铝基板1的上表面的示例。然而，本实施例并不仅限于该结构，例如，也可以使实施例1、3、4的铝基板1所具有各衬套(平衬套21、凸缘衬套22、双凸缘衬套23)的上表面高于铝基板1的上表面。
如实施例2中所示的示图5那样，要同样地形成铝基板1的上表面和凸缘衬套22的上表面的场合，采用熔融接合与凸缘衬套22一体形成铝基板1时，会存在因制造偏差使铝基板1的上表面形成得比凸缘衬套22的上表面高的忧虑。而且，若平垫圈15跑到比凸缘衬套22的上表面更高的铝基板1之上，就很难正常地将铝基板1固定到散热片13上。
因此，在本实施例中，如图8所示，将凸缘衬套22的上表面形成为仅高于其周围的铝基板1的上表面高度d。由此，能够避免平垫圈15跑到铝基板1之上的情况，并且能够将铝基板1可靠地固定到散热片13上。因此，能够防止因铝基板1和散热片13间的密合性不良导致的半导体装置散热性劣化。
实施例6
图9是表示本发明实施例6的半导体装置中收容固定螺钉的通孔的结构图。在该图中，对于与图3所示部件相同的部件，赋予相同的符号。
在本实施例中，将实施例2所示的凸缘衬套22如图9所示设置在铝基板1的拐角部。此时，在实施例2的结构中，在凸缘衬套22的衬套的侧面，铝基板1的形状变得非常尖锐，故使用者触摸该铝基板1时有弄伤手指的危险。因此，在本实施例中，如图9所示，在设有凸缘衬套22的铝基板1的拐角部，使凸缘衬套22的凸缘侧面的一部分局部为较薄以使其露出、即形成所谓的“减厚”部分30(以下记作“减厚部30”)。
通过在设有凸缘衬套22的铝基板1的拐角部设置减厚部30，防止了在凸缘衬套22的凸缘的侧面铝衬套1的形状变得尖锐。因此，能够提高使用者触及半导体装置时的安全性。
实施例7
图10和图11是表示本发明实施例7的半导体装置的结构的示图。图中，对图1～图3所示的部件，对于同样的部件采用同一符号。在本实施例中，半导体装置的俯视图也与实施例1所示的示图2相同，图10相当于沿其A-A线的剖视图，图11相当于沿其图B-B的剖视图。
本实施例的铝基板1在内部具有以铜或铁为主要成分的示图12所示的加强板25。如图10所示，加强板25位于铝基板1厚度的大致中央，并设置在铝基板1的大半部分区域。加强板25在与设置在铝基板1上的通孔20相对应的位置(在本实施例中为加强板25的四个角)上具有平衬套25a。即，如图11所示，在铝基板1的通孔20，设有作为加强板25一部分的平衬套25a。同绝缘衬底2一起利用熔融接合法与铝基板1一体形成加强板25。
铝基板1的材料采用高纯度的铝时，因其刚性低，故在熔融成形时，会有铝基板1翘起及变形的危险，然而，根据本实施例，由于在铝基板1的内部设有刚性较高的加强板25，因此，能够抑制该问题。
而且，由于作为加强板25一部分的平衬套25a与实施例1的平衬套21发挥相同作用，因此，由平衬套25a吸收因拧紧固定螺钉14而通过平垫圈15施加到铝基板1上的应力，抑制了产生在铝基板1上的应力。由此，能够抑制固定螺钉14的松动，以防止半导体装置散热性的劣化。
图13和图14是表示加强板25的结构示例的示图。例如，如图13所示，也可以在加强板24设置开口部25b。在这样的情况下，由于在开口部25b内也填充了铝基板1的一部分，因此，存在很难将铝基板1和加强板25剥离的优点。再者，在加强板25的材料采用铁的情况下，由于铁比铝热传导率低，因此会有散热性劣化的危险，然而，通过在加强板25设置开口部25b，减轻了该问题。
又，如图14所示，也可以弯折加强板25的外缘部并形成凸缘部25c。由于通过设置凸缘部25c增强了加强板25的强度，因此，能够进一步提高抑制铝基板1翘起及变形的效果。

Claims (10)

1.一种半导体装置，其特征在于，具备：
以铝为主要成分的基板；
形成在所述基板上的绝缘衬底；以及
安装在所述绝缘衬底上的半导体元件，
所述基板具备：可收容将该基板固定到预定的冷却装置用的螺钉的通孔；以及至少形成在基板表面、与该通孔对应设置、且以铜或铁为主要成分的衬套。
2.如权利要求1所述的半导体装置，其特征在于，
所述衬套露出于所述基板的上表面。
3.如权利要求2所述的半导体装置，其特征在于，
所述衬套的上表面的高度高于所述衬套周围的所述基板的上表面的高度。
4.如权利要求1～3中任一项权利要求所述的半导体装置，其特征在于，
所述衬套贯通该基板。
5.如权利要求4所述的半导体装置，其特征在于，
所述衬套在外表面的上端和下端中的至少上端具有凸缘。
6.如权利要求5所述的半导体装置，其特征在于，
所述衬套设置在所述基板的拐角部附近，
所述基板的所述拐角部形成使所述凸缘侧面的一部分露出的减厚部。
7.如权利要求1～3中任一项权利要求所述的半导体装置，其特征在于，
所述衬套在与基板接触的面上具有凹凸。
8.如权利要求1或2所述的半导体装置，其特征在于，
所述基板在内部具有以铜或铁为主要成分的加强板，
所述衬套属于所述加强板的一部分。
9.如权利要求8所述的半导体装置，其特征在于，
所述加强板至少具有一个开口。
10.如权利要求8所述的半导体装置，其特征在于，
所述加强板在外缘部具有凸缘。
CNB2005100859425A 2004-10-14 2005-07-11 半导体装置 Expired - Fee Related CN100405584C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004299525A JP2006114641A (ja) 2004-10-14 2004-10-14 半導体装置
JP299525/04 2004-10-14

Publications (2)

Publication Number Publication Date
CN1761052A CN1761052A (zh) 2006-04-19
CN100405584C true CN100405584C (zh) 2008-07-23

Family

ID=36382915

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100859425A Expired - Fee Related CN100405584C (zh) 2004-10-14 2005-07-11 半导体装置

Country Status (2)

Country Link
JP (1) JP2006114641A (zh)
CN (1) CN100405584C (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5669657B2 (ja) * 2011-04-11 2015-02-12 三菱電機株式会社 半導体装置
US10104812B2 (en) * 2011-09-01 2018-10-16 Infineon Technologies Ag Elastic mounting of power modules
JP2013207133A (ja) * 2012-03-29 2013-10-07 Dowa Metaltech Kk 金属−セラミックス接合基板およびその製造方法
JP6224960B2 (ja) * 2012-09-27 2017-11-01 Ｄｏｗａメタルテック株式会社 放熱板およびその製造方法
DE112013007390B4 (de) 2013-08-29 2020-06-25 Mitsubishi Electric Corporation Halbleitermodul, Halbleitervorrichtung und Fahrzeug
JP6192561B2 (ja) * 2014-02-17 2017-09-06 三菱電機株式会社 電力用半導体装置
JP2016086555A (ja) * 2014-10-27 2016-05-19 トヨタ自動車株式会社 電気機器
JP2018195717A (ja) * 2017-05-17 2018-12-06 富士電機株式会社 半導体モジュール、半導体モジュールのベース板および半導体装置の製造方法
JP7204886B2 (ja) * 2019-03-15 2023-01-16 三菱電機株式会社 半導体装置、及び冷却用部材付き半導体装置
EP4307359A1 (en) * 2022-07-15 2024-01-17 Infineon Technologies AG Power semiconductor module arrangement and method for producing the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61251156A (ja) * 1985-04-30 1986-11-08 Nippon Denso Co Ltd 半導体装置の製造方法
JPH0831967A (ja) * 1994-07-19 1996-02-02 Fuji Electric Co Ltd 半導体装置のパッケージ構造
JPH09246443A (ja) * 1996-03-06 1997-09-19 Sansha Electric Mfg Co Ltd 電力用半導体装置
JPH11354659A (ja) * 1998-06-11 1999-12-24 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP2002043486A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp 半導体装置
CN2482222Y (zh) * 2001-06-05 2002-03-13 深圳市中兴通讯股份有限公司上海第二研究所 散热铝基板用的夹具
JP2002076551A (ja) * 2000-09-04 2002-03-15 Dowa Mining Co Ltd 金属セラミックス回路基板及びその製造方法
JP2003197824A (ja) * 2001-12-25 2003-07-11 Toshiba Corp セラミックス回路基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61251156A (ja) * 1985-04-30 1986-11-08 Nippon Denso Co Ltd 半導体装置の製造方法
JPH0831967A (ja) * 1994-07-19 1996-02-02 Fuji Electric Co Ltd 半導体装置のパッケージ構造
JPH09246443A (ja) * 1996-03-06 1997-09-19 Sansha Electric Mfg Co Ltd 電力用半導体装置
JPH11354659A (ja) * 1998-06-11 1999-12-24 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP2002043486A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp 半導体装置
JP2002076551A (ja) * 2000-09-04 2002-03-15 Dowa Mining Co Ltd 金属セラミックス回路基板及びその製造方法
CN2482222Y (zh) * 2001-06-05 2002-03-13 深圳市中兴通讯股份有限公司上海第二研究所 散热铝基板用的夹具
JP2003197824A (ja) * 2001-12-25 2003-07-11 Toshiba Corp セラミックス回路基板

Also Published As

Publication number Publication date
JP2006114641A (ja) 2006-04-27
CN1761052A (zh) 2006-04-19

Similar Documents

Publication Publication Date Title
CN100405584C (zh) 半导体装置
JP4825259B2 (ja) 電力用半導体モジュール及びその製造方法
JP4658268B2 (ja) 電力用半導体モジュール
CN107112316B (zh) 半导体模块
JP2007311441A (ja) パワー半導体モジュール
JP5445344B2 (ja) 電力用半導体装置
JP2013219267A (ja) パワーモジュール
US20220020659A1 (en) Packaged chip and method for manufacturing packaged chip
JPH0455339B2 (zh)
WO2021248954A1 (zh) 一种功率半导体模块
JP2006066813A (ja) 半導体装置
JP2010186931A (ja) 電力用半導体装置
JP5101467B2 (ja) 電力用半導体モジュール
JPH0936186A (ja) パワー半導体モジュール及びその実装方法
JP2008205100A (ja) 電力半導体装置
JP2005311019A (ja) 半導体パワーモジュール
JP2010080931A (ja) 電子部品モジュールおよびその製造方法
JPH11214612A (ja) パワー半導体モジュール
JPH07161863A (ja) 半導体パッケージおよびモジュールとその製造方法
JPH04206554A (ja) 半導体装置
JP3052899B2 (ja) 半導体装置
JPH0677631A (ja) チップ部品のアルミ基板への実装方法
JP3583019B2 (ja) 放熱配線基板の接合構造
JPH1187575A (ja) 半導体装置
JP2019508908A (ja) はんだボールを備えたパッケージング構造、及びパッケージング構造を製造する方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080723

Termination date: 20100711