CN100388450C - 半导体器件的评估方法、制造方法及器件设计管理系统 - Google Patents

半导体器件的评估方法、制造方法及器件设计管理系统 Download PDF

Info

Publication number
CN100388450C
CN100388450C CNB2003101148332A CN200310114833A CN100388450C CN 100388450 C CN100388450 C CN 100388450C CN B2003101148332 A CNB2003101148332 A CN B2003101148332A CN 200310114833 A CN200310114833 A CN 200310114833A CN 100388450 C CN100388450 C CN 100388450C
Authority
CN
China
Prior art keywords
dopant
semiconductor device
density
dopant density
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101148332A
Other languages
English (en)
Other versions
CN1499601A (zh
Inventor
本田达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1499601A publication Critical patent/CN1499601A/zh
Application granted granted Critical
Publication of CN100388450C publication Critical patent/CN100388450C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供了一种以不同于采用霍耳测量或CV测量来获得载流子密度的方法的途径精确而简单地获得器件掺杂剂激活率的新方法，还提供了一种以适当阈值电压控制，亦即根据得到的激活率的剂量控制来执行的器件生产方法。本发明人发明了一种方法，其中，根据器件的阈值电压和平带电压而得到半导体膜中激活的掺杂剂密度(第一掺杂剂密度)，然后根据得到的激活的掺杂剂密度对用SIMS分析得到的掺入的掺杂剂密度(第二掺杂剂密度)的比率而得到掺杂剂激活率。本发明使得能够容易地获得器件的沟道形成区和杂质区中的掺杂剂激活率。

Description

半导体器件的评估方法、制造方法及器件设计管理系统
技术领域
本发明涉及到包含半导体器件的装置，确切地说是涉及到半导体膜中掺杂剂密度和掺杂剂激活率的评估方法，且提供了一种据以考虑这些情况的设计管理系统(生产管理系统)。而且，本发明提供了使计算机获得掺杂剂激活率和控制剂量的程序。
背景技术
在场效应晶体管(以下称为“FET”)、作为FET例子的薄膜晶体管(以下称为“TFT”)、以及其它半导体器件中，阈值电压是决定工作点的一个重要参数。阈值电压决定于诸如掺入的掺杂剂(杂质)的激活率(以下称为“掺杂剂激活率”)以及载流子浓度分布(以下称为“载流子密度”)之类的因素。
换言之，必须控制掺杂剂激活率以及载流子密度，以便半导体器件获得预定的特性。掺杂剂激活率由实际被激活的掺杂剂的数量对被掺入到半导体膜的掺杂剂的数量的比率来表示。载流子密度是在沟道形成区中实际流动的载流子的数量，依赖于外加电压的存在而变化。确切地说，当掺杂剂激活率为100％时，掺杂剂密度与载流子密度相等。
通常，用霍耳测量、CV测量(电容测量方法)、或SIMS分析来获得载流子密度。
作为上述载流子密度的测量方法的使用SIMS分析的例子，存在着下列方法：一次离子被发射到处于其表面被充电条件下的导电的掺有杂质的半导体膜的表面上；随后，随一次离子发射经过的时间，来测量从表面发射的具有特定能量的二次离子的强度；以及根据对应于二次离子强度的载流子浓度和对应于一次离子发射时间的半导体膜的腐蚀量，来获得半导体膜中沿深度方向的载流子浓度分布(参照日本专利公开No.H7-66258)。
然而，难以用霍耳测量方法来测量诸如TFT或SOI部件之类的样品。这是因为，当薄膜变薄时，膜的电阻率变大，霍耳电流因而变小，使得非常难以得到载流子密度。确切地说，在制作于玻璃衬底上的半导体器件的情况下，要求衬底接地的CV测量是毫无用处的。
而且，霍耳测量和CV测量要求不同于器件的测量特定TEG，于是要测量TEG的载流子密度。由于TEG是在不同于实际器件工艺的热历史的条件下产生的，故载流子密度和掺杂剂激活率有可能不同于器件中的。
而且，当半导体膜是非晶或多晶时，由于膜中的缺陷密度很高，就实际器件而言对载流子有贡献的掺杂剂密度(亦即被激活了的掺杂剂密度)对半导体膜的状态变化很大。
另一方面，即使从缺陷密度低的单晶晶片得到的载流子密度，也不是必须与实际器件的数值相同。这是因为，即使采用霍耳测量、CV测量、或SIMS分析得到了TEG的掺杂剂激活率，由于实际器件在完成之前通过几种热处理，故上述得到的掺杂剂激活率极有可能不同于器件半导体膜中的掺杂剂激活率。
而且，为了用霍耳测量或CV测量来获得高精度的载流子密度，必须测量最大可能电容(在CV测量的情况下)或最大可能霍耳电流(在霍耳测量的情况下)。因此，霍耳测量或CV测量的TEG比器件大得多。结果，得到的载流子密度是宽广范围内的平均值，且无法评估局部数值的弥散。
发明内容
为了解决此问题，本发明提供了一种精确而容易地获得器件的掺杂剂激活率的新方法。本发明提供了一种器件生产方法，此方法具有适当的阈值电压控制，亦即根据得到的激活率而控制剂量。
本发明还提供了一种设计管理系统(生产管理系统)，借助于将掺杂装置的掺杂量设定为适当的数值，来进行具有所需特性的器件的有效设计。
本发明还提供了一种程序，来在短时间内稳定地获得剂量而与执行人员的经验无关。
一个器件意味着由以FET为代表的具有一定功能(移位电阻器，驱动晶体管等)的多个半导体器件的集合。多个器件的集合构成了液晶显示装置、EL显示装置、或其它显示装置。
考虑到上述问题，本发明人发明了一种获得掺杂剂激活率的方法，其中，从器件的阈值电压和平带电压获得了半导体膜中被激活的掺杂剂的掺杂剂密度(第一掺杂剂密度)，然后从上述得到的被激活的掺杂剂的掺杂剂密度(第一掺杂剂密度)对用SIMS分析(二次离子质谱术)得到的掺入的掺杂剂密度的比率，得到了掺杂剂激活率。
能够用以获得掺入的掺杂剂密度的物理分析或化学分析，可被用来代替SIMS分析。例如，借助于剥离掺入了掺杂剂的膜并将其熔化在溶剂中，能够从质量比获得掺入的掺杂剂密度。
具体地说，在本发明中，从器件的Vg-Id(栅电压-漏电流)曲线得到阈值电压和平带电压。然后，用本发明的理论公式，并设定被激活的掺杂剂密度为变数，得到掺杂剂密度，使从Vg-Id曲线得到的阈值电压与平带电压之间的差别符合预定数值。这就是被激活的掺杂剂密度。接着，在本发明中，借助于用SIMS分析得到的掺入的掺杂剂密度除以被激活的掺杂剂密度，得到掺杂剂激活率。
利用器件Vg-Id特性中能带变平时的栅电压来确定平带电压。若栅电压从平带电压正向或负向增大，则带开始反转，电流开始流动。因此，平带电压能够被认为是Vg-Id曲线上关断电流与开通电流之间的拐点。
根据本发明，不仅能够得到半导体膜亦即沟道形成区的掺杂剂激活率，而且能够得到源区、漏区、LDD区等(以下总称为“杂质区”)的掺杂剂激活率。例如，能够如下得到LDD区的掺杂剂激活率。
首先，掺杂剂被注入到半导体膜中，这与注入到LDD区中是一样的。例如，在半导体膜上形成绝缘膜之后，掺杂剂被注入，然后用腐蚀方法清除半导体膜上的绝缘膜，再将半导体膜图形化成所需尺寸的器件，并在半导体膜上形成栅绝缘膜和栅电极，从而产生半导体器件。
然后，从产生的半导体器件的Vg-Id曲线得到阈值电压和平带电压，从而能够得到LDD区中的被激活掺杂剂密度。而且，若激活的掺杂剂密度配合SIMS分析数据，则能够得到源区或漏区中的掺杂剂激活率。
同样，从本发明的理论公式得到的掺杂剂激活率和其它数据可被存入数据库。借助于对掺杂剂激活率和其它数据与沟道形成区或构成器件的半导体器件杂质区中的阈值电压和平带电压进行比较，能够得到有关掺入的掺杂剂密度的信息。反之，从掺入的掺杂剂密度和掺杂剂激活率，能够估计阈值电压和平带电压。借助于使掺杂剂激活率和其它数据如此存入数据库，与其中从多个样品设定预定剂量的已知方法相比，能够更迅速地设定剂量。
利用根据本发明的上述评估方法，能够容易地得到器件沟道形成区和杂质区中的掺杂剂激活率。换言之，根据本发明，有可能不测量TEG而测量作为器件的半导体器件。同样，在器件中，由于能够获得小到几微米的区域中的掺杂剂激活率，故能够检查局部数值的分散。而且，根据本发明的测量方法使得能够在具有薄膜的器件上进行评估。
而且，根据本发明，能够获得根据得到的掺杂剂激活率而确定适当的掺杂量(剂量)的器件设计管理系统。例如，能够得到使掺杂剂激活率最大化的掺杂剂密度，然后能够将剂量反馈到掺杂装置。而且，当维修或启动掺杂装置时，此掺杂剂激活率能够被用来进行剂量的精细调节。
根据评估的目的，可以使用此掺杂剂激活率或被激活的掺杂剂密度。例如，掺杂剂激活率能够被用来评估半导体膜的结晶状态，而激活的掺杂剂密度能够被用来获得剂量。但由于单纯设定剂量有可能时间是不被考虑到的，故最好采用有效掺杂的掺杂剂激活率。
与利用已知的掺杂装置生产的器件相比，根据本发明借助于将剂量控制到适当数值而制作的器件具有更高的电学特性。确切地说，利用根据本发明的器件设计管理系统，能够提供阈值电压分散更小的器件。换言之，本发明使得能够制造具有大规模生产效率的产品。
而且，能够减小同一个衬底中各个半导体器件之间阈值电压的分散。虽然若激活率低，阈值电压对阈值电压分散因素(热处理等)的影响敏感，但借助于将掺杂剂激活率控制成高到一定程度，能够减小阈值电压分散因素的影响，从而减小上述阈值电压的分散。
而且，本发明的方法能够被用作系统或程序。此程序能够被记录在诸如硬盘、CD-ROM、光记录器件、或磁性储存器件之类的计算机可读的记录媒质中。
此处的半导体器件包括以TFT和FET为代表的场效应型晶体管以及诸如双极晶体管之类的结型晶体管。结型晶体管要求场效应型晶体管用来测量。
如上所述，本发明提供了用来改善半导体器件电学特性稳定性和可靠性的精确而简单的评估方法。本发明还提供了可靠的配备有根据本发明的器件的液晶显示装置、EL显示装置、以及其它显示装置。
本发明提供了一种半导体器件的评估方法，它包含：测量半导体器件栅电压的漏电流特性；从半导体器件栅电压的漏电流特性得到阈值电压和平带电压；从阈值电压和平带电压得到激活的掺杂剂密度；利用二次离子质谱术分析得到半导体器件中掺入的掺杂剂密度，以及从激活的掺杂剂密度和掺入的掺杂剂密度得到掺杂剂激活率。
本发明还提供了一种器件设计管理系统，它包含：用来测量构成器件的半导体器件的栅电压的漏电流特性、并根据半导体器件的栅电压的漏电流特性得到阈值电压和平带电压的装置；计算机，它具有用来从所述阈值电压和平带电压计算激活的掺杂剂密度的装置；以及用来通过二次离子质谱术分析测量半导体器件中掺入的掺杂剂密度的装置，其中，计算机具有从激活的掺杂剂密度和掺入的掺杂剂密度计算掺杂剂激活率以及从掺杂剂激活率确定剂量的功能。
根据本发明的另一种器件设计管理系统，它包含：用来测量构成器件的半导体器件的栅电压的漏电流特性，且获得阈值电压和平带电压的装置；以及计算机，它具有用来通过比较阈值电压和平带电压计算激活的掺杂剂密度以及计算累积的掺杂剂激活率的装置，其中，计算机具有从累积的掺杂剂激活率和激活的掺杂剂密度确定剂量的功能。
根据本发明的又一种器件设计管理系统，它包含：用来通过二次离子质谱术分析测量构成器件的半导体器件中掺入的掺杂剂密度的装置；以及计算机，它具有用来通过比较掺入的掺杂剂密度和累积的掺杂剂激活率计算阈值电压和平带电压的装置，其中，计算机具有从累积的掺杂剂激活率以及阈值电压和平带电压确定剂量的功能。
本发明还提供了一种半导体器件的生产方法，它包含：在绝缘表面上形成半导体膜；对半导体膜进行晶化；将掺杂剂以一定剂量掺入到晶化了的半导体膜，其中，根据累积的半导体膜的沟道形成区中掺杂剂的掺杂剂激活率来确定掺杂剂的剂量；以及激活半导体膜中掺入的掺杂剂。
根据本发明的另一种半导体器件的生产方法，它包含：在绝缘表面上形成半导体膜；对半导体膜进行晶化；将掺杂剂以一定剂量掺入到晶化了的半导体膜，以便形成源区和漏区，其中，根据累积的掺杂剂的掺杂剂激活率来确定掺杂剂的剂量；以及激活半导体膜中掺入的掺杂剂。
本发明还提供了一种半导体器件的剂量控制装置，它包含：用来输入半导体器件的阈值电压和平带电压和其中掺入的掺杂剂密度的装置；计算装置，用来从阈值电压和平带电压计算激活的掺杂剂密度，以及从激活的掺杂剂密度和掺入的掺杂剂密度计算掺杂剂激活率；设定装置，用来根据从计算装置得到的掺杂剂激活率而设定预定剂量；以及用来输出由设定装置设定的剂量的装置。
根据本发明的另一种半导体器件的剂量控制装置，它包含：用来输入半导体器件的生产条件或包括半导体器件的器件的设计条件的装置；计算装置，用来从待要测量的半导体器件的阈值电压和平带电压计算激活的掺杂剂密度，以及从激活的掺杂剂密度和掺入的掺杂剂密度计算掺杂剂激活率；存储装置，用来记录由计算装置对多个具有不同生产条件的半导体器件得到的掺杂剂激活率；判定装置，用来从存储装置选择预定半导体器件的掺杂剂激活率；设定装置，用来根据从判定装置选择的掺杂剂激活率而设定剂量；以及用来输出由设定装置设定的剂量的装置。
根据本发明，当半导体器件是部分耗尽的FET时，计算装置根据下列公式得到激活的掺杂剂密度：
Vth-Vfb＝(e×ni/Cox)(Nd/ni)×[(4εO×εSi×kT)/(e2×(Nd/ni)×ni)×ln(Nd/ni)]1/2+(2kT/e)×ln(Nd/ni)
其中，Vth是阈值电压，Vfb是平带电压，e是电子电荷，ni是本征载流子密度，Cox是半导体器件绝缘膜电容，Nd是激活的掺杂剂密度，εO是真空介电常数，εSi是半导体介电常数，k是波尔兹曼常数，T是绝对温度，并且
当半导体器件是完全耗尽的FET时，计算装置根据下列公式得到激活的掺杂剂密度：
Vth-Vfb＝(e×(Nd/ni)×ni×tSi)/Cox+(2kT/e)×ln(Nd/ni)
其中，Vth是阈值电压，Vfb是平带电压，e是电子电荷，ni是本征载流子密度，tSi是有源层厚度，Cox是半导体器件绝缘膜电容，Nd是激活的掺杂剂密度，k是波尔兹曼常数，T是绝对温度。
附图说明
图1A-1B示出了根据本发明的设计管理系统的例子；
图2A-2B示出了根据本发明的设计管理系统的另一个例子；
图3A-3B示出了根据本发明的计算机系统的例子；
图4A-4B示出了根据本发明的测量样品；
图5示出了根据本发明的实验结果；
图6示出了根据本发明的另一个实验结果；
图7示出了根据本发明的另一个实验结果；
图8示出了根据本发明的另一个实验结果；
图9示出了根据本发明的另一个实验结果；
图10示出了根据本发明的另一个实验结果；
图11示出了根据本发明的另一个实验结果；而
图12是根据本发明的软件操作程序的流程图。
具体实施方式
实施方案模式1
在本实施方案模式中，将首先以激活层厚度比较大的情况下可能的局部耗尽FET的例子来描述根据本发明的理论公式。局部耗尽意味着即使在强反转条件下，激活层也仅仅局部耗尽的状态。
Vth和Vfb分别表示FET的阈值电压和平带电压。而且，Cox表示FET绝缘膜的电容，而Q表示积累在耗尽层中的电荷。且Vs表示表面势。于是，下列公式成立：
Vg-Vfb＝Q/Cox+Vs    (1)
此处，Vg表示施加到FET栅电极的电压。从这一公式，若Vg＝Vth，则下式成立：
Vth＝Vfb+Q/Cox+Vs                       (2)
Q＝e×Nd×Wmax                          (3)
Vs＝(e×Nd×Wmax2)/(2εO×εSi)＝2Vf    (4)
Nd表示激活的掺杂剂密度，而e表示电子电荷。Wmax表示耗尽层的宽度。电位Vf由离开绝缘膜边界表面的本体区域中的费米能级Ef与本征(true)费米能级Ei之间的差值给定，且由公式(5)表示。
Vf＝(Ef-Ei)/e    (5)
而且，由ni表示本征载流子密度，下列公式成立：
Nd＝ni×exp((Ef-Ei)/kT)    (6)
从公式(4)、(5)、(6)，得到下列公式：
Vs＝(2kT/e)×ln(Nd/ni)＝(e×Nd×Wmax2)/(2εO×εSi)    (7)
半导体的真空介电常数和相对介电常数分别由εO和εSi表示。从公式(7)，Wmax由下式表示：
Wmax＝[(4εO×εSi×kT)/(e2×Nd)×ln(Nd/ni)]1/2    (8)
从公式(2)、(3)、(7)、(8)，得到下列公式：
Vth-Vfb＝(e×Nd/Cox)×[(4εO×εSi×kT)/(e2×Nd)×ln(Nd/ni)]1/2+(2kT/e)×ln(Nd/ni)    (9)
从公式(9)，可以理解，若数值被给予Vth和Vfb，则能够得到激活的掺杂剂密度Nd。但公式(9)无法解析求解，必须数值求解。由于Nd和ni是指数表示的大数，故若将公式修正成下列公式，以数值计算来降低变量的因次，则更容易计算。
Vth-Vfb＝(e×ni/Cox)(Nd/ni)×[(4εO×εSi×kT)/(e2×(Nd/ni)×ni)×ln(Nd/ni)]1/2+(2kT/e)×ln(Nd/ni)    (10)
  在实际计算中，Nd/ni被设定为变量，使公式(10)左侧和右侧数值相等而得到Nd/ni。
接着，将描述在激活层膜厚度小的情况下成立的根据本发明的完全耗尽FET的理论公式。在完全耗尽的类型中，反转条件下的耗尽层宽度等于激活层的厚度。用tSi表示激活层的厚度，在完全耗尽FET的情况下，下列公式成立：
Vth-Vfb＝(e×Nd×tSi)/Cox+2Vf＝(e×(Nd/ni)×ni×tSi)/Cox+(2kT/e)×ln(Nd/ni)    (11)
在上述情况下，必须根据激活层的膜厚度采用不同的计算公式。用下列公式几乎能够确定FET是局部耗尽型还是完全耗尽型，亦即，若tSi＞[(4εO×εSi×Vf)/(e×Nd)]1/2成立，则能够确定FET是局部耗尽型，而若tSi＜[(4εO×εSi×Vf)/(e×Nd)]1/2成立，则能够确定FET是完全耗尽型。
如上所述，从半导体器件的阈值电压与平带电压之间的差值，能够得到激活的掺杂剂密度(Nd)，且从激活的掺杂剂密度和掺入的掺杂剂密度，能够得到掺杂剂激活率。为了得到实际半导体上的激活的掺杂剂密度，某些情况下要在上述公式中考虑修正项。
计算所需的阈值电压Vth可以从FET的Vg-Id曲线得到。用下列公式根据沟道逐渐近似法给出饱和区中的漏电流：
Id＝(W/2L)×Cox×uFE×(Vg-Vth)2    (12)
W和L分别表示沟道形成区的宽度和长度。Cox和uFE分别表示绝缘膜的电容和电场效应运动的程度。从公式(12)可以理解，若公式(12)二侧平方，则Id和Vg的平方处于线性关系。此直线与X轴的交点给出了阈值电压Vth。
上述公式以及从器件电学特性(Vg-Id曲线)得到的阈值电压(Vth)和平带电压(Vfb)，确定了掺杂剂密度(Nd)。从这一掺杂剂密度(Nd)和由SIMS分析得到的掺杂剂密度(Nc)，能够容易地得到掺杂剂激活率(Nd/Nc)。
同样，可以将根据本发明得到的掺杂剂激活率，其加热条件和掺杂条件组成数据库，以便得到其阈值电压和平带电压已经得到了的测量样品的掺杂剂密度(Nc)。
而且，对于其掺杂剂密度(Nc)已经得到了的测量样品，在各个测量样品的加热条件和掺杂条件相同的条件下，能够得到根据被测量样品产生的FET的阈值电压和平带电压。
虽然在本实施方案中已经用FET描述了例子，但本发明能够被应用于任何器件，例如被应用于根据本发明的理论公式对其成立的TFT。
实施方案模式2
在本实施方案模式中，参照图1A和1B来描述一种设计管理系统，此设计管理系统将如实施方案1中那样得到的掺杂剂激活率反馈到器件生产工艺。
图1A和1B分别是设计管理系统的结构图及其流程图。
首先，生产半导体器件，然后，用Vg-Id特性测量仪102和SIMS分析装置103，对作为测量样品101的这一器件进行测量。然后，从Vg-Id特性得到的阈值电压(Vth)和平带电压(Vfb)被输入到计算机105，并根据本发明的理论公式计算掺杂剂密度(Nd)。而且，从由SIMS分析得到的掺杂剂密度(Nc)以及由理论公式得到的掺杂剂密度(Nd)，用计算机105来计算掺杂剂激活率。
接着，根据得到的掺杂剂激活率，来确定其中考虑了阈值电压的最佳剂量(例如具有最高激活率的剂量)，并对掺杂装置106进行控制，使剂量成为所确定的数值。换言之，掺杂剂激活率被反馈到掺杂装置的剂量。
而且，可以在计算机105与掺杂装置106之间提供器件模拟器。对于电路所需的器件尺寸的计算，器件模拟器要求输入沟道形成区、源区、或漏区中的掺杂剂密度(Nd)。此掺杂剂密度(Nd)能够从阈值电压和平带电压得到。用来改善器件可靠性所需的LDD区中的掺杂剂密度，用器件模拟器来计算，将掺杂剂密度设定到所需数值的剂量，由计算机从数据库检索，且得到的剂量被传输到掺杂装置，从而使得有可能有效地生产可靠的器件。
利用沟道形成区或杂质区中的掺杂剂激活率，能够实现本实施方案模式中的设计管理系统。
如上所述，借助于从掺杂剂激活率确定剂量，有可能有效地生产被控制为最佳阈值电压的器件。
实施方案模式3
在本实施方案模式中，参照图2A和2B来描述将掺杂剂激活率累积成数据库情况下的不同于实施方案模式2的设计管理系统。
图2A是此设计管理系统的结构图，而图2B是此设计管理系统的流程图。根据对测量样品已经进行了Vg-Id特性测量和SIMS分析中的哪一个，本实施方案模式能够被分成二种方法(i)和(ii)。
首先来描述方法(i)。首先，用Vg-Id特性测量仪202，在包含半导体器件的测量样品A 201上进行测量。然后，从得到的阈值电压和得到的平带电压，计算机205计算掺杂剂密度(Nd)。而且，用计算机205计算累积的掺杂剂激活率和掺杂剂密度(Nd)。结果就得到测量样品A 201的掺杂剂密度(Nc)。
然后，根据得到的掺杂剂密度(Nc)和掺杂剂激活率，来控制掺杂装置的剂量。换言之，掺杂剂密度(Nc)被反馈到掺杂装置的剂量。
方法(ii)是用于用SIMS分析装置203在包含半导体器件的测量样品B 211上进行测量的情况的。用计算机205对由SIMS分析得到的掺杂剂密度(Nc)和累积的掺杂剂激活率进行比较。结果就得到测量样品B 211的掺杂剂密度(Nd)和阈值电压或平带电压。
然后，根据得到的掺杂剂密度(Nd)和掺杂剂激活率，来控制掺杂装置的剂量。换言之，阈值电压和平带电压被反馈到掺杂装置的剂量。
如同在实施方案模式1中那样，可以在计算机205与掺杂装置206之间提供器件模拟器。
如上所述，对于多个半导体器件，能够将阈值电压、平带电压、掺杂剂密度(Nd和Nc)、以及掺杂剂激活率组成数据库。结果，借助于在半导体器件上执行Vg-Id特性测量或SIMS分析，能够确定最佳的剂量。
实施方案模式4
在本实施方案模式中，参照图3A和3B来描述用来控制剂量的计算机系统。
包括个人计算机、工作站、以及主机计算机的各种类型的计算机，可以被用作上述计算机系统的计算机。此计算机配备有装配诸如中央处理器(CPU)、主存储单元(RAM)、协同处理器、图象加速器、计算机辅助设计系统(cash)硬件存储器、输入-输出控制装置(I/O)之类的在普通计算机上的硬件装置。而且，也可以提供诸如硬盘装置之类的外部存储装置以及诸如英特网之类的通信装置。
图3A示出了包含终端301、掺杂装置302、计算机311、以及测量装置321的计算机系统的构造图。
终端301包含用来输入半导体器件生产条件和器件设计条件等的装置。个人数字助理(PDA)和计算机等能够被用作终端301。终端301和掺杂装置302被提供在生产器件的处所(例如洁净工作室)。
计算机311包含用来根据从测量装置321输入的阈值电压(Vth)、平带电压(Vfb)、以及掺杂剂密度(Nc)而计算剂量的装置(计算装置312)以及用来将从计算装置得到的剂量设定到掺杂装置的装置(设定装置315)。计算机311包含输出装置，此输出装置使剂量能够以打印或显示的方法输出。
计算机311还可以包含存储装置313，用来记录从计算装置312得到的各个阈值电压(Vth)、平带电压(Vfb)、掺杂剂密度(Nc)、半导体器件的生产条件、器件的设计条件等。
而且，计算机311可以包含判定装置314，用以根据半导体器件的生产条件和器件的设计条件等来从存储装置313选择适当的剂量。更优选的是将对各个掺杂装置唯一的条件存储在存储装置313中，使最佳的剂量能够被判定装置314选择。
计算机311可以被安装在生产器件的处所或不同的处所。在计算机311被安装在不同处所的情况下，是为终端301处的输入的各个条件，可以通过网络被输入到判定装置314。
测量装置321对是为器件电特性的Vg-Id特性进行测量，从而得到阈值电压(Vth)和平带电压(Vfb)。而且，进行SIMS分析测量，以便得到器件的掺杂剂密度(Nc)。测量装置321可以被安装在生产器件的处所或不同的处所。在测量装置321安装在不同处所的情况下，测量装置的各个结果可以通过网络被输入到计算装置312。测量装置321和计算机311可以被安装在同一个处所。
接着，用图3B来描述系统的二种方法。通过方法(i)，信息流入到掺杂装置中，而通过方法(ii)，被判定装置314从存储装置313选择的信息流入到掺杂装置中。
关于方法(i)，从输入到计算装置312的器件阈值电压(Vth)和平带电压(Vfb)得到掺杂剂密度(Nd)。根据掺杂剂密度(Nc)计算掺杂剂激活率。而且，根据掺杂剂激活率计算剂量。然后，用设定装置315来设定剂量，此剂量被输出到掺杂装置。
关于方法(ii)，从储存在存储装置313中的数据库，由判定装置314选择符合半导体器件生产条件和器件设计条件的掺杂剂激活率，并确定掺杂剂密度(Nc)。
而且，用来得到预定掺杂剂密度的剂量有时随各个掺杂装置而变化。在此情况下，参照被储存在存储装置313中的对各个掺杂装置唯一的条件，从而确定用来得到上述判定的掺杂剂密度的最佳剂量，并输出到掺杂装置。
接着，参照图12来描述剂量控制程序即上面用图3B中(ii)所述的方法的路由流的例子。
首先，输入从被测量半导体器件的电学特性得到的Vth和Vfb，以便从根据本发明的理论公式计算掺杂剂密度(Nd)。还输入器件的设计条件(待要制作的部分和半导体器件的构造等)以及半导体器件的生产条件(半导体膜的激活条件等)。然后，考虑半导体器件的掺杂剂密度(Nd)和生产条件，计算器件设计条件的最佳掺杂剂激活率。此时，参照储存在数据库中的器件设计条件、半导体器件生产条件、以及掺杂剂激活率条件，从而得到最佳掺杂剂激活率。
接着，根据掺杂剂激活率，计算掺入的掺杂剂密度(Nc)。掺杂装置必须足够稳定，以便能够掺入一定的剂量，并可以将使得各个掺杂装置能够掺入预定剂量的各个条件组成数据库。亦即，参照其中储存了各个掺杂装置的条件的数据库，从而确定用来得到预定掺杂剂密度的剂量。
得到的剂量的结果被显示。然后可以将此剂量输出到掺杂装置，打印出来，或以其它方式输出。而且，将包括得到的剂量的数据保存和储存在数据库中。
如上所述，利用控制剂量的计算机系统，能够有效地确定剂量。而且，在短时间内以恒定的结果得到剂量，与执行人员的经验无关。
实施方案1
在本实施方案中，将描述获得器件沟道形成区中的掺杂剂激活率的结果。硼(B)被用作掺杂剂。
首先，参照图4A和4B来描述测量样品的剖面(A)和SIMS分析样品的剖面(B)。
如图4A中(i)所示，半导体膜401被形成在绝缘衬底400上。半导体膜401被激光晶化、热晶化、或用其中加有促进晶化的金属元素的晶化方法晶化。在本实施方案中，半导体膜被热晶化。
如图4A中(ii)所示，硼被掺入到晶化的半导体膜401中。此时，在6种条件下设定剂量，以便形成表1所示的测量样品1-6。
表1
  样品号   硼的剂量(/cm<sup>2</sup>)
  1   3.1×10<sup>13</sup>
  2   5×10<sup>13</sup>
  3   8×10<sup>13</sup>
  4   1.3×10<sup>14</sup>
  5   2×10<sup>14</sup>
  6   3.2×10<sup>14</sup>
对于S IMS样品，在半导体膜晶化之后，在1×1013/cm2，30kV，5W，没有被图形化的条件下掺入硼。从而完成SIMS样品。
接着，如图4A中(iii)所示，仅仅测量样品的半导体膜被图形化成所需的形状，且尺寸被设定为L/W＝8/8微米。然后，借助于形成绝缘膜402而覆盖测量样品和SIMS样品的半导体膜。
而且，如图4A中(iv)所示，借助于层叠第一导电膜403和第二导电膜404而形成栅电极。然后，以栅电极作为掩模，掺入磷(P)，形成源和漏区405、第一低浓度杂质区406、以及与栅电极重叠的第二低浓度杂质区407，从而完成n沟道TFT。
器件的各个样品1-6和SIMS样品，可以被制作在同一个衬底或不同的衬底上。在SIMS样品制作在不同衬底上的情况下，可以采用硅晶片。若掺杂装置是稳定的，则可以产生进行SIMS分析的SIMS样品的衬底。换言之，若各个衬底或各个批次的注入条件(GI膜厚度，注入能量等)不变化，则没有必要对各个衬底或批次进行SIMS分析。
而且，进行测量样品1-6的Vg-Id特性测量。结果被示于图9中。从图9得到测量样品1-6的阈值电压Vth(V)和平带电压。结果示于表2中。
表2
  样品号   Vth(V)   Vfb(V)
  1   1.59   -0.676
  2   1.74   -0.643
  3   2.6   -0.162
  4   4.26   0.36
  5   7.35   0.545
  6   8.62   0.714
从得到的结果，图5示出了硼剂量与阈值电压之间的关系。从图5可以理解，随着硼剂量增大，阈值电压上升。但图5示出了硼剂量与阈值电压之间的关系，但没有示出激活的硼与阈值电压之间的关系。
接着，图6示出了SIMS样品中硼深度分布的SIMS分析结果。在本实施方案中，其上形成有1微米绝缘膜的硅晶片被用作SIMS样品，其中的硅晶片是不同于测量样品的衬底。由于SIMS样品的半导体膜(硅膜)的膜厚度为50nm，故能够估计硼密度约为每立方厘米4×1018。同样，可以假设从SIMS得到的剂量和硼浓度彼此线性比例。因此，从图6中的结果能够简单地估计每平方厘米1×1013剂量之外的硼浓度。例如，当以每平方厘米5.0×1013的掺杂量掺杂时，存在于半导体膜中的硼浓度被计算为每立方厘米(5.0×1013/1.0×1013)×4×1018。
而且，表3示出了使从Vg-Id曲线得到的阈值电压和平带电压被提供给理论公式得到的掺杂剂密度Nd的结果，从SIMS分析得到的掺杂剂密度Nc，以及掺杂剂激活率(Nd/Nc)。
表3
  样品号   Nd[yfth](/cm<sup>3</sup>)   Nc[SIMS](/cm<sup>3</sup>)   激活率(％)
  1   9.76×10<sup>15</sup>   1.24×10<sup>19</sup>   0.0787
  2   1.11×10<sup>16</sup>   2.00×10<sup>19</sup>   0.0555
  3   1.60×10<sup>16</sup>   3.20×10<sup>19</sup>   0.05
  4   3.61×10<sup>16</sup>   5.20×10<sup>19</sup>   0.0694
  5   1.22×10<sup>17</sup>   8.00×10<sup>19</sup>   0.153
  6   1.67×10<sup>17</sup>   1.28×10<sup>20</sup>   0.13
根据表3，图7示出了剂量与激活的掺杂剂密度(Nd)之间的关系。从图7可以理解，剂量与激活的掺杂剂密度之间的关系不是线性的。这表明掺杂剂激活率随剂量而变化。
而且，图8示出了剂量与掺杂剂激活率之间的关系。从图8可以理解，剂量与掺杂剂激活率不成线性比例。而且，可以看到剂量增大的区域的激活率下降。
通常，膜中的缺陷密度比率越高，激活率就越低。因此可以理解，由于某些区域中缺陷密度对剂量的比率变高，故激活率降低。若剂量进一步增大，则可以理解，因为高掺入的掺杂剂密度的作用大于缺陷密度的作用，故激活率增大。
以这种方式，掺杂剂激活率与半导体膜中的缺陷密度之间的相对比较是可能的。
如上所述，由于剂量与掺杂剂激活率之间不存在特定的关系，故必须获得剂量或工艺各种变化的掺杂剂激活率，并控制阈值电压。如在实施方案模式中所述的那样，也有可能从掺杂剂激活率得到阈值电压和平带电压，并从SIMS分析得到掺入的杂质量。
本发明能够被应用于例如单个漏结构、Gold结构、LDD结构、二重(Dual)栅结构、以及双栅(Double)结构的任何结构的FET。
诸如热氧化膜、TEOS膜、SiON膜、氮化物膜之类的单层膜、或它们组合的多层膜，能够被用作栅绝缘膜。多晶硅、钨、铝、钛、钽之类的单层膜、或它们组合的多层膜，能够被用作栅电极。
半导体晶片、玻璃、或石英，能够被用作形成半导体膜的衬底。任何单晶、多晶、以及非晶，都能够被应用于半导体膜。诸如Si或Ge之类的元素，或诸如GaAs、InP、SiC、ZnSe、或GaN之类的化合物半导体，能够被应用于半导体膜材料。而且，诸如SiGe或AlxGaAs1-x之类的混晶半导体，也能够被应用。
而且，本发明能够被应用于用作n型或p型施主(磷，砷，锑)或n型或p型受主(硼，Sn，Al等)的任何掺杂剂。虽然在本实施方案中，用n沟道TFT得到了是为p型掺杂剂的硼的激活率，但也可以用p沟道TFT得到n型掺杂剂的激活率。例如，若用作施主的n型掺杂剂被注入到有源层中，并从p型TFT的Vg-Id曲线得到阈值电压和平带电压，则也能够得到n型掺杂剂的激活率。
实施方案2
在本实施方案中，对于测量样品1-5，示出了阈值电压(Vth)、平带电压(Vfb)、以及从根据本发明的理论公式得到的掺杂剂密度(Nd)的平面内分布的测量结果。
平面内分布是同一个衬底内阈值电压(Vth)、平带电压(Vfb)、以及掺杂剂密度(Nd)的分散的一种测量。首先，参考号(1，1)，(1，2)，...被赋予制作在同一个衬底上的测量样品。得到各个参考号的测量样品的分散。图10示出了测量样品1的结果，而图11示出了测量样品5的结果。X轴和Y轴表示赋予测量样品的参考号((0，0)-(9，9))，且提供的测量样品数目为10×10。
如上所述，根据本发明，即使衬底中局部数值的分散也能够被评估，这在已知方法中是不可能的。
利用根据本发明的半导体器件的新的评估方法，能够容易地得到器件的掺杂剂激活率。本发明提供了一种以适当阈值电压控制，亦即根据得到的掺杂剂激活率的剂量控制而执行的器件生产方法。
而且，本发明提供了一种器件的设计管理系统，用以借助于将掺杂装置的掺杂量设定到适当的数值而有效地设计具有所需特性的器件。
本发明还提供了一种程序即计算机可读的媒质，利用此程序，能够在短时间内得到某些结果的剂量，与执行人员的经验无关。

Claims (10)

1.一种半导体器件的评估方法，它包含：
测量半导体器件栅电压的漏电流特性；
从半导体器件栅电压的漏电流特性得到阈值电压和平带电压；
从阈值电压和平带电压得到激活的掺杂剂密度；
利用二次离子质谱术分析得到半导体器件中掺入的掺杂剂密度，以及
从激活的掺杂剂密度和掺入的掺杂剂密度得到掺杂剂激活率，
其中当半导体器件是部分耗尽的FET时，计算装置根据下列公式得到激活的掺杂剂密度：
Vth-Vfb＝(e×ni/Cox)(Nd/ni)×[(4ε0×εSi×kT)/(e2×(Nd/ni)×ni)×ln(Nd/ni)]1/2+(2kT/e)×ln(Nd/ni)
其中，Vth是阈值电压，Vfb是平带电压，e是电子电荷，ni是本征载流子密度，Cox是半导体器件绝缘膜电容，Nd是激活的掺杂剂密度，ε0是真空介电常数，εSi是半导体介电常数，k是波尔兹曼常数，T是绝对温度，并且
其中当半导体器件是完全耗尽的FET时，计算装置根据下列公式得到激活的掺杂剂密度：
Vth-Vfb＝(e×(Nd/ni)×ni×tSi)/Cox+(2kT/e)×ln(Nd/ni)
其中，Vth是阈值电压，Vfb是平带电压，e是电子电荷，ni是本征载流子密度，tSi是有源层厚度，Cox是半导体器件绝缘膜电容，Nd是激活的掺杂剂密度，k是波尔兹曼常数，T是绝对温度。
2.根据权利要求1的半导体器件的评估方法，其中，得到半导体器件沟道形成区中的激活的掺杂剂密度和掺入的掺杂剂密度。
3.根据权利要求1的半导体器件的评估方法，其中，得到半导体器件杂质区中的激活的掺杂剂密度和掺入的掺杂剂密度。
4.一种器件设计管理系统，它包含：
用来测量构成器件的半导体器件的栅电压的漏电流特性、并根据半导体器件的栅电压的漏电流特性得到阈值电压和平带电压的装置；
计算机，它具有用来从所述阈值电压和平带电压计算激活的掺杂剂密度的装置；以及
用来通过二次离子质谱术分析测量半导体器件中掺入的掺杂剂密度的装置，
其中，计算机具有从激活的掺杂剂密度和掺入的掺杂剂密度计算掺杂剂激活率以及从掺杂剂激活率确定剂量的功能，
其中当半导体器件是部分耗尽的FET时，计算装置根据下列公式得到激活的掺杂剂密度：
Vth-Vfb＝(e×ni/Cox)(Nd/ni)×[(4ε0×εSi×kT)/(e2×(Nd/ni)×ni)×ln(Nd/ni)]1/2+(2kT/e)×ln(Nd/ni)
其中，Vth是阈值电压，Vfb是平带电压，e是电子电荷，ni是本征载流子密度，Cox是半导体器件绝缘膜电容，Nd是激活的掺杂剂密度，ε0是真空介电常数，εSi是半导体介电常数，k是波尔兹曼常数，T是绝对温度，并且
其中当半导体器件是完全耗尽的FET时，计算装置根据下列公式得到激活的掺杂剂密度：
Vth-Vfb＝(e×(Nd/ni)×ni×tSi)/Cox+(2kT/e)×ln(Nd/ni)
其中，Vth是阈值电压，Vfb是平带电压，e是电子电荷，ni是本征载流子密度，tSi是有源层厚度，Cox是半导体器件绝缘膜电容，Nd是激活的掺杂剂密度，k是波尔兹曼常数，T是绝对温度。
5.一种器件设计管理系统，它包含：
用来测量构成器件的半导体器件的栅电压的漏电流特性，且获得阈值电压和平带电压的装置；以及
计算机，它具有用来通过比较阈值电压和平带电压计算激活的掺杂剂密度以及计算累积的掺杂剂激活率的装置，
其中，计算机具有从累积的掺杂剂激活率和激活的掺杂剂密度确定剂量的功能，
其中当半导体器件是部分耗尽的FET时，计算装置根据下列公式得到激活的掺杂剂密度：
Vth-Vfb＝(e×ni/Cox)(Nd/ni)×[(4ε0×εSi×kT)/(e2×(Nd/ni)×ni)×ln(Nd/ni)]1/2+(2kT/e)×ln(Nd/ni)
其中，Vth是阈值电压，Vfb是平带电压，e是电子电荷，ni是本征载流子密度，Cox是半导体器件绝缘膜电容，Nd是激活的掺杂剂密度，ε0是真空介电常数，εSi是半导体介电常数，k是波尔兹曼常数，T是绝对温度，并且
其中当半导体器件是完全耗尽的FET时，计算装置根据下列公式得到激活的掺杂剂密度：
Vth-Vfb＝(e×(Nd/ni)×ni×tSi)/Cox+(2kT/e)×ln(Nd/ni)
其中，Vth是阈值电压，Vfb是平带电压，e是电子电荷，ni是本征载流子密度，tSi是有源层厚度，Cox是半导体器件绝缘膜电容，Nd是激活的掺杂剂密度，k是波尔兹曼常数，T是绝对温度。
6.一种器件设计管理系统，它包含：
用来通过二次离子质谱术分析测量构成器件的半导体器件中掺入的掺杂剂密度的装置；以及
计算机，它具有用来通过比较掺入的掺杂剂密度和累积的掺杂剂激活率计算阈值电压和平带电压的装置，
其中，计算机具有从累积的掺杂剂激活率以及阈值电压和平带电压确定剂量的功能，
其中当半导体器件是部分耗尽的FET时，计算装置根据下列公式得到激活的掺杂剂密度：
Vth-Vfb＝(e×ni/Cox)(Nd/ni)×[(4ε0×εSi×kT)/(e2×(Nd/ni)×ni)×ln(Nd/ni)]1/2+(2kT/e)×ln(Nd/ni)
其中，Vth是阈值电压，Vfb是平带电压，e是电子电荷，ni是本征载流子密度，Cox是半导体器件绝缘膜电容，Nd是激活的掺杂剂密度，ε0是真空介电常数，εSi是半导体介电常数，k是波尔兹曼常数，T是绝对温度，并且
其中当半导体器件是完全耗尽的FET时，计算装置根据下列公式得到激活的掺杂剂密度：
Vth-Vfb＝(e×(Nd/ni)×ni×tSi)/Cox+(2kT/e)×ln(Nd/ni)
其中，Vth是阈值电压，Vfb是平带电压，e是电子电荷，ni是本征载流子密度，tSi是有源层厚度，Cox是半导体器件绝缘膜电容，Nd是激活的掺杂剂密度，k是波尔兹曼常数，T是绝对温度。
7.一种半导体器件的生产方法，它包含：
在绝缘表面上形成半导体膜；
对半导体膜进行晶化；
将掺杂剂以一定剂量掺入到晶化了的半导体膜，其中，根据半导体膜的沟道形成区中掺杂剂的累积的掺杂剂激活率来确定掺杂剂的剂量；以及
激活半导体膜中掺入的掺杂剂。
8.一种半导体器件的生产方法，它包含：
在绝缘表面上形成半导体膜；
对半导体膜进行晶化；
将掺杂剂以一定剂量掺入到晶化了的半导体膜，以便形成源区和漏区，其中，根据掺杂剂的累积的掺杂剂激活率来确定掺杂剂的剂量；以及
激活半导体膜中掺入的掺杂剂。
9.一种半导体器件的剂量控制装置，它包含：
用来输入半导体器件的阈值电压和平带电压和其中掺入的掺杂剂密度的装置；
计算装置，用来从阈值电压和平带电压计算激活的掺杂剂密度，以及从激活的掺杂剂密度和掺入的掺杂剂密度计算掺杂剂激活率；
设定装置，用来根据从计算装置得到的掺杂剂激活率而设定预定剂量；以及
用来输出由设定装置设定的剂量的装置，
其中当半导体器件是部分耗尽的FET时，计算装置根据下列公式得到激活的掺杂剂密度：
Vth-Vfb＝(e×ni/Cox)(Nd/ni)×[(4ε0×εSi×kT)/(e2×(Nd/ni)×ni)×ln(Nd/ni)]1/2+(2kT/e)×ln(Nd/ni)
其中，Vth是阈值电压，Vfb是平带电压，e是电子电荷，ni是本征载流子密度，Cox是半导体器件绝缘膜电容，Nd是激活的掺杂剂密度，ε0是真空介电常数，εSi是半导体介电常数，k是波尔兹曼常数，T是绝对温度，并且
其中当半导体器件是完全耗尽的FET时，计算装置根据下列公式得到激活的掺杂剂密度：
Vth-Vfb＝(e×(Nd/ni)×ni×tSi)/Cox+(2kT/e)×ln(Nd/ni)
其中，Vth是阈值电压，Vfb是平带电压，e是电子电荷，ni是本征载流子密度，tSi是有源层厚度，Cox是半导体器件绝缘膜电容，Nd是激活的掺杂剂密度，k是波尔兹曼常数，T是绝对温度。
10.一种半导体器件的剂量控制装置，它包含：
用来输入半导体器件的生产条件或包括半导体器件的器件的设计条件的装置；
计算装置，用来从待要测量的半导体器件的阈值电压和平带电压计算激活的掺杂剂密度，以及从激活的掺杂剂密度和掺入的掺杂剂密度计算掺杂剂激活率；
存储装置，用来记录由计算装置对多个具有不同生产条件的半导体器件得到的掺杂剂激活率；
判定装置，用来从存储装置选择预定半导体器件的掺杂剂激活率；
设定装置，用来根据从判定装置选择的掺杂剂激活率而设定剂量；以及
用来输出由设定装置设定的剂量的装置，
其中当半导体器件是部分耗尽的FET时，计算装置根据下列公式得到激活的掺杂剂密度：
Vth-Vfb＝(e×ni/Cox)(Nd/ni)×[(4ε0×εSi×kT)/(e2×(Nd/ni)×ni)×ln(Nd/ni)]1/2+(2kT/e)×ln(Nd/ni)
其中，Vth是阈值电压，Vfb是平带电压，e是电子电荷，ni是本征载流子密度，Cox是半导体器件绝缘膜电容，Nd是激活的掺杂剂密度，ε0是真空介电常数，εSi是半导体介电常数，k是波尔兹曼常数，T是绝对温度，并且
其中当半导体器件是完全耗尽的FET时，计算装置根据下列公式得到激活的掺杂剂密度：
Vth-Vfb＝(e×(Nd/ni)×ni×tSi)/Cox+(2kT/e)×ln(Nd/ni)
其中，Vth是阈值电压，Vfb是平带电压，e是电子电荷，ni是本征载流子密度，tSi是有源层厚度，Cox是半导体器件绝缘膜电容，Nd是激活的掺杂剂密度，k是波尔兹曼常数，T是绝对温度。
CNB2003101148332A 2002-11-07 2003-11-07 半导体器件的评估方法、制造方法及器件设计管理系统 Expired - Fee Related CN100388450C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP324460/2002 2002-11-07
JP324460/02 2002-11-07
JP2002324460 2002-11-07
JP340069/02 2002-11-22
JP340069/2002 2002-11-22
JP2002340069 2002-11-22

Publications (2)

Publication Number Publication Date
CN1499601A CN1499601A (zh) 2004-05-26
CN100388450C true CN100388450C (zh) 2008-05-14

Family

ID=32328291

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101148332A Expired - Fee Related CN100388450C (zh) 2002-11-07 2003-11-07 半导体器件的评估方法、制造方法及器件设计管理系统

Country Status (2)

Country Link
US (2) US7100131B2 (zh)
CN (1) CN100388450C (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256079B2 (en) * 2002-12-16 2007-08-14 Semiconductor Energy Laboratory Co., Ltd. Evaluation method using a TEG, a method of manufacturing a semiconductor device having a TEG, an element substrate and a panel having the TEG, a program for controlling dosage and a computer-readable recording medium recoding the program
US7322015B2 (en) * 2005-01-05 2008-01-22 Honeywell Internatinal Inc. Simulating a dose rate event in a circuit design
US7550382B2 (en) * 2005-05-31 2009-06-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device, evaluation method of semiconductor device, and semiconductor device
US7365611B2 (en) * 2005-06-01 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Element substrate, test method for element substrate, and manufacturing method for semiconductor device
KR100938675B1 (ko) * 2007-12-17 2010-01-25 한국전자통신연구원 박막 트랜지스터의 소스-드레인 전류 모델링 방법 및 장치
JP2013115372A (ja) * 2011-11-30 2013-06-10 Sharp Corp 半導体発光素子およびその製造方法、半導体発光素子の製造システム
EP3138028A4 (en) * 2014-05-02 2018-01-24 Synopsys, Inc. 3d tcad simulation
CN105280515A (zh) * 2015-10-22 2016-01-27 上海华虹宏力半导体制造有限公司 测试芯片制造过程中电荷累积的方法
CN109473369B (zh) * 2018-10-29 2020-10-27 西安微电子技术研究所 一种监控高温炉管内掺杂浓度的方法
CN110376143A (zh) * 2019-06-10 2019-10-25 华南师范大学 掺杂半导体的激活率确定方法、系统及存储介质
CN111883420A (zh) * 2020-08-05 2020-11-03 中国科学院半导体研究所 提高晶硅表层掺磷、掺硼激活率的热扩散方法
CN112582293B (zh) * 2020-12-09 2021-08-13 北京智创芯源科技有限公司 一种离子激活的检测方法
CN112687564B (zh) * 2020-12-18 2024-01-26 北京华卓精科科技股份有限公司 掺杂半导体的激活率计算方法、装置及电子设备
CN114371194B (zh) * 2022-01-12 2023-11-24 湖南大学 使用电导法确定mos器件中半导体掺杂杂质分布的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162378A (ja) * 1994-12-05 1996-06-21 Sumitomo Electric Ind Ltd 化合物半導体結晶基板
CN1223467A (zh) * 1997-11-17 1999-07-21 日本电气株式会社 测量杂质浓度的方法及存储杂质浓度测量程序的记录介质
JP2001230415A (ja) * 2000-02-16 2001-08-24 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3956708A (en) * 1974-09-11 1976-05-11 Motorola, Inc. MOSFET comparator
JP2815495B2 (ja) * 1991-07-08 1998-10-27 ローム株式会社 半導体記憶装置
JPH0766258A (ja) 1993-08-24 1995-03-10 Fujitsu Ltd 半導体中のキャリアの評価方法及び標準試料の作成方法
US5442174A (en) * 1992-10-23 1995-08-15 Fujitsu Limited Measurement of trace element concentration distribution, and evaluation of carriers, in semiconductors, and preparation of standard samples
JP3478012B2 (ja) * 1995-09-29 2003-12-10 ソニー株式会社 薄膜半導体装置の製造方法
US6083272A (en) * 1997-06-13 2000-07-04 Advanced Micro Devices, Inc. Method of adjusting currents on a semiconductor device having transistors of varying density
JP3968484B2 (ja) * 1998-02-18 2007-08-29 ソニー株式会社 薄膜トランジスタの製造方法
JP4540142B2 (ja) * 1999-01-19 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TW498553B (en) * 1999-03-11 2002-08-11 Seiko Epson Corp Active matrix substrate, electro-optical apparatus and method for producing active matrix substrate
US6493848B1 (en) * 1999-11-03 2002-12-10 Agere Systems Guardian Corp. Rate equation method and apparatus for simulation of current in a MOS device
JP2006332400A (ja) * 2005-05-27 2006-12-07 Nec Corp 薄膜半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162378A (ja) * 1994-12-05 1996-06-21 Sumitomo Electric Ind Ltd 化合物半導体結晶基板
CN1223467A (zh) * 1997-11-17 1999-07-21 日本电气株式会社 测量杂质浓度的方法及存储杂质浓度测量程序的记录介质
JP2001230415A (ja) * 2000-02-16 2001-08-24 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20070037330A1 (en) 2007-02-15
US7615422B2 (en) 2009-11-10
CN1499601A (zh) 2004-05-26
US20040101989A1 (en) 2004-05-27
US7100131B2 (en) 2006-08-29

Similar Documents

Publication Publication Date Title
US7615422B2 (en) Evaluation method of semiconductor device, manufacturing method of the semiconductor device, design management system of device comprising the semiconductor device, dose amount control program for the semiconductor device, computer-readable recording medium recording the program, and dose amount control apparatus
Wong et al. Characterization of the MIC/MILC interface and its effects on the performance of MILC thin-film transistors
Ikeda Evaluation of grain boundary trap states in polycrystalline–silicon thin-film transistors by mobility and capacitance measurements
EP0780892B1 (en) Method of manufacturing an inverted thin film transistor
CN105304500A (zh) N型tft的制作方法
US20210183849A1 (en) Power mos device having an integrated current sensor and manufacturing process thereof
CN104576750A (zh) 薄膜晶体管结构
Chen et al. Gated-four-probe a-Si: H TFT structure: A new technique to measure the intrinsic performance of a-Si: H TFT
US7696021B2 (en) Semiconductor device manufactured using a non-contact implant metrology
EP0780909B1 (en) Array with amorphous silicon TFTs
US6608352B1 (en) Determination of thermal resistance for field effect transistor formed in SOI technology
CN100365827C (zh) 薄膜晶体管、电路装置及液晶显示器
US20060022246A1 (en) Capacitor element and semiconductor device
JPH04230075A (ja) 半導体装置
JP4281047B2 (ja) 半導体デバイスシミュレーション方法、半導体素子製造方法
CN100481361C (zh) 评估半导体器件的方法
JP4651928B2 (ja) 半導体素子の評価方法
CN106504994A (zh) 多晶硅薄膜晶体管的生产方法
TWI601213B (zh) 應用於半導體裝置之形成淺接面的方法
CN101728436A (zh) 薄膜晶体管元件及其制作方法
Pyo et al. Investigation of Parasitic Resistance Components in the Case of Microwave Irradiation in Poly-Si Annealing
JP2001274210A (ja) 多結晶シリコン薄膜トランジスタの検査方法
JPH07142736A (ja) 薄膜トランジスタおよびそのコンタクト抵抗の測定方法
CN106653611B (zh) 用于量测轻掺杂漏区长度的测试样本的制作方法及使用方法
Zhou et al. P‐1.6: Junction Resistance and Junction Diffusion Depth in InGaZnO‐based Thin Film Transistors (TFTs) with Thermally induced Source/Drain Region

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080514

Termination date: 20171107

CF01 Termination of patent right due to non-payment of annual fee