JP6393407B2 - 3次元tcadシミュレーション - Google Patents
3次元tcadシミュレーション Download PDFInfo
- Publication number
- JP6393407B2 JP6393407B2 JP2017509604A JP2017509604A JP6393407B2 JP 6393407 B2 JP6393407 B2 JP 6393407B2 JP 2017509604 A JP2017509604 A JP 2017509604A JP 2017509604 A JP2017509604 A JP 2017509604A JP 6393407 B2 JP6393407 B2 JP 6393407B2
- Authority
- JP
- Japan
- Prior art keywords
- dopant
- dimensional
- profile
- mask
- lateral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
コンピュータシステム
集積回路の製造フロー
Claims (13)
- プロセッサによって実行されると、処理が行われる集積回路の第1表現を、処理が行われる前記集積回路の前記第1表現に対してさらなるドーパントを含む第2表現に変換する、複数の命令を記録している非一過性のコンピュータ可読媒体であって、
第1ドーパントの一次元横方向プロファイル及び前記第1ドーパントの一次元深さプロファイルを生成するための、第1セットの処理状態における前記第1ドーパントの第1添加の二次元縦方向処理シミュレーションの実行と、
前記一次元横方向プロファイルからの拡散長データを用いてカスタマイズされた少なくとも1つの拡散方程式を用いた、前記第1ドーパントに対応する第1マスクを有する前記第1セットの処理状態における前記第1ドーパントの添加からの二次元横方向ドーパントプロファイルの生成と、
前記ドーパントの前記二次元横方向プロファイルと前記ドーパントの前記一次元深さプロファイルとの組み合わせによる、前記第1マスクを有する前記第1セットの処理状態における前記第1ドーパントの添加からの三次元ドーパント分布の生成と、
処理が行われる前記集積回路の前記第1表現を、前記三次元ドーパント分布を前記第1表現に追加して、処理が行われる前記集積回路の前記第2表現に変換すること、
を実行する命令を含む媒体。 - 前記二次元縦方向処理シミュレーションが、前記第1マスクとは異なる別のマスクを用いて実行される、請求項1に記載の媒体。
- 前記三次元ドーパント分布が、前記第1ドーパントの量を保存する、請求項1に記載の媒体。
- 前記第1セットの状態は、前記第1ドーパントの前記第1添加の後に他の熱処理を組み込んだ終了処理状態であり、前記他の熱処理は、前記第1ドーパントの別の添加及び別のドーパントの添加の少なくとも1つと関連する、請求項1に記載の媒体。
- 前記一次元横方向プロファイルが、表面深さにおける前記二次元縦方向処理シミュレーションの結果から選択される、請求項1に記載の媒体。
- 前記二次元横方向ドーパントプロファイルがフィールド酸化とハードマスク酸化とで異なり、前記一次元深さプロファイルがフィールド酸化とハードマスク酸化とで異なる、請求項1に記載の媒体。
- 前記拡散長データが前記拡散方程式の拡散定数に比例する、請求項1に記載の媒体。
- 前記第1マスクをLOCOSマスクに重なる第2マスクと前記LOCOSマスクに重ならない第3マスクに分割し、前記第2マスク及び前記第3マスクに対して実行される異なる横方向拡散関数との別々の畳み込みを、
前記命令がさらに実行する、請求項1に記載の媒体。 - プロセッサによって実行されると、処理が行われる集積回路の第1表現を、処理が行われる前記集積回路処理の前記第1表現に対してさらなるドーパントを含む第2表現に変換する、複数の命令を記録している非一過性のコンピュータ可読媒体であって、
第1ドーパントの一次元横方向プロファイル及び前記第1ドーパントの一次元深さプロファイルを生成するための、第1セットの処理状態における前記第1ドーパントの第1添加の二次元縦方向処理シミュレーションの実行と、
前記第1ドーパントに対応する第1マスクと前記一次元横方向プロファイルからの拡散データを用いてカスタマイズされた横方向拡散関数とを二次元で畳み込むことによる、前記第1マスクを有する前記第1セットの処理状態における前記第1ドーパントの添加からの二次元横方向ドーパントプロファイルの生成と、
前記ドーパントの前記二次元横方向プロファイルと前記ドーパントの前記一次元深さプロファイルとの組み合わせによる、前記第1マスクを有する前記第1セットの処理状態における前記第1ドーパントの添加からの三次元ドーパント分布の生成と、
処理が行われる前記集積回路の前記第1表現を、前記三次元ドーパント分布を前記第1表現に追加して、処理が行われる前記集積回路の前記第2表現に変換すること、
を実行する命令を含む媒体。 - 前記第1セットの処理状態における前記第1ドーパントの前記第1添加を表現する前記第1ドーパントの前記一次元横方向プロファイル及び前記第1ドーパントの前記一次元深さプロファイルの読出と、
前記第1ドーパントに対応する前記第1マスクを有する前記第1セットの処理状態における前記第1ドーパントの添加を表現する前記第1ドーパントの前記二次元横方向ドーパントプロファイルの読出と、
を実行する命令を含む、請求項1または9に記載の媒体。 - 前記拡散データは、少なくとも誤差関数erfに対する前記一次元横方向プロファイルのフィッティングによって生成されるパラメータである、請求項9に記載の媒体。
- 前記横方向拡散関数がガウシアンである、請求項9に記載の媒体。
- 集積回路処理をシミュレートするためのシステムであって、
メモリと、
前記メモリに接続されて、処理が行われる集積回路の第1表現を、処理が行われる前記集積回路の前記第1表現に対してさらなるドーパントを含む第2表現に変換するように構成されるとともに、請求項1、9または10に記載の前記命令を実行するデータプロセッサと、を備えるシステム。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201461987766P | 2014-05-02 | 2014-05-02 | |
US61/987,766 | 2014-05-02 | ||
US201462011724P | 2014-06-13 | 2014-06-13 | |
US62/011,724 | 2014-06-13 | ||
US201462016943P | 2014-06-25 | 2014-06-25 | |
US62/016,943 | 2014-06-25 | ||
PCT/US2015/028276 WO2015168273A1 (en) | 2014-05-02 | 2015-04-29 | 3d tcad simulation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017520127A JP2017520127A (ja) | 2017-07-20 |
JP6393407B2 true JP6393407B2 (ja) | 2018-09-19 |
Family
ID=54355419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017509604A Active JP6393407B2 (ja) | 2014-05-02 | 2015-04-29 | 3次元tcadシミュレーション |
Country Status (6)
Country | Link |
---|---|
US (1) | US10410862B2 (ja) |
EP (1) | EP3138028A4 (ja) |
JP (1) | JP6393407B2 (ja) |
CN (1) | CN106415553B (ja) |
TW (1) | TWI576715B (ja) |
WO (1) | WO2015168273A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10411135B2 (en) | 2015-06-08 | 2019-09-10 | Synopsys, Inc. | Substrates and transistors with 2D material channels on 3D geometries |
KR102580947B1 (ko) * | 2018-06-29 | 2023-09-20 | 삼성전자주식회사 | 추출된 모델 파라미터를 이용하여 집적 회로를 설계하기 위한 컴퓨팅 시스템 및 이를 이용한 집적 회로의 제조 방법 |
US11693386B2 (en) | 2019-08-27 | 2023-07-04 | Samsung Eleotronics Co., Ltd. | Method and electronic device for guiding semiconductor manufacturing process |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4536945A (en) * | 1983-11-02 | 1985-08-27 | National Semiconductor Corporation | Process for producing CMOS structures with Schottky bipolar transistors |
US5245543A (en) * | 1990-12-21 | 1993-09-14 | Texas Instruments Incorporated | Method and apparatus for integrated circuit design |
JPH06290240A (ja) | 1993-03-31 | 1994-10-18 | Toshiba Corp | シミュレーション方法 |
JP3325465B2 (ja) | 1996-08-22 | 2002-09-17 | 株式会社東芝 | 形状シミュレーション方法 |
US6362080B1 (en) | 2000-07-11 | 2002-03-26 | National Semiconductor Corporation | Formation of a vertical junction through process simulation based optimization of implant doses and energies |
US6826517B2 (en) | 2000-12-21 | 2004-11-30 | Kabushiki Kaisha Toshiba | Method and apparatus for simulating manufacturing, electrical and physical characteristics of a semiconductor device |
US7100131B2 (en) * | 2002-11-07 | 2006-08-29 | Semiconductor Energy/Laboratory Co., Ltd. | Evaluation method of semiconductor device, manufacturing method of the semiconductor device, design management system of device comprising the semiconductor device, dose amount control program for the semiconductor device, computer-readable recording medium recording the program, and dose amount control apparatus |
US7091556B2 (en) * | 2003-12-24 | 2006-08-15 | Texas Instruments Incorporated | High voltage drain-extended transistor |
JP2005217230A (ja) | 2004-01-30 | 2005-08-11 | Toshiba Corp | イオン注入シミュレーション装置、イオン注入シミュレーション方法、イオン注入シミュレーションプログラム及びイオン注入シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 |
US7304354B2 (en) | 2004-02-17 | 2007-12-04 | Silicon Space Technology Corp. | Buried guard ring and radiation hardened isolation structures and fabrication methods |
CN103646848B (zh) | 2004-06-04 | 2018-06-05 | 伊利诺伊大学评议会 | 组装可印刷半导体元件和制造电子器件的方法 |
US7846822B2 (en) * | 2004-07-30 | 2010-12-07 | The Board Of Trustees Of The University Of Illinois | Methods for controlling dopant concentration and activation in semiconductor structures |
JP2007019173A (ja) | 2005-07-06 | 2007-01-25 | Matsushita Electric Ind Co Ltd | 不純物拡散シミュレーション方法、不純物拡散シミュレーション装置、及び、不純物拡散シミュレーションプログラム |
WO2008030960A2 (en) | 2006-09-06 | 2008-03-13 | The Board Of Trustees Of The University Of Illinois | Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics |
CN103080725B (zh) | 2010-07-21 | 2016-08-10 | Imec公司 | 用于确定有效掺杂物分布的方法 |
JP2012209536A (ja) | 2011-03-11 | 2012-10-25 | Sony Corp | イオン注入シミュレーション方法及びイオン注入シミュレーション装置、半導体装置の製造方法、半導体装置の設計方法 |
-
2015
- 2015-04-29 WO PCT/US2015/028276 patent/WO2015168273A1/en active Application Filing
- 2015-04-29 JP JP2017509604A patent/JP6393407B2/ja active Active
- 2015-04-29 US US14/699,162 patent/US10410862B2/en active Active
- 2015-04-29 TW TW104113718A patent/TWI576715B/zh active
- 2015-04-29 EP EP15785526.3A patent/EP3138028A4/en not_active Ceased
- 2015-04-29 CN CN201580029422.4A patent/CN106415553B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017520127A (ja) | 2017-07-20 |
EP3138028A4 (en) | 2018-01-24 |
WO2015168273A1 (en) | 2015-11-05 |
US10410862B2 (en) | 2019-09-10 |
US20150317420A1 (en) | 2015-11-05 |
EP3138028A1 (en) | 2017-03-08 |
CN106415553B (zh) | 2020-06-02 |
TW201606546A (zh) | 2016-02-16 |
TWI576715B (zh) | 2017-04-01 |
CN106415553A (zh) | 2017-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102396699B1 (ko) | 셀 레벨 레이아웃 의존성 응력 효과들을 사용하는 셀의 배치 및 라우팅 | |
US20110161907A1 (en) | Practical Approach to Layout Migration | |
CN102652316B (zh) | 知晓光学邻近校正的集成电路设计优化 | |
US8423941B2 (en) | Structural migration of integrated circuit layout | |
TWI448915B (zh) | 用以實施虛擬填充於設計佈局中以達成目標密度之由電腦執行的方法和裝置,及電腦可讀取儲存媒體 | |
US10606968B2 (en) | Atomic scale grid for modeling semiconductor structures and fabrication processes | |
US8201111B2 (en) | Table-based DFM for accurate post-layout analysis | |
US9477798B1 (en) | Moving mesh system and method for finite element/finite volume simulations | |
JP6393407B2 (ja) | 3次元tcadシミュレーション | |
US8627253B2 (en) | Method for substrate noise analysis | |
US20240028810A1 (en) | Automatic generation of layouts for analog integrated circuits | |
US7996795B2 (en) | Method and apparatus for performing stress modeling of integrated circuit material undergoing material conversion | |
CN108369610B (zh) | 原子结构优化 | |
US8650020B1 (en) | Modeling second order effects for simulating transistor behavior | |
US10483171B2 (en) | Method and apparatus with channel stop doped devices | |
US9747403B2 (en) | Power-and-ground (PG) network characterization and distributed PG network creation for hierarchical circuit designs | |
Li et al. | Variability-aware double-patterning layout optimization for analog circuits | |
CN111143767A (zh) | 统计模型的开发方法及开发系统 | |
Tang et al. | Layout optimization based on a generalized process variability model | |
Salem | Electrical Design for Manufacturability Solutions: Fast Systematic Variation Analysis and Design Enhancement Techniques |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180206 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180824 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6393407 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |