JP6393407B2 - 3次元tcadシミュレーション - Google Patents

3次元tcadシミュレーション Download PDF

Info

Publication number
JP6393407B2
JP6393407B2 JP2017509604A JP2017509604A JP6393407B2 JP 6393407 B2 JP6393407 B2 JP 6393407B2 JP 2017509604 A JP2017509604 A JP 2017509604A JP 2017509604 A JP2017509604 A JP 2017509604A JP 6393407 B2 JP6393407 B2 JP 6393407B2
Authority
JP
Japan
Prior art keywords
dopant
dimensional
profile
mask
lateral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017509604A
Other languages
English (en)
Other versions
JP2017520127A (ja
Inventor
アルセン テルテリャーン,
アルセン テルテリャーン,
トンマーゾ シレント,
トンマーゾ シレント,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synopsys Inc
Original Assignee
Synopsys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synopsys Inc filed Critical Synopsys Inc
Publication of JP2017520127A publication Critical patent/JP2017520127A/ja
Application granted granted Critical
Publication of JP6393407B2 publication Critical patent/JP6393407B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明の実施形態は、集積回路の表現間の変換を改善するための方法及びシステムに関する。
この技術の1つの態様は、プロセッサによって実行されると、処理が行われる集積回路の第1表現を、処理が行われる前記集積回路の前記第1表現に対してさらなるドーパントを含む第2表現に変換する、複数の命令を記録している非一過性のコンピュータ可読媒体であって、以下を実行する命令を含む。
第1ドーパントの一次元横方向プロファイル及び前記第1ドーパントの一次元深さプロファイルを生成するための、第1セットの処理状態における前記第1ドーパントの第1添加の処理シミュレーションの実行。
前記第1ドーパントに対応する第1マスクと前記一次元横方向プロファイルからの拡散データを用いてカスタマイズされた横方向拡散関数とを二次元で畳み込むことによる、前記第1マスクを有する前記第1セットの処理状態における前記第1ドーパントの添加からの二次元横方向ドーパントプロファイルの生成。
前記ドーパントの前記二次元横方向プロファイルと前記ドーパントの前記一次元深さプロファイルとの組み合わせによる、前記マスクを有する前記第1セットの処理状態における前記第1ドーパントの添加からの三次元ドーパント分布の生成。
一実施形態では、前記処理シミュレーションが、前記第1マスクとは異なる別のマスクを用いて実行される。
一実施形態では、前記三次元ドーパント分布が、前記第1ドーパントの量を保存する。
一実施形態では、前記第1セットの状態は、前記第1ドーパントの前記第添加の後に他の熱処理を組み込んだ終了処理状態であり、前記他の熱処理は、前記第1ドーパントの別の添加及び別のドーパントの添加の少なくとも1つと関連する。
一実施形態では、前記拡散データは、少なくとも誤差関数erfに対する前記一次元プロファイルのフィッティングによって生成されるパラメータである。
一実施形態では、前記一次元横方向プロファイルが、表面深さにおける前記処理シミュレーションの結果から選択される。
一実施形態では、前記二次元横方向ドーパントプロファイルがフィールド酸化とハードマスク酸化とで異なり、前記一次元深さプロファイルがフィールド酸化とハードマスク酸化とで異なる。
一実施形態では、前記横方向拡散関数がガウシアンである。
一実施形態では、前記拡散データが標準偏差である。
一実施形態では、非矩形であるマスクで生成される三次元ドーパント分布が、完成した3Dシミュレーションの約10%以内の結果を有する。
一実施形態では、約1〜4ミクロンの開口寸法を有するマスクを用いて生成される三次元ドーパント分布が、完成した3Dシミュレーションの約10%以内の結果を有する。
一実施形態では、前記データプロセッサは、さらに以下のように構成されている。
前記第1マスクをLOCOSマスクに重なる第2マスクと前記LOCOSマスクに重ならない第3マスクに分割し、前記第2マスク及び前記第3マスクに対して異なる横方向拡散関数との別々の畳み込みが実行される。
この技術の1つの態様は、プロセッサによって実行されると、処理が行われる集積回路の第1表現を、処理が行われる前記集積回路の前記第1表現に対してさらなるドーパントを含む第2表現に変換する、複数の命令を記録している非一過性のコンピュータ可読媒体であって、以下を実行する命令を含む。
第1ドーパントの一次元横方向プロファイル及び前記第1ドーパントの一次元深さプロファイルを生成するための、第1セットの処理状態における前記第1ドーパントの第1添加の処理シミュレーションの実行。
前記一次元横方向プロファイルからの拡散長データを用いてカスタマイズされた少なくとも1つの拡散方程式を用いた、前記第1ドーパントに対応する第1マスクを有する前記第1セットの処理状態における前記第1ドーパントの添加からの二次元横方向ドーパントプロファイルの生成。
前記ドーパントの前記二次元横方向プロファイルと前記ドーパントの前記一次元深さプロファイルとの組み合わせによる、前記マスクを有する前記第1セットの処理状態における前記第1ドーパントの添加からの三次元ドーパント分布の生成。
この技術の1つの態様は、プロセッサによって実行されると、処理が行われる集積回路の第1表現を、処理が行われる前記集積回路の前記第1表現に対してさらなるドーパントを含む第2表現に変換する、複数の命令を記録している非一過性のコンピュータ可読媒体であって、以下を実行する命令を含む。
第1セットの処理状態における第1ドーパントの第1添加を表現する前記第1ドーパントの前記一次元横方向プロファイル及び前記第1ドーパントの一次元深さプロファイルの読出。
前記一次元横方向プロファイルからの拡散長データを用いてカスタマイズされた、少なくとも1つの拡散方程式の第1解を用いた結果である、前記第1ドーパントに対応する第1マスクを有する前記第1セットの処理状態における前記第1ドーパントの添加を表現する前記第1ドーパントの二次元横方向ドーパントプロファイルの読出。
前記ドーパントの前記二次元横方向プロファイルと前記ドーパントの前記一次元深さプロファイルとの組み合わせによる、前記マスクを有する前記第1セットの処理状態における前記第1ドーパントの添加からの三次元ドーパント分布の生成。
本発明の別の態様は、集積回路処理をシミュレートするためのシステムであって、メモリと、前記メモリに接続されたデータプロセッサと、を備える。前記データプロセッサは、処理が行われる集積回路の第1表現を、処理が行われる前記集積回路の第2表現に変換するように構成されている。処理が行われる前記集積回路の前記第2表現は、処理が行われる前記集積回路の第1表現に対してさらなるドーパントを含む。前記データプロセッサは、明細書に記載されているようなステップを実行する。
この技術の別の態様は、本明細書に記載されているような集積回路処理のシミュレート方法である。
3D製造処理の改善されたシミュレーションの簡略化した処理フロー。
図1のデータベースを完成させるステップをさらに詳細に示した簡略化した処理フロー。
図1の2D処理シミュレーションを行うステップをさらに詳細に示した簡略化した処理フロー。
2D縦方向処理シミュレーション、並びに、テスト1D横方向及び1D深さプロファイルの生成例を示す図。
テスト1D横方向プロファイルから横方向拡散パラメータを抽出する例を示す図。
図1の3Dドーパント分布を完成させるステップをさらに詳細に示した簡略化した処理フロー。
図6の3Dドーパント分布を生成するステップをさらに詳細に示した簡略化した処理フロー。
本発明の態様を実施するために使用され得るコンピュータシステムの簡略化したブロック図。
例示的な集積回路の設計フローを簡略化して表現した図。
拡散プロファイルリミクシングの効果を示す一連のグラフ。
拡散プロファイルリミクシングの効果を示す一連の濃度グラフ。
1D横方向プロファイルからの減衰長パラメータの抽出を示す図。
リソグラフィ処理フロー及びフラット2Dスライスの一部の斜視図。
図13に関連する初期ドーパント濃度を示す図。
マスクイメージとガウシアンとの畳み込みによって2D横方向プロファイルを生成する一実施例を示す図。
注入ドーパント濃度の3Dメッシュを示す図。
初期状態であるマスクを含む拡散方程式の解を用いて、2D横方向プロファイルを生成する一実施形態を示す図。
注入ドーパント濃度を有する2Dメッシュを示す図。
3Dドーパント分布を完成させるステップをさらに詳細に示した簡略化した処理フロー(図6と同様であるが、畳み込みよりはむしろ拡散に基づいている)。
以下の説明は、当業者が本発明を生成及び使用可能にするために提示され、特定の出願及びその要件との関連で提示されたものである。開示された実施形態に対する様々な修正は当業者に明白であり、本明細書で定義された一般的な原理は本発明の思想及び範囲から逸脱することなく他の実施形態及び用途に適用することができる。したがって、本発明は、開示された実施形態に限定されるものではなく、本明細書で開示された原理及び特徴と整合する最も広い範囲として解釈される。
図1は、3D製造処理の改善されたシミュレーションの簡略化した処理フローである。
概して、処理フローは、処理情報10のデータベースを構築するステップ10と、データベースに基づいて3Dドーパント分布を完成するステップ20とに分けられる。より詳細には、ステップ10において、データベースは全てのドーパントの全ての注入に関する横方向拡散パラメータ及び1D深さプロファイルを含んでいる。また、より詳細には、ステップ20において、データベース及びレイアウトのマスクに基づいて3Dドーパント分布が構築されている。ステップ10は、図2においてより多くのステップで示されている。ステップ20は、図6においてより多くのステップで示されている。
図2は、図1のデータベースを完成させるステップをさらに詳細に示した簡略化した処理フローである。
22において、特定のドーパントの特定の注入が選択される。周期表上の元素またはこれらの化合物が注入物になり得る。または、このステップは、特定の酸化工程の選択になり得る。
24において、特定のドーパントの特定の注入のための2D処理シミュレーションが実行される。または、特定の酸化のための2D処理シミュレーションが実行される。ステップ24は、図3においてさらなる詳細が示されている。別の実施形態では、3D処理シミュレーションが実行され、2D縦方向スライスが抽出される。これは2D処理シミュレーションを実行する別の方法であるが、計算コストがさらに高い。
26において、2D処理シミュレーションから1D横方向プロファイルが抽出される。28において、2D処理シミュレーションから1Dの深さプロファイルが抽出される。図4に一例を示す。一実施形態では、1D横方向プロファイル及び1D深さプロファイルが異なる2D処理シミュレーションから抽出されるように、2D処理シミュレーションが別個のシミュレーションとなり得る。しかし、1D横方向プロファイル及び1D深さプロファイルを同一の2D処理シミュレーションから抽出する実施形態は、必要な処理リソースがより少なくなる。いずれの実施形態も、第1ドーパントの1D深さプロファイル及び1D横方向プロファイルを生成するための処理シミュレーションを実行する例である。
30において、1Dの横方向プロファイルから横方向拡散パラメータが抽出される。図5に一例を示す。
32において、横方向拡散プロファイルと1D深さプロファイルが、1つまたは複数のデータベースに記録される。別の実施形態では、横方向拡散パラメータに代えて(または加えて)、1D横方向プロファイルが記録される。1D横方向プロファイルが記録される場合、横方向拡散パラメータが必要になる前であれば、横方向拡散パラメータの抽出を後のステップまで遅らせることができる。
34において、同じドーパントの他の注入のために処理フローがループバックする。
36において、他のドーパントのために処理フローがループバックする。
別の実施形態では、当該処理は、同じドーパントまたは異なるドーパントの異なる注入の計算について、少なくとも部分的にインターリーブし、及び/または少なくとも部分的に同時に実行する。
38において、全てのドーパントの全ての注入及び全ての酸化に関する横方向拡散パラメータと1D深さプロファイルのデータベースが完成する。さらに別の実施形態では、データベースが2D処理シミュレーションを記録しており、後で横方向及び縦方向プロファイルと横方向拡散パラメータを抽出する。
様々な実施形態では、処理フローにおけるステップを、並べ替え、追加、削除、または変更し得る。
図3は、図1の2D処理シミュレーションを行うステップをさらに詳細に示した簡略化した処理フローである。
42において、特定のドーパントの特定の注入に関する終了処理状態が生成される。または、特定の酸化工程に関する終了処理状態が生成される。終了処理状態は、特定のドーパントの特定の注入直後における熱処理の温度及び時間だけでなく、熱処理後の温度及び時間も考慮される。
44において、テスト横方向及びテスト深さプロファイルを生成するために、テスト構造が使用される。一例として、テスト構造は、長方形マスクなどの基本的な多角形の形状に基づいている。マスクの長方形の開口部は、テスト横方向及びテスト深さプロファイルを抽出するのに十分なデータをもたらす。他の実施形態は、異なる大きさまたは形状のマスク開口部を有する。抽出されたテスト横方向及びテスト深さプロファイルを除いた、2Dシミュレーション結果の残りは破棄される。より複雑なマスクも使用することができるが、そのような複雑なマスクは、テスト横方向及びテスト深さプロファイルを抽出する目的には不要であるより複雑な2Dシミュレーションを必要とする。
シミュレーション全体の異なる段階において、異なるマスクが使用される。ステップ44は、第1マスクを使用して基本データを生成する。この全体的な技術の最終結果は、第1マスクで得られた基本データを利用した、第2マスクを介したドーパントの添加による2Dドーピング分布のシミュレーションである。第1及び第2マスクは異なる。
46において、42の終了処理状態における44のテスト構造を用いて、2Dシミュレーションが実行される。
図4は、2D縦方向処理シミュレーション、並びに、テスト1D横方向及び1D深さプロファイルの生成例を示している。
テスト1D横方向プロファイル52の一例及びテスト1D深さプロファイルの一例が図示されている。この2D処理シミュレーションの目的は、特定のドーパントの特定の注入について、テスト1D横方向及びテスト1D深さプロファイルを生成することであった。したがって、この2D処理シミュレーションの結果の残りは破棄することができる。
本例のテスト1D横方向プロファイル52は、基板の表面に沿って得られる。本例のテスト1D深さプロファイルは、一般的にマスク開口部の中央付近から得ることができる。この2Dスライスの図はマスク開口部の右側部分を示していないが、シミュレーション結果を高速化するために対称性を利用してシミュレーション中で省略することができる。
図5は、テスト1D横方向プロファイルから横方向拡散パラメータを抽出する例を示している。
このグラフは、それぞれの2D処理シミュレーションから抽出される横方向プロファイル66及び68を含む。一実施形態では、最大濃度の別のスケーリング定数(非表示)を含む以下の形式の誤差関数erfをカーブフィッティングすることで、横方向プロファイル66及び68から横方向拡散パラメータを抽出する。
それぞれの横方向拡散パラメータ(この場合は標準偏差)が、様々な候補の標準偏差を用いたerf(x)のカーブフィットを実行した後に抽出される。62〜66のカーブフィットは、横方向プロファイル66の横方向拡散パラメータを生成する。64〜68のカーブフィットは、横方向プロファイル68の横方向拡散パラメータを生成する。単一数量、横方向拡散パラメータσは、曲線全体を特徴付ける。
図6は、図1の3Dドーパント分布を完成させるステップをさらに詳細に示した簡略化した処理フローである。
72において、特定のドーパントの特定の注入が選択される。これらは、図2のステップ22と同じドーパントの組及び注入の組である。または、図2のステップ22と同様に特定の酸化が選択される。
74において、横方向拡散パラメータがデータベースから読み出される。横方向拡散パラメータは、図2の32においてデータベースに記録されている。
76において、2D横方向関数が、横方向拡散プロファイルから生成される。一実施形態では、図2の30において抽出された横方向拡散パラメータ(例えば、標準偏差)が、別のスケーリング定数(非表示)を含む以下の形式のガウス関数で使用される。
78において、2D横方向プロファイルを生成するために、2D横方向関数と特定のドーパントの特定の注入のためのマスクとが畳み込まれる。または、2D横方向プロファイルを生成するために、2D横方向関数と特定の酸化のためのマスクとが畳み込まれる。
または、2D横方向プロファイルは、ガウス関数を用いた別のタイプの分析的注入を介して得られる。しかし、分析的注入は、一般的に計算コストが大きい3Dメッシュを必要とする。
80において、1D深さプロファイルがデータベースから抽出される。1D深さプロファイルは、図2の32においてデータベースに記録されている。
82において、3Dドーパント分布は、2D横方向プロファイル及び1D深さプロファイルから生成される。
84において、同じドーパントの他の注入のために処理フローがループバックする。
86において、他のドーパントのために処理フローがループバックする。
別の実施形態では、当該処理は、同じドーパントまたは異なるドーパントの異なる注入の計算について、少なくとも部分的にインターリーブし、及び/または少なくとも部分的に同時に実行する。
88において、全てのドーパントの全ての注入及び全ての酸化に関する3Dドーパント分布が完成する。
様々な実施形態では、処理フローにおけるステップを、並べ替え、追加、削除、または変更し得る。
いくつかの実施形態では、LOCOSや活性領域などの酸化において、注入が異なる挙動を示す。したがって、所与の注入が、LOCOSなどの酸化と重なる注入の第1マスクと、残りの第2マスクとの2つのマスクに分割されていてもよい。
一例として、素子分離(isolation)マスク及び注入マスクの交差のソフトウェア表現を得るために、素子分離マスク及び注入マスクのソフトウェア表現が処理される。ブールAND演算または「*」は、交差領域=素子分離マスク*注入マスク、などのように交差を生じる。この交差領域は、注入されたままのイオンがSTIやLOCOSなどの素子分離酸化物に当たる場所を示す。注入マスクからの素子分離マスクの減算は、イオンビームに曝されたデバイスの活性領域を示しており、例えば、活性領域=注入マスク−素子分離マスク、である。交差領域及び活性領域は、同じドーパントを表すにもかかわらず、異なる1D深さプロファイル及び結果として生じる3Dドーパント分布で処理される。
より一般的に、マスクのこのようなブール操作は、注入をブロックする材料の遮蔽特性を考慮することができる。別の例では、例えばLDD注入のための活性領域及び交差領域からゲート領域を減算することで、ポリシリコンゲートのようなゲートの遮蔽特性が考慮される。別の例では、例えば交差領域及び活性領域からスペーサ領域を減算することで、窒化物スペーサなどのスペーサの遮蔽特性を考慮に入れることである(スペーサがゲートマスクまで広がっている場合など)。
別の実施形態では、NWELLドーズ量など、最高でも±10%などであるドーズ量がわずかに異なるデバイスを、様々な方法(より多くの処理シミュレーションまたは注入ドーズ量を異ならせたより多くの処理シミュレーションの実行を要しない、古いドーズデータの再スケーリング)でシミュレーションすることができる。
別の実施形態では、シミュレーションによって2Dプロファイルが生成される。2Dドーパント分布を生成するために、1D深さプロファイルに1D横方向プロファイルが乗算される。1D横方向プロファイルは、マスクの1Dスライスと1Dガウス関数とを畳み込むことによって生成される。2Dドーパント分布は、マスクの1Dスライスよりも下方の領域に対応する。
1Dガウス関数は、別のスケーリング定数(非常時)を含む以下の形式を有している。
図7は、図6の3Dドーパント分布を生成するステップをさらに詳細に示した簡略化した処理フローである。
92において、特定のドーパントの特定の注入に関する3Dプロファイルが、2D横方向プロファイルと1D深さプロファイルの乗算によって生成される。
94において、3D境界構造が、境界エミュレーションによって生成される。
96において、3Dプロファイルが、3D境界構造のメッシュ上に補間される。
98において、特定のドーパントの特定の注入に関する3D構造が完成する。または、特定の酸化に関する3D構造が完成する。
コンピュータシステム
図8は、本発明の態様を組み込んだソフトウェアを実行するために使用され得るコンピュータシステム110の簡略化したブロック図である。本明細書では、特定の動作を実行する個々のステップを示しているが、各ステップは、コンピュータシステム110を特定の方法で動作させるソフトウェア命令で実際に実行されることが理解されよう。特定のステップを実行するためのソフトウェア命令及びデータのグループは、このようなソフトウェア命令の実行を可能にするコンピュータシステムの処理サブシステム及び他の構成要素と併せて、当該特定のステップを実行するモジュールを構成する。
コンピュータシステム110は、典型的にはバスサブシステム112を介していくつかの周辺機器と通信するプロセッササブシステム114を含む。これらの周辺機器は、メモリサブシステム126及びファイル記憶サブシステム128を含む記憶サブシステム124、ユーザインタフェース入力装置122、ユーザインタフェース出力装置120及びネットワークインタフェースサブシステム116を含み得る。入力及び出力デバイスは、ユーザがコンピュータシステム110とやりとりすることを可能にする。ネットワークインタフェースサブシステム116は、通信ネットワーク118へのインタフェースを含む外部ネットワークへのインタフェースを提供し、通信ネットワーク118を介して他のコンピュータシステムの対応するインタフェース装置に接続される。通信ネットワーク118は、多くの相互接続されたコンピュータシステム及び通信リンクを含み得る。これらの通信リンクは、有線リンク、光リンク、無線リンクまたは情報の通信のための他の任意の機構であってもよい。一実施形態では、通信ネットワーク118はインターネットであるが、他の実施形態では、通信ネットワーク118は任意の適切なコンピュータネットワークであってもよい。
ネットワークインタフェースの物理的ハードウェアコンポーネントは、たまにネットワークインタフェースカード(NIC)と呼ばれ得るが、カードの形態である必要はない。例えば、マザーボード上に直接取り付けられたコネクタ及び集積回路(IC)の形態であってもよいし、コンピュータシステムの他の構成要素とともに単一の集積回路チップ上に設けられるマクロセルの形態であってもよい。
ユーザインタフェース入力装置122は、キーボードや、マウス、トラックボール、タッチパッドまたはグラフィックタブレットなどのポインティングデバイス、スキャナ、ディスプレイに組み込まれたタッチスクリーン、音声認識システムなどの音声入力装置、マイクロフォン及び他のタイプの入力装置を含み得る。通常、「入力装置」の文言の使用は、コンピュータシステム110内またはコンピュータネットワーク118上への情報の入力が可能な全てのタイプの装置及び方法を含むことを意味している。
ユーザインタフェース出力装置120は、ディスプレイサブシステム、プリンタ、ファックス装置や、音声出力装置などの非視覚的ディスプレイを含み得る。ディスプレイサブシステムは、陰極線管(CRT)、液晶ディスプレイ(LCD)などの平面パネル装置、投影装置または可視画像を生成するための他の何らかの機構を含み得る。ディスプレイサブシステムはまた、音声出力装置などの非視覚的ディスプレイを提供してもよい。通常、「出力装置」の文言の使用は、コンピュータシステム110からユーザまたは別の装置またはコンピュータシステムへの情報の出力が可能な全てのタイプの装置及び方法を含むことを意味している。
記憶サブシステム124は、本発明の特定の実施形態の機能を提供する基本的なプログラミング及びデータ構成を記憶する。例えば、本発明の特定の実施形態の機能を実現する様々なモジュールは、記憶サブシステム124に記憶され得る。例として、1Dテスト横方向プロファイルから抽出された横方向拡散パラメータに基づいて3Dドーパント分布または3D酸化を生成するためのツール、及び、1D縦方向プロファイル及び横方向拡散パラメータのデータベースを生成するためのツールが挙げられる。これらのソフトウェアモジュールは、通常はプロセッササブシステム114によって実行される。ストレージサブシステム124はまた、本明細書で言及された様々なデータベースが記憶されるコンピュータシステムにアクセス可能な記憶装置を表す。記憶サブシステム124は、1D縦方向プロファイル及び横方向拡散プロファイルのデータベース、及び、1D縦方向プロファイル及び横方向拡散パラメータのデータベースを生成するためのツールを記憶することができる。または、ツールは、1D縦方向プロファイル及び横方向拡散パラメータのローカルまたはリモートデータベースにアクセスする、またはデータベースの生成及びアクセスの両方の組み合わせを行う。別の実施形態では、データベースの一部または全部が、ネットワーク118を介してコンピュータシステムにアクセス可能な記憶装置上に配置される。
メモリサブシステム126は、典型的にはプログラム実行中に命令及びデータを記憶するためのメインランダムアクセスメモリ(RAM)130と、固定命令が記憶されるリードオンリーメモリ(ROM)132とを含むいくつかのメモリを含む。ファイル記憶サブシステム128は、プログラム及びデータファイルのための永続的な記憶装置を提供し、ハードディスクドライブや、関連するリムーバブルメディアと併せたフロッピーディスクドライブ、CD−ROMドライブ、光学ドライブまたはリムーバブルメディアカートリッジを含み得る。本発明の特定の実施形態の機能を実現するデータベース及びモジュールは、1つまたは複数のCD−ROMなどのコンピュータ可読媒体上に提供されてもよく、ファイル記憶サブシステム128に記憶されてもよい。ホストメモリ126は、特に、プロセッササブシステム114によって実行されることで本明細書に記載のような機能をコンピュータシステムに動作または実行させるコンピュータ命令を含む。本明細書において、「ホスト」または「コンピュータ」の中または上で動作すると言われる処理及びソフトウェアは、命令及びデータなどのための他のローカルまたはリモートの記憶装置を含むホストメモリサブシステム126内で、コンピュータ命令及びデータに応答してプロセッササブシステム114上で実行される。
バスサブシステム112は、コンピュータシステム110の様々な構成要素及びサブシステムを意図された通りに互いに通信させるための機構を提供する。バスサブシステム112は、単一のバスとして概略的に示されているが、バスサブシステムの別の実施形態では複数のバスを使用してもよい。
コンピュータシステム110自体は、パーソナルコンピュータ、ポータブルコンピュータ、ワークステーション、コンピュータ端末、ネットワークコンピュータ、テレビジョン、メインフレーム、サーバファームまたは任意の他のデータ処理システムあるいはユーザ端末を含む様々なタイプのものとなり得る。コンピュータ及びネットワークの常に変化する性質のため、図8に示すコンピュータシステム110の説明は、本発明の特定の実施形態を説明するための特定の例のみを意図したものである。コンピュータシステム110の多くの他の形態では、図8に示されたコンピュータシステムよりも多いまたは少ない構成要素を有し得る。
集積回路の製造フロー
図9は、本技術の特徴を組み込んだ例示的な集積回路の設計フローを簡略化した表現を示している。上段において、プロセスは製品アイデアから始まり(ステップ200)、EDA(Electronic Design Automation)ソフトウェア設計プロセス(ステップ210)で実現される。設計が確定されると、テープアウトされ得る(ステップ240)。テープアウトの後、製造プロセス(ステップ250)、パッケージング及びアセンブリプロセス(ステップ260)を経て、最終的に集積回路チップ(結果270)が完成する。
EDAソフトウェア設計プロセス(ステップ210)は、実際にはいくつかのステップ212〜230で構成されているが、簡略化のために線で示している。実際の集積回路設計プロセスでは、特定の設計について、特定のテストをパスするまでステップをやり直さなければならない場合がある。同様に、実際の設計プロセスでは、これらのステップは異なる順序及び組み合わせで行われてもよい。したがって、この説明は、特定の集積回路のための特定のまたは推奨の設計フローではなく、文脈及び一般的な説明の一手段として提供されたものである。
ここで、EDAソフトウェア設計プロセス(ステップ210)を構成するステップの簡単な説明を提供する。
システム設計(ステップ212):設計者は、実装したい機能を表すとともに、機能の改善やコストの検査などのための仮定的(what−if)計画を実行し得る。ハードウェア−ソフトウェアアーキテクチャの分割は、この段階で行われ得る。このステップで使用可能であるシノプシス社のEDAソフトウェア製品の例には、Model Architect、Saber、System Studio及びDesignWareの製品が含まれる。
論理設計及び機能検証(ステップ214):この段階では、システム内のモジュールのためのVHDLまたはVerilogコードが書き込まれ、設計の機能精度が検査される。より具体的には、特定の入力刺激に応答して正しい出力を生成するように設計が検査される。このステップで使用可能であるシノプシス社のEDAソフトウェア製品の例には、VCS、VERA、DesignWare、Magellan、Formality、ESP及びLEDAの製品が含まれる。
テスト用の合成及び設計(ステップ216):ここでは、VHDL/Verilogがネットリストに変換される。ネットリストは、対象技術に対して最適化され得る。さらに、完成品のチップの検査を可能にするテストの設計及び実装が行われる。このステップで使用可能であるシノプシス社のEDAソフトウェア製品の例には、DesignCompiler、Physical Compiler、Test Compiler、Power Compiler、FPGA Compiler、Tetramax及びDesignWareの製品が含まれる。
ネットリスト検証(ステップ218):このステップでは、タイミングの制約の遵守とVHDL/Verilogソースコードの対応のためにネットリストが検査される。このステップで使用可能であるシノプシス社のEDAソフトウェア製品の例には、Formality、PrimeTime及びVCSの製品が含まれる。
設計計画(ステップ220):ここでは、チップの全体的なフロアプランが、構築されるとともにタイミング及びトップレベルルーティングのために分析される。このステップで使用可能であるシノプシス社のEDAソフトウェア製品の例には、Astro及びIC Compilerの製品が含まれる。
物理的実装(ステップ222):このステップでは、配置(回路素子の位置決め)及びルーティング(同じものの接続)が行われる。このステップで使用可能であるシノプシス社のEDAソフトウェア製品の例には、Astro及びIC Compilerの製品が含まれる。
分析及び抽出(ステップ224):このステップでは、回路機能がトランジスタレベルで検証され、これにより仮定的(what−if)改善が可能になる。このステップで使用可能であるシノプシス社のEDAソフトウェア製品の例には、AstroRail、PrimeRail、Primetime及びStar RC/XTの製品が含まれる。
物理的検証(ステップ226):このステップでは、製造、電気的問題、リソグラフィの問題及び電気回路の正確性を保証するために、様々な検査機能が実行される。このステップで使用可能であるシノプシス社のEDAソフトウェア製品の例には、Herculesの製品が含まれる。
テープアウト(ステップ227):このステップは、完成品のチップを製造するためのリソグラフィで使用されるマスクの製造のための「テープアウト」データを提供する。このステップで使用可能であるシノプシス社のEDAソフトウェア製品の例には、CATS系の製品が含まれる。
解像度向上(ステップ228):このステップは、設計の製造可能性を改善するためのレイアウトの幾何学的操作を含む。このステップで使用可能であるシノプシス社のEDAソフトウェア製品の例には、Proteus、ProteusAF及びPSMGenの製品が含まれる。
マスクデータの準備(ステップ230):このステップは、完成品のチップを製造するためのリソグラフィで使用されるマスクの製造のための「テープアウト」データを提供する。このステップで使用可能であるシノプシス社のEDAソフトウェア製品の例には、CATS系の製品が含まれる。
典型的な集積回路製造フローは、以下のような並列フローも含む。
(1)集積回路を製造するための個々の処理ステップの開発。これは、シノプシスのツール“Sentaurus Process”、“Sentaurus Topography”、“Sentaurus Lithography”でモデル化され得る。ここでの入力情報には、マスクまたはレイアウト情報や、温度、反応炉環境、注入エネルギーなどの処理状態が含まれる。出力情報は、最終形状、ドーピングプロファイルまたは応力分布である。本発明の態様は、製造フローのこのステップで使用され得る。
(2)個々の処理ステップを完全な処理フローに統合。これは、シノプシスのツール“Sentaurus Process”でモデル化され得る。ここでの入力情報には、レイアウト情報及び適切な順番である処理ステップの集まりが含まれる。出力には、トランジスタの形状、ドーピングプロファイル及び応力分布と、トランジスタの間隔が含まれる。本発明の態様は、製造フローのこのステップにおいても使用され得る。
(3)このプロセスフローで製造されたトランジスタの性能の分析。これは、シノプシスのツール“Sentaurus Device”を使って行われ得る。ここでの入力情報には、ステップ(2)の出力と、トランジスタの端子に印加されるバイアスが含まれる。出力情報には、それぞれのバイアスの組み合わせにおける電流及び容量が含まれる。
(4)必要に応じた、所望のトランジスタの性能を達成するための処理ステップ及び処理フローの変更。これは、上述したシノプシスのツールを使用して反復的に行われ得る。
処理フローが準備されると、様々な企業の様々な設計者からの複数の回路設計を製造するために使用され得る。EDAフロー212−230は、このような設計者に使用され得る。ここで説明する並列フローは、設計者からの設計を製造するために使用可能な処理フローを開発するために、製造工場で使用される。処理フロー及びステップ230で作成されたマスクの組み合わせは、任意の特定の回路を製造するために使用される。設計者が異なる会社(例えば工場を持たない会社)にいる場合、通常はこの並列処理フローを実行するのは製造工場であるが、典型的には工場を持たない会社によって図9の処理ステップが実行される。集積回路が、工場を持たない会社と製造工場の組み合わせではなくIDM(Integrated Device manufacture)会社で製造される場合、上述の両方の並列フローは同じIDM会社で行われる。
これらのツールと212−230のEDAツールとの間には仲立ちもある。この仲立ちとは、シノプシスのツール「Seismos」であり、これは特定の回路設計及びレイアウトに小型の近接モデルを適用して、ネットリストとともに回路内の個々のトランジスタのインスタンスパラメータを、その近傍及び応力(材料変換応力を含む)の関数として取得するものである。このネットリストは、分析ステップ224で使用される。
本出願人は、本明細書に記載の独立した個々の特徴及び2つ以上のそのような特徴の任意の組合せを、当業者における共通の一般知識に照らして本明細書の全体に基づいて実施することができる範囲で開示しており、そのような特徴または特徴の組み合わせが本明細書に記載のいかなる問題を解決するかどうかにかかわらず、本発明の特許請求の範囲の限定にはならない。本出願人は、本発明の態様が、そのような特徴または特徴の組み合わせのいずれかから構成され得ることを示している。前述の説明を考慮すれば、本発明の範囲内で様々な変更が可能であることは、当業者には明らかであろう。
図10は、拡散プロファイルリミクシングの効果を示す一連のグラフである。
図11は、図10に対応する、拡散プロファイルリミクシングの効果を示す一連の濃度グラフである。
リミックス操作は、活性領域と素子分離領域との間の遷移領域に現れるドーピングアーチファクトを解決する。
この例は、STI(Shallow Trench Isolation oxide)に重なるスペーサを有するゲートを示している。図10において、リミックス前のプロファイル1002は、ドーパントが絶縁体中で不活性であるから、STI領域(通常は酸化物)内でのゼロ活性ドーピング濃度を示すためにSTIの底部で終わっている。活性プロファイル1001は、Si表面まで延在する。これらの2つのプロファイル1001及び1002を使用して活性領域及び素子分離プロファイルを合成すると、アーチファクト1105及び1106は、活性ドーパント濃度がSTIの端部付近で異常に急落する(STIの下側における約1017cm−3からSTIの両側にあるSiの直下における約5×1016cm−3まで)ことを示している図11のようになる。図11の1107及び1108に示すように、プロファイル1004をSi表面まで拡張するとともにこのプロファイルを使用して活性領域及び素子分離プロファイル1003及び1004を合成することにより、このアーチファクトが解決される。結果として生じる1Dプロファイルでは、STIの端部付近における活性ドーパント濃度の異常な急落が解決されている。
以下のように、2D横方向プロファイルを生成する代替手段が議論されている。
図12は、1D横方向プロファイルからの減衰長パラメータの抽出を示している。
この例は、異なるドーパントであるホウ素及びヒ素の横方向プロファイルと、それぞれの拡散パラメータ(この場合には誤差関数の減衰長)を示している。図12において、プロファイル164はホウ素のシミュレートした横方向プロファイルであり、168はホウ素のフィットした横方向プロファイルである。プロファイル162はヒ素のシミュレートした横方向プロファイルであり、166はヒ素のフィットした横方向プロファイルである。以下の1Dフィットプロファイルが使用されている。
図13a〜dは、以下の図面のいくつかで使用されるリソグラフィプロセスフローの一部の斜視図を示している。図13aでは、領域304ではなく領域302を覆うように、リソグラフィによってフォトレジストが形成される。図13bでは、フォトレジストによって覆われていない領域304においてシリコンがエッチングされ、エッチング領域306が得られる。図13cでは、フォトレジストが除去され、除去領域308及びエッチング領域306が残る。図13dでは、エッチング領域306に酸化物が析出して、酸化物領域310が形成される。図13eは、除去領域308及び酸化物領域310を有する図13dのフラット2Dスライスを示している。
図14は、図13a〜dのリソグラフィプロセスおよび図13eのフラット2Dスライスに関連する初期ドーパント濃度を示す。拡散の前において、ホウ素濃度は、酸化物領域410では1016cm−3であり、除去領域のシリコン408ではゼロである。
図15〜16は、2D横方向プロファイルを生成する一実施形態を示しており、2D横方向プロファイルを生成するために3Dメッシュが生成される。
図15aは、畳み込み技術の良好な結果を表すシャープマスクイメージを示している。マスクは、一般に、図15aのような基本的な形状に分解され得る。図15bは、ドーパントの動きを表すための2D横方向関数、この場合はガウス関数を示しており、以下の形式を有している。
標準偏差σは、拡散長DL/√2である。
2D横方向プロファイルを生成するために、2Dマスクまたはマスクから得られる2Dフォトレジストは、2D横方向関数と畳み込まれる。図15cは、ガウスぼかしの畳み込み結果を示している。
図16は、ガウスぼかしによって決定される様々な深さにおける注入ドーパント濃度を有する3Dメッシュを示している。3Dメッシュのスケールは、ピーク濃度が1になるように正規化されている。
図17〜18は、2D横方向プロファイルを生成するために3Dメッシュではなく2Dメッシュが生成され得る、2D横方向プロファイルの生成の別の実施形態を示している。
図17aは、拡散技術の良好な結果を表すシャープマスクイメージを示している。マスクは、一般に、図15aのような基本的な形状に分解され得る。図17bは、ドーパントの動きを表すための拡散方程式を示しており、以下の形式を有する。
1D拡散式は以下の通りである。
Dは、拡散定数である。
2D横方向プロファイルを生成するために、拡散方程式の解が使用される。図15cは、図17aのシャープマスクイメージによって表される拡散の初期状態から得られる拡散方程式の解を示している。
この例では、マスク平面内において1秒間の拡散方程式が解かれる。拡散係数が一定であって拡散長(DL)の1/4に等しい場合、図15〜16の代替である分析的注入と同じ分布結果が得られる。
1D拡散方程式の解は以下の通りである。
便宜上、1秒を選択しているが、拡散係数及び拡散長と等しい拡散時間との積がより結果を決定付ける。
2D拡散式は以下の通りである。
2D拡散式は、1D拡散式と同様の解を提供するが、円筒形分布を有する。
図18は、拡散方程式の解によって決定される、注入ドーパント濃度を有する2Dメッシュを示している。2Dメッシュのスケールは、ピーク濃度が1になるように正規化されている。
畳み込み及び拡散方程式の両方の方法は同じ結果になるが、後者は、3Dメッシュを必要としないことから自然に速くて安定であるため、好ましい。
図19は、図1の3Dドーパント分布を完成させるステップをさらに詳細に示した簡略化した処理フローであり、図6と同様であるが畳み込みよりはむしろ拡散に基づいたものである。
処理フローは、図6と図19とで同様である。しかし、76において、2D横方向関数が拡散方程式の解に基づいている。79において、畳み込みの代わりに、2D横方向プロファイルは、拡散方程式の解に基づき得る2D横方向関数から生成される(特定のドーパントの注入のためのマスクまたは特定の酸化のためのマスクに基づいたフォトレジスト層のマスクに基づく初期ドーパント状態を用いて、2D横方向プロファイルが生成される)。
本発明の好ましい実施形態に関する前述の説明は、例示及び説明のために提供されたものである。本発明が開示された詳細な形態に限定されるまたは網羅されることを意図するものではない。多くの修正及び変更が当業者において容易に分かるであろうことは、明らかである。さらに、限定を伴うことなく、本特許出願の背景技術の欄において記載され、示唆され、または援用される任意の及び全ての変形は、本発明の実施形態の本明細書における説明に対して具体的に援用される。さらに、任意の一実施形態に関して本明細書に記載され、示唆され、または援用される任意の及び全ての変形も、他の全ての実施形態に関して教示されているとみなされるべきである。本明細書に記載された実施形態は、本発明の原理及びその実用的な応用を最もよく説明するために選択及び記載されているから、当業者は、様々な実施形態について本発明を理解することが可能であるとともに、意図された特定の用途に適した様々な変形を行うことが可能である。本発明の範囲は、以下の特許請求の範囲およびその均等物によって定義されることが意図される。

Claims (13)

  1. プロセッサによって実行されると、処理が行われる集積回路の第1表現を、処理が行われる前記集積回路の前記第1表現に対してさらなるドーパントを含む第2表現に変換する、複数の命令を記録している非一過性のコンピュータ可読媒体であって、
    第1ドーパントの一次元横方向プロファイル及び前記第1ドーパントの一次元深さプロファイルを生成するための、第1セットの処理状態における前記第1ドーパントの第1添加の二次元縦方向処理シミュレーションの実行と、
    前記一次元横方向プロファイルからの拡散長データを用いてカスタマイズされた少なくとも1つの拡散方程式を用いた、前記第1ドーパントに対応する第1マスクを有する前記第1セットの処理状態における前記第1ドーパントの添加からの二次元横方向ドーパントプロファイルの生成と、
    前記ドーパントの前記二次元横方向プロファイルと前記ドーパントの前記一次元深さプロファイルとの組み合わせによる、前記第1マスクを有する前記第1セットの処理状態における前記第1ドーパントの添加からの三次元ドーパント分布の生成と、
    処理が行われる前記集積回路の前記第1表現を、前記三次元ドーパント分布を前記第1表現に追加して、処理が行われる前記集積回路の前記第2表現に変換すること、
    を実行する命令を含む媒体。
  2. 前記二次元縦方向処理シミュレーションが、前記第1マスクとは異なる別のマスクを用いて実行される、請求項1に記載の媒体。
  3. 前記三次元ドーパント分布が、前記第1ドーパントの量を保存する、請求項1に記載の媒体。
  4. 前記第1セットの状態は、前記第1ドーパントの前記第1添加の後に他の熱処理を組み込んだ終了処理状態であり、前記他の熱処理は、前記第1ドーパントの別の添加及び別のドーパントの添加の少なくとも1つと関連する、請求項1に記載の媒体。
  5. 前記一次元横方向プロファイルが、表面深さにおける前記二次元縦方向処理シミュレーションの結果から選択される、請求項1に記載の媒体。
  6. 前記二次元横方向ドーパントプロファイルがフィールド酸化とハードマスク酸化とで異なり、前記一次元深さプロファイルがフィールド酸化とハードマスク酸化とで異なる、請求項1に記載の媒体。
  7. 前記拡散長データが前記拡散方程式の拡散定数に比例する、請求項1に記載の媒体。
  8. 前記第1マスクをLOCOSマスクに重なる第2マスクと前記LOCOSマスクに重ならない第3マスクに分割し、前記第2マスク及び前記第3マスクに対して実行される異なる横方向拡散関数との別々の畳み込みを、
    前記命令がさらに実行する、請求項1に記載の媒体。
  9. プロセッサによって実行されると、処理が行われる集積回路の第1表現を、処理が行われる前記集積回路処理の前記第1表現に対してさらなるドーパントを含む第2表現に変換する、複数の命令を記録している非一過性のコンピュータ可読媒体であって、
    第1ドーパントの一次元横方向プロファイル及び前記第1ドーパントの一次元深さプロファイルを生成するための、第1セットの処理状態における前記第1ドーパントの第1添加の二次元縦方向処理シミュレーションの実行と、
    前記第1ドーパントに対応する第1マスクと前記一次元横方向プロファイルからの拡散データを用いてカスタマイズされた横方向拡散関数とを二次元で畳み込むことによる、前記第1マスクを有する前記第1セットの処理状態における前記第1ドーパントの添加からの二次元横方向ドーパントプロファイルの生成と、
    前記ドーパントの前記二次元横方向プロファイルと前記ドーパントの前記一次元深さプロファイルとの組み合わせによる、前記第1マスクを有する前記第1セットの処理状態における前記第1ドーパントの添加からの三次元ドーパント分布の生成と、
    処理が行われる前記集積回路の前記第1表現を、前記三次元ドーパント分布を前記第1表現に追加して、処理が行われる前記集積回路の前記第2表現に変換すること、
    を実行する命令を含む媒体。
  10. 前記第1セットの処理状態における前記第1ドーパントの前記第1添加を表現する前記第1ドーパントの前記一次元横方向プロファイル及び前記第1ドーパントの前記一次元深さプロファイルの読出と、
    前記第1ドーパントに対応する前記第1マスクを有する前記第1セットの処理状態における前記第1ドーパントの添加を表現する前記第1ドーパントの前記二次元横方向ドーパントプロファイルの読出と、
    を実行する命令を含む、請求項1またはに記載の媒体。
  11. 前記拡散データは、少なくとも誤差関数erfに対する前記一次元横方向プロファイルのフィッティングによって生成されるパラメータである、請求項に記載の媒体。
  12. 前記横方向拡散関数がガウシアンである、請求項に記載の媒体。
  13. 集積回路処理をシミュレートするためのシステムであって、
    メモリと、
    前記メモリに接続されて、処理が行われる集積回路の第1表現を、処理が行われる前記集積回路の前記第1表現に対してさらなるドーパントを含む第2表現に変換するように構成されるとともに、請求項1、または10に記載の前記命令を実行するデータプロセッサと、を備えるシステム。
JP2017509604A 2014-05-02 2015-04-29 3次元tcadシミュレーション Active JP6393407B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201461987766P 2014-05-02 2014-05-02
US61/987,766 2014-05-02
US201462011724P 2014-06-13 2014-06-13
US62/011,724 2014-06-13
US201462016943P 2014-06-25 2014-06-25
US62/016,943 2014-06-25
PCT/US2015/028276 WO2015168273A1 (en) 2014-05-02 2015-04-29 3d tcad simulation

Publications (2)

Publication Number Publication Date
JP2017520127A JP2017520127A (ja) 2017-07-20
JP6393407B2 true JP6393407B2 (ja) 2018-09-19

Family

ID=54355419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017509604A Active JP6393407B2 (ja) 2014-05-02 2015-04-29 3次元tcadシミュレーション

Country Status (6)

Country Link
US (1) US10410862B2 (ja)
EP (1) EP3138028A4 (ja)
JP (1) JP6393407B2 (ja)
CN (1) CN106415553B (ja)
TW (1) TWI576715B (ja)
WO (1) WO2015168273A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10411135B2 (en) 2015-06-08 2019-09-10 Synopsys, Inc. Substrates and transistors with 2D material channels on 3D geometries
KR102580947B1 (ko) * 2018-06-29 2023-09-20 삼성전자주식회사 추출된 모델 파라미터를 이용하여 집적 회로를 설계하기 위한 컴퓨팅 시스템 및 이를 이용한 집적 회로의 제조 방법
US11693386B2 (en) 2019-08-27 2023-07-04 Samsung Eleotronics Co., Ltd. Method and electronic device for guiding semiconductor manufacturing process

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4536945A (en) * 1983-11-02 1985-08-27 National Semiconductor Corporation Process for producing CMOS structures with Schottky bipolar transistors
US5245543A (en) * 1990-12-21 1993-09-14 Texas Instruments Incorporated Method and apparatus for integrated circuit design
JPH06290240A (ja) 1993-03-31 1994-10-18 Toshiba Corp シミュレーション方法
JP3325465B2 (ja) 1996-08-22 2002-09-17 株式会社東芝 形状シミュレーション方法
US6362080B1 (en) 2000-07-11 2002-03-26 National Semiconductor Corporation Formation of a vertical junction through process simulation based optimization of implant doses and energies
US6826517B2 (en) 2000-12-21 2004-11-30 Kabushiki Kaisha Toshiba Method and apparatus for simulating manufacturing, electrical and physical characteristics of a semiconductor device
US7100131B2 (en) * 2002-11-07 2006-08-29 Semiconductor Energy/Laboratory Co., Ltd. Evaluation method of semiconductor device, manufacturing method of the semiconductor device, design management system of device comprising the semiconductor device, dose amount control program for the semiconductor device, computer-readable recording medium recording the program, and dose amount control apparatus
US7091556B2 (en) * 2003-12-24 2006-08-15 Texas Instruments Incorporated High voltage drain-extended transistor
JP2005217230A (ja) 2004-01-30 2005-08-11 Toshiba Corp イオン注入シミュレーション装置、イオン注入シミュレーション方法、イオン注入シミュレーションプログラム及びイオン注入シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体
US7304354B2 (en) 2004-02-17 2007-12-04 Silicon Space Technology Corp. Buried guard ring and radiation hardened isolation structures and fabrication methods
CN103646848B (zh) 2004-06-04 2018-06-05 伊利诺伊大学评议会 组装可印刷半导体元件和制造电子器件的方法
US7846822B2 (en) * 2004-07-30 2010-12-07 The Board Of Trustees Of The University Of Illinois Methods for controlling dopant concentration and activation in semiconductor structures
JP2007019173A (ja) 2005-07-06 2007-01-25 Matsushita Electric Ind Co Ltd 不純物拡散シミュレーション方法、不純物拡散シミュレーション装置、及び、不純物拡散シミュレーションプログラム
WO2008030960A2 (en) 2006-09-06 2008-03-13 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
CN103080725B (zh) 2010-07-21 2016-08-10 Imec公司 用于确定有效掺杂物分布的方法
JP2012209536A (ja) 2011-03-11 2012-10-25 Sony Corp イオン注入シミュレーション方法及びイオン注入シミュレーション装置、半導体装置の製造方法、半導体装置の設計方法

Also Published As

Publication number Publication date
JP2017520127A (ja) 2017-07-20
EP3138028A4 (en) 2018-01-24
WO2015168273A1 (en) 2015-11-05
US10410862B2 (en) 2019-09-10
US20150317420A1 (en) 2015-11-05
EP3138028A1 (en) 2017-03-08
CN106415553B (zh) 2020-06-02
TW201606546A (zh) 2016-02-16
TWI576715B (zh) 2017-04-01
CN106415553A (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
KR102396699B1 (ko) 셀 레벨 레이아웃 의존성 응력 효과들을 사용하는 셀의 배치 및 라우팅
US20110161907A1 (en) Practical Approach to Layout Migration
CN102652316B (zh) 知晓光学邻近校正的集成电路设计优化
US8423941B2 (en) Structural migration of integrated circuit layout
TWI448915B (zh) 用以實施虛擬填充於設計佈局中以達成目標密度之由電腦執行的方法和裝置,及電腦可讀取儲存媒體
US10606968B2 (en) Atomic scale grid for modeling semiconductor structures and fabrication processes
US8201111B2 (en) Table-based DFM for accurate post-layout analysis
US9477798B1 (en) Moving mesh system and method for finite element/finite volume simulations
JP6393407B2 (ja) 3次元tcadシミュレーション
US8627253B2 (en) Method for substrate noise analysis
US20240028810A1 (en) Automatic generation of layouts for analog integrated circuits
US7996795B2 (en) Method and apparatus for performing stress modeling of integrated circuit material undergoing material conversion
CN108369610B (zh) 原子结构优化
US8650020B1 (en) Modeling second order effects for simulating transistor behavior
US10483171B2 (en) Method and apparatus with channel stop doped devices
US9747403B2 (en) Power-and-ground (PG) network characterization and distributed PG network creation for hierarchical circuit designs
Li et al. Variability-aware double-patterning layout optimization for analog circuits
CN111143767A (zh) 统计模型的开发方法及开发系统
Tang et al. Layout optimization based on a generalized process variability model
Salem Electrical Design for Manufacturability Solutions: Fast Systematic Variation Analysis and Design Enhancement Techniques

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180824

R150 Certificate of patent or registration of utility model

Ref document number: 6393407

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250