CN100364140C - 成膜用精密掩模及其制造方法、电致发光装置及制造方法 - Google Patents

成膜用精密掩模及其制造方法、电致发光装置及制造方法 Download PDF

Info

Publication number
CN100364140C
CN100364140C CNB200410001843XA CN200410001843A CN100364140C CN 100364140 C CN100364140 C CN 100364140C CN B200410001843X A CNB200410001843X A CN B200410001843XA CN 200410001843 A CN200410001843 A CN 200410001843A CN 100364140 C CN100364140 C CN 100364140C
Authority
CN
China
Prior art keywords
mask
film forming
mask substrate
precision
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB200410001843XA
Other languages
English (en)
Other versions
CN1518399A (zh
Inventor
四谷真一
桑原贵之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhiji Shidun Technology Co ltd
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1518399A publication Critical patent/CN1518399A/zh
Application granted granted Critical
Publication of CN100364140C publication Critical patent/CN100364140C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/12—Organic material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提供一种成膜用精密掩模。具有以规定的间隔平行配置，形成多个第一开口部(2)的第一梁(3)；在第一梁(3)之上，与该第一梁(3)交叉配置形成多个第二开口部(4)的1或多个第二梁(5)；第一梁(3)和第二梁(5)在交叉部分连结。由此可在有机EL显示装置的发光层等的蒸镀时，与玻璃基板的对位容易，并且能形成强度充分并且正确的蒸镀图形的成膜用精密掩模。另外，本发明还提供简单并且可靠地制造这样的成膜用精密掩模的方法、有机EL显示装置及其制造方法、具有有机EL显示装置的电子仪器。

Description

成膜用精密掩模及其制造方法、电致发光装置及制造方法
技术领域
本发明涉及在形成有机电致发光(以下称作有机EL)显示装置的空穴输送层、发光层等时使用的成膜用精密掩模及其制造方法、有机EL显示装置及其制造方法、具有有机EL显示装置的电子仪器。
背景技术
在以往覆盖用掩模中，存在用氢氧化钾湿蚀刻(100)面方位单晶硅片，使中央部分变薄，通过干蚀刻形成与有机EL显示装置的各像素对应的覆盖用开口部的掩模(例如，参照专利文献1)。此外，覆盖用掩模相当于本发明的成膜用精密掩模。
此外，在以往的蒸镀掩模中，存在用氢氧化钾湿蚀刻(100)面方位，产生薄的部分，通过用氢氧化钾湿蚀刻，形成蒸镀图形(开口部)的蒸镀掩模(例如，参照专利文献2)。此外，蒸镀掩模相当于本发明的成膜用精密掩模。
在以往的有机EL显示装置用的由单晶硅构成的成膜用精密掩模中，如图10所示，排列形成多个能在一次中形成与红、蓝、绿对应的在纵向排列的像素的宽度数十微米的细长开口部。
[专利文献1]
特开2001-185350号公报(第七页，图1)
[专利文献2]
特开平4-236758号公报(第四页，图1)
在用以往的覆盖用掩模形成了与有机EL显示装置的各像素对应的覆盖用开口部时(例如参照专利文献1)，在蒸镀发光层等时，有必要在纵横两方向上，在±5微米以内，把使蒸镀物蒸镀的玻璃基板和覆盖用掩模对位，因为有必要在真空蒸镀室内进行它，所以存在无法提高生产效率的问题。
此外，在蚀刻以往的(100)面方位单晶硅片，形成开口部的蒸镀掩模中(例如，参照专利文献2)，如图10所示，如果要并列形成多个宽度数十微米的细长开口部，则位于开口部间的硅细，所以在强度弱，导致变形，存在无法形成正确的蒸镀图形的问题。
发明内容
本发明的目的在于：提供在有机EL显示装置的发光层等的蒸镀时，与玻璃基板的对位容易，此外能形成强度充分并且正确的蒸镀图形的成膜用精密掩模。其目的还在于：提供简单并且可靠地制造这样的成膜用精密掩模的方法、有机EL显示装置及其制造方法、具有有机EL显示装置的电子仪器。
本发明的成膜用精密掩模包括：以规定的间隔平行配置，形成多个第一开口部的第一梁；在第一梁上，与该第一梁交叉配置，形成多个第二开口部的一个或多个第二梁；第一梁和第二梁在交叉部分连结。
在本发明中形成第二开口部的第二梁实现形成第一开口部的第一梁的增强材料的作用。此外，第一开口部为宽度数十微米，纵向数厘米以上的非常细长的开口。第一梁和第二梁连结，第二梁实现增强材料的作用，从而第一梁不会变形，能形成正确的蒸镀图形。此外，第一开口部为非常细长的形状，如下所示，在发光层等的蒸镀时，玻璃基板和成膜用精密掩模的对位容易。
此外，在本发明的成膜用精密掩模中，第一梁和第二梁与掩模基板一体形成。
在本发明中，第一梁和第二梁与掩模基板一体形成，所以变为高精度、刚性强的成膜用精密掩模。
此外，本发明的成膜用精密掩模中，掩模基板由单晶硅构成。
在本发明中，掩模基板由单晶硅构成，所以高精度，刚性腔，能通过湿蚀刻容易地制造成膜用精密掩模。
此外，本发明的成膜用精密掩模中，第一梁的侧面和第二梁的侧面的一方或双方是111面方位。
在本发明中，第一梁的侧面和第二梁的侧面的一方或双方是(111)面方位，在形成第一开口部或第二开口部时，通过用氢氧化钾等对由单晶硅构成的掩模基板进行各向异性蚀刻，能容易地制造成膜用精密掩模。
此外，本发明的成膜用精密掩模中，所述掩模基板单晶硅构成，由用(111)面方位单晶硅一体形成的掩模基板构成，具有：以与掩模基板的(110)面垂直的(111)面为侧面的所述第一梁；与第一梁交叉，以与掩模基板的(110)面垂直的(111)面为侧面的第二梁。
在本发明中，形成掩模基板的第二开口部的第二梁实现形成的第一开口部的第一梁的增强材料的作用。第一梁和第二梁连结，通过第二梁实现一梁的增强材料的作用，第一梁不会变形，能形成正确的蒸镀图形。此外，第一梁的侧面和第二梁的侧面双方为(111)面方位，在形成第一开口部或第二开口部时，通过用氢氧化钾等对硅片进行湿蚀刻，能容易地制造成膜用精密掩模。
此外，本发明的成膜用精密掩模中，由单晶硅片构成的掩模基板的含氧浓度为1.7×1018atm/cm3以下。
在本发明中，通过对单晶硅片使用含氧浓度低的，在制造成膜用精密掩模的过程中，抑制掩模基板变为高温时的结晶缺陷的生长，能制造更高精度的成膜用精密掩模。
此外，本发明的成膜用精密掩的制造方法包括：在由单晶硅形成的掩模基板上形成蚀刻保护膜的步骤；在掩模基板的背面一侧表面，对蚀刻保护膜构图，形成相当于由第一梁划分的多个第一开口部的形状，在掩模基板的表面一侧表面，对蚀刻保护膜构图，形成相当于由第二梁划分的多个第二开口部的形状；除去构图的部分的蚀刻保护膜的步骤；通过蚀刻形成第一开口部和第二开口部的步骤。
在本发明中，在单晶硅片的表面背面等两面形成蚀刻保护膜，用光刻对蚀刻保护膜构图，通过蚀刻除去构图的部分，从该蚀刻保护膜的除去的部分，通过各向异性蚀刻形成开口部。通过具有这样的步骤的制造方法，能简单并且可靠地制造能形成正确的蒸镀图形的成膜用精密掩模。
此外，本发明的成膜用精密掩模的制造方法在对由单晶硅形成的掩模基板上形成蚀刻保护膜的步骤中，把掩模基板加热到500℃以上，然后把掩模基板冷却，当掩模基板的温度处于500～800℃之间时，采用平均3℃/分钟以上的冷却速度。
在本发明中，当掩模基板的温度处于500～800℃之间时，采用平均3℃/分钟以上的冷却速度，能快速通过结晶缺陷最容易生长的温度区域，能制造更高精度的成膜用精密掩模。
此外，本发明的成膜用精密掩模的制造方法在对由单晶硅形成的掩模基板上形成蚀刻保护膜的步骤中，通过热氧化形成蚀刻保护膜，然后冷却掩模基板，当掩模基板的温度处于500～800℃之间时，采用平均3℃/分钟以上的冷却速度。
在本发明中，当掩模基板的温度处于500～800℃之间时，采用平均3℃/分钟以上的冷却速度，能快速通过结晶缺陷最容易生长的温度区域，能制造更高精度的成膜用精密掩模。
此外，使用所述成膜用精密掩模制造了本发明的电致发光显示装置。
本发明的电致发光显示装置如上所述，使用精度高，并且在发光层的蒸镀时与玻璃基板的对位容易的成膜用精密掩模制造，所以是形成了正确的蒸镀图形的高质量的装置。
此外，本发明的电致发光显示装置的制造方法把所述成膜用精密掩模配置在玻璃基板的规定的位置，形成电致发光层。
本发明的电致发光显示装置如上所述，使用精度高，并且在发光层的蒸镀时与玻璃基板的对位容易的成膜用精密掩模制造，所以是形成了正确的蒸镀图形的高质量的装置。
此外，是简单的制造方法，所以能抑制成本。
此外，具有本发明的电致发光显示装置的电子仪器使用所述成膜用精密掩模形成电致发光层。
具有本发明的电致发光显示装置的电子仪器具有形成了所述正确的蒸镀图形的高质量的电致发光显示装置，此外，电致发光显示装置的制造容易，所以能把成本抑制在很低。
附图说明
图1是本发明实施例1的成膜用精密掩模的模式图。
图2是本发明有机EL显示装置的像素部分的剖视图。
图3是表示本发明成膜用精密掩模的制造方法的图。
图4是表示图3(a)的热氧化中的温度变化的图。
图5是表示掩模基板的表面一侧表面的图形的图。
图6是表示掩模基板的背面一侧表面的图形的图。
图7是比较有机EL显示装置的像素排列的图。
图8是表示蒸镀时的玻璃基板和成膜用精密掩模的位置的图。
图9是表示本发明实施例5的电子仪器的图。
图10是表示以往的成膜用精密掩模的图。
图中：1-掩模基板；2-第一开口部；3-第一梁；4-第二开口部；5-第二梁；6-玻璃基板；7-TFT布线层；8-平坦化绝缘层；9-ITO层；10-氧化硅层；11-空穴输送层；12-发光层；13-电子注入层；14-ITO层；15-透明密封膜；17-蚀刻保护膜；20-对齐标记；21R-红色像素；21G-绿色像素；21B-蓝色像素。
具体实施方式
图1是本发明实施例1的成膜用精密掩模的模式图。此外，图1在A-A面切断，但是未图示的部分与图1同样。对着把单晶硅切断为长方形的掩模基板1的背面一侧表面，存在以规定的间隔平行配置的第一梁3，在其间形成多个第一开口部2。此外，对着掩模基板1的表面一侧表面，存在第二梁5，在其间形成多个第二开口部4。第一梁3和第二梁5从由单晶硅构成的掩模基板1-体形成，在以下的实施例3中表示其制造方法。在第一梁3和第二梁5交叉的部分，第一梁3的上表面和第二梁5的下表面变为连结的状态。当蒸镀有机EL材料时，使第一梁3挨着被蒸镀物。
图1模式地描画了成膜用精密掩模，一般，第一开口部2的横向宽度D为数微米到数十微米，第一梁3DE的横向宽度为第一开口部2的横向宽度的2倍程度。此外，第一开口部2的纵向长度一般是数厘米到数十厘米，第一开口部2为非常细长的形状。
此外，图1的本实施例1的成膜用精密掩模是从(111)面方位的单晶硅片切出掩模基板1而制造的。此外，第一梁3的侧面为与掩模基板的表面的(110)面垂直的(111)面，第二梁5的侧面与第一梁3的侧面交叉，垂直于掩模基板的表面的(111)面。此外，梁的侧面意味着不对着掩模基板1的表面一侧表面和背面一侧表面的面、不对着第一开口部以及第二开口部的面。在制造该成膜用精密掩模时，例如从表面为(110)面的单晶硅片切出成为掩模基板1的长方形的单晶硅就可以了。此外，能通过基于氢氧化钾等的各向异性蚀刻，容易形成第一开口部2和第二开口部4。在后面的实施例2中详细描述本发明的成膜用精密掩模的制造方法。
此外，在本实施例1中，第一梁3的侧面和第二梁5的侧面都与掩模基板1的表面成直角，但是梁的侧面没必要一定与掩模基板的表面为直角。例如，如果第一梁3的截面形成八字形，则第一开口部2的截面变为反八字形，能蒸镀来自宽阔角度的蒸镀物。
此外，第一梁3和第二梁5可以是不同的部件。
图2是通过本发明实施例1的成膜用精密掩模制造的电致发光显示装置的一例的有机EL显示装置的像素部分剖视图。在玻璃基板6之上存在TFT布线层7，在其上层叠有平坦化绝缘层8、ITO层9。ITO(IndiumThin Oxide)起到对像素供给电流的阳极的作用。氧化硅层10层叠在像素周围的不发光的部分。电致发光层即空穴输送层11、发光层12和电子注入层13由有机EL材料构成，通过真空蒸镀成膜。在其上存在成为阴极的ITO层14、透明密封膜15。图1所示的成膜用精密掩模主要作为空穴输送层11、发光层12和电子注入层13的蒸镀时的蒸镀掩模使用，但是此外，也可以作为通过溅射形成ITO层9时的溅射掩模使用。此外，电致发光层除了空穴输送层11、发光层12和电子注入层13以外，在设置空穴注入层时，也包含它们。
本实施例1的成膜用精密掩模(掩模基板1)具有第二梁5，因为与第一梁3连结，所以强度强，不变形，能形成正确的蒸镀图形。在本实施例1的成膜用精密掩模中，如后面描述的实施例4所示，因为在玻璃基板6上的形成像素的部分，与细长的第一开口部2匹配进行发光层12等的成膜，所以玻璃基板6和掩模基板1的对位(对齐)变得容易，能提高生产效率。
此外，在本实施例1中，第一梁3和第二梁5的侧面为与掩模基板1垂直的(111)面方位，所以通过基于氢氧化钾的各向异性蚀刻，能容易制造成膜用精密掩模。此外，第一梁3的侧面与掩模基板1是直角，所以能密集形成第一开口部2。
实施例2
图3是表示实施例1的成膜用精密掩模制造方法的掩模基板1的截面模式图。首先，从(110)面方位单晶硅片切出长方形的掩模基板1，洗净掩模基板1后，通过热氧化，在掩模基板1的周围形成由氧化硅(SiO2)构成的蚀刻保护膜17(图3(a))。对于该蚀刻保护膜17，可以代替通过热氧化形成氧化硅，也可以通过CVD(Chemical VaporDeposition)形成氮化硅膜，或通过溅射形成金和铬合金膜。
在本实施例2中，作为掩模基板1，使用单晶硅的含氧浓度为1.7×1018atm/cm3以下的。此外，通过热氧化形成蚀刻保护膜17后，在冷却掩模基板1时，掩模基板1的温度处于500～800℃之间时，采用平均3℃/分钟以上的冷却速度。
图4表示在图3(a)中通过热氧化形成蚀刻保护膜17时的温度变化一例的图。刚变为800℃，就对热氧化室导入氧，把温度升到1100℃。刚变为1100℃，就把蒸汽导入热氧化室中，加速热氧化。维持一会1100℃的温度，热氧化刚刚结束，就导入氮，使蚀刻保护膜17稳定，然后从1100℃降低温度。
然后，进一步降低温度，但是这时当掩模基板1的温度处于500～800℃之间时，采用平均3℃/分钟以上的冷却速度。这是因为单晶硅在该温度区域中最容易生长结晶缺陷。如果掩模基板1中存在结晶缺陷，则在各向异性蚀刻中，无法形成开口部，但是通过快速通过该温度区域，能抑制结晶缺陷的生长。
此外，代替热氧化，通过CVD形成氮化硅的蚀刻保护膜17，或使用溅射形成金和铬合金的蚀刻保护膜17时，掩模基板也变为500℃以上的高温。这时，在冷却时，如果在掩模基板1的温度处于500～800 ℃之间时，采用平均3℃/分钟以上的冷却速度，就能抑制结晶缺陷的生长。
此外，通过对掩模基板1使用含氧浓度1.7×1018atm/cm3以下的单晶硅，能抑制高温工艺中的结晶缺陷的生长。此外，如上所述，当在掩模基板1的温度处于500～800℃之间时，采用平均3℃/分钟以上的冷却速度，对掩模基板1使用含氧浓度1.7×1018atm/cm3以下的单晶硅时，几乎不生长结晶缺陷。
接着，在形成了图3(a)的蚀刻保护膜17的掩模基板1的背面一侧表面构图形成相当于由第一梁3分隔的多个第一开口部2的形状，在掩模基板的表面一侧表面构图形成相当于由第二梁5分隔的多个第二开口部4。构图在开口部以外的部分，通过光刻进行。图5表掩模基板1的表面一侧表面的图形，图6表示掩模基板1的背面一侧表面的图形。在图5和图6的灰色部分进行光刻。此外，图5和图6的箭头J、K是(111)方向。而且，通过氢氟酸和氟化铵的混合液体对构图的掩模基板1蚀刻，除去成为开口部的部分的蚀刻保护膜(图3(b))。这时，也预先蚀刻实施例1所示的有机EL显示装置的发光层12的蒸镀的对位时必要的对齐标记20的部分。
然后，通过氢氧化钾水溶液对图3(b)中取得的掩模基板1进行各向异性蚀刻，形成第一开口部2和第二开口部4(图3(c))。如果通过氢氧化钾进行各向异性蚀刻，则把从不是氧化硅的部分到(111)面作为侧面，直接蚀刻。此外，当在有机EL显示装置中使用半导体时，钾有可能污染半导体，所以希望代替氢氧化钾水溶液，通过四甲基氢氧化铵水溶液等有机碱水溶液进行蚀刻。这时，也能与氢氧化钾同样进行各向异性蚀刻。
最后，通过缓冲氟化氢水溶液等除去图3(c)的掩模基板1的蚀刻保护膜17，取得成膜用精密掩模(图3(d))。
在本实施例2的成膜用精密掩模的制造方法，形成蚀刻保护膜后，通过进行各向异性蚀刻，能简单并且可靠地制造图1所示的强度高、能形成正确的蒸镀图形的成膜用精密掩模。此外，当热氧化后冷却掩模基板1时，当处于500～800℃之间时，采用平均3℃/分钟以上的冷却速度，快速通过容易发生结晶缺陷的温度区域，通过对掩模基板1使用含氧浓度为1.7×1018atm/cm3以下的单晶硅，能抑制结晶缺陷的生长，能进行正确的各向异性蚀刻。
实施例3
使用本发明实施例1的成膜用精密掩模，形成电致发光层而制造的有机EL显示装置的像素部分具有图2所示的截面。此外，从表面一侧表面观察本实施例3的电致发光显示装置的像素排列是称作纵条的排列。下面，说明有机EL显示装置中采用主要3种像素排列。
图7是按有机EL显示装置的像素排列种类，比较TFT布线的难易程度、关于图像的显示质量和关于文字的显示质量。此外，TFT(Thin FilmTransistor)布线是一般的有机EL显示装置的驱动用布线，控制各像素的导通和断开。特别在全彩色低分子有机EL显示装置中，像素排列对显示质量有重大影响。如图7所示，在称作三角排列的像素排列中，存在TFT布线复杂，文字的显示质量不太好的缺点。在称作正方排列的像素排列中，存在TFT布线的难易程度稍高，成本高的缺点。可是，称作纵条的像素排列中，例如是横向宽度20微米、纵向长度60微米的像素排列，但是在纵条的有机EL显示装置中，TFT布线单纯，把成本抑制在很低，图像、文字的显示质量也好。
此外，图1所示的成膜用精密掩模中，第一开口部2细长，所以适合于纵条的有机EL显示装置的制造。
使用图1的实施例所示的强度高的成膜用精密掩模制造本实施例3的电致发光显示装置，所以具有正确的像素图形。此外，因为采用纵条的像素排列，所以TFT布线单纯，把成本抑制在很低，图像、文字的显示质量也好。
实施例4
图8是在有机EL显示装置的制造方法中，表示对图2所示的有机EL显示装置真空蒸镀电致发光层时的玻璃基板6和成膜用精密掩模(掩模基板1)的位置关系。此外，图8表示像素排列为纵条的有机EL显示装置的情形。在玻璃基板6上预先层叠TFT布线层7、平坦化绝缘层8、ITO层9和氧化硅层10。安放掩模基板1(未图示)，使背面一侧(第一开口部2一侧)与玻璃基板6挨着，如图8所示，第一开口部2沿着像素的纵列。此外，蒸镀源变为掩模基板1一侧。第一开口部2设计为在像素的纵列的每隔3列开口，能一次蒸镀发出同色光的像素。即红色像素21R、绿色像素21G、蓝色像素21B分别在纵向排列，当蒸镀各颜色的像素时，把掩模基板1与它匹配移动，把玻璃基板6和掩模基板1对位。
在玻璃基板6上，如图2所示，在像素间的不发光的部分预先层叠绝缘体的氧化硅层10，所以，即使跨第一开口部2全体形成电致发光层，也能按各像素划分。因此，在发光层12等的真空蒸镀时，当把对掩模基板1和玻璃基板6对位(对齐)时，可以只注意横向的对位精度，纵向的对位精度可以低。掩模基板1和玻璃基板6的对齐在真空蒸镀室内进行，所以，如果在纵横方向要求高的对齐精度，则需要长时间，成本高，生产效率下降。
可是，如果使用图1所示的成膜用精密掩模(掩模基板1)，则玻璃基板6和掩模基板1的对位变得容易，所以生产效率提高。此外，因为第一开口部2细长，所以适合于像素排列为纵条的有机EL显示装置的制造。
为了把所述纵向的对齐精度抑制在很低，考虑使用图10所示的蒸镀掩模，但是位于细长开口部之间的梁一般是数十微米，非常细，强度弱，所以立刻变形，很难形成正确的蒸镀图形。可是，在图1所示的成膜用精密掩模中，设置有1或多个第二梁5，第一梁3和第二梁5连结，所以第一梁3不容易变形。
此外，当蒸镀发光层12时，由于第二梁5，有可能产生不均匀，但是在真空蒸镀室内，使玻璃基板6和掩模基板1一起旋转，使蒸镀源相对移动，能使像素内的膜厚分布均匀。
在本实施例4的电致发光显示装置的制造方法中，在形成玻璃基板6的像素的部分，配合细长的第一开口部2进行发光层12等的成膜，所以玻璃基板6和掩模基板1的对齐变得容易，能提高生产效率。此外，本实施例1的成膜用精密掩模(掩模基板1)具有第二梁5，所以强度高，不变形，能形成正确的蒸镀掩模。
实施例5
图9是表示本发明实施例5的电子仪器的图。图9(a)是作为移动电话的显示屏，使用本发明的电致发光显示装置的情形，图9(b)是对数码相机的显示屏使用本发明的电致发光显示装置的情形。此外，对游戏机或计算机的显示器也能使用本发明的电致发光显示装置。

Claims (10)

1.一种成膜用精密掩模，其特征在于：包括：
以规定的间隔平行配置，形成多个第1开口部的第1梁；
在所述第1梁上，与该第1梁交叉配置，形成多个第2开口部的1个或多个第2梁；
所述第1梁和第2梁在交叉部分连结。
2.根据权利要求1所述的成膜用精密掩模，其特征在于：
所述第1梁和所述第2梁与掩模基板一体形成。
3.根据权利要求2所述的成膜用精密掩模，其特征在于：
所述掩模基板由单晶硅构成。
4.根据权利要求3所述的成膜用精密掩模，其特征在于：
所述第1梁的侧面和所述第2梁的侧面的一方或双方是(111)面方位。
5.根据权利要求3或4所述的成膜用精密掩模，其特征在于：
所述掩模基板由(110)面方位的单晶硅构成，具有：以与该掩模基板的(110)面垂直的(111)面为侧面的所述第1梁；与所述第1梁交叉，以与所述掩模基板的(110)面垂直的(111)面为侧面的所述第2梁。
6.根据权利要求3或4所述的成膜用精密掩模，其特征在于：
由所述单晶硅构成的掩模基板的含氧浓度为1.7×1018atm/cm3以下。
7.根据权利要求5所述的成膜用精密掩模，其特征在于：
由所述单晶硅构成的掩模基板的含氧浓度为1.7×1018atm/cm3以下。
8.一种成膜用精密掩模的制造方法，用于制造权利要求1～6中任意一项所述的成膜用精密掩模，其特征在于：包括：
在由所述单晶硅形成的掩模基板上形成蚀刻保护膜的步骤；
在掩模基板的背面一侧的表面，对所述蚀刻保护膜构图，形成由所述第1梁划分的多个第1开口部的形状，在掩模基板的正面一侧的表面，对所述蚀刻保护膜构图，形成由所述第2梁划分的多个第2开口部的形状的步骤；
除去构图的部分的蚀刻保护膜的步骤；
通过蚀刻形成所述第1开口部和所述第2开口部的步骤。
9.根据权利要求8所述的成膜用精密掩模的制造方法，其特征在于：
于在由单晶硅形成的掩模基板上形成蚀刻保护膜的步骤中，把掩模基板加热到500℃以上，然后把掩模基板冷却，当掩模基板的温度处于500～800℃之间时，采用平均3℃/分钟以上的冷却速度。
10.根据权利要求9所述的成膜用精密掩模的制造方法，其特征在于：
于在由单晶硅形成的掩模基板上形成蚀刻保护膜的步骤中，通过热氧化形成蚀刻保护膜。
CNB200410001843XA 2003-01-20 2004-01-14 成膜用精密掩模及其制造方法、电致发光装置及制造方法 Expired - Lifetime CN100364140C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003011451A JP4222035B2 (ja) 2003-01-20 2003-01-20 成膜用精密マスク及びその製造方法、エレクトロルミネッセンス表示装置及びその製造方法、電子機器
JP2003011451 2003-01-20

Publications (2)

Publication Number Publication Date
CN1518399A CN1518399A (zh) 2004-08-04
CN100364140C true CN100364140C (zh) 2008-01-23

Family

ID=32588599

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410001843XA Expired - Lifetime CN100364140C (zh) 2003-01-20 2004-01-14 成膜用精密掩模及其制造方法、电致发光装置及制造方法

Country Status (7)

Country Link
US (1) US7033665B2 (zh)
EP (1) EP1441572B1 (zh)
JP (1) JP4222035B2 (zh)
KR (1) KR100645606B1 (zh)
CN (1) CN100364140C (zh)
DE (1) DE602004001054T2 (zh)
TW (1) TWI267561B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3775493B2 (ja) * 2001-09-20 2006-05-17 セイコーエプソン株式会社 マスクの製造方法
JP3915734B2 (ja) 2003-05-12 2007-05-16 ソニー株式会社 蒸着マスクおよびこれを用いた表示装置の製造方法、ならびに表示装置
JP4887861B2 (ja) * 2005-03-30 2012-02-29 ブラザー工業株式会社 マスク、マスク製造方法及び配線基板の製造方法
EP1707648B1 (en) * 2005-03-30 2009-09-02 Brother Kogyo Kabushiki Kaisha Deposition mask.
KR100712215B1 (ko) 2005-08-25 2007-04-27 삼성에스디아이 주식회사 레이저 열전사용 마스크 및 그를 이용한 레이저 열전사방법
JP4692290B2 (ja) 2006-01-11 2011-06-01 セイコーエプソン株式会社 マスクおよび成膜方法
US20080108224A1 (en) * 2006-10-12 2008-05-08 Zhaoning Yu Patterning methods
KR101446226B1 (ko) * 2006-11-27 2014-10-01 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
JP5167763B2 (ja) * 2007-10-29 2013-03-21 大日本印刷株式会社 蒸着マスク及び蒸着マスクの製造方法
WO2010047101A1 (ja) * 2008-10-21 2010-04-29 株式会社アルバック マスク及びマスクを用いた成膜方法
KR101058117B1 (ko) 2010-03-22 2011-08-24 삼성모바일디스플레이주식회사 박막 증착용 마스크 어셈블리와, 이를 이용한 유기 발광 장치와, 이의 제조 방법
WO2014010284A1 (ja) * 2012-07-09 2014-01-16 シャープ株式会社 マスクユニットおよび蒸着装置
CN104445044B (zh) * 2014-12-03 2016-08-17 中国科学院上海微系统与信息技术研究所 偏离（111）硅片解理晶向的高强度悬臂梁结构及制作方法
US9804310B2 (en) * 2015-02-17 2017-10-31 Materion Corporation Method of fabricating anisotropic optical interference filter
CN106435473A (zh) * 2016-11-11 2017-02-22 京东方科技集团股份有限公司 掩模板及其制作方法、有机发光二极管显示器的制作方法
KR20200030712A (ko) 2018-09-12 2020-03-23 삼성디스플레이 주식회사 하이브리드형 마스크 스틱과, 이를 적용한 마스크 프레임 어셈블리
KR102631255B1 (ko) 2018-10-18 2024-01-31 삼성디스플레이 주식회사 하이브리드형 마스크 스틱과, 이를 적용한 마스크 프레임 어셈블리
CN111384311B (zh) * 2018-12-28 2023-09-08 乐金显示有限公司 用于显示器的掩模
CN112048707B (zh) * 2020-04-22 2022-08-12 北京航天控制仪器研究所 一种薄膜图形化夹具工装及其应用方法
JP2022071292A (ja) * 2020-10-28 2022-05-16 キヤノン株式会社 蒸着マスク、蒸着マスクを用いたデバイスの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1367636A (zh) * 2001-01-26 2002-09-04 精工爱普生株式会社 掩模、掩模的制造方法、有机电致发光装置的制造方法、有机电致发光装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4511599A (en) * 1983-03-01 1985-04-16 Sigmatron Associates Mask for vacuum depositing back metal electrodes on EL panel
US4715940A (en) * 1985-10-23 1987-12-29 Gte Products Corporation Mask for patterning electrode structures in thin film EL devices
JPH04236758A (ja) 1991-01-16 1992-08-25 Oki Electric Ind Co Ltd 蒸着用マスク
JP3265718B2 (ja) * 1993-06-23 2002-03-18 株式会社日立製作所 Ｓｉ転写マスク、及び、Ｓｉ転写マスクの製造方法
JPH09162096A (ja) 1995-12-05 1997-06-20 Toshiba Corp 荷電ビーム成形用アパーチャおよび荷電ビーム露光装置
US5976444A (en) * 1996-09-24 1999-11-02 The United States Of America As Represented By The Secretary Of The Navy Nanochannel glass replica membranes
JPH10330910A (ja) * 1997-06-04 1998-12-15 Toray Ind Inc シャドーマスクおよびその製造方法
JP4364957B2 (ja) * 1998-10-22 2009-11-18 北陸電気工業株式会社 蒸着マスク
JP2001023773A (ja) * 1999-07-08 2001-01-26 Hokuriku Electric Ind Co Ltd 有機ｅｌ素子の製造方法と装置
JP2001185350A (ja) * 1999-12-24 2001-07-06 Sanyo Electric Co Ltd 被着用マスク、その製造方法、エレクトロルミネッセンス表示装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1367636A (zh) * 2001-01-26 2002-09-04 精工爱普生株式会社 掩模、掩模的制造方法、有机电致发光装置的制造方法、有机电致发光装置

Also Published As

Publication number Publication date
TW200415245A (en) 2004-08-16
CN1518399A (zh) 2004-08-04
KR20040067929A (ko) 2004-07-30
DE602004001054T2 (de) 2007-01-11
DE602004001054D1 (de) 2006-07-20
TWI267561B (en) 2006-12-01
US7033665B2 (en) 2006-04-25
JP4222035B2 (ja) 2009-02-12
EP1441572B1 (en) 2006-06-07
US20040214449A1 (en) 2004-10-28
EP1441572A1 (en) 2004-07-28
KR100645606B1 (ko) 2006-11-13
JP2004225071A (ja) 2004-08-12

Similar Documents

Publication Publication Date Title
CN100364140C (zh) 成膜用精密掩模及其制造方法、电致发光装置及制造方法
KR100707553B1 (ko) 마스크, 마스크의 제조 방법, 전기 광학 장치의 제조 방법및 전자기기
TWI244354B (en) Deposition mask, manufacturing method thereof, display unit, manufacturing method thereof, and electronic apparatus including display unit
KR100525819B1 (ko) 유기 이엘 디스플레이 패널 제조용 새도우 마스크
JP4006173B2 (ja) メタルマスク構造体及びその製造方法
US6603159B2 (en) System and methods for manufacturing and using a mask
CN108695361A (zh) Oled显示装置的制造方法、掩模及掩模的设计方法
CN100459222C (zh) 掩模及其制法、薄膜图案的形成方法、电光学装置的制法
CN105514140A (zh) 像素阵列、电气光学装置、电气设备及像素渲染方法
CN105280678A (zh) 像素阵列、金属掩膜、电气光学装置及电气设备
CN107359285B (zh) 一种oled显示装置及其制备方法
US7253533B2 (en) Divided shadow mask for fabricating organic light emitting diode displays
CN107425141A (zh) 用于图案组成的喷嘴出口轮廓以及使用所述轮廓的装置和方法
KR101243821B1 (ko) 섀도우 마스크와 기판의 얼라인 장치 및 이를 이용한얼라인 방법
JP4182661B2 (ja) 画像表示装置及びその製造方法
JP2008208460A (ja) 成膜用精密マスク及びその製造方法、エレクトロルミネッセンス表示装置及びその製造方法、電子機器
JP2008223067A (ja) 成膜用マスク部材、成膜用マスク部材の製造方法、マスク成膜方法、および成膜装置
KR101630328B1 (ko) 유기전계 발광소자 제조를 위한 얼라인 방법
KR100267965B1 (ko) 새도우 마스크 제조 방법
JP2006077297A (ja) マスク、成膜方法、有機ｅｌ装置の製造方法
JP2010275599A (ja) 成膜マスク、及び成膜マスクの製造方法
JP2008231497A (ja) 成膜用マスク部材、および成膜用マスク部材の製造方法
CN102373409B (zh) 成膜掩模
JP2005290524A (ja) マスク、マスクの製造方法、電気光学装置の製造方法および電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ZHIJI SHIDUN TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: SEIKO EPSON CORP.

Effective date: 20130807

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130807

Address after: Delaware, Newcastle, USA

Patentee after: Zhiji Shidun Technology Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Seiko Epson Corp.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20080123