CN100459222C - 掩模及其制法、薄膜图案的形成方法、电光学装置的制法 - Google Patents

掩模及其制法、薄膜图案的形成方法、电光学装置的制法 Download PDF

Info

Publication number
CN100459222C
CN100459222C CNB2005100521349A CN200510052134A CN100459222C CN 100459222 C CN100459222 C CN 100459222C CN B2005100521349 A CNB2005100521349 A CN B2005100521349A CN 200510052134 A CN200510052134 A CN 200510052134A CN 100459222 C CN100459222 C CN 100459222C
Authority
CN
China
Prior art keywords
mask
chip
thinfilm pattern
support substrate
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100521349A
Other languages
English (en)
Other versions
CN1674730A (zh
Inventor
四谷真一
桑原贵之
池原忠好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1674730A publication Critical patent/CN1674730A/zh
Application granted granted Critical
Publication of CN100459222C publication Critical patent/CN100459222C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/0206—Portable telephones comprising a plurality of mechanically joined movable body parts, e.g. hinged housings
    • H04M1/0208—Portable telephones comprising a plurality of mechanically joined movable body parts, e.g. hinged housings characterized by the relative motions of the body parts
    • H04M1/0235—Slidable or telescopic telephones, i.e. with a relative translation movement of the body parts; Telephones using a combination of translation and other relative motions of the body parts
    • H04M1/0237—Sliding mechanism with one degree of freedom
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/23—Construction or mounting of dials or of equivalent devices; Means for facilitating the use thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

提供一种可以适应被成膜区域的大型化，可以以高精度图案化的掩模、掩模的制造方法、薄膜图案的形成方法、电光学装置的制造方法和电子仪器。本发明的掩模，其特征在于，其中具有支持基板(10)、和被安装在该支持基板(10)上的多个芯片(20)，芯片(20)具有与在被成膜面上形成薄膜图案的至少一部分形状对应的开口部，芯片(20)占有面积比用多个芯片(20)形成的薄膜图案的面积小，所述芯片被配置得互相具有间隔，在与所述芯片中长孔形形状开口部的纵向正交的方向上的所述芯片互相的间隔，与该长孔形形状的宽度相等。

Description

掩模及其制法、薄膜图案的形成方法、电光学装置的制法
技术领域：
本发明涉及掩模、掩模的制造方法、薄膜图案的形成方法、电光学装置的制造方法和电子仪器。
背景技术：
作为电光学装置之一的有机EL(电致发光)面板，由具有层叠了薄膜结构的自发光型、高速应答的显示元件构成。因此这种有机EL面板可以构成轻而与动画对应优良的显示装置，近年作为平面板显示器(FPD)电视受到非常关注。作为有机EL面板的代表性制造方法，公开在《应用物理通信》第51卷12期913～914页(1987)上。也就是说，利用光刻技术在ITO(铟锡氧化物)等透明阳极图案化成所需形状，进而利用真空蒸镀装置在该图案上使有机材料成膜，在其上蒸镀形成阴极的NgAg等低功函数的金属阳极膜。
最后在惰性气体气氛中将该发光元件密封，使这样制成的发光元件不与湿度或氧气接触。
而且有机EL面板通过改变发光材料可以使发光颜色产生各种变化。例如，有人提出采用薄而高精细的金属掩模，在每个像素形成红、绿、蓝发光元件的方法。这种方法通过用磁铁使金属掩模与玻璃基板密接，跨过掩模蒸镀，来制造鲜明的全色有机EL面板的(例如，参见专利文献1)。
作为利用掩模的蒸镀方法，有人提出用硅基板制造蒸镀掩模的方法。这种方法采用光刻技术和干式蚀刻技术等半导体制造技术，将硅基板本身制成掩模。
硅由于热膨胀系数与玻璃大体相同，所以硅掩模与被成膜的基板的玻璃基板之间不会因热膨胀而产生位移。而且硅可以提高加工精度。(例如，参见专利文献2)。
专利文献1：特开2001-273976号公报
专利文献2：特开2001-185350号公报。
然而对于上述专利文献1记载的金属掩模来说，一旦加大与有机EL面板大画面化对应的面板的尺寸，就必须将该面板用金属掩模形成得更大，但是问题是以高精度制作大(大面积)而薄的金属掩模却非常困难。而且金属掩模的热膨胀系数与有机EL面板用玻璃基板相比非常大。因此，蒸镀时的辐射热会使金属掩模比玻璃基板伸缩得更大。所以一旦要用金属掩模制造大型有机EL面板，因热膨胀引起的误差积累值就会增大，使用金属掩模的界限充其量只可以制造20英寸的中小型尺寸面板。
而且对于上述专利文献2记载的采用硅基板的蒸镀掩模而言，还有以下问题：由于硅锭直径为300毫米，所以硅基板仅有直径300毫米以下尺寸的，不可以制造与其以上画面尺寸对应的蒸镀掩模。
发明内容
本发明正是鉴于这种情况而提出的，其目的在于提供一种可以与被成膜区域的大型化对应、可以以高精度图案化的掩模、掩模的制造方法、薄膜的形成方法、电光学装置的制造方法和电子仪器。
而且本发明目的在于提供一种可以适应被成膜区域的大型化，可以减小热膨胀引起的误差，可以以简洁工序高精度图案化的掩模、掩模的制造方法、薄膜图案的形成方法、电光学装置的制造方法和电子仪器。
为了解决上述课题，本发明的掩模，其特征在于，其中具有支持基板和被安装在该支持基板上的多个芯片，所述芯片具有与被成膜面上形成的薄膜图案的至少一部分形状对应的开口部，所述芯片占有面积比用所述多个芯片形成的薄膜图案的面积小，所述芯片被配置得互相具有间隔，在与所述芯片中长孔形形状开口部的纵向正交的方向上的所述芯片互相的间隔，与该长孔形形状的宽度相等。
根据本发明，由于由多个芯片构成一个掩模，所以可以简便地提供一种可以形成比芯片大的薄膜图案(也包括在大面积上形成多个薄膜图案的情况)的掩模。例如，可以简便地构成可以形成作为大画面显示装置构成要素的大的薄膜图案。
本发明的掩模，所述芯片优选由硅制成。
根据本发明，与金属掩模等相比，可以简便地形成抗张强度等机械强度高的掩模。而且根据本发明可以减小掩模的厚度，同时可以简便地形成延伸量相对于拉伸力小的掩模。因此，本发明的掩模可以以高精度和高清晰地形成大面积的薄膜图案，例如可以以高品位和低成本制造作为大画面显示装置构成要素的大的薄膜图案。
而且根据本发明，例如被成膜基板是硅基板的情况下，可以使该被成膜基板的热膨胀系数与掩模的热膨胀系数相同。因此，本发明可以提供一种不受环境温度影响，高精度地形成薄膜图案的掩模。
本发明的掩模，所述芯片优选由金属材料制成。
根据本发明，例如被成膜基板由金属材料构成的情况下，可以使该被成膜基板的热膨胀系数与掩模的热膨胀系数相同。因此，本发明可以提供一种不受环境温度影响，高精度地形成薄膜图案的掩模。
另外，本发明的掩模，所述硅优选具有面方位(110)。
根据本发明，例如就具有面方位(110)的硅而言，为形成开口部而实施结晶各向异性蚀刻，由于可以极大地降低其蚀刻速度，所以可以高精度地抑制其蚀刻量。因此本发明的掩模，开口部形状具有高精度，可以高精度地形成薄膜图案。
而且本发明的掩模，所述硅优选具有面方位(100)。
根据本发明，例如就具有面方位(100)的硅而言，为形成开口部而实施结晶各向异性蚀刻，可以高精度地抑制其蚀刻量。因此本发明的掩模，开口部形状具有高精度，可以高精度地形成薄膜图案。
再有，本发明的掩模，所述硅中所述开口部侧面的面方位优选为(111)。
根据本发明，例如就具有面方位(110)的硅而言，通过实施结晶各向异性蚀刻，开口部的侧面的面方位将变成(111)。由于可以极大地降低其蚀刻速度，所以可以高精度地抑制其蚀刻量。因此本发明的掩模，开口部形状将具有高精度，可以高精度地形成薄膜图案。
本发明的掩模，优选使所述芯片具有多个所述的开口部，所述的开口部具有长孔形形状，多个所述开口部被配置得分别与所述长孔形形状的纵向平行，形成条状图案。
根据本发明，例如可以以高精度和大面积形成构成配置成条状图案的像素的薄膜图案。因此，本发明的掩模，可以以高品位和低成本制造作为大面积显示装置构成要素的条状图案。
而且本发明的掩模，所述芯片优选被配置得互相具有间隔。
根据本发明，由于相邻芯片之间具有间隔地被安装在支持基板上，所以在其安装时容易对各芯片的排列进行微调，可以以高精度将各芯片安装在支持基板上。而且，本发明这样安装时，还可以避免相邻芯片之间接触产生的破坏等。此外，本发明的掩模也可以避免各芯片热膨胀量的积累，可以以良好的尺寸精度形成大面积的薄膜图案。
此外本发明的掩模，在所述芯片中长孔形形状的开口部纵向正交的方向上的所述芯片互相间隔，优选与该长孔形形状的宽度相等。
根据本发明，可以使芯片与芯片之间的间隙，起着形成薄膜图案用开口部的功能。因此，本发明的掩模可以以高品位和低成本制造具有一定间隔的条状图案。
本发明的掩模，所述芯片中开口部的侧面与该芯片的一个平面所成的角部位，优选具有倾斜形状。
根据本发明，由于掩模中没有形成从蒸镀源射出蒸镀粒子“影子”的角度，所以可以形成直至边缘部分均匀膜厚的薄膜图案。
本发明的掩模，优选使所述支持基板的构成材料与所述芯片构成材料的热膨胀系数相同。而且本发明的掩模，优选使所述支持基板构成材料、所述芯片构成材料和被成膜部件构成材料的热膨胀系数相同。
根据本发明，可以提供一种在不受环境影响，以高精度地形成薄膜图案的掩模。
而且本发明的掩模，优选使所述支持基板具有长方形开口区域(沟)，所述开口区域被配置横跨安装在所述支持基板上的多个芯片。
根据本发明，例如当将各芯片在支持基板上安装得使芯片开口部位处于支持基板的开口区域的情况下，可以使各芯片的开口部起着掩模开口部的作用。而且各芯片的开口部的一部分被支持基板的开口区域所共同遮蔽。
此外本发明的掩模，优选使所述支持基板开口区域的纵向，与所述芯片中开口部的长孔形形状的纵向大体正交，在所述支持基板上将多个所述开口区域配置得互相平行，将多个所述芯片沿着一个所述开口区域配置成一列。
根据本发明的掩模，例如可以在各开口区域形成条状图案。因此，本发明的掩模可以制造由被配置成条状图案的像素构成的电光学装置等。
而且本发明的掩模，所述支持基板优选具有表示多个所述芯片中每个安装位置的多个排列标记。
根据本发明，可以将各芯片以高精度安装在支持基板的所需位置上，简便地提供大面积和高精度的掩模。
另外，本发明的掩模，所述支持基板优选由多个四角柱组合而构成。
根据本发明，可以简便地构成具有所需大小和形状的支持基板，可以简便地提供大面积和高精度的掩模。
为了达到上述目的，本发明的薄膜图案的形成方法，其特征在于，分别具有与在被成膜面上形成的薄膜图案的至少一部分形状对应的开口部的多个芯片，利用将所述多个芯片安装在支持基板上而构成的掩模，形成具有比所述芯片占有面积大的面积的薄膜图案，所述芯片被配置得互相具有间隔，在与所述芯片中长孔形形状开口部的纵向正交的方向上的所述芯片互相的间隔，与该长孔形形状的宽度相等。
根据本发明，可以通过由多个芯片构成的一个大的掩模，简便而高精度地形成大的薄膜图案。因此，本发明例如可以以简便和高精度地形成作为大画面显示装置构成要素的大的薄膜图案。
此外，本发明的薄膜图案的形成方法，优选在用一个所述掩模对被成膜面将所述薄膜图案的一部分成膜后，使该掩模的位置相对于该被成膜面挪动，再用该掩模对该被成膜面成膜，以使所述薄膜图案的其他部分成膜。
根据本发明，例如显示装置中像素配置那样，在被成膜面全体上反复制作相同图案的情况下，用所述掩模在第一次成膜时对被成膜面的一部分成膜，可以使具有相同掩模的第二次(或第三次)成膜时被成膜面的其他部分成膜。而且，本发明可以用制作简单构成容易的掩模，以低成本形成大的薄膜图案。
而且的薄膜图案的形成方法，使所述掩模位置挪动的距离，优选是与所述的开口部大小对应的距离。
根据本发明，例如显示装置中像素配置那样，在被成膜面全体上反复制作相同图案的情况下，用所述掩模第一次成膜时就第一、三、五…行(奇数行)像素成膜，可以使具有相同掩模的第二次(或第三次)成膜时就第二、四、六…行(偶数行)的像素成膜。而且，本发明可以用制作简单构成容易的掩模，以低成本和高精度地形成大的薄膜图案。
另外，本发明的薄膜图案的形成方法，优选制成多个所述芯片相对于被成膜面的安装位置挪动的多种所述掩模，分别用所述多种的所述掩模形成一个所述薄膜图案。
根据本发明，可以在用所述多种掩模中的第一掩模第一次成膜时就被成膜面的一部分成膜，使具有所述的多种掩模中第二掩模的第二次(或第三次)成膜时使被成膜面的其他部分成膜。
而且本发明可以利用制造简单构成容易的掩模，以低成本和高精度地形成大的薄膜图案。
此外，本发明的薄膜图案的形成方法，所述掩模中所述芯片的互相安装位置的挪动值，优选是与所述的开口部大小对应的值。
根据本发明，例如像显示装置中像素配置那样，在被成膜面全体上反复制作相同图案的情况下，在与用所述掩模第一次成膜时制成的薄膜图案相邻的位置上，在用相同掩模的第二次成膜时可以制成薄膜图案。例如在用所述掩模的第一次成膜时就第一、三、五…行(奇数行)像素成膜，在具有相同掩模的第二次(或第三次)成膜时就第二、四、六…行(偶数行)像素成膜的情况下，可以使奇数行像素与偶数行像素之间的间隔一定，也可以使期间没有间隔。而且，本发明可以用制作简单构成容易的掩模，以低成本和高精度地形成大的薄膜图案。
为了达到上述目的，本发明的掩模的制造方法，其特征在于，形成多个作为具有与被成膜面上形成的薄膜图案中至少一部分形状对应的开口部的芯片，占有面积比被成膜面上形成的薄膜图案面积小的芯片，将所述的多个芯片安装在支持基板上，形成使用于形成所述薄膜图案时的掩模，所述芯片被配置得互相具有间隔，在与所述芯片中长孔形形状开口部的纵向正交的方向上的所述芯片互相的间隔，与该长孔形形状的宽度相等。
根据本发明，可以用多个芯片构成一个掩模。因此，本发明可以简便地提供一种可以形成比芯片大的薄膜图案(也包括在大面积上形成多个薄膜图案的情况下)的掩模。例如，可以简便地构成可以形成作为大画面显示装置构成要素的大面积薄膜图案的掩模。而且用本发明的制造方法制造的掩模，还可以避免各芯片积累热膨胀量，可以以良好尺寸精度形成大面积薄膜图案。
而且本发明的薄膜图案的形成方法，所述芯片的开口部优选用结晶各向异性蚀刻法形成。
根据本发明，可以就芯片的开口部形状进行高精度加工。
此外，本发明的掩模的制造方法，优选使所述芯片由具有面方位(110)的硅构成，所述芯片开口部，在所述硅露出面全体上形成耐蚀刻掩模材料，然后就该芯片一面侧的耐蚀刻掩模材料形成孔，使所述的开口部的纵向与所述硅的(111)方位成直角，而且形状与该开口部形状对应，同时就该芯片的另一面侧的耐蚀刻掩模材料除去包含该开口部的区域，进而在利用所述结晶各向异性蚀刻法形成贯通该芯片的孔时，设置所述芯片的开口部。
根据本发明，可以从芯片的一方面侧和另一方面侧的两侧实施结晶各向异性蚀刻，设置开口部。而且根据本发明，因就具有面方位(111)的硅，将开口部纵向配置得与方位(111)成直角，并实施结晶各向异性蚀刻，所以开口部的纵向侧面将变成(111)方位面。因此，关于这种结晶各向异性蚀刻，例如可以使开口部区域的纵深方向与开口部纵向的侧面上的蚀刻比达到1∶1000，可以高精度地控制开口部的宽度尺寸。
为了达到上述目的，本发明的电光学装置的制造方法，其特征在于，在形成作为电光学装置构成层的薄膜图案时，采用上述的掩模或者上述薄膜图案的形成方法。
根据本发明，由于可以以高精度和简便地设置作为大面积电光学装置构成要素的大的薄膜图案，所以可以以低成本提供一种大画面的各像素的膜厚分布非常良好，没有显示不均的高品位图像显示的电光学装置。
为了达到上述目的，本发明的电子仪器，其特征在于，采用上述掩模或者上述薄膜图案的形成方法制造的。
根据本发明，可以以低成本提供一种可以以大画面显示并可以以鲜明而没有显示不均地显示的电子仪器。而且根据本发明，可以以低成本提供一种具备由大面积基板的全体被高精度和精密图案化的薄膜构成的电子电路等的电子仪器。
附图说明：
图1是表示本发明的实施方式涉及掩模的示意立体图。
图2是表示用同上掩模形成像素图案的排列实例的图。
图3是同上掩模要部的立体放大图。
图4是表示用同上掩模形成的一个蒸镀图案的实例的平面图。
图5是表示用同上掩模形成的一个蒸镀图案的实例的平面图。
图6是表示用同上掩模形成的一个蒸镀图案的实例的平面图。
图7是表示同上掩模的制造方法的截面示意图。
图8是表示同上掩模中支持基板10的一个制造方法的实例的示意立体图。
图9是表示同上掩模中支持基板的一个制造方法的实例的示意立体图。
图10是表示本发明的实施方式涉及的电光学装置制造方法的截面示意图。
图11是表示本发明实施方式涉及的发光材料的成膜方法的示意截面图。
图12是表示同上制造方法制造的有机EL装置的截面示意图。
图13是表示本发明实施方式涉及的电子仪器的立体图。
图中：
1…掩模，10…支持基板，10’…基板，10a、10b…四角柱，
10d…基板，12…开口区域，14，14’…排列标记，16…定位标记，
20、20a、20b…芯片，20’…硅晶片，22…开口部，54…基板，
60、60’、62、64…发光层，71…氧化硅膜，72…沟图案，74…角部
具体实施方式
以下参照附图说明本发明的实施方式涉及的掩模。
(掩模的制造)
图1是表示本发明的实施方式所涉及的掩模的示意立体图。图2是表示用图1所示掩模形成的像素图案排列实例的图。图3是图1所示掩模要部的放大立体图。本实施方式的掩模1例如可以作为蒸镀掩模使用。
掩模1具有在作为基体基板的支持基板10上安装了多个芯片20的构成。本实施方式中，芯片20由硅制成。而且芯片20也可以用金属材料制成。各芯片20分别排列得与基板10粘接。而且在支持基板10上形成有掩模定位标记16。掩模定位标记16，是用掩模1进行蒸镀等时使该掩模1对位用的标记。掩模定位标记16例如可以由金属膜形成。另外，也可以在芯片20上形成掩模定位标记16。
在支持基板10上，如图1和图3所示，将开口部由长方形通孔构成的开口区域12设置得互相平行并有一定间隔。在芯片20上，如图3所示，将多个长孔形形状开口部以一定间隔设置得互相平行。芯片20的开口部22，具有与图2所示作为“竖条状”像素配置的薄膜图案对应的形状。因此，掩模1可以用于形成竖条状像素。
而且，各芯片20被配置得将支持基板10的开口区域12堵塞，而且使开口区域12的纵向与芯片20的开口部22的纵向正交，在支持基板10上成行成列。
支持基板10的构成材料，优选与芯片20的构成材料具有相同或相近的热膨胀系数。由于芯片20是硅，所以采用具有与硅的热膨胀系数相同或相近的材料构成支持基板10。通过这样处置，可以抑制因支持基板10与芯片20的热膨胀量不同而引起“变形”或产生“弯曲”。例如，硅的热膨胀系数(30X10E-7/℃)，与康宁公司制造的派拉克斯(注册商标)玻璃的热膨胀系数(30X10E-7/℃)几乎数值相同。作为无碱玻璃的日本电气玻璃株式会社制造的OA-10的热膨胀系数(38X10E-7/℃)、金属材料的42合金的热膨胀系数(50X 10E-7/℃)和内插材料的热膨胀系数(12X10E-7/℃)，与硅的热膨胀系数也接近。因此，作为支持基板10的构成材料，可以采用派拉克斯(注册商标)玻璃、作为无碱玻璃的OA-10和42合金等。
芯片20，如图3所示，形成了在长方形面板上设置开口部22的结构。
本实施方式的掩模1由于是形成图2所示的“竖条状”像素用的，所以芯片20的开口部22，例如变成与纵向包含40个该像素的区域所相当大小的细长沟状。也就是说，芯片20的开口部22，形成与被成膜面上形成的薄膜图案中至少一部分形状对应的形状。而且，芯片20占有的面积，比由掩模1形成的薄膜图案(例如构成有机EL面板的薄膜图案)的面积小。
而且形成本实施方式的芯片20的硅，具有面方位(110)。但是也可以由具有面方位(100)的硅构成芯片20。此外，芯片20中开口部22的纵向侧面，具有面方位(111)。这样将开口部22的侧面的面方位定为(111)，可以就具有面方位(110)的硅芯片简便地实施结晶各向异性蚀刻。
而且可以在各芯片20的至少两处形成有排列标记14。排列标记14可以在将芯片20粘合在支持基板10上时用于对位。排列标记14采用光刻技术或结晶各向异性蚀刻等方法形成。
将各芯片20在支持基板10上粘合得使芯片20中的开口部22的纵向与支持基板10的开口区域12的纵向正交。开口部22的宽度。例如定为与像素的子像素(sub-pixel)间距d1相同。而且作为堵塞同一开口区域12的芯片20的相邻的芯片20a、20b，被配置得仅有像素的子像素间距d1间隔。在这种芯片20a与20b的隙间，具有与芯片20的开口部22同样的功可以，起着形成所需形状薄膜图案用掩模1的开口部的作用。而且在相邻芯片20之间，就与开口区域12的纵向正交的方向上也被配置得具有间隔。而且，多个芯片20具有各自的间隔，在支持基板10上如图1所示以行列配置。
本实施方式的掩模1，由于这样将多个芯膜20安装在支持基板10上，所以可以形成比芯片20大的薄膜图案，例如可以形成作为大画面显示面板的竖条状图案的像素。
图4是表示采用图1和图3所示的掩模形成的一个蒸镀图案(薄膜图案)实例的平面图。图5是表示就图4所示的形成了蒸镀图案的基板，挪动了掩模1再次实施蒸镀处理的状态实例的平面图。图6是就形成了图5所示蒸镀图案的基板，挪动了掩模1再次实施蒸镀处理的状态实例的平面图。
作为被形成这种蒸镀图案的被成膜部件的基板54，例如可以采用作为有机EL装置构成要素的玻璃基板等透明基板。这种情况的蒸镀图案，例如制成作为有机EL装置中红色发光层60的条状图案。因此，发光层60的宽度将是像素的子像素间距d1。
但是图4所示的蒸镀图案中，不可以形成有机EL装置红色像素中的多个行(例如40行×5)像素。决定进行再次蒸镀，如图5所示，将红色发光层60’图案化。通过这样处理，可以简便地形成具有大的竖条状图案的大画面面板的薄膜图案。
在图5所示的蒸镀图案中，事先形成的仅是红色发光层60、60’，而没有形成绿色和蓝色的发光层。而且对于图5所示状态的基板54而言，仅仅按照子像素间距使掩模1在横向(X轴方向)挪动，将绿色发光材料图案化，如图6所示形成绿色发光层62。进而，仅仅按照子像素间距使掩模1在横向(X轴方向)挪动，将蓝色发光材料图案化，如图6所示形成绿色发光层64。
这样可以简便而高精度地形成可以进行全色显示作为大画面面板的薄膜图案。而且，在上述实施方式中，虽然是在使同一掩模1挪动的情况下进行多个次蒸镀处理，以此方式形成作为一个大画面面板的薄膜图案，但是也可以事先制成数种掩模1，交互使用该数种掩模1形成作为一个大画面面板的薄膜图案。
(掩模的制造方法)
图7是表示本发明的实施方式涉及的掩模的制造方法的截面图。也就是说，图7表示形成上述掩模1的主要部分的硅芯片20的制造方法。
首先准面方位(110)的硅晶片20’。利用热氧化法在该硅晶片20’的露出面全体上形成1微米厚度作为耐蚀刻掩模材料的氧化硅膜71(参照附图7(a))。
由这种氧化硅膜71构成的耐蚀刻掩模材料，也可以是在后工序中用碱水溶液进行的结晶各向异性蚀刻中具有耐久性的膜。因此，这种耐蚀刻材料，既可以是利用CVD法设置的氮化硅膜，也可以是利用溅射法设置的Au或Pt膜等，并不特别限制在氧化硅膜上。
然后，就上述硅晶片20’的一面侧的氧化硅膜71，利用光刻技术图案化的情况下，形成与上述开口部22的开口形状(截面形状)对应形状的沟槽图案72。这里应将该沟槽形成得使硅的(111)方位与沟槽图案72的纵向成直角(参见图7(b))。
而且也可以在上述沟槽图案72形成的同时，在硅晶片20’上形成排列标记14。
此外在上述沟槽图案72形成的同时，就硅晶片20’的另一面侧的氧化硅膜71，利用上述光刻工序除去包含与上述开口部22对应部分的大的区域73(参见图7(b))。
之所以这样除去硅晶片20’另一面侧的氧化硅膜71中的区域73，是为使利用后述工序将硅晶片20’中包含开口部22的区域厚度d2减小。也就是说，将由硅晶片20’形成的芯片20减薄，在蒸镀时容易使蒸镀粒子沿着倾斜方向通过开口部22，使被成膜的薄膜厚度均匀的缘故。
利用光刻技术就氧化硅膜71的图案化的过程中，例如可以采用缓冲氢氟酸溶液。
进而就如图7(b)所示状态的硅晶片20’，利用加热至80℃的35重量％氢氧化钾水溶液进行结晶各向异性蚀刻。借助于这种结晶各向异性蚀刻，可以将硅晶片20’中未被氧化硅膜71覆盖的部分从一面和另一面的两侧除去，在形成作为开口部22的贯通沟槽的同时，将包含开口部22的区域厚度减小。而且通过这种结晶各向异性蚀刻，也可以将硅晶片20’区域73侧的角部74蚀刻，形成倾斜状(参见图7(c))。
通过控制上述各向异性蚀刻的蚀刻时间，可以管理角部74的倾斜形状和包含开口部区域的厚度。因此，即使在掩模1和蒸镀源的相对位置关系产生变动的情况下，也可以制造掩模1的阴影区域没有变化的良好的掩模。
最后，除去在硅晶片20’上形成的氧化硅膜71的情况下，将完成本实施方式的上述蚀刻的芯片20(参见图7(d))。
除去这种氧化硅膜71时例如采用缓冲氢氟酸溶液。
由此，按照本实施方式的制造方法，由于芯片20的开口部22是利用结晶各向异性蚀刻方式形成的，所以可以对开口部22的形状进行高精度加工。而且本制造方法，由于就具有面方位(110)的硅晶片20’实施结晶各向异性蚀刻得使开口部22的纵向与(111)方位成直角，所以在开口部22纵向的侧面将变成(111)方位面。由此，在这种结晶各向异性蚀刻中，可以将开口部22的深度方向与开口部22的纵向上侧面的蚀刻比例如加工成1比1000，因而可以高精度控制开口部22的宽度尺寸。
(支持基板的制造方法)
图8是表示本发明的实施方式涉及的支持基板10的一个制造方法实例的示意立体图。
首先将形成支持基板10的材料剪切成所定面板状的基板10’(参见图8(a))。
然后，为了使粘合在支持基板10上的芯片20起着掩模的作用，在基板10’上形成由长方形通孔构成的开口区域12(参见图8(b))。
作为开口区域12的形成方法，可以采用适合于形成支持基板材料的方法。例如，如果基板10’是派拉克斯(注册商标)玻璃或OA-10等无碱玻璃等玻璃基板，则有利用喷砂法切削形成开口区域12的方法、或者利用光刻技术和氢氟酸湿法蚀刻形成开口区域12的方法。而且当支持基板10是由42合金等金属材料制成的情况下，既可以采用光刻技术和氢氟酸湿法蚀刻形成开口区域12，也可以利用焊接将多个金属材料组合制造，或者采用切削加工或铸造加工法制造。
此外，为了规则而准确地将各芯片20配置在支持基板10上，在基板10’上形成排列标记14’后，制成支持基板10(参见图8(c))。
这种排列标记14’的形成也可以采用光刻技术。具体讲，使Cr在基板10’上形成50纳米厚度的溅射膜。然后，利用喷涂方式的光刻胶喷涂器使光刻胶附着在Cr上。进而进行曝光、显影和Cr的湿法蚀刻后，形成排列标记14’。而且作为排列标记14’，也可以采用激光等进行标记的方法。
图9是表示本发明的实施方式涉及的支持基板10的一个制造方法实例的示意立体图。首先形成所定材料构成的多个四角柱10a，10b。然后利用螺栓10c将各四角柱10a，10b连接起来，形成具有开口区域12的基板10d(参见图9(a)，图9(b))。
各四角柱10a，10b的连接也可以采用粘结剂等。
进而在基板10d上形成排列标记14’后，制成支持基板10(参见图9(c))。
在以上方法制造的支持基板10上安装芯片20后制成掩模1。采用本实施方式的掩模1，如图6所示，可以蒸镀例如形成40英寸的大画面显示装置的薄膜图案。
(电光学装置的制造方法)
图10是表示本发明的实施方式涉及的电光学装置制造方法的截面示意图。
本实施方式中将举例说明作为电光学装置之一的有机EL装置。在图10所示的掩模50(相对于上述掩模1)上形成有磁性体薄膜52。磁性体薄膜52可以用铁、钴、镍等强磁性材料形成。或者也可以采用Ni、Co、Fe，或含有Fe成分的不锈钢合金等磁性金属材料，以及磁性金属材料与非磁性金属材料的结合，形成磁性体膜52。掩模50的其他细节，与上述掩模1相同。
本实施方式中，使用掩模50在基板(成膜对象部件)54上使发光材料成膜。基板54由于是形成多个有机EL装置用的，所以是玻璃基板等透明基板。在基板54上，如图11(A)所示，形成电极(例如由ITO等构成的透明电极)56和空穴输送层58。其中也可以形成电子输送层。
如图10所示，将掩模50配置得使芯片20位于基板54侧。事先将磁铁配置在基板54的背后，使在掩模50(芯片20)上形成的磁性体膜52受到吸引。
图11(A)～图11(C)是说明有机EL装置制造用发光材料成膜方法用的示意截面图。发光材料例如是后记材料，作为低分子有机材料有羟基喹啉铝(Alq3)，而作为高分子有机材料有聚对苯撑乙烯醇(PPV)。发光材料的成膜可以利用蒸镀法进行。
例如，如图11(A)所示，借助于掩模50一边使红色发光材料图案化一边成膜，形成红色发光层60。而且如图11(B)所示，挪动掩模50，一边使绿色发光材料图案化一边成膜，形成绿色发光层62。而且如图11(C)所示，再次挪动掩模50，一边使蓝色发光材料图案化一边成膜，形成蓝色发光层64。
本实施方式中，将成为屏幕的第二基板20，与支持基板10部分粘接的。因此，芯片20自由度高，难于产生弯曲和翘曲，选择性蒸镀的再现性强，生产率高。本实施方式的掩模50，在支持基板10上形成多个开口部12，芯片20位于与各自开口区域12对应。多个芯片20与一个有机EL装置对应。也就是说，使用掩模50可以以高精度制造大画面的有机EL装置。
图12是表示经过上述发光材料成膜方法制造的有机EL装置大体构成的截面示意图。有机EL装置具有基板54、电极56、空穴输送层58和发光层60、62、64等。在发光层60、62、64上形成有电极66。电极66例如是阴极电极。本实施方式的有机EL装置，适于作为显示装置(显示器)使用，可以提供一种发光层60、62、和64中图案挪动少，膜厚分布非常均匀，没有显示不均的鲜艳的大画面显示装置。
(电子仪器)
以下说明采用本实施方式的掩模制造的电子仪器。
图13(a)是表示一个挪动电话机实例的立体图。图13(a)中，符号600表示挪动电话机主体，符号601表示用上述实施方式的掩模形成的电光学装置构成的显示部分。图13(b)表示文字处理器、个人计算机等一个便携式信息处理装置实例的立体图。图13(b)中，符号700表示信息处理装置，符号701表示键盘等输入部件，符号702表示利用上述实施方式的掩模形成的电光学装置构成的显示部，符号703表示信息处理装置主体。图13(c)是表示一个手表型电子仪器实例的立体图。图13(c)中，符号800表示手表主体，符号801表示用上述实施方式的掩模形成的电光学装置构成的显示部。
图13所示的电子仪器，可以大画面显示，可以以高品位显示鲜艳而没有显示不均的大画面，此外还可以以低成本制造。
其中本发明的技术范围并不限于上述实施方式，可以在不超出本发明要点的范围内作各种变更，实施方式中所列举的具体材料和层结构等只不过是一例，可以作适当变更。例如，上述实施方式中虽然采用了掩模1作为蒸镀掩模，但是本发明并不限于此，还可以使用掩模1作为溅射法和CVD法等方法中的掩模。

Claims (23)

1.一种掩模，其特征在于，其中：
具有支持基板、和被安装在该支持基板上的多个芯片，
所述芯片具有与在被成膜面上形成的薄膜图案的至少一部分形状对应的开口部，
所述芯片占有面积，比用所述的多个芯片形成的薄膜图案的面积小，
所述芯片被配置得互相具有间隔，
在与所述芯片中长孔形形状开口部的纵向正交的方向上的所述芯片互相的间隔，与该长孔形形状的宽度相等。
2.根据权利要求1所述的掩模，其特征在于，其中所述芯片由硅制成。
3.根据权利要求1所述的掩模，其特征在于，其中所述芯片由金属材料制成。
4.根据权利要求2所述的掩模，其特征在于，其中所述硅具有面方位(110)。
5.根据权利要求2所述的掩模，其特征在于，其中所述硅具有面方位(100)。
6.根据权利要求2所述的掩模，其特征在于其中在所述的硅，所述的开口部的侧面的面方位为(111)。
7.根据权利要求1～6中任何一项所述的掩模，其特征在于，其中
所述芯片具有多个所述开口部，
所述开口部具有长孔形形状，
多个所述的开口部被配置得分别与所述长孔形形状的纵向平行，形成为条状图案。
8.根据权利要求1所述的掩模，其特征在于，其中所述芯片中开口部的侧面与该芯片的一个平面所成的角部位，具有倾斜形状。
9.根据权利要求1所述的掩模，其特征在于，其中所述支持基板的构成材料与所述芯片的构成材料，热膨胀系数相同。
10.根据权利要求1所述的掩模，其特征在于，其中所述支持基板的构成材料、所述芯片的构成材料和被成膜部件的构成材料，热膨胀系数相同。
11.根据权利要求1所述的掩模，其特征在于，其中所述支持基板具有长方形开口区域，
所述开口区域被配置得横跨安装在所述支持基板上的多个芯片。
12.根据权利要求11所述的掩模，其特征在于，其中所述支持基板开口区域的纵向，与所述芯片中开口部的长孔形形状的纵向正交，
在所述支持基板上将多个所述开口区域配置得互相平行，
将多个所述芯片沿着一个所述开口区域配置成一列。
13.根据权利要求1所述的掩模，其特征在于，其中所述支持基板具有表示多个所述芯片中每个安装位置的多个排列标记。
14.根据权利要求1所述的掩模，其特征在于，其中所述支持基板由多个四角柱组合而构成。
15.一种薄膜图案的形成方法，其特征在于，分别具有与在被成膜面上形成的薄膜图案的至少一部分形状对应的开口部的多个芯片，利用将所述多个芯片安装在支持基板上而构成的掩模，形成具有比所述芯片占有面积大的面积的薄膜图案，所述芯片被配置得互相具有间隔，在与所述芯片中长孔形形状开口部的纵向正交的方向上的所述芯片互相的间隔，与该长孔形形状的宽度相等。
16.根据权利要求15所述薄膜图案的形成方法，其特征在于，其中在用一个掩模对被成膜面使所述薄膜图案的一部分成膜后，使该掩模的位置相对于该被成膜面挪动，再用该掩模对该被成膜面成膜时，使所述薄膜图案的其他部分成膜。
17.根据权利要求16所述薄膜图案的形成方法，其特征在于，其中使所述掩模位置挪动的距离，是与所述的开口部大小对应的距离。
18.根据权利要求15所述薄膜图案的形成方法，其特征在于，其中制成多个所述芯片相对于被成膜面的安装位置挪动的多种所述掩模，分别用所述多种的所述掩模形成一个所述薄膜图案。
19.根据权利要求18所述薄膜图案的形成方法，其特征在于，其中所述掩模中所述芯片的安装位置的互相挪动值，是与所述的开口部大小对应的值。
20.一种掩模的制造方法，其特征在于，形成多个作为具有与被成膜面上形成的薄膜图案中至少一部分形状对应的开口部的芯片，占有面积比被成膜面上形成的薄膜图案面积小的芯片，
将所述多个芯片安装在支持基板上，形成使用于形成所述薄膜图案时的掩模，所述芯片被配置得互相具有间隔，在与所述芯片中长孔形形状开口部的纵向正交的方向上的所述芯片互相的间隔，与该长孔形形状的宽度相等。
21.根据权利要求20所述掩模的制造方法，其特征在于，其中所述芯片的开口部，用结晶各向异性蚀刻法形成。
22.根据权利要求21所述掩模的制造方法，其特征在于，
所述芯片由具有面方位(110)的硅构成，
在所述硅的露出面全体上形成耐蚀刻掩模材料，
然后就该芯片一面侧的耐蚀刻掩模材料形成孔，使所述开口部的纵向方向与所述硅的(111)方位成直角，而且形状与该开口部形状对应，同时就该芯片的另一面侧的耐蚀刻掩模材料除去包含开口部的区域，
进而通过所述结晶各向异性蚀刻法形成贯通该芯片的孔，以设置所述芯片的开口部。
23.一种电光学装置的制造方法，其特征在于，在形成电光学装置的构成层的薄膜图案时，采用权利要求1～14中任何一项所述的掩模，或者权利要求15～19中任何一项所述薄膜图案的形成方法或者权利要求20～22中任何一项所述掩模的制造方法制造的掩模。
CNB2005100521349A 2004-03-23 2005-02-25 掩模及其制法、薄膜图案的形成方法、电光学装置的制法 Expired - Fee Related CN100459222C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004084644 2004-03-23
JP2004084644A JP2005276480A (ja) 2004-03-23 2004-03-23 マスク、マスクの製造方法、薄膜パターンの形成方法、電気光学装置の製造方法および電子機器

Publications (2)

Publication Number Publication Date
CN1674730A CN1674730A (zh) 2005-09-28
CN100459222C true CN100459222C (zh) 2009-02-04

Family

ID=34909414

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100521349A Expired - Fee Related CN100459222C (zh) 2004-03-23 2005-02-25 掩模及其制法、薄膜图案的形成方法、电光学装置的制法

Country Status (6)

Country Link
US (1) US20050211981A1 (zh)
EP (1) EP1584703A1 (zh)
JP (1) JP2005276480A (zh)
KR (1) KR20060044575A (zh)
CN (1) CN100459222C (zh)
TW (1) TW200539741A (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4441974B2 (ja) * 2000-03-24 2010-03-31 ソニー株式会社 半導体装置の製造方法
JP3775493B2 (ja) * 2001-09-20 2006-05-17 セイコーエプソン株式会社 マスクの製造方法
KR100659057B1 (ko) 2004-07-15 2006-12-21 삼성에스디아이 주식회사 박막 증착용 마스크 프레임 조립체 및 유기 전계 발광표시장치
KR101192798B1 (ko) * 2006-06-30 2012-10-18 엘지디스플레이 주식회사 섀도우 마스크 및 이를 이용한 유기 발광 소자의 제조 방법
KR101453877B1 (ko) * 2008-08-04 2014-10-23 삼성디스플레이 주식회사 유기 ｅｌ 소자의 발광층을 증착하는 방법, 상기 증착방법을 포함하는 유기 ｅｌ 소자의 제조 방법, 및 상기제조 방법에 의해 제조된 유기 ｅｌ 소자
JP5780350B2 (ja) * 2013-11-14 2015-09-16 大日本印刷株式会社 蒸着マスク、フレーム付き蒸着マスク、及び有機半導体素子の製造方法
JP6229483B2 (ja) * 2013-12-24 2017-11-15 コニカミノルタ株式会社 成膜用マスク、マスク成膜方法、および有機エレクトロルミネッセンス素子の製造方法
US9349922B2 (en) * 2014-08-25 2016-05-24 Boe Technology Group Co., Ltd. Mask, mask group, manufacturing method of pixels and pixel structure
CN105986225A (zh) * 2015-02-16 2016-10-05 上海和辉光电有限公司 Oled蒸镀用的屏蔽层及其制作方法
CN107641786B (zh) * 2017-09-27 2020-04-14 京东方科技集团股份有限公司 掩模板及掩模板制作方法
US11326245B2 (en) * 2018-05-14 2022-05-10 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Masks for fabrication of organic lighting-emitting diode devices
USD900486S1 (en) * 2019-09-20 2020-11-03 The Glad Products Company Film with pattern

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162096A (ja) * 1995-12-05 1997-06-20 Toshiba Corp 荷電ビーム成形用アパーチャおよび荷電ビーム露光装置
CN1367636A (zh) * 2001-01-26 2002-09-04 精工爱普生株式会社 掩模、掩模的制造方法、有机电致发光装置的制造方法、有机电致发光装置
US20030059690A1 (en) * 2001-09-25 2003-03-27 Seiko Epson Corporation Mask and method of manufacturing the same, electroluminescence device and method of manufacturing the same, and electronic instrument
CN1431851A (zh) * 2001-09-20 2003-07-23 精工爱普生株式会社 掩模及其制造方法、场致发光装置及其制造方法以及电子机器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237073A (ja) * 2000-02-24 2001-08-31 Tohoku Pioneer Corp 多面取り用メタルマスク及びその製造方法
KR100382491B1 (ko) * 2000-11-28 2003-05-09 엘지전자 주식회사 유기 ｅｌ의 새도우 마스크
US7396558B2 (en) * 2001-01-31 2008-07-08 Toray Industries, Inc. Integrated mask and method and apparatus for manufacturing organic EL device using the same
JP2002313564A (ja) * 2001-04-17 2002-10-25 Nec Corp シャドウマスク、該シャドウマスクの製造方法、およびディスプレイ
JP3596502B2 (ja) * 2001-09-25 2004-12-02 セイコーエプソン株式会社 マスク及びその製造方法、エレクトロルミネッセンス装置及びその製造方法並びに電子機器
KR100490534B1 (ko) * 2001-12-05 2005-05-17 삼성에스디아이 주식회사 유기 전자 발광 소자의 박막 증착용 마스크 프레임 조립체
US6749690B2 (en) * 2001-12-10 2004-06-15 Eastman Kodak Company Aligning mask segments to provide an assembled mask for producing OLED devices
JP3915898B2 (ja) * 2002-04-12 2007-05-16 セイコーエプソン株式会社 マスク及びエレクトロルミネッセンス装置の製造方法
JP4440563B2 (ja) * 2002-06-03 2010-03-24 三星モバイルディスプレイ株式會社 有機電子発光素子の薄膜蒸着用マスクフレーム組立体
JP4367018B2 (ja) * 2002-06-18 2009-11-18 東レ株式会社 統合マスクの組立装置と組立方法。
JP2004183044A (ja) * 2002-12-03 2004-07-02 Seiko Epson Corp マスク蒸着方法及び装置、マスク及びマスクの製造方法、表示パネル製造装置、表示パネル並びに電子機器
JP2005042133A (ja) * 2003-07-22 2005-02-17 Seiko Epson Corp 蒸着マスク及びその製造方法、表示装置及びその製造方法、表示装置を備えた電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162096A (ja) * 1995-12-05 1997-06-20 Toshiba Corp 荷電ビーム成形用アパーチャおよび荷電ビーム露光装置
CN1367636A (zh) * 2001-01-26 2002-09-04 精工爱普生株式会社 掩模、掩模的制造方法、有机电致发光装置的制造方法、有机电致发光装置
CN1431851A (zh) * 2001-09-20 2003-07-23 精工爱普生株式会社 掩模及其制造方法、场致发光装置及其制造方法以及电子机器
US20030059690A1 (en) * 2001-09-25 2003-03-27 Seiko Epson Corporation Mask and method of manufacturing the same, electroluminescence device and method of manufacturing the same, and electronic instrument

Also Published As

Publication number Publication date
KR20060044575A (ko) 2006-05-16
CN1674730A (zh) 2005-09-28
TW200539741A (en) 2005-12-01
JP2005276480A (ja) 2005-10-06
EP1584703A1 (en) 2005-10-12
US20050211981A1 (en) 2005-09-29

Similar Documents

Publication Publication Date Title
CN100459222C (zh) 掩模及其制法、薄膜图案的形成方法、电光学装置的制法
KR100707553B1 (ko) 마스크, 마스크의 제조 방법, 전기 광학 장치의 제조 방법및 전자기기
CN100447946C (zh) 掩模及其制造方法、掩模芯片及其制造方法以及电子设备
JP4428285B2 (ja) マスク保持構造、成膜方法、及び電気光学装置の製造方法
CN100468824C (zh) 掩模的制造方法
JP4971723B2 (ja) 有機発光表示装置の製造方法
KR100755352B1 (ko) 마스크, 마스크의 제조 방법, 패턴 형성 장치, 패턴 형성방법
JP4377453B2 (ja) 基板処理装置、及び基板処理方法
US6893575B2 (en) Mask and method of manufacturing the same, electro-luminescence device and method of manufacturing the same, and electronic instrument
JP2005042133A (ja) 蒸着マスク及びその製造方法、表示装置及びその製造方法、表示装置を備えた電子機器
TWI267561B (en) Precision mask for deposition and a method for manufacturing the same, an electroluminescence display and a method for manufacturing the same, and electronic equipment
US7253533B2 (en) Divided shadow mask for fabricating organic light emitting diode displays
JP2009087840A (ja) 蒸着マスク、蒸着マスクの製造方法、有機ｅｌ素子、電子機器
US10636969B2 (en) Apparatus and method of directly patterning high resolution active matrix organic light emitting diodes using high-resolution shadow mask
KR20170066766A (ko) 마스크 조립체의 제조방법 및 표시 장치의 제조방법
JP2010095744A (ja) 蒸着マスク、蒸着マスクの製造方法、電気光学装置の製造方法および電子機器
JP2008198500A (ja) 有機ｅｌディスプレイの製造方法および製造装置
CN110557955B (zh) 用于支撑基板或掩模的载体
JP2005190857A (ja) マスク、マスクの製造方法、有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置の製造装置、有機エレクトロルミネッセンス装置、及び電子機器
JP2006077276A (ja) マスク、マスクの製造方法、薄膜パターンの形成方法、電気光学装置の製造方法
JP2006077297A (ja) マスク、成膜方法、有機ｅｌ装置の製造方法
KR20210083699A (ko) 새도우 마스크 제조 방법 및 새도우 마스크
JP2006202548A (ja) マスク、及びマスクの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090204

Termination date: 20160225

CF01 Termination of patent right due to non-payment of annual fee