CN100364125C - 发光氮化物半导体器件及其制造方法 - Google Patents

发光氮化物半导体器件及其制造方法 Download PDF

Info

Publication number
CN100364125C
CN100364125C CNB2005100638032A CN200510063803A CN100364125C CN 100364125 C CN100364125 C CN 100364125C CN B2005100638032 A CNB2005100638032 A CN B2005100638032A CN 200510063803 A CN200510063803 A CN 200510063803A CN 100364125 C CN100364125 C CN 100364125C
Authority
CN
China
Prior art keywords
electrode
conductivity
light emitting
semiconductor device
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100638032A
Other languages
English (en)
Other versions
CN1681137A (zh
Inventor
笔田麻佑子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Optoelectronics Technology Co Ltd
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1681137A publication Critical patent/CN1681137A/zh
Application granted granted Critical
Publication of CN100364125C publication Critical patent/CN100364125C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

提供了一种发光氮化物半导体器件，其包括：一衬底(1)，覆盖所述衬底(1)的具有第一导电性的半导体层(2)，覆盖具有所述第一导电性的所述半导体层(2)的发光层(3)，覆盖所述发光层(3)的具有第二导电性的半导体层(4)，以及至少覆盖具有所述第二导电性的所述半导体层的第二电极(5)，其中，所述第二电极对主发光波长具有高反射率，并且所述发光器件使光主要在其侧面得到提取。

Description

发光氮化物半导体器件及其制造方法
技术领域
本发明涉及采用氮化物化合物半导体(InxAlyGa1-x-yN，其中0≤X，0≤Y，X+Y＜1)的发光氮化物半导体器件。
背景技术
图11中示出了在Japanese Patent Laying-Open(日本专利公开)No.08-274372中描述的传统发光氮化物半导体器件的结构。在该图中，这种传统的发光器件具有蓝宝石衬底101，在其上淀积了500厚的Al0.1Ga0.83In0.07N缓冲层102。在缓冲层102上形成了掺硅GaN构成的n+层103，其厚度约为2.0μm，电子密度为2×1018/cm3。除提供电极201的部分外，在n+层103上依次淀积着：由掺硅(Alx2Ga1-x2)y2In1-y2N构成的具有高载流子浓度的n+层104，其厚度约为2.0μm，电子密度为2×1018/cm3；由镁(Mg)、镉(Cd)和掺硅(Alx1Ga1-x1)y1In1-y1N构成的p型导电性发光层105，其厚度约为0.5μm；由Mg含量为1×1020/cm3的掺Mg(Alx2Ga1-x2)y2In1-y2N构成的，空穴密度为5×1017/cm3的p+层106，厚度约为1.0μm；由Mg含量为1×1020/cm3，空穴密度为5×1017/cm3的掺镁GaN构成的第二接触层107，其厚度约为0.2μm；以及由Mg含量为2×1020/cm3的掺Mg GaN构成的，空穴密度为2×1017/cm3的第一接触层108，其厚度约为500。
此外，还淀积了连接至第一接触层108的电极202和在裸露表面上连接至n+层103的电极201。位于接触层108上的电极202包括：等厚度淀积的，厚度为20的钛(Ti)层109和淀积厚度为60的镍(Ni)层110。这两层起着透明电极的作用。层110的一部分上淀积着厚度为1000的Ni层111和厚度为1.5μm的金(Au)层112，Ni层的作用是作为向其上焊接引线的焊盘(pad)。电极201具有3层结构，其包括：接合在n+层103上的厚度为500的铝(Al)层113，厚度为5000的Ti层114和厚度为1.5μm的Au层115。
在这样一种发光氮化物半导体器件的结构当中，LED的上表面具有厚度为20的Ti层109和厚度为60的Ni层110，所淀积的这两层起着透明电极的作用。但是，这些薄金属层只能提供较差的反射率和透射率，而且会吸收大量的光，从而导致较差的光提取效率(optical extraction efficiency)。
作为另一个例子，Japanese Patent Laying-Open(日本专利公开)No.11-168235描述了一种具有如图12所示的结构的发光氮化物半导体器件。参照该图，在衬底121上提供了互连图案122，并在互连图案122上通过凸点125安装了LED芯片123。在LED芯片123的底面提供了一个反射层124，在反射层124的下方引入了底层填料树脂(underfill resin)126。
具有这样结构的发光氮化物半导体器件通过反射层124反射光线，从而在未提供LED芯片123的电极的表面上提取光，进而提高光提取效率。但是，由于芯片123和层124通过焊点125安装在衬底上，难以将互连图案122和焊点125对齐，从而导致成品率降低。
本发明的目的在于克服上述传统技术的缺点，本发明提供了一种发光氮化物半导体器件及其制造方法，这种发光氮化物半导体器件所发出的光可以得到更为高效地提取，并且可以提供令人满意的成品率。
发明内容
一方面，本发明提供了一种发光氮化物半导体器件，其包括：一衬底；覆盖衬底的，具有第一导电性的半导体层；覆盖具有第一导电性的半导体层的发光层；覆盖所述发光层的具有第二导电性的半导体层；以及至少覆盖具有第二导电性的半导体层的第二电极，其中第二电极对主发光波长(mainlight emission wavelength)具有高反射率，且所述发光器件可以使光主要在其侧面得到提取。本发明还提供了一种制造这种发光氮化物半导体器件的方法。
高反射率电极从发光器件吸收的光线更少，使光得到更为有效的提取。而且，由于所述器件可以使光主要在其侧面得到提取，所以，可以将与电极支撑面相对的一侧安装到例如引线框架(lead frame)上，并且可以在所述表面上接合一引线，从而提供与安装相关的更高的成品率。
对于主发光波长，第二电极的优选反射率至少为70％。可以得到更高的发光效率。反射率最好不低于70％，否则，电极部分会吸收大量的光，从而导致发光效率下降。
第二电极优选覆盖至少60％的，由具有第一导电性的半导体层和具有第二导电性的半导体层所界定的表面。这样可以取得更大的发光面积，从而获得增大的发光效率。
对于主发光波长，衬底优选为透明的。透明衬底允许光通过其传播，并在其侧面输出，这样可以提供更大的输出面积，从而获得效率更高的输出。
衬底优选具有一个与支撑具有第一导电性的半导体层的表面相对的，而且与之不平行的，或具有凸起和凹陷的表面。衬底的相对面可以倾斜地反射光线，从而将光线有效地引导至器件侧面，使光得到更为有效地提取；或者，衬底的凸起和凹陷可以对光进行散射，从而将光有效地引导至器件侧面，使光得到更为有效地提取。
优选地，对主发光波长具有高反射率的物质覆盖与支撑具有第一导电性的半导体的表面相对的衬底表面。该相对表面几乎不吸收光，因此，可以将光引导至器件侧面，使其得到更为有效的提取。
衬底优选为蓝宝石衬底。光在衬底中不会受到损失，从而得到更为有效的提取。
第二电极优选为含有Ag的p型电极。第二电极可以与p层具有良好的欧姆接触，此外，还可以具有高反射率，因此几乎不吸收光。这样，在保持器件具有令人满意的电特性的同时，该器件还可以使光得到更高效的提取。
第一电极优选为含有Al的n型电极。第一电极可以与n层具有良好的欧姆接触，此外，还可以具有高反射率，因此几乎不吸收光。这样，在保持器件具有令人满意的电特性的同时，该器件还可以使光得到更高效的提取。
具有第一导电性的半导体优选为n型半导体，且具有第二导电性的半导体优选为p型半导体。与p型半导体相比，n型半导体的电阻相对较低，因此，可以横向通过电流。这样可以获得具有低电阻的更大的发光面积，从而在使器件保持令人满意的电特性的同时，可以取得更高的发光效率。
优选地，在采用蓝宝石或类似的绝缘衬底且第一电极淀积在第一导电性半导体层上时，在从器件的顶面向下观察时，第一电极基本位于发光氮化物半导体器件的中央。具有第一导电性的电极所在的区域(其不对发光作出贡献)位于远离器件侧面、与器件中央相对应的区域。这样，可以减少光损耗，并由此增大发光效率。
优选地，在与支撑具有第一导电性的半导体的表面相对的衬底表面中形成一个圆锥形孔。圆锥形几何结构对光进行反射，从而将光有效地引导至器件侧面，使其得到更为有效的提取。
优选地，在与支撑具有第一导电性的半导体的表面相对的衬底表面的中央形成该圆锥形孔。这样可以使未设电极的器件上表面也对光进行有效的反射，从而将光引导至器件侧面，使其得到更为有效的提取。
圆锥形孔优选地具有与具有第一导电性的电极相接触的顶点。高反射率使光得到更为有效的提取。
优选地，在发光氮化物半导体器件的上表面上，在未被第一电极和/或第二电极占据并因而裸露出具有第一导电性的半导体层和/或具有第二导电性的半导体层的部分，以及电极上的部分上，淀积对主发光波长具有高反射率的膜。这样可以在不使n型和p型层短路的情况下得到高反射率，从而使光得到更为有效的提取。从暴露半导体层的部分到电极上的部分形成该高反射率膜，以防止因暴露半导体层带来的未对准问题。
高反射率物质优选包含Ag或Al。
高反射率物质优选为包含电介质的多层膜。
对于主发光波长，高反射率物质的优选反射率至少为70％。这样，可以使器件的整个上表面具有高反射率，使光在器件的侧面得到有效的提取。
第二电极优选含有Ag，其厚度至少为10nm。这样可以保持高反射率，使光得到更为有效的提取。10nm以下的厚度不可取，因为这样的厚度会减小反射率。
另一方面，本发明提供了一种制造发光氮化物半导体器件的方法，其包括的步骤有：在衬底上淀积具有第一导电性的半导体层；  在具有第一导电性的半导体层上淀积发光层；在发光层上淀积具有第二导电性的半导体层；在具有第二导电性的半导体层上淀积第二电极；以及部分地蚀刻第二电极、具有第二导电性的半导体层、发光层和具有第一导电性的半导体层，并在如此蚀刻后的部分上淀积第一电极。
所形成的电极可以在保持令人满意的欧姆接触的同时，还具有高反射率。这样就可以制作出既具有令人满意的电特性，又具有令人满意的发光效率的器件。
优选地，淀积第二电极的步骤包括：在一层(多层)中至少淀积金属Pd、Pt和Ni中的一种；在其上淀积厚度至少为10nm的Ag膜；接下来，在至少400℃的温度下对其进行热处理。
本发光氮化物半导体器件及其制造方法可以取得令人满意的光提取效率和令人满意的制造成品率。
通过下文中结合附图对本发明进行的详细说明，本发明的上述及其他目的、特征、方案和优势将变得更加显而易见。
附图说明
图1和图2分别为本发光氮化物半导体器件结构的截面示意图；
图3是从顶面观察的图2中所示的发光器件的平面图；
图4是引线框架的截面示意图；
图5是本发光氮化物半导体器件结构的截面示意图；
图6是从顶面观察的图5中所示的发光器件的平面图；
图7是引线框架的截面示意图；
图8是本发光氮化物半导体器件结构的截面示意图；
图9是从顶面观察的图8中所示的发光器件的平面图；
图10是引线框架的截面示意图；
图11和图12分别是传统发光二极管的截面示意图。
具体实施方式
本发明提供了一种发光氮化物半导体器件，其包括：一衬底，以及位于其上的具有第一导电性的半导体层，其次是发光层，再次是具有第二导电性的半导体层。具有第一导电性的半导体层具有淀积于其上的第一电极，具有第二导电性的半导体层具有淀积于其上的第二电极。第一和第二电极对主发光波长具有高反射率，而且主要在器件侧面提取光。这样可以更为高效地提取器件所发出的光，而且可以取得很好的制造成品率。
图1是本发光氮化物半导体器件结构的截面示意图。参照该图，在衬底1上淀积具有第一导电性的半导体层2。在半导体层2上淀积发光层3。在发光层3上淀积具有第二导电性的半导体层4。在半导体层4上淀积第二电极5。注意，在该图中，当从器件顶面观察时，器件从顶面到半导体层2一部分的中心被蚀刻，在蚀刻部分上提供了第一电极6。第一电极6和第二电极5彼此不发生接触。第二电极为p型，第一电极为n型。
第一电极6和第二电极5具有高反射率。而且，第二电极5和第一电极6覆盖了由半导体层4和半导体层2共同界定的上表面的大部分。这样，可以通过电极对器件发出的光进行反射，从而由器件侧面提取光，以提供更高的发光效率。注意，大部分是指至少60％，优选为至少80％，更为优选为至少90％的，由半导体层4和半导体层2共同界定的上表面。此外，第二电极5和第一电极6的高反射率是指至少为70％，优选为至少80％，更为优选为至少95％的反射率。
在本发明中，主发光波长是指从紫外到可见光的光，更为具体地来讲，主发光波长是指落在近似200nm到800nm范围内的波长。
此外，可以通过例如采用反射率测量仪测量淀积在衬底平坦表面上的反射膜的表面反射率测量主发光波长反射率。
在本发明中，衬底1优选为蓝宝石(α-Al2O3)衬底、GaN衬底或Si衬底，但是衬底1并不仅局限于此，它还可以由Si、GaAs、ZnO或类似材料构成。此外，在本发明中，衬底1优选对发光器件发出的光透明。此外，在本发明中，衬底1优选具有一个与支撑具有第一导电性的半导体层的表面相对的，而且与之不平行的表面。更具体地说，衬底优选具有带有凸起和凹陷的相对面。
此外，在本发明中，衬底优选具有被对主发光波长具有高反射率的物质覆盖的相对面。所述物质可以是含有电介质的多层膜。更具体地说，它可以包括交替淀积的，由TiOx(例如TiO2)构成的高折射率层和SiOx(例如SiO2)构成的低折射率层。
此外，在本发明中，具有第一导电性的半导体层2和具有第二导电性的半导体层4是由氮化物半导体构成的。更具体地说，它可以包括GaN、AlN、AlGaN等材料。此外，半导体层2和半导体层4分别优选为n型和p型半导体层。此外，在本发明中，发光层3可以是InGaN半导体。
在本发明中，第二电极5可以包括最初淀积的、由Pd构成的第一电极层和随后淀积的、由Ag构成的第二电极层。第一电极层可以由Pt、Ni或类似材料构成。此外，在淀积第二电极5时，必须在具有第二导电性的半导体层和第二电极5之间提供良好的欧姆接触。此外，在第二电极层上，可以采用由Pd和Au构成的接合电极层。注意，在本发明中，第二电极5可以如上所述，由总共为两层的第一电极层和第二电极层构成，或者单独由第一电极层构成，其厚度大于第一电极层和第二电极层组合起来的厚度。
此外，在本发明中，第一电极6可以由Ti和Al构成。从顶面对本发光器件观察，提供第一电极6的位置大体位于中央。注意，当将衬底1看作器件底面时，发光器件的顶面是指与衬底1相对的最上表面。更具体地说，对于图1的结构，其对应于由具有第一导电性的半导体层的一部分和具有第二导电性的半导体层的一部分结合起来界定的表面。在那种情况下，表面不是平的，而是具有一个凹陷。
在本发明中，衬底1所具有的与支撑具有第一导电性的半导体的表面相对的表面具有一圆锥形孔，由于这一圆锥形几何结构所反射的光被有效地引导至器件侧面，因此可以得到更为有效地提取。
在下文中，将参照实施例对本发明做出更为详细的说明，但是本发明不仅限于这些实施例。
第一实施例
图2示出了在蓝宝石衬底上由GaN基化合物半导体形成的本发光器件的横断面结构。图3是从其顶面观察的平面图。
在采用蓝宝石为材料的衬底20上，淀积GaN缓冲层21。在其上淀积未掺杂的1μm的GaN层22。在其上淀积4μm厚的由掺硅GaN构成的n GaN层23。这些层提供具有第一导电性的电极层。此外，在nGaN层23上，分层淀积着GaN阻挡层和由InGaN阱层构成的发光多量子阱层24，以提供发光层。在发光层24上淀积作为具有第二导电性的电极层的由p型AlGaN构成的p型覆层25。在p型覆层25上淀积由p型GaN构成的p型接触层26。
在p型接触层26上，第二电极是由厚度约为1.5nm、由Pd膜构成的第一电极层27和厚度为100nm、由淀积在第一电极层27上的Ag构成的第二电极层28构成的。
之后，在500℃下在真空中，对这一中间产品热处理3分钟，以在第二电极的第一电极层27、第二电极层28和p型接触层26之间提供良好的欧姆接触，并还提供高反射率。之后，在第二电极层28上，通过气相淀积的方法分别淀积厚度为15nm和500nm的Pd和Au，以形成接合电极层29。
之后，将光刻胶涂布到电极上表面，并去除位于规定区域的光刻胶，采用王水在未覆盖光刻胶的部分对电极层进行蚀刻。此外，对p型接触层26、p型覆层25、发光层24和n型GaN层23进行部分地干法蚀刻，从而暴露出n型GaN层23的一表面。
之后，均匀地涂覆光刻胶。n型GaN层23具有一个在规定区域带有窗口的表面。通过气相淀积20nm厚的Ti和200nm厚的Al，并将Al/Ti膜从光刻胶上剥离以去除这一薄膜，形成充当第一电极的膜状n型电极30。
之后，对蓝宝石衬底20的背面进行打磨，从而获得大约100μm的厚度。就这样使用打磨表面，而不要进行抛光等处理，从而使这一表面作为散射光的表面，例如散射由发光层直接朝背面发出的光，由电极反射后到达背面的光等等，以帮助将光引导至器件的侧面。打磨表面可以具有凸起和凹陷。
之后，安放这一中间产品，其电极支撑面朝上。之后，将产品粘到粘合板(adhesive sheet)上，并对该电极支撑面进行激光划片(laser-scribed)，以分割器件。
可以通过常规方法将如此制作出来的发光氮化物半导体器件安装到如图4所示的引线框架上，从而提供良好的制造成品率。此外，与采用传统半透明电极的发光二极管相比，这种发光氮化物半导体器件可以更为有效地提取光，从而提供大约1.5倍的光输出。此外，与薄膜电极相比，在导电测试中，长时间低压驱动(driven)本器件时，其电极并未发生剥落或类似现象，因此具有高度可靠性。
注意，本实施例采用了GaN缓冲层，可以采用AlN缓冲层。此外，本实施例指定了每个膜的厚度，尽管第二电极层是由Ag构成的，其厚度优选为至少10nm，更优选的厚度为至少50nm，但是，每个膜不仅限于指定厚度。
此外，在本实施例中，第二电极包括由Pd构成的第一电极层，第一电极层不仅限于此，可以由Pt、Ni或类似材料构成。此外，尽管在本实施例中，第二电极具有由第一和第二电极层构成的2层结构，但是，第二电极也可以由淀积厚度大的Pd单独构成。如果采用了单层Pd，其优选具有10nm的厚度，更优选为至少50nm。
此外，在本实施例中，通过激光划片分割发光氮化物半导体器件，也可以通过金刚石划片、切割等方法分割。
第二实施例
图5是本发光氮化物半导体器件结构的截面示意图，图6是从其顶面观察的平面图。在图5中，本发光器件具有由蓝宝石衬底上淀积的GaN基化合物半导体形成的发光器件结构。
直到形成第一电极为止，本实施例均与第一实施例类似。接下来，对蓝宝石衬底20的背面抛光，使其具有一个顶端距支撑电极的表面大约50μm的圆锥形孔。此外，这一圆锥形孔是与电极形成图案相等的间距(pitch)处形成的，并且孔的顶端位于电极图案的中央。
之后，对蓝宝石衬底20的背面再次抛光，使其最厚的部分具有大约100μm的厚度。之后，为衬底的背面提供一由气相淀积的Ag构成的高度反射层31，其厚度为200nm。之后，安放该中间产品，使其电极支撑面朝上，接下来，将这一产品粘在粘合板上，并对该面进行激光划片处理，以分割器件。
可以通过常规方法将如此制作出来的发光器件安装到如图7所示的引线框架上，从而提供良好的制造成品率。此外，与采用常规半透明电极的器件相比，本器件能够更为有效地提取光，从而提供大约两倍的光输出。
第三实施例
图8是本发光氮化物半导体器件结构的截面示意图，图9是从其底面观察的平面图。在图8中，本发光器件具有由GaN衬底上淀积的GaN基化合物半导体形成的发光器件结构。
直到形成接合电极层29为止，本实施例均与第一实施例类似。接下来，对GaN衬底40的背面抛光，使其具有一个顶端距支撑电极的表面大约50μm的圆锥形孔。此外，这一圆锥形孔是在与芯片尺寸相等的间距处形成的，并且孔的顶端位于芯片的中央。
之后，对GaN衬底40的背面再次抛光，使其最厚的部分具有大约100μm的厚度。之后，在衬底的背面形成由气相淀积提供的20nm厚的Ti和200nm厚的Al构成的n型电极32。之后，安放这一中间产品，使其衬底朝上，之后，将其粘在粘合板上，并在其衬底进行激光划片，以分割器件。
可以通过常规方法将如此制作出来的发光器件安装到如图10所示的引线框架上，从而提供良好的制造成品率。此外，与采用常规半透明电极的器件相比，本器件能够更为有效地提取光，从而提供大约两倍的光输出量。
尽管已经对本发明进行了详细的图示和说明，但是应当得到明确理解的是：这些内容只是为了图示和举例的需要，而不是为了提出限制，本发明的精神和范围只受所附权利要求书的限制。
本非临时申请基于2004年4月7日向日本专利局提交的日本专利申请第2004-112784号，其全文在此作参照引用。

Claims (20)

1.一种发光氮化物半导体器件，其包括：衬底(1)，覆盖所述衬底(1)的具有第一导电性的半导体层(2)，覆盖具有所述第一导电性的所述半导体层(2)的发光层(3)，覆盖所述发光层(3)的具有第二导电性的半导体层(4)，以及至少覆盖具有所述第二导电性的所述半导体层的第二电极(5)，其中，所述第二电极对主发光波长具有高反射率，并且所述发光器件使光主要在其侧面得到提取。
2.如权利要求1所述的发光氮化物半导体器件，其中，所述第二电极(5)对所述主发光波长具有至少70％的反射率。
3.如权利要求1所述的发光氮化物半导体器件，其中，所述第二电极(5)至少覆盖60％的具有所述第二导电性的所述半导体层的表面。
4.如权利要求1所述的发光氮化物半导体器件，其中，所述衬底(1)对所述主发光波长是透明的。
5.如权利要求1所述的发光氮化物半导体器件，其中，所述衬底(1)具有与支撑具有所述第一导电性的所述半导体层(2)的表面相对的但不与之平行的或具有凸起和凹陷的表面。
6.如权利要求1所述的发光氮化物半导体器件，其中，对所述主发光波长具有高反射率的物质覆盖与支撑具有所述第一导电性的所述半导体的表面相对的所述衬底的表面。
7.如权利要求1所述的发光氮化物半导体器件，其中，所述衬底(1)是蓝宝石衬底、GaN衬底和SiC衬底中的任何一种。
8.如权利要求1所述的发光氮化物半导体器件，其中，所述第二电极(5)为含有Ag的p型电极。
9.如权利要求1所述的发光氮化物半导体器件，其中，具有所述第一导电性的所述半导体层和所述衬底的背面之一具有淀积于其上的含有Al的n型第一电极(6)。
10.如权利要求1所述的发光氮化物半导体器件，其中，具有所述第一导电性的所述半导体为n型半导体，具有所述第二导电性的所述半导体为p型半导体。
11.如权利要求1所述的发光氮化物半导体器件，其中，在从所述发光器件顶面向下看时，所述第一电极(6)位于发光氮化物半导体器件的大致中央。
12.如权利要求1所述的发光氮化物半导体器件，其中，在与支撑具有所述第一导电性的所述半导体的表面相对的所述衬底的表面上形成一圆锥形孔。
13.如权利要求12所述的发光氮化物半导体器件，其中，所述圆锥形孔形成在与支撑具有所述第一导电性的所述半导体的表面相对的所述衬底的所述表面的中央。
14.如权利要求1所述的发光氮化物半导体器件，其中，在发光氮化物半导体器件的上表面上在未被所述第一电极(6)和/或所述第二电极(5)占据并因而暴露出具有所述第一导电性的所述半导体层(2)和/或具有所述第二导电性的所述半导体层(4)的部分上以及在所述电极上的部分上，淀积对所述主发光波长具有高反射率的膜。
15.如权利要求6所述的发光氮化物半导体器件，其中，具有所述高反射率的所述物质包含Ag和Al中的任何一种。
16.如权利要求14所述的发光氮化物半导体器件，其中，具有所述高反射率的所述物质为含有电介质的多层膜。
17.如权利要求14所述的发光氮化物半导体器件，其中，具有所述高反射率的所述物质对所述主发光波长具有至少70％的反射率。
18.如权利要求1所述的发光氮化物半导体器件，其中，所述第二电极含有Ag，并且具有至少10nm的厚度。
19.一种制造发光氮化物半导体器件的方法，其包括的步骤有：
在衬底(1)上淀积具有第一导电性的半导体层(2)；
在具有所述第一导电性的所述半导体层(2)上淀积发光层(3)；
在所述发光层(3)上淀积具有第二导电性的半导体层(4)；
在具有所述第二导电性的所述半导体层上淀积第二电极(5)；以及部分蚀刻所述第二电极(5)、具有所述第二导电性的所述半导体层(4)、所述发光层和具有所述第一导电性的所述半导体层(2)，并在经如此蚀刻的部分处淀积第一电极。
20.如权利要求19所述的方法，其中淀积所述第二电极(5)的步骤包括如下步骤：以层的形式淀积金属Pd、Pt和Ni中的至少一种，在其上淀积厚度至少为10nm的Ag膜，接下来，在至少400℃下对其进行热处理。
CNB2005100638032A 2004-04-07 2005-04-07 发光氮化物半导体器件及其制造方法 Active CN100364125C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004112784A JP4836410B2 (ja) 2004-04-07 2004-04-07 窒化物半導体発光素子およびその製造方法
JP112784/2004 2004-04-07
JP112784/04 2004-04-07

Publications (2)

Publication Number Publication Date
CN1681137A CN1681137A (zh) 2005-10-12
CN100364125C true CN100364125C (zh) 2008-01-23

Family

ID=35059688

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100638032A Active CN100364125C (zh) 2004-04-07 2005-04-07 发光氮化物半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US7352009B2 (zh)
JP (1) JP4836410B2 (zh)
CN (1) CN100364125C (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070267646A1 (en) * 2004-06-03 2007-11-22 Philips Lumileds Lighting Company, Llc Light Emitting Device Including a Photonic Crystal and a Luminescent Ceramic
JP2007173551A (ja) * 2005-12-22 2007-07-05 Showa Denko Kk 発光ダイオード及びその製造方法
KR100714638B1 (ko) * 2006-02-16 2007-05-07 삼성전기주식회사 단면 발광형 ｌｅｄ 및 그 제조방법
US8053756B2 (en) * 2006-05-26 2011-11-08 Rohm Co., Ltd. Nitride semiconductor light emitting element
US8282485B1 (en) 2008-06-04 2012-10-09 Zhang Evan Y W Constant and shadowless light source
DE102009023849B4 (de) * 2009-06-04 2022-10-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und optoelektronischer Halbleiterchip
TWI470832B (zh) * 2010-03-08 2015-01-21 Lg Innotek Co Ltd 發光裝置
CN102255025A (zh) * 2010-05-18 2011-11-23 展晶科技(深圳)有限公司 发光二极管
US8344392B2 (en) 2011-05-12 2013-01-01 Epistar Corporation Light-emitting element and the manufacturing method thereof
JP5814968B2 (ja) * 2013-03-22 2015-11-17 株式会社東芝 窒化物半導体発光装置
US9842788B2 (en) * 2015-12-31 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill control structures and method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1132942A (zh) * 1994-12-02 1996-10-09 日亚化学工业株式会社 氮化物半导体发光器件
WO1998018167A1 (en) * 1996-10-24 1998-04-30 University Of Surrey Optoelectronic semiconductor devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0316278A (ja) * 1989-06-14 1991-01-24 Hitachi Ltd 半導体発光素子
JP3423328B2 (ja) * 1991-12-09 2003-07-07 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子
JPH08274372A (ja) 1995-03-31 1996-10-18 Toyoda Gosei Co Ltd ３族窒化物半導体発光素子
JPH10294493A (ja) * 1997-02-21 1998-11-04 Toshiba Corp 半導体発光デバイス
JPH11168235A (ja) 1997-12-05 1999-06-22 Toyoda Gosei Co Ltd 発光ダイオード
JPH11261109A (ja) * 1999-01-18 1999-09-24 Toshiba Corp 窒化ガリウム系半導体発光素子および発光装置
JP2002151796A (ja) * 2000-11-13 2002-05-24 Sharp Corp 窒化物半導体発光素子とこれを含む装置
JP4307113B2 (ja) * 2002-03-19 2009-08-05 宣彦 澤木 半導体発光素子およびその製造方法
JP2004056088A (ja) * 2002-05-31 2004-02-19 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
AU2003284756A1 (en) * 2003-05-12 2004-11-26 Luxpia Co., Ltd. Tb,b-based yellow phosphor, its preparation method, and white semiconductor light emitting device incorporating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1132942A (zh) * 1994-12-02 1996-10-09 日亚化学工业株式会社 氮化物半导体发光器件
WO1998018167A1 (en) * 1996-10-24 1998-04-30 University Of Surrey Optoelectronic semiconductor devices

Also Published As

Publication number Publication date
JP2005302803A (ja) 2005-10-27
US7352009B2 (en) 2008-04-01
CN1681137A (zh) 2005-10-12
US20050224833A1 (en) 2005-10-13
JP4836410B2 (ja) 2011-12-14

Similar Documents

Publication Publication Date Title
CN100364125C (zh) 发光氮化物半导体器件及其制造方法
JP6530442B2 (ja) 反射構造を有する半導体発光ダイオードおよびその製造方法
TWI420693B (zh) 發光二極體及其製程
JP5727320B2 (ja) エピタキシャル層を有するＡｌＧａＩｎＮベースＬＥＤ
CN103378240B (zh) 发光器件和发光器件封装件
TWI431798B (zh) 具有導電性金屬基板之發光二極體
US7018859B2 (en) Method of fabricating AlGaInP light-emitting diode and structure thereof
CN100590898C (zh) 用于半导体发光器件的正电极
US7501295B2 (en) Method of fabricating a reflective electrode for a semiconductor light emitting device
JP5786868B2 (ja) 半導体発光装置
CN104282810A (zh) 半导体发光元件
CN103946994B (zh) 半导体发光器件
JP2009260316A (ja) 半導体発光素子およびそれを用いる照明装置
TW200403869A (en) Contacting scheme for large and small area semiconductor light emitting flip chip devices
CN113363363B (zh) 半导体发光二极管及其制备方法
US20030085851A1 (en) High-brightness light emitting diode
JP2008091862A (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
KR20120129449A (ko) 자외선 발광 소자
CN103985800A (zh) 半导体发光器件
CN1198339C (zh) 发光二极管的结构及其制造方法
CN101859828A (zh) 发光二极管的制造方法
CN109155351A (zh) 半导体发光装置
TWI589021B (zh) 發光元件及其製法
KR101510382B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
JP5592248B2 (ja) 窒化物半導体発光素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181205

Address after: No. 841-899, Min An Avenue, Tong Tang, Tongan District, Xiamen, Fujian

Patentee after: XIAMEN SANAN OPTOELECTRONICS CO., LTD.

Address before: Osaka Japan

Patentee before: Sharp Corporation