CN104282810A - 半导体发光元件 - Google Patents

半导体发光元件 Download PDF

Info

Publication number
CN104282810A
CN104282810A CN201410309048.0A CN201410309048A CN104282810A CN 104282810 A CN104282810 A CN 104282810A CN 201410309048 A CN201410309048 A CN 201410309048A CN 104282810 A CN104282810 A CN 104282810A
Authority
CN
China
Prior art keywords
layer
unit
luminescence unit
semiconductor
liner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410309048.0A
Other languages
English (en)
Inventor
胜野弘
斎藤真司
桥本玲
黄钟日
布上真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104282810A publication Critical patent/CN104282810A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明涉及半导体发光元件。根据一个实施例，一种半导体发光元件包括第一电极、第一和第二发光单元、第一和第二导电层、第一连接电极、第一电介质层、第一和第二衬垫、以及第一发光单元间电介质层。第一发光单元包括第一和第二半导体层以及第一发光层。第一半导体层包括第一半导体部分和第二半导体部分。第二发光单元包括第三半导体层、第四半导体层以及第二发光层。第四半导体层电连接到第一电极。第一导电层电连接到第三半导体层。第二导电层电连接到第二半导体层。第一连接电极电连接第一导电层和第一半导体部分。

Description

半导体发光元件
相关申请的交叉引用
本申请基于2013年7月1日提交的日本专利申请No.2013-138301并且要求其优先权；该在先申请的全部内容通过引用的方式结合在本申请中。
技术领域
此处描述的实施例总体上涉及半导体发光器件。
背景技术
已经提出了其中多个LED(发光二极管)层叠的半导体发光元件。在这种层叠的半导体发光元件中设有很多遮光的互连。因此，光提取效率低。
发明内容
根据一个实施例，一种半导体发光元件包括第一电极、第一发光单元、第二发光单元、第一导电层、第二导电层、第一连接电极、第一电介质层、第一衬垫、第二衬垫、以及第一发光单元间电介质层。所述第一发光单元包括第一半导体层、第二半导体层以及第一发光层。所述第一半导体层在第一方向上与所述第一电极分开并且包括第一半导体部分和第二半导体部分。所述第二半导体部分与所述第一半导体部分设于与所述第一方向交叉的方向上。所述第二半导体层设于所述第二半导体部分与所述第一电极之间。所述第一发光层设于所述第二半导体部分和所述第二半导体层之间。所述第二发光单元包括第三半导体层、第四半导体层以及第二发光层。所述第三半导体层设于所述第一电极与所述第一发光单元之间。所述第四半导体层设于所述第三半导体层与所述第一电极之间。所述第四半导体层电连接到所述第一电极。所述第二发光层设于所述第三半导体层和所述第四半导体层之间。所述第一导电层包括第一衬垫设置部分和第一层间部分。所述第一层间部分设于所述第一发光单元与所述第二发光单元之间。所述第一衬垫设置部分和所述第一层间部分设于与所述第一方向交叉的方向上。所述第一导电层电连接到所述第三半导体层。所述第二导电层包括第二衬垫设置部分和第二层间部分。所述第二层间部分设于所述第一发光单元与所述第二发光单元之间。所述第二衬垫设置部分和所述第二层间部分设于与所述第一方向交叉的方向上。所述第二导电层电连接到所述第二半导体层。所述第一连接电极在所述第一方向上延伸并电连接所述第一层间部分和所述第一半导体部分。所述第一电介质层设于所述第一连接电极与所述第二半导体层之间、所述第一连接电极与所述第一发光层之间、以及所述第一连接电极与所述第二导电层之间。所述第一衬垫电连接到所述第一衬垫设置部分。所述第二衬垫电连接到所述第二衬垫设置部分。所述第一发光单元间电介质层设于所述第一发光单元与所述第二发光单元之间、所述第一发光单元与所述第一导电层之间、所述第二导电层与所述第二发光单元之间、以及所述第一导电层与所述第二导电层之间。所述第一发光单元间电介质层是透光的。
附图说明
图1A-图1C是示出了根据第一实施例的半导体发光元件的示意图；
图2A-图2D是示出了根据第一实施例的半导体发光元件的示意图；
图3A-图3C是示出了制造根据第一实施例的半导体发光元件的方法的示意图；
图4是示出根据第一实施例的另一个半导体发光元件的示意性横截面视图；
图5A-图5B是示出了根据第一实施例的其它半导体发光元件的示意性横截面；
图6是示出根据第一实施例的另一个半导体发光元件的示意性横截面视图；
图7A-图7D是示出了根据第一实施例的另一半导体发光元件的示意图；
图8A-图8F是示出了根据第一实施例的另一半导体发光元件的示意图；
图9是示出根据第一实施例的另一个半导体发光元件的示意性横截面视图；
图10A-图10B是示出了根据第一实施例的其它半导体发光元件的示意性横截面；
图11是示出根据第一实施例的另一个半导体发光元件的示意性横截面视图；并且
图12是示出根据第二实施例的半导体发光元件的示意性横截面视图。
具体实施方式
在下文中将参考附图描述各种实施例。
附图是示意性或概念性的；并且各部分的厚度和宽度之间的关系、各部分之间的尺寸比例等不一定与其实际值相同。此外，该尺寸和/或比例在图之间可能被不同地示出，甚至对于相同的部分也是如此。
在本申请的附图及说明书中，与上文的附图相关地描述的部件相似的部件用相似的附图标记标示，并且适当地省略具体描述。
第一实施例
图1A-图1C是示出了根据第一实施例的半导体发光元件的示意图。
图1A是俯视图。图1B是图1A的线A1-A2横截面视图。图1B是图1A的线B1-B2横截面视图。
如图1B和图1C所示，根据该实施例的半导体发光元件110包括第一电极61、第一发光单元10u、第二发光单元20u、第一连接电极51、第一电介质层51i、第一衬垫41p、第二衬垫42p、以及第一发光单元间电介质层71。在该实例中，还提供第一导电层41和第二导电层42。
第一电极61是反射光的。第一电极61包括例如选自Ag、Al、Rh和Au中的至少一种。包括选自Ag、Al、Rh和Au中的至少一种的合金可以用作第一电极61。
该第一发光单元10u包括第一半导体层11、第二半导体层12以及第一发光层10L。第一半导体层11在第一方向D1上与第一电极61分开。
例如，以与第一电极61的主表面61a垂直的方向为Z轴方向。以垂直于Z轴方向的一个方向为X轴方向。以垂直于Z轴方向和X轴方向的方向为Y轴方向。第一方向D1平行于例如Z轴方向。
第一半导体层11包括第一半导体部分11a和第二半导体部分11b。第二半导体部分11b与第一半导体部分11a布置在与第一方向D1(例如，Z轴方向)交叉的方向上。例如，第二半导体部分11b与第一半导体部分11a设置在X-Y平面内。第一半导体层11具有第一导电类型。
第二半导体层12设于第二半导体部分11b与第一电极61之间。第二半导体层12具有第二导电类型。第二导电类型不同于第一导电类型。
该第一发光层10L设于该第二半导体部分11b和该第二半导体层12之间。第一发光层10L发射具有第一峰值波长的光(第一光)。第一发光单元10u是例如LED芯片。
该第二发光单元20u包括第三半导体层23、第四半导体层24以及第二发光层20L。该第三半导体层23设于该第一电极61与该第一发光单元10u之间。第三半导体层23具有第三导电类型。
第四半导体层24设于第三半导体层23与第一电极61之间。第四半导体层24电连接到第一电极61。第四半导体层24具有第四导电类型。第四导电类型不同于第三导电类型。
该第二发光层20L设于该第三半导体层23和该第四半导体层24之间。第二发光层20L发射具有第二峰值波长的光(第二光)。第二发光单元20u是例如LED芯片。
例如，第二峰值波长不同于第一峰值波长。例如，第二峰值波长短于第一峰值波长。例如，第二光是蓝光；并且第一光是从黄光和红光中选择的至少一种。该光的颜色(峰值波长)是任意的。
第一发光单元10u的侧壁和第二发光单元20u的侧壁可以具有锥形构造。单独的电介质可以形成在选自第一发光层10L的侧壁和第二发光层20L的侧壁中的至少一个上。
例如，第一导电类型与第三导电类型相同。例如，第二导电类型与第四导电类型相同。例如，第一导电类型和第三导电类型是n型；并且第二导电类型和第四导电类型是p型。在该实施例中，第一导电类型和第三导电类型可以是p型；并且第二导电类型和第四导电类型可以是n型。在该实施例中，第一到第四导电类型是任意的。在下文中，将描述这样的情况，其中第一导电类型和第三导电类型是n型；并且第二导电类型和第四导电类型是p型。
这些半导体层包括例如氮化物半导体。例如，第一半导体层11和第三半导体层23包括例如n型GaN层。例如，第二半导体层12和第四半导体层24包括例如p型GaN层。第一发光层10L和第二发光层20L包括例如量子阱层和垒层。例如，量子阱层设于两个垒层之间。量子阱层的数目可以是一个或多个。
第一导电层41包括第一层间部分41t和第一衬垫设置部分41u。该第一层间部分41t设于该第一发光单元10u与该第二发光单元20u之间。第一衬垫设置部分41u与第一层间部分41t设置在与第一方向D1交叉的方向上。该第一衬垫设置部分41u不设于该第一发光单元10u与该第二发光单元20u之间。该第一导电层41电连接到该第三半导体层23。
在该实例中，第一导电层41还包括第一延伸部分41v。第一延伸部分41v在第一层间部分41t和第一衬垫设置部分41u之间延伸。第一延伸部分41v连接第一层间部分41t和第一衬垫设置部分41u。第一延伸部分41v可以与第一层间部分41t和第一衬垫设置部分41u分开。
第一导电层41例如是遮光的。第一导电层41例如是反射光的。第一导电层41包括例如金属。例如，Al、Ni、Ti等的金属膜用作第一导电层41。合金可以用作第一导电层41。包括多个金属膜的层叠膜可以用作第一导电层41。
第一导电层41的至少一部分可以是透光的。在这种情况下，第一导电层41包括例如，包括选自包括In、Sn、Zn和Ti的组中的至少一种元素的氧化物。第一导电层41包括例如ITO(氧化铟锡)等。第一导电层41可以包括金属薄膜。
该第一连接电极51电连接到该第一半导体部分11a。第一连接电极51在第一方向D1上延伸。该第一连接电极51电连接到该第三半导体层23。例如，该第一连接电极51电连接到该第一层间部分41t。
在该实例中，第一连接电极51包括第一金属单元51a和第二金属单元51b。第一金属单元51a布置在第一半导体部分11a与第二金属单元51b的至少一部分之间。第一金属单元51a可以接触例如第一半导体部分11a。在该实例中，第一连接电极51还包括第三金属单元51c。第三金属单元51c设于第一金属单元51a和第一半导体部分11a之间。该第三金属单元51c例如是第一发光单元10u的n侧电极。该第二金属单元51b例如是第二发光单元20u的n侧电极。
第三金属单元51c包括与第一半导体层11具有欧姆属性并且具有低接触电阻的材料。第二金属单元51b包括例如与第三半导体层23具有欧姆属性并且具有低接触电阻的材料。第二金属单元51b可以例如以良好的粘附性连接到第一层间部分41t。例如，第三金属单元51c和第二金属单元51b可以包括金属膜，该金属膜包括从包括Al、Ti、Cu、Ag和Ta的组中选择的至少一种。可以使用包括选自该组中的该至少一种的合金。可以使用包括选自该组中的该至少一种的多个金属膜的层叠膜。
第一金属单元51a电连接第二金属单元51b和第三金属单元51c。例如，第一金属单元51a可以包括金属膜，该金属膜包括从包括Al、Ti、Cu、Ag、Au、W和Ni的组中选择的至少一种。可以使用包括选自该组中的该至少一种的合金。可以使用包括选自该组中的该至少一种的多个金属膜的层叠膜。
第一电介质层51i设于第一连接电极51与第二半导体层12之间以及第一连接电极51与第一发光层10L之间。第一电介质层51i包括例如选自金属氧化物、金属氮化物和金属氮氧化物中的至少一种。第一电介质层51i包括例如氧化硅。
该第一衬垫41p电连接到该第三半导体层23。例如，在该实例中，第一衬垫41p电连接到第一导电层41的第一衬垫设置部分41u。在该实例中，第一导电层41布置在第一衬垫41p与第二发光单元20u之间。例如，第一导电层41设于第二发光单元20u上；并且第一衬垫41p设于第一导电层41上(第一衬垫设置部分41u上)。
第一半导体部分11a(即，第一半导体层11)经由第一连接电极51和第一导电层41电连接到第一衬垫41p。第三半导体层23经由第一导电层41电连接到第一衬垫41p。第一衬垫41p例如是用于第一导电类型(以及第三导电类型)的衬垫。例如，第一衬垫41p用作n侧衬垫。
第二导电层42包括第二层间部分42t和第二衬垫设置部分42u。该第二层间部分42t设于该第一发光单元10u与该第二发光单元20u之间。第二衬垫设置部分42u与第二层间部分42t设置在与第一方向D1交叉的方向上。该第二导电层42电连接到该第二半导体层12。
该第二衬垫42p电连接到该第二半导体层12。在该实例中，该第二衬垫42p电连接到该第二衬垫设置部分42u。第二导电层42布置在第二衬垫41p与第二发光单元20u之间。在该实例中，第二导电层42设于第二发光单元20u上；并且第二衬垫42p设于第二导电层42的一部分(第二衬垫设置部分42u)上。
第二半导体层12经由第二导电层42电连接到第二衬垫42p。第二衬垫42p用作用于第二导电类型的衬垫。第二衬垫42p用作例如第一发光单元10u的p侧衬垫。
该第一发光单元间电介质层71设于该第一发光单元10u与该第二发光单元20u之间。在该实例中，第一发光单元间电介质层71还设于第二导电层42与第二发光单元20u之间。该第一发光单元间电介质层71还设于该第一发光单元10u与该第一导电层41之间。该第一发光单元间电介质层71还设于该第一导电层41与该第二导电层42之间。该第一发光单元间电介质层71是透光的。第一发光单元间电介质层71的光学透射率高于第一电极61的光学透射率。第一电极61的光学反射率高于第一发光单元间电介质层71的光学反射率。
第一发光单元间电介质层71包括例如选自金属氧化物、金属氮化物和金属氧氮化物中的至少一种。第一发光单元间电介质层71包括例如氧化硅。
在该实例中，第二导电层42包括第一透光导电单元42a和第一互连单元42b。该第一透光导电单元42a设于该第一发光单元10u与第一发光单元间电介质层71之间。该第一透光导电单元42a电连接到该第二半导体层12。
第一透光导电层42a包括例如，包括选自包括In、Sn、Zn和Ti的组中的至少一种元素的氧化物。第一透光导电单元42a包括例如ITO等。第一透光导电单元42a可以包括金属薄膜。
该第一互连单元42b设于例如该第一透光导电单元42a与第一发光单元间电介质层71之间。该第一互连单元42b电连接到该第一透光导电单元42a。该第一互连单元42b的光学透射率低于该第一透光导电单元42a的光学透射率。具有低电阻率的金属适于第一互连单元42b。第一互连单元42b包括例如：包括选自包括Al、Au、Ag和Cu的组中的至少一种的金属膜、包括选自该组的该至少一种的合金、或者包括选自该组的该至少一种的多个膜的层叠膜。
在该实例中，第一透光导电单元42a的至少一部分布置在第二衬垫42p与第二发光单元20u之间。换而言之，第二衬垫42p布置在第一透光导电单元42a上。如下所述，第二衬垫42p设于第一互连单元42a上。
在该实例中还设有支撑层66c和第二电极62。第一电极61布置在第二发光单元20u与第二电极62之间。支撑层66c布置在第一电极61与第二电极62之间。在该实例中，支撑层66c是导电的。第二电极62电连接到第一电极61。支撑层66c包括例如Si衬底等。金属衬底可以用作支撑层66c。例如，金属层(例如，镀敷金属层)可以用作支撑层66c。树脂和金属的组合的合成物可以用作支撑层66c。树脂和陶瓷的组合的合成物可以用作支撑层66c。
在该实例中，还设有支撑层侧的电介质层78。在支撑层66c的至少一部分与第二发光单元20u的至少一部分之间沿着第二发光单元20u的外边缘20Lr，设有支撑层侧电介质层78。支撑层侧的电介质层78包括例如选自金属氧化物、金属氮化物和金属氮氧化物中的至少一种。支撑层侧的电介质层78包括例如氧化硅。
例如，通过在第二电极62与第一衬垫41p之间施加电压，经由第一电极61向第二发光单元20u的第二发光层20L提供电流。由此，从第二发光层20L发射第二光。第二光穿过第一发光单元间电介质层71和第一发光单元10u向外部发射。
例如，通过在第二衬垫42p与第一衬垫41p之间施加电压，向第一发光单元10u的第一发光层10L提供电流。由此，从第一发光层10L发射第一光。第一光从第一半导体层11侧发射到外部。
在半导体发光元件110中，光穿过第一发光单元10u发射到外部。例如，第一发光单元10u具有表面11u。表面11u是在第二发光单元20u的相对侧的表面。表面11u例如是上表面。表面11u用作半导体发光元件110的光提取侧的表面。
如图1A-1C中所示，透光导电层11el可以设于表面11u上。该第一半导体层11布置在该导电层11el与该第一发光层10L之间。导电层11el用作例如第一发光单元10u的n侧电极。通过提供导电层11el，增加第一发光单元10u的第一半导体层11的电流扩展。由此，操作电压降低；并且发光效率增加。当投影到X-Y面上时，导电层11el的至少一部分可以与选自第一导电层41和第一互连单元42b中的至少一者的至少一部分交叠。由此，抑制了色乱(color breakup)；并且抑制了导电层11el对发射光的吸收。由此，可以减少不均匀的颜色；并且可以增加光提取效率。导电层11el可以是透光的。导电层11el可以根据需要提供并且可以省略。
如图1A中所示，第一衬垫41p与第二衬垫42p分开。例如，当投影到与第一方向D1垂直的面(X-Y面)上时，第一衬垫41p不与第二衬垫42p交叠。
在半导体发光元件110中，根据该实施例，第一衬垫41p既用作第一发光单元10u的n侧衬垫也用作第二发光单元20u的n侧衬垫。两个发光单元共享第一衬垫41p。在半导体发光元件110中，几乎不存在具有低光学透射率的互连。由此，获得了高的光提取效率。根据半导体发光元件110，可以提供具有高效率的层叠半导体发光元件。
例如，在其中光发射可以被独立地控制的层叠半导体发光元件(例如，多色发光LED)中，独立于该多个发光层(例如，多个LED芯片)中的每一个注入电流。例如，在一个LED中提供为n侧电极和p侧电极的两个电极。因此，在该层叠的LED中，导电路径(例如，衬垫、凸块等)的数量成比例增加到叠层的数量的两倍。随着导电路径增加，发光区域的表面积减小，并且效率降低。此外，组装工艺变得复杂。
在该实施例的该层叠的半导体发光元件中，导电路径(例如，衬垫、凸块等)的数量可以减少。
在该实施例中，第一衬垫41p是例如共用的n侧衬垫。第二衬垫42p是例如上侧的发光单元的p侧衬垫。第一连接电极51是上侧的发光单元的n侧电极并且是连接电极。第二导电层42的第一透光导电单元42a是例如上侧的发光单元的p侧电极。第二导电层42的第一互连单元42b是例如上侧的发光单元的互连电极。第一导电层41用作例如下侧的发光单元的n侧电极、下侧的发光单元的互连电极、以及上侧的发光单元的互连电极。可以提供多个第一连接电极51。在这种情况下，例如，由于电流扩展增加，操作电压降低；并且发光效率增加。
在该实施例中，在多个发光单元(例如，LED芯片)之间提供透明的接合部件(例如，第一发光单元间电介质层71)。然后，上侧的发光单元(例如，第一发光单元10u)具有横向导电结构。上侧的发光单元的n侧电极(例如，第一连接电极51)穿透该透明接合部件以电连接到下侧的发光单元(第二发光单元20u)的n型半导体层(第三半导体层23)。在该实施例中，在上侧的发光单元和下侧的发光单元之间提供电介质(第一发光单元间电介质层71)。上侧的发光单元的n侧电极穿透该电介质以电连接到下面的发光单元的n型半导体。
由此，当叠层的数量为两个时，导电路径(第一电极61、第一衬垫41p和第二衬垫42p)的数量是三。换而言之，导电路径的数量减少。由此，发光区域加宽；并且获得高效率。此外，组装工艺简化。根据该实施例，光提取效率增加。此外，互连电阻可以减小，并且操作电压降低。成本可以降低。产量可以增加。
在该实施例中，例如从下侧的发光单元(第二发光单元20u)的n侧衬垫向上侧的发光单元(例如，第一发光单元10u)的n侧电极供给电流。下侧的发光单元(第二发光单元20u)的n侧电极(例如，第一导电层41)和n型半导体层(第三半导体层23)用作上侧的发光单元(第一发光单元10u)的电流扩展层。由此，可以增加发光效率。此外，可以减少互连的数量。
图2A-图2D是示出了根据第一实施例的半导体发光元件的示意图。
图2A是与图1C相同的横截面的横截面视图。图2B-图2D是与图2A所示的区域R1-R3对应的示意性透明俯视图。区域R1-R3是与X-Y面平行的区域。区域R1是包括第一衬垫41p和第一导电层41的区域。区域R2是包括第一透光导电单元42a和第一互连单元42b的区域。区域R3是包括第二衬垫42p和第一透光导电单元42a的区域。
如图2B中所示，半导体发光元件110具有基本上矩形的平面构造。在该实例中，沿着区域R1中的矩形的边设有第一导电层41。通过第一导电层41连接第一连接电极51和第一衬垫41p。围绕第一连接电极51的部分用作第一电介质层51i。剩余部分用作第一发光单元间电介质层71。
如图2C中所示，第一透光导电单元42a和第一互连单元42b设于区域R2中。第一透光导电单元42a和第一互连单元42b彼此电连接。第一电介质层51i设于第一连接电极51与第一透光导电单元42a之间以及第一连接电极51与第一互连单元42b之间。这些导电单元彼此绝缘。
如图2B和2C中所示，当投影到X-Y面上时，第一导电层41的至少一部分和第一互连单元42b的至少一部分彼此交叠。例如，当投影到X-Y面上时，第一导电层41的第一延伸部41v的至少一部分以及第一互连单元42b的至少一部分彼此交叠。
如图2D中所示，第一透光导电单元42a和第二衬垫42p设于区域R3中。第一透光导电单元42a和第二衬垫42p彼此电连接。该第一电介质层51i设于该第一连接电极51与该第一透光导电单元42a之间。这些导电单元彼此绝缘。
根据半导体发光元件110，可以提供具有高效率的层叠半导体发光元件。在半导体发光元件110中，该部件的图案设置的各种修改是可能的。
现在将描述制造半导体发光元件110的方法的一个例子。
图3A-图3C是示出了制造根据第一实施例的半导体发光元件的方法的示意图。
首先，将描述制造第二发光单元20u的方法的一个例子。
在生长衬底(例如，蓝宝石衬底、Si衬底等)上通过MOCVD依次形成第三半导体层23、第二发光层20L以及第四半导体层24。形成包括这些半导体层的层叠体(晶体层)。该晶体层是半导体晶片的一部分。此时，可以在生长衬底上形成缓冲层；并且可以在缓冲层上形成第三半导体层23。生长衬底的材料和面取向是任意的。
例如，在晶体层(即，在第四半导体层24)上形成SiO2膜。SiO2膜的厚度例如是400纳米(nm)。
例如，通过剥离在第四半导体层24上形成Ag层。Ag层的厚度是例如200nm。例如，进行热处理。例如，热处理的条件是在氧气中在300℃-800℃。Ag层用作第一电极61的至少一部分。
在整个第四半导体层24和Ag层上形成金属层。该金属层包括阻挡金属和用于焊料接合的金属膜。例如，形成TiW 50nm/Pt100nm/TiW 50nm/Pt100nm/Ti100nm/Au50nm的层。为了方便起见，金属层可以包含在第一电极61中。
制备支撑层66c。支撑层66c包括例如Si衬底。在Si衬底的表面上提供例如Au-Sn的焊料层。焊料层的厚度是例如约2000nm。通过使前面提及的焊料层和半导体晶片彼此相对，接合焊料层与第一电极61(例如，前面提及的金属层)。例如，在约280℃的温度下进行接合。
去除生长衬底。例如，在蓝宝石衬底用作生长衬底的情况下，例如，使用LLO(激光剥离)。在Si衬底用作生长衬底的情况下，使用选自抛光、干法蚀刻和湿法蚀刻中的至少一种。
通过去除生长衬底暴露前面提及的缓冲层。通过去除暴露的缓冲层暴露第三半导体层23。
第一导电层41(互连电极)形成在暴露的第三半导体层23的表面上。在这种情况下，例如，使用剥离。例如，Al/Ni/Au的层叠膜(具有500nm的总厚度)形成为第一导电层41。
第一导电层41包括随后形成衬垫的衬垫区域(第一衬垫设置部分41u)、用于扩展电流的互连电极(第一延伸部分41v)以及随后形成第一互连电极51的连接区域(第一层间部分41t)。
衬垫区域(第一衬垫设置部分41u)的构造是例如矩形、椭圆形、扇形构造或者这些形状的组合。该衬垫区域的尺寸(在与Z轴方向垂直的方向上的长度)例如不超过100μm。第一导电层41的线宽度(第一延伸部分41v的宽度)例如是10μm(例如，不小于5μm并且不超过50μm)。
第一导电层41的一部分可以根据需要提供并且可以省略。例如，在芯片尺寸小的情况下，可以不提供第一导电层41的第一延伸部分41v。在这种情况下，提供第一导电层41的第一层间部分41t(直接在下文中描述的第一连接电极51下方的部分)以及第一导电层41的第一衬垫设置部分41u(该衬垫区域)。
有利的是，第一导电层41的厚度为例如不小于10nm且不超过10000nm。有利的是，第一导电层41的厚度为例如不小于50nm且不超过1000nm。
在第一导电层41的厚度薄的情况下，在下文中描述的CMP工艺中的平面化时水平面的差别变小。由此，必要的抛光量减少。在下文中描述的第一发光单元间电介质层71的厚度可以是较薄的；并且可以减少膜形成时间和CMP处理时间。由此，例如，成本降低。在第一导电层41的厚度厚的情况下，第一导电层41(第一延伸部分41v)的互连电阻减小；并且电流的扩展容易。由此，有效发光区域增加；发光效率增加；并且操作电压降低。
在包括第一层间部分41t的顶部的区域中通过剥离形成用于形成用于连接的电极(第二金属单元51b)的Cu层。Cu层的厚度是例如200nm。
第二金属单元51b的构造例如是矩形、多边形、椭圆形(包括圆形)、扇形构造或者这些形状的组合。有利的是，第二金属单元51b的厚度为例如不小于10nm且不超过10000nm。更有利的是，第二金属单元51b的厚度为例如不小于50nm且不超过500nm。第二金属单元51b被设计成使得第二金属单元51b可以在下文中描述的CMP工艺中暴露。有利的是，第二金属单元51b的尺寸(在与Z轴方向垂直的方向上的长度)不小于1μm并且不超过100μm。更有利的是，第二金属单元51b的尺寸为例如不小于5μm且不超过20μm。
在第二金属单元51b小的情况下，光提取效率增加，这是因为用于所发射的光的有效横截面面积减小。在第二金属单元51b大的情况下，可以放松对下面描述的接合工艺中的对准精度的要求；并且可以将大电流流动时的电流密度抑制为低。由此，例如，产量增加；成本降低；并且寿命变长。
第二金属单元51b可以包括例如选自Al、Ag、Ni、Cu、W、Ti和Au中的一种的膜，或者包括该膜中的至少一种的层叠膜。
第二金属单元51b可以包括具有低电阻率的金属。由此，引起大的电流流动。第二金属单元51b可以包括对所发射的光具有高反射率的金属。由此，光提取效率增加。第二金属单元51b的数量例如与下面描述的第一发光单元10u的连接电极(第一金属单元51a)的数量相同。X-Y面内的第二金属单元51b的位置与X-Y面内第一金属单元51a的位置交叠。
透光绝缘层形成为覆盖第二金属单元51b和第一导电层41。该绝缘层用于形成第一发光单元间电介质层71的一部分。该绝缘层是例如SiO2膜。该SiO2膜的厚度为例如不小于100nm且不超过10000nm。通过例如ECR、溅射或者等离子体CVD形成SiO2膜。由此，例如，在低温下获得高质量的膜属性。例如，在使用等离子体CVD的情况下，在具有大的水平面差异的结构中空洞的发生得到抑制，这是因为覆盖率良好。
上述的连接电极(第二金属单元51b)可以在形成透光绝缘层(该SiO2膜)之后形成。用于形成连接电极(第二金属单元51b)的方法可以是例如剥离与气相沉积、溅射、CVD、镀敷或者这些方法的组合相结合。
通过CMP处理进行平面化。由此，暴露第二金属单元51b。在水平面间的差异大的情况下，由于通过CMP处理进行的平面化，将上述的SiO2膜设定为厚。将该SiO2膜的厚度设定为不小于水平面的差异厚度的三倍。
例如，可以在通过干法蚀刻等减小该SiO2膜的水平面差异，在CMP处理之前制造伪平坦状态。由此，可以减小在该平面化中需要的抛光量(厚度)。
可以使用浆，对于该浆，调整第二金属单元51b和该SiO2膜的蚀刻速率。由此，例如，可以在该CMP处理中同时平面化第二金属单元51b和该SiO2膜。
由此，形成图3A中示出的结构体(第二层叠体20us，即，第二半导体晶片20uw)。该结构体包括第二发光单元20u。例如，在该结构体的上表面上设有SiO2膜(第二电介质膜71b)和上述的第二金属单元51b。
可以在上述的CMP处理之后，使用对于第一导电层41的材料具有高蚀刻速率的浆，通过轻微地抛光，使得第二金属单元51b略微凸起。也可以对下文中描述的第一发光单元10u的第一金属单元51a进行类似的处理。由此，凸起的第二金属单元51b和凸起的第一金属单元51a接合从而彼此接触。由于该金属具有延展性，当受到压应力时该金属被捣碎；并且在接合两个SiO2膜时，第二金属单元51b和第一金属单元51a可以以高产量连接。
用于连接第二金属单元51b和第一金属单元51a的方法可以包括利用该金属的高热膨胀系数的方法。换而言之，这些金属单元在CMP处理之后接合；并且在约350℃下进行热处理。由此，发生第二金属单元51b和第一金属单元51a的热膨胀；并且获得更可靠的传导。
现在将描述制造第一发光单元10u的方法的一个例子。
在生长衬底(例如图3B中所示的生长衬底10s)上通过例如MOCVD依次形成第一半导体层11、第一发光层10L以及第二半导体层12。在图3A中，图中的上和下被示为与形成半导体层时的上和下相反。形成包括这些半导体层的层叠体(晶体层)。该晶体层是半导体晶片的一部分。此时，可以在生长衬底上形成缓冲层；并且可以在缓冲层上形成第一半导体层11。生长衬底10s包括例如蓝宝石衬底、Si衬底等。生长衬底10s的材料和面取向是任意的。
从第一发光层10L发射的第一光的第一峰值波长可以比从第二发光层20L发射的第二光的峰值波长长或短。在第一峰值波长长于第二峰值波长的情况下，第一发光层10L对光的吸收得到抑制。由此，获得了高的光提取效率。
在第一发光单元10u的晶体层上(在第二半导体层12上)形成用于形成第一透光导电单元42a的透光电极(例如ITO)。该透光电极的厚度为例如400nm(例如不小于100nm且不超过800nm)。例如，在氮气中在700℃下进行热处理。由此，形成第一透光导电单元42a。
例如，通过在第一透光导电单元42a上的剥离，形成用于形成第一互连单元42b的Ti/Pt/Au层叠膜。该层叠膜的总厚度为例如500nm(例如不小于200nm且不超过800nm)。第一互连单元42b用于形成用于第二半导体层12的第一发光单元10u的互连电极。
第一透光导电单元42a的电阻率相对高。通过提供第一互连单元42b，可以提高电流扩展属性。由此，电流可以在第二半导体层12的宽区域中扩展。第一互连单元42b的线宽度例如是10μm(例如，不小于5μm并且不超过30μm)。在芯片尺寸小的情况下，可以不提供第一互连单元42b。
有利的是，第一互连单元42b的厚度为例如不小于10nm且不超过10000nm。更有利的是，第一互连单元42b的厚度为例如不小于50nm且不超过1000nm。在第一互连单元42b的厚度薄的情况下，水平面差异小并且在下文中描述的CMP工艺中的平面化时必要的抛光量低。由此，下面描述的第一发光单元间电介质层71的厚度可以薄。可以减少CMP处理的处理时间。由此，成本可以降低。在第一互连单元42b的厚度厚的情况下，第一互连单元42b的互连电阻可以减小；并且电流扩展增加。由此，有效发光区域增加；发光效率增加；并且操作电压降低。
例如，通过干法蚀刻去除第一发光层10L、第二半导体层12、第一透光导电单元42a的一部分。在被去除的部分处暴露第一半导体层11。该暴露部分用作第一半导体部分11a。通过该去除形成的孔的深度例如为1000nm(例如不小于600nm且不超过1500nm)。该孔的壁表面可以是垂直的(垂直于X-Y面)。该孔的壁表面可以具有锥形构造。在垂直的情况下，被该孔占据的表面积可以小；并且发光表面积可以增加。在锥形构造的情况下，下文中描述的绝缘单元的覆盖率提高。
有利的是，该孔的宽度(在与Z轴方向垂直的方向上的长度)例如不小于1μm并且不超过100μm。更有利的是，该孔的宽度为例如不小于5μm且不超过20μm。在该孔的宽度窄的情况下，第一发光层10L的表面积可以增加。由此，发光区域可以加大；发光效率增加；并且操作电压可以降低。在该孔的宽度宽的情况下，下文中描述的连接电极(第一连接电极51)的尺寸可以大。
在该孔的数量少的情况下，第一发光层10L的表面积可以增加。由此，发光区域可以加大。在孔数量大的情况下，可以在整个元件上布置下文中描述的多个n侧电极(例如，第一金属单元51a)。由此，可以均匀地向第一发光层10L注入电流。由此，发光效率增加；并且操作电压降低。被波导穿过第一发光单元10u的晶体层的发射光可以在该孔处被散射或反射。由此，将在该晶体层中被俘获的发射光提取到外部的概率增加。由此，光提取效率增加。
例如，SiO2膜形成为整个第一透光导电单元42a、第一互连单元42b和暴露的晶体层上的电介质层。该SiO2膜的厚度为例如约400nm(例如，不小于200nm且不超过800nm)。设于该孔侧面上的该SiO2膜用作将第二半导体层12与第一半导体层11绝缘的绝缘单元。换而言之，设于该孔侧面上的该SiO2膜用于形成第一电介质层51i的至少一部分。随后去除形成在该孔的底部上的SiO2膜。该SiO2膜的剩余区域用于形成第一发光单元间电介质层71的一部分。
去除形成在该孔的底部上的该SiO2膜以暴露该孔的底部处的第一半导体层11。在暴露的第一半导体层11上形成用于形成第三金属单元51c的Al/Ti的层叠膜。该层叠膜的厚度为例如约200nm(例如，不小于100nm且不超过400nm)。有利的是，第三金属单元51c的厚度为例如不小于10nm且不超过10000nm。更有利的是，第三金属单元51c的厚度为例如不小于50nm且不超过1000nm。第三金属单元51c与第一半导体层11具有欧姆接触。第三金属单元51c可以是单层膜或者可以是不同的多个金属膜的层叠膜。
例如，形成Al膜以填充该孔。使用该Al膜来形成第一连接电极51的一部分。使用该Al膜来在第一发光单元10u侧形成连接电极(第一金属单元51a)。可以通过例如剥离与气相沉积、溅射、CVD、镀敷或者这些方法的组合相结合来形成该连接电极。例如，可以通过无电镀形成Cu层作为该连接电极。在这种情况下，例如，可以在该孔中形成Cu膜或Au膜作为籽层。可以为该镀敷的籽层进行籽层增强。换而言之，例如，可以通过例如CVD形成W膜。
该连接电极(第一金属单元51a)也可以用作第三金属单元51c(第一发光单元10u的n侧电极)。换而言之，可以省略第三金属单元51c。第一发光单元10u侧的连接电极(第一金属单元51a)的形状、数量和尺寸对应于第二发光单元20u侧的连接电极(第二金属单元51b)的形状、数量和尺寸。
该连接电极(第一金属单元51a)包括例如选自Cu、Ag、Ni、Ti、W和Au中的至少一种的膜、或者包括选自这些膜中的至少一种的多个膜的层叠膜。具有低电阻率的金属可以用作该连接电极(第一金属单元51a)。由此，引起大的电流流动。对所发射的光具有高反射率的金属可以用作该连接电极(第一金属单元51a)。由此，可以增加光提取效率。
形成透光绝缘层(例如SiO2膜)以覆盖该连接电极(第一金属单元51a)。该绝缘层用于形成例如第一发光单元间电介质层71的另一部分。该绝缘层的厚度为例如不小于100nm且不超过10000nm。通过例如ECR、溅射或者等离子体CVD形成该绝缘层。由此，例如，在低温下获得高质量的膜属性。例如，因为通过等离子体CVD形成的膜具有良好的覆盖率，因此可以抑制在具有大的水平面差异的结构中的空洞的发生。
上述的连接电极(第一金属单元51a)可以在形成上述的透光绝缘层之后形成。可以通过例如剥离与气相沉积、溅射、CVD、镀敷或者这些方法的组合相结合来形成该连接电极(第一金属单元51a)。
通过CMP处理平面化该透光绝缘层(例如，SiO2膜)。由此，暴露连接电极(第一金属单元51a)。在水平面间的差异大的情况下，由于通过CMP处理进行的平面化，将该SiO2膜的厚度设定为厚。将该SiO2膜的厚度设定为不小于水平面的差异的三倍。例如，在该CMP处理之前，可以通过干法蚀刻等减小该SiO2膜的水平面差异，来制造伪平坦状态。由此，在该平面化中需要的抛光量(厚度)可以小。
由此，形成图3B中示出的结构体(第一层叠体10us，即，第一半导体晶片10uw)。该结构体包括第一发光单元10u。例如，在该结构体的表面(下表面)上设有该SiO2膜(第一电介质膜71a)和上述的第一金属单元51a。
例如如下所述，连接上述的第一层叠体10us和第二层叠体20us。
例如通过直接结合，将已经受到了CMP处理的第一层叠体10us的SiO2膜(第一电介质膜71a)和第二层叠体20us的SiO2膜(第二电介质膜71b)接合。例如，在真空中进行使用氧气氛的等离子体清洁。
如图3C中所示，使得第一层叠体10us的第一半导体晶片10uw的SiO2膜(第一电介质膜71a)和第二层叠体20us的第二半导体晶片20uw的SiO2膜(第二电介质膜71b)彼此相对，并且使得二者接触。然后，例如，在150℃的温度下施加1kN的压力。由此，第一层叠体10us的第一半导体晶片10uw和第二层叠体20us的第二半导体晶片20uw彼此接合。此时，进行对准使得第一金属单元51a和第二金属单元51b电连接。
去除第一发光单元10u的生长衬底10s。在生长衬底10s是蓝宝石衬底的情况下，使用LLO。在生长衬底10s是Si衬底的情况下，使用选自抛光、干法蚀刻和湿法蚀刻中的至少一种。由此，暴露第一发光单元10u的晶体层。例如，暴露第一发光单元10u的缓冲层。通过干法蚀刻去除该缓冲层。由此，暴露第一半导体层11。
然后，进行元件分离。
例如，通过干法蚀刻去除第一发光单元10u的晶体层的一部分。由此，暴露第一透光导电单元42a。
执行干法蚀刻、湿法蚀刻等等以去除暴露的第一透光导电单元42a的一部分并且去除暴露的第一发光单元间电介质层71的一部分。由此，暴露第二发光单元20u的晶体层(例如，第三半导体层23)和第二发光单元20u的n侧电极(第一导电层41)的衬垫区域(第一衬垫设置部分41u)。
通过干法蚀刻、湿法蚀刻等去除第二发光单元20u的暴露的晶体层的一部分，暴露与第四半导体层24接触的SiO2膜(支撑层侧电介质层78)。
在发光单元侧在支撑层66c的整个表面上形成未示出的绝缘层(例如，SiO2膜)。该绝缘层的厚度为例如约400nm(例如，不小于200nm且不超过800nm)。通过例如CVD形成该绝缘层。该绝缘层用作该第一发光单元10u和该第二发光单元20u的钝化膜。该绝缘层覆盖第一发光层10L的侧面以及第二发光层20L的侧面。
例如，通过例如隔离物剥离在该暴露的衬垫区域(第一导电层41的第一衬垫设置部分41u)上以及该暴露的p侧电极(第二导电层42的第二衬垫设置部分42u)上形成Ti/Pt/Au的层叠膜。该层叠膜的厚度为例如约500nm(例如，不小于200nm且不超过800nm)。由此，形成第一发光单元10u和第二发光单元20u的公共n侧电极衬垫(第一衬垫41p)以及第一发光单元10u的p侧电极衬垫(第二衬垫42p)。
如上所述，当投影到X-Y面上时，第一导电层41具有与第一互连单元42b交叠的部分。当投影到X-Y面上时，第一互连单元42具有与第一导电层41交叠的部分。从发光层发射的光被第一导电层41和第一互连单元42b遮挡。所发射的光被遮挡的区域可以小，这是因为第一导电层41的至少一部分与第一互连单元42b的至少一部分彼此交叠。由此，光提取效率增加。此外，不均匀的颜色可以减少。
随后，形成第二电极62。换而言之，例如，抛光支撑层66c；并且使得支撑层66c的厚度薄，例如约150μm。例如，在该抛光表面上形成用于形成第二电极62的Ti/Pt/Au的层叠膜。该层叠膜的厚度为例如约500nm(例如，不小于200nm且不超过800nm)。由此，形成电连接到第一电极61的第二电极62。
第二电极62可以形成在第一电极61上。在这种情况下，例如，第一电极61也可以在暴露支撑层侧电介质层78时被暴露；并且第二电极62可以在形成第一衬垫41p和第二衬垫42p时同时形成在第一电极61上。
第二电极62可以形成在第一电极61上。在这种情况下，例如，第一电极61的一部分也可以在暴露支撑层侧电介质层78时被暴露；并且第二电极62可以在形成第一衬垫41p和第二衬垫42p时同时形成在第一电极61上。
随后，通过划片等进行单片化(singulation)。由此，形成了半导体发光器件110。
根据半导体发光元件110，可以提供具有高效率的层叠半导体发光元件。
另一方面，可以考虑多色光发射LED的参考例，其中在组装工艺中层叠多个LED芯片。在该参考例中，为每个该LED芯片提供p侧互连和n侧互连。在层叠两个LED芯片的情况下，需要四个互连。在层叠三个LED芯片的情况下，需要六个互连。因此，由于对光提取没有贡献的互连的表面积，光提取效率降低。此外，由于复杂的组装工艺，产量低；并且成本高。
在该参考例中，在衬底(生长衬底或支撑衬底)或者基本上覆盖布置在上侧的LED芯片的整个表面的电极(在氮化物半导体、p侧电极的情况下)对于布置在下侧(封装侧)的LED芯片发射的光不是透光的情况下，在上侧和下侧的不同方向上提取光。因此，发生色乱。色乱是例如这样一种现象，其中发射光的颜色随着视角方向改变。此外，布置在下侧的LED芯片的光提取效率显著降低，这是因为主要表面被衬底覆盖。
在该参考例中，即使在衬底是透光的情况下，也必须暴露接合衬垫。因此，必须层叠具有不同芯片尺寸的LED芯片；并且发生色乱。然而，必须使用宽的对准余量，这是因为组装工艺中的对准精度比光刻工艺中的对准精度差。因此，更容易发生色乱。因此，光提取效率进一步降低。产量更容易降低。
此外，在该参考例中，衬底的厚度通常不小于100μm。因此，对于布置在上侧的LED芯片，散热差；并且寿命短。在该参考例中，为每个芯片进行层叠。因此，制造花费时间；并且成本增加。
在根据本实施例的半导体发光元件110中，不必在光提取侧的表面上形成电极。因此，光提取效率高。互连可以省略；并且获得高的光提取效率。由于不使用复杂的组装工艺，因此产量高；并且成本可以降低。在该实施例中，色乱可以得到抑制。在该实施例中，由于不必在上侧的发光单元中提供衬底，所以散热良好；并且获得长寿命。在该实施例中，由于在晶片状态下层叠多个发光单元，制造简单；并且成本可以降低。
图4是示出根据第一实施例的另一个半导体发光元件的示意性横截面视图。
图4是与图1A的线B1-B2横截面对应的横截面视图。
在图4所示的根据本实施例的半导体发光元件111中，第一透光导电单元42a的平面构造例如与第一发光单元10u的平面构造基本相同。此外，第二衬垫42p设于第一互连单元42b上。
换而言之，第一互连单元42a的至少一部分布置在第二衬垫42p与第二发光单元20u之间。
在半导体发光元件111中，也可以提供具有高效率的层叠半导体发光元件。
图5A-图5B是示出了根据第一实施例的其它半导体发光元件的示意性横截面。
这些图示出了第一发光单元10u的一分部。
如图5A中所示，第一发光单元10u包括在与第二发光单元20u相对的侧上的表面11u。表面11u是该半导体发光元件的光提取侧上的表面。在半导体发光元件110a中，在表面11u中提供不平坦(unevenness)11pd。在该实例中，在第一半导体层11的表面中提供该不平坦。
在如图5B中所示的半导体发光元件110b中，第一发光单元10u的第一半导体层11包括具有第一导电类型的高杂质浓度层11p和低杂质浓度层11q。高杂质浓度层11p设于该低杂质浓度层11q与该第一发光层10L之间。低杂质浓度层11q的杂质浓度低于高杂质浓度层11p的杂质浓度。高杂质浓度层11p是例如n型GaN层。低杂质浓度层11q是例如未掺杂的GaN层。AlGaN或Al层可以用作低杂质浓度层11q。即使在低杂质浓度层11q是未掺杂的半导体层的情况下，为了方便起见，低杂质浓度层11q也包含在第一半导体层11中。
在半导体发光元件110b中，表面11u是低杂质浓度层11q的表面。在这种情况下，在低杂质浓度层11q的表面(表面11u)中设有不平坦11pd。
可以通过在光提取侧上的表面(表面11u)中提供不平坦11pd，增加光提取效率。
第一透光导电单元42a可以包括例如透光电极。该透光电极对于所发射的光的透射率例如不低于50％。该透光电极是导电的。该透光电极可形成为例如与n型半导体层有欧姆接触。该透光电极可形成为例如与p型半导体层有欧姆接触。例如，选自ITO、ITON和ZnO中的至少一种用作该透光电极。该透光电极的厚度为例如不小于10nm且不超过10000nm。当厚度薄时获得高的透射率。当厚度厚时电流扩展特性改善，这是因为薄层电阻降低。例如，薄的金属可以用作该透光电极。除了上述那些之外的氧化物可以可用作该透光电极。
在用于接合的第一发光单元间电介质层71(例如SiO2膜)的厚度薄时，从上层的发光单元的热耗散良好。
可以在n型半导体层(例如，第一半导体层11和第三半导体层23)被暴露的状态下，在n型半导体层的表面中形成用于光提取的不平坦结构。
第一电极61可以不设于在投影到X-Y面上时与第一衬垫41p交叠的区域中。第一电极61可以不设于在投影到X-Y面上时与第二衬垫42p交叠的区域中。在衬垫下直接发射的光容易被衬垫吸收。通过减少被吸收的比例，光提取效率可以增加。
第一电极61可以仅设于在投影到X-Y面上时与第一透光导电单元42a交叠的区域中。由此，第一发光层10L的发光区域和第二发光层20L的发光区域基本匹配。由此，可以减少不均匀的颜色(色乱)。例如，第一电极61可以不设于在投影到X-Y面上时与第一互连单元42b交叠的区域中。
在投影到X-Y面上时与第一衬垫41p交叠的区域中以及与第二衬垫42p交叠的区域中，第一电极61与第四半导体层24可以不具有欧姆接触。在衬垫下直接发射的光容易被衬垫吸收。通过减少被吸收的比例，光提取效率可以增加。
仅在投影到X-Y面上时与第一透光导电单元42a交叠的区域中，第一电极61具有与第四半导体层24的欧姆接触。换而言之，在投影到X-Y面上时不与第一透光导电单元42a交叠的区域中，第一电极61不具有与第四半导体层24的欧姆接触。由此，第一发光层10L的发光区域和第二发光层20L的发光区域基本匹配。由此，可以减少不均匀的颜色(色乱)。
在第二衬垫42p形成在第一透光导电单元42a的情况下，第一透光导电单元42a(ITO)可以在进行第二发光单元20u的晶体层的干法蚀刻时用作蚀刻停止层。如果金属层用作该蚀刻停止层，则存在这样的情况：其中与干法蚀刻气体的反应副产物或者被该蚀刻去除的金属附着在金属层周围。因此，该结构可能变得不均匀或者可能发生泄漏。此外，产量可能降低。此外，寿命可能缩短。
通过使用第一透光导电单元42a的ITO膜作为蚀刻停止层，该结构变得均匀；并且泄漏容易得到抑制。产量容易增加；并且寿命可以更长。
在第二衬垫42p形成在第一透光导电单元42a(ITO)上的情况下，不必在接合之前图案化ITO膜。因此，图案化是容易的。
另一方面，在第二衬垫42p形成在第一互连单元42b上的情况下，第二衬垫42p与第一互连单元42b之间的接触电阻可以是低的。于是，第二衬垫42p和第一互连单元42b之间的粘附性高。存在这样的情况：ITO与金属之间的接触电阻相对高并且粘附性差。通过在第一互连单元42b上形成第二衬垫42p，容易获得低接触电阻和良好的粘附性。
对于第二发光单元20u，例如，如上所述，使用Au-Sn焊料来接合第一电极61和支撑层66c。例如，该接合可以是使用Au-In、Ni-Sn等的焊料的液相扩散接合。该接合温度例如不低于200℃且不高于250℃。相反，使用Au-In、Ni-Sn等的焊料的液相扩散接合的焊料熔点可以高，即，不低于400℃且不高于1100℃。由此，在使用焊料的接合工艺之后进行的工艺的温度可以低于该接合工艺的温度。
图6是示出根据第一实施例的另一个半导体发光元件的示意性横截面视图。
图6是与图1A的线A1-A2横截面对应的横截面视图。
在图6中所示的根据该实施例的半导体发光元件112中，在设于第一发光单元10u与第二发光单元20u之间的第一发光单元间电介质层71中设有第一光学层71d。
在该实例中，第一发光单元间电介质层71包括第一电介质膜71a、第二电介质膜71b和第一光学层71d。该第一电介质膜71a布置在该第一发光单元10u与该第二发光单元20u之间。第二电介质膜71b布置在第二发光单元20u与第一电介质膜71a之间。在该实例中，第一光学层71d布置在第一电介质膜71a与第二电介质膜71b之间。
第一光学层71d透射从第二发光层20L发射的光(第二光)并且反射从第一发光层10L发射的光(第一光)。第一光学层71d例如是二色镜。
第一光学层71d对第二光的透射率高于第一光学层71d对第一光的透射率。第一光学层71d对第一光的反射率高于第一光学层71d对第二光的反射率。
例如，第一光学层71d可以设于第一电介质膜71a与第一发光单元10u之间。第一光学层71d的至少一部分可以与第一发光单元10u接触。例如，第一光学层71d可以设于第二电介质膜71a与第二发光单元20u之间。第一光学层71d的至少一部分可以与第二发光单元20u接触。
第一光学层71d的至少一部分可以通过例如调整用于接合的下层的SiO2膜(第二电介质膜71b)的厚度形成。第一光学层71d的至少一部分可以通过例如调整用于接合的上层的SiO2膜(第一电介质膜71a)的厚度形成。
第一光学层71d可以包括与第一电介质膜71a相同的材料或不同的材料。第一光学层71d可以包括与第二电介质膜71b相同的材料或不同的材料。
第一光学层71d可以包括透射第二光的任何材料。第一光学层71d具有接合强度并且是绝缘的。
在该实施例中，例如，第一互连单元42b和第一导电层41的第一延伸部分41v用作互连电极。该互连电极的宽度可以不是10μm。该互连电极包括具有与其它层的良好的粘附性和低阻率的材料。在该互连电极的宽度窄(小)的情况下，相对于发射光的吸收区域的表面积减小。由此，光提取效率增加。在该互连电极的宽度宽的情况下，互连电阻减小；并且电流扩展增加。由此，发光效率增加；操作电压降低；并且寿命更长。
可以通过将该互连电极的厚度设定为厚来减小该互连电极的互连电阻。在该互连电极的厚度过厚的情况下，在该CMP工艺中平面化时需要的抛光量(厚度)变大。
可以在第一互连电极51的一部分中提供焊料层。例如，可以在接合第一发光单元10u和第二发光单元20u之前的状态下，在第一金属单元51a的表面上提供该焊料层。例如，可以在该接合之前的状态下在第二金属单元51b的表面上提供该焊料层。例如，通过使用该焊料层将第一金属单元51a和第二金属单元51b彼此接合，获得更可靠的接合。
图7A-图7D是示出了根据第一实施例的另一半导体发光元件的示意图。
图7A是俯视图。图7B是图7A的线A1-A2横截面视图。图7C是图7A的线B1-B2横截面视图。图7D是图7A的线C1-C2横截面视图。
如图7B-图7D所示，根据该实施例的半导体发光元件113除了第一电极61、第一发光单元10u、第二发光单元20u、第一连接电极51、第一电介质层51i、第一衬垫41p、第二衬垫42p、以及第一发光单元间电介质层71之外，还包括第三发光单元30u、第三衬垫43p、以及第二发光单元间电介质层72。在该实例中，提供第一导电层41、第二导电层42和第三导电层43。
在半导体发光元件113中，与半导体发光元件110的那些相似的构造适用于第一电极61、第一发光单元10u、第二发光单元20u、第一连接电极51、第一电介质层51i、第一衬垫41p、第二衬垫42p、第一发光单元间电介质层71、第一导电层41以及第二导电层42,；描述省略。现在将描述第三发光单元30u、第三衬垫43p、第二发光单元间电介质层72以及第三导电层43。
第一发光单元10u布置在该第三发光单元30u与该第二发光单元20u之间。该第三发光单元30u包括第五半导体层35、第六半导体层36以及第三发光层30L。
第五半导体层35在第一方向D1上与第一发光单元10u分开。第五半导体层35具有第五导电类型。第一发光单元10u布置在该第五半导体层35与该第二发光单元20u之间。第五半导体层35包括第三半导体部分35a和第四半导体部分35b。第四半导体部分35b与第三半导体部分35a设置在与第一方向D1交叉的方向上。
第六半导体层36设于第四半导体部分35b与该第一发光单元10u之间。第六半导体层36具有第六导电类型。第六导电类型不同于第五导电类型。
第三发光层30L设于第四半导体部分35b和第六半导体层36之间。第三发光层30L发射第三光。第三光具有第三峰值波长。第三峰值波长不同于第一峰值波长并且不同于第二峰值波长。
例如，第五导电类型与第三导电类型相同。例如，第六导电类型与第二导电类型相同。例如，第一导电类型、第三导电类型和第五导电类型是n型；并且第二导电类型、第四导电类型和第六导电类型是p型。在该实施例中，第一导电类型、第三导电类型和第五导电类型是p型；并且第二导电类型、第四导电类型和第六导电类型是n型。在该实施例中，第一到第六导电类型是任意的。在下文中，将描述第一导电类型、第三导电类型和第五导电类型是n型并且第二导电类型、第四导电类型和第六导电类型是p型的情况。
第二连接电极52电连接到第三半导体部分35a。第二连接电极52在第一方向D1上延伸并且电连接到第一半导体层11。
第二电介质层52i设于第二连接电极52与第六半导体层36之间以及第二连接电极52与第三发光层30L之间。
第三衬垫43p电连接到第六半导体层36。
第二发光单元间电介质层72设于第三发光单元30u与第一发光单元10u之间。第二发光单元间电介质层72是透光的。
在该实例中，设有第三导电层43；并且第二连接电极52经由第三导电层43电连接到第三衬垫43p。
第三导电层43电连接到第六半导体层36。第三导电层43包括第三层间部分43t和第三衬垫设置部分43u。第三层间部分43t设于第三发光单元30u与第一发光单元10u之间。第三衬垫设置部分43u与第三层间部分43t设置在与第一方向D1交叉的方向上。
第三衬垫43p电连接到该第三衬垫设置部分43u。第二电介质层52i还布置在第二连接电极52与第三导电层43之间。在该实例中，第三导电层43布置在第三衬垫43p与第一发光单元10u之间。
在该实例中，第三导电层43包括第二透光导电单元43a和第二互连单元43b。第二透光导电单元43a设于第三发光单元30u与第二发光单元间电介质层72之间。第二透光导电单元43a电连接到第六半导体层36。
第二透光导电单元43a包括例如，包括选自包括In、Sn、Zn和Ti的组中的至少一种元素的氧化物。第二透光导电单元43a包括例如ITO等。第二透光导电单元43a可以包括金属薄膜。
第二互连单元43b设于第二透光导电单元43a与第二发光单元间电介质层72之间。第二互连单元43b电连接到第二透光导电单元43a。第二互连单元42b的光学透射率低于第二透光导电单元43a的光学透射率。第二互连单元43b包括例如选自Au、Al、Ti和Pt中的至少一种。
在该实例中，第二透光导电单元43a的至少一部分布置在第三衬垫42p与第一发光单元10u之间。换而言之，第二透光导电单元43a设于第一发光单元10u上；并且第三衬垫43p设于第二透光导电单元43a上。
第一衬垫41p也用作第三发光单元30u的n侧衬垫。例如，第一衬垫41p经由第一导电层41和第一连接电极51电连接到第一发光单元10u的第一半导体层11。第一半导体层11经由第二连接电极52电连接到第三发光单元30u的第五半导体层35。
另一方面，第三衬垫43p用作第三发光单元30u的p侧衬垫。换而言之，第三衬垫43p经由第三导电层43连接到第六半导体层36。
通过向第一衬垫41p和第三衬垫43p施加电压，将电流供给到第三发光层30L；并且从第三发光层30L发射光(第三光)。
有利的是，第三光的第三峰值波长长于第一光的第一峰值波长。此外，有利的是，第一光的第一峰值波长长于第二光的第二峰值波长。由此，吸收被抑制；并且光提取效率增加。
例如，从第二发光层20L发射的第二光是蓝光；从第一发光层10L发射的第一光是绿光；并且从第三发光层30L发射的光是红光。然而，在该实施例中，从发光单元发射的光的颜色(峰值波长)是任意的。
在该实例中，第二连接电极52包括第四金属单元52d和第五金属单元52e。第四金属单元52d布置在第三半导体部分35a与第五金属单元52e的至少一部分之间。第四金属单元52d可以接触例如第三半导体部分35a。在该实例中，第二连接电极52还包括第六金属单元52f。第六金属单元52f设于第四金属单元52d与第三半导体部分35a之间。第六金属单元52f例如是第三发光单元30u的n侧电极。第五金属单元52e例如是第一发光单元10u的n侧电极。
第六金属单元52f包括与第五半导体层35具有欧姆特性并且具有低接触电阻的材料。第五金属单元52e包括例如与第一半导体层11具有欧姆特性并且具有低接触电阻的材料。在该实例中，还可以设有针对图1A和图1B描述的导电层11el(在图7C等中未示出导电层11el)。在这种情况下，第五金属单元52e可以以良好的粘附性连接到例如导电层11el。例如，包括选自包括Al、Ti、Cu、Ag和Ta的组中的至少一种的金属膜可以用作第六金属单元52f和第五金属单元52e。可以使用包括选自该组中的该至少一种的合金。可以使用包括选自该组中的该至少一种的多个金属膜的层叠膜。
第四金属单元52d可以电连接第五金属单元52e和第六金属单元52f。例如，第四金属单元52d可以包括金属膜，该金属膜包括从包括Al、Ti、Cu、Ag、Au、W和Ni的组中选择的至少一种。可以使用包括选自该组中的该至少一种的合金。可以使用包括选自该组中的该至少一种的多个金属膜的层叠膜。
如图7A中所示，当投影到X-Y面上时，第一衬垫41p不与第二衬垫42p交叠。当投影到X-Y面上时，第三衬垫43p既不与第一衬垫41p也不与第二衬垫42p交叠。
图8A-图8F是示出了根据第一实施例的另一半导体发光元件的示意图。
图8A是与图8C相同的横截面的横截面视图。图8B-图8F是与图8A所示的区域R1-R5对应的示意性透明俯视图。区域R1-R5是与X-Y面平行的区域。区域R1是包括第一衬垫41p和第一导电层41的区域。区域R2是包括第一透光导电单元42a和第一互连单元42b的区域。区域R3是包括第二衬垫42p和第一透光导电单元42a的区域。区域R4是包括第二透光导电单元43a和第二互连单元43b的区域。区域R5是包括第三衬垫43p和第二透光导电单元43a的区域。
如图8B中所示，半导体发光元件110具有基本上矩形的平面构造。在该实例的区域R1中，沿着矩形的边设有第一导电层41。通过第一导电层41连接第一连接电极51和第一衬垫41p。围绕第一连接电极51的部分用作第一电介质层51i。剩余部分用作第一发光单元间电介质层71。
如图8C中所示，第一透光导电单元42a和第一互连单元42b设于区域R2中。第一透光导电单元42a和第一互连单元42b彼此电连接。第一电介质层51i设于第一连接电极51与第一透光导电单元42a之间以及第一连接电极51与第一互连单元42b之间。
如图8B和8C中所示，在这种情况下也是当投影到X-Y面上时，第一导电层41的至少一部分和第一互连单元42b的至少一部分彼此交叠。例如，当投影到X-Y面上时，第一导电层41的第一延伸部41v的至少一部分以及第一互连单元42b的至少一部分彼此交叠。
如图8D中所示，第一透光导电单元42a和第二衬垫42p设于区域R3中。第一透光导电单元42a和第二衬垫42p彼此电连接。该第一电介质层51i设于该第一连接电极51与该第一透光导电单元42a之间。这些导电单元彼此绝缘。
如图8E中所示，第二透光导电单元43a和第二互连单元43b设于区域R4中。第二透光导电单元43a和第二互连单元43b彼此电连接。第二电介质层52i设于第二连接电极52与第二透光导电单元43a之间以及第二连接电极52与第二互连单元43b之间。
如图8B和8E中所示，当投影到X-Y面上时，第一导电层41的至少一部分和第二互连单元43b的至少一部分彼此交叠。例如，当投影到X-Y面上时，第一导电层41的第一延伸部41v的至少一部分以及第二互连单元43b的至少一部分彼此交叠。
如图8F中所示，第二透光导电单元43a和第三衬垫43p设于区域R5中。第二透光导电单元43a和第三衬垫42p彼此电连接。第二电介质层52i设于第二连接电极52与第一透光导电单元43a之间。这些导电单元彼此绝缘。
根据半导体发光元件113，可以提供具有高效率的层叠半导体发光元件。在半导体发光元件113中，该部件的图案设置的各种修改是可能的。
例如，现在将描述制造半导体发光元件113的方法的一个例子。
直到接合第一发光单元10u与第二发光三元20u为止，针对半导体发光元件110描述的工艺都适用于半导体发光元件113的工艺。现在将描述形成第三发光单元30u以及接合第三发光单元30u与第一发光单元10u的例子。
通过与第一发光单元10u的工艺相似的工艺形成包括第三发光单元30u的层叠体(半导体晶片)。通过制作从该层叠体的表面(第六半导体层36)到达第五半导体层35的孔并向该孔中填充导电材料，形成连接电极。例如，当投影到X-Y面上时，该孔与第一连接电极51交叠。通过剥离形成Cu层；并且用Cu层填充孔。该Cu层的厚度为例如约200nm(例如，不小于100nm且不超过800nm)。由此，形成第二连接电极52的一部分(第四金属单元52d)。在上述的描述中，可以在形成第四金属单元52d之前形成第六金属单元52f。
形成用于形成第二发光单元间电介质层72的一部分的透光绝缘层(例如，SiO2膜)以覆盖第六金属单元52f。
可以在形成该透光绝缘层(例如，SiO2膜)之后形成该互连电极(第四金属单元52d)。用于形成该连接电极(第四金属单元52d)的方法包括例如与气相沉积、溅射、CVD、镀敷或者这些方法的组合相结合的剥离。
通过CMP处理平面化上述的透光绝缘层(例如，SiO2膜)。此时，暴露上述的连接电极(第四金属单元52d)。
另一方面，例如，在第一发光单元10u的表面(第一半导体层11的表面)上形成透光绝缘层(例如，SiO2膜)。使得形成在第一发光单元10u的表面上的透光绝缘层和形成在第三发光单元30u的表面上的上述透光绝缘层彼此相对并且接合它们。
类似于半导体发光元件110的描述，执行晶体层和透光绝缘层的干法蚀刻或湿法蚀刻；并且形成前述的衬垫。由此，形成了半导体发光器件113。
在半导体发光元件113中设有三个发光层。类似于前述的描述，可以通过实施该工艺层叠四个或更多发光层。
在半导体发光元件113中，例如，发光层的光发射波长例如是红色、绿色和蓝色。由此，例如，可以在不使用荧光剂的情况下实现白光LED。由于荧光剂的波长转换，发生斯托克斯位移损耗。因此，在使用荧光剂的情况下，难以充分增加发光效率。在该实施例中，由于不必使用荧光剂，获得了高发光效率。在该实施例中，可以使用荧光剂。
图9是示出根据第一实施例的另一个半导体发光元件的示意性横截面视图。
图9是与图7A的线B1-B2横截面对应的示意性视图。
类似于针对图1A-图1B所描述的导电层11el，在根据图9中所示的实施例的半导体发光元件113a中，还在第五半导体层35上提供导电层35el。否则，根据该实施例的半导体发光元件113a类似于半导体发光元件113。
在半导体发光元件113a中，第五半导体层35布置在导电层35el与第三发光层30L之间。导电层35el用作例如第三发光单元30u的n侧电极。通过提供导电层35el，增加了第三发光单元30u的第五半导体层35的电流扩展。由此，操作电压降低；并且发光效率增加。当投影到X-Y面上时，导电层35el的至少一部分可以与选自第一导电层11el、第一导电层41以及第一互连单元42b中的至少一者的至少一部分交叠。由此，抑制了色乱；并且抑制了导电层35el对发射光的吸收。由此，可以减少不均匀的颜色；并且可以增加光提取效率。导电层35el可以是透光的。导电层35el可以根据需要提供并且可以省略。
图10A和图10B是示出了根据第一实施例的其它半导体发光元件的示意性横截面。
这些图示出了第三发光单元30u的一分部。
在如图10A所示的半导体发光元件113b中，第三发光单元30u在与第一发光单元10u相对的那侧具有表面35u。表面35u是该半导体发光元件的光提取侧上的表面。在半导体发光元件113a中，在表面35u中提供不平坦35pd。在该实例中，在第五半导体层35的表面中提供该不平坦。
在如图10B中所示的半导体发光元件113c中，第三发光单元30u的第五半导体层35包括具有第五导电类型的低杂质浓度层35q和高杂质浓度层35p。高杂质浓度层35p设于该低杂质浓度层35q与该第三发光层30L之间。低杂质浓度层35q的杂质浓度低于高杂质浓度层35p的杂质浓度。高杂质浓度层35p是例如n型GaN层。低杂质浓度层35q是例如未掺杂的GaN层。AlGaN或Al层可以用作低杂质浓度层35q。即使在低杂质浓度层35q是未掺杂的半导体层的情况下，为了方便起见，低杂质浓度层35q也包含在第五半导体层11中。
在半导体发光元件113b中，表面35u是低杂质浓度层35q的表面。在这种情况下，在低杂质浓度层35q的表面(表面35u)中也设有不平坦35pd。
在半导体发光元件113a和113b中，光穿过第三发光单元30u发射到外部。在半导体发光元件113a和113b中，表面35u是光提取侧上的表面。可以通过在表面35u中提供不平坦35pd增加光提取效率。
图11是示出根据第一实施例的另一个半导体发光元件的示意性横截面视图。图11是与图7A的线A1-A2横截面对应的横截面视图。
在图11中所示的根据该实施例的半导体发光元件114中，在设于第三发光单元30u与第一发光单元10u之间的第二发光单元间电介质层72中设有第二光学层72d。
在该实例中，第二发光单元间电介质层72包括第三电介质膜72a、第四电介质膜72b和第二光学层72d。第三电介质膜72a布置在第一发光单元10u与第二发光单元20u之间。第四电介质膜72b布置在第二发光单元20u与第三电介质膜72a之间。在该实例中，第二光学层72d布置在第三电介质膜72a与第四电介质膜72b之间。
第二光学层72d透射从第一发光层10L发射的光(第一光)并且反射从第三发光层30L发射的光(第三光)。第二光学层72d例如是二色镜。
第二光学层72d对第一光的透射率高于第二光学层72d对第三光的透射率。第二光学层72d对第三光的反射率高于第二光学层72d对第一光的反射率。
第二光学层72d对第二光的透射率高于第二光学层72d对第三光的透射率。第二光学层72d对第三光的反射率高于第二光学层72d对第二光的反射率。
例如，第二光学层72d可以设于第三电介质膜72a与第一发光单元10u之间。例如，第二光学层72d可以设于第四电介质膜72b与第二发光单元20u之间。
第二光学层72d的至少一部分可以通过例如调整用于接合的下层的SiO2膜(第四电介质膜72b)的厚度形成。第二光学层72d的至少一部分可以通过例如调整用于接合的上层的SiO2膜(第三电介质膜72a)的厚度形成。
第二光学层72d可以包括与第三电介质膜72a相同的材料或不同的材料。第二光学层72d可以包括与第四电介质膜72b相同的材料或不同的材料。
第二光学层72d可以包括对第一光和第二光透射的任何材料。第二光学层72d具有接合强度并且是绝缘的。
第二实施例
图12是示出根据第二实施例的半导体发光元件的示意性横截面视图。
如图12中所示，根据该实施例的半导体发光元件120包括衬垫单元PD0、第一发光单元10u、第二发光单元20u、第一电极61、绝缘支撑层66i、第一导电层91、第一发光单元间电介质层71、第一连接电极81、第二连接电极82、第三连接电极83、第四连接电极84、第一电介质层81i、第二电介质层82i以及第三电介质层83i。
衬垫单元PD0包括第一衬垫PD1、第二衬垫PD2和第三衬垫PD3。在第一表面pl1中第二衬垫PD2与的第一衬垫PD1分开。在第一表面pl1中第三衬垫PD3与第一衬垫PD1分开并且与第二衬垫PD2分开。
例如，第一表面pl1与Z轴方向交叉。以垂直于Z轴方向的一个方向为X轴方向。以垂直于Z轴方向和X轴方向的方向为Y轴方向。将Z轴方向取为与第一方向D1平行。
第一发光单元10u包括第一半导体层11、第二半导体层12以及第一发光层10L。
在第一方向D1(与第一表面pl1交叉的方向)上第一半导体层11与衬垫单元PD0分开。在该实例中，第一方向D1垂直于第一表面pl1。第一半导体层11包括第一半导体部分11a和第二半导体部分11b。第二半导体部分11b与第一半导体部分11a设置在与第一方向D1交叉的方向上。第一半导体层11具有第一导电类型。
第二半导体层12设于第二半导体部分11b与衬垫单元PD0之间。第二半导体层12具有第二导电类型。第二导电类型不同于第一导电类型。
该第一发光层10L设于该第二半导体部分11b和该第二半导体层12之间。第一发光层10L发射第一光。第一光具有第一峰值波长。
第二发光单元20u设于该第一发光单元10u与衬垫单元PD0之间。第二发光单元20u包括第三半导体层23、第四半导体层24以及第二发光单元20u。
第三半导体层23设于衬垫单元PD0与第一发光单元10u之间。第三半导体层23包括第三半导体部分23a和第四半导体部分23b。第四半导体部分23b与第三半导体部分23a设置在与第一方向D1交叉的方向上。第三半导体层23具有第三导电类型。
第四半导体层24设于第四半导体部分23b与衬垫单元PD0之间。第四半导体层24具有第四导电类型。第四导电类型不同于第三导电类型。
第二发光层20L设于该第四半导体部分23b与第四半导体层24之间。第二发光层20L发射第二光。第二光具有第二峰值波长。
第一电极61设于衬垫单元PD0与第二发光单元20u之间并且是反射的。绝缘支撑层66i设于衬垫单元PD0与第一电极61之间。
第一导电层91设于该第一发光单元10u与该第二发光单元20u之间。第一导电层91在与第一方向D1交叉的方向上延伸。第一导电层91电连接到第二半导体层12。
第一发光单元间电介质层71设于第一发光单元10u与第二发光单元20u之间以及第一导电层91与第二发光单元20u之间，并且是透光的。
第一连接电极81设于第一半导体部分11a与第三半导体层23之间，并且在第一方向D1上穿透第一发光单元间电介质层71。第一连接电极81电连接第一半导体部分11a和第三半导体层23。
第一电介质层81i设于第一连接电极81与第二半导体层12之间、第一连接电极81与第一发光层10L之间、以及第一连接电极81与第一导电层91之间。
第二连接电极82设于第三半导体部分23b与第一衬垫PD1之间。第二连接电极82在第一方向D1上穿透绝缘支撑层66i。第二连接电极82电连接第三半导体部分23a与第一衬垫PD1。
第二电介质层82i设于第二连接电极82与第四半导体层24之间、第二连接电极82与第二发光层20L之间、以及第二连接电极82与第一电极61之间。
第三连接电极83设于第一导电层91与第二衬垫PD2之间。第三连接电极83在第一方向D1上穿透第一发光单元间电介质层71、第二发光单元20u以及绝缘支撑层66i。第三连接电极83电连接第一导电层91与第二衬垫PD2。
第三电介质层83i设于第三连接电极83与第二发光单元20u之间以及第三连接电极83与第一电极61之间。
第四连接电极84设于第一电极61与第三衬垫PD3之间。第四连接电极84在第一方向D1上穿透绝缘支撑层66i并且电连接第一电极61和第三衬垫PD3。
例如，第一导电类型与第三导电类型相同。例如，第二导电类型与第四导电类型相同。例如，第一导电类型和第三导电类型是n型；并且第二导电类型和第四导电类型是p型。在该实施例中，第一导电类型和第三导电类型可以是p型；并且第二导电类型和第四导电类型可以是n型。在该实施例中，第一到第四导电类型是任意的。在下文中，描述这样的情况：第一导电类型和第三导电类型是n型，并且第二导电类型和第四导电类型是p型。
在半导体发光元件120中，第一衬垫PD1经由第二连接电极82电连接到第三半导体层23。第三半导体层23经由第一连接电极81电连接到第一半导体层11。换而言之，第一衬垫PD1连接到第三半导体层23和第一半导体层11二者。第一衬垫PD1用作该第一发光单元10u和该第二发光单元20u的n型电极。
第二衬垫PD2经由第三连接电极83和第一导电层91电连接到第二半导体层12。第二衬垫PD2用作例如第一发光单元10u的p侧电极。
第三衬垫PD3经由第四连接电极84和第一电极61电连接到第四半导体层24。第三衬垫PD3用作例如第二发光单元20u的p侧电极。
通过在第一衬垫PD1与第三衬垫PD3之间施加电压，将电流供给到第二发光层20L；并且从第二发光层20L发射光(第二光)。通过在第一衬垫PD1与第二衬垫PD2之间施加电压，将电流供给到第二发光层20L；并且从第一发光层20L发射光(第一光)。
例如，第二峰值波长短于第一峰值波长。例如，第二光是蓝光；并且第一光是从黄光和绿光中选择的至少一种。该光的颜色(峰值波长)是任意的。
根据该实施例，可以提供具有高效率的层叠的半导体发光元件。在该实施例中，在光提取表面侧未提供衬垫。由此，光提取效率进一步增加。
因此，在该实施例中，过孔电极(连接电极)用作到达晶体层的传导路径。该过孔电极可以以与第一实施例中描述的方法类似地制造。
此外，在该实施例中，可以提供第三发光单元。第一发光单元10u布置在第三发光单元与第二发光单元20u之间。在这种情况下，例如，从第二发光层20L发射的第二光是蓝光；从第一发光层10L发射的光是绿光；并且从第三发光单元的第三发光层发射的光是红光。
在该实例中，第一连接电极81包括第一金属单元81a和第二金属单元81b。第一金属单元81a布置在第一半导体部分11a与第二金属单元81b的至少一部分之间。第一金属单元81a可以接触例如第一半导体部分11a。在该实例中，第一连接电极81还包括第三金属单元81c。第三金属单元81c设于第一金属单元81a和第一半导体部分11a之间。第三金属单元81c例如是第一发光单元10u的n侧电极。该第二金属单元81b例如是第二发光单元20u的n侧电极。
第三金属单元81c包括具有与第一半导体层11的欧姆特性并且具有低接触电阻的材料。第二金属单元81b包括例如具有与第三半导体层23的欧姆特性并且具有低接触电阻的材料。第二金属单元81b可以以良好的粘附性接合到例如下文中描述的第三半导体层电极23e。例如，包括选自包括Al、Ti、Cu、Ag和Ta的组中的至少一种的金属膜可以用作第一金属单元81a和第二金属单元81b。可以使用包括选自该组中的该至少一种的合金。可以使用包括选自该组中的该至少一种的多个金属膜的层叠膜。
第一金属单元81a电连接第二金属单元81b和第三金属单元81c。例如，第一金属单元81a可以包括金属膜，该金属膜包括从包括Al、Ti、Cu、Ag、Au、W和Ni的组中选择的至少一种。可以使用包括选自该组中的该至少一种的合金。可以使用包括选自该组中的该至少一种的多个金属膜的层叠膜。
在该实例中，第二连接电极82包括第四金属单元82a和第五金属单元82b。第四金属单元82a布置在第三半导体部分23a与第五金属单元82b的至少一部分之间。第四金属单元82a可以接触例如第三半导体部分23a。在该实例中，第二连接电极82还包括第六金属单元82c。第六金属单元82c设于第四金属单元82a与第三半导体部分23a之间。第六金属单元82c例如是第二发光单元20u的n侧电极。
在该实例中，第三连接电极83包括第七金属单元83a、第八金属单元83b和第九金属单元83c。第八金属单元83b布置在第一导电层91与第九金属单元83c的至少一部分之间。第七金属单元83a布置在第一导电层91与第八金属单元83b的至少一部分之间。
在该实例中，第四连接电极84包括第十金属单元84a和第十一金属单元84b。第十金属单元84a布置在第一电极61与第十一金属单元84b的至少一部分之间。
第一金属单元81a、第二金属单元81b、第四金属单元82a、第五金属单元82b、第七金属单元83a、第八金属单元83b、第九金属单元83c、第十金属单元84a、以及第十一金属单元84b包括例如选自Al、Ti、Cu、Ag、Au、W和Ni中的至少一种。第三金属单元81c和第六金属单元82c包括例如选自Al、Ti、Cu、Ag和Ta中的至少一种。
在该实例中，第一导电层91包括第一透光导电单元91a和第一互连单元91b。该第一透光导电单元91a设于该第一发光单元10u与第一发光单元间电介质层71之间。该第一透光导电单元91a电连接到该第二半导体层12。
第一透光导电层91a包括例如，包括选自包括In、Sn、Zn和Ti的组中的至少一种元素的氧化物。第一透光导电单元91a包括例如ITO等。第一透光导电单元91a可以包括金属薄膜。第一透光导电单元91a可以根据需要提供并且可以省略。
该第一互连单元91b设于例如该第一透光导电单元91a与第一发光单元间电介质层71之间。第一互连单元91b电连接到第一透光导电单元91a。第一互连单元91b的光学透射率低于该第一透光导电单元91a的光学透射率。具有低电阻率的金属适于第一互连单元91b。第一互连单元91b包括例如：选自包括Al、Au、Ag和Cu的组中的至少一种、包括选自该组的该至少一种的合金、或者包括选自该组的该至少一种的膜的层叠膜。第一互连单元91b可以根据需要提供并且可以省略。
在该实例中，第三半导体层电极23e设于第三半导体层23与第一发光单元间电介质层71之间。第三半导体层电极23e用于形成第三半导体层23的互连电极。例如，当投影到X-Y面上时，第三半导体层电极23e的至少一部分与第一导电层91的至少一部分彼此交叠。由此，吸收区域的表面积可以减小；并且光提取效率增加。第三半导体层电极23e可以根据需要提供并且可以省略。
在该实例中，透光接合层75设于第一电极61与绝缘支撑层66i之间。接合层75包括例如SiO2膜等。接合层75可以根据需要提供并且可以省略。
在该实施例中，用于沉积半导体层的方法可以包括例如金属有机化学气相沉积(MOCVD)、金属-有机气相外延等。
根据该实施例，可以提供具有高效率的层叠半导体发光元件。
在本说明书中，“氮化物半导体”包括化学式为的BxInyAlzGa1-x-y-zN(0≤x≤1、0≤y≤1、0≤z≤1并且x+y+z≤1)的半导体的所有成分，对于该“氮化物半导体”，成分比x、y和z分别在上述范围内变化。“氮化物半导体”还包括上述化学式中的不是N(氮)的V族元素、被添加用来控制各种属性(例如电导率类型等)的各种元素、以及非故意地包含的各种元素。
在本申请的说明书中，“垂直”和“平行”不仅指严格的垂直和严格平行，而且也包括例如由于制造工艺等导致的波动。基本上垂直和基本上平行就足够了。
在上文中，参考具体例子描述了本发明的实施例。然而，本发明不限于这些具体例子。例如，本领域技术人员可以通过从现有技术适当地选择包含在该半导体发光元件中的部件的具体构造来类似地实践本发明，该部件例如是电极、发光单元、半导体层、发光层、连接电极、电介质层、电介质膜、金属单元、光学层、支撑层、绝缘支撑层等；并且只要能够获得类似的效果这些实践就在本发明的范围内。
此外，具体例子中的任何两个或多个部分可以在技术可行性的范围内组合，并且只要包含了本发明的主旨就包含在本发明的范围内。
本领域技术人员能够基于上文中作为本发明的实施例描述的半导体发光器件通过适当的设计修改而实践的所有半导体发光器件，只要包含了本发明的精神，就在本发明的范围内。
本领域技术人员可以想到本发明精神范围内的各种其它变化和修改，并且可以理解这些变化和修改也包含在本发明的范围内。
尽管已经描述了特定实施例，但是这些实施例仅以举例的方式被呈现，并不意图限制本发明的范围。实际上，此处描述的新颖的实施例可以体现为各种其它形式；此外，可以在不脱离本发明的精神的情况下对此处描述的实施例的形式进行各种省略、替代和变化。所附权利要求及其等效物意图覆盖应落入本发明的精神和范围内的这些形式或修改。

Claims (20)

1.一种半导体发光元件，包括：
第一电极；
第一发光单元，其包括
第一半导体层，
第二半导体层，以及
第一发光层，
所述第一半导体层在第一方向上与所述第一电极分开并且包括第一半导体部分和第二半导体部分，所述第二半导体部分与所述第一半导体部分设于与所述第一方向交叉的方向上，所述第二半导体层设于所述第二半导体部分与所述第一电极之间，所述第一发光层设于所述第二半导体部分与所述第二半导体层之间；
第二发光单元，其包括
第三半导体层，
第四半导体层，以及
第二发光层，
所述第三半导体层设于所述第一电极与所述第一发光单元之间，
所述第四半导体层设于所述第三半导体层与所述第一电极之间，所述第四半导体层电连接到所述第一电极，所述第二发光层设于所述第三半导体层与所述第四半导体层之间；
第一导电层，其包括
第一衬垫设置部分，和
第一层间部分，
所述第一层间部分设于所述第一发光单元与所述第二发光单元之间，
所述第一衬垫设置部分和所述第一层间部分设于与所述第一方向交叉的方向上，
所述第一导电层电连接到所述第三半导体层；
第二导电层，其包括
第二衬垫设置部分，和
第二层间部分，
所述第二层间部分设于所述第一发光单元与所述第二发光单元之间，
所述第二衬垫设置部分和所述第二层间部分设于与所述第一方向交叉的方向上，
所述第二导电层电连接到所述第二半导体层；
第一连接电极，其在所述第一方向上延伸并电连接所述第一层间部分和所述第一半导体部分；
第一电介质层，其设于所述第一连接电极与所述第二半导体层之间、所述第一连接电极与所述第一发光层之间、以及所述第一连接电极与所述第二导电层之间；
第一衬垫，其电连接到所述第一衬垫设置部分；
第二衬垫，其电连接到所述第二衬垫设置部分；以及
第一发光单元间电介质层，其设于所述第一发光单元与所述第二发光单元之间、所述第一发光单元与所述第一导电层之间、所述第二导电层与所述第二发光单元之间、以及所述第一导电层与所述第二导电层之间，所述第一发光单元间电介质层是透光的。
2.根据权利要求1所述的元件，其中
所述第一导电层布置在所述第一衬垫与所述第二发光单元之间，并且
所述第二导电层布置在所述第二衬垫与所述第二发光单元之间。
3.根据权利要求1所述的元件，其中所述第二导电层包括：
设于所述第一发光单元与所述第一发光单元间电介质层之间的第一透光导电单元，所述第一透光导电单元电连接到所述第二半导体层，以及
第一互连单元，其设于所述第一透光导电单元与所述第一发光单元间电介质层之间，所述第一互连单元电连接到所述第一透光导电单元，所述第一互连单元的光学透射率低于所述第一透光导电单元的光学透射率。
4.根据权利要求3所述的元件，其中当投影到与所述第一方向垂直的面上时，所述第一导电层的至少一部分与所述第一互连单元的至少一部分彼此交叠。
5.根据权利要求3所述的元件，其中
所述第一导电层还包括在所述第一层间部分与所述第一衬垫设置部分之间延伸的第一延伸部分，并且
当投影到与所述第一方向垂直的面上时，所述第一延伸部分的至少一部分与所述第一互连单元的至少一部分彼此交叠。
6.根据权利要求3所述的元件，其中所述第一透光导电单元的至少一部分布置在所述第二衬垫与所述第二发光单元之间。
7.根据权利要求3所述的元件，其中所述第一互连单元的至少一部分布置在所述第二衬垫与所述第二发光单元之间。
8.根据权利要求1所述的元件，其中在投影到与所述第一方向垂直的面上时，所述第一衬垫不与所述第二衬垫交叠。
9.根据权利要求1所述的元件，还包括：支撑层；以及第二电极，所述第二电极电连接到所述第一电极，
所述第一电极布置在所述第二发光单元与所述第二电极之间，并且
所述支撑层布置在所述第一电极与所述第二电极之间。
10.根据权利要求9所述的元件，还包括：支撑层侧电介质层，其在所述支撑层与所述第二发光单元之间沿着所述第二发光单元的外边缘设置。
11.根据权利要求1所述的元件，其中所述第一半导体层具有n型，所述第三半导体层具有n型的，所述第二半导体层具有p型，并且所述第四半导体层具有p型。
12.根据权利要求1所述的元件，其中
所述第一发光单元间电介质层包括第一光学层，
所述第一发光层被构造成发射具有第一峰值波长的第一光，
所述第二发光层被构造成发射具有第二峰值波长的第二光，所述第二峰值波长不同于所述第一峰值波长，
所述第一光学层对所述第二光的透射率高于所述第一光学层对所述第一光的透射率，并且
所述第一光学层对所述第一光的反射率高于所述第一光学层对所述第二光的反射率。
13.根据权利要求1所述的元件，还包括：
第三发光单元，其包括
第五半导体层，
第六半导体层，以及
第三发光层，
所述第五半导体层在所述第一方向上与所述第一发光单元分开，所述第一发光单元布置在所述第五半导体层与所述第二发光单元之间，所述第五半导体层包括第三半导体部分和第四半导体部分，所述第四半导体部分与所述第三半导体部分设于与所述第一方向交叉的方向上，所述第六半导体层设于所述第四半导体部分与所述第一发光单元之间，所述第三发光层设于所述第四半导体部分与所述第六半导体层之间；
第二连接电极，其沿所述第一方向延伸并电连接所述第三半导体部分和所述第一半导体层；
第二电介质层，其设于所述第二连接电极与所述第六半导体层之间以及所述第二连接电极与所述第三发光层之间；
第三衬垫，其电连接到所述第六半导体层；以及
第二发光单元间电介质层，其设于所述第三发光单元与所述第一发光单元之间，所述第二发光单元间电介质层是透光的。
14.根据权利要求13所述的元件，还包括：第三导电层，其电连接到所述第六半导体层；
所述第三导电层包括：
第三层间部分，和
第三衬垫设置部分，
所述第三层间部分设于所述第三发光单元与所述第一发光单元之间，
所述第三衬垫设置部分和所述第三层间部分设于与所述第一方向交叉的方向上，
所述第三衬垫电连接到所述第三衬垫设置部分，并且
所述第二电介质层还布置在所述第二连接电极与所述第三导电层之间。
15.根据权利要求14所述的元件，其中所述第三导电层布置在所述第三衬垫与所述第一发光单元之间。
16.根据权利要求14所述的元件，其中所述第三导电层包括：
第二透光导电单元，其设于所述第三发光单元与所述第二发光单元间电介质层之间，所述第二透光导电单元电连接到所述第六半导体层，以及
第二互连单元，其设于所述第二透光导电单元与所述第二发光单元间电介质层之间，所述第二互连单元电连接到所述第二透光导电单元，所述第二互连单元的光学透射率低于所述第二透光导电单元的光学透射率。
17.根据权利要求16所述的元件，其中所述第二透光导电单元的至少一部分布置在所述第三衬垫与所述第一发光单元之间。
18.根据权利要求13所述的元件，其中
所述第三发光单元具有在与所述第一发光单元相对的侧上的表面，并且
在与所述第一发光单元相对的所述侧上的所述表面是光提取侧上的表面。
19.一种半导体发光元件，包括：
衬垫单元，其包括第一衬垫、第二衬垫和第三衬垫，在第一表面内所述第二衬垫与所述第一衬垫分开，在所述第一表面内所述第三衬垫与所述第一衬垫分开并且与所述第二衬垫分开；
第一发光单元，其包括
第一半导体层，
第二半导体层，以及
第一发光层，
所述第一半导体层在第一方向上与所述衬垫单元分开并且包括第一半导体部分和第二半导体部分，所述第二半导体部分与所述第一半导体部分设于与所述第一方向交叉的方向上，所述第一方向与所述第一表面相交，所述第二半导体层设于所述第二半导体部分与所述衬垫单元之间，所述第一发光层设于所述第二半导体部分与所述第二半导体层之间；
第二发光单元，其包括
第三半导体层，
第四半导体层，以及
第二发光层，
所述第三半导体层设于所述衬垫单元与所述第一发光单元之间并且包括第三半导体部分和第四半导体部分，所述第四半导体部分与所述第三半导体部分设于与所述第一方向交叉的方向上，所述第四半导体层设于所述第四半导体部分与所述衬垫单元之间，所述第二发光层设于所述第四半导体部分与所述第四半导体层之间；
第一电极，其设于所述衬垫单元与所述第二发光单元之间；
绝缘支撑层，其设于所述衬垫单元与所述第一电极之间；
第一导电层，其设于所述第一发光单元与所述第二发光单元之间，所述第一导电层在所述第一方向上延伸并且电连接到所述第二半导体层；
第一发光单元间电介质层，其设于所述第一发光单元与所述第二发光单元之间以及所述第一导电层与所述第二发光单元之间，所述第一发光单元间电介质层是透光的；
第一连接电极，其设于所述第一半导体部分与所述第三半导体层之间从而电连接所述第一半导体部分与所述第三半导体层，所述第一连接电极在所述第一方向上穿透所述第一发光单元间电介质层；
第一电介质层，其设于所述第一连接电极与所述第二半导体层之间、所述第一连接电极与所述第一发光层之间、以及所述第一连接电极与所述第一导电层之间；
第二连接电极，其设于所述第三半导体部分与所述第一衬垫之间从而电连接所述第三半导体部分与所述第一衬垫，所述第二连接电极在所述第一方向上穿透所述绝缘支撑层；
第二电介质层，其设于所述第二连接电极与所述第四半导体层之间、所述第二连接电极与所述第二发光层之间、以及所述第二连接电极与所述第一电极之间；
第三连接电极，其设于所述第一导电层与所述第二衬垫之间从而电连接所述第一导电层与所述第二衬垫，所述第三连接电极在第一方向上穿透所述第一发光单元间电介质层、所述第二发光单元以及所述绝缘支撑层；
第三电介质层，其设于所述第三连接电极与所述第二发光单元之间以及所述第三连接电极与所述第一电极之间；以及
第四连接电极，其设于所述第一电极与所述第三衬垫之间从而电连接所述第一电极与所述第三衬垫，所述第四连接电极在所述第一方向上穿透所述绝缘支撑层。
20.根据权利要求1所述的元件，其中
所述第一发光单元具有在与所述第二发光单元相对的侧上的表面，并且
在与所述第二发光单元相对的所述侧上的所述表面是光提取侧上的表面。
CN201410309048.0A 2013-07-01 2014-07-01 半导体发光元件 Pending CN104282810A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013138301A JP2015012244A (ja) 2013-07-01 2013-07-01 半導体発光素子
JP2013-138301 2013-07-01

Publications (1)

Publication Number Publication Date
CN104282810A true CN104282810A (zh) 2015-01-14

Family

ID=51063293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410309048.0A Pending CN104282810A (zh) 2013-07-01 2014-07-01 半导体发光元件

Country Status (5)

Country Link
US (1) US9076929B2 (zh)
EP (1) EP2822034A3 (zh)
JP (1) JP2015012244A (zh)
KR (1) KR101537192B1 (zh)
CN (1) CN104282810A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733577A (zh) * 2015-03-30 2015-06-24 映瑞光电科技(上海)有限公司 垂直结构led芯片及其制造方法
WO2019037429A1 (zh) * 2017-08-21 2019-02-28 厦门三安光电有限公司 发光二极管及其制作方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111509110A (zh) * 2014-11-18 2020-08-07 首尔半导体株式会社 发光装置
JP2016146389A (ja) * 2015-02-06 2016-08-12 株式会社東芝 半導体発光素子及びその製造方法
CN104952995B (zh) * 2015-05-05 2017-08-25 湘能华磊光电股份有限公司 一种iii族半导体发光器件的倒装结构
KR102383449B1 (ko) * 2015-09-10 2022-04-07 삼성디스플레이 주식회사 표시 패널 구동 장치, 이 표시 패널 구동 장치를 이용한 표시 패널 구동 방법 및 이 표시 패널 구동 장치를 포함하는 표시 장치
KR102513080B1 (ko) 2016-04-04 2023-03-24 삼성전자주식회사 Led 광원 모듈 및 디스플레이 장치
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10879212B2 (en) * 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US11527519B2 (en) 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US10892296B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US10892297B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
US11282981B2 (en) * 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
US10748881B2 (en) * 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US10886327B2 (en) * 2017-12-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552057B2 (en) 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11522006B2 (en) 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552061B2 (en) * 2017-12-22 2023-01-10 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11114499B2 (en) 2018-01-02 2021-09-07 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
US10784240B2 (en) 2018-01-03 2020-09-22 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US11158606B2 (en) 2018-07-06 2021-10-26 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US10862006B2 (en) * 2018-08-17 2020-12-08 Seoul Viosys Co., Ltd. Light emitting device
US11296044B2 (en) 2018-08-29 2022-04-05 Invensas Bonding Technologies, Inc. Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes
US11430929B2 (en) * 2018-09-14 2022-08-30 Seoul Viosys Co., Ltd. Light emitting device having a stacked structure
US11502230B2 (en) * 2018-11-02 2022-11-15 Seoul Viosys Co., Ltd. Light emitting device
KR20210104742A (ko) 2019-01-14 2021-08-25 인벤사스 본딩 테크놀로지스 인코포레이티드 접합 구조체
US11362073B2 (en) * 2019-02-08 2022-06-14 Seoul Viosys Co., Ltd. Light emitting device including multiple transparent electrodes for display and display apparatus having the same
US11387383B2 (en) * 2019-02-14 2022-07-12 Seoul Viosys Co., Ltd. Method of transferring light emitting device for display and display apparatus
JP7360007B2 (ja) * 2019-02-28 2023-10-12 日亜化学工業株式会社 発光装置の製造方法
US11211528B2 (en) * 2019-03-13 2021-12-28 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US20210043678A1 (en) * 2019-08-07 2021-02-11 Seoul Viosys Co., Ltd. Led display panel and led display apparatus having the same
US20210175280A1 (en) * 2019-12-09 2021-06-10 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
US11631714B2 (en) * 2019-12-29 2023-04-18 Seoul Viosys Co., Ltd. Light emitting device for display and unit pixel having the same
US11476386B2 (en) * 2020-12-16 2022-10-18 Lumileds Llc Light emitting diode device
JPWO2022131066A1 (zh) * 2020-12-18 2022-06-23

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040129944A1 (en) * 2003-01-02 2004-07-08 Shi-Ming Chen Color mixing light emitting diode
US20080251799A1 (en) * 2007-04-13 2008-10-16 Kabushiki Kaisha Toshiba Light emitting device
US20110210345A1 (en) * 2010-04-06 2011-09-01 Lim Woo Sik Light emitting device, light emitting device package, and lighting system
CN102194948A (zh) * 2010-03-09 2011-09-21 Lg伊诺特有限公司 发光器件和发光器件封装
EP2378553A1 (en) * 2010-04-01 2011-10-19 LG Innotek Co., Ltd. Light emitting device and light emitting device package
US20120094414A1 (en) * 2010-10-13 2012-04-19 NuPGA Corporation Novel semiconductor and optoelectronic devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3378465B2 (ja) 1997-05-16 2003-02-17 株式会社東芝 発光装置
US7736945B2 (en) 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
JP2007095844A (ja) 2005-09-27 2007-04-12 Oki Data Corp 半導体発光複合装置
US8604498B2 (en) 2010-03-26 2013-12-10 Tsmc Solid State Lighting Ltd. Single phosphor layer photonic device for generating white light or color lights
US20130292719A1 (en) * 2012-05-04 2013-11-07 Chi Mei Lighting Technology Corp. Light-emitting diode structure and method for manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040129944A1 (en) * 2003-01-02 2004-07-08 Shi-Ming Chen Color mixing light emitting diode
US20080251799A1 (en) * 2007-04-13 2008-10-16 Kabushiki Kaisha Toshiba Light emitting device
CN102194948A (zh) * 2010-03-09 2011-09-21 Lg伊诺特有限公司 发光器件和发光器件封装
EP2378553A1 (en) * 2010-04-01 2011-10-19 LG Innotek Co., Ltd. Light emitting device and light emitting device package
US20110210345A1 (en) * 2010-04-06 2011-09-01 Lim Woo Sik Light emitting device, light emitting device package, and lighting system
US20120094414A1 (en) * 2010-10-13 2012-04-19 NuPGA Corporation Novel semiconductor and optoelectronic devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733577A (zh) * 2015-03-30 2015-06-24 映瑞光电科技(上海)有限公司 垂直结构led芯片及其制造方法
WO2019037429A1 (zh) * 2017-08-21 2019-02-28 厦门三安光电有限公司 发光二极管及其制作方法
US11876154B2 (en) 2017-08-21 2024-01-16 Xiamen San'an Optoelectronics Co., Ltd. Light emitting diode device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2015012244A (ja) 2015-01-19
KR20150003676A (ko) 2015-01-09
EP2822034A3 (en) 2015-04-22
EP2822034A2 (en) 2015-01-07
US20150001561A1 (en) 2015-01-01
US9076929B2 (en) 2015-07-07
KR101537192B1 (ko) 2015-07-16

Similar Documents

Publication Publication Date Title
CN104282810A (zh) 半导体发光元件
KR102135624B1 (ko) 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
TWI445205B (zh) Semiconductor light emitting element
US9397266B2 (en) Lateral semiconductor light emitting diodes having large area contacts
JP4961887B2 (ja) 固体素子デバイス
JP6199948B2 (ja) 発光素子、発光素子パッケージ
JP5251038B2 (ja) 発光装置
CN103403890B (zh) 发光器件、发光模块以及用于制造发光器件的方法
CN105247695B (zh) 半导体发光元件
KR101017394B1 (ko) 발광 소자 및 그것을 제조하는 방법
US20100283070A1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
TWI300277B (en) Method for manufacturing gallium nitride light emitting diode devices
US9966332B2 (en) Solid-state device including a conductive bump connected to a metal pattern and method of manufacturing the same
TWI612694B (zh) 發光元件的製作方法
CN111223973A (zh) 发光二极管阵列
JP2014044971A (ja) 半導体発光素子
JP2012146926A (ja) 発光素子、発光素子ユニットおよび発光素子パッケージ
CN106409997A (zh) Led芯片及其形成方法
KR20160000513A (ko) 반도체 발광소자 패키지
US20160141446A1 (en) Method for manufacturing light emitting device
CN109155351A (zh) 半导体发光装置
US11398589B2 (en) Light emitting device package and light source device
CN102244173A (zh) 发光元件及其制造方法
KR101221643B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
TWI593143B (zh) Semiconductor light emitting device and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150114