CN100359665C - 使用低能离子注入形成半导体器件的浅阱的方法 - Google Patents

使用低能离子注入形成半导体器件的浅阱的方法 Download PDF

Info

Publication number
CN100359665C
CN100359665C CNB031328628A CN03132862A CN100359665C CN 100359665 C CN100359665 C CN 100359665C CN B031328628 A CNB031328628 A CN B031328628A CN 03132862 A CN03132862 A CN 03132862A CN 100359665 C CN100359665 C CN 100359665C
Authority
CN
China
Prior art keywords
ion
trap
groove
nitride layer
dosage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB031328628A
Other languages
English (en)
Other versions
CN1485895A (zh
Inventor
李宰圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1485895A publication Critical patent/CN1485895A/zh
Application granted granted Critical
Publication of CN100359665C publication Critical patent/CN100359665C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一种使用低能离子注入形成半导体器件的浅阱的方法。在一个实施例中，使用低能、高剂量离子注入工艺形成阱区至沟槽隔离层的深度。

Description

使用低能离子注入形成半导体器件的浅阱的方法
本申请要求2002年7月24日在韩国知识产权局申请的韩国专利申请No.2002-43698的优先权，在此引入其全部内容作为参考。
技术领域
本发明涉及制造半导体器件的方法，更具体涉及形成高度集成的半导体器件的阱的方法。
背景技术
半导体器件的阱用来传送体电压到实际工作的金属氧化物半导体(MOS)器件和消除由于碰撞电离形成的载流子。为了让阱执行这些功能，应该通过在阱离子注入工序过程中注入大量杂质保持低电阻。具体，低阱电阻在如闭锁这种问题的测试可靠性中起着重要作用。因此，使用高能离子注入形成深阱，以便保持低电阻。但是，高能离子注入导致相邻阱之间的余量减小。
另一方面，当半导体器件变得高度集成时，栅极长度和有源区的宽度水平地按比例减小。但是，阱结构在垂直方向上的比例减小相对小于水平方向的比例减小。这些导致相邻阱之间的余量严重不足，因此限制芯片尺寸的进一步减小。
当使用常规的高能离子注入形成浅阱时，在器件驱动操作过程中，电阻的增加引起故障，例如闭锁。此外，众所周知单元阵列区中的阱的深度与软件错误率(SER)紧密相关。
发明内容
本发明提供一种形成具有低电阻的阱的方法，其中通过阱区的垂直比例缩小在相邻阱之间获得大的余量。
根据本发明的一个方面，提供一种使用低能离子注入形成具有低电阻的阱的方法。使用低能离子注入形成阱的方法可以使由杂质扩展引起的阱余量减小最小化和由厚光刻胶图形的收缩引起的阱余量减小最小化。
根据本发明的另一方面，为了形成一个理想的阱结构，阱应该尽可能的浅，且其电阻类似于高能、高剂量阱。由此，在半导体衬底中形成隔离沟槽。然后，通过执行低能、高剂量离子注入，在沟槽下或沟槽的底部形成高浓度阱。接下来，通过用绝缘层填充沟槽在高浓度阱上形成绝缘层。最后，通过在半导体衬底上执行低能离子注入，形成低浓度阱至与高浓度阱的上部部分地重叠的深度。
根据本发明的一个实施例，在半导体衬底上形成焊盘氮化物层图形，以及通过使用焊盘氮化物层图形作为刻蚀掩模刻蚀半导体衬底，在半导体衬底中形成隔离沟槽。接下来，在沟槽的内壁上形成隔片氮化物层，通过使用焊盘氮化物层图形和隔片氮化物层作为离子注入掩模，执行低能、高剂量离子注入，在沟槽下或沟槽的底部形成高浓度阱。接下来，通过用绝缘材料覆盖高浓度阱形成填充沟槽的绝缘层，平面化绝缘材料的上表面，除去焊盘氮化物层图形。接着，通过在半导体衬底整个表面上执行低能离子注入，形成低浓度阱至与高浓度阱的上部部分地重叠的深度。包括高浓度阱和低浓度阱的整个阱的深度大约与沟槽绝缘层的深度相同，因此该阱可以称为浅阱。具体，高浓度阱形成在绝缘层之下。根据上述实施例，通过阱区的垂直比例减小可以在相邻的阱之间获得大的余量，可以减小阱电阻。
在本发明的另一个实施例中，形成互补金属氧化物半导体(CMOS)阱。为此，在分为PMOS和NMOS区的半导体衬底上形成焊盘氮化物层图形。然后，通过使用焊盘氮化物层图形作为刻蚀掩模，刻蚀半导体衬底，在第一和第二区中形成隔离沟槽。接下来，在沟槽的内壁上形成隔片氮化物层。然后，形成露出仅仅NMOS区的第一光刻胶图形，使用焊盘氮化物层图形和隔片氮化物层作为离子注入掩模，执行低能、高剂量离子注入，由此在NMOS区的沟槽下或沟槽底部形成P+阱。然后，除去第一光刻胶图形，形成仅仅露出PMOS区的第二光刻胶图形，使用焊盘氮化物层图形和隔片氮化物层作为离子注入掩模，执行低能、高剂量离子注入，由此在PMOS区的沟槽下或沟槽底部形成N+阱。然后，除去第二光刻胶图形，用绝缘材料覆盖P+阱和N+阱，平面化绝缘材料的上表面，除去焊盘氮化物层图形，由此形成填充沟槽的绝缘层。然后，形成仅仅露出NMOS区的第三光刻胶图形，在半导体衬底上执行低能离子注入，由此形成P阱至与P+阱的上部部分地重叠的深度。然后，除去第三光刻胶图形，形成仅仅露出PMOS区的第四光刻胶图形，在半导体衬底上执行低能离子注入，由此形成N阱至与P+阱的上部部分地重叠的深度。最后除去第四光刻胶图形。根据本实施例，执行低能离子注入，因此第一至第四光刻胶图形可以形成足够薄，以获得大的阱余量。
附图说明
通过参考附图，详细描述其优选实施例，将使本发明的上述方面及其优点更清楚，其中：
图1至6是说明根据本发明形成浅阱的方法的实施例的剖面图；以及
图7至13是说明根据本发明形成浅阱的方法的另一实施例的剖面图。
具体实施方式
下面参考附图更完全地描述本发明，附图中示出了本发明的优选实施例。但是，本发明可以以许多不同的形式体现，不应该认为局限于在此阐述的实施例。相反，提供本实施例是为了使本公开是彻底的和完全的，且将本发明的范围完全表达给本领域的技术人员。在图中，为了清楚，放大了元件的形状。在整个附图中同样的参考数字指相同的元件。
图1至6是说明根据本发明形成浅阱的方法的实施例的剖面图。
参考图1，在半导体衬底100上形成焊盘氮化物层图形110。然后使用焊盘氮化物层图形110作为蚀刻掩模，蚀刻半导体衬底100至约2500至约3000的厚度，由此在其中形成浅隔离沟槽120。如果需要，可以使用热氧化在焊盘氮化物层图形110和半导体衬底100之间形成缓冲氧化物层(未示出)。
转向图2，在沟槽120的内壁和底部上形成约50至约100厚的里衬(liner)氧化物层130。通过热氧化半导体衬底100，形成里衬氧化物层130，半导体衬底100中形成沟槽120。通过热氧化，修复沟槽120的形成过程中对半导体衬底100的蚀刻损坏。接着，在沟槽120的内壁上形成隔片氮化物层140。具体，在形成里衬氧化物层130的半导体衬底100上淀积约50至约200厚的氮化物层，然后各向异性地蚀刻氮化物层，直到沟槽120的底部露出。
参考图3，通过在图2的所得结构上执行低能、高剂量离子注入150，在沟槽120下或在沟槽120的底部形成高浓度阱160。在此情况下，使用焊盘氮化物层图形110和隔片氮化物层140作为离子注入掩模，因此仅仅穿过沟槽120的底部执行离子注入。用能级约10至30keV和约1×1015至5×1015ions/cm2剂量的杂质执行低能、高剂量离子注入150。
参考图4，用绝缘材料165填充沟槽120。例如，使用中温氧化(MTO)形成的氧化物层、不掺杂的硅玻璃(USG)、或通过高密度等离子体化学气相淀积(HDP CVD)或其适当的结合可以用作绝缘材料165。
然后，如图5所示，平整图4的所得结构的顶面，由此露出焊盘氮化物层图形110。然后除去焊盘氮化物层图形110，由此露出半导体衬底100的顶面。因此，在隔离沟槽120中形成绝缘层170。可以使用化学机械抛光(CMP)工艺平整图4的所得结构的顶面，其中焊盘氮化物层图形110用作平面化终点。众所周知，可以使用磷酸剥离除去剩余的焊盘氮化物层图形110。如果在CMP工艺过程中除去大量的焊盘氮化物层图形110，则减小了绝缘层170和半导体衬底100之间的台阶。如果形成缓冲氧化物层，如参考图1所述，那么在除去焊盘氮化物层图形110之后，使用氢氟酸(HF)溶液也可以除去缓冲氧化物层。通常，绝缘层170相对于半导体衬底100略微地向上突出。但是，在图5中，为了简化起见，未图示出绝缘层170和半导体衬底100之间的台阶。
参考图6，在包括绝缘层170的半导体衬底100上执行低能离子、低剂量注入180，由此在半导体衬底100中形成低浓度阱190至与高浓度阱160的上部部分地重叠的深度D。换句话说，形成低浓度阱190至沟槽120的底部。根据低能、低剂量离子注入180，将具有约20至30keV能级、约1×1012至约1×1013ions/cm2剂量的杂质注入所得结构。为了形成低浓度阱190，杂质应该从半导体衬底100的表面基本上注入绝缘层170的深度。因此，优选以能级高于形成高浓度阱160的能级执行离子注入，以形成低浓度阱190。优选，包括高浓度阱160和低浓度阱190的整个阱的深度与绝缘层170的深度几乎相同。
在上述实施例中，使用低能、高剂量离子注入工艺形成阱区至沟槽绝缘层170的深度。结果，精确地控制具有低电阻的浅阱的形成。通过阱区的垂直比例减小，可以在相邻的阱之间获得大的余量，以及可以减小阱电阻。
图7至13说明根据本发明形成浅阱的方法的另一实施例的剖面图。在本实施例中，形成互补金属氧化物半导体(CMOS)阱。当半导体集成电路(IC)的工作速度增加和半导体IC变得高度集成时，每个芯片的功耗大大地增加。同样地，对低功耗CMOS器件的要求继续增加，因此几乎所有的IC都制成为CMOS器件。CMOS器件除低功耗之外还具有宽的工作范围和大的噪声余量的优点。
参考图7，首先，半导体衬底200分为NMOS区(a)和PMOS区(b)。使用形成在半导体衬底200上的焊盘氮化物层图形210作为刻蚀掩模，刻蚀半导体衬底200至约2500至约3000厚，由此在半导体衬底200的NMOS区(a)和PMOS区(b)中形成浅隔离沟槽220。然后，在沟槽220的内壁和底部上形成里衬(liner)氧化物层230，以及形成隔片氮化物层240，覆盖沟槽220的内壁。
参考图8，在包括焊盘氮化物层图形210的衬底200上形成仅仅露出NMOS区(a)的第一光刻胶图形245，然后使用焊盘氮化物层图形210和隔片氮化物层240作为离子注入掩模，在其上执行低能、高剂量离子注入250。由此，在NMOS区(a)的沟槽220下或沟槽220的底部形成P+阱260。在此情况下，可以使用BF2作为杂质源。在本实施例中，低能意味着能级约10至约30keV，高剂量意味着约1×1015至5×1015ions/cm2的剂量。由于执行低能离子注入，因此可以很薄地形成第一光刻胶图形245，例如，约1至约1.5μm厚。考虑到常规光刻胶图形的厚度是约2.5至3μm，应当理解第一光刻胶图形245足够薄，以获得大的阱余量。
然后，除去第一光刻胶图形245，形成仅仅露出PMOS区(b)的第二光刻胶图形247，使用焊盘氮化物层图形210和隔片氮化物层240作为离子注入掩模，执行低能、高剂量离子注入252，在PMOS区(b)的沟槽220下或沟槽220的底部形成N+阱262，如图9所示。在此情况下，可以使用AsH3作为杂质源。也可以很薄地形成第二光刻胶图形247，例如，约1至约1.5μm厚。
参考图10，除去第二光刻胶图形247，用绝缘材料265覆盖P+阱260和N+阱262，平面化绝缘材料265的顶面，除去焊盘氮化物层图形210，由此形成填充沟槽220的绝缘层270。
然后，形成仅仅露出NMOS区(a)的第三光刻胶图形275，使用杂质源，例如BF2在包括绝缘层270的半导体衬底200上执行低能、低剂量离子注入280，由此在半导体衬底200的NMOS区(a)中形成P阱290至与P+阱260的上部部分重叠的深度，如图11所示。换句话说，P阱290形成至沟槽220的底部。在本实施例中，用能级20至30keV和约1×1012至1×1013ions/cm2剂量的杂质执行低能、低剂量离子注入280。因为执行低能离子注入，所以也可以很薄地形成第三光刻胶图形275，例如，约1至1.5μm的厚度。
参考图12，除去第三光刻胶图形275，形成仅仅露出PMOS区(b)的第四光刻胶图形277。接着，在包括绝缘层270的半导体衬底200的表面上执行低能离子注入282，由此在半导体衬底200的PMOS区(b)形成N阱292至与N+阱262的上部部分重叠的深度。换句话说，形成N阱292至沟槽220的深度。具有本实施例中，使用具有能级约20至30keV和约1×1012至1×1013ions/cm2剂量的杂质执行低能离子、低剂量离子注入282。由于执行低能离子注入，也可以很薄地形成第四光刻胶图形277，例如，约1至1.5μm厚。如图12所示，包括N+阱262和N阱292的浅N阱的深度与沟槽绝缘层270的深度几乎相同。同样，包括P+阱260和P阱290的浅P阱的深度与沟槽绝缘层270的深度几乎相同。
参考图13，通过除去第四光刻胶图形277完成形成阱的工艺。根据本实施例，在半导体衬底200上形成随后的CMOS器件，半导体衬底200上形成阱。例如，在各个NMOS区(a)和PMOS区(b)形成包括栅绝缘层310a和310b以及栅电极320a和320b的栅极，然后执行离子注入，形成源/漏区330a和330b。在源/漏区330a和330b上形成层间介质(ILD)膜(未示出)。然后形成穿过ILD膜并接触每个源/漏区330a和330b的接触栓塞340。
用本发明的实施例，可以精确控制具有低电阻浅阱的形成。根据本发明的实施例的浅阱具有以下效果。
首先，阱电阻减小为现有技术的阱电阻的70％至90％。触发电压增加和保持电压减小。由此，抑制闭锁。而且，随着阱电阻减小，易于减小用于阱偏置的接触数目。由此，可以稳定阱偏置。
第二，因为使用低能离子注入，因此可以减小离子注入工序过程中对半导体衬底的损坏。同样地，如果在根据本发明的阱中形成存储器件，例如DRAM，那么可以增强存储器件的数据保持时间性能，亦即，刷新时间性能。
第三，因为执行低能离子注入，因此如果需要掩模，那么光刻胶图形的厚度可以形成足够地薄。在现有技术中，掩模光刻胶图形是2.5至3μm厚，导致相邻阱之间的余量减小。相反，在本发明的一个方面中，可以很薄地形成光刻胶图形，例如，约1至1.5μm厚。因而，可以增加相邻阱之间的余量。因此，本发明可以有利地应用于器件的高集成度。
第四，包括高浓度阱和低浓度阱的整个浅阱的深度与绝缘层的深度几乎相同，形成为约2500至约3000的深度。由于阱的深度不大，因此可以提高SER性能。
尽管参考其优选实施例已经具体展示和描述了本发明，但是本领域的普通技术人员应当理解，在不脱离附加权利要求所限定的本发明的精神和范围的情况下，可以在形式上和细节上进行各种改变。

Claims (31)

1.一种形成阱的方法，该方法包括：
在半导体衬底中形成隔离沟槽；
有选择地执行第一离子注入，穿过沟槽的底部，由此在沟槽下形成高浓度阱；
用绝缘层填充沟槽，由此在高浓度阱上形成绝缘层；以及
在包括绝缘层的半导体衬底上执行第二离子注入，由此在半导体衬底中形成低浓度阱至与高浓度阱的上部部分地重叠的深度；
其中，第二离子注入的能量高于第一离子注入的能量。
2.如权利要求1的方法，其中隔离沟槽具有2500至3000的深度。
3.如权利要求1的方法，其中以能级10至30keV和1×1015至5×1015ions/cm2的剂量执行第一离子注入。
4.如权利要求1的方法，其中用能级20至30keV和1×1012至1×1013ions/cm2剂量的杂质执行第二离子注入。
5.如权利要求1的方法，其中低浓度阱形成至沟槽的底部。
6.一种形成阱的方法，该方法包括：
在半导体衬底上形成焊盘氮化物层图形；
使用焊盘氮化物层图形作为刻蚀掩模，刻蚀半导体衬底，由此在半导体衬底中形成隔离沟槽；
在沟槽的内壁上形成隔片氮化物层；
使用焊盘氮化物层图形和隔片氮化物层作为离子注入掩模，有选择地执行第一离子注入，由此在沟槽下形成高浓度阱；
用绝缘材料填充沟槽，由此覆盖高浓度阱；
平面化绝缘材料，以在沟槽中形成绝缘层，并且除去焊盘氮化物层图形；以及
在包括绝缘层的半导体衬底上执行第二离子注入，由此在半导体衬底中形成低浓度阱至与高浓度阱的上部部分地重叠的深度；
其中，第二离子注入的能量高于第一离子注入的能量。
7.如权利要求6的方法，其中隔离沟槽具有2500至3000的深度。
8.如权利要求6的方法，其中用能级10至30keV和1×1015至5×1015ions/cm2剂量的杂质执行第一离子注入。
9.如权利要求6的方法，其中用能级为20至30keV和1×1012至1×1013ions/cm2剂量的杂质执行第二离子注入。
10.如权利要求6的方法，在沟槽的内壁上形成隔片氮化物层之前，还包括在沟槽的内壁和底部上形成里衬氧化物层。
11.一种形成阱的方法，该方法包括：
在具有第一和第二区的半导体衬底上形成焊盘氮化物层图形；
使用焊盘氮化物层图形作为刻蚀掩模，刻蚀半导体衬底，由此在第一和第二区中形成隔离沟槽；
在沟槽的内壁上形成隔片氮化物层；
在所得的结构上形成第一光刻胶图形，仅仅露出第二区，以及使用焊盘氮化物层图形和隔片氮化物层作为离子注入掩模，执行第一离子注入，由此在第二区中的沟槽底部形成第一导电类型的高浓度阱；
除去第一光刻胶图形，形成仅仅露出第一区的第二光刻胶图形，使用焊盘氮化物层图形和隔片氮化物层作为离子注入掩模，执行第二离子注入，由此在第一区中的沟槽底部形成第二导电类型的高浓度阱，第二导电类型不同于第一导电类型；
除去第二光刻胶图形，用绝缘材料覆盖第一导电类型的高浓度阱和第二导电类型的高浓度阱，平面化绝缘材料的顶面，并且除去焊盘氮化物层图形，由此形成绝缘层以填充沟槽；
形成仅仅露出第二区的第三光刻胶图形，在包括绝缘层的半导体衬底上执行第三离子注入，由此在第二区中形成第一导电类型的低浓度阱至与第一导电类型的高浓度阱的上部部分地重叠的深度；
除去第三光刻胶图形，形成仅仅露出第一区的第四光刻胶图形，在包括绝缘层的半导体衬底上执行第四离子注入；以及除去第四光刻胶图形，由此在第一区中形成第二导电类型的低浓度阱至与第二导电类型的高浓度阱的上部部分地重叠的深度；
其中，第三离子注入的能量高于第一离子注入的能量；
其中，第四离子注入的能量高于第二离子注入的能量。
12.如权利要求11的方法，其中隔离沟槽具有2500至3000的深度。
13.如权利要求11的方法，其中用能级为10至30keV和1×1015至5×1015ions/cm2剂量的杂质执行第一和第二离子注入。
14.如权利要求11的方法，其中用能级为20至30keV和1×1012至1×1013ions/cm2剂量的杂质执行第三和第四离子注入。
15.如权利要求11的方法，在沟槽的内壁形成隔片氮化物层之前，还包括在沟槽的内壁和底部上形成里衬氧化物层。
16.如权利要求11的方法，其中第一至第四光刻胶图形形成至1至1.5μm的厚度，以在相邻阱之间获得充分的余量。
17.如权利要求1的方法，其中第二离子注入的量低于第一离子注入的量。
18.如权利要求1的方法，其中第一离子注入在10至30keV的能量级下执行。
19.如权利要求1的方法，其中第一离子注入在1×1015至5×1015ions/cm2剂量执行。
20.如权利要求1或者1 8的方法，其中第二离子注入用能级为20至30keV的杂质执行。
21.如权利要求1或者19的方法，其中第二离子注入用1×1012至1×1013ions/cm2剂量的杂质执行。
22.如权利要求6的方法，其中，第二离子注入的剂量低于第一离子注入的剂量。
23.如权利要求6的方法，其中第一离子注入在10至30keV的能量级下执行。
24.如权利要求6的方法，其中第一离子注入在1×1015至5×1015ions/cm2剂量执行。
25.如权利要求6或者23的方法，其中第二离子注入用能级为20至30keV的杂质执行。
26.如权利要求6或者24的方法，其中第二离子注入用1×1012至1×1013ions/cm2剂量的杂质执行。
27.如权利要求11的方法，其中第三离子注入的剂量低于第一离子注入的剂量，并且第四离子注入的剂量低于第二离子注入的剂量。
28.如权利要求11的方法，其中第一和第二离子注入在10至30keV的能量级下执行。
29.如权利要求11的方法，其中第一和第二离子注入在1×1015至5×1015ions/cm2剂量执行。
30.如权利要求11或者28的方法，其中第三和第四离子注入用能级为20至30keV的杂质执行。
31.如权利要求11或者29的方法，其中第三和第四离子注入用1×1012至1×1013ions/cm2剂量的杂质执行。
CNB031328628A 2002-07-24 2003-07-24 使用低能离子注入形成半导体器件的浅阱的方法 Expired - Lifetime CN100359665C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR43698/2002 2002-07-24
KR10-2002-0043698A KR100480604B1 (ko) 2002-07-24 2002-07-24 저에너지 이온주입을 이용한 반도체 소자의 쉘로우 웰 형성방법

Publications (2)

Publication Number Publication Date
CN1485895A CN1485895A (zh) 2004-03-31
CN100359665C true CN100359665C (zh) 2008-01-02

Family

ID=31944842

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031328628A Expired - Lifetime CN100359665C (zh) 2002-07-24 2003-07-24 使用低能离子注入形成半导体器件的浅阱的方法

Country Status (4)

Country Link
US (1) US6844239B2 (zh)
JP (1) JP2004064085A (zh)
KR (1) KR100480604B1 (zh)
CN (1) CN100359665C (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100677766B1 (ko) * 2003-11-28 2007-02-05 주식회사 하이닉스반도체 트렌치형 소자분리막을 갖는 반도체 소자 및 그의 제조 방법
JPWO2007000808A1 (ja) * 2005-06-28 2009-01-22 スパンション エルエルシー 半導体装置およびその製造方法
US20070161144A1 (en) * 2005-12-28 2007-07-12 Im Ki S Method for Manufacturing CMOS Image Sensor
US7859026B2 (en) * 2006-03-16 2010-12-28 Spansion Llc Vertical semiconductor device
US7691734B2 (en) * 2007-03-01 2010-04-06 International Business Machines Corporation Deep trench based far subcollector reachthrough
KR200453483Y1 (ko) * 2010-12-08 2011-05-09 김정기 발광봉
CN103165508B (zh) * 2011-12-09 2016-01-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103928384A (zh) * 2013-01-10 2014-07-16 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法和半导体结构
US9006080B2 (en) * 2013-03-12 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Varied STI liners for isolation structures in image sensing devices

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0321039A (ja) * 1989-06-19 1991-01-29 Takehide Shirato 半導体装置
JPH03101147A (ja) * 1989-09-13 1991-04-25 Toshiba Corp 半導体装置の製造方法
JPH0468564A (ja) * 1990-07-10 1992-03-04 Sony Corp 半導体装置の製法
JPH09213786A (ja) * 1996-02-07 1997-08-15 Sony Corp 半導体デバイスの素子分離方法及びｃｍｏｓ装置
US5770504A (en) * 1997-03-17 1998-06-23 International Business Machines Corporation Method for increasing latch-up immunity in CMOS devices
US6144086A (en) * 1999-04-30 2000-11-07 International Business Machines Corporation Structure for improved latch-up using dual depth STI with impurity implant
US6248645B1 (en) * 1998-05-28 2001-06-19 Kabushiki Kaisha Toshiba Semiconductor device having buried-type element isolation structure and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960014448B1 (ko) * 1993-12-14 1996-10-15 금성일렉트론 주식회사 반도체 소자간의 격리방법
KR20010064965A (ko) * 1999-12-20 2001-07-11 박종섭 반도체 소자의 제조방법
US6228726B1 (en) * 2000-03-06 2001-05-08 Taiwan Semiconductor Manufacturing Company Method to suppress CMOS device latchup and improve interwell isolation
US20020086499A1 (en) * 2000-12-31 2002-07-04 Seetharaman Sridhar Process to improve Nwell-Nwell isolation with a blanket low dose high energy implant

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0321039A (ja) * 1989-06-19 1991-01-29 Takehide Shirato 半導体装置
JPH03101147A (ja) * 1989-09-13 1991-04-25 Toshiba Corp 半導体装置の製造方法
JPH0468564A (ja) * 1990-07-10 1992-03-04 Sony Corp 半導体装置の製法
JPH09213786A (ja) * 1996-02-07 1997-08-15 Sony Corp 半導体デバイスの素子分離方法及びｃｍｏｓ装置
US5770504A (en) * 1997-03-17 1998-06-23 International Business Machines Corporation Method for increasing latch-up immunity in CMOS devices
US6248645B1 (en) * 1998-05-28 2001-06-19 Kabushiki Kaisha Toshiba Semiconductor device having buried-type element isolation structure and method of manufacturing the same
US6144086A (en) * 1999-04-30 2000-11-07 International Business Machines Corporation Structure for improved latch-up using dual depth STI with impurity implant

Also Published As

Publication number Publication date
US6844239B2 (en) 2005-01-18
US20040132263A1 (en) 2004-07-08
KR100480604B1 (ko) 2005-04-06
JP2004064085A (ja) 2004-02-26
CN1485895A (zh) 2004-03-31
KR20040009681A (ko) 2004-01-31

Similar Documents

Publication Publication Date Title
US9514976B2 (en) Trench isolation implantation
CN100375271C (zh) 新型动态随机存取存储器存取晶体管
US6235574B1 (en) High performance DRAM and method of manufacture
CN102446768B (zh) 半导体器件及制造半导体器件的方法
TW200428602A (en) Method of manufacturing flash memory device
JPH07183393A (ja) 半導体装置の製造方法
US6967147B1 (en) Nitrogen implantation using a shadow effect to control gate oxide thickness in DRAM semiconductor
CN103050407A (zh) 嵌入式晶体管
CN100359665C (zh) 使用低能离子注入形成半导体器件的浅阱的方法
KR20050088339A (ko) 완전 공핍구조 ＳＯＩ(Ｓｉｌｉｃｏｎ ｏｎＩｎｓｕｌａｔｏｒ) 장치를 위한 ＬＯＣＯＳ 분리
US20040266199A1 (en) Method of manufacturing flash memory device
JP2003078041A (ja) 半導体記憶装置及びその製造方法
JP2004047933A (ja) 統合領域を有する半導体素子及びその製造方法
TWI285411B (en) Method for fabricating semiconductor device with improved refresh time
US7186647B2 (en) Method for fabricating semiconductor device having landing plug contact structure
CN102543823B (zh) 一种浅沟槽隔离制作方法
US7186631B2 (en) Method for manufacturing a semiconductor device
KR100399942B1 (ko) 반도체소자의 제조방법
JP2004179301A (ja) 半導体集積回路装置の製造方法
KR20040010405A (ko) 반도체 메모리 장치 및 그 제조 방법
KR100449254B1 (ko) 반도체 소자의 제조 방법
KR100305720B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100465633B1 (ko) 반도체소자의 랜딩 플러그 형성방법
KR100762226B1 (ko) 반도체 소자의 콘택 형성 방법
KR20010008442A (ko) 반도체소자의 트랜지스터 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20080102

CX01 Expiry of patent term