CN100347841C - 具有过程控制组件的半导体晶片 - Google Patents

具有过程控制组件的半导体晶片 Download PDF

Info

Publication number
CN100347841C
CN100347841C CNB028004132A CN02800413A CN100347841C CN 100347841 C CN100347841 C CN 100347841C CN B028004132 A CNB028004132 A CN B028004132A CN 02800413 A CN02800413 A CN 02800413A CN 100347841 C CN100347841 C CN 100347841C
Authority
CN
China
Prior art keywords
process control
semiconductor wafer
control assembly
chip
exposure area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB028004132A
Other languages
English (en)
Other versions
CN1636273A (zh
Inventor
J·H·肖伯
H·朔伊谢尔
P·胡布默
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=8185089&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN100347841(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1636273A publication Critical patent/CN1636273A/zh
Application granted granted Critical
Publication of CN100347841C publication Critical patent/CN100347841C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种半导体晶片(1)，具有许多芯片(5)，还具有过程控制组件(4)。芯片中给定数量的芯片中的每一个设置在许多相邻的矩形曝光区域(2)中的一个上，每一个过程控制组件设置在曝光区域(2)上，即取代至少一个芯片(5)。

Description

具有过程控制组件的半导体晶片
技术领域
本发明涉及具有许多芯片和过程控制组件的半导体晶片，这些芯片中的给定数量芯片中的每一片位于许多相邻的暴露区域中的一块中，每一个过程控制组件布置在半导体晶片的给定区域上。
背景技术
这种半导体晶片的数个变体形式已经被销售，因此而是公知的。
在一种已知半导体晶片的变体中，由所谓的落入(drop-in)区域形成给定区域，每一个给定区域上有一个过程控制组件，落入区域包含有所谓的对准标记，在制造半导体晶片的过程中对准标记是基准或定位结构，半导体晶片通过其相对于曝光掩模对准。这种变体的缺点是仅有非常少的过程控制组件，也就是每一半导体晶片上有两个或三个这样的过程控制组件，由于很少数量的过程控制组件造成了半导体晶片具有不利因素，这些过程控制组件不能探测或识别出距这些过程控制组件相对远的位于半导体上的缺陷。
已知半导体晶片的另一种变体具有许多的过程控制组件，这些过程控制组件被布置在所谓的切割成小方块的通路(dicing paths)上，这些切割成小方块的通路在芯片之间延伸并被布置成行和列。因为在这些切割成小方块的通路上存在过程控制组件，为了容纳这些过程控制组件，切割成小方块的通路就必须相当的宽阔。结果，切割成小方块的通路不必要的宽阔浪费了空间。对于这种排列在切割成小方块的通路上的过程控制组件，可以参阅专利文件US5,990,488A也就是所说专利文件图2所示的以及相应描述说明的一种半导体晶片的变体。
在已知的半导体晶片的另一种变体中，过程控制组件设置在半导体晶片的每一芯片的区域上。在实践中，只有当芯片是大面积芯片时才考虑这种变体，对这种芯片来说，每一芯片具有一独立的过程控制组件是不大有影响的。
发明内容
本发明的目的是避免已知半导体晶片的已知变体的限制和缺陷并获得改进的半导体晶片。
为了实现上述目的，按照本发明的半导体晶片具有按照本发明的用如下方式表示的特性，按照本发明的半导体晶片以如下的限定方式为特征，即：
具有许多芯片和过程控制组件的半导体晶片，芯片中给定数量的芯片中的每一个位于许多相邻的矩形曝光区域的一个中，每一个过程控制组件布置在半导体晶片的一给定区域上，在这个半导体晶片上由曝光区域形成给定区域，并且在其上每个过程控制组件取代了至少一个芯片。
由按照本发明提供的特征得到了两方面满意的折衷，一方面，最大数量的过程控制组件，以便保证按照本发明半导体晶片的不良制造区域的大量探测准确度，另一方面，最少数量的过程控制组件，以便尽可能少的浪费用来制造半导体晶片的区域。就这种具有小芯片的大半导体晶片来说得到的另一个优点就是，粗略地讲，即对这种半导体晶片来说，例如具有200mm的直径，而芯片具有的芯片面积少于2.0mm2，因为可以容易地识别独立的曝光区域，也就是说甚至用裸眼，这就使得在设置的过程控制组件的辅助下非常容易地找到给定的芯片。这不仅在手动和可见实施的检测中有用，而且特别在自动的进一步处理半导体晶片上的芯片中有用。这是因为在自动的进一步处理过程中，设置在曝光区域上的过程控制组件可以被用做一种粗衍射栅(coarse grating)以便放置用来控制半导体晶片上的独立芯片的器件，例如所谓的拾取-放置(pick-place)器件，因为它的缘故所说的器件在其它放置方法的辅助下可以被放置在先前相邻的曝光区域内。这就以一种非常可靠的方式保证了避免芯片从半导体晶片上的错误移动。
已经证明，当所有曝光区域的至少25％中的每一个存在过程控制组件并且过程控制组件彼此之间等距离设置时，对于按照本发明的半导体晶片是非常有利的。在已经实施的测试中证实这种晶片是有利的，因为这种晶片产生了预期的效果，并且过程控制组件需要相对小的空间，而且就探测半导体晶片有缺陷的或不完全的制造区域来说，还保证了高的探测可靠性。
已经证明，当每一曝光区域存在过程控制组件时，对于按照本发明的半导体晶片是特别有利的。这保证了特别高的探测可靠性。
进而证明，当在曝光区域上的所有过程控制组件每一个都被设置在相同位置时，对于按照本发明的半导体晶片是特别有利的。曝光区域的中心被认为是优选的位置。由单纯的探测过程控制组件的位置和单纯的与过程控制组件的配合看来，这是特别有利的。
本发明的上述方面以及其他方面，通过以下描述的晶片的实施例将更为清楚，下面将参照实施例进行说明。
附图说明
以下将参照附图所示的实施例详细描述本发明，但本发明并不局限于此。
图1所示的是本发明实施例半导体晶片的示意图，其中该半导体晶片有许多曝光区域；以及
图2所示的是比图1大的比例示出半导体晶片的一个曝光区域。
具体实施方式
图1示出半导体晶片1。半导体晶片1包括许多芯片。这许多数量的芯片中的给定数量的芯片位于许多相邻的曝光区域2中的一个上，这些曝光区域的每一个在图1中粗略地表示为一个矩形。图2示出了这种曝光区域2。
在专业英语中这种曝光区域称之为“十字线”。在这种情况下，半导体晶片1具有两个所谓的落入区域，在公知的方法中落入区域在制造半导体晶片1的过程中用来放置半导体晶片1和至少一个曝光掩模。
半导体晶片1还设置有过程控制组件，每一个过程控制组件设置在半导体晶片1的给定区域内，在图1中不是很明显但在图2中却可见。
在半导体晶片1中，由曝光区域2形成的给定区域上存在过程控制组件。如图2所示的用虚线表示的过程控制组件区别于曝光区域2中的芯片5。在图2中明显可见，过程控制组件4取代芯片5被设置在十字线2内。这运用于所有的曝光区域2，在这些区域上设置有过程控制组件4而不是芯片2。在如图1、2所示的半导体晶片1中，在每一个曝光区域2中存在过程控制组件4，但这不是必须的。过程控制组件4以所有的过程控制组件4被设置在曝光区域2的相同位置的方式设置在曝光区域2中。在图1和2所示的半导体晶片1的情形下，所有的过程控制组件4被设置在曝光区域2的如前左角区域的相同位置6，如图1和2所示。但是，这不是严格必须的，作为选择，过程控制组件4可以设置在曝光区域2中的任何一个位置，最好是曝光区域2的中心位置。
又注意到不是必须每一个曝光区域上都设置一个过程控制组件4。也可以仅仅50％或者25％的曝光区域中的每一个设置过程控制组件4，在这种情况下，如果过程控制组件4相对于两条相互垂直的坐标方向彼此等距离地设置，也是有利的，这里两条相互垂直的坐标方向如图1中两条点虚线7和8所示。而且，注意到过程控制组件4不一定就设置在仅一个芯片5的位置上，如果有效的话还可以设置在两个或更多的芯片5的位置上，这就象设置在芯片5一个给定的小的区域上的情况一样。

Claims (4)

1.一种半导体晶片(1)，具有许多芯片(5)和过程控制组件(4)，芯片中给定数量的芯片中的每一个设置在许多相邻的矩形曝光区域(2)中的一个中，每一个过程控制组件设置在半导体晶片(1)上的由曝光区域(2)形成给定区域上，其中每一过程控制组件(4)取代至少一个芯片(5)。
2.如权利要求1所述的半导体晶片(1)，其中所有曝光区域(2)的至少25％中的每一个存在过程控制组件(4)，过程控制组件(4)相对两条相互垂直的坐标方向(7、8)彼此等距离地设置在曝光区域上。
3.如权利要求2所述的半导体晶片(1)，其中每一个曝光区域(2)上存在过程控制组件(4)。
4.如权利要求1所述的半导体晶片(1)，其中所有过程控制组件(4)中的每一个设置在各自曝光区域(2)中的相同位置(6)上。
CNB028004132A 2001-02-27 2002-01-31 具有过程控制组件的半导体晶片 Expired - Lifetime CN100347841C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01890050 2001-02-27
EP01890050.6 2001-02-27

Publications (2)

Publication Number Publication Date
CN1636273A CN1636273A (zh) 2005-07-06
CN100347841C true CN100347841C (zh) 2007-11-07

Family

ID=8185089

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028004132A Expired - Lifetime CN100347841C (zh) 2001-02-27 2002-01-31 具有过程控制组件的半导体晶片

Country Status (6)

Country Link
US (1) US6680523B2 (zh)
EP (1) EP1366515A2 (zh)
JP (1) JP4271939B2 (zh)
CN (1) CN100347841C (zh)
TW (1) TW530338B (zh)
WO (1) WO2002069389A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456489B2 (en) 2003-12-23 2008-11-25 Nxp B.V. Wafer with optical control modules in IC fields
WO2009007928A2 (en) * 2007-07-12 2009-01-15 Nxp B.V. Methods for manufacturing integrated circuits
WO2009007929A2 (en) 2007-07-12 2009-01-15 Nxp B.V. Integrated circuits on a wafer and methods for manufacturing integrated circuits
WO2009007931A1 (en) * 2007-07-12 2009-01-15 Nxp B.V. Wafer, reticle and method for manufacturing integrated circuits on a wafer
KR20120064427A (ko) * 2010-12-09 2012-06-19 삼성전자주식회사 반도체 공정 산포의 제어 방법
US9798228B2 (en) 2015-09-29 2017-10-24 Nxp B.V. Maximizing potential good die per wafer, PGDW
CN108957960A (zh) * 2018-06-06 2018-12-07 中国电子科技集团公司第五十五研究所 一种提升衬底有效芯片数目的曝光方法
US10942444B2 (en) 2019-05-01 2021-03-09 Nxp Usa, Inc. Optical control modules for integrated circuit device patterning and reticles and methods including the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5814137A (ja) * 1981-07-16 1983-01-26 Fujitsu Ltd 縮小投影露光方法
US5773180A (en) * 1995-12-13 1998-06-30 Mitsubishi Denki Kabushiki Kaisha Measuring method of a relative positional deviation of reticle pattern
US5990488A (en) * 1999-01-04 1999-11-23 Advanced Micro Devices, Inc. Useable drop-in strategy for correct electrical analysis of semiconductor devices

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128737A (en) * 1990-03-02 1992-07-07 Silicon Dynamics, Inc. Semiconductor integrated circuit fabrication yield improvements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5814137A (ja) * 1981-07-16 1983-01-26 Fujitsu Ltd 縮小投影露光方法
US5773180A (en) * 1995-12-13 1998-06-30 Mitsubishi Denki Kabushiki Kaisha Measuring method of a relative positional deviation of reticle pattern
US5990488A (en) * 1999-01-04 1999-11-23 Advanced Micro Devices, Inc. Useable drop-in strategy for correct electrical analysis of semiconductor devices

Also Published As

Publication number Publication date
US20020117735A1 (en) 2002-08-29
WO2002069389A2 (en) 2002-09-06
TW530338B (en) 2003-05-01
WO2002069389A3 (en) 2003-06-05
JP2004519851A (ja) 2004-07-02
JP4271939B2 (ja) 2009-06-03
EP1366515A2 (en) 2003-12-03
US6680523B2 (en) 2004-01-20
CN1636273A (zh) 2005-07-06

Similar Documents

Publication Publication Date Title
US6132910A (en) Method of implementing electron beam lithography using uniquely positioned alignment marks and a wafer with such alignment marks
US7545024B2 (en) Laser beam processing apparatus for processing semiconductor wafer in production of semiconductor devices, laser beam processing method executed therein, and such semiconductor wafer processed thereby
US20050282360A1 (en) Semiconductor wafer and manufacturing process for semiconductor device
CN100347841C (zh) 具有过程控制组件的半导体晶片
CN1246201A (zh) 对准集成电路管芯用的基准
JP4550457B2 (ja) 半導体装置及びその製造方法
JP5076407B2 (ja) 半導体装置及びその製造方法
CN1866492A (zh) 识别用于拾放设备的参考集成电路的系统和方法
US6421456B1 (en) Semiconductor wafer on which recognition marks are formed and method for sawing the wafer using the recognition marks
US7915087B2 (en) Method of arranging dies in a wafer for easy inkless partial wafer process
US20100029022A1 (en) Method for improved utilization of semiconductor material
US7456489B2 (en) Wafer with optical control modules in IC fields
US6484301B1 (en) System for and method of efficient contact pad identification
JP2006165091A (ja) 半導体集積装置、その設計方法、設計装置、およびプログラム
US7538444B2 (en) Wafer with optical control modules in exposure fields
US7508051B2 (en) Wafer with optical control modules in dicing paths
CN115548176A (zh) 加工装置的加工作业方法及加工系统
JPH0777813A (ja) 自動アライメント装置
Berezin et al. Automating after develop inspection
JPS62165963A (ja) 半導体集積回路の製造方法
KR20010068541A (ko) 마스크 패턴 형성 과정
JP2001167992A (ja) 半導体装置
KR20040046003A (ko) 웨이퍼용 카세트

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20070803

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070803

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklike Philips Electronics N. V.

C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20071107