JP2004519851A - プロセス制御モジュールを有する半導体ウェハ - Google Patents
プロセス制御モジュールを有する半導体ウェハ Download PDFInfo
- Publication number
- JP2004519851A JP2004519851A JP2002568414A JP2002568414A JP2004519851A JP 2004519851 A JP2004519851 A JP 2004519851A JP 2002568414 A JP2002568414 A JP 2002568414A JP 2002568414 A JP2002568414 A JP 2002568414A JP 2004519851 A JP2004519851 A JP 2004519851A
- Authority
- JP
- Japan
- Prior art keywords
- process control
- semiconductor wafer
- control module
- area
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
半導体ウェハ１は、複数のチップ５を有しており、これらのチップ５のうち所与の数のチップ５のそれぞれが複数の隣接する露光領域２の１つに位置する。半導体ウェハ１は、また、露光領域２に配された、すなわち少なくとも１つのチップ５の代わりにそれぞれプロセス制御モジュール４を有する。
Description
【０００１】
【発明の属する技術分野】
本発明は、複数のチップを有しており、これらのチップのうち所与の数のチップのそれぞれが複数の隣接する露光領域の１つに位置すると共に、半導体ウェハの所与の領域にそれぞれ配されたプロセス制御モジュールを有する当該半導体ウェハに関する。
【０００２】
【従来の技術】
このような半導体ウェハは、さまざまな形で市場に出ており、従って、知られている。
【０００３】
このような既知の半導体ウェハの種々の形態では、それぞれにプロセス制御モジュールが位置する所与の領域が、所謂アライメントマーカを含む所謂ドロップイン領域により形成される。上記アライメントマーカは、基準又は位置決め構造体であり、これによって、半導体ウェハの組み立て中に半導体ウェハが露光マスクに対してアライメントされ得る。
【０００４】
【発明が解決しようとする課題】
この種々の形態は、半導体ウェハ当たり非常に少数のプロセス制御モジュール、すなわちわずか２又は３のプロセス制御モジュールしか存在しないという不利益を有している。これは、少数のプロセス制御モジュールの結果、これらのプロセス制御モジュールは、プロセス制御モジュールからかなり遠くにある半導体ウェハの場所では、欠陥を検出又は認識することができないという欠点を有している。
【０００５】
既知の半導体ウェハの他の変形例は、多数のプロセス制御モジュールを有しているが、これらのプロセス制御モジュールが、行及び列に配されたチップ間に延在する所謂ダイシング経路（ｐａｔｈ）に配されている。ダイシング経路内にプロセス制御モジュールが存在するため、プロセス制御モジュールを収容するようにダイシング経路をかなり幅広にする必要がある。この結果、ダイシング経路が不要に幅広であり、これは、スペースの浪費である。このようなダイシング経路の場所に配されたプロセス制御モジュールに関して、特許文献ＵＳ５，９９０，４８８Ａ号公報、すなわち図２に示した半導体ウェハの変形例も参照され得る。
【０００６】
既知の半導体ウェハの更に他の変形例では、半導体ウェハの各チップの領域にプロセス制御モジュールが設けられている。実際には、このような変形例は、チップが広い領域のチップである場合にのみ考慮されることが可能であり、そのため、各チップが分離したプロセス制御モジュールを有することが有効性をより少なくしている。
【０００７】
本発明の目的は、既知の半導体ウェハの既知の種々の形態の制限及び欠点を回避し、改善された半導体ウェハを実現することである。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明による半導体ウェハは、以下に規定されるように特徴付けられ得るよう、本発明に従う特徴を有している。
【０００９】
すなわち、複数のチップを有しており、これらのチップのうち所与の数のチップのそれぞれが複数の隣接する露光領域の１つに位置すると共に、半導体ウェハの所与の領域にそれぞれ配されたプロセス制御モジュールを有する当該半導体ウェハであって、所与の領域は露光領域により形成され、各プロセス制御モジュールは少なくとも１つのチップの代わりである半導体ウェハであるという特徴を有している。
【００１０】
本発明による特徴の提供するために、一方では、半導体ウェハの不適切な組み立て領域に関する最大の検出精度を保証するための最大数のプロセス制御モジュールと、他方では、チップの組み立てのために利用可能な最小の半導体ウェハ領域を損なわないようにするための最小数のプロセス制御モジュールとの間において、満足の行く折衷案（ｃｏｍｐｒｏｍｉｓｅ）が達成される。他の利点は、非常に小さなチップを伴う大きな半導体ウェハの場合、すなわち、大まかに言うと、例えば２００ｍｍの径を有する半導体ウェハ、２．０ｍｍ２未満のチップ領域を有するチップの場合に得られる。これは、個々の露光領域が、非常に容易に、すなわち肉眼でさえも認識され得るからであり、これは、提供されるプロセス制御モジュールを利用して特定のチップを見つけることを容易にする。これは、手作業又は視覚的に行われる半導体ウェハの検査に際して有用であるだけではなく、特に半導体ウェハに設けられるチップの自動式の他の処理に際しても有用である。これは、自動式の他の処理の間、露光領域に設けられたプロセス制御モジュールが、半導体ウェハの個々のチップの操作（ｍａｎｉｐｕｌａｔｉｏｎ）のための装置、例えば所謂ピックアンドピレイス（ｐｉｃｋ−ａｎｄ ｐｌａｃｅ）装置の位置決めのために荒い格子の一種として用いられることが可能であり、そののち、上記装置が、他の位置決め手段を利用して以前に近づいた（ａｐｐｒｏａｃｈ）露光領域内において位置決めされ得るからである。これは、半導体ウェハからのチップの誤った除去が排除され得ることを、非常に信頼性高く確実にする。
【００１１】
本発明による半導体ウェハでは、プロセス制御モジュールが露光領域全ての少なくとも２５％のそれぞれに存在し、プロセス制御モジュールが互いに等しい距離に配される場合に非常に有利であることが分かった。このような形態は、プロセス制御モジュールに関してかなり少量のスペースが必要とされる場合に所望の結果をもたらし、それにもかかわらず、欠陥のある又は不完全な半導体ウェハの組み立て領域の検出に関して、高い検出信頼性を保証するので、テストを行うときに有利であることが分かった。
【００１２】
本発明による半導体ウェハでは、プロセス制御モジュールが各露光領域に存在する場合に特に有利であることが分かった。これは、とりわけ高い検出信頼性を確実にする。
【００１３】
本発明による半導体ウェハでは、更に、露光領域の全てのプロセス制御モジュールが、同じ場所にそれぞれ位置する場合に特に有利であることが分かった。この場合、露光領域の中央部が好ましい領域とみなされるべきである。これは、プロセス制御モジュールの場所の簡単な（ｓｉｍｐｌｅ）検出の観点、及びプロセス制御モジュールとの簡単な協働の観点において特に有利である。
【００１４】
本発明の上述した側面及び他の側面は、以下に説明される実施の形態の例から明らかであり、この例を利用して理解されるであろう。
【００１５】
【発明の実施の形態】
例として図に示された実施の形態を参照して、以下に本発明をより詳細に説明する。しかしながら、本発明はこれに限定されるものではない。
【００１６】
図１は、半導体ウェハ１を示している。この半導体ウェハ１は、複数のチップを有している。複数のチップのうち所与の数のチップは、隣接する複数の露光領域２の１つの中に位置している。露光領域２は、図１及び図２において、矩形として模式的に示されている。英語の専門用語では、このような露光領域２は、「ｒｅｔｉｃｌｅ」（網線）と言われている。この例では、半導体ウェハ１は、２つの所謂ドロップイン領域を有しており、これらのドロップイン領域は、知られているように、半導体ウェハ１及び少なくとも１つの露光マスクの位置決めをする役割を果たす。
【００１７】
半導体ウェハ１は、プロセス制御モジュールを更に備えている。プロセス制御モジュールは、それぞれ、半導体ウェハ１のある領域に配されており、図１から明らかではないが、図２において明白である。
【００１８】
この半導体ウェハ１では、プロセス制御モジュールが存在する所与の領域が、露光領域２により形成される。図２では、露光領域２に存在するチップ５に対する差を示すこのようなプロセス制御モジュールが破線で示されている。図２から明らかであるように、プロセス制御モジュール４は、網線（ｒｅｔｉｃｌｅ）２内にチップ５の代わりに設けられている。これは、全ての露光領域２に当てはまり、露光領域２では、プロセス制御モジュール４がチップの代わりに設けられている。図１及び図２に示した半導体ウェハ１では、各露光領域２にプロセス制御モジュール４が存在するが、これは必ずしも必要ではない。プロセス制御モジュール４は、全てのプロセス制御モジュール４が露光領域２内の同じ領域に位置するように露光領域２に設けられている。図１及び図２に示した半導体ウェハ１の例では、各図に示されているように、全てのプロセス制御モジュール４は、露光領域２の前方左角領域６に位置している。しかしながら、代替として、プロセス制御モジュール４は露光領域２の他の任意の場所、好ましくは露光領域２の中央部に位置し得るため、これは絶対に必要というわけではない。
【００１９】
各露光領域２にプロセス制御モジュール４を設けることが絶対に必要というわけではないことに今一度注意されたい。露光領域の５０％又は２５％のみのそれぞれにプロセス制御モジュール４を設けることも可能であるが、その場合、プロセス制御モジュール４が、図１に２本の一点鎖線７，８として示されている２つの互いに垂直な座標（ｃｏｏｒｄｉｎａｔｅ）方向に対して互いに等しい距離に位置する場合においても有利である。また、プロセス制御モジュール４は１つのチップ５のみの代わりに設けられる必要はなく、２つ又はそれ以上のチップ５の代わりに設けられてもよく、これは、とりわけ小さい領域のチップ５の場合に効果的であることに注意されたい。
【図面の簡単な説明】
【図１】本発明の一実施の形態の、複数の露光領域を有する半導体ウェハを非常に模式的に示す図である。
【図２】図１の半導体ウェハの露光領域を、図１よりもかなり大きく示した図である。
【発明の属する技術分野】
本発明は、複数のチップを有しており、これらのチップのうち所与の数のチップのそれぞれが複数の隣接する露光領域の１つに位置すると共に、半導体ウェハの所与の領域にそれぞれ配されたプロセス制御モジュールを有する当該半導体ウェハに関する。
【０００２】
【従来の技術】
このような半導体ウェハは、さまざまな形で市場に出ており、従って、知られている。
【０００３】
このような既知の半導体ウェハの種々の形態では、それぞれにプロセス制御モジュールが位置する所与の領域が、所謂アライメントマーカを含む所謂ドロップイン領域により形成される。上記アライメントマーカは、基準又は位置決め構造体であり、これによって、半導体ウェハの組み立て中に半導体ウェハが露光マスクに対してアライメントされ得る。
【０００４】
【発明が解決しようとする課題】
この種々の形態は、半導体ウェハ当たり非常に少数のプロセス制御モジュール、すなわちわずか２又は３のプロセス制御モジュールしか存在しないという不利益を有している。これは、少数のプロセス制御モジュールの結果、これらのプロセス制御モジュールは、プロセス制御モジュールからかなり遠くにある半導体ウェハの場所では、欠陥を検出又は認識することができないという欠点を有している。
【０００５】
既知の半導体ウェハの他の変形例は、多数のプロセス制御モジュールを有しているが、これらのプロセス制御モジュールが、行及び列に配されたチップ間に延在する所謂ダイシング経路（ｐａｔｈ）に配されている。ダイシング経路内にプロセス制御モジュールが存在するため、プロセス制御モジュールを収容するようにダイシング経路をかなり幅広にする必要がある。この結果、ダイシング経路が不要に幅広であり、これは、スペースの浪費である。このようなダイシング経路の場所に配されたプロセス制御モジュールに関して、特許文献ＵＳ５，９９０，４８８Ａ号公報、すなわち図２に示した半導体ウェハの変形例も参照され得る。
【０００６】
既知の半導体ウェハの更に他の変形例では、半導体ウェハの各チップの領域にプロセス制御モジュールが設けられている。実際には、このような変形例は、チップが広い領域のチップである場合にのみ考慮されることが可能であり、そのため、各チップが分離したプロセス制御モジュールを有することが有効性をより少なくしている。
【０００７】
本発明の目的は、既知の半導体ウェハの既知の種々の形態の制限及び欠点を回避し、改善された半導体ウェハを実現することである。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明による半導体ウェハは、以下に規定されるように特徴付けられ得るよう、本発明に従う特徴を有している。
【０００９】
すなわち、複数のチップを有しており、これらのチップのうち所与の数のチップのそれぞれが複数の隣接する露光領域の１つに位置すると共に、半導体ウェハの所与の領域にそれぞれ配されたプロセス制御モジュールを有する当該半導体ウェハであって、所与の領域は露光領域により形成され、各プロセス制御モジュールは少なくとも１つのチップの代わりである半導体ウェハであるという特徴を有している。
【００１０】
本発明による特徴の提供するために、一方では、半導体ウェハの不適切な組み立て領域に関する最大の検出精度を保証するための最大数のプロセス制御モジュールと、他方では、チップの組み立てのために利用可能な最小の半導体ウェハ領域を損なわないようにするための最小数のプロセス制御モジュールとの間において、満足の行く折衷案（ｃｏｍｐｒｏｍｉｓｅ）が達成される。他の利点は、非常に小さなチップを伴う大きな半導体ウェハの場合、すなわち、大まかに言うと、例えば２００ｍｍの径を有する半導体ウェハ、２．０ｍｍ２未満のチップ領域を有するチップの場合に得られる。これは、個々の露光領域が、非常に容易に、すなわち肉眼でさえも認識され得るからであり、これは、提供されるプロセス制御モジュールを利用して特定のチップを見つけることを容易にする。これは、手作業又は視覚的に行われる半導体ウェハの検査に際して有用であるだけではなく、特に半導体ウェハに設けられるチップの自動式の他の処理に際しても有用である。これは、自動式の他の処理の間、露光領域に設けられたプロセス制御モジュールが、半導体ウェハの個々のチップの操作（ｍａｎｉｐｕｌａｔｉｏｎ）のための装置、例えば所謂ピックアンドピレイス（ｐｉｃｋ−ａｎｄ ｐｌａｃｅ）装置の位置決めのために荒い格子の一種として用いられることが可能であり、そののち、上記装置が、他の位置決め手段を利用して以前に近づいた（ａｐｐｒｏａｃｈ）露光領域内において位置決めされ得るからである。これは、半導体ウェハからのチップの誤った除去が排除され得ることを、非常に信頼性高く確実にする。
【００１１】
本発明による半導体ウェハでは、プロセス制御モジュールが露光領域全ての少なくとも２５％のそれぞれに存在し、プロセス制御モジュールが互いに等しい距離に配される場合に非常に有利であることが分かった。このような形態は、プロセス制御モジュールに関してかなり少量のスペースが必要とされる場合に所望の結果をもたらし、それにもかかわらず、欠陥のある又は不完全な半導体ウェハの組み立て領域の検出に関して、高い検出信頼性を保証するので、テストを行うときに有利であることが分かった。
【００１２】
本発明による半導体ウェハでは、プロセス制御モジュールが各露光領域に存在する場合に特に有利であることが分かった。これは、とりわけ高い検出信頼性を確実にする。
【００１３】
本発明による半導体ウェハでは、更に、露光領域の全てのプロセス制御モジュールが、同じ場所にそれぞれ位置する場合に特に有利であることが分かった。この場合、露光領域の中央部が好ましい領域とみなされるべきである。これは、プロセス制御モジュールの場所の簡単な（ｓｉｍｐｌｅ）検出の観点、及びプロセス制御モジュールとの簡単な協働の観点において特に有利である。
【００１４】
本発明の上述した側面及び他の側面は、以下に説明される実施の形態の例から明らかであり、この例を利用して理解されるであろう。
【００１５】
【発明の実施の形態】
例として図に示された実施の形態を参照して、以下に本発明をより詳細に説明する。しかしながら、本発明はこれに限定されるものではない。
【００１６】
図１は、半導体ウェハ１を示している。この半導体ウェハ１は、複数のチップを有している。複数のチップのうち所与の数のチップは、隣接する複数の露光領域２の１つの中に位置している。露光領域２は、図１及び図２において、矩形として模式的に示されている。英語の専門用語では、このような露光領域２は、「ｒｅｔｉｃｌｅ」（網線）と言われている。この例では、半導体ウェハ１は、２つの所謂ドロップイン領域を有しており、これらのドロップイン領域は、知られているように、半導体ウェハ１及び少なくとも１つの露光マスクの位置決めをする役割を果たす。
【００１７】
半導体ウェハ１は、プロセス制御モジュールを更に備えている。プロセス制御モジュールは、それぞれ、半導体ウェハ１のある領域に配されており、図１から明らかではないが、図２において明白である。
【００１８】
この半導体ウェハ１では、プロセス制御モジュールが存在する所与の領域が、露光領域２により形成される。図２では、露光領域２に存在するチップ５に対する差を示すこのようなプロセス制御モジュールが破線で示されている。図２から明らかであるように、プロセス制御モジュール４は、網線（ｒｅｔｉｃｌｅ）２内にチップ５の代わりに設けられている。これは、全ての露光領域２に当てはまり、露光領域２では、プロセス制御モジュール４がチップの代わりに設けられている。図１及び図２に示した半導体ウェハ１では、各露光領域２にプロセス制御モジュール４が存在するが、これは必ずしも必要ではない。プロセス制御モジュール４は、全てのプロセス制御モジュール４が露光領域２内の同じ領域に位置するように露光領域２に設けられている。図１及び図２に示した半導体ウェハ１の例では、各図に示されているように、全てのプロセス制御モジュール４は、露光領域２の前方左角領域６に位置している。しかしながら、代替として、プロセス制御モジュール４は露光領域２の他の任意の場所、好ましくは露光領域２の中央部に位置し得るため、これは絶対に必要というわけではない。
【００１９】
各露光領域２にプロセス制御モジュール４を設けることが絶対に必要というわけではないことに今一度注意されたい。露光領域の５０％又は２５％のみのそれぞれにプロセス制御モジュール４を設けることも可能であるが、その場合、プロセス制御モジュール４が、図１に２本の一点鎖線７，８として示されている２つの互いに垂直な座標（ｃｏｏｒｄｉｎａｔｅ）方向に対して互いに等しい距離に位置する場合においても有利である。また、プロセス制御モジュール４は１つのチップ５のみの代わりに設けられる必要はなく、２つ又はそれ以上のチップ５の代わりに設けられてもよく、これは、とりわけ小さい領域のチップ５の場合に効果的であることに注意されたい。
【図面の簡単な説明】
【図１】本発明の一実施の形態の、複数の露光領域を有する半導体ウェハを非常に模式的に示す図である。
【図２】図１の半導体ウェハの露光領域を、図１よりもかなり大きく示した図である。
Claims (4)
- 複数のチップを有しており、これらのチップのうち所与の数のチップのそれぞれが複数の隣接する露光領域の１つに位置すると共に、半導体ウェハの所与の領域にそれぞれ配されたプロセス制御モジュールを有する当該半導体ウェハであって、前記所与の領域は前記露光領域により形成され、各プロセス制御モジュールは少なくとも１つのチップの代わりである半導体ウェハ。
- プロセス制御モジュールが、前記露光領域の全ての少なくとも２５％のそれぞれに存在し、前記プロセス制御モジュールが、２つの互いに垂直な座標方向に対して互いに等しい距離に位置する請求項１記載の半導体ウェハ。
- プロセス制御モジュールが各露光領域に存在する請求項２記載の半導体ウェハ。
- 前記プロセス制御モジュールの全てが、各露光領域の同じ場所にそれぞれ位置する請求項１記載の半導体ウェハ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP01890050 | 2001-02-27 | ||
| PCT/IB2002/000318 WO2002069389A2 (en) | 2001-02-27 | 2002-01-31 | Semiconductor wafer with process control modules |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004519851A true JP2004519851A (ja) | 2004-07-02 |
| JP4271939B2 JP4271939B2 (ja) | 2009-06-03 |
Family
ID=8185089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002568414A Expired - Fee Related JP4271939B2 (ja) | 2001-02-27 | 2002-01-31 | プロセス制御モジュールを有する半導体ウェハ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6680523B2 (ja) |
| EP (1) | EP1366515A2 (ja) |
| JP (1) | JP4271939B2 (ja) |
| CN (1) | CN100347841C (ja) |
| TW (1) | TW530338B (ja) |
| WO (1) | WO2002069389A2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007516619A (ja) | 2003-12-23 | 2007-06-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Ｉｃ領域において光学制御モジュールを有するウエハ |
| WO2009007931A1 (en) * | 2007-07-12 | 2009-01-15 | Nxp B.V. | Wafer, reticle and method for manufacturing integrated circuits on a wafer |
| DE602008003128D1 (de) | 2007-07-12 | 2010-12-02 | Nxp Bv | Integrierte schaltungen auf einem wafer und verfahren zur herstellung integrierter schaltungen |
| WO2009007928A2 (en) * | 2007-07-12 | 2009-01-15 | Nxp B.V. | Methods for manufacturing integrated circuits |
| KR20120064427A (ko) * | 2010-12-09 | 2012-06-19 | 삼성전자주식회사 | 반도체 공정 산포의 제어 방법 |
| US9798228B2 (en) | 2015-09-29 | 2017-10-24 | Nxp B.V. | Maximizing potential good die per wafer, PGDW |
| CN108957960A (zh) * | 2018-06-06 | 2018-12-07 | 中国电子科技集团公司第五十五研究所 | 一种提升衬底有效芯片数目的曝光方法 |
| US10942444B2 (en) | 2019-05-01 | 2021-03-09 | Nxp Usa, Inc. | Optical control modules for integrated circuit device patterning and reticles and methods including the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5814137A (ja) * | 1981-07-16 | 1983-01-26 | Fujitsu Ltd | 縮小投影露光方法 |
| US5128737A (en) * | 1990-03-02 | 1992-07-07 | Silicon Dynamics, Inc. | Semiconductor integrated circuit fabrication yield improvements |
| JPH09166416A (ja) * | 1995-12-13 | 1997-06-24 | Mitsubishi Electric Corp | レチクルパターンの相対的位置ずれ量計測方法およびレチクルパターンの相対的位置ずれ量計測装置 |
| US5990488A (en) * | 1999-01-04 | 1999-11-23 | Advanced Micro Devices, Inc. | Useable drop-in strategy for correct electrical analysis of semiconductor devices |
-
2002
- 2002-01-31 WO PCT/IB2002/000318 patent/WO2002069389A2/en active Application Filing
- 2002-01-31 JP JP2002568414A patent/JP4271939B2/ja not_active Expired - Fee Related
- 2002-01-31 CN CNB028004132A patent/CN100347841C/zh not_active Expired - Lifetime
- 2002-01-31 EP EP02715677A patent/EP1366515A2/en not_active Withdrawn
- 2002-02-21 US US10/081,893 patent/US6680523B2/en not_active Expired - Lifetime
- 2002-02-22 TW TW091103156A patent/TW530338B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW530338B (en) | 2003-05-01 |
| CN1636273A (zh) | 2005-07-06 |
| WO2002069389A3 (en) | 2003-06-05 |
| EP1366515A2 (en) | 2003-12-03 |
| CN100347841C (zh) | 2007-11-07 |
| US6680523B2 (en) | 2004-01-20 |
| US20020117735A1 (en) | 2002-08-29 |
| WO2002069389A2 (en) | 2002-09-06 |
| JP4271939B2 (ja) | 2009-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9230867B2 (en) | Structure and method for E-beam in-chip overlay mark | |
| US6132910A (en) | Method of implementing electron beam lithography using uniquely positioned alignment marks and a wafer with such alignment marks | |
| US5532520A (en) | Semiconductor wafer with alignment marks | |
| CN1246201A (zh) | 对准集成电路管芯用的基准 | |
| US7781901B2 (en) | Semiconductor device and processing method of the same | |
| JP2006523949A (ja) | 非長方形状のダイを有する半導体ウェハ | |
| US7629186B2 (en) | System and method for identification of a reference integrated circuit for a pick-and-place equipment | |
| US7880273B2 (en) | Method of manufacturing semiconductor device from semiconductor wafer | |
| JP4271939B2 (ja) | プロセス制御モジュールを有する半導体ウェハ | |
| EP2168156B1 (en) | Integrated circuits on a wafer and methods for manufacturing integrated circuits | |
| US8349708B2 (en) | Integrated circuits on a wafer and methods for manufacturing integrated circuits | |
| US6577020B2 (en) | High contrast alignment marks having flexible placement | |
| JPS61168227A (ja) | 微細パタ−ン露光用基板及び微細パタ−ン露光装置 | |
| US20060199114A1 (en) | Exposure method | |
| KR20060111611A (ko) | Ｉｃ 필드들에서 광학적 제어 모듈들을 구비한 웨이퍼 | |
| KR20060110334A (ko) | 노출 필드들에서 광학적 제어 모듈들을 구비한 웨이퍼 | |
| KR20060106379A (ko) | 오버레이 키 및 그를 이용한 오버레이 계측방법 | |
| KR20070053831A (ko) | 기판 검사 방법 | |
| JPH03154329A (ja) | 半導体装置の製造方法 | |
| JPS59178724A (ja) | 欠陥検査パタ−ン | |
| KR20070055737A (ko) | 기판 검사 방법 | |
| JPS61240646A (ja) | 半導体装置 | |
| JPS5966112A (ja) | 半導体チツプ | |
| JP2007053139A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050128 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041118 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070323 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090226 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |