TW530338B - Semiconductor wafer with process control modules - Google Patents

Semiconductor wafer with process control modules Download PDF

Info

Publication number
TW530338B
TW530338B TW091103156A TW91103156A TW530338B TW 530338 B TW530338 B TW 530338B TW 091103156 A TW091103156 A TW 091103156A TW 91103156 A TW91103156 A TW 91103156A TW 530338 B TW530338 B TW 530338B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
program control
control module
exposure field
wafer
Prior art date
Application number
TW091103156A
Other languages
English (en)
Inventor
Joachim H Schober
Heimo Scheucher
Paul Hubmer
Original Assignee
Koninkl Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=8185089&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW530338(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Koninkl Philips Electronics Nv filed Critical Koninkl Philips Electronics Nv
Application granted granted Critical
Publication of TW530338B publication Critical patent/TW530338B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

530338 五、發明説明（1 ) 本發明關於具有許多晶片的半導體晶圓，該晶片中每個 具有-給定數目的晶片’其係位在許多相鄰曝光場域之一 ’並具有程序控制模組’其每個配置在該半導體晶圓上的 一給定區域中。 這種半導體晶圓在市場上有許多變化，所以為人所熟 知。 在這種已知半導體晶圓的變化中，_程序控制模組所位 在的每個給定區域，係由所謂的投入區域所形成，其包含 所叫的對準；b §己’其為參考或定位結構，在製造半導體晶 圓的過私中，該半導體晶圓可用來相對於一_光罩幕對準 。此變化之缺點在於僅有非常少數的程序控制模組，即每 個半導體晶圓僅有兩個或三個這種程序控制模組，其缺點 係因為少、i的程序控制模、组的結果，這些程序控制模組不 能夠偵測或看出位在該半導體晶圓的位置之缺陷，其會位 在相當遠離這些程序控制模組。 另一個已知半導體晶圓的變化具有大量的程序控制模組 ，但該程序控制模組係配置成所謂的切割路徑，其切割路 徑延伸在該晶片之間，其係配置成列及欄。&於該程^控 =模組存在於這些切割路徑中，其有需要將這些切割路徑 製作成相當寬，用以容納該程序控制模組。由此原因，該 切割路徑會不必要地寬，其會浪費空間。對於配置在該切 割路徑參考位置處的這種程序控制模組，其亦可製成為公 開文獻US 5,990,488A，即該專利文獻中圖2所示半導體晶 圓的變化，其說明在相對應的說明中。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂 -4- 530338
在已知的半導體晶圓的另-變化中，一裎序控制模組提 供在該半導體晶圓的每個晶片的區域中。實際上，這種變 化僅係在該晶片為大面積晶片時來考慮，因為每個晶片具 有一獨立程序控制模組之事實較不重要。 本發明的目的在於避免一已知半導體晶圓的已知變化之 限制及缺陷，並可實現一改良的半導體晶圓。 為了達成上述目的，根據本發明之半導體晶圓具有依據 本發明的·特徵，如此該半導體晶圓具有以下方式所定義的 特徵，換言之： 一種具有許多晶片的半導體晶圓，該晶片中每個具有一 、、’。疋數目的晶片，其係位在許多相鄰曝光場棒之一，並具 有程序控制模組，其每個配置在該半導體晶圓上的一給定 區域中，該給定區域係由曝光場域所形成，而該程序控制 模組取代至少一個晶片。 由於根，本發明提供該特性特徵，一方面，在一最大數 目的程序控龍組之間可達科人滿意的妥協，藉以根據 本發明可為一半導體晶圓的不正確製造區域中可保證一最 大偵測準確性，及另_方面，_最小數目的程序控制模組 ’藉以在晶片製造時可損失最小的半導體晶圓面積。另一 個缺點係在具有非常小的晶片之大半導體晶圓中得到，即 大體上而言為例如在直徑200 mm的半導體晶圓，及晶片面 積小於2.G mm2的晶片之情況，因為該個別曝光場域可非常 容易地辨識，也就是甚至利用肉目艮，其大為便於藉由所提 供的程序控制模組之助來找出_特定的晶片。此不僅可用
裝 訂
530338 A7 ____B7 五、發明説明（3 ) 於在人工及視覺地執行半導體晶圓的檢視期間，但特別是 在該自動化地進一步處理提供在該半導體晶圓之晶片期間 。此係因為在該自動化地進一步處理提供在該曝光場域中 的程序控制模組期間，其可做為一種粗略格柵，藉以定位 一裝置，來操縱該半導體晶圓的個別晶片，例如一所謂的 取放裝置’在該裝置可在其它定位裝置辅助之下來在_先 前進行的曝光場域内定位。此可保證以一高度可靠的方式 來排除由]一半導體晶圓錯誤地移除一晶片。 藉由根據本發明的一半導體晶圓，其已證明在當一程序 控制模組存在於所有曝光場域的至少2 5 %時非常有用，且該 程序控制模組係彼此以相同距離地配置。這種具體實施例 在已經進行的測試期間中已證實非常有用，因為使用該程 序控制模組的這種具體實施例所需要的相當少量的間隔即 可產生所需要的結果，而雖然此可保證對於偵、測半導體晶 圓的缺陷1或不良製造區域時，其可具有高偵測可靠度。 藉由根據本發明的一半導體晶圓，其在當一程序控制模 組存在於每個.曝光場域中時，其已證實為特別地有用。此 可保證一特別南的彳貞測可靠度。 藉由根據本發明的一半導體晶圓，其在當該曝光場域中 所有的程序控制模組中，每一個皆位在相同的位置時，其 已進一步證實特別有用。然後該曝光場域的中心必須視為 一較佳的位置。對於簡單的偵測該程序控制模組的位置， 及對於簡單的結合程序控制模組之使用而言，皆具有特別 的好處。
530338 A7 B7 五、發明説明（4 ) 前述各方面以及本發明進一步的方面將可藉由以下所述 的具體實施例的範例來加以瞭解，其將藉由此範例的輔助 來解釋。 以下將參考一具體實施例來更為詳細地描述，其係藉由 範例而顯示在圖面中，但本發明並不受限於此。 圖1所示為一半導體晶圓，其為圖形方式呈現的本發明一 具體實施例，該半導體晶圓具有許多的曝光場域。 圖2所示為圖1的半導體晶圓之曝光場域，其大體上是為 比圖1要大的比例。 圖1所示為一半導體晶圓i。該半導體晶圓1包含許多晶片 。此大量晶片的一給定數目的晶片係位在大量相鄰曝光場 域2中的一個，其每個在圖丨中顯示為一長方形。圖2所示為 這種曝光場域2。 在英文的術语中，這種曝先場域係稱之為“線網”。在本 例中’該半導體晶圓1具有兩個所謂的投入區域，其在已知 的方法中係用來在製造半導體晶圓1的期間中，定位該半導 體晶圓1及至少一個曝光罩幕。 該半導體晶圓1進一步提供程序控制模組，其每個係配置 在該半導體晶圓1上的一給定區域，其在圖1中無法看出， 但可在圖2中看到。 在該半導體晶圓1中，一程序控制模組所存在的該給定區 域中，係由曝光場域2所形成。圖2以虛線顯示這種程序控 制模組4，以區別於存在於該曝光場域2中的晶片$。如圖2 所示，一程序控制模組4已經提供在該線網2中來 二曰 片5。此可應用到所有的曝光場域2，其中一程序控制模組4
530338 A7 B7
已經提供來取代一晶片2。在圖1及2所示的半導體晶圓1中 ，一程序控制模組4存在於該曝光場域2中，但此並非必要 。該程序控制模組4係配置在該曝光場域2中，其方法使得 所有的程序控制模組4係位在一曝光場域2中相同的位置處 。在圖1及2所示的半導體晶圓1的例子中，所有的程序控制 模組4係位在該曝光場域2的左前方角落區域6中，如圖丨及2 所示。但是，此並非嚴格需要，因為該程序控制模組4另可 位在該曝光區域2中任何其它的位置，較佳地是該曝光區域 2的中心處的位置。 其再一次要注思到，其並非嚴格需要來在每個曝光場域2 中提供一程序控制模組4。其也有可能來提供一程序控制模 組4在每個曝光場域的僅50。/〇或25%當中，但在該例中，如 果該程序控制模組4位在相對於兩個互相垂直的座標方向上 彼此相隔相等的距離時亦非常有用，其中兩個互相垂直座 標方向在圖1中顯示為兩條虛點線7及8。再者，其要注意到 ，該程序控制模組4不僅需要提供來取代一個晶片5，但也 了提供來取代兩個以上的晶片5,如果此為有效的話’其為 晶片5在一特別小的區域中的例子即為如此。
裝 訂
線 -8-

Claims (1)

  1. W0338
    ——種具有許多晶片(5)的半導體晶圓⑴，該晶片(5)中各 =有:給定數目的晶M5)係位在許多㈣曝光場域⑺之 -’並具有程序控制模組⑷，各配置在該半導體晶圓⑴ 之一給定曝光場域（2)中，其中該給定區域係由該曝光 場域（2)形成，且其中各程序控制模組（4)取代至少一晶片 (5)。 2. 如申請專利範圍第1項之半導體晶圓（1),其中一程序控 制模組（4)存在於所有曝光場域（2)的至少25%的每一個中 ’且其中該程序控制模組（4)在相對於兩個互相垂直的座 標方向（7,8)上配置成彼此相等的距離。 3. 如申靖專利範圍第2項之半導體晶圓（丨），其中一程序控 制模組（4)存在於各曝光場域（2)中。 ’· 4·如申請專利範圍第1項之半導體晶圓（1)，其中所有程序 控制模組（4)各位在該個別曝光場域（2)中相同的位置（6) 處0 -9- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
TW091103156A 2001-02-27 2002-02-22 Semiconductor wafer with process control modules TW530338B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP01890050 2001-02-27

Publications (1)

Publication Number Publication Date
TW530338B true TW530338B (en) 2003-05-01

Family

ID=8185089

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091103156A TW530338B (en) 2001-02-27 2002-02-22 Semiconductor wafer with process control modules

Country Status (6)

Country Link
US (1) US6680523B2 (zh)
EP (1) EP1366515A2 (zh)
JP (1) JP4271939B2 (zh)
CN (1) CN100347841C (zh)
TW (1) TW530338B (zh)
WO (1) WO2002069389A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007516619A (ja) 2003-12-23 2007-06-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｉｃ領域において光学制御モジュールを有するウエハ
WO2009007931A1 (en) * 2007-07-12 2009-01-15 Nxp B.V. Wafer, reticle and method for manufacturing integrated circuits on a wafer
DE602008003128D1 (de) 2007-07-12 2010-12-02 Nxp Bv Integrierte schaltungen auf einem wafer und verfahren zur herstellung integrierter schaltungen
WO2009007928A2 (en) * 2007-07-12 2009-01-15 Nxp B.V. Methods for manufacturing integrated circuits
KR20120064427A (ko) * 2010-12-09 2012-06-19 삼성전자주식회사 반도체 공정 산포의 제어 방법
US9798228B2 (en) 2015-09-29 2017-10-24 Nxp B.V. Maximizing potential good die per wafer, PGDW
CN108957960A (zh) * 2018-06-06 2018-12-07 中国电子科技集团公司第五十五研究所 一种提升衬底有效芯片数目的曝光方法
US10942444B2 (en) 2019-05-01 2021-03-09 Nxp Usa, Inc. Optical control modules for integrated circuit device patterning and reticles and methods including the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5814137A (ja) * 1981-07-16 1983-01-26 Fujitsu Ltd 縮小投影露光方法
US5128737A (en) * 1990-03-02 1992-07-07 Silicon Dynamics, Inc. Semiconductor integrated circuit fabrication yield improvements
JPH09166416A (ja) * 1995-12-13 1997-06-24 Mitsubishi Electric Corp レチクルパターンの相対的位置ずれ量計測方法およびレチクルパターンの相対的位置ずれ量計測装置
US5990488A (en) * 1999-01-04 1999-11-23 Advanced Micro Devices, Inc. Useable drop-in strategy for correct electrical analysis of semiconductor devices

Also Published As

Publication number Publication date
CN1636273A (zh) 2005-07-06
WO2002069389A3 (en) 2003-06-05
EP1366515A2 (en) 2003-12-03
CN100347841C (zh) 2007-11-07
US6680523B2 (en) 2004-01-20
US20020117735A1 (en) 2002-08-29
WO2002069389A2 (en) 2002-09-06
JP2004519851A (ja) 2004-07-02
JP4271939B2 (ja) 2009-06-03

Similar Documents

Publication Publication Date Title
US6084679A (en) Universal alignment marks for semiconductor defect capture and analysis
US9934565B2 (en) Systems and methods for automatically verifying correct die removal from film frames
KR20170033876A (ko) 시료 상의 관심 영역에 대한 좌표 결정
JP6472447B2 (ja) フォトマスク欠陥性における変化の監視
TW530338B (en) Semiconductor wafer with process control modules
KR20180101726A (ko) 설계 파일 또는 검사 이미지를 이용한 자동 디스큐
JP2004500565A (ja) 直線の欠陥検出
US6768961B2 (en) System and method for analyzing error information from a semiconductor fabrication process
JP2007188968A (ja) ウエーハマップデータの解析方法および解析プログラム
TW202205370A (zh) 程序控制之晶粒內度量衡方法及系統
CN109904087A (zh) 一种半导体晶圆表面颗粒度的检测方法和装置
US7139671B2 (en) Semiconductor device fabrication method
JP2006113278A (ja) マスクの検査装置およびその方法
US7987057B1 (en) Intelligent stitching boundary defect inspection
TWI716459B (zh) 適應性對準方法及系統
JPH0645428A (ja) 半導体装置の製造方法
US8143076B2 (en) Manufacture of defect cards for semiconductor dies
KR101300852B1 (ko) 오리엔테이션 플랫 지정 방법, 오리엔테이션 플랫 검출 장치 및 오리엔테이션 플랫 지정용 프로그램을 기록한 기록 매체
KR102350548B1 (ko) 웨이퍼 검사 방법
US11037842B2 (en) Semiconductor device with inspection patterns
JP2005057029A (ja) 欠陥解析方法、半導体装置の製造方法および欠陥解析システム
KR20060110334A (ko) 노출 필드들에서 광학적 제어 모듈들을 구비한 웨이퍼
CN106356310B (zh) 一种对晶圆中的低对比度定标区域实施定标的方法
JP2979682B2 (ja) マップを利用した半導体装置の組立方法
CN114004801A (zh) 半导体制程工艺中颗粒缺陷来源的判断方法及装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees