KR20010068541A - 마스크 패턴 형성 과정 - Google Patents

Abstract

본 발명에 따른 마스크 패턴 형성 과정은 마스크 패턴 면적을 결정하는 단계, 메인 칩 패턴을 디자인하는 단계, 스크라이브 라인 패턴을 디자인하는 단계 및 마스크를 제작하는 단계를 포함한다. 상기 마스크 패턴 면적을 결정하는 단계에서는 메인 칩 패턴과 스크라이브 라인 패턴의 면적에 따라 마스크 패턴 전체 면적이 결정된다. 상기 메인 칩 패턴을 디자인하는 단계에서는 상기 결정 단계에서 결정된 메인 칩 패턴 면적에 따라 메인 칩 패턴을 디자인한다. 상기 스크라이브 라인 패턴을 디자인하는 단계에서는 상기 결정 단계에서 결정된 스크라이브 라인 패턴 면적에 따라 스크라이브 라인 패턴을 디자인한다. 상기 마스크를 제작하는 단계에서는 상기 디자인 단계들에서 디자인된 상기 메인칩 패턴 및 스크라이브 라인 패턴에 따라 디자인된 상기 패턴들이 마스크로 제작된다. 이와 같이, 본 발명에 따른 마스크 패턴 형성 과정에서는 마스크 패턴 면적을 결정하는 단계에서 메인 칩 패턴 및 스크라이브 라인 패턴 면적이 모두 고려되어 마스크 패턴 면적이 결정됨으로써, 하나의 마스크 패턴 상에 다수의 메인 칩 패턴이 형성된다.

Description

마스크 패턴 형성 과정{A PROCESS FOR FORMING A MASK PATTERN}

본 발명은 마스크 패턴 형성 과정에 관한 것으로, 좀 더 구체적으로 사진 공정에서 한 번에 가능한 한 많은 칩을 노광하기 위해 최적화된 마스크 패턴을 형성하는 과정에 관한 것이다.

도 1 및 도 2를 참조하면, 일반적인 마스크 패턴 형성 과정은 메인 칩 면적에 따른 마스크의 패턴 면적을 결정하는 마스크 패턴 면적 결정 단계(S10), 메인 칩을 디자인하는 메인 칩 디자인 단계(S20), 스크라이브 라인 면적에 따른 마스크 패턴 면적을 결정하고 스크라이브 패턴을 디자인하는 스크라이브 패턴 디자인 단계(S30) 및 실제로 마스크를 제작하는 마스크 제작 단계(S40)로 진행된다. 상기 마스크 패턴 면적 결정 단계(S10)에서는 도 2의 메인 칩 패턴 영역(main chip pattern area; 20)의 면적에 따라 마스크 패턴(10)의 형태(정사각형) 및 면적을 1 차로 결정한다.

상기 메인 칩 디자인 단계(S20)에서는 상기 마스크 패턴 면적 결정 단계(S10)에서 결정된 메인 칩 패턴 영역(20) 내의 메인 칩 패턴을 디자인한다. 상기 스크라이브 패턴 디자인 단계(S30)에서는 상기 메인 칩 디자인 단계(S20)에서 디자인된 메인 칩 패턴(20)의 외각에 형성되는 스크라이브 라인 패턴 영역(scribe line pattern area; 30)의 면적에 따라 마스크 패턴의 면적을 완전히 결정하고, 스크라이브 라인 패턴을 디자인한다. 상기 마스크 제작 단계(S40)에서는 이전 단계들(S20, S30)에서 디자인된 메인 칩 패턴 및 스크라이브 라인 패턴에 따라 마스크를 제작한다.

그런데, 도 1과 같은 일반적인 마스크 패턴 형성 과정에 따르면, 상기 마스크 패턴 면적 결정 단계(S10)에서 도 2와 같이 메인 칩 패턴(20) 면적에 따른 마스크 패턴(10)의 면적 및 형태가 1 차로 결정되고, 상기 메인 칩 디자인 단계(S20)에서 스크라이브 라인 패턴(30) 면적에 따라 마스크 패턴(10)의 면적 및 형태가 최종적으로 결정된다. 이에 따라, 도 2와 같이, 상기 마스크 제작 단계(S40)에서 정사각형 형태의 마스크 패턴이 된다. 그러나, 이러한 마스크 패턴 형성 과정은 미리 정해진 메인 칩 면적(20)을 기준으로 스크라이브 라인 패턴(30)의 면적에 따라 마스크 패턴 면적을 결정하는 순으로 진행되므로, 하나의 마스크 패턴 면적 상에 단 하나의 반도체 칩 패턴이 형성되는 문제점을 갖게 된다.

즉, 상기 마스크 패턴 면적 결정 단계(S10)에서 결정된 메인 칩 패턴(10) 면적을 기준으로 메인 칩 패턴(10) 제조 공정시 얼라인먼트 키(alignment key) 등의 스크라이브 라인 패턴(20)이 형성되는 영역에 의해 마스크 패턴 전체의 영역이 결정되는 것이다. 이로써, 하나의 마스크 패턴(10) 영역 상에 형성되는 메인 칩 패턴(20) 및 스크라이브 라인 패턴(30)의 정확한 면적을 결정하지 못하므로 하나의 마스크 패턴 영역(10) 상에 단 하나의 메인 칩 패턴(20)이 형성될 수 밖에 없다. 이로 인해, 하나의 마스크 패턴 상에 하나의 메인 칩 패턴(10)이 형성되어, 반도체 제조 공정 상의 제조 시간이 증가되어, 반도체 제조 공정의 수율이 낮아지고 제품 단가가 높아진다.

본 발명의 목적은 스크라이브 라인의 소요 면적을 계산한 후 이를 반영하여 마스크 패턴의 면적을 결정하는 마스크 패턴 형성 과정을 제공하는 것이다.

본 발명의 다른 목적은 마스크 패턴의 면적을 최적화 하여 하나의 마스크에 두 개의 칩을 형성하기 위한 마스크 패턴 형성 과정을 제공하는 것이다.

본 발명의 또 다른 목적은 한 번에 두 개의 칩을 형성하여 공정 효율을 향상시킬 수 있는 마스크 패턴 형성 과정을 제공하는 것이다.

도 1은 일반적인 마스크 패턴 형성 과정을 보여주는 흐름도;

도 2는 도 1의 마스크 패턴 형성 과정에 따라 제조된 마스크 패턴을 보여주는 평면도;

도 3은 본 발명에 따른 마스크 패턴 형성 과정을 보여주는 흐름도 및;

도 4는 도 3의 마스크 패턴 형성 과정에 따라 제조된 마스크 패턴을 보여주는 평면도이다.

* 도면의 주요 부분에 대한 부호의 설명

10, 100 : 마스크 패턴 영역 20, 200 : 메인 칩 패턴 영역

30, 300 : 스크라이브 라인 패턴 영역

상술한 목적은 달성하기 위한 본 발명에 의하면, 마스크 패턴 형성 과정은 메인 칩 패턴 및 스크라이브 라인 패턴의 면적에 따른 마스크 패턴의 면적 및 형태를 결정한다. 상기 메인 칩 패턴을 디자인한다. 상기 스크라이브 라인 패턴을 디자인한다. 상기 디자인된 메인 칩 패턴 및 상기 스크라이브 라인 패턴에 따라 마스크를 제작한다.

바람직한 실시예에 있어서, 상기 마스크 패턴은 정사각형 또는 직사각형 구조를 갖는다.

(실시예)

본 발명의 신규한 마스크 패턴 형성 과정은 플레이스와 라우트, 스크라이브 길이 및 라우터빌러티를 고려하여 마스크 패턴의 종횡비를 결정하므로 한 번의 노광 으로 다수 개의 칩에 노광할 수 있는 마스크 패턴을 형성할 수 있다.

도 3을 참조하면, 본 발명에 따른 마스크 제조 방법은 마스크 패턴 면적(100)을 결정하는 마스크 패턴 면적 결정 단계(S100), 메인 칩 패턴(200)을 디자인하는 메인칩 디자인 단계(S200), 스크라이브 라인 패턴(300)을 디자인하는 스크라이브 패턴 디자인 단계(S300) 및 마스크 패턴을 형성하는 마스크 패턴 제조 단계(S400)를 포함한다. 상기 마스크 패턴 면적 결정 단계(S100)에서는 메인 칩 패턴(200)과 스크라이브 라인 패턴(300)의 면적에 따라 마스크 패턴 전체 면적(100)이 결정된다. 상기 메인칩 디자인 단계(S200)에서는 상기 마스크 패턴 면적 결정 단계(S100)에서 결정된 메인 칩 패턴(200) 면적에 따라 메인 칩 패턴(200)을 디자인한다. 상기 스크라이브 라인 패턴 디자인 단계(S300)에서는 상기 마스크 패턴 면적 결정 단계(S100)에서 결정된 스크라이브 라인 패턴(300) 면적에 따라 스크라이브 라인 패턴(300)을 디자인한다. 상기 마스크 패턴 제조 단계(S400)에서는 이전 단계들(S200, S300)에서 디자인된 상기 메인칩 패턴(200) 및 스크라이브 라인 패턴(300)에 따라 디자인된 상기 패턴들이 마스크로 제작된다. 이와 같이, 본 발명에 따른 마스크 패턴 형성 과정에서는 마스크 패턴 면적 결정 단계(S100)에서 메인 칩 패턴(200) 및 스크라이브 라인 패턴(300) 면적이 모두 고려되어 마스크 패턴 면적이 결정됨으로써, 하나의 마스크 패턴 상에 다수의 메인 칩 패턴(200)이 형성된다.

도 3 및 도 4를 참조하면, 마스크 패턴 면적 결정 단계(S100)에서는 마스크 패턴의 종횡비(aspect ratio)에 따른 플레이스와 라우트(place and route)가 가능한 면적을 계산하고 마스크 패턴의 종횡비에 따른 동일 칩 구성시 스크라이브 길이를 계산하며 마스크 패턴의 종횡비에 따른 라우터빌러티(routability)를 계산하여 최적의 종횡비를 결정한다.

마스크 패턴의 종횡비에 따른 플레이스와 라우트(P & R)가 가능한 면적을 계산하는 것은 필요한 소자와 배선들이 차지하는 면적들을 고려하여 칩의 면적을 결정한다. 일반적으로 최대 효율의 모양은 정사각형 구조의 칩 모양이다. 자동화된 플레이스와 라우트를 위해서도 정사각형의 구조가 선호된다. 그러나, 경우에 따라서는 다른 형태가 플레이스와 라우트에 더 유리할 수 있다. 예를 들어, 종횡비 1:1의 정사각형 마스크 패턴을 기준으로 삼을 때, 마스크 패턴의 크기는 10,000㎛×10,000㎛이고 칩의 크기는 9,100㎛×9,000㎛으로써 칩 면적은 82,810,000㎛²이다. 종횡비 3:2의 직사각형 마스크 패턴의 경우는 마스크 패턴의 크기는 12,000㎛×8,333㎛이고 칩의 크기는 11,100㎛×7,433㎛으로써 칩 면적은 82,506,300㎛²(정사각형의 99.63%)이다. 정사각형 구조에 비해 칩 면적이 약 0.37% 감소된다. 종횡비 2:1인 경우에 있어서 마스크 패턴의 크기는 14,000㎛×7,143㎛이고 칩의 크기는 13,100㎛×6,243㎛으로써 칩 면적은 81,783,300㎛²(정사각형의 98.73%)이다. 정사각형 구조에 비해 칩 면적이 약 1.24% 감소된다.

마스크 패턴의 종횡비에 따른 스크라이브 길이를 계산하는 것은 스크라이브 라인을 몇 줄로 구성할 것인지를 결정할 수 있게 한다. 종횡비의 변화에 따라 칩 면적이 감소하지만 스크라이브 길이는 오히려 증가한다. 예를 들어, 상기 종횡비 1:1의 경우에 가용한 스크라이브 길이는 한 개의 칩을 형성시 20,000㎛ 정도이다. 또한, 상기 종횡비 2:3의 경우에는 가용의 스크라이브 길이는 20,333㎛로 종횡비 1:1의 경우보다 1.67% 증가한다. 그리고, 상기 종횡비 1:2의 경우에 가용의 스크라이브 길이는 21,143㎛로써 5.72% 증가하는 효과가 있다.

마스크 패턴의 종횡비에 따른 라우터빌러티를 계산하는 것은 어떤 형태의 마스크 패턴을 결정할 것인지의 지침이 된다. 상하 또는 좌우로 연결되는 배선들의 구성비와 배선층들의 수를 고려하여 칩의 형태를 상하로 긴 또는 좌우로 긴 형태를 결정하게 된다. 예를 들면, TLM(Triple Layer Metal) 적용 칩의 경우에 좌우로 긴 플로어플랜(floorplan)이 유리한 경우가 많으며, QLM(Quadruple Layer Metal) 적용칩의 경우에는 상하로 긴 플로어플랜이 유리한 경우가 많다.

상기와 같은 조건들을 고려하여 얻어진 데이타들을 시뮬레이션 툴(simulation tool)에 적용하여 최적의 마스크 패턴 형태와 크기를 결정하게 된다. 예를 들면, SAVIEW 시뮬레이션 프로그램을 이용한다. 초기 칩 크기가 11,000㎛×11,000㎛인 경우, 종횡비 1:1인 경우는 한 개의 칩만이 가능하고, 종횡비 3:2인 경우는 기본 스크라이브 폭 140㎛가 X축에 더해져 제작이 불가능해지며, 종횡비 2:1인 경우도 역시 한 개의 칩만이 제작 가능하다. 따라서, 칩 크기를 X/Y 종횡비를 조절하여 10,000㎛×12,000㎛으로 변경시 좌우로 2개의 칩 제작이 가능하다. 2개의 칩 적용시 전체 사용 가능한 스크라이브 길이는 X/Y 각각 20,140㎛/24,000㎛(기본 140㎛ 적용)이다. 따라서, 필요한 X축 스크라이브 길이가 62,761㎛(TEG 9개 및 20% 마진 포함), Y축 스크라이브 길이가 33,780㎛(TEG 1개 및 20% 마진 포함)인 경우에 기본 140㎛ 스크라이브 폭 적용으로 각종 얼라인 키(align key) 및 TEG를 삽입하지 못한다. 따라서, 스크라이브가 X축으로 4줄(560㎛), Y축으로 2줄(280㎛)이 필요하다. 1 개의 칩 구성시와 비교하면 X/Y축으로 각각 7줄/3줄 필요하게 되어 제작이 불가능하게 되지만 2 개의 칩 구성시 스크라이브 폭이 X/Y축으로 각각 420㎛/140㎛ 줄어들게 되어 전체적으로 칩 크기가 약 5.6%가 줄어드는 효과가 생긴다.

상기한 바와 같이, 본 발명에 따른 마스크 제조 방법에서는 메인 칩 패턴(200) 및 스크라이브 라인 패턴(300)에 따른 마스크 패턴 면적을 결정하는 단계(S100)에서 메인 칩 패턴(200) 및 스크라이브 라인 패턴(300)의 면적이 결정되어, 반도체 제조 공정에서 사용되는 하나의 마스크 패턴(100)에 두 개이상의 메인 칩 패턴(100)이 형성된다. 이로써, 단위 웨이퍼 당 형성되는 반도체 집적 회로의 수가 증가되고, 다수의 반도체 집적 회로 당 소요되는 스크라이브 패턴(300)의 수가 최적화되며, 반도체 제조 공정의 노광 공정시 소요되는 가공 시간이 감소되어 반도체 제조 공정의 수율이 향상된다. 또한, 마스크 테스트시에도 하나의 마스크 내에 동일한 두개 이상의 패턴이 형성되므로, 각 패턴간의 불량 여부를 테스트 할 수 있는 것을 물론이다.

이상에서, 본 발명에 따른 마스크 패턴 형성 과정을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 다양한 변화 및 변경이 가능함은 물론이다.

본 발명은 칩 주위의 스크라이브 길이의 증가로 얼라인 키 및 TEG의 형성을 위한 스크라이브 폭을 감소시킬 수 있는 효과가 있다.

또한, 본 발명은 한 번의 노광 공정시 2 개 이상의 칩에 노광할 수 있어 사진 공정의 수율을 증대 시킬 수 있는 효과가 있다.

그리고, 본 발명은 한 번의 사진 공정시 다중 다이 확보로 마스크 수입 검사시 마스크 대 마스크의 비교 검사가 가능한 효과가 있다.

Claims (3)

1. 메인 칩 패턴 및 스크라이브 라인 패턴의 면적에 따른 마스크 패턴의 면적 및 형태를 결정하는 단계와;

   상기 메인 칩 패턴을 디자인하는 단계와;

   상기 스크라이브 라인 패턴을 디자인하는 단계 및;

   상기 디자인된 메인 칩 패턴 및 상기 스크라이브 라인 패턴에 따라 마스크를 제작하는 단계를 포함하는 마스크 패턴 형성 과정.
2. 제 1 항에 있어서,

   상기 마스크 패턴의 면적 및 형태를 결정하는 단계는,

   상기 마스크 패턴의 종횡비에 따른 플레이스와 라우트(place and route)가 가능한 면적 계산하는 단계와;

   상기 마스크 패턴의 종횡비에 따른 동일 칩 구성시 스크라이브 길이를 계산하는 단계와;

   상기 마스크 패턴의 종횡비에 따른 라우터빌러티(routability)를 계산하는 단계를 조합하여 최적의 종횡비를 결정하는 단계를 포함하는 마스크 패턴 형성 과정.
3. 제 1 항에 있어서,

   상기 마스크 패턴은 사각형 구조를 갖는 마스크 패턴 형성 과정.