CH679719A5 - - Google Patents
Download PDFInfo
- Publication number
- CH679719A5 CH679719A5 CH363889A CH363889A CH679719A5 CH 679719 A5 CH679719 A5 CH 679719A5 CH 363889 A CH363889 A CH 363889A CH 363889 A CH363889 A CH 363889A CH 679719 A5 CH679719 A5 CH 679719A5
- Authority
- CH
- Switzerland
- Prior art keywords
- counter
- synchronization
- logic
- memory
- bit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19883833184 DE3833184A1 (de) | 1988-09-30 | 1988-09-30 | Verfahren und schaltungsanordnung zur herstellung einer rahmensynchronisation in einem zeitmultiplexsystem |
Publications (1)
Publication Number | Publication Date |
---|---|
CH679719A5 true CH679719A5 (ja) | 1992-03-31 |
Family
ID=6364042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CH363889A CH679719A5 (ja) | 1988-09-30 | 1989-09-28 |
Country Status (2)
Country | Link |
---|---|
CH (1) | CH679719A5 (ja) |
DE (1) | DE3833184A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE59108745D1 (de) * | 1990-04-21 | 1997-07-17 | Sel Alcatel Ag | Synchronisationsverfahren für SDH-Systeme sowie Verfahren und Schaltungsanordnung zum Erkennen unterschiedlicher Datenstrukturen |
DE4015283A1 (de) * | 1990-05-12 | 1991-11-14 | Standard Elektrik Lorenz Ag | Verfahren und schaltungsanordnung zum erkennen unterschiedlicher datenstrukturen fuer asynchrone transport module uebertragende systeme |
DE4426000B4 (de) * | 1994-07-22 | 2004-01-15 | Alcatel | Synchronisationsüberwachungsvorrichtung und -verfahren |
DE4429595C1 (de) * | 1994-08-20 | 1995-06-29 | Philips Patentverwaltung | Übertragungssystem zur Übertragung und zur Erkennung des Rahmenanfangs eines rahmensynchronisierten Signals |
US6151374A (en) * | 1996-03-04 | 2000-11-21 | Mitsubishi Denki Kabushiki Kaisha | Synchronizing signal detecting apparatus |
DE19743169A1 (de) * | 1997-09-30 | 1999-04-01 | Daimler Benz Ag | Verfahren zur Rahmensynchronisation eines Empfangssignals |
EP1067721A1 (en) * | 1999-07-06 | 2001-01-10 | Sony International (Europe) GmbH | Packet synchronization detector |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2802975C2 (de) * | 1978-01-24 | 1979-10-18 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Zeitmultiplex-Rahmensynchronisierung |
DE2855676A1 (de) * | 1978-12-21 | 1980-07-03 | Hertz Inst Heinrich | Verfahren und schaltungsanordnung zum ableiten und fortlaufenden ueberwachen von synchronisierkriterien |
-
1988
- 1988-09-30 DE DE19883833184 patent/DE3833184A1/de active Granted
-
1989
- 1989-09-28 CH CH363889A patent/CH679719A5/de not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE3833184A1 (de) | 1990-04-05 |
DE3833184C2 (ja) | 1993-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3850485T2 (de) | Zeitmultiplexvermittlung für Mehrkanal-Verbindungen, welche zwei Zeitvermittlungsspeicher als Rahmenausgleicher verwendet. | |
EP0186141B1 (de) | Muldex mit Kanalverteiler für Digitalsignale verschiedener Hierachiestufen | |
DE2214769C2 (de) | Zeitmultiplex-Vermittlungsanlage | |
CH656760A5 (de) | Verfahren und anordnung zur sicherstellung der start-synchronisation eines aus bit-impulsfolgen bestehenden telegramms innerhalb eines empfaengers. | |
DE68925307T2 (de) | Zeilenspeicher für Geschwindigkeitsumwandlung | |
DE2616038A1 (de) | Verfahren und geraet zur adressierung eines pufferspeichers in einem durchgangsamt fuer synchrone datensignale | |
DE3111555C2 (de) | Verfahren und Vorrichtung zur Informationsspeicherung unter Anwendung früherer Aufzeichnung | |
DE2455235C2 (de) | Verfahren und Einrichtung zur Fehlererkennung in Zeitvielfachvermittlungsanlagen | |
DE1271191B (de) | Einrichtung zur UEbertragung von Informationseinheiten in die Binaerstellen eines Umlaufspeichers | |
DE69220402T2 (de) | ATM-Zellenmultiplexeinrichtung zur Reduzierung der Zugriffsgeschwindigkeit für einen FIFO-Speicher | |
DE3833184C2 (ja) | ||
EP0201634B1 (de) | Digitaler Wortgenerator zur automatischen Erzeugung periodischer Dauerzeichen aus n-bit-Wörtern aller Wortgewichte und deren Permutationen | |
DE2915488A1 (de) | Schaltungsanordnung zur steuerung der uebertragung von digital-signalen, insbesondere pcm-signalen, zwischen anschlusstellen eines zeitmultiplex-fernmeldenetzes, insbesondere pcm-zeitmultiplex-fernmeldenetzes | |
DE69521824T2 (de) | Verfahren zur Mustererkennung in einer seriellen Übertragung | |
DE19838782C2 (de) | Sender, Empfänger und Verfahren in einem Telekommunikationssystem zum Erzeugen von PN-Sequenzen für eine Vielzahl von Benutzerkanälen | |
DE1275088B (de) | Schaltungsanordnung fuer rechnergesteuerte Speichervermittlungsanlagen | |
DE3784448T2 (de) | Dekodiereinrichtung zur erzeugung eines dekodierten videosignals mit verringerter verzoegerung. | |
DE69220112T2 (de) | Koppelelementschalter mit gemeinsamen Speichern | |
DE69025101T2 (de) | Schaltung zur elastischen Speicherung | |
DE3806428C2 (de) | Verfahren und Schaltungsanordnung zum Ermitteln einer in einem Serienbitstrom enthaltenen Bitkombination | |
DE1774849C3 (de) | Adressierungseinrichtung für eine Speicherabschnittkette | |
DE2849744A1 (de) | Schaltungsanordnung zum ueberwachen der verbindungen in einem zeitvielfach- koppelnetz | |
DE3731674A1 (de) | Verfahren zur synchronisierung von endgeraeten innerhalb eines nachrichtenuebertragungssystems mit asynchronem zeitlagenzugriff | |
DE2736503A1 (de) | Rastersynchronisieranordnung | |
DE2641488B1 (de) | Schaltungsanordnung zum Phasenausgleich bei PCM-Vermittlungsstellen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PL | Patent ceased |