CH673547A5 - - Google Patents

Description

BESCHREIBUNG

Die vorliegende Erfindung betrifft ein Verfahren zur digitalen Präzisionsmessung repetitiver Hochfrequenz-Analogsignale, bei welchem vorgegebene Abschnitte des zu messenden Analogsignals einzeln in einer Vielzahl von Messschritten digitalisiert und ausgemessen werden. Die zur Ausführung des Verfahrens vorgesehene Schaltung enthält ein Register zur Durchführung einer Sukzessiv-Approximation, mit einem Eingang und mit einem Digitalausgang, ferner einen Komparator mit einem ersten Eingang zur Aufnahme der Analogsignale, mit einem zweiten Eingang und mit einem Ausgang, sowie einen Digital/Ana-log-Wandler mit vorgegebener Ausregelzeit, welcher zwischen den Digitalausgang des Registers und den zweiten Eingang des Komparators geschaltet ist. --

Dem Fachmann ist eine Reihe verschiedener Typen von Analog/Digital-Wandlern bekannt, einschliesslich Integrations-A/D-Schaltungen, Parallel-A/D-Schaltungen, Binärrampen-A/D-Schaltungen und Sukzessivapproximations-Schaltungen.

In System zur Digitalisierung der Wellenform wird das eintreffende Analogsignal in digitale Form umgewandelt, so dass die Wellenform durch eine Digitalschaltung verarbeitet werden kann. Derartige Wellenformermittlung wird typischerweise durch den Einsatz eines Analog/Digital-Wandlers erreicht, der die Momentanwerte des Eingangssignals bei vorbestimmten Punkten längs der Wellenform abtastet. Die dem Fachmann bekannten Ermittlungstechniken schliessen die Echtzeit-Ermittlung ein, bei der alle Wellenform-Punkte in einem einzigen Durchlauf erfasst werden, sowie die Äquivalenzzeit-Ermittlung, bei der die Punkte der Wellenform der Reihe nach erfasst werden, bei jedem der aufeinanderfolgenden Durchläufe je ein Punkt. Diese Äquivalenzzeit-Ermittlung wird bei höheren Durchlaufsraten eher für die Hochgeschwindigkeits-Ermittlung benutzt, als dies bei der Echtzeit-Ermittlung der Fall ist.

Bekannt sind auch Sukzessivapproximations-A/D-Wandler, welche Probe und Fehler zur Messung des Analogsignals benützen. Bei dieser Technik macht ein Sukzessivapproximations-Re-gister eine Probenumwandlung, prüft die Resultate und modifiziert dann seinen Ausgang entsprechend der Prüfresultate. Die Probenentnahme wird fortgesetzt, bis die verfügbaren Bits erschöpft sind und die Umwandlung beendet ist. Mit anderen Worten, bei dieser Technik versucht das Sukzessivapproxima-tions-Register den Ausgang eines D/A-Wandlers dem Eingangssignal anzupassen. Es wird jeweils ein Bit ermittelt, beginnend mit dem signifikantesten Bit, wenn das Approximationsregister getaktet wird. Nach Abschluss dieses Prozesses wird ein Daten-

5

10

15

20

25

30

35

40

45

50

55

60

65

3

673 547

impuis abgegeben, der anzeigt, dass die in dem Register befindlichen Digitaldaten dem wahren Wert des analogen Eingangssignals entsprechen. Dieser Vorgang ist langsam, hauptsächlich bedingt durch die Geschwindigkeit des D/A-Wandlers und durch die Anzahl der Bits in dem digitalen Wort. Ausserdem muss das Eingangssignal während einer Probe-Fehler-Periode konstant bleiben.

Ein Äquivalenzzeit-Abtaster benötigt ein repetitives Eingangssignal, zumindest für das interessierende Zeitintervall nach einem periodischen Triggerereignis. Obwohl diese Technik relativ schnell arbeitet, ist ihre Spannungs- Messgenauigkeit beschränkt durch die Eigenschaften einer Folge-Halte-Schaltung, welche die Verwendung nichtlinearer Schaltelemente erfordert. Weisen die Eingangssignale extrem hohe Frequenzen auf, so muss die Kapazität des Speicherkondensators klein sein, damit er sich extrem schnell laden und entladen kann. Als Folge davon bewirken die Leckströme bei kleinen Ladungen Ungenauig-keiten während des Umwandlungsprozesses.

Soweit es dem Erfinder bekannt ist, konnte bisher eine Prä-zisionsmessung (0,01% des Vollausschlages) extrem hochfrequenter Signale mit Anstiegszeiten von weniger als 2 Nanose-kungen nicht erreicht werden. Fachleute behaupteten gegenüber dem Erfinder, dies sei mit den gegenwärtig verfügbaren Prüfinstrumentierungen nicht zu realisieren.

Eine wichtige Zielsetzung der vorliegenden Erfindung ist daher die Schaffung eines neuen Verfahrens und einer Vorrichtung zur hochpräzisen Messung extrem schneller Analogsignale und deren Umwandlung in digitale oder analoge Form mit einer niedrigeren Folgefrequenz, wobei solche Signale Anstiegszeiten von weniger als 2 Nanosekunden haben und die Messgenauigkeit 0,01% des Vollausschlages betragen soll.

Das erfindungsgemässe Verfahren zur Erreichung dieses Zieles ist gekennzeichnet durch a) die Messung der Amplitude eines bestimmten Abschnittes des Analogsignals während einer Reihe repetitiver Messschritte, bis die Endmessung der Amplitude des bestimmten Abschnittes die gewünschte Genauigkeit erreicht hat, und b) die Wiederholung des Schrittes a) für jeden weiteren Abschnitt des Analogsignals.

Die zur Ausführung des Verfahrens vorgeschlagene Schaltung enthält erfindungsgemäss die im Kennzeichen des Anspruches 3 definierten Merkmale.

Die vorliegende Erfindung wird nachstehend anhand des in den Zeichnungen schematisch dargestellten Ausführungsbeispiels näher beschrieben. Es zeigen:

Fig. 1 die gemäss dem Stande der Technik bekannte Analog/Digital-Wandlung unter Verwendung der Sukzessivapproximation;

Fig. 2 einen Zeit-Abtaster gemäss dem Stande der Technik, und

Fig. 3 die bevorzugte Ausführung der vorliegenden Erfindung.

Es wird davon ausgegangen, dass die Erfindung am besten zu verstehen ist, wenn zuvor die Schaltungen des Standes der Technik gemäss Fig. 1 und Fig. 2 untersucht werden. Der nachstehend verwendete Ausdruck «Wellenformabschnitt» oder «-punkt» bedeutet, wie zu beschreiben sein wird, dass zu bestimmten Zeitpunkten nach dem Triggerereignis eine Spannung existiert. Gemäss Fig. 1 wird das zu messende Signal in ein erstes Eingangsterminal 1 eines Komparators 2 gespeist, dessen Ausgang mit der Eingangsschaltung 3 des Sukzessivapproxima-tions-Register 4 verbunden ist, wobei dessen Ausgang seinerseits, via Datenbus 7 und 9, parallel mit dem Digital/Ana-log-Wandler verbunden ist. Die Ausgangsschaltung des D/AWandlers 6 ist mit dem zweiten Eingangsterminal 11 des Komparators 2 verbunden. Nachdem der erste Taktimpuls über die Zuleitung 5 eingespeist worden ist, wird das signifikanteste Bit zunächst auf «hoch» gestellt, während die restlichen Bits auf

«tief» verbleiben, wodurch ein Digitalausgang gebildet wird, der typischerweise dem halben Vollausschlag entspricht. Ist das Eingangssignal 1 grösser als diese Spannung, so wird die Aus-gangs-Halteschaltung des Registers auf «hoch» gestellt. Ist die s Eingangsspannung tiefer als dieser Wert, so wird die Halteschaltung des ersten Bit auf «tief» gestellt. Das Register 4 wird alsdann auf das nächste Bit nach rechts geschaltet, und eine zweite Probe wird mit diesem weniger signifikanten Bit vorgenommen. Der Ausgang des Komparators 2 erzeugt die Prüfre-lo sultate, wodurch die Stufen des Registers auf den Binärstatus 1 oder 0 gesetzt werden. Nachdem das letzte Bit geprüft worden ist, beispielsweise das löte Bit, wird auf der Leitung 12 ein Datenimpuls erzeugt, welcher ermöglicht, dass das digitale Wort auf den Datenbus 7 ausgegeben wird, da nur dieses digitale 15 Wort ein gültiges Messergebnis für das Eingangssignal darstellt.

Der Äquivalenzzeit-Abtaster gemäss Fig. 2 benötigt ein repetitives Signal, zumindest während des interessierenden Zeitin-tervalles nach einem repetitiven Triggerereignis, wobei das Signal in die Eingangsschaltung einer Folge-Halte-Schaltung 13 20 eingespeist wird, deren Ausgang seinerseits via Leitung 16 mit einem A/D-Wandler 14 verbunden ist. Ein Triggersignal wird zum Start der Operation in den Eingang 10 des Rampengenerators 17 gespeist. Ein erstes Eingangsterminal 18 des Komparators 19 ist mit dem Ausgang des Rampengenerators 17 verbun-25 den, während der Ausgang des Komparators 19 mit einem Halteterminal 21 der Folge-Halte-Schaltung 13 verbunden ist. Das zweite Eingangsterminal des Komparators 19 ist mit der Ausgangsschaltung 15 des D/A-Wandlers 22 verbunden, der die digitalen Inhalte des Zählers 23 in ein analoges Signal umwan-30 delt. Die Verzögerungszeit von dem Triggersignal bis zu dem Haltesignal ist demnach eine Funktion der Steilheit der Spannungsrampe, so dass der Wert des Zählerausganges das digitale Mass für diese Zeit darstellt. Die Folge-Halte-Schaltung 13 tastet das zu messende, analoge Eingangssignal kontinuierlich ab, 35 und der in das Halteterminal 21 gespeiste Ausgang aus dem Komparator 19 bewirkt dort, dass der momentane Analogwert «eingefroren» und in der Folge-Halte-Schaltung gespeichert wird. Dieser Wert wird mittels des A/D-Wandlers 14 in ein digitales Signal umgewandelt. Das Haltesignal gelangt durch die 40 Verzögerung 26 als Lese- und Rückstellbefehl zum A/D-Wandler 14, durch die Verzögerung 27 als Rückstellbefehl zum Ram-pengenerator 17 und als Zählimpuls zum Zähler 23. Mit anderen Worten, der eingefrorene Ausgang der Schaltung 13 wird in einen langsamen A/D-Wandler 14 gespeist, der ein digitales 45 Mass der Spannung erzeugt, die in einem durch ein digitales Mass bestimmten Zeitpunkt existiert, der dem im Zähler 23 gespeicherten Wert entspricht; der Rampengenerator wird nun zurückgestellt, damit der Prozess mit einer geringfügig längeren Verzögerung wiederholt wird. Die Zunahme der Verzögerungs-50 zeit wird durch das Fortschreiten des Zählers 23 um eins bewirkt, durch Einspeisen des Haltesignales via Leitung 20. Während des zweiten Durchganges wird es geringfügig länger dauern, bis das Ausgangssignal des Rampengenerators gleich dem geringfügig grösseren Analogsignal des D/A-Wandlers 22 ist, 55 wegen des höheren Standes des Zählers. Das zweite, Haltesignal wird nach einer etwas längeren Verzögerungszeit nach dem Triggerzeitpunkt erzeugt und eingespeist, so dass der zweite digitale Messwert um eine etwas längere Verzögerungszeit bezüglich des Triggerzeitpunktes verschoben ist. Der Prozess wird fort-60 gesetzt, so dass für jedes Inkrement des Zählers 23 ein weiterer, verschobener Punkt der Wellenfront hinsichtlich der Amplitude gemessen wird, wobei der A/D-Wandler 14 dafür jeweils ein digitales Mass erzeugt. Der Zähler wird anfänglich auf 0 gestellt und zählt dann schrittweise bis zu seinem Maximum, wobei das 65 digitale Zeitmass und das digitale Mass der Signalamplitude mittels eines Rechners oder einer anderen Schaltung zur Rekonstruktion der Wellenform des Signals benützt werden können.

Wie früher erwähnt, ist die Genauigkeit der Spannungsmes-

673 547

4

sung mit dieser Technik begrenzt durch die Auslegung der Fol-ge-Halte-Schaltung 13, worin nichtlineare Schaltelemente und eine kleine Speicherkapazität bzw. -ladung benutzt werden müssen, was Messungenauigkeiten bewirkt.

In Fig. 3 ist nun die bevorzugte Ausführung (beste Art) der Erfindung dargestellt, wobei digitale Hochgeschwindigkeits-Halteschaltung 31 zwischen den Ausgang des Komparators 2' und der Eingangsschaltung des Sukzessivapproximations-Regi-sters 4' geschaltet ist. Vorzugsweise ist die Halteschaltung 31 mit dem Komparator 2' zusammengebaut, und beide sind in einem Messfühler untergebracht, an dessen Messspitze das zu messende Eingangssignal 33 angelegt wird. Durch den Einbau des Komparators in den Messfühler kann der Eingang sehr nahe an den Messpunkt gebracht werden, mit einem Minimum an Streuinduktivität und -kapazität, zwecks Minimalisierung der hochfrequenten Verzerrungen. Andererseits können diese Komponenten auch getrennt sein und müssen nicht innerhalb eines Messfühlers untergebracht werden.

Die sequentielle Entnahme der Bitpositionen innerhalb des Registers 4' wird wie oben beschrieben durchgeführt, wobei der Komparator 2' Ausgangssignale erzeugt, welche die Resultate jeder Entnahme anzeigen, die sequentiell während der Spannungsmessung eines einzelnen Analogpunktes oder Wellenform-abschnittes durchgeführt wird. Werden beispielsweise im Register 4' sechszehn Bits verwendet, so erzeugt der Komparator 2' 16 binäre Zustände, die der Halteschaltung 31 zugeführt werden. Auch wird von dem Komparator 19' nach Ablauf einer Verzögerungszeit bezüglich des Triggersignals ein Haltesignal erzeugt, welche Verzögerung eine Funktion des die digitale Zeitbasis definierenden Ausganges des Zählers ist. Die ansteigende Front des Haltesignales lässt den Zustand am Ausgang des Komparators 2' festhalten, wonach sie, nach Ablauf der Verzögerungszeit der Verzögerungsmittel 26', die Iteration des Sukzessivapproximations- Registers taktet und die Stufe für die nächste Probe einstellt. Das Haltesignal durchläuft auch die Verzögerang 27' zwecks anschliessender Rückstellung des Rampengenerators, der dadurch während jeder Probenentnahme aus dem Ausgang des Komparators 2', das Ergebnis der Probe anzeigend, zurückgestellt ist. Beginnend mit dem signifikantesten Bit unseres Beispiels werden sechzehn aufeinanderfolgende Proben durchgeführt, bevor das fertige, gültige Digitalwort am Ausgang des Registers 4' erzeugt wird. Nach Beendigung einer jeden Probemessung wird der Rampengenerator 17' zurückgestellt, damit die nächste Probenmessung nach der gleichen Verzögerungszeit durchgeführt werden kann, wie bei der vorangehenden. Mit anderen Worten, während der sechzehn Iterationen des Registers 4', gesteuert durch sechzehn sequentielle Aus-gangssignale der Halteschaltung 31, wird der Rampengenerator sechzehnmal zurückgestellt, aber der Wert im Zähler 23' bleibt konstant, so dass in Wirklichkeit die Spannung an einem bestimmten Punkt oder Wellenformabschnitt sechzehnmal von der Halteschaltung 31 geprüft wird, nach Ablauf einer festen Verzögerungszeit bezüglich des Triggersignals 32, das den Ram-pengenerator 17' startet. Nach der Durchführung der Approximation wird auf der Leitung 36 ein Daten-Lesesignal erzeugt, das die Ausgabe des parallelen Digitalwortes auf den Datenbus 37 bewirkt, wobei ein solches Binärwort nun den vollständigen Messwert des analogen Eingangssignals an der Eingangsschaltung des Komparators 2' darstellt. Falls erwünscht, kann auch der Analogausgang des Wandlers 6' verwendet werden, mittels einer an das Terminal 39 angeschlossenen Vorrichtung. Das Daten-Lesesignal wird auch in die Eingangsschaltung des Zählers 23' gespeist und erhöht dessen Zählstand, so dass nun die

Spannung an einem benachbarten Punkt der Wellenform ausgewertet wird, weil die Verzögerung des Äquivalenzzeit-Abtasters wegen dieser Erhöhung des Standes des Zählers 23' nunmehr geringfügig grösser ist. Die Dauer der Verzögerung 27' ist ausreichend, damit der das Analogsignal an den Komparator 2' abliefernde D/A-Wandler 6' sich einstellen kann, bevor der Rampengenerator neu gestartet wird.

Die Schaltungen auf dem unteren Teil der Fig. 3 können als Generatormittel für das Haltesignal bezeichnet werden, um eine erste Sequenz von Haltesignalen in die Halteschaltung einzuspeisen, während einer ersten Serie von Prüfintervallen, wobei jedes Haltesignal zeitlich mit dem Auftreten eines ersten Punktes auf den oder eines ersten Abschnittes der zu messenden, re-petitiven Analogsignale zusammenfällt, bis das Register 4' die Messungen der Amplitude des ersten Wellenformabschnittes beendet hat, nach einer Serie von sechzehn Iterationen, von denen jede eine Teilmessung bedeutet. Wegen der Verzögerung 27' sind die Haltesignale um eine Zeit voneinander getrennt, die gleich oder grösser ist als die Einstellzeit des Wandlers 6'. Der Stand des Zähler wird nun durch Eingabe des Lesesignals für das Register 4' erhöht, und eine zweite Serie von Haltesignalen wird danach während einer zweiten Serie von Prüfintervallen in die Halteschaltung eingespeist, wobei jedes Signal zeitlich mit dem Auftreten eines zweiten Wellenformabschnittes zusammenfällt, der neben dem ersten Abschnitt hegt, bis die zweite Gruppe von sechzehn Iterationen durchgeführt ist, u.s.f., bis alle gewünschten Punkte der repetitiven Wellenform ausgewertet und die Messwerte ausgegeben worden sind.

Die Erzeugung des bei 32 in die Eingangsschaltung des Rampengenerators 17' eingespeisten Triggersignals könnte beispielsweise mit dem Nulldurchgang eines Wechselsignalzuges (die repetitive, analoge Wellenform) koinzidieren, die bei 33 gemessen wird. Damit würde jedes Triggerereignis mit einem bestimmten Abschnitt der repetitiven Wellenform korreliert. Die Impulse der Pulsreihe haben gegebenenfalls eine ausreichend niedrige Wiederholungsrate, so dass jeder Nulldurchgang einen Trigger zum Start des Rampengenerators 17' herangezogen werden kann, der die Verzögerung und die Auswahl des zu messenden Punktes der Wellenform definiert. Normalerweise werden die Impulse höhere Frequenz aufweisen, so dass die meisten Triggersignale zum Start des Rampengenerators 17' unwirksam sein werden, denn sonst hätte dieser zu seiner Rückstellung nicht ausreichend Zeit. Man erkennt, dass der zu prüfende Wellenformabschnitt eine extrem kleine Pulsbreite haben kann, und doch wird eine solche Wellenform genau gemessen, unbeschadet von einer gegebenenfalls sehr hohen Wiederholfrequenz der zu messenden Impulse. Die Spannungs-Messgenauig-keit wird durch den Einsatz irgend eines hochpräzisen D/A-Wandlers 6' bestimmt, der das analoge Datensignal für den Komparator 2' erzeugt; die Verarbeitungsgeschwindigkeit dieses Gerätes ist unwesentlich. Sehr schnelle Komparatoren mit eingebauten Halteschaltungen sind erhältlich, und der Eingang des Komparators ist einfach, im Gegensatz zu einer Folge-Halte-Schaltung gemäss Fig. 2.

Die oben beschriebene Ausführung der Erfindung ist als Beispiel zu verstehen; in der Praxis können auch andere Sub-schaltungen verwendet werden. Der Erfindungsumfang ist demnach nur durch die Abfassung der Ansprüche oder deren Äquivalente begrenzt. Die digitale Zeitbasis könnte beispielsweise mittels eines Zufallszahlen-Generators erzeugt werden, statt mit dem schrittweise arbeitenden Zähler.

Andere Ausführungen werden dem Fachmanne aufscheinen und sind in den Ansprüchen eingeschlossen.

5

10

15

20

25

30

35

40

45

50

55

60

V

3 Blätter Zeichnungen

Claims (10)

673 547

1. Verfahren zur digitalen Präzisionsmessung repetitiver Hochfrequenz-Analogsignale, bei welchem vorgegebene Abschnitte des zu messenden Analogsignals einzeln in einer Vielzahl von Messschritten digitalisiert und ausgemessen werden, gekennzeichnet durch a) die Messung der Amplitude eines bestimmten Abschnittes des Analogsignals während einer Reihe repetitiver Messschritte, bis die Endmessung der Amplitude des bestimmten Abschnittes die gewünschte Genauigkeit erreicht hat, und b) die Wiederholung des Schrittes a) für jeden weiteren Abschnitt des Analogsignals.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Wellenform des Analogsignals nach Ablauf vorgegebener Verzögerungszeiten bezüglich eines Triggerereignisses gemessen wird, welche Verzögerungszeiten für jede Reihe von Messschritten verschieden sind, wobei jedes Triggerereignis zeitlich mit dem bestimmten Abschnitt des Analogsignals korreliert ist.

2

PATENTANSPRÜCHE

3. Schaltung zur Ausführung des Verfahrens nach Anspruch 1, ein Register (4' ) zur Durchführung einer Sukzessiv-Approximation enthaltend, mit einem Eingang und mit einem Digitalausgang, ferner einen Komparator (2' ) mit einem ersten Eingang zur Aufnahme der Analogsignale, mit einem zweiten Eingang und mit einem Ausgang, sowie einen Digital/Ana-log-Wandler (6' ) mit vorgegebener Ausregelzeit, welcher zwischen den Digitalausgang des Registers (4' ) und den zweiten Eingang des Komparators (2' ) geschaltet ist, gekennzeichnet durch eine Halteschaltung (31) zum Festhalten des Ausgangszustandes des Komparators (2' ) beim Einspeisen eines Haltesignals am Eingang der Halteschaltung (31), welche zwischen den Ausgang des Komparators (2' ) und den Eingang des Registers (4' ) geschaltet ist,

und einen Haltesignal-Generator (17', 19', 22', 23', 27' ), der dazu bestimmt ist,

a) eine erste Sequenz von Haltesignalen in den Eingang der Halteschaltung (31) einzuspeisen, wovon jedes zeitlich mit dem Auftreten eines ersten Abschnittes des Analogsignals zusammenfällt, bis das Register (4' ) die Messung der Amplitude dieses ersten Abschnittes durchgeführt hat, wobei die Haltesignale durch eine Zeitspanne voneinander getrennt sind, die gleich oder grösser ist als die Ausregelzeit des Digital/Analog-Wand-lers (6'), und b) anschliessend eine zweite Sequenz von Haltesignalen in den Eingang der Halteschaltung (31) einzuspeisen, wovon jedes zeitlich mit dem Auftreten eines zweiten, von dem ersten Abschnitt verschiedenen Abschnittes des Analogsignals zusammenfällt, bis das Register (4' ) die Messung der Amplitude des zweiten Abschnittes durchgeführt hat, wobei die einzelnen Haltesignale durch eine Zeitspanne voneinander getrennt sind, die gleich oder grösser als die Ausregelzeit des Digital/Analog-Wandlers (6') ist, u.s.f., bis alle gewünschten Abschnitte des Analogsignals gemessen sind.

4. Schaltung nach Anspruch 3, gekennzeichnet durch Mittel (17', 27') zur Betätigung des Haltesignal-Generators, ausgelöst durch repetitive Triggersignale (32), die bestimmten Abschnitten des Analogsignals zugeordnet sind.

5. Schaltung nach Anspruch 4, wobei der Haltesignal-Gene-rator einen Äquivalenzzeit-Abtaster zur Erzeugung von Halte-signal-Gruppen und deren Einspeisung in die Halteschaltung (31) enthält, wobei jede Gruppe von Haltesignalen bezüglich der Zeitpunkte des Auftretens der Triggersignale (32) Verzögerungen aufweisen, die von den Verzögerungen anderer Signalgruppen zum Start der Rekonstruktion der Wellenform des Analogsignals abweichen.

6. Schaltung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass der Haltesignal-Generator einen Zähler

(23' ) enthält, der mit dem Ausgang des Registers (4' ) verbunden und der dazu bestimmt ist, die Verzögerungen zum Starten der Rekonstruktion der Wellenformen zu verändern, und Mittel zum schrittweisen Ansteuern des Zählers (23') nach der Messung jedes Abschnittes des Analogsignals durch das Register (4').

7. Schaltung nach Anspruch 6, gekennzeichnet durch Mittel zum Ablesen des Inhaltes des Zählers (23'), zwecks Bildung eines digitalen Zeitmasses.

8. Schaltung nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, dass der Komparator (2' ) und die Halteschaltung (31) in einem Messfühler zur Eingabe des Analogsignals untergebracht sind.

9. Schaltung nach einem der Ansprüche 3 bis 7, gekennzeichnet durch einen digitalen Datenbus (37), der mit dem Ausgang des Registers (4' ) verbunden ist. -

10. Schaltung nach einem der Ansprüche 3 bis 7, gekennzeichnet durch einen analogen Datenausgang (39), der mit dem Ausgang des Digital/Analog-Wandlers (6') verbunden ist.