CH640647A5 - Verfahren und schnittstellengeraet in textverarbeitungsanlagen fuer die echtzeit-umsetzung von zeichen-codewoertern. - Google Patents

Description

Die Erfindung betrifft die Übertragung von Daten in einem Format von einem Prozessor zu einem peripheren Gerät in einem anderen Format. Insbesondere betrifft die Erfindung ein Schnittstellengerät in einer Textverarbeitungsanlage, welches Zeichen seriatim als parallele Daten mit variabler Geschwindigkeit empfängt und serielle Daten mit konstanter Geschwindigkeit zur Aufzeichnung auf einem magnetischen Aufzeichnungsträger abgibt.

Daten werden auf magnetischen Aufzeichnungsträgern, zum Beispiel magnetischen Karten, in Spuren aufgezeichnet. Jede der Spuren wird ohne Unterbrechungen geschrieben, d.h. die Daten müssen für die Aufzeichnung auf der Karte mit einer konstanten Geschwindigkeit bereitgestellt werden. Wegen der Anzahl und Dauer der Operationen, die ausgeführt werden müssen, bevor ein Zeichen für die Ausgabe bereit ist, sind in Textverarbeitungsanlagen, die über eine Magnetkarten-Ausgabe verfügen, die Daten für die Aufzeichnung auf der Karte nicht mit konstanter Geschwindigkeit verfügbar. Es ist bereits bekannt, zur Vermeidung von Zeitverlust zwischen der Vorbereitung und der Ausgabe von Daten, wenigstens die Anzahl der Zeichen in einer Spur einer Vorverarbeitung zu unterziehen, bevor die Ausgabe beginnt. Ferner ist bekannt, abwechslungsweise tätige temporäre Puffer^

Speicher für diesen Zweck zu benutzen, d.h., während zuvor verarbeitete Daten von einem Pufferspeicher ausgegeben werden, wird der andere geladen.

Die Hauptnachteile dieser Technik sind die Mehrzeit, die Komplexität und der Aufwand, die sie erfordert.

Zweck der vorliegenden Erfindung ist daher die Verbesserung der Zeichendatenübertragung von einem Prozessor an eine Ausgabeeinheit in Echtzeit und mit konstanter Geschwindigkeit.

Ferner bezweckt die Erfindung, das Erfordernis der Zwi-schenspeicherung vorverarbeiteter Daten für eine ganze Spur vor Beginn der Übertragung, zu vermeiden.

Ein weiterer Zweck der Erfindung besteht darin, dem Text-Prozessor zu gestatten, falls erforderlich, mehr als einen Zeichenzyklus aufzuwenden, um ein Zeichen für die Übertragung bereitzustellen.

Durch die vorliegende Erfindung werden daher Mittel geschaffen, die parallele Daten mit veränderlicher Geschwindigkeit von einem Prozessor empfangen und serielle Daten mit konstanter Geschwindigkeit an ein Magnetkarten-Auf-zeichnungsgerät übertragen. Mit anderen Worten erfolgen die Zeichenverarbeitung, die Übertragung und Aufzeichnung in einer einzigen Operation, statt zunächst die vorverarbeiteten Daten zwischenzuspeichern und dann aufzuzeichnen.

In der Textverarbeitungsanlage, in welcher das Schnittstellengerät der vorliegenden Erfindung eingesetzt werden kann, werden die auf einer Spur aufgezeichneten Daten aus dem Speicher der Anlage ausgelesen und in einem Pufferspeicher gespeichert. Sobald die Aufzeichnungs-Betriebsart eingeschaltet ist, wird jedes der Zeichen aus dem Pufferspeicher entnommen und verarbeitet, wobei die Dauer der Verarbeitung variiert. Ein Register ist für die Aufnahme der Zeichen in paralleler Form vorgesehen. Ein Parallel/Serien-Register empfängt die parallelen Zeichendaten und gibt serielle Daten für die Aufzeichnung auf der Magnetkarte mit konstanter Geschwindigkeit ab. Das Schnittstellengerät der vorliegenden Erfindung enthält ferner Mittel für die Steuerung der Übertragungsoperation.

Es ist zu erwähnen, dass ein gewichtiger Vorteil der Erfindung im «Leihen» von Zeit von nachfolgenden Zeichenzyklen besteht. Da die Zeichen für die Übertragung mit variabler Geschwindigkeit bereitgestellt werden, die Übertragung jedoch mit konstanter Geschwindigkeit erfolgen muss, kann die Zeit zwischen der Übergabe zweier Zeichen durch den Prozessor an das Schnittstellengerät länger sein als ein Zeichenzyklus. Andererseits kann die Zeit zwischen zwei Zeichen auch sehr nahe bei der für einen Zeichenzyklus vorgesehenen Zeit liegen. Die vorliegende Erfindung erlaubt es dem Prozessor, falls nötig, mehr Zeit als einen Zeichenzyklus aufzuwenden, um ein Zeichen für die Übertragung bereitzustellen. Nachfolgende Zeichen sind möglicherweise schneller bereit zur Übertragung, so dass die «geliehene» Zeit zurückerstattet werden kann.

Die Geschwindigkeit, auf welche die relative Bewegung zwischen der Magnetkarte und dem Schreibkopf eingestellt werden kann, hängt von mechanischen und elektrischen Gegebenheiten ab und ist nicht veränderlich. Ferner unterliegt die Taktfrequenz für das elektronische System gewissen Einschränkungen, insbesondere bezüglich der höchsten Geschwindigkeit, mit der das System betrieben werden kann. Ein wesentlicher Vorteil der Erfindung ist, dass wegen seiner Fähigkeit zu «leihen» der Taktgeber für die Elektronik mit der Hälfte der Geschwindigkeit laufen kann, auf welche er sonst eingestellt werden müsste, damit der Text-Prozessor die Zeichen schnell genug für die Übertragung bereitstellen könnte. Dabei wird vorausgesetzt, dass keine Folge von Zeichen aus dem Text-Pufferspeicher so beschaffen ist, dass für mehrere aufeinander folgende Zeichen eine «Anleihe» erfor5

10

15

20

25

30

35

40

45

50

55

60

o5

3

640 647

derlich ist, die zum Überschreiten des in zwei Zeichenzyklen vorhandenen «Zeit-Kredits» führt. Das ist bei der Textverarbeitungsanlage, in welcher das hier beschriebene Schnittstellen-Gerät eingesetzt wird, der Fall, und es ist unerlässlich,

dass der Taktgeber nicht schneller arbeiten muss, da sonst die elektronischen Schaltungen nicht zuverlässig funktionieren können.

Einzelheiten eines bevorzugten Ausführungsbeispieles der Erfindung werden anhand der Zeichnungen im folgenden erläutert. In den Zeichnungen zeigen:

Fig. 1 ein Blockschaltbild eines bevorzugten Ausführungsbeispiels eines Schnittstellen-Gerätes für Echtzeit-Aufzeichnung;

Fig. 2 ein logisches Schaltbild des Adressen-Decodierers und der Schnittstellen-Steuerung gemäss Fig. 1 ;

Fig. 3 ein Blockschaltbild der Schreibsteuerung gemäss Fig.1 ;

Fig. 4 ein Blockschaltbild des Datenregisters gemäss Fig.1 ;

Fig. 5 einen Zeichendecodierer gemäss Fig. 1 ;

Fig. 6 ein Zeitdiagramm zur Erklärung der Operation des Schnittstellen-Gerätes.

Fig. 1 zeigt ein logisches Schaltbild eines bevorzugten Ausführungsbeispieles der Erfindung. Der Datenfluss erfolgt vom Prozessor 10 über das Schnittstellen-Gerät 20 der vorliegenden Erfindung zu einer Schreib-Steuereinheit 58 zum Aufzeichnen der Daten durch den Magnetkartenschreiber 70. Der Prozessor 10 ist an das Schnittstellen-Gerät 20 mittels einer Datenleitung 12 für 7 Bits, eine Adressleitung 14 für 4 Bit,

eine Eingabe/Ausgabe-Steuerleitung 16 und eine Auswahllei-tung 18 angeschlossen. Die Datenleitung 12 ist an ein Datenregister 22 angeschlossen. Die Adressleitung 14 sowie die Leitungen 16 und 18 sind an die Eingänge eines Adressen-Decodierers 24 angeschlossen, der in Fig. 2 im Detail dargestellt ist. Der Adressen-Decodierer 24 liefert Befehle, die von der Bitkonfiguration auf der Leitung 14 sowie vom Signalzustand der Leitungen 16 und 18 abhängen. Über seine Ausgangsleitung 26 gibt der Adressen-Decodierer 24 ein Aufzeichnungssignal an eine Schnittstellen-Steuereinheit 28, die im Zusammenhang mit Fig. 2 beschrieben wird. Der Adres-sen-Decodierer 24 ist ferner über eine Leitung 30 mit dem Datenregister 22 verbunden und bereitet dieses vor zur Aufnahme von parallelen Zeichendaten über die Datenleitung 12.

Die Schnittstellen-Steuereinheit 28 ist über eine Leitung 32 mit einem Haltekreis 34 verbunden. Eine Leitung 36 vom Haltekreis 34 und die Ausgangsleitung 38 des Adressen-Decodierers 24 sind an die Eingänge eines UND-Gliedes 40 angeschlossen. Dieses ist seinerseits über die Leitung 42 an das Bit 0 der Datenleitung 12 angeschlossen.

Das Datenregister 22 ist über Leitungen 44 mit einem Decodierer 46 verbunden, welcher feststellt, ob eins der auftretenden Zeichen auf ein Spurende hinweist. Der Codierer 46 ist über eine Leitung 48 mit der Schnittstellen-Steuereinheit 28 verbunden. Das Datenregister 22 hat über eine Leitung 44 eine Verbindung zu einem Register 50, welches ein Parallel-Serien-Umsetzer ist. Einzelheiten des Datenregisters 22 und des Umsetzer-Registers 50 sind in Fig. 4 dargestellt. Das Register 50 ist über die Leitungen 52 und 54 an die Schnittstellen-Steuereinheit 28 angeschlossen. Das Register 50 ist ferner mittels einer seriellen Datenleitung 56 an die Schreib-Steuereinheit 58 angeschlossen. Diese wird hiernach im Zusammenhang mit Fig. 3 näher beschrieben. Sie ist durch die Leitungen 60, 62 und 64 mit der Schnittstellen-Steuereinheit 28 verbunden. Die Leitung 66 verbindet die Schreib-Steuereinheit 58 mit dem Magnetkartenschreiber 70.

Fig. 2 zeigt Einzelheiten der Schaltungen mit dem Adressen-Decodierer 24 und der Schnittstellen-Steuereinheit 28 der Fig. 1 für die Erzeugung von Signalen zur Steuerung der

Datenübertragung von der Datenleitung 12 zur Schreib-Steuereinheit 58. Der Adressen-Decodierer 24 empfängt eine vier Bits umfassende Adresse über die Leitung 14 sowie einen Befehl über die Leitung 16 oder 18. Der Adressen-Decodierer 24 stellt die über die Leitung 14 eingehende Adresse fest und gibt abhängig vom Zustand der Leitungen 16 und 18 Ausgangsbefehle über die Leitungen 26,30 oder 38. Ein UND-Glied 29 liefert über die Leitung 30 ein Steuersignal für die Übertragung der parallelen Daten auf der Datenleitung 12 in das Datenregister 22. Das UND-Glied 37 veranlasst über die Leitung 38 das Abfragen des Zustands-Haltekreises 34. Das UND-Glied 25 gibt über die Leitung 26 den Befehl zum Starten einer Aufzeichnungsoperation. Die Leitung 26 ist mit einem Haltekreis 100 verbunden. Die im Zusammenhang mit der Datenleitung 14 dargestellten Bitkonfigurationen sind rein illustrativ.

Das Spurende-Signal EOT auf der Leitung 48 wird dem Rückstelleingang des Haltekreises 100 zugeführt. Über die Ausgangsleitung 60 des Haltekreises läuft das Signal AUFZEICHNEN, welches der Schreib-Steuereinheit 58 zugeführt wird. Das komplementäre Q-Signal des Haltekreises wird über die Leitung 102 dem Eingang eines NOR-Gliedes 104 zugeführt. Das Rückkopplungssignal von der Schreib-Steuer-einheit 58 auf der Leitung 64 wird durch einen Inverter 106 negiert und über die Leitung 108 dem NOR-Glied 104 zugeführt. Das Rückkopplungssignal auf der Leitung 64 wird ferner in einen Eingang des Schieberegisters 110 eingespeist, der auch ein Taktsignal über eine Leitung 112 empfängt. Das verzögerte Rückkopplungssignal auf der Leitung 114 läuft zum NOR-Glied 104, dessen Ausgangsimpuls auf der Leitung 52 jeweils dann auftritt, wenn das Rückkopplungssignal auf der Leitung 64 ansteigt, und welches als Ladesignal für das Register 50 dient, das diesem mit sieben parallelen Bits aus dem Datenregister 22 über die Leitung 44 zugeführt wird. Das Signal auf der Leitung 52 läuft auch zu einem Eingang eines UND-Gliedes 120. Am zweiten Eingang des UND-Gliedes 120 liegt das durch einen Inverter 116 invertierte Spurende-Signal EOT auf der Leitung 48 vom Decodierer 46. Das Ausgangssignal vom UND-Glied 120 auf der Leitung 32 wird dem Zustands-Haltekreis 34 zugeführt.

Das Abfrage-Signal auf der Leitung 62 vom Ausgang der Schreib-Steuereinheit 58 und die Taktimpulse auf der Leitung 112 werden in das Schieberegister 124 gegeben. Das Q-Signal auf der Leitung 126 vom Schieberegister 124 und das Abfrage-Signal auf der Leitung 62 gelangen an die Eingänge des NOR-Gliedes 130. Sein Ausgang auf der Leitung 54 ist ein Impuls, der immer dann auftritt, wenn das Abfrage-Signal auf der Leitung 62 einen negativen Übergang ausführt, und dient als Schiebesignal für das Schieberegister 50 zum Ausschieben der Bits auf die Datenleitung 56.

Fig. 3 ist ein Blockschaltbild der Schreib-Steuereinheit 58 der Fig. 1. Das Signal «Aufzeichnen» auf der Leitung 60 von der Schnittstellen-Einheit 28 wird einer Steuereinheit 200 zugeführt, welche die relative Bewegung von Magnetkarte und Schreibkopf startet. Das Signal auf der Leitung 60 wird auch an einen bistabilen Multivibrator 202 angelegt. Dieser hat ein Tastverhältnis von 50%. Er gibt das FB-Signal auf Leitung 64 ab. Dieses Signal gelangt auch an eine Verzögerungs-Schaltung 204, deren Ausgangssignal mit einer Verzögerung von 0,16 Millisekunden auf der Leitung 206 erscheint. Das verzögerte Signal wird zum Rücksteilen eines 3-Bit-Zählers 208 benutzt, dessen Ausgang an den Eingang eines NAND-Gliedes 210 angeschlossen ist. Das Ausgangssignal dieses NAND-Gliedes 210 auf der Leitung 212 ist gleich null, wenn der Zählerstand 7 erreicht ist. Der Ausgang des NAND-Gliedes 210 ist mit einem Eingang eines UND-Gliedes 214 verbunden, an dessen anderem Eingang das verzögerte Signal auf der Leitung 206 anliegt. Das Ausgangssignal des UND-

5

10

15

20

25

30

35

40

45

50

55

60

o5

640 647

Gliedes 214 schaltet den Multivibrator 216. Dieser hat ein Tastverhältnis von 25% und eine Zählfrequenz, die 22mal grösser ist als diejenige des Multivibrators 202. Das Ausgangssignal des Multivibrators 216 ist das Abfrage-Signal auf der Leitung 62, welches dazu benutzt wird, bei jedem seiner negativen Übergänge den Zähler 208 zu inkrementieren. Die beschriebene Arbeitsweise der Verzögerungsschaltung 204, des UND-Gliedes 214, des Multivibrators 216, des Zählers 208 und des NAND-Gliedes 210 dient der Erzeugung einer schnellen Folge von sieben Impulsen über dem Abfrage-Signal auf der Leitung 62 jeweils beim Auftreten des Signals FB auf der Leitung 64, wie das im Zeitdiagramm der Fig. 6 dargestellt ist. Die seriellen Daten auf der Leitung 56 vom Register 50 werden in den Eingang eines Haltekreises 218 eingespeist. Der Haltekreis 218 tastet die Leitung 56 jeweils dann ab, wenn das Abfrage-Signal auf der Leitung 62 gleich 1 ist. Der Ausgang Q des Haltekreises 218 ist mit dem Eingang der Antriebsschaltung 220 des Magnetkopfes verbunden.

Anhand von Fig. 4 wird die Übertragung der Daten auf der Datenleitung 12 zum Datenregister 22 und von diesem zum Register 50 beschrieben. Insbesondere wird die Umsetzung der sieben parallele Bits umfassenden Zeichen auf der Datenleitung 12 in serielle Bits auf der Datenleitung 56 erläutert. Das Datenregister 22 umfasst sieben Haltekreise 230-236. Sämtliche Haltekreise sind mit ihrem Abfrage-Eingang an die Leitung 30 angeschlossen, über welche das Signal LDATA läuft. Die Q-Ausgänge der Haltekreise 230-236, parallel, entsprechen der Datenleitung 44 in Fig. 1. Das Lade-Signal auf der Leitung 52 wird mittels der UND-Glieder 240-246 und der ODER-Glieder 250-256 zu den Haltekreisen 270-276 durchgeschaltet. Das Lade-Signal auf der Leitung 52 und das Schiebe-Signal auf der Leitung 54 gelangen durch das ODER-Glied 258 an den Abtasteingang der Haltekreise 270-276. Die UND-Glieder 260-266 sind mit einem Eingang an die Schiebe-Signalleitung 54 und mit dem anderen Eingang an die Q-Ausgänge der Haltekreise 270-276 angeschlossen.

Die Fig. 5 zeigt den prinzipiellen Aufbau des Decodierers 46 der Fig. 1. Fünf beispielhafte Bitkonfigurationen zeigen an, dass ein Spurende vorliegt (EOT), d.h. dass die Aufzeichnung auf einer bestimmten Spur der Magnetkarte eingestellt werden muss. 5 UND-Glieder 302, 304, 306, 308 und 310 sind für die Interpretation der auf der Leitung 44 vom Datenregister 22 eingehenden Bitkonfigurationen vorgesehen. Die Ausgänge dieser UND-Glieder sind mittels der Leitungen 303, 305,307,309 und 311 mit einem ODER-Glied 315 verbunden. Das Ausgangssignal des ODER-Gliedes 315 auf der Leitung 48 ist das an die Schnittstellen-Steuereinheit 58 gelieferte Signal EOT, dessen Zweck im Zusammenhang mit der Fig. 2 beschrieben wurde.

Die Arbeitsweise des Schnittstellen-Gerätes 20, welches die Echtzeit-Übertragung von mit irregulären Intervallen ankommenden parallelen Daten als serielle Daten mit einer konstanten Geschwindigkeit an einen Magnetkarten-Schrei-ber gestattet, wird mit Bezug auf das Zeitdiagramm in Fig. 6 und Fig. 1 beschrieben. Zur Illustration werden lediglich vier Zeichenzyklen, Cl, C2, C3 und C4 während der Aufzeichnung einer bestimmten Spur beschrieben. Am Beginn des Zeitdiagramms befindet sich bereits ein Zeichen im Datenregister 22.

Die Zeile 330 repräsentiert das Ladesignal auf der Leitung 52 in Fig. 1 und zeigt den Augenblick, in welchem ein paralleles Wort im Datenregister 22 über die Leitung 44 an das Register 50 übertragen wird. Das Ladesignal markiert jeweils den Beginn eines 1,8 jxs dauernden Zeichenzyklus. Die Zeile 335 repräsentiert die Zeit während jedes Zyklus, während welcher das Rückkopplungssignal FB auf der Ausgangsleitung 64 der Schreib-Steuereinheit 58 vorhanden ist. Die Zeile 340 repräsentiert die Impulse des Abfrage-Signals auf der Leitung 62 vom Multivibrator 216 der Schreib-Steuereinheit 58. Das Abfrage-Signal erscheint siebenmal während eines Zyklus, so dass 7 Bits aus dem Register 50 auf die Datenleitung 56 ausgeschoben werden, welche an die Schreib-Steuereinheit 58 angeschlossen ist. Die Zeile 345 repräsentiert das Zustands-Signal auf der Leitung 36, welches unmittelbar nach der Übertragung der parallelen Zeichendaten vom Datenregister 22 an das Register 50 auftritt und sofort verschwindet, wenn der Prozessor 10 den Zustand abgelesen hat. Das Zustands-Signal auf der Leitung 36 ist immer dann vorhanden, wenn das Datenregister 22 bereit ist, das nächste Zeichen vom Prozessor 10 zu übernehmen. Die Zeile 350 zeigt die Zeiten, zu denen der Prozessor 10 einen Befehl zum Lesen des Zustan-des (RSTAT) über die Leitung 38 abgibt, wenn er das nächste 7-Bit-Zeichen auf der Datenleitung 12 bereitgestellt hat. Dann gibt der Prozessor 10, wie in der Zeile 355 veranschaulicht, einen Befehl LDATA an das Datenregister 22 ab, da das Zustands-Signal vorhanden ist. Falls der Prozessor 10 feststellt, dass das Zustands-Signal nicht vorhanden ist, würde er jeweils in kurzen Abständen (etwa 30 ms) den Zustand abfragen, bis er das Vorhandensein des Zustands-Signals feststellen kann. Dann gibt der Prozessor 10 den LDATA-Befehl ab.

Beim Zyklus C2 fällt auf, dass das Signal RSTAT erst kurz vor dem Ende des Zyklus erscheint. Tatsächlich hat der Prozessor 10 Zeit «geliehen», dem er mehr als die Dauer eines Zeichen-Zyklus für die Bereitstellung des nächsten Zeichens für die Übertragung aufgewendet hat. In den Zyklen C3 und C4 gibt der Prozessor 10 die Befehle RSTAT ab nach Zeitintervallen, die kürzer als ein Zeichenzyklus sind. Damit wird die «geliehene» Zeit in den nachfolgenden Zyklen wieder eingeholt.

Für den Fachmann liegt damit auf der Hand, dass die vorliegende Erfindung den entscheidenden Vorteil aufweist, dass sie die Echtzeit-Verarbeitung von Zeichen und deren Ausgabe in Intervallen gestattet, welche wesentlich kürzer als die maximale Zeichenverarbeitungszeit sind.

4

5

10

15

20

25

30

35

40

45

50

G

5 Blatt Zeichnungen

Claims (3)

640 647

1. Verfahren in Textverarbeitungsanlagen für die Echtzeit-Umsetzung von mit ungleichförmiger Geschwindigkeit eintreffenden Zeichen-Codewörtern in mit konstanter Geschwindigkeit abgehende serielle Zeichen-Codewörter, gekennzeichnet durch die folgenden Schritte: Vorübergehendes Speichern der von einem externen Prozessor (10) gelieferten parallelen Zeichen-Codewörter in einem Datenspeicher (22), nachdem dieser seine Bereitschaft zur Aufnahme der Codewörter angezeigt hat; Übertragen der parallelen Zeichen-Codewörter vom Datenspeicher (22) in ein Schieberegister (50); Einleiten von Schiebezyklen zum seriellen Ausschieben der Zeichen-Codewörter aus dem Schieberegister (50) mit konstanter Geschwindigkeit und Übergabe derselben an einen Benutzer (58,70).

2. Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, dass während der Übertragung eines Zeichen-Codewortes vom Datenspeicher (22) in das Schieberegister (50) und der nachfolgenden Schiebezyklen ein neues Zeichen-Codewort vom Prozessor (10) an den Datenspeicher (22) geliefert werden kann, wobei für diese Umsetzung eines Zeichen-Codewortes mehr als die Dauer eines Zeichenzyklus in Anspruch genommen werden kann, für die Verarbeitung zweier aufeinander folgender Zeichen-Codewörter jedoch nicht mehr als zusammen zwei Zeichenzyklen in Anspruch genommen werden.

2

PATENTANS PRÜCH E

3. Schnittstellen-Gerät zum Ausführen des Verfahrens nach Patentanspruch 1, zum Einsatz in einer Textverarbeitungsanlage zwischen einem externen Prozessor und einem Benutzer, gekennzeichnet durch einen Datenspeicher (22) zum temporären Speichern paralleler Zeichen-Codewörter, Mittel (34) zum Anzeigen der Aufnahmebereitschaft des Datenspeichers (22), ein an den Datenspeicher (22) angeschlossenes Schieberegister (50) mit parallelem Dateneingang und seriellem Datenausgang, Mittel (44) zum Übertragen des parallelen Zeichen-Codewortes vom Speicher (22) in das Schieberegister (50), Mittel (62, 112,124, 130) zum Einleiten eines Schiebezyklus, Steuermittel (28) zum Steuern der Anzeigemittel (34), wenn die Übertragung der Zeichen-Codewörter aus dem Datenspeicher (22) in das Schieberegister (50) beendet ist.