SE445398B - Textbehandlingsanordning - Google Patents

Textbehandlingsanordning

Info

Publication number
SE445398B
SE445398B SE7901792A SE7901792A SE445398B SE 445398 B SE445398 B SE 445398B SE 7901792 A SE7901792 A SE 7901792A SE 7901792 A SE7901792 A SE 7901792A SE 445398 B SE445398 B SE 445398B
Authority
SE
Sweden
Prior art keywords
data
line
signal
processing unit
storage means
Prior art date
Application number
SE7901792A
Other languages
English (en)
Other versions
SE7901792L (sv
Inventor
L S Yates
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of SE7901792L publication Critical patent/SE7901792L/sv
Publication of SE445398B publication Critical patent/SE445398B/sv

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/08Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers from or to individual record carriers, e.g. punched card, memory card, integrated circuit [IC] card or smart card

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Description

7901792-7 2 lagringsbuffertar för detta ändamål, d v s då tidigare behandlad data utmatas från en buffert laddas den andra med ny data- Den huvudsakliga nackdelen med en sådan teknik är att den kräver ökad tid, är mer komplex och dyrbarare.
Ett huvudändamål med föreliggade uppfinning är därför att överföra teckendata från en behandlingsenhet till en utgångsanordning i realtid med konstant hastighet och på ett förbättrat sätt. ' Ett annat ändamål med uppfinningen är att undvika behovet av att ackumulera förbehandlad data för ett helt spår innan överföringen'börjar.
Ytterligare ett ändamål med uppfinningen är att tillåtna textbehandlingsenheten att, när så är nödvändigt, använda längre tid än en teckencykel för att göra tecken redo för överföring.
Dessa och andra ändamål uppnås i enlighet med föreliggande uppfinning genom att åstadkomma medel för mottagning av parallelldata från en upphandlingsenhet med variabel hastig- het, medan överföring av data i serie kan ske med konstant hastighet till en magnetkortsupptecknare. Teckenbehandling, överföring och uppteckning sker sålunda i en enda operation i stället för att man först ackumulerar förbehandlad data och sedan upptecknar. I det textbehandlingssystem där anpassningsanordningen enligt uppfinningen användes, erhålles den data som skall upptecknas i ett spår, från systemminnet och lagras i en buffert. Sá snart systemet är i uppteckningsmod hämtas varje tecken från bufferten för behandling, vilket kan ta varierande tid. Ett register finnes för mottagning av ett tecken i parallellform, Ett serialiserande register mottager tecken i parallellform och i men QUAFÄTY 7901792-7 3 matar ut data i serie för uppteckning pà ett magnetkort med -fixerad hastighet. Anpassningsanordningen enligt uppfin- ningen innefattar vidare medel för styrning av överförings- operationen. _Det torde observeras, att den huvudsakliga fördelen med uppfinningen innebär en form av lán av tid från efter- följande teckencykel. Tecken äro färdiga för överföring vid olika tidpunkter men överföring måste ske med jämn hastig- het. Tiden mellan inmatningen av två tecken fràn behand- lingsenheten till anpassningsanordningen kan vara längre än tidscykeln för en teckenutmatning.
Tidsmellanrummet mellan två tecken kan å andra sidan mycket väl vara praktiskt taget lika med denna tidscykel. Före- liggande uppfinning tillåter behandlingsenheten att, om så är nödvändigt, använda mera tid än en teckencykel för att göra ett tecken redo för överföring. Efterföljande tecken I kan kanske göras redo snabbare sà att den lånade tiden på det viset återställes.
'Den relativa hastigheten mellan magnetkortet och ett upp- teckningshuvud är beroende på mekaniska och elektriska omständigheter och relativt fixerad. Likaledes finns gränser för klocktiden för det elektroniska systemet, och speciellt då hur snabbt det kan arbeta. En fördel med uppfinningen är att, såsom resultat av nämnda förmåga att 'låna tid', det elektroniska systemets klocka kan ställas in på hälften så hög hastighet som den annars skulle behöva ha för att text- behandlingsenheten skall kunna göra tecken redo för över- föring snabbt nog. Detta är under antagande av att man kan garantera att teckensekvensen från textbufferten är sådan, att tidslån icke behöver ske för ett flertal tecken i omedelbar följd, vilket skulle kunna resultera i ett över- skridande av den tillåtna gränsen på två teckencykler. I ett textbehandlingssystem där anpassningsanordningen enligt föreliggande uppfinning användes, kan denna garanti PÖOR QUÄLITY 7901792-7 4 erhållas, och det är i själva verket nödvändigt att system- klockan inte behöver arbeta fortare än den qör eftersom de elektroniska kretsarna icke kunna svara tillförlitligt i sådant fall.
Ovannämnda och andra ändamål och fördelar med uppfinningen, som definieras i efterföljande patentkrav, komma nu att närmare beskrivas i samband med en föredragen utföringsform, som illustreras på bifogade ritningar.
Fiq. 1 är ett blockschema över en föredragen utföringsform av anpassningsanordningen för realtidsuppteckning av tecken.
Fig. 2 är ett logikdiagram över adressavkodaren och anpass- ningsstyrningen, som visas i fig. 1.
Fig. 3 är ett mera detaljerat diagram över styrningen av kortuppteckningen som visas i fig. I. 7901792-7 5 Fig. 4 är ett detaljerat diagram över det dataregister och det serialiserande register som visas i fig. 1.
Fig. 5 lvisar i detalj teckenavkodaren som anges i fig. 1.
Fig. 6 är-ett tidsdiagram som illustrerar hur föreliggande uppfinning arbetar.
Fig. 1 visar i princip uppbyggnaden av en föredragen utföringsform av anpassningsanordningen enligt uppfinningen; Dataflödet kommer från en behandlingsenhet 10 till anpass- ningsanordningen 20 och vidare till skrivstyrenheten 58 för uppteckning via magnetkortsupptecknaren 70. Behandlingsen- heten 10 är ansluten till anordningen 20 via en sju-bits dataledning 12, fyra-bits adressledning 14, in/ut-påverk- ningsledaren 16 och utväljningsledaren 18. Dataledningen 12 är ansluten till dataregistret 22. Adressledningen 14 och ledningarna 16 och 18 mata in signaler till adressavkodaren 24 som visas mera detaljerat i fig. 2. Avkodaren 24 sänder ut ordersignaler som äro bestämda av den speciella bitkon- figurationen pà ledningen 14 samt vilken av ledningarna 16 och 18 som har hög signalnivå. Ordersignalen.SETRCD på led- ningen 26 är utsignalen från avkodaren 24 och en av insig~ nalerna till anpassningsstyrenheten 28. Styrenheten 28 beskrivs mera detaljerat i det följande, med hänvisning till fig. 2; Avkodaren 24 är ansluten till dataregistret 22 via ledningen 30 för aktivering av dataregistret att mottaga ett tecken i parallellform från dataledningen 12.
Styranordningen 28 är ansluten.via ledningen 32 till lás- kretsen 34. Signalen på ledningen 36 från lâskretsen 34 och ordersignalen RSTAT på ledningen 38 från avkodaren 24 utgöra insignaler till OCH-kretsen 40, vilken i sin tur är ansluten till dataledaren 12, bit 0, via ledningen 42. Dataregistret POOR QUALITY 7901792-7 6 22 är via ledningar 44 kopplat till avkodaren 46, som bestämmer om ett givet tecken indikerar ett spärsluttill~ stånd. Avkodaren 46 är via ledningen 48 kopplad till anpass- ningsstyrenheten 28. Dataregistret 22 är även anslutet via ledningen 44 till registret 50, som är en parallell-till- serieomvandlare. Detaljerna i dataregístret 22 och regist- ret 50 visas i fig. 4. Registret 50 är anslutet till styren- heten 28 via ledningar 52 och 54. Det är vidare anslutet via en dataledning 56 till skrivstyrenheten.58. Denna enhet, som kommer att beskrivas närmare med hänvisning till fig. 3, är 'ansluten till styrenheten 28 via ledningarna 60, 62 och 64.
Ledningen G6 ansluter skrivstyrenheten 58 till skrivaren 70.
Fig. 2 visar i detalj den krets, som omfattar_adressav~ _kodaren 24 och styrenheten 28 i fig. 1 för alstring av de signaler, som användas för styrning av dataöverföringen_frän ledningen 12 till skrivstyrenheten 58. Avkodaren 24 mottager en fyra bits adress tillsammans med en ordersignal från antingen ledningen 16 eller 18. Avkodaren 24 bestämmer adressen på ledningen 14 och, beroende på om det finns signal på ledningen 16 eller 18, sänder ut ordersignaler. nå- . 7901792-7 7 Grinden 29 sänder ut signalen LDATA på ledningen 30 för styrning av överföring av parallelldata på dataledaren 12 “till dataregistret 22. Grinden 37 sänder ut ordersignalen RSTAT på ledningen 38 för avläsning av tillståndet hos läs- kretsen 34. Grinden 25 sänder ut ordersignalen SETRCD på -ledningen 26 för att starta en uppteckningsoperation.
Signalen på ledningen 26 ställer in låskretsen 100. Det är uppenbart att den bitkonfiguration som visas på ledningen 14 endast är för illustrationsändamål.
Signalen EOT på ledningen 48 inmatas till återställ- ningslàskretsen 100. En utsignal från denna låskrets är RECORD-signalen pà ledningen 60, vilken inmatas till skriv- styrenheten 58. Q-komplementsignalen från làskretsen 100 på ledningen 102 inmatas till NELLER-kretsen 104. Återmatnings- signalen FB, som alstras av skrivstyrenheten 58 på ledningen »64, negeras av inverteraren 106 och inmatas via ledningen 108 till NELLER-kretsen 104. Ledningen 64 utgör också ingång till skiftregistret 110, vilket dessutom møttager klocksig- naler på ledningen 112. En fördröjd återmatningssignal på ledningen 114 tillföres NELLER-kretsen 104. Utsignalen från grinden 104 på ledningen 52 är en puls, som uppträder varje gång FB-signalen på ledningen 64 får hög nivå och utgör den LOAD-signal som inmatas till registret 50 för att åstad- komma, att ett sju bits parallellord i dataregistret 22 'överföres via ledningen 44 till registret 50. UTsignalen från NELLER-kretsen 104 på ledningen 52 inmatas till OCH-kretsen 120. Signalen EOT på ledningen 48 från avkodaren 46 inverteras av inverteraren 116 för alstring av en signal på ledningen 118, vilken utgör en ingång till OCH-kretsen 120. Utsignalen från OCH-kretsen 120 på ledningen 32 inmatas till låskretsen 34. STROBE-signalen på ledningen 62 är utsignal från skrivenheten 58, och klockpulserna pà led- ningen ]12 inmatas till skiftregistret 104. Q-signalen på Poor Quinn- 7901792-7 8 . ledningen 126 från skiftregistret 104 och STROBE-signalen 62 utgöra insignaler till NELLER-kretsen 130. Utsignalen från NELLER-kretsen 130 på ledningen 54 är en puls som uppträder varje gång STROBE-pulsen på ledningen 62 går till lägre nivå, och utgör den skiftsignal som tillföres registret 50 för skiftning av teckenbitarna ut på dataledaren 56.
Fig. 3 visar kretsarna i skrivstyrenheten 58 i fig. 1.
RECORD-signalen alstras via styrenheten 28 på ledningen 60 och utgör insignal till kortförskjutningsenheten 200 för initiering av den relativa rörelsen mellan magnetkort och uppteckningshuvud. Signalen på ledningen 60 inmatas även till den bistabila multivibratorn 202. Denna har en 50% arbetscykel och dess utsignal är FB-signalen pà ledningen 64. Utsignalen från multivibratorn 202 utgör även insignal till fördröjningsorgan 204, vilket sänder ut en signal som är fördröjd med 0,16 millisekunder på ledningen 206. Den fördröjda signalen användes för återställning av binärräk- naren 208. Denna räknares utsignaler inmatas till NOCH- kretsen 210 och dess utsignal på ledningen 212 har låg nivå, då räknaren nått sju samt utgör insignal till OCH-kretsen 214. Den andra insignalen till OCH-kretsen 214 är den fördröjda signalen på ledningen 206. Utsignalen från OCH- kretsen 214 aktiverar multivibratorn 216, som har en 25% arbetscykel och en repetitionstakt om 22 gånger takten hos -multivibratorn 202, och dess utsignal är STROBE-signalen på ledningen 62, vilken användes för att stege fram räknaren 208_varje gång STROBE-signalen uppvisar en nedgång. Ända- målet med Eördröjningsenheten 204 och kretsen 214, multivib- ratorn 216, räknaren 208 och NCCHkretsen 210 är att alstra en snabb serie av sju pulser på STROBE-signalledningen 62 varje gång FB-signalen på ledningen 64 får hög nivå, vilket illustreras av tidsdiagrammet i fig. 6. Seriedata på led- ningen 56 från registret 50 utgör indata till låskretsen 218, som avkänner ingångssignalen på ledningen 56 då se se 1?@;fï i isoosrêfiß* “ 7901792-7 9 STROBE?signalen på ledningen 62 har hög nivà. Q-utsignalen från låskretsen 218 utgör insignal till drivkretsen 220.
Fig. 4 visar mer i detalj överföringen av data på ledningen 12 till dataregistret 22 och från dataregistret 22 till serieregístret 50. Fig. 4 visar i detalj parallell-till- serieomvandlingen av de parallellbittecken, som uppträda på dataledningen 12, till seriebittecken på dataledningen 56.' Registret 22 omfattar sju láskretsar 230 till.236. Bitarna 0 till 6 på ledningen 12 inmatas till ingångarna till làskretf sarna 230 till 236. Ordersignalen LDATA på ledningen 30 inmatas till avkänningsingången på var och en av låskret~ sarna 230 till 236. Q-utsignalerna från láskretsarna 230 till 236 äro parallella och motsvara signalerna pà ledningen 44 som visas i fig. 1. LOAD-signalen på ledningen 52 slussas med var och en av bitarna 0 till 6 via grindarna 240 till 246 och ELLER-kretsarna 250 till 256 till låskretsarna 270 till 276. LOAD-signalen på ledningen 252 och skiftsignalen på ledningen 54 slussas via ELLER-kretsen 258 till avkän- ningsinqângarna till lâskretsarna 270 till 276. Kretsarna 260 till 266 mottaga skiftsignalen på ledningen 54 och Q-utsignalerna från låskretsarna 270 till 276, vilket tydligt framgår av figuren.
Fig. 5 visar mera i detalj avkodaren 46 i fig. 1. Enligt ett exempel på uppfinningen indikera fem sju-bits teckenkonfigu~ rationer slutet på ett spår, d v s EOT-tillståndet, vilket innebär ett slut på uppteckningen i ett speciellt spår på magnetkortet. Fem OCH-kretsar 302, 304, 306, 308, 310, finnas för att översätta tecken som uppträda på ledningen 44 från dataregistret 42. Utsignalerna från OCH-kretsarna 302, 304, 306, 308, 310 pà ledningarna 303, 305, 307, 309 och 311 utgöra ingångar til] ELLER~kretsen 315. Utsignalen från denna ELLER-krets på ledningen 48 utgör den EOT-signal, som tillföres styrenheten 58 enligt vad som tidigare beskrivits i samband med fig. 2. 12003 QUÅLITX' ï,790í792-7 10 Funktionen hos anpassningsanordningen 20, som åstadkommer realtidsöverföring av parallelldata som anländer vid oregel- bundna tidsperioder till seriedata som med konstant hastighet inmatas till en uppteckningsanordning 70, kommer nu att beskrivas med hänvisning till tidsdiagrammet i fig. 6 samt till fig. 1. För illustrationsändamål visas endast fyra teckencyklar, Cl, C2, C3 och C4, under inskrivningen i ett givet spår. Vid början av tidsdiagrammet antages att ett tecken redan finnes i dataregistret 22.
Raden 330 i fig. 6 representerar LOAD-signalen på ledningen 52 i fig. 1 och indikerar det ögonblick, då ett parallellord i dataregistret 22 överföres till serieregistret 50 via lledningen 44. LOAD-signalen markerar starten av varje 1,8 millisekunders teckencykel{ Raden 335 representerar den tid under varje arbetscykel, då återkopplingssignalen FB på ledningen 64 från skrivstyranordningen 58 är aktiv. Rad 340 'representerar pulserna i STROBE-signalen på ledningen 64 från styranordningen 58._STROBE-signalen har hög nivå sju gånger under en given cvkel, så att sju bitar skiftas ut från register 50 på dataledningen 56, vilken går till skriv- styranordningen. Rad 345 representerar STATUS-signalen på ledningen 336, vilken får hög nivå omedelbart efter över- föringen av parallellteckendata från registret 22 till register 50 och faller omedelbart då behandlingsenheten 10 läser av tillståndet. STATUS-signalen på ledningen 36 är aktiv då register 22 är redo att mottaga nästa tecken från behandlingsenheten 10. Rad 350 visar när behandlingsenheten 10 sänder ut en ordersignal RSTAT på ledningen 38 när den har nästa sju bitars tecken redo på ledningen 12. Behand- lingsenheten 10 utsände: då, såsom visas-på rad 355, en 'ordersignal LDATA till registret 22, eftersom den fann STATUS-signalen aktiv. Om behandlingsenheten 10 icke funnit STATUS-signalen aktiv, skulle den ha begärt STATUS-tillstånd om och om igen, med korta mellanrum, ungefär 30 micro- sekunder, tills den fann tillståndet STATUS aktiv. Den> skulle då utsända en ordersignal LDATA. > 7901792-7 11 Med hänvisning till cykel C2 framgår det att ordersignalen RSTAT icke uppträder förrän mycket nära slutet av en cykel.
Behandlingsenheten 10 har i själva verket lånat tid genom att använda mer än vad som representerar varaktigheten för en teckenutmatningscykel för att göra nästa tecken färdigt för överföring. Under cyklerna C3 och C4 utsänder behand- lingsenheten 10 ordersignaler RSTAT efter tidsintervaller som äro kortare än ett teckenutmatningsintervall. Lånad tid ges sålunda tillbaka i efterföljande cykler.
Av det ovanstående framgår sålunda att föreliggande upp- finning innebär en avsevärd fördel i och med att den till- låter teckenbehandling i realtid och utmatning vid tidsin- tervaller som kunna vara avsevärt kortare än den maximala teckenbehandlingstiden. i Poor QUALITY

Claims (2)

7901792-7 12 PATENTKRÄV
1. Teátbehandlingsanordning innefattande en anpass- ningsanordning (20) för realtidsöverföring av teckendata från en behandlingsenhet (10), som sänder data med oregel- fbundna tidsintervall och en utmatningsanordning (58, 70)) som kräver data med regelbundna tidsintervall, varvid det längsta tidsintervallet hos behandlingsenheten (10) är mindre än två tidsintervall för utmatningsenheten, k ä n n e t e c k n a d av ett första lagringsorgan (22) för mottagning_av data från nämnda behandlingsenhet, ett andra lagringsorgan (50), kopplat till nämnda första lagringsorgan (22) för_mottagning av data från densamma och överföring av data till nämnda utmatningsorgan (58, 70), organ (34) för indikering till nämnda behandlingsenhet (10), att överföring från nämnda andra lagringsorgan (50) har påbörjats, och organ (40) vilka som gensvar på nämnda indikering tillåter behandlingsenheten (10) att överföra ny data till nämnda första lagringsorgan '(22) efter påbörjandet av överföringen av data från nämnda - andra lagringsorgan (50), varvid behandlingsenheten blir fri att påbörja behandling av efterföljande data.
2. Textbehandlingssystem enligt patentkravet 1, känne- tecknat av organ (28) för åstadkommande av överföring av nämnda data till nämnda utmatningsorgan (58, 70) vid början av varje utmatningscykel såvida ny data överförts från behandlingsenheten (10) till nämnda första lagringsorgan. 3,' Textbehandlingssystem enligt kravet 2, kännetecknat av organ (40) som är verksamma då ingen ny data finns i nämnda första lagringsorgan vid påbörjandet av en utmatningscykel för åstadkommandet av överföring av data till nämnda andra lagringsorgan (50) omedelbart efter överföringen av data till nämnda första lagringsorgan (22) av behandlingsenheten (10). :Pifdöïïgisgsgzwr
SE7901792A 1978-03-06 1979-02-28 Textbehandlingsanordning SE445398B (sv)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/884,087 US4238834A (en) 1978-03-06 1978-03-06 Apparatus for coordinating real time transfer of data from a processor to a magnetic media device

Publications (2)

Publication Number Publication Date
SE7901792L SE7901792L (sv) 1979-09-07
SE445398B true SE445398B (sv) 1986-06-16

Family

ID=25383924

Family Applications (1)

Application Number Title Priority Date Filing Date
SE7901792A SE445398B (sv) 1978-03-06 1979-02-28 Textbehandlingsanordning

Country Status (14)

Country Link
US (1) US4238834A (sv)
JP (1) JPS5925249B2 (sv)
AU (1) AU523561B2 (sv)
BE (1) BE873845A (sv)
BR (1) BR7901314A (sv)
CA (1) CA1103808A (sv)
CH (1) CH640647A5 (sv)
DE (1) DE2905184A1 (sv)
ES (1) ES478308A1 (sv)
FR (1) FR2419617A1 (sv)
GB (1) GB2016177B (sv)
IT (1) IT1166663B (sv)
NL (1) NL7900241A (sv)
SE (1) SE445398B (sv)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4392197A (en) * 1980-08-12 1983-07-05 Pitney Bowes Inc. Print control circuit for a word processing system
JPS5846428A (ja) * 1981-09-11 1983-03-17 Sharp Corp 文章編集装置の停電保護用処理方式
US4509139A (en) * 1982-01-21 1985-04-02 Creager & Company Binary data storage and retrieval system for serial interface communications and archival access
JP3542463B2 (ja) * 1997-07-29 2004-07-14 Necエレクトロニクス株式会社 集積回路装置、その動作制御方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1050052A (sv) * 1964-03-25
US3631464A (en) * 1969-03-21 1971-12-28 Singer General Precision Digital parallel to serial converter
US3587044A (en) * 1969-07-14 1971-06-22 Ibm Digital communication system
US3736568A (en) * 1970-02-18 1973-05-29 Diginetics Inc System for producing a magnetically recorded digitally encoded record in response to external signals
US3774156A (en) * 1971-03-11 1973-11-20 Mi2 Inc Magnetic tape data system
US3806886A (en) * 1972-12-29 1974-04-23 Gte Information Syst Inc Apparatus for storing several messages received simultaneously
US3997878A (en) * 1973-07-27 1976-12-14 Rockwell International Corporation Serial data multiplexing apparatus
US3911409A (en) * 1974-04-23 1975-10-07 Honeywell Inf Systems Data processing interface system
FR2337376A1 (fr) * 1975-12-31 1977-07-29 Honeywell Bull Soc Ind Appareil permettant le transfert de blocs de donnees de longueur variable entre deux interfaces de largeur differente
US4028669A (en) * 1976-01-19 1977-06-07 Honeywell Inc. Printer control system
US4023144A (en) * 1976-04-02 1977-05-10 The United States Of America As Represented By The Secretary Of The Navy Parallel to serial digital converter
US4070630A (en) * 1976-05-03 1978-01-24 Motorola Inc. Data transfer synchronizing circuit

Also Published As

Publication number Publication date
CH640647A5 (de) 1984-01-13
CA1103808A (en) 1981-06-23
BR7901314A (pt) 1979-10-09
GB2016177B (en) 1982-02-10
NL7900241A (nl) 1979-09-10
JPS5925249B2 (ja) 1984-06-15
IT7920563A0 (it) 1979-02-27
SE7901792L (sv) 1979-09-07
DE2905184C2 (sv) 1991-01-31
ES478308A1 (es) 1979-05-16
GB2016177A (en) 1979-09-19
FR2419617A1 (fr) 1979-10-05
DE2905184A1 (de) 1979-09-13
FR2419617B1 (sv) 1980-10-10
BE873845A (fr) 1979-05-16
AU4428879A (en) 1979-09-13
US4238834A (en) 1980-12-09
JPS54118741A (en) 1979-09-14
IT1166663B (it) 1987-05-06
AU523561B2 (en) 1982-08-05

Similar Documents

Publication Publication Date Title
US5390149A (en) System including a data processor, a synchronous dram, a peripheral device, and a system clock
US4864543A (en) First-in, first-out memory with counter address pointers for generating multiple memory status flags
US5673226A (en) Dynamic random access memory having sense amplifier control circuit supplied with external sense amplifier activating signal
US4792929A (en) Data processing system with extended memory access
SE438747B (sv) Feldetekteringsanordning for ett dynamiskt minne
KR890013648A (ko) 내부적으로 기입신호발생기능을 갖는 반도체 메모리장치
WO1991006956A1 (en) Semiconductor memory device
SE445398B (sv) Textbehandlingsanordning
KR950033836A (ko) 기억 판독장치
EP0361743B1 (en) Serial input/output semiconductor memory
US4918650A (en) Memory control interface apparatus
US4031516A (en) Transmission data processing device
US5394364A (en) High-speed memory readout circuit using a single set of data buffers
JPS5843934B2 (ja) シンゴウヘンカンソウチ
US3400373A (en) Control unit for processor-peripheral device transfers
JP3176144B2 (ja) 同期型スタチックメモリ
SU1691891A1 (ru) Буферное запоминающее устройство
SU1187207A1 (ru) Устройство дл магнитной записи
GB2234372A (en) Mass memory device
SU487417A1 (ru) Запоминающее устройство
JPH08273396A (ja) 半導体メモリ装置の自動テスト回路
SU575653A1 (ru) Устройство дл сор жени цифровой вычислительной машины с внешним накопителем
SU447758A1 (ru) Долговременное запоминающее устройство
SU1536365A1 (ru) Устройство дл ввода информации
SU1361567A1 (ru) Устройство дл ввода информации от двухпозиционных датчиков

Legal Events

Date Code Title Description
NUG Patent has lapsed

Ref document number: 7901792-7

Effective date: 19921005

Format of ref document f/p: F