BR112020006044A2

BR112020006044A2 - método e aparelho de codificação polar, e método e aparelho de decodificação polar

Info

Publication number: BR112020006044A2
Application number: BR112020006044-5A
Authority: BR
Inventors: Chen Xu; Rong Li; Gongzheng Zhang; Yue Zhou; Lingchen HUANG; Yunfei Qiao; Carmela Cozzo; Yiqun Ge
Original assignee: Huawei Technologies Co., Ltd.
Priority date: 2017-09-30
Filing date: 2018-05-16
Publication date: 2020-10-06
Also published as: CN108365921A; CN108649964A; CN108365921B; CN109600194B; US20200295876A1; EP3579470A4; US10666391B2; EP3579470A1; US11165537B2; WO2019062145A1; CN109600194A; US20190149268A1; JP2020536432A; CN108649964B

Abstract

Modalidades deste pedido fornecem um método e aparelho de codificação polar. No método de codificação, uma sequência de bits de informações a ser codificada é dividida em uma pluralidade de segmentos quando um parâmetro de codificação atende a uma condição de segmentação predefinida; a codificação polar e a correspondência de taxa são realizadas separadamente na pluralidade de segmentos; e uma pluralidade de sequências de bits codificadas obtidas é concatenada para obter uma sequência de bits codificada final. Em uma condição específica, o método de codificação com base em segmentação pode reduzir tempo de uso de um esquema de correspondência de taxa com base em repetição e pode reduzir uma perda de desempenho causada pela repetição.

Description

“MÉTODO E APARELHO DE CODIFICAÇÃO POLAR E MÉTODO, E APARELHO DE DECODIFICAÇÃO POLAR” CAMPO TÉCNICO

[0001] As modalidades da presente invenção referem-se ao campo de comunicações e, mais especificamente, a um método e aparelho de codificação polar e a um método e aparelho de decodificação polar.

FUNDAMENTOS

[0002] Um sistema de comunicações melhora usualmente a confiabilidade de transmissão de dados através da codificação de canal, para garantir a qualidade de comunicação. Um código polar (códigos polares) proposto pelo professor turco, Arıkan, é o primeiro código que pode comprovadamente obter uma capacidade Shannon, em teoria e que tem baixa complexidade de codificação e decodificação. O código polar é um código de bloco linear. Uma matriz de codificação do código polar é GN e um processo de u N = ( u1 , u2 ,K , u N ) codificação do código polar é x1 = u1 GN , onde 1

N N é um vetor de linha binária de um comprimento N (isto é, um comprimento de código-mãe), GN ( log 2 ( N ) ) F2 ( 2 )  log ( N ) G = F2 é uma matriz N  N e N . é definido como um produto Kronecker (Kronecker) de log 2 N matrizes F2 . 1 0  F2 =  

[0003] A matriz 1 1  .

u1N

[0004] No processo de codificação do código polar, alguns bits em são usados para transportar informações e são referidos como bits de informações e um conjunto de índices destes bits é denotado como A . Os outros bits são definidos como valores fixos que são pré-acordados por uma extremidade de transmissão e uma extremidade de recebimento e são referidos como bits fixos ou bits congelados (frozen bits) e um conjunto de índices dos bits c é representado por meio do uso de um complemento A de A . O processo de codificação do código polar é equivalente a ( ). Neste x1N = u A G N (A)  u AC G N A C relatório, GN(A) é uma submatriz formada por linhas correspondentes aos índices no conjunto A em GN e GN(AC) é uma submatriz formada por linhas correspondentes aos índices no conjunto AC em GN. uA é um conjuntos de bits u1N u AC de informações em e uma quantidade de bits de informações é K. é um u1N conjunto de bits fixo em , uma quantidade de bits fixos é N - K e os bits fixos são bits conhecidos. Os bits fixos são usualmente definidos como 0, mas os bits fixos podem ser definidos livremente, desde que a extremidade de transmissão e a extremidade de recebimento cheguem a um acordo com antecedência. Quando os bits fixos são definidos como 0, uma saída de codificação do código x1N = uA GN ( A ) polar pode ser simplificada como , que é uma matriz K  N .

[0005] Um processo de construção do código polar é um processo de seleção do conjunto A e conjunto decide o desempenho do código polar. O processo de construção do código polar é usualmente: determinar, com base em um comprimento do código-mãe N, que existe um total de N canais polarizados, respectivamente, correspondendo a N linhas da matriz de codificação; calcular a confiabilidade dos canais polarizados; e usar índices dos primeiros K canais polarizados com confiabilidade mais alta como elementos no conjunto A e usar índices correspondentes aos N-K elementos de canais polarizados c remanescentes no conjunto de índices A dos bits fixos. O conjunto A decide as c localizações do bit de informações e o conjunto A decide as localizações do bit fixo.

[0006] Pode ser aprendido a partir da matriz de codificação que um comprimento de código de um código polar original (código-mãe) é 2 elevado ao número inteiro da potência. Durante a aplicação real, um código polar de qualquer comprimento de código precisa ser implementado através da correspondência de taxa.

[0007] Correntemente, existem três principais esquemas de correspondência de taxa do código polar: puncionamento (puncturing), encurtamento (shortening) e repetição (repetition). Nos primeiros dois esquemas, é determinado que um comprimento de código-mãe é 2 elevado ao número inteiro da potência e é do que ou igual a um comprimento de código de destino M, uma localização de puncionamento ou encurtamento é determinada de acordo com uma regra predefinida e um bit codificado em uma localização correspondente é suprimida ao ser enviada, para implementar a correspondência de taxa. Antes da decodificação, uma razão de log- verossimilhança LLR da localização correspondente é restaurada de acordo com uma regra pré-determinada, para implementar a descorrespondência de taxa.

[0008] Para equilibrar o desempenho da codificação com a complexidade da codificação, os sistema de comunicações pode determinar, de acordo com uma regra acordada, o uso de um esquema de correspondência de taxa com base em repetição. Um código polar obtido através de codificação por meio do uso de um comprimento de código-mãe é repetido, para obter um comprimento de código de destino maior que o comprimento de código-mãe, implementando, desse modo, a correspondência de taxa do código polar. Ao contrário do puncionamento ou encurtamento, a repetição refere-se ao envio repetido, em uma sequência específica, de uma sequência de bits codificada que é codificada como o comprimento de código-mãe, até que o comprimento de código de destino seja atingido, implementando, desse modo, a correspondência de taxa. Um decodificador combina as razões de log-verossimilhança (log- likelihood ratio, LLR) de localizações de repetição para implementar a correspondência de taxa e realiza a decodificação por meio do uso do comprimento de código-mãe determinado. A correspondência de taxa com base em repetição pode reduzir a complexidade de decodificação, um atraso e uma área de implementação do hardware. Entretanto, em alguns casos, a repetição causa uma perda no desempenho do código polar.

SUMÁRIO

[0009] As modalidades deste pedido fornecem um método de codificação, um aparelho de codificação, um método de codificação e um aparelho de decodificação, que podem reduzir os tempos por meio do uso de uma esquema de correspondência de taxa com base em repetição e reduzir uma perda de desempenho causada por repetição.

[0010] De acordo com um primeiro aspecto, um método de codificação é fornecido, incluindo: obter uma sequência de bits de informações a ser codificada; dividir a sequência de bits de informações a ser codificada em p segmentos se um parâmetro de codificação atender a uma condição de segmentação predefinida; e, realizar, a codificação polar nos p segmentos para obter p sequências de bits codificadas, onde p é um número inteiro maior que 1.

[0011] Em uma implementação possível, o método inclui adicionalmente: separar por correspondência de taxa p sequências de bits codificadas, intercalar separadamente os p segmentos correspondendo à taxa e concatenar os p segmentos intercalados. Os p segmentos são intercalados primeiro separadamente, de modo que um intercalador existente pode ser reutilizado e o intercalador não precisa ser reformado.

[0012] Alternativamente, o método inclui adicionalmente: separar por correspondência de taxa p sequências de bits codificadas, concatenar p segmentos correspondentes à taxa e intercalar uma sequência de bits concatenada. A concatenação é realizada antes da intercalação e, portanto, apenas um intercalador precisa ser projetado.

[0013] De acordo com um segundo aspecto, um aparelho de codificação é fornecido, incluindo: uma unidade de obtenção, configurada para obter uma sequência de bits de informações a ser codificada; uma unidade de segmentação, configurada para dividir a sequência de bits de informações a ser codificada em p segmentos se um parâmetro de codificação atender um condição de segmentação predefinida, onde p é um número inteiro maior que 1; e uma unidade de codificação, configurada para realizar separadamente a codificação polar nos p segmentos para obter p sequências de bits codificadas.

[0014] Em uma implementação possível, o aparelho de codificação inclui adicionalmente uma unidade de descorrespondência de taxa, uma unidade de intercalação e uma unidade de concatenação, onde a unidade de descorrespondência de taxa é configurada para corresponder separadamente à taxa de p sequências de bits codificadas; a unidade de intercalação é configurada para intercalar separadamente os p segmentos correspondentes à taxa; e a unidade de concatenação é configurada para concatenar os p segmentos intercalados; ou a unidade de descorrespondência de taxa é configurada para corresponder separadamente à taxa de p sequências de bits codificadas; a unidade de concatenação é configurada para concatenar os p segmentos correspondentes à taxa; e a unidade de intercalação é configurada para intercalar uma sequência de bits concatenada.

[0015] De acordo com um terceiro aspecto, uma mídia de armazenamento legível por computador é fornecida, onde a mídia de armazenamento legível por computador inclui: uma instrução para obter uma sequência de bits de informações a ser codificada; uma instrução para dividir a sequência de bits de informações a ser codificada em p segmentos se um parâmetro de codificação atender a uma condição de segmentação predefinida; e uma instrução para realizar separadamente a codificação polar nos p segmentos para obter p sequências de bits codificadas, onde p é um número inteiro maior que 1.

[0016] De acordo com um quarto aspecto, um método de decodificação é fornecido, incluindo: obter um sequência LLR de razão de log-verossimilhança correspondente aos bits a serem decodificados; desconcatenar a sequência LLR se um parâmetro de codificação atender a uma condição de segmentação predefinida, para obter as sequências LLR de segmentos p, onde p é um número inteiro maior que 1; realizar separadamente a decodificação de SCL nas sequências LLR dos p segmentos, para obter os resultados de decodificação dos p segmentos; e combinar os resultados de decodificação dos p segmentos e emitir uma sequência de bits decodificada.

[0017] Em uma implementação possível, depois da deconcatenação e antes da decodificação de SCL, o método inclui adicionalmente: desintercalar separadamente os segmentos deconcatenados p e desassociar a taxa dos p segmentos desintercalados.

[0018] Em uma implementação possível, antes da deconcatenação, o método inclui adicionalmente: desintercalar a sequência LLR obtida; e antes da decodificação de SCL, o método inclui adicionalmente: desassociar separadamente a taxa dos p segmentos deconcatenados.

[0019] De acordo com um quinto aspecto, um aparelho de decodificação é fornecido, incluindo: uma unidade de obtenção, configurada para obter um sequência LLR de razão de log-verossimilhança correspondente aos bits a serem decodificados;

uma unidade de deconcatenação, configurada para deconcatenar a sequência LLR se um parâmetro de codificação atender a uma condição de segmentação predefinida, para obter as sequências LLR de segmentos p, onde p é um número inteiro maior que 1; uma unidade de decodificação, configurada para realizar separadamente a decodificação de SCL nas sequências LLR dos p segmentos, para obter os resultados de decodificação dos p segmentos; e uma unidade de combinação, configurada para: combinar os resultados de decodificação, dos p segmentos, que são obtidos pela unidade de decodificação e a emissão de uma sequência de bits decodificada.

[0020] Em uma implementação possível, o aparelho de decodificação inclui adicionalmente uma unidade de desintercalação e uma unidade de descorrespondência de taxa, onde a unidade de desintercalação é configurada para desintercalar separadamente as sequências LLR deconcatenadas dos p segmentos; a unidade de descorrespondência de taxa é configurada para desassociar a taxa nas sequências LLR desintercaladas dos p segmentos; e a unidade de decodificação é configurada para realizar separadamente a decodificação de SCL nas sequências LLR sem correspondência de taxa dos p segmentos, para obter os resultados de decodificação dos p segmentos; ou a unidade de desintercalação é configurada para desintercalar a sequência LLR obtida; a unidade de descorrespondência de taxa é configurada para desassociar separadamente as taxa dos p segmentos deconcatenados; e a unidade de decodificação é configurada para realizar separadamente a decodificação de SCL nas sequências LLR sem correspondência de taxa dos p segmentos, para obter os resultados de decodificação dos p segmentos.

[0021] De acordo com um sexto aspecto, uma mídia de armazenamento legível por computador é fornecida, onde a mídia de armazenamento legível por computador inclui: uma instrução para obter uma sequência LLR de razão de log- verossimilhança correspondente aos bits a serem decodificados; uma instrução para deconcatenar a sequência LLR se um parâmetro de codificação atender a uma condição de segmentação predefinida, para obter as sequências LLR de segmentos p; uma instrução para realizar separadamente a decodificação de

SCL nas sequências LLR dos p segmentos, para obter os resultados de decodificação dos p segmentos; e uma instrução para combinar os resultados de decodificação dos p segmentos e emitir uma sequência de bits decodificada, onde p é um número inteiro maior que 1.

[0022] Com referência a qualquer uma ou qualquer implementação possível do primeiro aspecto ao sexto aspecto, em uma implementação, a condição de segmentação é qualquer um dentre os seguintes: O parâmetro de codificação é um comprimento de código de destino M e o comprimento de código de destino M é maior que um primeiro limite ou o comprimento de código de destino é maior que ou igual a um primeiro limite; ou o parâmetro de codificação é o comprimento K da sequência de bits de informações, e o comprimento K da sequência de bits de informações é maior que um segundo limite ou o comprimento K dos bits de informações a ser codificado é maior que ou igual a um segundo limite.

[0023] Em um possível projeto, o primeiro limite é determinado por pelo menos um dentre uma taxa de código R e o comprimento K da sequência de bits de informações, e o primeiro limite Msegthr é determinado em qualquer uma entre as seguintes maneiras: , , ou .

[0024] Em um possível projeto, o segundo limite é determinado por pelo menos um dentre a taxa de código R e o comprimento de código de destino M, e o segundo limite Ksegthr é determinado em qualquer uma entre as seguintes maneiras: , ou .

[0025] Alternativamente, em um possível projeto, a condição de segmentação é e K ≥ G.

[0026] Nos projetos supracitados, A, B, C, D, E, F e G são constantes.

[0027] Em um possível projeto, A = 160, B = 1000, C = 1000, D = 160, E = 1000, F = 160 e G = 360.

[0028] Alternativamente, em um possível projeto, A = 210, B = 750, C = 750, D = 210, E = 750, F = 210 e G é um valor em um intervalo [300, 360].

[0029] Alternativamente, em um possível projeto, A é um valor em um intervalo [150, 180], B é um valor em um intervalo [950, 1000], C é um valor em the intervalo [950, 1000], D é um valor em um intervalo [150, 180], E é um valor em the intervalo [950, 1000], F é um valor em the intervalo [150, 180] e G é um valor em um intervalo [300, 360].

[0030] Com referência a qualquer uma ou qualquer implementação possível do primeiro aspecto ao sexto aspecto, em uma implementação, um maneira de concatenação é concatenação sequencial ou concatenação de entrelaçamento.

[0031] Com referência a qualquer uma ou qualquer implementação possível do primeiro aspecto ao sexto aspecto, em uma implementação, p = 2 e a sequência de bits de informações a ser codificada é dividida em dois segmentos basicamente iguais cujos comprimentos são K1 e K2. Em um projeto, K1 = ceil(K/2), K2 = K - K1 e o teto representa o arredondamento para cima. Em um projeto, se K é um número par, |K1 - K2| = 0 é atendido. Por exemplo, K1 = K/2 e K2 = K/2. Se K é um número ímpar, |K1 - K2| = 1 é atendido. Existe um pluralidade de maneiras de determinação. Por exemplo, K1 = (K + 1)/2 e K2 = (K - 1)/2 ou K1 = (K - 1)/2 e K2 = (K + 1)/2. Alternativamente, uma maneira de determinação pode ser representada como K1 = (K + 1)/2 e K2 = K - K1.

[0032] Com referência a qualquer uma ou qualquer implementação possível do primeiro aspecto ao sexto aspecto, em uma implementação, se o comprimento da sequência de bits de informações a ser codificada é um número ímpar, os comprimentos obtidos depois da segmentação são K1 e K2, respectivamente, |K2 - K1| = 1 e um segmento de um comprimento menor pode ser preenchido com 0 ou 1, de modo que os comprimentos dos dois segmentos são os mesmos.

[0033] Com referência a qualquer uma ou qualquer implementação possível do primeiro aspecto ao sexto aspecto, em uma implementação, comprimentos de código de destino para codificar os dois segmentos são M1 e M2, respectivamente e M1 e M2 são basicamente iguais. Em um projeto, M1 = ceil(M/2), M2 = M - M1 e o teto representa o arredondamento para cima. Em um projeto, se M é um número par, |M1 - M2| = 0 é atendido. Por exemplo, M1 = M/2 e M2 = M/2. Se M é um número ímpar, |M1 - M2| = 1 é atendido. Existem um pluralidade de maneiras de determinação. Por exemplo, M1 = (M + 1)/2 e M2 = (M - 1)/2 ou M1 = (M - 1)/2 e M2 = (M + 1)/2 ou M1 = (M + 1)/2 e M2 = M - M1.

[0034] De acordo com um sétimo aspecto, um aparelho de codificação é fornecido, incluindo: pelo menos uma extremidade de entrada, configurada para receber uma sequência de bits de informações a ser codificada; um processador de sinal, configurado para realizar o método de codificação no primeiro aspecto e qualquer implementação possível ou projeto do primeiro aspecto; e pelo menos uma unidade de saída, configurada para emitir uma sequência de bits codificada obtida pelo processador de sinal.

[0035] De acordo com um oitavo aspecto, um aparelho de codificação é fornecido, incluindo: uma memória, configurada para armazenar um programa; e um processador, configurado para: executar o programa armazenado na memória e realizar o método de codificação no primeiro aspecto e qualquer implementação possível ou projeto do primeiro aspecto quando o programa é executado.

[0036] De acordo com um nono aspecto, um aparelho de decodificação é fornecido, incluindo: pelo menos uma extremidade de entrada, configurada para receber razões de log-verossimilhança LLR correspondentes aos bits a serem codificados; um processador de sinal, configurado para realizar o método de decodificação no quarto aspecto e qualquer implementação possível ou projeto do quarto aspecto; e pelo menos uma unidade de saída, configurada para emitir uma sequência de bits decodificada obtida pelo processador de sinal.

[0037] De acordo com um décimo aspecto, um aparelho de decodificação é fornecido, incluindo: uma memória, configurada para armazenar um programa; e um processador, configurado para: executar o programa armazenado na memória e realizar o método de decodificação no quarto aspecto e qualquer implementação possível ou projeto do quarto aspecto quando o programa é executado.

[0038] De acordo com um décimo primeiro aspecto, um aparelho de comunicações é fornecido, incluindo: um barramento, um processador, uma mídia de armazenamento, uma interface de barramento, um adaptador de rede, um interface de usuário e uma antena, onde o barramento é configurado para conectar o processador, a mídia de armazenamento, a interface de barramento e a interface de usuário; o processador é configurado para realizar o método de codificação no primeiro aspecto ou qualquer implementação ou projeto do primeiro aspecto ou é configurado para realizar o método de decodificação no quarto aspecto ou qualquer implementação ou projeto do quarto aspecto; a mídia de armazenamento é configurada para armazenar um sistema operacional e dados a serem enviados ou a serem recebidos; a interface de barramento é conectada ao adaptador de rede; o adaptador de rede é configurado para implementar um função de processamento de sinal de uma camada física em uma rede de comunicações sem fio; a interface de usuário é configurada para ser conectada a um dispositivo de entrada do usuário; e a antena é configurada para enviar e receber um sinal.

[0039] Outro aspecto desta aplicação fornece uma mídia de armazenamento legível por computador, onde a mídia de armazenamento legível por computador armazena uma instrução e quando a mídia de armazenamento legível por computador é executada em um computador, o computador realiza o método de codificação no primeiro aspecto ou qualquer implementação ou projeto do primeiro aspecto ou é configurado para realizar o método de decodificação no quarto aspecto ou qualquer implementação ou projeto do quarto aspecto.

[0040] Outro aspecto desta aplicação fornece um computador produto de programa incluindo uma instrução, onde quando o produto de programa de computador é executado em um computador, o computador realiza o método de codificação no primeiro aspecto ou qualquer implementação ou projeto do primeiro aspecto ou é configurado para realizar o método de decodificação no quarto aspecto ou qualquer implementação ou projeto do quarto aspecto.

[0041] Outro aspecto desta aplicação fornece um programa de computador, onde quando o programa de computador é executado em um computador, o computador realiza o método de codificação no primeiro aspecto ou qualquer implementação ou projeto do primeiro aspecto ou é configurado para realizar o método de decodificação no quarto aspecto ou qualquer implementação ou projeto do quarto aspecto.

[0042] Nas modalidades desta pedido, se o parâmetro de codificação atender à condição predefinida, a sequência de bits de informações a ser codificada é segmentada para a codificação separada, de modo que uma probabilidade de usar um método de correspondência de taxa com base em repetição seja reduzida e uma perda de desempenho causada pela repetição seja reduzida.

BREVE DESCRIÇÃO OF DESENHOS

[0043] A FIG. 1 é um diagrama esquemático de um procedimento básico da comunicação sem fio entre uma extremidade de transmissão e uma extremidade de recebimento;

[0044] A FIG. 2 é um fluxograma esquemático de um método de codificação de acordo com uma modalidade deste pedido;

[0045] FIG. 3 é um fluxograma esquemático de um método de codificação de acordo com uma modalidade deste pedido;

[0046] AFIG. 4 é um fluxograma esquemático de outro método de codificação com base em segmentação de acordo com este pedido;

[0047] A FIG. 5 é um fluxograma esquemático de um método de decodificação de acordo com este pedido;

[0048] A FIG. 6 é um fluxograma esquemático de um método de decodificação com base em segmentação de acordo com este pedido;

[0049] A FIG. 7 é um fluxograma esquemático de outro método de decodificação com base em segmentação de acordo com este pedido;

[0050] A FIG. 8 é um diagrama de comparação de desempenho de simulação entre um método de codificação com base em segmentação e codificação não baseada em segmentação durante a decodificação de acordo com este pedido;

[0051] A FIG. 9 é um diagrama estrutural esquemático de um aparelho de codificação 900 de acordo com uma modalidade deste pedido;

[0052] A FIG. 10 é um diagrama estrutural esquemático de outro aparelho de codificação 1000 de acordo com uma modalidade deste pedido;

[0053] A FIG. 11 é um diagrama estrutural esquemático de outro aparelho de codificação 1100 de acordo com uma modalidade deste pedido;

[0054] A FIG. 12 é um diagrama estrutural esquemático de um aparelho de decodificação 1200 de acordo com uma modalidade deste pedido;

[0055] A FIG. 13 é um diagrama estrutural esquemático de um aparelho de decodificação 1300 de acordo com uma modalidade deste pedido;

[0056] A FIG. 14 é um diagrama estrutural esquemático de um aparelho de decodificação 1400 de acordo com uma modalidade deste pedido;

[0057] A FIG. 15 é um diagrama esquemático de um sistema de comunicações sem fio ao qual uma modalidade deste pedido pode ser aplicada;

[0058] A FIG. 16 é um diagrama estrutural esquemático de um aparelho de comunicações 1600 de acordo com uma modalidade deste pedido;

[0059] A FIG. 17 é um diagrama estrutural esquemático de um terminal dispositivo 800 de acordo com uma modalidade deste pedido;

[0060] A FIG. 18 é um diagrama esquemático da concatenação de entrelaçamento bit a bit de acordo com uma modalidade deste pedido; e

[0061] A FIG. 19 é um diagrama esquemático de outro procedimento de codificação de acordo com este pedido.

DESCRIÇÃO DAS MODALIDADES

[0062] A FIG. 1 é um procedimento básico da comunicação sem fio. Em uma extremidade de transmissão, um sinal é enviado a partir de uma fonte de sinal depois da codificação da fonte, codificação de canal e modulação digital serem realizadas sequencialmente. Em uma extremidade de recebimento, um sinal é emitido para um destino de sinal depois da demodulação digital, decodificação de canal e decodificação de fonte serem realizadas sequencialmente. Um código polar pode ser usado para a codificação e decodificação de canal. Pelo fato de que um comprimento de código de um código polar original (código-mãe) é 2 elevado à potência inteira, durante a aplicação real, um código polar de qualquer comprimento de código precisa ser implementado através da correspondência de taxa. Como mostrado na FIG. 1, na extremidade de transmissão, a correspondência de taxa é realizada depois da codificação de canal, para implementar qualquer comprimento de código de destino; e na extremidade de recebimento, a descorrespondência de taxa é realizada antes da decodificação de canal.

[0063] Em alguns casos, um comprimento de código-mãe é usualmente determinado de acordo com um regra acordada em um sistema de comunicações. Quando o comprimento de código-mãe determinado é maior que um comprimento de código de destino, a correspondência de taxa pode ser implementada por meio do uso de um esquema de correspondência de taxa com base em encurtamento ou puncionamento. Quando o comprimento de código- mãe determinado é menor que o comprimento de código de destino, a correspondência de taxa pode ser realizada por meio do uso de um esquema de correspondência de taxa com base em repetição, mas o esquema com base em repetição causa uma perda de desempenho. Um comprimento de código-mãe máximo usado para um código polar é especificado em alguns sistemas de comunicações. Por exemplo, é especificado em um sistema de comunicações que, um comprimento de código-mãe máximo de enlace descendente é 512 e um comprimento de código-mãe máximo de enlace ascendente é 1024. Devido a uma limitação de um comprimento de código-mãe máximo na codificação de código polar, quando um comprimento de código de destino é maior que Nmax, o envio repetido simples de um código polar cujo comprimento de código é Nmax causa uma perda de desempenho e uma quantidade maior de bits repetidos causa uma perda maior.

[0064] Em uma condição específica, a codificação com base em segmentação é realizada em um código polar e, em seguida, os resultados de codificação obtidos depois da codificação com base em segmentação são combinados. Portanto, o desempenho da codificação com base em segmentação é melhor do que o do esquema de correspondência de taxa com base em repetição. Nesta aplicação, quando um parâmetro de codificação atende a uma condição predefinida, a codificação com base em segmentação é realizada nos bits de informações a serem codificados, para reduzir uma perda causada pelo esquema de correspondência de taxa existente (repetição) no desempenho do código polar. Se um comprimento de código de destino M for menor que um comprimento de código-mãe, a codificação polar pode ser realizada com base no comprimento de código-mãe N, para obter uma sequência de bits codificada do comprimento N e, em seguida, uma sequência de bits codificada do comprimento M é obtida através de puncionamento ou encurtamento.

[0065] A FIG. 2 é um fluxograma esquemático de um método de codificação de acordo com uma modalidade deste pedido. O método inclui as seguintes etapas.

[0066] 201. Obter uma sequência de bits de informações a ser codificada.

[0067] Um código polar descrito nesta modalidade deste pedido inclui, mas não é limitado a um código polar Arıkan, um código polar CA, um código polar PC ou um código polar PC CA. O código polar Arıkan é um código polar original, que não é concatenado com outro código e inclui apenas bits de informações e bits congelados. O código polar CA é um código polar que é concatenado com um código de verificação cíclica de redundância (Cyclic Redundancy Check, CRC). O código polar PC é um código polar que é concatenado com um código de verificação de paridade (Parity Check, PC). O código polar PC CA é um código que é concatenado tanto com um código CRC quanto com um código PC. O código polar PC, o código polar CA e o código polar PC CA melhorando o desempenho do código polar através da concatenação de códigos diferentes.

[0068] A sequência de bits de informações a ser codificada descrita nesta aplicação pode ser uma sequência de bits de informações que realmente deve ser enviada em um sistema de comunicações ou pode ser uma sequência de bits obtida depois que as bits de informações são concatenadas com CRC. Portanto, um comprimento K da sequência de bits de informações pode representar uma quantidade de bits de informações a serem enviados ou pode representar uma quantidade de todos bits que devem ser mapeados para as localizações de bits de informações durante a codificação de código polar. Usando o código polar CA como um exemplo, K pode ser um valor incluindo um comprimento CRC ou pode ser um valor que não inclui um comprimento CRC; e pode ser definido flexivelmente durante a aplicação específica.

[0069] 202. Dividir a sequência de bits de informações a ser codificada em p segmentos, se um parâmetro de codificação atender a uma condição de segmentação predefinida, (que também pode ser referida como uma codificação com base em condição de segmentação), onde p é um número inteiro maior que

1.

[0070] Para garantir o desempenho depois da segmentação, a sequência de bits de informações a ser codificada do comprimento K pode ser igualmente segmentada. Por exemplo, se p = 2, a sequência de bits de informações a ser codificada é dividida em dois segmentos basicamente iguais cujos comprimentos são K1 e K2, respectivamente. K1 e K2 são calculados em um pluralidade de maneiras. Por exemplo, K1 = ceil(K/2), K2 = K - K1 e o teto representa o arredondamento para cima. Alternativamente, se K é um número par, |K1 - K2| = 0 ou K1 = K2 é atendido e K1 = K/2 e K2 = K/2 podem ser definidos. Alternativamente, se K é um número ímpar, K1 e K2 que são obtidos depois da segmentação são diferentes e um diferença entre os dois segmentos é 1 bit, isto é, |K2 - K1| = 1 é atendido, onde “||” representa assumir um valor absoluto. K1 = (K + 1)/2 e K2 = (K - 1)/2 podem ser definidos ou K1 = (K - 1)/2 e K2 = (K + 1)/2 podem ser definidos. Alternativamente, K1 = (K + 1)/2 e K2 = K - K1 podem ser definidos ou K1 = (K - 1)/2 e K2 = K - K1 podem ser definidos. Neste caso, um segmento menor pode ser preenchido (padding) com 0 ou 1 e uma localização de preenchimento pode ser em um cabeçalho ou uma extremidade, de modo que K1 = K2. Portanto, uma mesma maneira de correspondência de taxa pode ser usada para os dois segmentos. Um bit de preenchimento em uma localização de preenchimento correspondente é removido depois da decodificação. Certamente, o preenchimento não pode ser realizado e a correspondência de taxa pode ser separadamente realizada nos dois segmentos. M1 e M2 são comprimentos de código de destino para codificar os dois segmentos e M1 e M2 são basicamente os mesmos. M1 e M2 são determinados em uma pluralidade de maneiras. Por exemplo, M1 = ceil(M/2), M2 = M - M1 e o teto representa o arredondamento para cima. Se M é um número par, M1 = M/2 e M2 = M/2 ou |M1 - M2| = 0. Se M é um número ímpar, |M1 - M2| = 1 é atendido. Existe uma pluralidade de maneiras de determinação. Por exemplo, M1 = (M + 1)/2 e M2 = (M - 1)/2 podem ser definidos ou M1 = (M - 1)/2 e M2 = (M + 1)/2 podem ser definidos. Alternativamente, M1 = (M + 1)/2 e M2 = M - M1 podem ser definidos ou M1 = (M - 1)/2 e M2 = M - M1 podem ser definidos.

[0071] Para o código polar, quando o parâmetro de codificação atende a condição de segmentação, a sequência de bits de informações a ser codificada é dividida nos segmentos p. A sequência de bits de informações a ser codificada pode ser dividida nos p segmentos de cada vez; ou a sequência de bits de informações a ser codificada pode ser dividida nos p segmentos de cada vez e é determinado adicionalmente se os segmentos atendem a condição de segmentação, para determinar se deve continuar a realizar a segmentação. Uma quantidade específica de segmentos que é obtida depois da segmentação e se deve continuar a dividir os segmentos pode ser projetada flexivelmente com base na aplicação real. Em algumas modalidades, pode ser especificado que a sequência de bits de informações a ser codificada pode ser dividida em um máximo de dois segmentos.

[0072] A condição de segmentação do código polar pode ser como a seguir: ou .

[0073] Isto é, o limite para a condição de segmentação está relacionado a um ou ambos de R e K. Por exemplo, a condição de segmentação é ou um equivalente de . Um exemplo específico pode ser ou .

[0074] Alternativamente, a condição de segmentação do código polar pode ser como a seguir: ou .

[0075] Isto é, o limite para a condição de segmentação está relacionado a um ou ambos de R e M. Por exemplo, a condição de segmentação é . Um exemplo específico pode ser .

[0076] Nas fórmulas anteriores, A, B, C, D, E e F são constantes.

[0077] Alternativamente, outra condição pode ser adicionada à forma anterior e uma interseção da forma anterior e a outra condição é usada como uma condição de segmentação. Por exemplo, a condição de segmentação é ou um equivalente de e K ≥ G. Um exemplo específico pode ser ou e .

[0078] Alternativamente, a condição de segmentação pode ser: . Um exemplo específico pode ser e .

[0079] Na condição de segmentação nesta aplicação, se “maior que ou igual a” (≥) for substituído com ‘'maior que”, a condição de segmentação ainda é aplicável.

[0080] Isto é, a condição de segmentação pode ser pelo menos um dentre os seguintes:

[0081] O parâmetro de codificação é um comprimento de código de destino M e o comprimento de código de destino M é maior que um primeiro limite ou o comprimento de código de destino é maior que ou igual a um primeiro limite; ou o parâmetro de codificação é o comprimento K da sequência de bits de informações, e o comprimento K da sequência de bits de informações é maior que um segundo limite ou o comprimento K dos bits de informações a serem codificados é maior que ou igual a um segundo limite.

[0082] O primeiro limite é determinado por pelo menos um dentre uma taxa de código R e o comprimento K da sequência de bits de informações. Por exemplo, o primeiro limite Msegthr é determinado em qualquer uma entre as seguintes maneiras:

𝐴 , , ou 𝑀𝑠𝑒𝑔𝑡ℎ𝑟 = max⁡((𝑅 +

𝐺 𝐵) , 𝑅 ).

[0083] O segundo limite é determinado por pelo menos uma da taxa de código R e o comprimento de código de destino K. Por exemplo, o segundo limite Ksegthr é determinado em qualquer uma entre as seguintes maneiras: , ou .

[0084] Alternativamente, a condição de segmentação pode ser determinada por ambos os parâmetros de codificação M e K. Por exemplo, a condição de segmentação é e K ≥ G. Certamente, a condição de

CK M segmentação pode ser K − D e K > G.

[0085] A, B, C, D, E, F e G são constantes e max é uma função max.

[0086] Em uma modalidade, os valores de A, B, C, D, E, F e G podem ser mostrados na seguinte Tabela 1. Tabela 1

A B C D E F G 160 1000 1000 160 1000 160 360

[0087] Alternativamente, em uma modalidade, os valores de A, B, C, D, E, F e G podem ser mostrados na seguinte Tabela 2 e G pode ser um valor em um intervalo [300, 360] (incluindo dois pontos finais do intervalo). Tabela 2

A B C D E F G 210 750 750 210 750 210 300-360

[0088] Alternativamente, em uma modalidade, os valores de A, B, C, D, E, F e G podem ser, respectivamente, valores em intervalos (incluindo dois pontos finais dos intervalos) mostrados na seguinte Tabela 3. Tabela 3

A B C D E F G 150-180 950-1000 950-1000 150-180 950-1000 150-180 300-360

[0089] Etapa 203: Realizar separadamente a codificação polar nos p segmentos para obter p sequências de bits codificadas.

[0090] Os p segmentos são codificados separadamente para obter p sequências de bits codificadas. Um comprimento total da sequência de bits de informações a ser codificada é K e comprimentos de bits de informações dos p segmentos são K1, K2, … e Kp, respectivamente, onde K = K1 + K2 + ... + Kp.

[0091] Especificamente, comprimentos de código de destino para realizar separadamente a codificação polar nos p segmentos são M1, M2, ... e Mp, respectivamente, onde M = M1 + M2 + ... + Mp e M é o comprimento de código de destino para codificar a sequência de bits de informações a ser codificada. Para uma codificação e maneira da correspondência de taxa de cada campo, consultar as maneiras existentes. Especificamente, os comprimentos de código-mãe N1, N2, ... e Np usados para codificar todos os segmentos são determinados com base em M1, M2, ... e Mp e a codificação polar é realizada em cada segmento.

[0092] Para cada Mi, onde i = 1, 2, …, p, quando Mi > Ni, o comprimento de código-mãe Ni é usado para realizar a codificação polar em um segmento correspondente à Ki, para obter uma sequência de bits codificada do comprimento Ni e uma maneira da correspondência de taxa com base em repetição é subsequentemente usada. Quando Mi < Ni, o comprimento de código-mãe Ni é usado para codificar um segmento correspondente à Ki, para obter uma sequência do comprimento codificada Ni e um esquema da correspondência de taxa com base em encurtamento ou puncionamento é subsequentemente usado.

[0093] Existe uma pluralidade de maneiras de determinar um comprimento de código-mãe N e a seguir são descritas três maneiras:

[0094] (1) Se um comprimento de código-mãe máximo Nmax é especificado em um sistema de comunicações, quando M > Nmax (ou M ≥ Nmax), é determinado o uso de um esquema da correspondência de taxa com base em repetição e N = Nmax. Quando M < Nmax (ou M ≤ Nmax), é determinado o uso de um esquema da correspondência de taxa com base em encurtamento ou puncionamento, para obter uma sequência de bits codificada do comprimento M, onde e representa o arredondamento para cima.

[0095] (2) Um valor adequado para um esquema da correspondência de taxa com base em repetição é preferencialmente selecionado como N, isto é, um valor de N que é menor que um comprimento de código de destino e que atende a uma taxa de código é menor que (ou menor que ou igual a) uma limite de taxa de código Rmin é selecionado. Se um valor de N que atende a condição não for encontrado, um valor de N para encurtamento ou puncionamento é selecionado. Usualmente, o valor é .

[0096] O limite de taxa de código pode ser definido como 1/8, 1/6, 1/4 ou semelhantes. A taxa de código R pode ser calculada de duas maneiras. Uma maneira é R = K/N e a outra maneira é R = K/M. R = K/N é usado como um exemplo. Supondo que o limite de taxa de código seja 1/4, M = 288, K = 40 e um valor de N que atinja K/N é menor que 1/4 é 256, N = 256 seja selecionado. Se K = 80 e um valor de N que seja 2 elevado à potência inteira, que seja menor que ou igual a 256 e puder atender 80/N, seja menor que ou igual a 1/4 não puder ser encontrado, pode ser determinado que = 512.

[0097] (3) Um valor que é menor que um comprimento de código de destino e que atende a , é preferencialmente selecionado como N ou é selecionado de outro modo, onde representa o arredondamento para cima. pode ser um constante, por exemplo, é definido como 1/8, 1/4 ou 3/8. Alternativamente, pode ser um valor relacionado a uma taxa de código de um código-mãe, , R0 = K/N, K é um comprimento de um bloco de informações e usualmente diminui com o aumento de R0. Uma função de δ relacionada à taxa de código R pode ser projetada como δ = β × (1 - R0), onde β é uma constante predefinida. Por exemplo, β pode ser 1/2, 3/8, 1/4, 1/8 ou 1/16. Isto é, δ é um linear função relacionada à R0. R0 maior leva o δ menor, isto é, é repetido repetir uma quantidade menor de bits. Uma função de δ relacionada à taxa de código R pode ser projetada como δ = β × (1 - R0)^2, onde β é uma constante. Por exemplo, β pode ser 1/2. Isto é, δ é uma função quadrática relacionada à R0. R0 maior leva o δ menor, isto é, é permitido repetir uma quantidade menor de bits.

[0098] As três maneiras são aplicáveis para a seleção de um comprimento de código-mãe de uma sequência de bits de informações a ser codificada e também são aplicáveis para a seleção de comprimentos de código- mãe de segmentos obtidos depois da segmentação. Alternativamente, um valor mínimo pode ser selecionado, como um valor final de N, a partir de valores de N determinados em qualquer duas ou três das maneiras anteriores. Se N = 2n, em uma modalidade, n = min{n1, n2, nmax}, onde n1, n2 e nmax são determinados separadamente da seguinte maneira: E  ( 9 / 8 )  2(  log 2 E  −1)

[0099] Se e K / M  9 / 16 , n1 = log 2 E  − 1 ; de outro modo, n1 = log 2 E  . n2 = log 2 (K / Rmin ) e Rmin = 1 / 8 . nmax = Log2Nmax.

[0100] Depois da etapa 203, o método pode incluir adicionalmente a seguinte etapa:

[0101] 204. Corresponder separadamente aos segmentos p.

[0102] Especificamente, se um comprimento de código de destino Mi de cada segmento é maior que um comprimento de código-mãe Ni, pelo menos alguns bits em uma sequência de bits codificada do comprimento Ni são repetidos, para obter uma sequência de bits codificada do comprimento Mi. Se um comprimento de código de destino Mi de cada segmento for menor que ou igual a um comprimento de código-mãe Ni, um esquema de correspondência de taxa com base em puncionamento ou encurtamento é usado para deletar um bit codificado em uma localização de puncionamento ou uma localização de encurtamento, para obter uma sequência de bits codificada do comprimento Mi.

[0103] Todas as sequências de bits codificadas obtidas depois da correspondência de taxa precisam ser concatenadas, para obter uma sequência de bits codificada do comprimento M. Depois da codificação polar, existe um processo de intercalação além d correspondência de taxa. A concatenação pode ser realizada antes da intercalação ou pode ser realizada depois da intercalação. Uma maneira de concatenação pode ser concatenação sequencial ou concatenação de entrelaçamento.

[0104] Para garantir o desempenho na modulação de ordem superior e um canal de desvanecimento, um intercalador de canal é projetado (para um canal de enlace ascendente ou um canal de enlace descendente) depois da correspondência de taxa. Para melhorar uma taxa de sucesso de decodificação de um código polar segmentado em um canal de desvanecimento, especialmente quando um segmento é severamente desvanecido, dois segmentos do código polar podem ser combinados em uma maneira de concatenação de entrelaçamento depois de ser codificada. Isto garante que os dois segmentos passem aproximadamente através do mesmo canal. Depois da concatenação de entrelaçamento, os dois segmentos têm a mesma confiabilidade do bit de modulação e uma profundidade de intercalação original pode ser mantida.

[0105] A FIG. 3 e FIG. 4 são diagramas esquemáticos de processos de codificação com base em segmentação. Por exemplo, dois segmentos (um segmento 0 e um segmento 1) são obtidos através de divisão e K inclui um comprimento CRC. Isto é, antes da segmentação mostrada na FIG. 3 e FIG. 4, um processo de adição CRC pode ser incluído (não mostrado na figura). Na FIG. 3, depois da correspondência de taxa, os dois segmentos são intercalados separadamente; em seguida, os dois segmentos são concatenados e depois transmitidos por meio do uso de um canal. A concatenação é realizada depois da intercalação, de modo que desempenho do intercalador existente não seja destruído. Uma maneira de concatenação pode ser concatenação sequencial ou concatenação de entrelaçamento.

[0106] Na FIG. 4, depois da correspondência de taxa, os dois segmentos são primeiro concatenados e, em seguida, uma sequência concatenada é intercalada. Esta maneira requer apenas um intercalador e, portanto, é fácil de implementar. Similarmente, um maneira de concatenação de segmento pode ser concatenação sequencial ou concatenação de entrelaçamento.

[0107] Na FIG. 3 e FIG. 4, K+ e K- representam os comprimentos dos dois segmentos (o segmento 0 e o segmento 1) obtidos através de divisão e os comprimentos de código de destino correspondentes aos dois segmentos podem ser denotados como M+ e M-. Os comprimentos K+ e K- e os comprimentos de código de destino M+ e M- são equivalentes aos comprimentos K1 e K2 descritos acima e os comprimentos de código de destino M1 e M2 descritos acima, exceto pelo fato de serem marcados por meio do uso de diferente símbolos. Durante a aplicação real, outras marcas podem ser usadas. Por exemplo, K0 e K1 representam os comprimentos do segmento 0 e do segmento 1 e M0 e M1 representam os comprimentos de código de destino correspondentes aos dois segmentos.

[0108] A concatenação sequencial indica que os bits do segmento 0 e bits do segmento 1 são combinados sequencialmente em uma sequência. Os bits do segmento 0 codificado e com correspondência de taxa são denotados como a0, a1, …, aM0 - 1 e os bits do segmento 1 codificado e com correspondência de taxa são denotados como b0, b1, …, bM1 - 1. Neste caso, os bits obtidos depois da concatenação sequencial são a0, a1, …, aM0 - 1, b0, b1, … bM1 - 1.

[0109] A concatenação de entrelaçamento indica que os bits do segmento 0 e os bits do segmento 1 são combinados em uma sequência através do entrelaçamento de acordo com uma regra pré-determinada. Um regra de concatenação entrelaçada pode ser representada de várias maneiras. A concatenação entrelaçada bit a bit (concatenação de entrelaçamento bit a bit) indica que a combinação é realizada através do entrelaçamento em uma base por bit. Como mostrado na FIG. 18, os bits obtidos depois da concatenação de entrelaçamento bit a bit são a0, b0, a1, b1, …, aM0 - 1, bM1 - 1.

[0110] Os bits codificados de cada segmento são denotados como erk, onde r é um número de sequência do segmento, r = 0, …, p - 1, p é uma quantidade de segmentos obtida através de divisão, k = 0, …, E - 1 e E é uma quantidade de bits de um segmento r. Neste caso, os bits codificados obtidos depois da concatenação são fk, onde k = 0, …, G - 1 e G é uma quantidade de bits codificados obtidos depois da concatenação. Uma implementação da concatenação de entrelaçamento bit a bit pode ser representada a seguir por meio do uso do pseudocódigo: Definir k = 0 e j = 0 enquanto j < E Definir r = 0 enquanto r < p fk = erj k=k+1 r=r+1 terminar enquanto j=j+1 terminar enquanto

[0111] Se p = 2, isto é, dois segmentos são obtidos através de divisão, um segmento 0 é representado como vk(0) e um segmento 1 é representado como vk(1), onde k = 0, ..., M/2 e os bits codificados obtidos depois da concatenação são representados como w, uma implementação da concatenação de entrelaçamento bit a bit pode ser representada a seguir por meio do uso de pseudocódigo: w2k = vk(0), k = 0, ..., M/2 w2k + 1 = vk(1), k = 0, ..., M/2

[0112] Alternativamente, a maneira de concatenação de entrelaçamento pode estar relacionada a uma ordem de modulação. Por exemplo, um intervalo de entrelaçamento pode ser uma ordem de modulação. Isto implementa a concatenação de entrelaçamento em um nível de um símbolo de modulação.

[0113] Se um esquema de modulação é BPSK, uma ordem de modulação é 1 e os bits obtidos depois de concatenação de entrelaçamento podem ser a0, b0, a1, b1, …, aM0 - 1, bM1 - 1. Se um esquema de modulação é QPSK, uma ordem de modulação é 2 e a cada 2 bits são modulados em um símbolo. Os bits obtidos depois da concatenação de entrelaçamento em intervalos de 2 bits podem ser a0, a1, b0, b1, …, aM0 - 2, aM0 - 1, bM1 - 2, bM1 - 1. Isto implementa o entrelaçamento em um nível de um único símbolo de modulação: Sa0, Sb0, Sa2, Sb2, …, onde Sai representa um símbolo obtido depois de um segmento 0 ser modulado e Sbi representa um símbolo obtido depois de um segmento 1 ser modulado. Alternativamente, os bits obtidos depois da concatenação intercalada podem ser a0, a1, a2, a3, b1, b2, b3, b4, …, aM0 - 4, aM0 - 3, aM0 - 2, aM0 - 1, bM1 - 4, bM1 - 3, bM1 - 2, bM1 - 1. Isto implementa o entrelaçamento em um nível de dois símbolos de modulação: Sa0, Sa1, Sb0, Sb1, …. Alternativamente, a concatenação de entrelaçamento pode ser realizada em um nível de uma quantidade maior de símbolos de modulação.

[0114] Se um esquema de modulação for 16QAM, uma ordem de modulação é 4 e os bits obtidos depois da concatenação de entrelaçamento podem ser a0, a1, a2, a3, b0, b1, b2, b3, …, aM0 - 4, aM0 - 3, aM0 - 2, aM0 - 1, bM1 - 4, bM1 - 3, bM1 - 2, bM1 - 1. Alternativamente, a concatenação de entrelaçamento é realizada em um nível de uma quantidade maior de símbolos de modulação.

[0115] Se um esquema de modulação for 64QAM, uma ordem de modulação é 6 e os bits obtidos depois da concatenação de entrelaçamento podem ser a0, a1, a2, a3, a4, a5, b0, b1, b2, b3, b4, b5, …, aM0 - 6, aM0 - 5, aM0 - 4, aM0 - 3, aM0 - 2, aM0 - 1, bM1 - 6, bM1 - 5, bM1 - 4, bM1 - 3, bM1 - 2, bM1 - 1. Alternativamente, concatenação de entrelaçamento é realizada em um nível de uma quantidade maior de símbolos de modulação.

[0116] A concatenação de entrelaçamento nesta modalidade deste pedido pode ser implementada por meio do uso de um intercalador de linha-

coluna.

[0117] A ação de segmentação na etapa 202 não é necessariamente exigida e os segmentos podem ser obtidos através de divisão antecipadamente. Portanto, alternativamente, o método de codificação nesta modalidade deste pedido pode incluir: obter uma sequência de bits de informações a ser codificada, onde a sequência de bits de informações a ser codificada inclui segmentos p e um parâmetro de codificação para a codificação polar atende a uma condição de segmentação predefinida; e realizar separadamente a codificação polar nos p segmentos para obter p sequências de bits codificadas, onde p é um número inteiro maior que 1. Uma sequência e um método para realizar a correspondência de taxa, intercalação e concatenação nas p sequências de bits codificadas são os mesmos como àqueles descritos acima.

[0118] Como mostrado na FIG. 19, se o parâmetro de codificação não atender à condição de segmentação predefinida, a codificação com base em segmentação não é realizada. Em vez disso, um comprimento de código-mãe N e uma maneira da correspondência de taxa correspondente são determinados de uma maneira existente e a etapa 207 é realizada. Etapa 207: Realizar a codificação polar no bit de informações a ser codificado por meio do uso de um comprimento de código-mãe N e usar um esquema de correspondência de taxa com base em repetição, puncionamento ou encurtamento.

[0119] A FIG. 5 é um fluxograma esquemático de um método de decodificação de acordo com uma modalidade deste pedido. O método inclui as seguintes etapas.

[0120] 501. Obter uma sequência LLR de razão de log- verossimilhança correspondente aos bits a serem decodificados.

[0121] Ao receber uma sequência de bits codificada enviada por um codificador, um decodificador obtém a sequência LLR de razão de log- verossimilhança correspondente aos bits a serem decodificados.

[0122] 502. Deconcatenar a sequência LLR se um parâmetro de codificação atender a uma condição de segmentação predefinida, para obter as sequências LLR de segmentos p. Correspondendo ao codificador, se o codificador usar a codificação com base em segmentação, o decodificador usa um método de decodificação com base em segmentação. A deconcatenação refere-se à divisão da sequência LLR em p segmentos em uma maneira reversa àquela da concatenação do codificador, onde p é um número inteiro maior que ou igual a 2, os comprimentos dos p segmentos são M1, M2, ... e Mp, respectivamente e M = M1 + M2 + ... + Mp.

[0123] Se o codificador usar uma maneira da correspondência de taxa, o método de decodificação pode incluir adicionalmente a descorrespondência de taxa. Para detalhes, consultar a etapa 503.

[0124] 503. Descorresponder separadamente a taxa dos p segmentos obtidos através de divisão na etapa 502. Especificamente, os comprimentos de código-mãe N1, N2, ... e Np de todos os segmentos são determinados separadamente. Um comprimento de código-mãe N de cada segmento e uma maneira da correspondência de taxa correspondente são determinados de acordo com uma regra acordada. Um método específico é compatível com o usado pelo codificador. Para o método, consultar as três maneiras descritas na etapa 202 no procedimento.

[0125] Para cada Mi, onde i = 1, 2, …, p, quando Mi > Ni, é determinado que uma extremidade de transmissão realize a correspondência de taxa de uma maneira repetitiva. Neste caso, os LLRs nas localizações de repetição são combinados para obter uma sequência LLR correspondente à taxa do comprimento Ni. Quando Mi ≤ Ni, é determinado que uma extremidade de transmissão realize a correspondência de taxa de uma maneira de encurtamento ou puncionamento. Neste caso, um LLR em uma localização de puncionamento ou encurtamento é restaurado (definido como um valor fixo acordado), para obter uma sequência LLR correspondente à taxa do comprimento Ni.

[0126] 504. Realizar separadamente a decodificação da lista de cancelamentos sucessivos (Successive Cancellation List, SCL) nos segmentos p, para obter separadamente os resultados de decodificação dos p segmentos. Especificamente, a decodificação SCL é realizada com base nos LLRs com correspondência de taxa dos p segmentos, para obter os resultados de decodificação p.

[0127] 505. Combinar os resultados de decodificação, dos p segmentos, que são obtidos na etapa 504, e emitem uma sequência de bits decodificada final.

[0128] Opcionalmente, depois que os p segmentos são obtidos através de divisão na etapa 502, cada um dos p segmentos cujo parâmetro de codificação atende a condição predefinida é dividido adicionalmente em p segmentos e, em seguida, a correspondência de taxa e a decodificação são realizadas separadamente nos p segmentos para obter os resultados de decodificação dos p segmentos e os resultados de decodificação dos p segmentos são combinados.

[0129] De acordo com o método de codificação e o método de decodificação nas modalidades desta pedido, os p segmentos podem ser segmentos iguais. Por exemplo, se um comprimento total de uma sequência de bits a ser codificada for K, um comprimento de cada segmento é K/p e correspondentemente, um comprimento de código de destino de cada segmento é M/p. Se K e M forem indivisíveis, K e M são levemente ajustados. Isto é especificamente correspondente a um caso do codificador. Dependendo de diferentes tipos de métodos de codificação polar, uma sequência de bits de informações a ser codificada pode incluir apenas uma sequência de bits de informações a ser codificada ou pode incluir um bloco de informações e um bit CRC.

[0130] Se o codificador tiver um processo de intercalação, um decodificador tem um processo de desintercalação. Um processo e uma sequência de deconcatenação (de-concatenation) e desintercalação são reversos aos da concatenação e intercalação do codificador. Em um exemplo, como mostrado na FIG. 6, a decodificação CA-SCL e p = 2 são usados como um exemplo. Uma sequência LLR é primeiro deconcatenada para obter dois segmentos e, em seguida, a desintercalação é realizada separadamente nos dois segmentos. Opcionalmente, a descorrespondência de taxa (não mostrada na figura) é realizada adicionalmente depois da desintercalação e, em seguida, a decodificação SCL é realizada separadamente nos dois segmentos. Um resultado de decodificação (lista de candidatos) de cada segmento é emitido, os resultados de decodificação dos dois segmentos são combinados e uma verificação CRC é realizada em um resultado de decodificação combinado para obter um resultado de decodificação final. Como mostrado na FIG. 7, a desintercalação é realizada primeiro e, em seguida, a sequência LLR desintercalada é deconcatenada, para obter dois segmentos. Opcionalmente, a descorrespondência de taxa (não mostrada na figura) é realizada adicionalmente depois da deconcatenação e, em seguida, a decodificação SCL é realizada separadamente nos dois segmentos. Um resultado de decodificação (lista de candidatos) de cada segmento é emitidos, os resultados de decodificação dos dois segmentos são combinados e uma verificação CRC é realizada em um resultado de decodificação combinado para obter um resultado de decodificação final. A deconcatenação é um processo reverso à concatenação. Para detalhes, consultar o conteúdo descrito no método de codificação.

[0131] Nesta aplicação, o descrito “se M é maior que um comprimento de código-mãe N” pode ser representado por meio do uso de uma maneira equivalente: “se é maior que um comprimento de código-mãe N”. Pelo fato de que o comprimento de código-mãe é 2 elevado à potência inteira, em termos de efeitos, “ é maior que um comprimento de código-mãe N” inevitavelmente leva a “M é maior que um comprimento de código-mãe N”. Inversamente, se “M é maior que um comprimento de código-mãe N”, pode ser inevitavelmente derivado de “ é maior que um comprimento de código- mãe N”. representa o arredondamento para cima.

[0132] A FIG. 8 é um diagrama esquemático da comparação de desempenho de decodificação entre a codificação polar CA e a codificação polar CA com base em segmentação em diferentes taxas de código. Na FIG. 8, uma linha sólida representa o desempenho de decodificação do uso da codificação polar CA com base em segmentação e uma linha tracejada representa o desempenho de decodificação do usando da codificação polar CA normal. Na FIG. 8, em uma direção de eixo vertical, uma curva mais perto de um eixo horizontal corresponde a um menor valor da taxa de código R. Pode ser aprendido que, em uma mesma taxa de código, o desempenho de decodificação da codificação com base em segmentação é melhor do que o desempenho de decodificação do código polar CA normal. Os parâmetros dos resultados da simulação são mostrados na tabela 4. Tabela 4 Parâmetros de Simulação (Simulation Parameters) Canal AWGN Esquema de QPSK modulação Comprimento 11

CRC Maneira de Segmentação igual (Equal segmentation): Kseg = ceil(K/2) segmentação e Mseg = ceil(M/2) Parâmetro de Decodificação não baseada em segmentação: decodificação decodificação CA-SCL, onde lista = 8. Decodificação com base em segmentação: decodificação SCL, onde lista = 8 e uma verificação CRC é realizada em oito trajetos ótimos combinados K (incluindo um 300:10:600 (de 300 a 600 em intervalos de 10) CRC) Taxa de código 0,1:0,02:0,28, 0,32:0,04:0,4, 0,5 (de 0,1 a 0,32 em (R = K/M) intervalos de 0,02; de 0,32 a 0,4 em intervalos de 0,04; 0,5) Nmax 1024

[0133] O puncionamento descrito nas modalidades deste pedido inclui puncionamento quase uniforme (Quasi-Uniform Puncture, QUP para abreviação). É primeiro determinado que um comprimento de código-mãe é 2 elevado à potência inteira e é maior que ou igual a um comprimento de código de destino e, em seguida um padrão de puncionamento (uma localização de puncionamento) é determinado pelo comprimento de código-mãe e o comprimento de código de destino. O padrão de puncionamento pode ser representado por meio do uso de uma sequência binária . É determinado que “0” representa uma localização de puncionamento e “1” representa uma localização de não puncionamento. Uma capacidade de canal correspondente à localização de puncionamento é definida como 0 (ou uma probabilidade de erro é definida como 1 ou uma razão de sinal para áudio SNR é definida como infinitesimal); uma evolução de densidade, aproximação Gaussiana ou método de ajuste linear é usado para calcular a confiabilidade de canais polarizados e a confiabilidade é armazenada; e uma localização de bits de informações e uma localização de bit fixo (bit congelado) são determinadas. O codificador deleta um bit codificado em uma localização de puncionamento, para obter um código polar.

[0134] De acordo com o esquema de encurtamento de código polar

(Shorten) descrito nesta aplicação, é determinado que um comprimento de código-mãe é 2 elevado à potência inteira e é maior que ou igual a um comprimento de código de destino. Um bit codificado em uma localização de encurtamento (Shorten) está relacionado apenas a um bit fixo. O processo inclui: calcular a confiabilidade de canais polarizados com base em um código-mãe; e, em seguida, determinar uma localização de encurtamento, colocando um bit fixo em um canal polarizado correspondente, determinar uma localização de bits de informações e uma localização de bit congelado (bit fixo) a partir de canais polarizados remanescentes com base na confiabilidade e deletar um bit codificado em uma localização de encurtamento, para obter um código polar, implementando, desse modo, a correspondência de taxa. De acordo com a codificação com base em encurtamento e o esquema de correspondência de taxa, a confiabilidade de um canal polarizado não precisa ser recalculada com base em uma localização de encurtamento. Em vez disso, um bit fixo é meramente colocado em um canal polarizado correspondente à localização de encurtamento. Portanto, a complexidade de construção do código polar é bastante reduzida.

[0135] A FIG. 9 é um diagrama estrutural esquemático de um aparelho de codificação 900 de acordo com este pedido. O aparelho de codificação 900 inclui uma unidade de obtenção 901, uma unidade de segmentação 902 e uma unidade de codificação 903.

[0136] A unidade de obtenção 901 é configurada para obter uma sequência de bits de informações a ser codificada.

[0137] A unidade de segmentação 902 é configurada para dividir a sequência de bits de informações a ser codificada em p segmentos, se um parâmetro de codificação atender a uma condição de segmentação predefinida, onde p é um número inteiro maior que 1. Para a condição de segmentação e uma maneira de segmentação, consultar o conteúdo descrito no método de codificação nesta aplicação.

[0138] A unidade de codificação 903 é configurada para realizar separadamente a codificação polar nos p segmentos para obter p sequências de bits codificadas. O aparelho de codificação pode ter unidades de codificação p 903, configuradas para codificar separadamente os p segmentos em paralelo. Como mostrado na FIG. 3 e FIG. 4, o aparelho de codificação inclui duas unidades de codificação polares. Alternativamente, uma unidade de codificação 903 pode ser configurada para codificar sequencialmente e separadamente os segmentos p.

[0139] Opcionalmente, o aparelho de codificação 900 inclui adicionalmente uma unidade da correspondência de taxa 904, configurada para corresponder à taxa separadamente dos resultados de codificação p, para obter p sequências de bits codificadas cujos comprimentos são comprimentos de código de destino dos segmentos. O aparelho de codificação pode ter unidades de correspondência de taxa p 904, configuradas para corresponder à taxa separadamente de p segmentos em paralelo. Como mostrado na FIG. 3 e FIG. 4, o aparelho de codificação inclui duas unidades de correspondência de taxa. Alternativamente, uma unidade da correspondência de taxa pode ser configurada para corresponder à taxa sequencialmente e separadamente dos p segmentos.

[0140] Opcionalmente, o aparelho de codificação 900 inclui adicionalmente uma unidade de intercalação 905 e uma unidade de concatenação 906. Como mostrado na FIG. 3 e FIG. 4, a intercalação e concatenação podem ser realizadas em diferentes sequências. A unidade de intercalação 905 e a unidade de concatenação 906 podem ser configuradas diferentemente dependendo de diferentes sequências.

[0141] Por exemplo, na FIG. 3, a intercalação é realizada antes da concatenação. Neste caso, a unidade de intercalação 905 é configurada para intercalar separadamente os p segmentos correspondentes à taxa. O aparelho de codificação 900 pode incluir uma unidade de intercalação 905, configurada para intercalar sequencialmente e separadamente os segmentos p; ou pode incluir unidades de intercalação p 905, configuradas separadamente para intercalar os p segmentos em paralelo. A unidade de concatenação é configurada para concatenar os p segmentos intercalados. Uma maneira de concatenação pode ser a concatenação sequencial ou concatenação de entrelaçamento e um método de concatenação específico é o mesmo como o descrito no método de codificação descrito acima.

[0142] Por exemplo, na FIG. 4, concatenação é realizada antes da intercalação. Neste caso, a unidade de concatenação 906 é configurada para concatenar os p segmentos correspondentes à taxa. Uma maneira de concatenação pode ser concatenação sequencial ou concatenação de entrelaçamento e um método de concatenação específico é o mesmo como o descrito no método de codificação descrito acima. A unidade de intercalação 905 é configurada para intercalar uma sequência codificada concatenada. Neste caso, apenas uma unidade de intercalação 905 é exigida.

[0143] A unidade de segmentação 902 não é necessariamente exigida. Alternativamente, o aparelho de codificação 900 pode incluir: uma unidade de obtenção 901, configurada para obter uma sequência de bits de informações a ser codificada, onde a sequência de bits de informações a ser codificada inclui segmentos p e um parâmetro de codificação para a codificação polar atende a uma condição de segmentação predefinida; e uma unidade de codificação 903, configurada para realizar separadamente a codificação polar nos p segmentos para obter p sequências de bits codificadas, onde p é um número inteiro maior que 1. Uma sequência e um método que realizam a correspondência de taxa, intercalação e concatenação nas p sequências de bits codificadas são os mesmos como os descritos acima.

[0144] A FIG. 10 é um diagrama estrutural esquemático de outro aparelho de codificação 1000 de acordo com este pedido. O aparelho de codificação 1000 inclui: uma memória 1001, configurada para armazenar um programa; e um processador 1002, configurado para: executar o programa armazenado na memória 1001; e quando o programa é executado, obter uma sequência de bits de informações a ser codificada; dividir a sequência de bits de informações a ser codificada em p segmentos se um parâmetro de codificação atender a uma condição de segmentação predefinida; e realizar separadamente a codificação polar nos p segmentos para obter p sequências de bits codificadas, onde p é um número inteiro maior que 1.

[0145] A ação de segmentação é opcional. Portanto, o processador 1002 pode ser configurado para: executar o programa armazenado na memória 1001; e quando o programa é executado, obter uma sequência de bits de informações a ser codificada, onde a sequência de bits de informações a ser codificada inclui segmentos p e um parâmetro de codificação para a codificação polar atende a uma condição de segmentação predefinida; e realizar separadamente a codificação polar nos p segmentos para obter p sequências de bits codificadas, onde p é um número inteiro maior que 1.

[0146] Opcionalmente, o processador 1002 é configurado adicionalmente para: corresponder à taxa separadamente das p sequências de bits codificadas, intercalar separadamente os p segmentos correspondentes à taxa e concatenar os p segmentos intercalados. Alternativamente, o processador 1002 é configurado adicionalmente para: corresponder à taxa separadamente das p sequências de bits codificadas, concatenar os p segmentos correspondentes à taxa e intercalar uma sequência de bits concatenada.

[0147] O aparelho de codificação na FIG. 10 pode incluir adicionalmente um transmissor (não mostrado na figura), configurado para enviar a sequência de bits codificadas obtida pelo processador.

[0148] A FIG. 11 é um diagrama estrutural esquemático de outro aparelho de codificação 1100 de acordo com este pedido. O aparelho de codificação 1100 inclui: pelo menos uma extremidade de entrada 1101, configurada para receber uma sequência de bits de informações a ser codificada; um processador de sinal 1102, configurado para: obter a sequência de bits de informações a ser codificada; dividir a sequência de bits de informações a ser codificada em p segmentos se um parâmetro de codificação atender a uma condição de segmentação predefinida; e realizar separadamente a codificação polar nos p segmentos para obter p sequências de bits codificadas, onde p é um número inteiro maior que 1; e pelo menos uma unidade de saída 1103, configurada para emitir as p sequências de bits codificadas obtidas pelo processador de sinal.

[0149] A ação de segmentação é opcional. Portanto, o processador de sinal 1002 pode ser configurado para: obter a sequência de bits de informações a ser codificada, onde a sequência de bits de informações a ser codificada inclui segmentos p e um parâmetro de codificação para a codificação polar atende a uma condição de segmentação predefinida; e realizar separadamente a codificação polar nos p segmentos para obter p sequências de bits codificadas, onde p é um número inteiro maior que 1.

[0150] Opcionalmente, o processador de sinal 1302 é configurado adicionalmente para: corresponder à taxa separadamente das p sequências de bits codificadas, intercalar separadamente os p segmentos correspondentes à taxa e concatenar os p segmentos intercalados. Alternativamente, o processador de sinal 1302 é configurado adicionalmente para: corresponder à taxa separadamente das p sequências de bits codificadas, concatenar os p segmentos correspondentes à taxa e intercalar uma sequência de bits intercalada.

[0151] O aparelho de codificação na FIG. 11 pode incluir adicionalmente um transmissor (não mostrado na figura), configurado para enviar a sequência de bits codificada de um comprimento M que é emitida por pelo menos uma unidade de saída.

[0152] Os aparelhos de codificação na FIG. 9 à FIG. 11 nesta aplicação, cada um pode ser qualquer dispositivo tendo uma função de comunicação sem fio, por exemplo, um ponto de acesso, uma estação, equipamento de usuário ou uma estação de base. Para uma função executada por cada componente no aparelho de codificação e um método de execução específico da função, consultar o conteúdo relacionado na modalidade do método de codificação. Os detalhes não são descritos neste relatório novamente.

[0153] A FIG. 12 é um diagrama estrutural esquemático de um aparelho de decodificação 1200 de acordo com este pedido. O aparelho de decodificação 1200 inclui uma unidade de obtenção 1201, uma unidade de deconcatenação 1202, uma unidade de decodificação 1205 e uma unidade de combinação 1206.

[0154] A unidade de obtenção 1201 é configurada para obter uma sequência LLR de razão de log-verossimilhança correspondente aos bits a serem decodificados.

[0155] A unidade de deconcatenação é configurada para deconcatenar a sequência LLR se um parâmetro de codificação atender a uma condição de segmentação predefinida, para obter as sequências LLR de segmentos p, onde p é um número inteiro maior que 1.

[0156] A unidade de decodificação 1205 é configurada para realizar separadamente a decodificação de SCL nas sequências LLR dos p segmentos, para obter os resultados de decodificação dos p segmentos. O aparelho de decodificação 1200 pode ter unidades de decodificação p 1205, configuradas para realizar separadamente a decodificação de SCL nas sequências LLR dos p segmentos em paralelo; ou pode ter apenas uma unidade de decodificação 1205, configurada para realizar sequencialmente e separadamente a decodificação SCL nas sequências LLR dos p segmentos.

[0157] A unidade de combinação 1206 é configurada para: combinar os resultados de decodificação, dos p segmentos, que são obtidos pela unidade de decodificação 1205 e a emissão de uma sequência de bits decodificada.

[0158] Opcionalmente, o aparelho de decodificação inclui adicionalmente uma unidade de desintercalação 1203 e uma unidade de desassociação de taxa 1204. Correspondendo a um codificador, a desintercalação e deconcatenação podem ser realizada em diferentes sequências. Por exemplo, na FIG. 6, uma sequência LLR é deconcatenada e, em seguida, desintercalada. Neste caso, a unidade de desintercalação 1203 é configurada para desintercalar separadamente as sequências LLR deconcatenadas dos p segmentos e a unidade de descorrespondência de taxa 1204 é configurada para descorresponder à taxa separadamente dos p segmentos desintercalados. O aparelho de decodificação 1200 pode incluir uma unidade de desintercalação 1203, configurada para desintercalar sequencialmente e separadamente as sequências LLR dos p segmentos; ou pode incluir p unidades de desintercalação, configuradas para desintercalar separadamente as sequências LLR dos p segmentos em paralelo. O aparelho de decodificação 1200 pode incluir uma unidade de descorrespondência de taxa 1204, configurada para descorresponder à taxa sequencialmente e separadamente das sequências LLR dos p segmentos; ou pode incluir as unidades de descorrespondência de taxa p, configuradas para descorresponder à taxa separadamente das sequências LLR dos p segmentos em paralelo.

[0159] Por exemplo, na FIG. 7, uma sequência LLR é desintercalada e, em seguida, deconcatenada. Neste caso, a unidade de desintercalação 1203 é configurada para desintercalar a sequência LLR obtida. Neste caso, apenas uma unidade de desintercalação 1203 é exigida. A unidade de deconcatenação é configurada para deconcatenar a sequência LLR desintercalada.

[0160] A FIG. 13 é um diagrama estrutural esquemático de um aparelho de decodificação 1300 de acordo com este pedido. O aparelho de decodificação 1300 inclui: uma memória 1301, configurada para armazenar um programa; e um processador 1302, configurado para: executar o programa armazenado na memória; e quando o programa é executado, obter uma sequência LLR de razão de log-verossimilhança correspondente aos bits a serem decodificados; deconcatenar a sequência LLR se um parâmetro de codificação atender a uma condição de segmentação predefinida, para obter as sequências LLR de segmentos p; realizar separadamente a decodificação SCL nas sequências LLR dos p segmentos, para obter os resultados de decodificação dos p segmentos; e combinar os resultados de decodificação dos p segmentos e a emissão de uma sequência de bits decodificada, onde p é um número inteiro maior que 1.

[0161] Opcionalmente, o processador 1302 é configurado adicionalmente para: desintercalar as sequências LLR deconcatenadas dos p segmentos; descorresponder à taxa dos p segmentos desintercalados; realizar separadamente a decodificação SCL nas sequências LLR sem correspondência de taxa dos p segmentos, para obter os resultados de decodificação dos p segmentos; e combinar os resultados de decodificação dos p segmentos e a emissão de uma sequência de bits decodificada, onde p é um número inteiro maior que 1. Alternativamente, o processador 1302 é configurado adicionalmente para: desintercalar a sequência LLR obtida; deconcatenar a sequência LLR desintercalada; descorresponder à taxa dos p segmentos deconcatenados; realizar separadamente a decodificação SCL nas sequências LLR sem correspondência de taxa dos p segmentos, para obter os resultados de decodificação dos p segmentos; e combinar os resultados de decodificação dos p segmentos e a emissão de uma sequência de bits decodificada, onde p é um número inteiro maior que 1.

[0162] A FIG. 14 é um diagrama estrutural esquemático de um aparelho de decodificação 1400 de acordo com este pedido. O aparelho de decodificação 1400 inclui: pelo menos uma extremidade de entrada 1401, configurada para receber razões de log-verossimilhança LLR correspondentes aos bits a serem codificados; um processador de sinal 1402, configurado para: obter a sequência LLR de razão de log-verossimilhança correspondente ao bits a serem codificados; deconcatenar a sequência LLR se um parâmetro de codificação atender a uma condição de segmentação predefinida, para obter as sequências LLR de segmentos p; realizar separadamente a decodificação SCL nas sequências LLR dos p segmentos, para obter os resultados de decodificação dos p segmentos; e combinar os resultados de decodificação dos p segmentos e a emissão de uma sequência de bits decodificada, onde p é um número inteiro maior que 1; e pelo menos uma unidade de saída 1403, configurada para emitir o sequência de bits decodificada obtida pelo processador de sinal.

[0163] Opcionalmente, o processador de sinal 1402 é configurado para: desintercalar as sequências LLR deconcatenadas dos p segmentos; descorresponder à taxa dos p segmentos desintercalados; e realizar separadamente a decodificação SCL nas sequências LLR sem correspondência de taxa dos p segmentos. Alternativamente, o processador de sinal 1402 é configurado para: se o parâmetro de codificação atender à condição de segmentação predefinida, desintercalar a sequência LLR obtida antes de de- concatenação; deconcatenar a sequência LLR desintercalada; descorresponder à taxa dos p segmentos desintercalados; e realizar separadamente a decodificação SCL nas sequências LLR sem correspondência de taxa dos p segmentos.

[0164] Os aparelhos de decodificação na FIG. 12 à FIG. 14 nesta aplicação, cada um pode ser qualquer dispositivo tendo uma função de comunicação sem fio, por exemplo, um ponto de acesso, uma estação, equipamento de usuário, um dispositivo terminal ou uma estação de base. Para uma função executada por cada componente no aparelho de decodificação e um método de execução específico da função, consultar as partes relacionadas na FIG. 5 à FIG. 7 e as modalidades na FIG. 3 à FIG. 6 e FIG. 8 à FIG. 10. Os detalhes não são descritos neste relatório novamente.

[0165] Em alguns casos, um aparelho de comunicações em um sistema de comunicações tem tanto uma função de envio quanto uma função de recebimento e podem ser usadas tanto como uma extremidade de transmissão para enviar informações para uma extremidade de recebimento quanto como uma extremidade de recebimento para receber informações enviadas por uma extremidade de transmissão. Portanto, o aparelho de comunicações tem tanto uma função de codificação quanto uma função de decodificação. O aparelho de comunicações pode ser configurado como um sistema de processamento geral, por exemplo, é referido coletivamente como um chip. O sistema de processamento geral inclui um ou mais microprocessadores que fornecem funções do processador e uma memória externa que fornece pelo menos uma parte de uma mídia de armazenamento. Todos estes componentes podem ser conectados a outro outros circuitos de suporte por meio do uso de uma arquitetura de barramento externa.

[0166] O aparelho de comunicações pode incluir um ASIC (circuito integrado específico da aplicação) tendo um processador, uma interface de barramento e uma interface de usuário; e pelo menos uma parte de uma mídia de armazenamento integrada em um único chip. Alternativamente, o aparelho de comunicação é implementado por meio do uso de um ou mais FPGAs (arranjo de portas programáveis), um PLD (dispositivo lógico programável), um controlador, uma máquina de estado, lógica de portas, um componente de hardware discreto, qualquer outro circuito apropriado, um circuito capaz de executar funções descritas em toda esta aplicação ou qualquer combinação dos mesmos.

[0167] A FIG. 15 mostra um sistema de comunicações sem fio ao qual uma modalidade deste pedido pode ser aplicada. O sistema de comunicações sem fio pode incluir pelo menos um dispositivo de rede e o dispositivo de rede se comunica com um ou mais dispositivos terminais. O dispositivo de rede pode ser uma estação de base, pode ser um dispositivo obtido depois de uma estação de base e um controlador da estação de base são integrados ou pode ser outro dispositivo tendo uma função de comunicação similar.

[0168] O sistema de comunicações sem fio descrito nesta modalidade deste pedido inclui mas não é limitado a: um sistema de Internet das Coisas de Banda Estreita (Narrowband Internet of Things, NB-IoT); um sistema de Evolução a Longo Prazo (Long Term Evolution, LTE); três cenários principais de aplicação de um sistema de comunicações móveis 5G da próxima geração: banda larga móvel aprimorada (Enhanced Mobile Broadband, eMBB), comunicações ultra confiáveis e de baixa latência (ultra-reliable e low latency communications, URLLC), e comunicações tipo massivas (massive machine type communications, mMTC); ou um futuro novo sistema de comunicações.

[0169] O dispositivo terminal descrito nesta modalidade deste pedido pode incluir vários dispositivos portáteis, dispositivos no veículo, dispositivos vestíveis ou dispositivo de computação tendo uma função de comunicação sem fio ou outros dispositivos de processamento conectados a um modem sem fio. O dispositivo terminal pode ser uma estação móvel (Mobile Station, MS), uma unidade de assinante (subscriber unit), um telefone celular (cellular phone), um telefone inteligente (smartphone), um cartão de dados sem fio, um computador de assistente digital pessoal (Personal Digital Assistant, PDA), um computador tablet, um modem sem fio (modem), um aparelho portátil (handset), um computador laptop (laptop computer), um terminal de comunicação do tipo máquina (Machine Type Communication, MTC) ou semelhantes.

[0170] Na FIG. 15, o dispositivo de rede se comunica com o dispositivo terminal por meio do uso de uma tecnologia sem fio. Ao enviar um sinal, o dispositivo de rede é um dispositivo de transmissão e ao receber um sinal, o dispositivo de rede é um dispositivo de recebimento. O mesmo vale para o dispositivo terminal. Ao enviar um sinal, o dispositivo terminal é um dispositivo de transmissão e ao receber um sinal, o dispositivo terminal é um dispositivo de recebimento. Tanto o dispositivo de rede quanto o dispositivo terminal na FIG. 15 são aparelhos de comunicações descritos nesta aplicação. Como um dispositivo de transmissão, o aparelho de comunicações tem uma função de codificação e pode realizar o método de codificação nesta aplicação. Como um dispositivo de recebimento, o aparelho de comunicações tem uma função de decodificação e pode realizar o método de decodificação nesta aplicação.

[0171] A FIG. 16 é um diagrama estrutural esquemático de um aparelho de comunicações 1600 (por exemplo, um aparelho de comunicações, tal como um ponto de acesso, uma estação de base, uma estação ou um dispositivo terminal) de acordo com uma modalidade deste pedido. Como mostrado na FIG. 16, o aparelho de comunicações 1600 pode ser implementado por meio do uso de um barramento 1601 como uma arquitetura de barramento geral. O barramento 1601 pode incluir qualquer quantidade de barramentos e pontes interconectados com base na aplicação específica e uma condição geral de restrição do projeto do aparelho de comunicações 1600. O barramento 1601 conecta vários circuitos e estes circuitos incluem um processador 1602, uma mídia de armazenamento 1603 e uma interface de barramento 1604. A mídia de armazenamento é configurada para armazenar um sistema operacional e os dados a serem enviados ou a serem recebidos. Opcionalmente, o aparelho de comunicações 1600 usa a interface de barramento 1604 para conectar um adaptador de rede 1605 e semelhantes por meio do uso de o barramento 1601. O adaptador de rede 1605 pode ser configurado para: implementar uma função de processamento de sinal de uma camada física em uma rede de comunicações sem fio e enviar e receber um sinal de frequência de rádio por meio do uso de uma antena 1607. Uma interface de usuário 1606 pode ser conectada a vários dispositivo de entrada do usuário, tal como um teclado, uma tela, um mouse e um controle. O barramento 1601 pode ser conectado adicionalmente a vários outros circuitos, tais como uma fonte de temporização, um dispositivo periférico, um regulador de voltagem e um circuito de gerenciamento de energia. Estes circuitos são bem conhecidos na técnica e, portanto, não são descritos em detalhes.

[0172] O processador 1602 é responsável por gerenciar o barramento e o processo geral (incluindo a execução de software armazenado na mídia de armazenamento 1603). O processador 1602 pode ser implementado por meio do uso de um ou mais processadores de uso geral e/ou processadores dedicados. Os exemplos do processador incluem um microprocessador, um microcontrolador, um processador DSP e outros circuitos capazes de executar o software. O software deve ser amplamente interpretado como a representação de instruções, dados ou qualquer combinação dos mesmos, independentemente de o software ser referido como software, firmware, middleware, microcódigo, linguagem de descrição de hardware ou outro.

[0173] É mostrado na FIG. 16 que a mídia de armazenamento 1603 é separada do processador 1602. Entretanto, os técnicos no assunto entendem facilmente que a mídia de armazenamento 1603 ou qualquer parte da mídia de armazenamento 1603 pode ser localizada fora do aparelho de comunicações

1600. Por exemplo, a mídia de armazenamento 1603 pode incluir um fio de transmissão, uma forma de onda da portadora modulada por meio do uso de dados, e/ou um produto de computador separado de um nó sem fio. Todas essas médias são acessíveis ao processador 1602 por meio do uso da interface de barramento 1604. Alternativamente, a mídia de armazenamento 1603 ou qualquer parte da mídia de armazenamento 1603 pode ser integrada no processador 1602, por exemplo, pode ser um cache e/ou um registrador de uso geral.

[0174] O processador 1602 pode ser configurado para executar as funções do processador 1002 na FIG. 10 e o processador 1302 na FIG. 13. O processador 1602 pode realizar o método de codificação e o método de decodificação descrito nesta aplicação. Um processo de execução do processador 1602 não é descrito neste relatório.

[0175] Quando o aparelho de comunicações é um dispositivo terminal, referente à FIG. 17, a FIG. 17 é um diagrama estrutural esquemático de um dispositivo terminal 800. O dispositivo terminal 800 inclui um aparelho de processamento 804 que pode ser configurado para realizar o método de codificação e/ou o método de decodificação descrito nas modalidades desta pedido. O dispositivo terminal 800 pode incluir adicionalmente uma fonte de alimentação 812, configurada para fornecer energia a vários componentes ou circuitos no dispositivo terminal. O dispositivo terminal pode incluir adicionalmente uma antena 810, configurada para: enviar, por meio do uso de um sinal sem fio, saída de dados de enlace ascendente por um transceptor ou emitir um sinal sem fio recebido para um transceptor.

[0176] Além disso, o dispositivo terminal pode incluir uma ou mais de uma unidade de entrada 814, uma unidade de exibição 816, um circuito de frequência de áudio 818, uma câmera 820 e um sensor 822, para melhorar ainda mais uma função do dispositivo terminal. O circuito de frequência de áudio pode incluir um alto-falante 8182, um microfone 8184 e semelhantes.

[0177] O algoritmo de decodificação SCL da lista de cancelamentos sucessivos descrito nas modalidades desta pedido inclui outro algoritmo de decodificação, similar ao SCL, em que a decodificação é realizada sequencialmente e que fornece uma pluralidade de trajetórias de candidatos; ou um algoritmo melhorado para o algoritmo de decodificação SCL.

[0178] No uso, o aparelho de codificação ou o aparelho de decodificação descrito nas modalidades desta pedido pode ser um dispositivo independente ou pode ser um dispositivo integrado; e é configurado para: codificar informações a serem enviadas e, em seguida, enviar informações codificadas ou decodificar informações recebidas.

[0179] Nos exemplos descritos nas modalidades desta pedido, os processos de unidades e métodos podem ser implementados por hardware eletrônico ou uma combinação software e hardware eletrônico do computador. Se as funções são executadas por hardware ou software depende, em particular, das aplicações específicas e condições de restrição do projeto das soluções técnicas. Os técnicos no assunto podem implementar as funções descritas por meio do uso de diferentes métodos em relação a cada aplicação específica.

[0180] Nas várias modalidades fornecidas nesta aplicação, deve ser entendido que o aparelho e o método divulgados podem ser implementados de outras maneiras. As modalidades do aparelho descritas são meramente exemplos. Por exemplo, a divisão de unidade é meramente a divisão de função lógica e pode ser outra divisão durante a implementação real. Por exemplo, uma pluralidade de unidades ou componentes pode ser combinada ou integrada em outro sistema. Algumas etapas no método podem ser ignoradas ou não realizada. Além disso, os acoplamentos ou acoplamentos diretos ou conexões de comunicação entre as unidades podem ser implementadas por meio do uso de algumas interfaces e estas interfaces podem ser implementadas de formas eletrônicas, mecânicas ou outras formas. As unidades descritas como partes separadas podem ou não podem ser fisicamente separadas e podem ser localizadas em uma localização ou podem ser distribuídas em uma pluralidade de unidades de rede. Além disso, as unidades funcionais nas modalidades desta pedido podem ser integradas em uma unidade de processamento ou cada uma das unidades podem existir fisicamente sozinha ou duas ou mais unidades são integradas em uma unidade.

[0181] Todas ou algumas entre as modalidades anteriores podem ser implementadas por software, hardware, firmware ou qualquer combinação dos mesmos. Quando implementadas pelo software, todas ou algumas entre as modalidades podem ser implementadas em uma forma de um produto de programa de computador. O produto de programa de computador inclui uma ou mais instruções de computador. Quando as instruções de programa de computador são carregadas e executadas em um computador, todos ou alguns entre os procedimentos ou funções, de acordo com as modalidades da presente invenção, são gerados. O computador pode ser um computador de uso geral, um computador dedicado, uma rede de computadores ou outros aparelhos programáveis. As instruções de computador podem ser armazenadas em uma mídia de armazenamento legível por computador ou podem ser transmitidas por meio do uso da mídia de armazenamento legível por computador. As instruções de computador podem ser transmitidas a partir de um website, computador, servidor ou centro de da dos para outro website, computador, servidor ou centro de dados de uma maneira sem fio (por exemplo, um cabo coaxial, uma fibra óptica ou uma linha de assinante (DSL)) ou sem fio (por exemplo, infravermelho, rádio ou micro-ondas). A mídia de armazenamento legível por computador pode ser qualquer mídia de armazenamento acessível a um computador ou um dispositivo de armazenamento de dados, tal como um servidor ou um centro de dados, integrando uma ou mais mídias utilizáveis. A mídia utilizável pode ser uma mídia magnética (por exemplo, um disquete, um disco rígido, uma fita magnética, uma unidade flash USB, uma ROM ou uma RAM), uma mídia óptica (por exemplo, um CD ou um DVD), uma mídia semi-condutora (por exemplo, um disco de estado sólido (SSD)) ou semelhantes.

[0182] As modalidades anteriores são meramente destinadas a descrever as soluções técnicas da presente invenção, mas não limitar a presente invenção. Embora a presente invenção seja descrita em detalhes com referência às modalidades anteriores, os técnicos no assunto devem entender que ainda podem fazer modificações nas soluções técnicas descritas nas modalidades anteriores ou fazer substituições equivalentes a algumas características técnicas das mesmas, sem se afastar do escopo das soluções técnicas das modalidades da presente invenção.

Claims

REIVINDICAÇÕES

1. Método de codificação, CARACTERIZADO pelo fato de que compreende: obter uma sequência de bits de informações e um comprimento de código de destino M, em que um comprimento da sequência de bits de informações é K, em que K e M são números inteiros positivos; dividir a sequência de bits de informações em p segmentos quando M for maior que ou igual a um primeiro limite Msegthr e K for maior que ou igual a um segundo limite Ksegthr, em que p é um número inteiro maior que 1; codificar de modo polar cada um dos p segmentos para obter p sequências de bits codificadas.

2. Método, de acordo com a reivindicação 1, CARACTERIZADO pelo fato de que p = 2, e se um comprimento da sequência de bits de informações a ser codificada for um número par, comprimentos dos dois seguimentos são os mesmos, ou se um comprimento da sequência de bits de informações a ser codificada for um número ímpar, comprimentos dos dois segmentos obtidos após a segmentação serão os mesmos através de preenchimento.

3. Método, de acordo com a reivindicação 1, CARACTERIZADO pelo fato de que o segundo limite Ksegthr = G, e G é uma constante.

4. Método, de acordo com a reivindicação 1 ou 2, CARACTERIZADO pelo fato de que a divisão da sequência de bits de informações em p segmentos quando M for maior que ou igual a um primeiro limite e K for maior que ou igual a um segundo limite compreende: dividir a sequência de bits de informações nos p segmentos quando M atender a e K atender a K ≥ G, em que C, D, e G são constantes.

5. Método, de acordo com a reivindicação 4, CARACTERIZADO pelo fato de que C é um valor em um intervalo [950, 1000], e D é um valor em um intervalo [150, 180].

6. Método, de acordo com a reivindicação 1, CARACTERIZADO pelo fato de que o primeiro limite Msegthr é determinado por pelo menos um dentre uma taxa de código R e o comprimento K da sequência de bits de informações, e Msegthr é determinado em qualquer uma dentre as seguintes maneiras: , , , ou , em que A, B, C, D, e G são constantes, e R é um número natural.

7. Método, de acordo com qualquer uma das reivindicações 3 a 6, CARACTERIZADO pelo fato de que G é um valor em um intervalo [300, 360].

8. Método, de acordo com qualquer uma das reivindicações 3 a 7, CARACTERIZADO pelo fato de que G é 360.

9. Método, de acordo com a reivindicação 1, CARACTERIZADO pelo fato de que codificar de modo polar cada um dos p segmentos para obter p sequências de bits codificadas compreende: para cada um dos p segmentos, codificar de acordo com uma fórmula de codificação, para obter cada uma das p sequências de bits codificadas respectivamente; em que a fórmula de codificação é:

N x1 = u1N GN em que x1N = (x1, x2, ... , xN) é uma das p sequências de bits codificadas, u1N é uma sequência compreendendo um dos p segmentos, e GN é uma matriz de geração de código polar de N linhas e N colunas.

10. Método, de acordo com qualquer uma das reivindicações 1 a 9, CARACTERIZADO pelo fato de que compreende adicionalmente corresponder taxa de cada uma das p sequências de bits codificadas para obter p sequências de bits que sofreram correspondência de taxa.

11. Método, de acordo com a reivindicação 10, CARACTERIZADO pelo fato de que compreende adicionalmente concatenar as p sequências de bits que sofreram correspondência de taxa para obter uma sequência com o comprimento de código de destino M.

12. Aparelho de codificação, CARACTERIZADO pelo fato de que compreende: uma unidade de obtenção, configurada para obter uma sequência de bits de informações e um comprimento de código de destino M, em que um comprimento da sequência de bits de informações é K, em que K e M são números inteiros positivos; uma unidade de segmentação, configurada para dividir a sequência de bits de informações em p segmentos quando M for maior que ou igual a um primeiro limite Msegthr e K for maior que ou igual a um segundo limite Ksegthr, em que p é um número inteiro maior do que 1; uma unidade de codificação, configurada para codificar de modo polar cada um dos p segmentos para obter p sequências de bits codificadas.

13. Aparelho, de acordo com a reivindicação 12, CARACTERIZADO pelo fato de que p = 2, e se um comprimento da sequência de bits de informações a ser codificada for um número par, comprimentos dos dois seguimentos são os mesmos, ou se um comprimento da sequência de bits de informações a ser codificada for um número ímpar, comprimentos dos dois segmentos obtidos após a segmentação serão os mesmos através de preenchimento.

14. Aparelho, de acordo com a reivindicação 12 ou 13, CARACTERIZADO pelo fato de que o segundo limite Ksegthr = G, e G é uma constante.

15. Aparelho, de acordo com a reivindicação 12, CARACTERIZADO pelo fato de que a unidade de segmentação é configurada para dividir a sequência de bits de informações nos p segmentos quando M atender a e K ≥ G, em que C, D, e G são constantes.

16. Aparelho, de acordo com a reivindicação 15, CARACTERIZADO pelo fato de que C é um valor em um intervalo [950, 1000], e D é um valor em um intervalo [150, 180].

17. Aparelho, de acordo com a reivindicação 12, CARACTERIZADO pelo fato de que o primeiro limite Msegthr é determinado por pelo menos um dentre uma taxa de código R e o comprimento K da sequência de bits de informações, e Msegthr é determinado em qualquer uma dentre as seguintes maneiras: , , , ou , em que A, B, C, D, e G são constantes, e R é um número natural.

18. Aparelho, de acordo com qualquer uma das reivindicações 14 a 17, CARACTERIZADO pelo fato de que G é um valor em um intervalo [300, 360].

19. Aparelho, de acordo com qualquer uma das reivindicações 14 a 18, CARACTERIZADO pelo fato de que G é 360.

20. Aparelho, de acordo com a reivindicação 12, CARACTERIZADO pelo fato de que a unidade de codificação é configurada para, para cada um dos p segmentos, codificar de acordo com uma fórmula de codificação, para obter cada uma das p sequências de bits codificadas respectivamente; em que a fórmula de codificação é:

21. Aparelho, de acordo com qualquer uma das reivindicações 10 a 18, em que o aparelho é uma estação de base ou um terminal de usuário.

22. Aparelho, de acordo com qualquer uma das reivindicações 12 a 21, CARACTERIZADO pelo fato de que compreende adicionalmente uma unidade de correspondência de taxa, configurada para corresponder taxa de cada uma das p sequências de bits codificadas para obter p sequências de bits que sofreram correspondência de taxa.

23. Aparelho, de acordo com a reivindicação 22, CARACTERIADO pelo fato de que compreende adicionalmente uma unidade de concatenação, configurada para concatenar as p sequências de bits que sofreram correspondência de taxa para obter uma sequência com o comprimento de código de destino M.

24. Aparelho, CARACTERIZADO pelo fato de que compreende: uma memória, configurada para armazenar um programa; e um processador, configurado para: executar o programa armazenado na memória, e o método conforme definido em qualquer uma das reivindicações 1 a 11 é realizado quando o programa é executado.

25. Aparelho, de acordo com a reivindicação 24, CARACTERIZADO pelo fato de que o aparelho é uma estação de base ou um terminal de usuário.

26. Aparelho, CARACTERIZADO pelo fato de que compreende: pelo menos uma entrada, configurada para receber uma sequência de bits de informações e um comprimento de código de destino M, em que um comprimento da sequência de bits de informações é K, em que K e M são números inteiros positivos; um processador de sinal, configurado para: dividir a sequência de bits de informações em p segmentos quando M for maior que ou igual a um primeiro limite Msegthr e K for maior que ou igual a um segundo limite Ksegthr, em que p é um número inteiro maior que 1; codificar de modo polar cada um dos p segmentos para obter p sequências de bits codificadas; e pelo menos uma saída, configurada para emitir as p sequências de bits codificadas obtidas pelo processador de sinal.

27. Aparelho, de acordo com a reivindicação 26, CARACTERIZADO pelo fato de que p = 2, e se um comprimento da sequência de bits de informações a ser codificada for um número par, comprimentos dos dois segmentos são os mesmos, ou se um comprimento da sequência de bits de informações a ser codificada for um número ímpar, comprimentos dos dois segmentos obtidos após a segmentação serão os mesmos através de preenchimento.

28. Aparelho, de acordo com a reivindicação 26 ou 27, CARACTERIZADO pelo fato de que o segundo limite Ksegthr = G, e G é uma constante.

29. Aparelho, de acordo com a reivindicação 26, CARACTERIZADO pelo fato de que o processador de sinal é configurado para dividir a sequência de bits de informações nos p segmentos quando M atender a e um comprimento K da sequência de bits de informações atender a K ≥ G, em que C, D, e G são constantes.

30. Aparelho, de acordo com a reivindicação 29, CARACTERIZADO pelo fato de que C é um valor em um intervalo [950, 1000], e D é um valor em um intervalo [150, 180].

31. Aparelho, de acordo com a reivindicação 26, CARACTERIZADO pelo fato de que o primeiro limite Msegthr é determinado por pelo menos um dentre uma taxa de código R e o comprimento K da sequência de bits de informações, e Msegthr é determinado em qualquer uma dentre as seguintes maneiras: , , , ou , em que A, B, C, D, e G são constantes, e R é um número natural.

32. Aparelho, de acordo com qualquer uma das reivindicações 28 a 31, CARACTERIZADO pelo fato de que G é um valor em um intervalo [300, 360].

33. Aparelho, de acordo com qualquer uma das reivindicações 28 a 31, CARACTERIZADO pelo fato de que G é 360.

34. Aparelho, de acordo com qualquer uma das reivindicações 26 a 33, CARACTERIZADO pelo fato de que antes das p sequências de bits codificadas serem emitidas, o processador de sinal é configurado adicionalmente para corresponder taxa de cada uma das p sequências de bits codificadas para obter p sequências de bits que sofreram correspondência de taxa, e a pelo menos uma saída é configurada para emitir as p sequências de bits que sofreram correspondência de taxa.

35. Aparelho, de acordo com a reivindicação 34, CARACTERIZADO pelo fato de que antes das p sequências de bits que sofreram correspondência de taxa serem emitidas, o processador de sinal é configurado adicionalmente para concatenar as p sequências de bits que sofreram correspondência de taxa para obter uma sequência com o comprimento de código de destino M, e a pelo menos uma saída é configurada para emitir a sequência obtida.

36. Mídia de armazenamento legível por computador, CARACTERIZADA pelo fato de que compreende uma instrução, em que a instrução, quando executada em um dispositivo, faz com que o método conforme definido em qualquer uma das reivindicações 1 a 11 seja realizado.