CN109842458B - 一种编码方法、装置、电子设备和存储介质 - Google Patents

一种编码方法、装置、电子设备和存储介质 Download PDF

Info

Publication number
CN109842458B
CN109842458B CN201711192729.3A CN201711192729A CN109842458B CN 109842458 B CN109842458 B CN 109842458B CN 201711192729 A CN201711192729 A CN 201711192729A CN 109842458 B CN109842458 B CN 109842458B
Authority
CN
China
Prior art keywords
sequence
code rate
transmission code
preset
coded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711192729.3A
Other languages
English (en)
Other versions
CN109842458A (zh
Inventor
王加庆
郑方政
张荻
孙韶辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Academy of Telecommunications Technology CATT
Datang Mobile Communications Equipment Co Ltd
Original Assignee
China Academy of Telecommunications Technology CATT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Academy of Telecommunications Technology CATT filed Critical China Academy of Telecommunications Technology CATT
Priority to CN201711192729.3A priority Critical patent/CN109842458B/zh
Priority to JP2020528386A priority patent/JP7039699B2/ja
Priority to PCT/CN2018/103089 priority patent/WO2019100795A1/zh
Priority to KR1020207018258A priority patent/KR102365382B1/ko
Priority to US16/766,734 priority patent/US11476971B2/en
Priority to EP18882160.7A priority patent/EP3716509A4/en
Publication of CN109842458A publication Critical patent/CN109842458A/zh
Application granted granted Critical
Publication of CN109842458B publication Critical patent/CN109842458B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/253—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/001—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding applied to control information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data
    • H04L1/0073—Special arrangements for feedback channel

Abstract

本发明公开了一种编码方法、装置、电子设备和存储介质，用以解决现有技术中对待编码的序列分段不灵活的问题。方法包括：根据待编码的序列的长度及传输码率，确定对所述待编码的序列分段的目标数量；根据所述目标数量，对所述待编码的序列进行分段处理；将分段处理后的每个子序列进行编码，并在编码后级联。由于在本发明实施例中，根据待编码的序列的长度及传输码率，确定对待编码的序列分段的目标数量，根据目标数量，对待编码的序列进行分段处理。灵活地对待编码的序列进行分段处理，提高了编码的性能。

Description

一种编码方法、装置、电子设备和存储介质
技术领域
本发明涉及通信技术领域，特别涉及一种编码方法、装置、电子设备和存储介质。
背景技术
作为第五代移动通信技术(5th-Generation，5G)的eMBB(Enhanced Moblie BroadBand，增强移动宽带)场景控制信道编码方案的极化码(Polar Codes)，是一种可以达到二进制对称信道容量的新型编码方式，且具有优异的译码性能。
然而polar码在母码长度较大的时候，具有较大的存储量与时延(latency)，所以5G规定下行传输polar码母码长度最大为512比特，上行传输最大为1024比特。然而由于大规模多入多出技术(Massive Multiple-Input Multiple-Output，Massive MIMO)的影响，导致上行控制信息(UCI)的信息序列的长度激增。
如单载波时，UCI最大为543个比特，而且5G可以支持最多16个载波的UCI在一个上行载波上传输，如此以来，可能存在一个载波需要传输的UCI的长度为543*16＝8688比特，而8688比特远远超过了上行传输polar码最大母码长度1024比特，因此需要研究如何对多载波聚合的UCI进行编码与传输。
为了解决长度较大的UCI在中低码率时严重损失polar码性能的问题，现有技术的方法是把长度较大的信息序列在适当码率时分为两段，两段信息序列分别利用最大母码1024进行极化码编码。假定UCI payload size(净载荷大小)＝512，polar码率为1/6，则编码比特总数为512*6＝3072比特。
根据现有协议，需要根据polar最大母码长度1024进行重复得到3072比特，非重复的真正码率仅为512/1024＝1/2，这无疑会明显降低上行控制信道性能。因此需要首先将payload第一长度划分为两段，512/2＝256比特，这256比特利用Nmax＝1024的Polar母码进行编码得1024比特，这样512的payload会得到2048个编码比特然后再重复至3072比特，此时非重复的实际码率为256/1024＝1/4比R＝1/2会明显提高性能。
图1为现有技术中UCI分段进行Polar编码的一种方式，首先在UCI信息序列Information bits后添加CRC序列，得到UCI payload，然后对UCI payload进行代码块分段(Code block segmentation)，被分为两段的payload分别进行极化码编码，编码后的码块分别进行速率匹配(rate matching)操作，最后把码块级联(Code block concatenation)在一起作为最后的输出。图1所示的UCI分段中，多段UCI可以只有一个CRC，也可以每译码时需要多段译码得到候选路径，需要联合起来用此CRC进行校验。
图2为现有技术中UCI分段进行Polar编码的另一种方式，首先将UCI信息序列Information bits进行代码块分段(Code block segmentation)，每段添加如L比特CRC的序列，然后再对每段添加CRC的比特流进行极化码编码，编码后的码块分别进行速率匹配(rate matching)操作，最后把码块级联(Code block concatenation)在一起作为最后的输出。图2所示的方式，在译码时，每段polar编码可以分别根据各自相应的CRC进行校验。CRC开销增加一倍，根据目前的标准进展CRC至少11比特，所以会明显降低系统性能，同时也会有译码简单，便于操作的优点。
目前所有讨论都是基于单载波的编码方案，或者是多载波只分两段时的编码方法，特别是待编码的比特数大于编码允许的最大信息序列长度时，如何灵活地分段，目前没有任何方案。
发明内容
本发明实施例公开了一种编码方法、装置、电子设备和存储介质，用以解决现有技术中对待编码的序列分段不灵活的问题。
为达到上述目的，本发明实施例公开了一种编码方法，所述方法包括：
根据待编码的序列的长度及传输码率，确定对所述待编码的序列分段的目标数量；
根据所述目标数量，对所述待编码的序列进行分段处理；
将分段处理后的每个子序列进行编码，并在编码后级联。
进一步地，所述根据待编码的序列的长度及传输码率，确定对所述待编码的序列分段的目标数量包括：
根据待编码的序列的长度、传输码率及预设的第一函数，确定对所述待编码的序列分段的目标数量。
进一步地，所述预设的第一函数包括：
N＝a1*K/g(R)的整数，其中，所述g(R)为线性函数或非线性函数，a1为第一缩放因子，K为待编码的序列的长度，R为传输码率，N为目标数量。
进一步地，当所述g(R)为线性函数时，所述g(R)＝c1*R+b1，其中，c1为最大待编码比特长度，b1为预设的第一偏置值。
进一步地，当所述g(R)为非线性函数时，所述g(R)＝c2*(Ai*Ri+Ai-1Ri-1+……+A1R)+b2，其中，c2为最大待编码比特长度，b2为预设的第二偏置值，i为预设的不小于2的常数，Ai－A1为预设的常数。
进一步地，在根据所述目标数量，对所述待编码的序列进行分段处理之前，所述方法包括：
根据待编码的序列的长度及所述目标数量，确定临时值；
根据传输码率，确定所述传输码率对应的比例阈值；
判断所述临时值是否大于等于所述比例阈值；
如果是，则进行后续步骤。
进一步地，所述根据待编码的序列的长度及所述目标数量，确定临时值包括：
将所述目标数量与预设的第一数值，确定第二数量，将待编码的序列的长度与所述第二数量的比值确定为临时值；或
确定待编码的序列的长度与所述目标数量的第二比值，将第二比值与预设的第二缩放因子的乘积，确定为临时值。
进一步地，所述第一数值为1。
进一步地，如果所述临时值小于所述比例阈值，在根据所述目标数量，对所述待编码的序列进行分段处理之前，所述方法还包括：
对所述目标数量进行调整。
进一步地，所述根据传输码率，确定所述传输码率对应的比例阈值包括：
如果传输码率小于预设的第一码率阈值，则确定所述传输码率对应的比例阈值为预设值。
进一步地，所述根据传输码率，确定所述传输码率对应的比例阈值包括：
根据传输码率及预设的第二函数，确定所述传输码率对应的比例阈值。
进一步地，所述根据传输码率及预设的第二函数，确定所述传输码率对应的比例阈值包括：
如果传输码率不小于预设的第二码率阈值，则根据所述传输码率，及预设的线性函数c3*R+b3，或int(c3*R+b3)确定所述比例阈值，c3为最大待编码比特长度，b3为预设的第三偏置值，R为传输码率，int为取整。
进一步地，所述根据传输码率及预设的第二函数，确定所述传输码率对应的比例阈值包括：
如果传输码率不小于预设的第三码率阈值，且小于预设的第四码率阈值，则根据所述传输码率，及预设的线性函数c4*R+b4，或int(c4*R+b4)确定所述比例阈值，c4为最大待编码比特长度，b4为预设的第四偏置值，R为传输码率，int为取整。
进一步地，缩放因子大于0小于等于1。
进一步地，偏置值大于-150小于200。
进一步地，所述根据所述目标数量，对所述待编码的序列进行分段处理包括：
根据待编码的序列，确定目标序列；
根据所述目标数量，对所述目标序列进行分段处理，所述目标序列为信息序列，或信息序列及循环冗余校验CRC序列构成的序列。
进一步地，所述分段处理，包括：
等分处理；或
非等分处理；或
补0处理后等分处理。
本发明实施例公开了一种编码装置，所述装置包括：
确定模块，用于根据待编码的序列的长度及传输码率，确定对所述待编码的序列分段的目标数量；
分段模块，用于根据所述目标数量，对所述待编码的序列进行分段处理；
编码模块，用于将分段处理后的每个子序列进行编码，并在编码后级联。
本发明实施例公开了一种电子设备，所述电子设备包括：包括：存储器和处理器；
所述处理器，用于读取存储器中的程序，执行下列过程：根据待编码的序列的长度及传输码率，确定对所述待编码的序列分段的目标数量；
根据所述目标数量，对所述待编码的序列进行分段处理；
将分段处理后的每个子序列进行编码，并在编码后级联。
进一步地，所述处理器，具体用于根据待编码的序列的长度、传输码率及预设的第一函数，确定对所述待编码的序列分段的目标数量。
进一步地，所述处理器，还用于在根据所述目标数量，对所述待编码的序列进行分段处理之前，根据待编码的序列的长度及所述目标数量，确定临时值；根据传输码率，确定所述传输码率对应的比例阈值；判断所述临时值是否大于等于所述比例阈值；如果是，则进行后续步骤。
进一步地，所述处理器，具体用于将所述目标数量与预设的第一数值，确定第二数量，将待编码的序列的长度与所述第二数量的比值确定为临时值；或确定待编码的序列的长度与所述目标数量的第二比值，将第二比值与预设的第二缩放因子的乘积，确定为临时值。
进一步地，所述处理器，还用于如果所述临时值小于所述比例阈值，在根据所述目标数量，对所述待编码的序列进行分段处理之前，对所述目标数量进行调整。
进一步地，所述处理器，具体用于如果传输码率小于预设的第一码率阈值，则确定所述传输码率对应的比例阈值为预设值。
进一步地，所述处理器，具体用于根据传输码率及预设的第二函数，确定所述传输码率对应的比例阈值。
进一步地，所述处理器，具体用于如果传输码率不小于预设的第二码率阈值，则根据所述传输码率，及预设的线性函数c3*R+b3，或int(c3*R+b3)确定所述比例阈值，c3为最大待编码比特长度，b3为预设的第三偏置值，R为传输码率，int为取整。
进一步地，所述处理器，具体用于如果传输码率不小于预设的第三码率阈值，且小于预设的第四码率阈值，则根据所述传输码率，及预设的线性函数c4*R+b4，或int(c4*R+b4)确定所述比例阈值，c4为最大待编码比特长度，b4为预设的第四偏置值，R为传输码率，int为取整。
进一步地，所述处理器，具体用于根据待编码的序列，确定目标序列；
根据所述目标数量，对所述目标序列进行分段处理，所述目标序列为信息序列，或信息序列及循环冗余校验CRC序列构成的序列。
本发明实施例公开了一种计算机可读存储介质，其存储有可由电子设备执行的计算机程序，当所述程序在所述电子设备上运行时，使得所述电子设备执行上述编码方法中任一所述方法的步骤。
本发明实施例公开了一种编码方法、装置、电子设备和存储介质，用以解决现有技术中对待编码的序列分段不灵活的问题。方法包括：根据待编码的序列的长度及传输码率，确定对所述待编码的序列分段的目标数量；根据所述目标数量，对所述待编码的序列进行分段处理；将分段处理后的每个子序列进行编码，并在编码后级联。由于在本发明实施例中，根据待编码的序列的长度及传输码率，确定对待编码的序列分段的目标数量，根据目标数量，对待编码的序列进行分段处理。灵活地对待编码的序列进行分段处理，提高了编码的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中一种UCI分段进行Polar编码的示意图；
图2为现有技术中一种UCI分段进行Polar编码的示意图；
图3为本发明实施例提供的一种编码过程示意图；
图4为本发明实施例提供的一种编码过程示意图；
图5为本发明实施例提供的一种分段示意图；
图6为本发明实施例提供的一种分段示意图；
图7为本发明实施例提供的一种分段示意图；
图8为本发明实施例提供的一种编码装置结构图；
图9为本发明实施例提供的一种电子设备。
具体实施方式
为了灵活地对待编码的序列进行分段，本发明实施例提供了一种编码方法、装置、电子设备和存储介质。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图3为本发明实施例提供了一种编码过程示意图，该过程包括以下步骤：
S301：根据待编码的序列的长度及传输码率，确定对所述待编码的序列分段的目标数量。
S302：根据所述目标数量，对所述待编码的序列进行分段处理。
S303：将分段处理后的每个子序列进行编码，并在编码后级联。
本发明实施例提供的编码方法应用于发送端，具体的该发送端可以是基站或UE(User Equipment，用户终端设备)。
发送端中存在待编码的序列，本申请意于将待编码的序列进行分段处理，针对分段处理后的每个子序列进行编码，提高编码性能。发送端知道自身以什么样的传输码率R来传输编比特流。
要对待编码的序列进行分段处理，首先应确定对待编码的序列分段的数量，称为目标数量，可以是根据待编码的序列的长度及传输码率，确定对待编码的序列分段的目标数量，该目标数量为正整数。
当确定出了目标数量后，就可以根据该目标数量，对待编码的序列进行分段处理，在进行分段处理时，可以是等分，也可以是非等分。
在本发明实施例中，待编码的序列可以是包括UCI的信息序列，也可以是包括UCI的信息序列和用于校验的CRC序列，即该待编码的序列为得到的UCI payload。传输码率(R)为待编码的序列的长度(K)与对待编码的序列进行极化编码和速率匹配(rate matching)后得到得序列的长度(M)的比值，即R＝K/M。
当将待编码的序列进行分段处理后，则确定了分段处理后的每个子序列，就可以对该子序列进行编码得到每个码块，并对编码后得到的多个码块进行级联，得到整个编码的比特流。
由于在本发明实施例中，根据待编码的序列的长度及传输码率，确定对待编码的序列分段的目标数量，根据目标数量，对待编码的序列进行分段处理。灵活地对待编码的序列进行分段处理，提高了编码的性能。
实施例1：
在本发明实施例中，为了更加灵活、合理的确定分段的数量，所述根据待编码的序列的长度及传输码率，确定对所述待编码的序列分段的目标数量包括：
根据待编码的序列的长度、传输码率及预设的第一函数，确定对所述待编码的序列分段的目标数量。
具体的发送端中保存有预设的第一函数，在根据待编码的序列的长度及传输码率，确定对所述待编码的序列分段的目标数量时，可以是根据待编码的序列的长度、传输码率及预设的第一函数，确定对所述待编码的序列分段的目标数量。
发送端中保存的第一函数中可以包含，关于待编码的序列的长度与传输码率的子函数，该子函数为g(R)，预设的第一函数可以是N＝int(a1*K/g(R))或N＝ceiling(a1*K/g(R))，其中，所述g(R)为关于传输码率R的函数。而且g(R)为线性函数或非线性函数，a1为第一缩放因子，K为待编码的序列的长度，R为待编码的序列的传输码率，N为目标数量。
在本发明实施例中，该第一函数可以是a1*K/g(R)的整数，具体可以是对a1*K/g(R)向下取整，则第一函数为N＝int(a1*K/g(R))；也可以是对a1*K/g(R)向上取整，则第一函数为N＝ceiling(a1*K/g(R))；其中a1为第一缩放因子，第一缩放因子的范围为大于0小于等于1。K为待编码的序列的长度，R为待编码的序列的传输码率。
上述的g(R)可以是线性函数，g(R)也可以是非线性函数。
当g(R)为线性函数时，可以是g(R)＝c1*R+b1，其中，c1为最大待编码比特长度，b1为预设的第一偏置值。
较佳地，该第一偏置值的范围为大于-150小于200。如果本发明实施例为极化码的编码方法，则c1为最大母码长度，可以是1024比特。
另外，较佳地，在本发明实施例中，当该g(R)为线性函数时，N＝ceiling(a*K/g(R))。
因为，a1、b1的取值不同，对应的线性函数g(R)不同，相应的第一函数也就不同，下面通过不同的情况，对a1、b1在不同取值时进行说明。如果第一函数为N＝ceiling(a1*K/g(R))，g(R)＝c1*R+b1：
当a1不为1，b1不为0时，具体的，目标数量N＝ceiling(a1*K/(c1*R+b1))；
当a1不为1，b1为0时，具体的，目标数量N＝ceiling(a1*K/(c1*R)；
当a1为1，b1不为0时，具体的，目标数量N＝ceiling(K/(c1*R+b1))；
当a1为1，b1为0时，具体的，目标数量N＝ceiling(K/(c1*R))。
如果第一函数为N＝int(a1*K/g(R))，具体的目标数量与上述类似，不再进行赘述。
当g(R)为非线性函数时，可以是g(R)＝c2*(Ai*Ri+Ai-1Ri-1+……+A1R)+b2，其中，c2为最大待编码比特长度，b2为预设的第二偏置值，i为预设的不小于2的常数，Ai－A1为预设的常数。如果本发明实施例为极化码的编码方法，则c2为最大母码长度，可以是1024比特。上述的Ai至A1为预设的常数，Ai至A1中的任意一个或多个可以是0，也可以是非0。
另外，较佳地，在本发明实施例中，当该g(R)为非线性函数时，N＝ceiling(a1*K/(c2*(Ai*Ri+Ai-1Ri-1+……+A1R)+b2))。
因为，a1、b2的取值不同，对应的非线性函数g(R)不同，相应的第一函数也就不同，下面通过不同的情况，对a1、b2在不同取值时进行说明。
当a1不为1，b2不为0时，具体的，目标数量N＝ceiling(a1*K/(c2*(Ai*Ri+Ai-1Ri-1+……+A1R)+b2))；
当a1不为1，b2为0时，具体的，目标数量N＝ceiling(a1*K/(c2*(Ai*Ri+Ai-1Ri-1+……+A1R)))；
当a1为1，b2不为0时，具体的，目标数量N＝ceiling(*K/(c2*(Ai*Ri+Ai-1Ri-1+……+A1R)+b2))；
当a1为1，b2为0时，具体的，目标数量N＝ceiling(*K/(c2*(Ai*Ri+Ai-1Ri-1+……+A1R)))。
上述的Ai至A1为预设的常数，Ai至A1中的常数可以是0，也可以是非0，则对应的常数为0的项不存在，常数不为0的项存在。
例如只存在三项，可以是g(R)＝c2*(A3*R3+A2R2+A1R)+b2。
例如只存在两项，可以是g(R)＝c2*(A4*R4+A1R)+b2。
如果第一函数为N＝int(a1*K/(c2*(Ai*Ri+Ai-1Ri-1+……+A1R)+b2))，具体的目标数量与上述类似，不再进行赘述。
实施例2：
为了更加准确地进行分段，使分界点可以成功捕获到分段边界，当确定了目标数量后，确定是否根据该目标数量进行分段，可以判断是否满足预设的条件，如果满足预设的条件，则可以根据目标数量，对该待编码的序列进行分段，如果不满足条件，则可以对确定的目标数量进行调整，根据调整后的目标数量，对待编码的序列进行分段。在上述各实施例的基础上，在本发明实施例中，在根据所述目标数量，对所述待编码的序列进行分段处理之前，所述方法包括：
根据待编码的序列的长度及所述目标数量，确定临时值；
根据传输码率，确定所述传输码率对应的比例阈值；
判断所述临时值是否大于等于所述比例阈值；
如果是，则进行后续步骤。
在本发明实施例中，在进行分段处理之前，可以先判断是否根据目标数量，对待编码的序列进行分段处理。
具体可以是先根据待编码的序列的长度及目标数量，确定临时值，该临时值为理论上的分段后的待编码的序列每段的子长度，也就是根据待编码的序列的长度及目标数量，确定的一个比值，并根据传输码率，确定该传输码率对应的比例阈值。
根据比例阈值与临时值的大小，确定是否根据目标数量，对待编码的序列进行分段处理。
如果临时值大于等于比例阈值，则根据目标数量，对待编码的序列进行分段处理，如果临时值小于比例阈值，则需要对目标数量进行调整，根据调整后的目标数量，对待编码的序列进行分段处理。
发送端中保存有第一数值，在根据待编码的序列的长度及目标数量，确定临时值时，可以是根据目标数量与保存的第一数值，确定第二数量，将待编码的序列的长度与第二数量的比值确定为临时值。在根据目标数量与保存的第一数值，确定第二数量时，可以是将目标数量与第一数值的和确定为第二数量，也可以是将目标数量与第一数值的差确定为第二数量，第一数值可以是0，可以是1，也可以是1.5，也可以是2，还可以是其他的数值，较优的，该第一数值为1。
如果第一数值为0，也就是将待编码的序列的长度K及目标数量N的比值作为临时值，该临时值＝K/N。如果该第一数值为1，且将目标数量与第一数值的差确定为第二数量，第二数量为N-1，则该临时值为待编码的序列的长度K及第二数量N-1的比值，即该临时值＝K/(N-1)。
发送端中保存有第二缩放因子a2，在根据待编码的序列的长度K及目标数量N，确定临时值时，可以是根据待编码的序列的长度、目标数量和第二缩放因子，确定临时值，具体可以是，先确定待编码的序列的长度与目标数量的第二比值，将第二比值与该第二缩放因子的乘积，确定为临时值。即该临时值＝a2*K/N。或者，也可以是将目标数量与第一数值的差确定为第二数量，第二数量为N-1，确定待编码的序列的长度K及第二数量N-1的比值，将该比值与该第二缩放因子的乘积，确定为临时值，即该临时值＝a2*K/(N-1)。
如果临时值小于比例阈值，则需要对目标数量进行调整，在对目标数量进行调整时，具体可以是将目标数量调整为N-k，或N+k，k为大于0的整数，较佳地，k为1。
实施例3：
在判断临时值与比例阈值的大小时，不同的传输码率，确定比例阈值的过程可以是不同的，在上述各实施例的基础上，在本发明实施例中，所述根据传输码率，确定所述传输码率对应的比例阈值包括：
如果传输码率小于预设的第一码率阈值，则确定所述传输码率对应的比例阈值为预设值。
在本发明实施例中，发送端中保存有第一码率阈值和预设值，在确定传输码率对应的比例阈值时，可以是根据传输码率与第一码率阈值的大小，确定传输码率对应的比例阈值，如果传输码率小于预设的第一码率阈值，则确定传输码率对应的比例阈值为预设值。
该第一码率阈值R1可以为大于0的任意值，当R小于R1时，R对应的比例阈值为预设值，如果R1大于等于1，则认为无论什么传输码率，对应的比例阈值均为该预设值。
较佳地，第一码率阈值为1/5，或2/5。
在针对传输码率，确定比例阈值时，在本发明实施例中，发送端可以根据保存的预设的第二函数确定，具体的所述根据传输码率，确定所述传输码率对应的比例阈值包括：
根据传输码率及预设的第二函数，确定所述传输码率对应的比例阈值。
在根据传输码率及预设的第二函数，确定所述传输码率对应的比例阈值时，可以是如果传输码率不小于预设的第二码率阈值，则根据所述传输码率，及预设的线性函数c3*R+b3，或int(c3*R+b3)确定所述比例阈值，c3为最大待编码比特长度，b3为预设的第三偏置值，R为传输码率，int为取整。
该第二码率阈值R2可以为小于等于1的任意值，当R大于等于R2时，根据传输码率，及预设的线性函数c3*R+b3，或int(c3*R+b3)确定比例阈值。
如果R2小于等于0，则可以认为无论什么传输码率，对应的比例阈值均根据线性函数c3*R+b3，或int(c3*R+b3)确定。
较佳地，第二码率阈值为1/5，或2/5。
如果R1＝R2，且0<R1＜1，且0<R2＜1；当R<R1时，对应的比例阈值均为该预设值；当R≥R1，对应的比例阈值根据线性函数c3*R+b3，或int(c3*R+b3)确定。
在根据传输码率及预设的第二函数，确定所述传输码率对应的比例阈值时，也可以是如果传输码率不小于预设的第三码率阈值，且小于预设的第四码率阈值，则根据所述传输码率，及预设的线性函数c4*R+b4，或int(c4*R+b4)确定所述比例阈值，c4为最大待编码比特长度，b4为预设的第四偏置值，R为传输码率，int为取整。
第三码率阈值R3小于第四码率阈值R4，在此基础上，R3可以为小于1的任意值，第四码率阈值R4可以为大于0的任意值。当R3≤R＜R4，对应的比例阈值均根据线性函数c4*R+b4，或int(c4*R+b4)确定。
如果R3为0，R4为1，则可以认为无论什么传输码率，对应的比例阈值均根据线性函数c4*R+b4，或int(c4*R+b4)确定。
还可以是，R1＝R3，R2＝R4，且0<R1＜1，且0<R2＜1，0<R3＜1，且0<R4＜1；当R<R1时，对应的比例阈值均为该预设值；
当R1≤R＜R2时，对应的比例阈值根据线性函数c3*R+b3，或int(c3*R+b3)确定；
当R≥R2时，对应的比例阈值根据线性函数c4*R+b4，或int(c4*R+b4)确定。
还可以是，R1＝R3，且0<R1＜1，0<R3＜1，且0<R4＜1；
当R<R1时，对应的比例阈值均为该预设值；
当R1≤R＜R4时，对应的比例阈值根据线性函数c4*R+b4，或int(c4*R+b4)确定。
还可以是，R2＝R3，且0<R2＜1，0<R3＜1，且0<R4＜1；
当R≥R2时，对应的比例阈值根据线性函数c3*R+b3，或int(c3*R+b3)确定；
当R3≤R＜R2时，对应的比例阈值根据线性函数c4*R+b4，或int(c4*R+b4)确定。
根据上述的描述，可以得到以下表格中的传输码率R与比例阈值的确定关系，其中，R1为第一码率阈值，R2为第二码率阈值，R3为第三码率阈值，R4为第四码率阈值。
传输码率R 比例阈值
R<R1 预设值
R≥R2 c3*R+b3，或int(c3*R+b3)
R3≤R＜R4 c4*R+b4，或int(c4*R+b4)
以下为分段的一个具体实施例：
Figure BDA0001481358230000151
即，在码率小于等于0.2，时，可以采用预设值Ksegthr＝370进行分段，当码率大于0.2，小于等于0.4时，采用线性函数Ksegthr＝1024*R+150进行分段。
假定，待编码的序列的长度为K＝543*4＝2172比特，传输码率R＝0.4。
在确定对待编码的序列分段的目标数量时，可以是根据N＝ceiling(K/(1024*R))来确定，则对待编码的序列分段的目标数量为N＝ceiling(2172/(1024*0.4))＝6段，可以直接将待编码的序列分为6段。上述例子本质上是将编码后比特数M＝K/R利用最大母码长度1024分段。图5是采用N＝ceiling(K/(1024*R))只有两个分段的例子，其中菱形表示分界点。
在确定对编码的序列分段的目标数量时，可以是根据N＝ceiling(K/(1024*R+b))来确定，其中，b＝56or 72。当b＝56时，则对待编码的序列分段的目标数量为N＝ceiling(2172/(1024*0.4+56))＝6段，当b＝72时，则对待编码的序列分段的目标数量为N＝ceiling(2172/(1024*0.4+72))＝6段。上述例子本质上将编码后比特数M＝K/R利用长度1024+b/R进行分段。图6是采用N＝ceiling(K/(1024*R+b))，offset＝56or 72，的一个例子，该例子最多只分两段，菱形表示b为56时的分界点，圆形表示b为72时的分界点。
上述为根据确定的目标数量对待编码的序列直接进行分段，为了使分段更加准确，更精准地捕获到分界点，还可以在确定出目标数量N之后，确定分段临时值，与比例阈值的关系，以及根据传输码率，来确定是否对目标数量进行更新。
具体的，可以是首先根据N＝ceiling(K/(1024*R))计算得到N的具体数值，得到N的具体值后，确定临时值。根据临时值与比例阈值的大小和传输码率确定分为N段还是N-1段。
以下为分段的另一具体实施例：
Figure BDA0001481358230000161
即，在码率小于等于0.2，时，可以采用预设值Ksegthr＝370进行分段，当码率大于0.2时，采用线性函数Ksegthr＝832*R+200进行分段。
图7为根据上述实施例分段的示意图，分界点成功捕获到了分段边界。
实施例4：
在长期演进(Long Term Evolution，LTE)系统中，上行控制信道(PUCCH)用于传输同步以后的UCI，PUCCH上传输的UCI包括上行调度请求(SR)、下行混合自动重传请求确认(HARQ-ACK)信息、以及UE的周期信道质量指示(CQI)信息。为了保证接收端能对接收到的UCI进行准确性的校验，发送端在对UCI编码之前，在UCI的信息序列之后会附加用于校验的CRC序列，在本发明实施例中，对待编码的序列进行分段处理，并进行编码，具体可以是先分段，再附加CRC序列，也可以是先附加CRC序列，再分段，在上述各实施例的基础上，在本发明实施例中，所述根据所述目标数量，对所述待编码的序列进行分段处理包括：
根据待编码的序列，确定目标序列；
根据所述目标数量，对所述目标序列进行分段处理，所述目标序列为信息序列，或信息序列及循环冗余校验CRC序列构成的序列。
具体的，在进行分段时，如果是在UCI信息序列Information bits后添加CRC序列，得到UCI payload，然后对UCI payload进行代码块分段(Code block segmentation)，则当待编码的序列为UCI信息序列时，则需要根据该待编码的序列，确定目标序列，该目标序列为UCI信息序列Information bits后添加了CRC序列后构成的UCI payload；当待编码的序列为本身为包括UCI的信息序列和用于校验的CRC序列时，则可以直接将该待编码的序列，作为目标序列。
或者，在进行分段时，首先将UCI信息序列Information bits进行代码块分段(Code block segmentation)，每段添加如L比特CRC的序列，然后再对每段添加CRC的比特流进行极化码编码，编码后的码块分别进行速率匹配(rate matching)操作，最后把码块级联(Code block concatenation)在一起作为最后的输出。则当待编码的序列为UCI信息序列时，则可以直接将该待编码的序列，作为目标序列，对该目标序列采用目标数量进行分段；当待编码的序列为本身为包括UCI的信息序列和用于校验的CRC序列时，则需要在该待编码的序列中去掉CRC序列，将得到的UCI的信息序列作为目标序列，从而进行分段处理。
实施例5：
在上述各实施例的基础上，在进行分段处理时，可以是等分处理，可以是非等分处理；也可以是先补0处理后再等分处理。
如果是对待编码的序列进行分段处理，则可以是对待编码的序列进行等分处理，或非等分处理，或先补0处理后再等分处理。
如果是对目标序列进行分段处理，则可以是对目标序列，进行等分处理，或非等分处理，或先补0处理后再等分处理。
图4为本发明实施例提供的一种编码过程示意图，该过程包括以下步骤：
S401：根据待编码的序列的长度、传输码率及预设的第一函数，确定对所述待编码的序列分段的目标数量。
S402：根据待编码的序列的长度及所述目标数量，确定临时值，并根据传输码率，确定所述传输码率对应的比例阈值。
S403：判断所述临时值是否大于等于所述比例阈值，如果是，则进行S405，如果否，则进行S404。
S404：对所述目标数量进行调整，并根据调整后的目标数量，进行S405。
S405：根据所述目标数量，对所述待编码的序列进行分段处理。
S406：将分段处理后的每个子序列进行编码，并在编码后级联。
实施例6：
图8为本发明实施例提供的一种编码装置结构图，所述装置包括：
确定模块81，用于根据待编码的序列的长度及传输码率，确定对所述待编码的序列分段的目标数量；
分段模块82，用于根据所述目标数量，对所述待编码的序列进行分段处理；
编码模块83，用于将分段处理后的每个子序列进行编码，并在编码后级联。
进一步地，所述确定模块81，还用于根据待编码的序列的长度及所述目标数量，确定临时值；根据传输码率，确定所述传输码率对应的比例阈值；
所述装置还包括：
判断模块，判断所述临时值是否大于等于所述比例阈值；
如果是，则触发分段模块82。
所述确定模块81，具体用于将所述目标数量与预设的第一数值，确定第二数量，将待编码的序列的长度与所述第二数量的比值确定为临时值；或确定待编码的序列的长度与所述目标数量的第二比值，将第二比值与预设的第二缩放因子的乘积，确定为临时值。
所述装置还包括：
更新模块，用于对所述目标数量进行调整。
所述确定模块81，具体用于如果传输码率小于预设的第一码率阈值，则确定所述传输码率对应的比例阈值为预设值。
所述确定模块81，具体用于根据传输码率及预设的第二函数，确定所述传输码率对应的比例阈值。
所述确定模块81，具体用于如果传输码率不小于预设的第二码率阈值，则根据所述传输码率，及预设的线性函数c3*R+b3，或int(c3*R+b3)确定所述比例阈值，c3为最大待编码比特长度，b3为预设的第三偏置值，R为传输码率，int为取整。
所述确定模块81，具体用于如果传输码率不小于预设的第三码率阈值，且小于预设的第四码率阈值，则根据所述传输码率，及预设的线性函数c4*R+b4，或int(c4*R+b4)确定所述比例阈值，c4为最大待编码比特长度，b4为预设的第四偏置值，R为传输码率，int为取整。
所述分段模块82，具体用于根据待编码的序列，确定目标序列；根据所述目标数量，对所述目标序列进行分段处理，所述目标序列为信息序列，或信息序列及循环冗余校验CRC序列构成的序列。
实施例7：
图9为本发明实施例提供的一种电子设备，所述电子设备包括：包括：存储器92和处理器91；
所述处理器91，用于读取存储器中的程序，执行下列过程：根据待编码的序列的长度及传输码率，确定对所述待编码的序列分段的目标数量；
根据所述目标数量，对所述待编码的序列进行分段处理；
将分段处理后的每个子序列进行编码，并在编码后级联。
所述处理器91，具体用于根据待编码的序列的长度、传输码率及预设的第一函数，确定对所述待编码的序列分段的目标数量。
所述处理器91，还用于在根据所述目标数量，对所述待编码的序列进行分段处理之前，根据待编码的序列的长度及所述目标数量，确定临时值；根据传输码率，确定所述传输码率对应的比例阈值；判断所述临时值是否大于等于所述比例阈值；如果是，则进行后续步骤。
所述处理器91，具体用于将所述目标数量与预设的第一数值，确定第二数量，将待编码的序列的长度与所述第二数量的比值确定为临时值；或确定待编码的序列的长度与所述目标数量的第二比值，将第二比值与预设的第二缩放因子的乘积，确定为临时值。
所述处理器91，还用于如果所述临时值小于所述比例阈值，在根据所述目标数量，对所述待编码的序列进行分段处理之前，对所述目标数量进行调整。
所述处理器91，具体用于如果传输码率小于预设的第一码率阈值，则确定所述传输码率对应的比例阈值为预设值。
所述处理器91，具体用于根据传输码率及预设的第二函数，确定所述传输码率对应的比例阈值。
所述处理器91，具体用于如果传输码率不小于预设的第二码率阈值，则根据所述传输码率，及预设的线性函数c3*R+b3，或int(c3*R+b3)确定所述比例阈值，c3为最大待编码比特长度，b3为预设的第三偏置值，R为传输码率，int为取整。
所述处理器91，具体用于如果传输码率不小于预设的第三码率阈值，且小于预设的第四码率阈值，则根据所述传输码率，及预设的线性函数c4*R+b4，或int(c4*R+b4)确定所述比例阈值，c4为最大待编码比特长度，b4为预设的第四偏置值，R为传输码率，int为取整。
所述处理器91，具体用于根据待编码的序列，确定目标序列；
根据所述目标数量，对所述目标序列进行分段处理，所述目标序列为信息序列，或信息序列及循环冗余校验CRC序列构成的序列。
如图9所示，为本发明实施例提供的电子设备结构示意图，其中在图9中，总线架构可以包括任意数量的互联的总线和桥，具体由处理器91代表的一个或多个处理器和存储器92代表的存储器的各种电路链接在一起。总线架构还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路链接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口提供接口。处理器91负责管理总线架构和通常的处理，存储器92可以存储处理器91在执行操作时所使用的数据。
实施例8：
一种计算机可读存储介质，其特征在于，其存储有可由电子设备执行的计算机程序，当所述程序在所述电子设备上运行时，使得所述电子设备执行如下步骤：
根据待编码的序列的长度及传输码率，确定对所述待编码的序列分段的目标数量；
根据所述目标数量，对所述待编码的序列进行分段处理；
将分段处理后的每个子序列进行编码，并在编码后级联。
进一步地，所述根据待编码的序列的长度及传输码率，确定对所述待编码的序列分段的目标数量包括：
根据待编码的序列的长度、传输码率及预设的第一函数，确定对所述待编码的序列分段的目标数量。
进一步地，所述预设的第一函数包括：
N＝a1*K/g(R)的整数，其中，所述g(R)为线性函数或非线性函数，a1为第一缩放因子，K为待编码的序列的长度，R为传输码率，N为目标数量。
进一步地，当所述g(R)为线性函数时，所述g(R)＝c1*R+b1，其中，c1为最大待编码比特长度，b1为预设的第一偏置值。
进一步地，当所述g(R)为非线性函数时，所述g(R)＝c2*(Ai*Ri+Ai-1Ri-1+……+A1R)+b2，其中，c2为最大待编码比特长度，b2为预设的第二偏置值，i为预设的不小于2的常数，Ai－A1为预设的常数。
进一步地，在根据所述目标数量，对所述待编码的序列进行分段处理之前，所述方法包括：
根据待编码的序列的长度及所述目标数量，确定临时值；
根据传输码率，确定所述传输码率对应的比例阈值；
判断所述临时值是否大于等于所述比例阈值；
如果是，则进行后续步骤。
进一步地，所述根据待编码的序列的长度及所述目标数量，确定临时值包括：
将所述目标数量与预设的第一数值，确定第二数量，将待编码的序列的长度与所述第二数量的比值确定为临时值；或
确定待编码的序列的长度与所述目标数量的第二比值，将第二比值与预设的第二缩放因子的乘积，确定为临时值。
进一步地，所述第一数值为1。
进一步地，如果所述临时值小于所述比例阈值，在根据所述目标数量，对所述待编码的序列进行分段处理之前，所述方法还包括：
对所述目标数量进行调整。
进一步地，所述根据传输码率，确定所述传输码率对应的比例阈值包括：
如果传输码率小于预设的第一码率阈值，则确定所述传输码率对应的比例阈值为预设值。
进一步地，所述根据传输码率，确定所述传输码率对应的比例阈值包括：
根据传输码率及预设的第二函数，确定所述传输码率对应的比例阈值。
进一步地，所述根据传输码率及预设的第二函数，确定所述传输码率对应的比例阈值包括：
如果传输码率不小于预设的第二码率阈值，则根据所述传输码率，及预设的线性函数c3*R+b3，或int(c3*R+b3)确定所述比例阈值，c3为最大待编码比特长度，b3为预设的第三偏置值，R为传输码率，int为取整。
进一步地，所述根据传输码率及预设的第二函数，确定所述传输码率对应的比例阈值包括：
如果传输码率不小于预设的第三码率阈值，且小于预设的第四码率阈值，则根据所述传输码率，及预设的线性函数c4*R+b4，或int(c4*R+b4)确定所述比例阈值，c4为最大待编码比特长度，b4为预设的第四偏置值，R为传输码率，int为取整。
进一步地，缩放因子大于0小于等于1。
进一步地，偏置值大于-150小于200。
进一步地，所述根据所述目标数量，对所述待编码的序列进行分段处理包括：
根据待编码的序列，确定目标序列；
根据所述目标数量，对所述目标序列进行分段处理，所述目标序列为信息序列，或信息序列及循环冗余校验CRC序列构成的序列。
进一步地，所述分段处理，包括：
等分处理；或
非等分处理；或
补0处理后等分处理。
本发明实施例公开了一种编码方法、装置、电子设备和存储介质，用以解决现有技术中对待编码的序列分段不灵活的问题。方法包括：根据待编码的序列的长度及传输码率，确定对所述待编码的序列分段的目标数量；根据所述目标数量，对所述待编码的序列进行分段处理；将分段处理后的每个子序列进行编码，并在编码后级联。由于在本发明实施例中，根据待编码的序列的长度及传输码率，确定对待编码的序列分段的目标数量，根据目标数量，对待编码的序列进行分段处理。灵活地对待编码的序列进行分段处理，提高了编码的性能。
对于系统/装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者一个操作与另一个实体或者另一个操作区分开来，而不一定要求或者暗示这些实体或者操作之间存在任何这种实际的关系或者顺序。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全应用实施例、或结合应用和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (27)

1.一种编码方法，其特征在于，所述方法包括：
根据待编码的序列的长度及传输码率，确定对所述待编码的序列分段的目标数量；
根据所述目标数量，对所述待编码的序列进行分段处理；
将分段处理后的每个子序列进行编码，并在编码后级联；
其中，所述根据待编码的序列的长度及传输码率，确定对所述待编码的序列分段的目标数量包括：
根据待编码的序列的长度、传输码率及预设的第一函数，确定对所述待编码的序列分段的目标数量，所述第一函数包含关于传输码率R的函数g(R)；所述g(R)为线性函数或非线性函数。
2.如权利要求1所述的方法，其特征在于，所述预设的第一函数包括：
N＝a1*K/g(R)的整数，a1为第一缩放因子，K为待编码的序列的长度，R为传输码率，N为目标数量。
3.如权利要求2所述的方法，其特征在于，当所述g(R)为线性函数时，所述g(R)＝c1*R+b1，其中，c1为最大待编码比特长度，b1为预设的第一偏置值。
4.如权利要求3所述的方法，其特征在于，当所述g(R)为非线性函数时，所述g(R)＝c2*(Ai*Ri+Ai-1Ri-1+……+A1R)+b2，其中，c2为最大待编码比特长度，b2为预设的第二偏置值，i为预设的不小于2的常数，Ai－A1为预设的常数。
5.如权利要求1所述的方法，其特征在于，在根据所述目标数量，对所述待编码的序列进行分段处理之前，所述方法包括：
根据待编码的序列的长度及所述目标数量，确定临时值；
根据传输码率，确定所述传输码率对应的比例阈值；
判断所述临时值是否大于等于所述比例阈值；
如果是，则进行后续步骤。
6.如权利要求5所述的方法，其特征在于，所述根据待编码的序列的长度及所述目标数量，确定临时值包括：
将所述目标数量与预设的第一数值，确定第二数量，将待编码的序列的长度与所述第二数量的比值确定为临时值；或
确定待编码的序列的长度与所述目标数量的第二比值，将第二比值与预设的第二缩放因子的乘积，确定为临时值。
7.如权利要求6所述的方法，其特征在于，所述第一数值为1。
8.如权利要求5所述的方法，其特征在于，如果所述临时值小于所述比例阈值，在根据所述目标数量，对所述待编码的序列进行分段处理之前，所述方法还包括：
对所述目标数量进行调整。
9.如权利要求5所述的方法，其特征在于，所述根据传输码率，确定所述传输码率对应的比例阈值包括：
如果传输码率小于预设的第一码率阈值，则确定所述传输码率对应的比例阈值为预设值。
10.如权利要求5所述的方法，其特征在于，所述根据传输码率，确定所述传输码率对应的比例阈值包括：
根据传输码率及预设的第二函数，确定所述传输码率对应的比例阈值。
11.如权利要求10所述的方法，其特征在于，所述根据传输码率及预设的第二函数，确定所述传输码率对应的比例阈值包括：
如果传输码率不小于预设的第二码率阈值，则根据所述传输码率，及预设的线性函数c3*R+b3，或int(c3*R+b3)确定所述比例阈值，c3为最大待编码比特长度，b3为预设的第三偏置值，R为传输码率，int为取整。
12.如权利要求10所述的方法，其特征在于，所述根据传输码率及预设的第二函数，确定所述传输码率对应的比例阈值包括：
如果传输码率不小于预设的第三码率阈值，且小于预设的第四码率阈值，则根据所述传输码率，及预设的线性函数c4*R+b4，或int(c4*R+b4)确定所述比例阈值，c4为最大待编码比特长度，b4为预设的第四偏置值，R为传输码率，int为取整。
13.如权利要求2-4任一项或6所述的方法，其特征在于，缩放因子大于0小于等于1。
14.如权利要求2-4任一项或11或12所述的方法，其特征在于，偏置值大于-150小于200。
15.如权利要求1所述的方法，其特征在于，所述根据所述目标数量，对所述待编码的序列进行分段处理包括：
根据待编码的序列，确定目标序列；
根据所述目标数量，对所述目标序列进行分段处理，所述目标序列为信息序列，或信息序列及循环冗余校验CRC序列构成的序列。
16.如权利要求1或15所述的方法，其特征在于，所述分段处理，包括：
等分处理；或
非等分处理；或
补0处理后等分处理。
17.一种编码装置，其特征在于，所述装置包括：
确定模块，用于根据待编码的序列的长度及传输码率，确定对所述待编码的序列分段的目标数量；
分段模块，用于根据所述目标数量，对所述待编码的序列进行分段处理；
编码模块，用于将分段处理后的每个子序列进行编码，并在编码后级联；
所述确定模块，具体用于根据待编码的序列的长度、传输码率及预设的第一函数，确定对所述待编码的序列分段的目标数量，所述第一函数包含关于传输码率R的函数g(R)；所述g(R)为线性函数或非线性函数。
18.一种电子设备，其特征在于，所述电子设备包括：存储器和处理器；
所述处理器，用于读取存储器中的程序，执行下列过程：根据待编码的序列的长度及传输码率，确定对所述待编码的序列分段的目标数量；
根据所述目标数量，对所述待编码的序列进行分段处理；
将分段处理后的每个子序列进行编码，并在编码后级联；
其中，所述处理器，具体用于根据待编码的序列的长度、传输码率及预设的第一函数，确定对所述待编码的序列分段的目标数量，所述第一函数包含关于传输码率R的函数g(R)；所述g(R)为线性函数或非线性函数。
19.如权利要求18所述的电子设备，其特征在于，所述处理器，还用于在根据所述目标数量，对所述待编码的序列进行分段处理之前，根据待编码的序列的长度及所述目标数量，确定临时值；根据传输码率，确定所述传输码率对应的比例阈值；判断所述临时值是否大于等于所述比例阈值；如果是，则进行后续步骤。
20.如权利要求19所述的电子设备，其特征在于，所述处理器，具体用于将所述目标数量与预设的第一数值，确定第二数量，将待编码的序列的长度与所述第二数量的比值确定为临时值；或确定待编码的序列的长度与所述目标数量的第二比值，将第二比值与预设的第二缩放因子的乘积，确定为临时值。
21.如权利要求19所述的电子设备，其特征在于，所述处理器，还用于如果所述临时值小于所述比例阈值，在根据所述目标数量，对所述待编码的序列进行分段处理之前，对所述目标数量进行调整。
22.如权利要求19所述的电子设备，其特征在于，所述处理器，具体用于如果传输码率小于预设的第一码率阈值，则确定所述传输码率对应的比例阈值为预设值。
23.如权利要求19所述的电子设备，其特征在于，所述处理器，具体用于根据传输码率及预设的第二函数，确定所述传输码率对应的比例阈值。
24.如权利要求23所述的电子设备，其特征在于，所述处理器，具体用于如果传输码率不小于预设的第二码率阈值，则根据所述传输码率，及预设的线性函数c3*R+b3，或int(c3*R+b3)确定所述比例阈值，c3为最大待编码比特长度，b3为预设的第三偏置值，R为传输码率，int为取整。
25.如权利要求23所述的电子设备，其特征在于，所述处理器，具体用于如果传输码率不小于预设的第三码率阈值，且小于预设的第四码率阈值，则根据所述传输码率，及预设的线性函数c4*R+b4，或int(c4*R+b4)确定所述比例阈值，c4为最大待编码比特长度，b4为预设的第四偏置值，R为传输码率，int为取整。
26.如权利要求18所述的电子设备，其特征在于，所述处理器，具体用于根据待编码的序列，确定目标序列；根据所述目标数量，对所述目标序列进行分段处理，所述目标序列为信息序列，或信息序列及循环冗余校验CRC序列构成的序列。
27.一种计算机可读存储介质，其特征在于，其存储有可由电子设备执行的计算机程序，当所述程序在所述电子设备上运行时，使得所述电子设备执行权利要求1～16中任一所述方法的步骤。
CN201711192729.3A 2017-11-24 2017-11-24 一种编码方法、装置、电子设备和存储介质 Active CN109842458B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201711192729.3A CN109842458B (zh) 2017-11-24 2017-11-24 一种编码方法、装置、电子设备和存储介质
JP2020528386A JP7039699B2 (ja) 2017-11-24 2018-08-29 エンコーディング方法および装置、電子デバイスおよび記憶媒体
PCT/CN2018/103089 WO2019100795A1 (zh) 2017-11-24 2018-08-29 一种编码方法、装置、电子设备和存储介质
KR1020207018258A KR102365382B1 (ko) 2017-11-24 2018-08-29 인코딩 방법, 장치, 전자 장치 및 저장 매체
US16/766,734 US11476971B2 (en) 2017-11-24 2018-08-29 Encoding method and apparatus, electronic device and storage medium
EP18882160.7A EP3716509A4 (en) 2017-11-24 2018-08-29 CODING PROCESS AND APPARATUS, ELECTRONIC DEVICE AND STORAGE MEDIA

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711192729.3A CN109842458B (zh) 2017-11-24 2017-11-24 一种编码方法、装置、电子设备和存储介质

Publications (2)

Publication Number Publication Date
CN109842458A CN109842458A (zh) 2019-06-04
CN109842458B true CN109842458B (zh) 2020-10-20

Family

ID=66631285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711192729.3A Active CN109842458B (zh) 2017-11-24 2017-11-24 一种编码方法、装置、电子设备和存储介质

Country Status (6)

Country Link
US (1) US11476971B2 (zh)
EP (1) EP3716509A4 (zh)
JP (1) JP7039699B2 (zh)
KR (1) KR102365382B1 (zh)
CN (1) CN109842458B (zh)
WO (1) WO2019100795A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11343822B2 (en) * 2018-01-12 2022-05-24 Qualcomm Incorporated Coded-bit allocation for uplink control information (UCI) segmentation
CN110768680B (zh) * 2019-11-04 2024-03-29 重庆邮电大学 一种scl剪枝技术联合球型列表译码的方法及装置
CN111757118B (zh) * 2020-06-29 2023-04-21 北京百度网讯科技有限公司 视频转码处理方法、装置、设备和介质
CN113438054B (zh) * 2021-06-23 2022-08-16 杭州海康威视数字技术股份有限公司 数据传输方法及装置
WO2024000564A1 (zh) * 2022-07-01 2024-01-04 华为技术有限公司 一种通信方法及通信装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101667884A (zh) * 2008-09-03 2010-03-10 中兴通讯股份有限公司 信道编码方法及装置、信道译码方法及装置
CN101809885A (zh) * 2007-09-28 2010-08-18 三星电子株式会社 用于涡轮编码的多输入多输出-正交频分复用无线系统的改进的循环缓冲器速率匹配的方法和装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101526990B1 (ko) 2008-01-31 2015-06-11 엘지전자 주식회사 전송 블록 크기 결정 방법 및 이를 이용한 신호 전송 방법
US8259643B2 (en) 2009-02-13 2012-09-04 Samsung Electronics Co., Ltd. Apparatus and method for codeword to layer mapping in MIMO transmission wireless systems
US9055572B2 (en) 2010-06-14 2015-06-09 Sharp Kabushiki Kaisha User equipment, base station apparatus, communication system and mobile communication methods for uplink control information
WO2012057480A2 (ko) * 2010-10-27 2012-05-03 엘지전자 주식회사 무선 통신 시스템에서 제어 정보를 송신하는 방법 및 이를 위한 장치
US9380490B2 (en) * 2010-11-08 2016-06-28 Qualcomm Incorporated System and method for uplink multiple input multiple output transmission
JP5195989B2 (ja) 2011-09-09 2013-05-15 富士通株式会社 送信方法
WO2014207895A1 (ja) 2013-06-28 2014-12-31 富士通株式会社 基地局装置、移動局装置及び通信方法
JPWO2016174884A1 (ja) * 2015-04-27 2018-02-15 ソニー株式会社 情報処理装置、通信システム、情報処理方法およびプログラム
US10541781B2 (en) 2016-01-29 2020-01-21 Intel IP Corporation Rate matching using low-density parity-check codes
JP2019149589A (ja) * 2016-07-08 2019-09-05 シャープ株式会社 基地局装置、端末装置、通信方法、および、集積回路
CN108289010B (zh) * 2017-01-09 2022-04-15 中兴通讯股份有限公司 一种数据处理方法和装置
CN108631941B (zh) * 2017-03-24 2021-02-23 华为技术有限公司 通信方法和装置
US11258536B2 (en) * 2017-08-10 2022-02-22 Samsung Electronics Co., Ltd. Method and apparatus for encoding/decoding channel in communication or broadcasting system
CN108365921B (zh) * 2017-09-30 2019-03-26 华为技术有限公司 Polar编码方法和编码装置、译码方法和译码装置
EP3694124A4 (en) * 2017-10-01 2020-12-02 China Academy of Telecommunications Technology POLARIZED CODING PROCESS AND APPARATUS, ELECTRONIC DEVICE AND INFORMATION CARRIER
KR102428522B1 (ko) * 2018-04-05 2022-08-03 삼성전자 주식회사 무선 통신 시스템에서 극 부호를 이용한 부호화 및 복호화를 위한 장치 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101809885A (zh) * 2007-09-28 2010-08-18 三星电子株式会社 用于涡轮编码的多输入多输出-正交频分复用无线系统的改进的循环缓冲器速率匹配的方法和装置
CN101667884A (zh) * 2008-09-03 2010-03-10 中兴通讯股份有限公司 信道编码方法及装置、信道译码方法及装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Details of conditions for UCI segmentation";SUMSUNG;《3GPP》;20171117;第1-2节，图1-2 *
SUMSUNG."Details of conditions for UCI segmentation".《3GPP》.2017, *

Also Published As

Publication number Publication date
EP3716509A4 (en) 2020-12-30
EP3716509A1 (en) 2020-09-30
CN109842458A (zh) 2019-06-04
KR20200090877A (ko) 2020-07-29
KR102365382B1 (ko) 2022-02-18
US20200389249A1 (en) 2020-12-10
WO2019100795A1 (zh) 2019-05-31
JP7039699B2 (ja) 2022-03-22
JP2021505028A (ja) 2021-02-15
US11476971B2 (en) 2022-10-18

Similar Documents

Publication Publication Date Title
CN109842458B (zh) 一种编码方法、装置、电子设备和存储介质
CN108282247B (zh) 一种控制信息传输方法及装置
TWI713906B (zh) 一種極化編碼方法、裝置、電子設備及存儲介質
JP5616458B2 (ja) アップリンク制御情報を送信するための方法および装置
JP6905066B2 (ja) 符号化及び復号方法並びにデバイス
CN108462554B (zh) 一种极性码的传输方法和装置
US10516505B2 (en) Baseband processors, base station, user device, and methods thereof
CN108141860B (zh) 用于确定上行链路控制信道的方法和装置
CN110138523B (zh) 一种反馈码本确定方法及装置
US11075653B2 (en) Polar code encoding and decoding method and apparatus
CN108809500B (zh) 编码方法、装置和设备
US11831334B2 (en) Method and system for polar code coding
WO2018058352A1 (en) Sub-channel mapping
CN110752904A (zh) 一种信息传输方法、终端及基站
CN110519018B (zh) 一种被用于信道编码的ue、基站中的方法和设备
JP6899450B2 (ja) データ伝送方法、端末及び基地局
US20220124703A1 (en) Methods for uplink control information multiplexing transmission and related products
WO2018127198A1 (zh) 数据处理方法和装置
CN109600201B (zh) 一种极化编码方法、装置、电子设备及存储介质
CN111092696A (zh) 一种无线通信的传输方法、终端设备及存储介质
TW201906379A (zh) 一種通道編碼方法及設備
CN116723542A (zh) 一种基站、用户设备中的用于信道编码的方法和装置
WO2023122932A1 (en) Hybrid automatic repeat request acknowledgment generation techniques for group common shared channels
CN110741698B (zh) 用于循环冗余校验/奇偶分布式极化码的比特数目计算和加扰的方法和装置
CN117769033A (zh) 信息处理方法、装置、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 100191 No. 40, Haidian District, Beijing, Xueyuan Road

Patentee after: CHINA ACADEMY OF TELECOMMUNICATIONS TECHNOLOGY

Address before: 100191 No. 40, Haidian District, Beijing, Xueyuan Road

Patentee before: CHINA ACADEMY OF TELECOMMUNICATIONS TECHNOLOGY

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210607

Address after: 100085 1st floor, building 1, yard 5, Shangdi East Road, Haidian District, Beijing

Patentee after: DATANG MOBILE COMMUNICATIONS EQUIPMENT Co.,Ltd.

Address before: 100191 No. 40, Haidian District, Beijing, Xueyuan Road

Patentee before: CHINA ACADEMY OF TELECOMMUNICATIONS TECHNOLOGY