JP7026689B2 - 情報処理方法、デバイス、および通信システム - Google Patents

情報処理方法、デバイス、および通信システム Download PDF

Info

Publication number
JP7026689B2
JP7026689B2 JP2019536533A JP2019536533A JP7026689B2 JP 7026689 B2 JP7026689 B2 JP 7026689B2 JP 2019536533 A JP2019536533 A JP 2019536533A JP 2019536533 A JP2019536533 A JP 2019536533A JP 7026689 B2 JP7026689 B2 JP 7026689B2
Authority
JP
Japan
Prior art keywords
length
code block
segment
communication device
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019536533A
Other languages
English (en)
Other versions
JP2020504529A (ja
Inventor
晨 ▲鄭▼
▲亮▼ ▲馬▼
杰 熊
▲シン▼ ▲曾▼
▲暁▼健 ▲劉▼
岳▲軍▼ 魏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of JP2020504529A publication Critical patent/JP2020504529A/ja
Application granted granted Critical
Publication of JP7026689B2 publication Critical patent/JP7026689B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H04L1/0063—Single parity check
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1867—Arrangements specially adapted for the transmitter end
    • H04L1/1874—Buffer management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

この出願は、2017年1月5日に中国特許庁に出願された、発明の名称を「情報処理方法、デバイス、および通信システム」とする中国特許出願第201710008135.6号の優先権を主張し、その全体が参照によりここに組み込まれる。
本発明の実施形態は、通信分野、より詳細には、情報処理方法、デバイス、および通信システムに関する。
通信システムにおいて、制御情報またはデータ情報は、通常、通信デバイス(例えば、基地局または端末)の間で情報シーケンスとして送信される。無線伝搬環境は複雑で変動するので、送信された情報シーケンスは干渉の影響を受けやすく、エラーが生じ得る。情報シーケンスを確実に送信するために、送信端におけるデバイスは情報シーケンスに対してCRC、セグメント化および検査、チャネル符号化、レートマッチング、およびインターリーブのような処理を実行し、インターリーブされた符号化ビットを変調シンボルにマッピングし、変調シンボルを受信端におけるデバイスに送信する。変調シンボルを受信した後に、受信端における通信デバイスは、それに対応して、デインターリーブ、デレートマッチング、復号化、連結、およびCRCを通じて変調シンボルを情報シーケンスに復元する。これらのプロセスは、送信エラーを削減し、データ送信の信頼性を改善することができる。
低密度パリティ検査(low density parity check、LDPC)符号、ポーラ(Polar)符号等のような、新しいチャネルの符号化スキームが、性能を改善するために第5世代移動通信システムに導入されることが考えられてきた。LDPC符号は、疎な検査行列を用いた線形ブロック符号の一種であり、柔軟な構造および低い復号化の複雑さによって特徴付けられる。LDPC符号を復号化することは部分的に並列な反復復号化アルゴリズムを使用するので、LDPC符号は従来のターボ符号より高いスループットを有する。通信システムにおいてしばしば使用されるLDPC符号は、特別な構造の特徴を有し、LDPC符号の基底行列はm*n個の要素を有する。zがリフティングのためのリフティング係数として使用されるならば、(m*z)*(n*z)個の要素を有するパリティ検査行列Hが取得され得る。換言すると、パリティ検査行列Hはm*n個のブロック行列を含む。それぞれのブロック行列はz*zの全てゼロの行列であり、またはそれぞれのブロック行列は単位行列に対して循環シフトを実行することによって取得される。リフティング係数zは、通常、システムによってサポートされる符号ブロックサイズ、および情報データサイズに基づいて決定される。
異なるチャネル符号化スキームが使用されるので、通信システムは異なる符号化能力および復号化能力を有する。システムの符号化性能および復号化性能をより良く改善するように、チャネル符号化要件を満たすための情報シーケンスをどのように処理するかが解決されるべき課題になる。
これを考慮して、本発明の実施形態は、入力シーケンスに対してプロセスを実行することによって出力される符号ブロックがチャネル符号化要件を満たすことができるように、情報処理方法、デバイス、および通信システムを提供する。
第1の態様によれば、
入力シーケンスを取得するステップであって、入力シーケンスの長さがBである、ステップと、
入力シーケンスおよび符号ブロック長セット内の最大符号ブロック長Zに基づいてC個の符号ブロックを取得するステップであって、符号ブロックのそれぞれは、入力シーケンス内の入力ビットセグメントを含み、符号ブロックの少なくとも1つは、長さがLである巡回冗長検査(CRC)ビットセグメントを含み、または、フィラービットセグメントを含み、B、Z、およびCは0より大きい整数であり、Lは0以上かつZより小さい整数である、ステップと、
を含む、通信システムにおける情報処理方法が提供される。
符号ブロック長セット内の最大符号ブロック長は、入力シーケンスに対してプロセスを実行することによって取得された符号ブロックについて考えられているので、チャネル符号化入力についての符号ブロック長要件が満たされることができ、符号ブロックの数も削減されることができる。
前述の態様の可能な実装において、B>Zであり、かつ符号ブロックのそれぞれが、長さがLであるCRCビットセグメントを含むならば、
Figure 0007026689000001
であり、ここで
Figure 0007026689000002
は数を上方の整数に丸めることを表現し、C個の符号ブロックの少なくとも1つは長さがK3であるセグメントを含み、ここでセグメントは入力ビットセグメントおよびCRCビットセグメントを含み、
Figure 0007026689000003
である。
任意選択で、長さがK3であるセグメントを含む符号ブロックは、長さがF3であるフィラービットセグメントをさらに含み、F3=I3-K3であり、I3は符号ブロック長セット内のK3以上の最小符号ブロック長である。
前述の実装に基づく別の可能な実装において、C個の符号ブロックの少なくとも1つは長さがK4であるセグメントを含み、
Figure 0007026689000004
であり、ここで
Figure 0007026689000005
は数を下方の整数に丸めることを表現し、長さがK4であるセグメントを含む符号ブロックの数はC4=C・K3-(B+C・L)であり、長さがK3であるセグメントを含む符号ブロックの数はC3=C-C4である。
任意選択で、長さがK4であるセグメントを含む符号ブロックは、長さがF4であるフィラービットセグメントをさらに含み、F4=I4-K4であり、I4は符号ブロック長セット内のK4以上の符号ブロック長のうちの最小符号ブロック長である。
前述の方式において、入力シーケンスに対してプロセスを実行することによって取得された符号ブロックのうち、任意の2つの符号ブロックの符号ブロック長は、等しく、または符号ブロック長セット内の2つの隣接する符号ブロック長であり、任意の2つの符号ブロック内の有効情報ビットの数は、符号ブロックの符号レートが釣り合わされるように、最大1ビットまで異なる。システム性能の変動が回避されることができるように、これらの符号ブロックは符号化または復号化のための入力として使用される。
前述の態様の別の可能な実装において、B≦Zならば、C=1である。符号ブロック内のCRCビットセグメントの長さはL=0であり、換言すると、符号ブロックはCRCビットセグメントを含まない。符号ブロック長I0が、符号ブロック長セット内のB以上の符号ブロック長のうちの最小符号ブロック長であるならば、符号ブロック内のフィラービットセグメントの長さはI0-Bである。
前述の態様の別の可能な実装において、チャネル符号化スキームにおいて自己検査能力が提供されるならば、CRCビットセグメントは追加されなくてもよく、換言すると、L=0である。この場合、
Figure 0007026689000006
であり、C個の符号ブロックは、入力ビットセグメントがK5の長さを有する少なくとも1つの符号ブロックを含み、
Figure 0007026689000007
である。
任意選択で、入力ビットセグメントがK5の長さを有する符号ブロックは、長さがF5であるフィラービットセグメントをさらに含み、F5=I5-K5であり、I5は符号ブロック長セット内のK5以上の符号ブロック長のうちの最小符号ブロック長である。
前述の実装に基づく別の可能な実装において、C個の符号ブロックは入力ビットセグメントがK6の長さを有する少なくとも1つの符号ブロックさらに含み、
Figure 0007026689000008
であり、C個の符号ブロックにおいて、入力ビットセグメントがK6の長さを有する符号ブロックの数はC6=C・K5-Bであり、入力ビットセグメントがK5の長さを有する符号ブロックの数はC5=C-C6である。
前述の実装において、入力シーケンスに対してプロセスを実行することによって取得された符号ブロックは、システムのCRCオーバーヘッドが削減されることができるように、CRCビットセグメントを含まない。
前述の態様に基づく別の可能な実装において、L>0ならば、符号ブロックのそれぞれはCRCビットセグメントを含む。CRCビットセグメントは符号ブロックのそれぞれにおいて入力ビットセグメントについて生成されたパリティビットセグメントであり、またはCRCビットセグメントは符号ブロックのそれぞれにおいて入力ビットセグメントおよびフィラービットセグメントについて生成されたパリティビットセグメントである。
第2の態様によれば、
入力シーケンスを取得するステップであって、入力シーケンスの長さがBである、ステップと、
符号ブロックグループの最大数Gmaxおよびそれぞれの符号ブロックグループ内の符号ブロックの最大数Mのうちの1つ、入力シーケンス、および符号ブロック長セット内の最大符号ブロック長Zに基づいて、符号ブロックグループの数Gおよびそれぞれの符号ブロックグループ内の符号ブロックの数を決定するステップと、
入力シーケンス、符号ブロックグループの数G、およびそれぞれの符号ブロックグループ内の符号ブロックの数に基づいて、C個の符号ブロックを取得するステップと、
を含む、通信システムにおける情報処理方法が提供される。
第1の態様または第2の態様の可能な実装において、C個の符号ブロックは、CRCビットセグメントを含むG個の符号ブロックを含み、ここでGは0より大きく、かつC以下の整数である。
第1の態様または第2の態様の別の可能な実装において、C個の符号ブロックはG個の符号ブロックグループに属し、符号ブロックグループのそれぞれはCRCビットセグメントを含む1つの符号ブロックを有し、それぞれのCRCビットセグメントは1つの符号ブロックグループ内の少なくとも1つの符号ブロック内の入力ビットセグメントについて生成されたパリティビットセグメントであり、またはそれぞれのCRCビットセグメントは1つの符号ブロックグループ内の少なくとも1つの符号ブロック内の入力ビットセグメントおよびフィラービットセグメントについて生成されたパリティビットセグメントである。
入力シーケンスに対してプロセスを実行することによって取得された複数の符号ブロックに符号ブロックグループ単位でCRCビットセグメントが追加されるので、システムのCRCオーバーヘッドが削減されることができる。加えて、ACKフィードバックが符号ブロックグループ単位で実行されるとき、性能はより良く、システムの効率が改善される。
前述の実装に基づく別の可能な実装において、
Figure 0007026689000009
または
Figure 0007026689000010
であり、ここでMは0より大きい整数であり、
Figure 0007026689000011
であり、Gmax>0であり、Gmaxは符号ブロックグループの最大のサポートされる数であり、
Figure 0007026689000012
である。
前述の実装に基づく別の可能な実装において、G個の符号ブロックグループはC9個の符号ブロックを含む少なくとも1つの符号ブロックグループを含み、
Figure 0007026689000013
である。
任意選択で、G個の符号ブロックグループはC10個の符号ブロックを含む少なくとも1つの符号ブロックグループを含み、
Figure 0007026689000014
であり、C10個の符号ブロックを含む符号ブロックグループの数はG2=G・C9-Cであり、C9個の符号ブロックを含む符号ブロックグループの数はG1=G-G2である。
前述の実装において、任意の2つの符号ブロックグループは、符号ブロックグループが一貫したブロック・エラー・レート(block error rate、BLER)および一貫した検出抜け性能を有する傾向があるように、最大1符号ブロックまで異なる。
第3の態様によれば、
出力シーケンスの長さおよび符号ブロック長セット内の最大符号ブロック長Zに基づいて、C個の符号ブロックを取得するステップと、
C個の符号ブロックに基づいて出力シーケンスを取得するステップであって、符号ブロックのそれぞれは出力シーケンス内の出力ビットセグメントを含み、符号ブロックの少なくとも1つは、長さがLである巡回冗長検査CRCビットセグメントを含み、またはフィラービットセグメントを含み、B、Z、およびCは0より大きい整数であり、Lは0以上かつZより小さい整数である、ステップと、
を含む、通信システムにおける情報処理方法が提供される。
第4の態様によれば、
入力シーケンスを取得するように構成された取得ユニットと、
入力シーケンスおよび符号ブロック長セット内の最大符号ブロック長Zに基づいてC個の符号ブロックを取得するように構成された処理ユニットであって、符号ブロックのそれぞれは入力シーケンス内の入力ビットセグメントを含み、符号ブロックの少なくとも1つは、長さがLである巡回冗長検査CRCビットセグメントを含み、または、フィラービットセグメントを含み、B、Z、およびCは0より大きい整数であり、Lは0以上かつZより小さい整数である、処理ユニットと、
を含む、通信デバイスが提供される。
通信デバイスは、前述の態様において説明された送信端におけるデバイスによって実行される方法を実行するように構成されてもよい。詳細について、前述の態様における説明を参照されたい。
可能な設計において、この出願において提供される通信デバイスは、前述の方法の設計における送信端におけるデバイスのプロセスを実行するように構成された対応するモジュールまたはユニットを含んでもよい。モジュールまたはユニットは、ソフトウェア、ハードウェア、またはソフトウェアおよびハードウェアであってもよい。
第5の態様によれば、
出力シーケンスの長さおよび符号ブロック長セット内の最大符号ブロック長Zに基づいて、C個の符号ブロックを取得するように構成された取得ユニットと、
取得ユニットによって取得されたC個の符号ブロックに基づいて出力シーケンスを取得するように構成された処理ユニットであって、符号ブロックのそれぞれは出力シーケンス内の出力ビットセグメントを含み、符号ブロックの少なくとも1つは、長さがLである巡回冗長検査CRCビットセグメントを含み、またはフィラービットセグメントを含み、B、Z、およびCは0より大きい整数であり、Lは0以上かつZより小さい整数である、処理ユニットと、
を含む、通信デバイスが提供される。
通信デバイスは、前述の態様において説明された受信端におけるデバイスによって実行される方法を実行するように構成されてもよい。詳細について、前述の態様における説明を参照されたい。
可能な設計において、この出願において提供される通信デバイスは、前述の方法の設計における受信端におけるデバイスの挙動を実行するように構成された対応するモジュールまたはユニットを含んでもよい。モジュールまたはユニットは、ソフトウェア、ハードウェア、またはソフトウェアおよびハードウェアであってもよい。
第6の態様によれば、本発明の実施形態は通信システムを提供し、システムは前述の態様において説明された通信デバイスを含む。
加えて、本発明の実施形態はコンピュータ記憶媒体を提供し、コンピュータ記憶媒体は前述の態様を実行するように設計されたプログラムを含む。
本発明の実施形態における方法、デバイス、および通信システムによれば、入力シーケンスに対してプロセスを実行することによって取得される符号ブロックは、符号ブロックの符号レートの間の差が釣り合わされるように、異なるチャネル符号化スキームにおける符号ブロック長セット要件を満たすことができる。通信システムの処理性能を改善されることができるように、これらの符号ブロックは符号化または復号化のために使用される。
本発明の実施形態による、通信システムの概略構造図である。 本発明の別の実施形態による、情報処理方法のフローチャートである。 本発明の別の実施形態による、符号ブロックの概略構造図である。 本発明の別の実施形態による、符号ブロックの概略構造図である。 本発明の別の実施形態による、情報処理方法の概略図である。 本発明の別の実施形態による、情報処理方法の概略図である。 本発明の別の実施形態による、情報処理方法の概略図である。 本発明の別の実施形態による、情報処理方法の概略図である。 本発明の別の実施形態による、情報処理方法のフローチャートである。 本発明の別の実施形態による、情報処理方法のフローチャートである。 本発明の別の実施形態による、通信デバイスの概略構造図である。 本発明の別の実施形態による、受信端におけるデバイスの概略構造図である。
以下は、本発明の実施形態における添付図面を参照して、本発明の実施形態における技術的解決策を明確に説明する。説明される実施形態は、本発明の実施形態のすべてではなく単にいくつかであることが理解され得る。創造的な努力なしで本発明の実施形態に基づいてこの技術分野の当業者によって得られる他のすべての実施形態は、本発明の保護範囲内に入るものである。
図1に表されるように、通信システム100は通信デバイス10および通信デバイス11を含む。制御情報またはデータ情報は、情報シーケンスとして通信デバイス10と通信デバイス11の間で受信および送信される。通信デバイス10は送信端におけるデバイスとしての役割を果たし、トランスポートブロック(transmission block、TB)に基づいて情報シーケンスを送信し、トランスポートブロックCRCビットがそれぞれのトランスポートブロックに付加される。トランスポートブロックCRCビットが付加されるトランスポートブロックは、入力シーケンスとして使用される。入力シーケンスの長さが最大符号ブロック長Zより小さいならば、符号ブロック長セット内の符号ブロック長に基づいて挿入されたフィラービットを有する入力シーケンスがエンコーダに入力されて、チャネル符号化を実行する。入力シーケンスの長さが最大符号ブロック長Zを超えるならば、入力シーケンスは複数の入力ビットセグメントに分割され、エンコーダに入力されるそれぞれの符号ブロック(code block、CB)は入力ビットセグメントの1つを含む。さらに、符号ブロックのエラー検出性能を改善するために、CRCビットセグメントがいくつかまたはすべての符号ブロックに付加されてもよく、またはそれぞれの符号ブロックのブロック長がブロック長セット内で定義される許容可能な符号ブロック長に等しくなるように、フィラービットがいくつかまたはすべての符号ブロックに挿入されてもよい。通信デバイス10は対応する符号化ブロックを取得するために、それぞれの符号ブロックに対してLDPC符号を基にした符号化のようなチャネル符号化を実行する。それぞれの符号化ブロックは、符号化の前に存在する複数の情報ビット、および符号化を通じて生成された複数のパリティビットを含み、これらは符号化ビットと総称される。
符号化ブロックは、サブブロックのインターリーブの後に、通信デバイス10の循環バッファに記憶され、通信デバイス10は、循環バッファから、符号化ビットセグメントとも称される、符号化ビットのセグメントを選択する。符号化ビットセグメントは、送信のために、インターリーブされ、変調シンボルにマッピングされる。再送信の間、通信デバイス10は、送信のために循環バッファから別の符号化ビットセグメントを選択する。循環バッファ内のすべてのデータが送信されたならば、符号化ビットが循環バッファの前端から再度選択される。
通信デバイス11は受信端におけるデバイスとして使用され、受信された変調シンボルを復調し、デインターリーブの後に、受信された符号化ビットセグメントのソフト値をソフトバッファ(soft buffer)内の対応する位置に記憶する。再送信が発生するならば、通信デバイス11は再送信された符号化ビットセグメントのソフト値を結合し、結合されたソフト値をソフトバッファに記憶する。ここでの結合は、異なる時間に受信された符号化ビットが同一の位置にあるならば、異なる時間に受信された符号化ビットのソフト値が結合されることを意味する。情報シーケンス内の符号ブロックを取得するために、通信デバイス11はソフトバッファ内のすべてのソフト値を復号する。通信デバイス11はトランスポートブロックサイズを取得し得るので、通信デバイス11はトランスポートブロックがセグメント化される符号ブロックの数およびそれぞれの符号ブロックの長さを決定し得る。通信デバイス11はそれぞれの符号ブロック内の出力ビットセグメントを取得し得る。符号ブロックがCRCビットセグメントを含むならば、通信デバイス11はCRCビットセグメントを使用することによって、符号ブロック内の出力ビットセグメント、または符号ブロック内の出力ビットセグメントおよびフィラービットセグメントをさらに検査し得る。通信デバイス11は出力ビットセグメントを出力シーケンス、つまりトランスポートブロックに連結し、最終的に情報シーケンスを取得するためにトランスポートブロックをさらに検査および連結する。通信デバイス11は、通信デバイス10の情報処理方法の逆のプロセスを実行することが知られることができる。
本発明の実施形態において、例えば、通信デバイス10は基地局のような通信システム内のネットワークデバイスであってもよく、それに対応して、通信デバイス11は端末であってもよいことが留意されるべきである。代替的に、通信デバイス10は通信システム内の端末であってもよく、それに対応して、通信デバイス11は基地局のような通信システム内のネットワークデバイスであってもよい。
理解の容易さのために、この出願に関わるいくつかの名詞が下記で説明される。
この出願において、名詞「ネットワーク」および「システム」はしばしば互換的に使用されるが、その名詞の意味はこの技術分野の当業者によって理解されることができる。端末は通信機能を有するデバイスであり、ハンドヘルドデバイス、車載デバイス、ウェアラブルデバイス、コンピューティングデバイス、無線モデムに接続される別の処理デバイス、または無線通信機能を有する同様のものを含み得る。端末は、異なるネットワークにおいて異なる名称、例えば、ユーザ機器、移動局、加入者ユニット、局、セルラーフォン、パーソナル・デジタル・アシスタント、無線モデム、無線通信デバイス、ハンドヘルドデバイス、ラップトップコンピュータ、コードレスフォン、および無線ローカルループ局、を有し得る。説明の容易さのために、この出願においてこれらのデバイスは単純に端末と称される。基地局(base station、BS)は基地局デバイスと称されることもあり、無線通信機能を提供するために無線アクセスネットワーク内に配備されるデバイスである。基地局は異なる無線アクセスシステムにおいて異なる名称を有し得る。例えば、ユニバーサル移動電気通信システム(Universal Mobile Telecommunications System、UMTS)ネットワーク内の基地局はノードB(NodeB)と称され、LTEネットワーク内の基地局は進化型ノードB(evolved NodeB、eNBまたはeNodeB)と称され、または第5世代ネットワーク内の基地局は別の名称を有し得る。これは、本発明において限定されない。
図2は、本発明の実施形態による、通信システム内の情報処理方法のフローチャートである。方法は送信端におけるデバイスに適用されることが可能であり、以下のステップを含む。
201.入力シーケンスを取得する。
本発明の実施形態において、入力シーケンスは、トランスポートブロック、またはトランスポートブロックCRCビットが付加されたトランスポートブロックであり得る。ここでのトランスポートブロックは制御情報またはデータ情報を送信するために使用される。送信端におけるデバイスによって取得される、トランスポートブロック、またはトランスポートブロックCRCビットが付加されたトランスポートブロックは、符号ブロックセグメント化のための入力シーケンスとして使用され得る。
入力シーケンスの長さはBであり、換言すると、入力シーケンスはB個のビットを含む。B個のビットは、通常、b0、b1、...、bB-1と表現されることが可能であり、Bは0より大きい整数である。
202.ステップ201において取得された入力シーケンス、および符号ブロック長セット内の最大符号ブロック長Zに基づいてC個の符号ブロックを取得し、符号ブロックのそれぞれは入力シーケンス内の入力ビットセグメントを含み、符号ブロックの少なくとも1つは、長さがLである符号ブロック巡回冗長検査CRCビットセグメントを含み、またはフィラービットセグメントを含む。
ZおよびCの両方は0より大きい整数であり、Lは0以上かつZより小さい整数である。
符号ブロック長セットは、通常、システム内で定義され、1つ以上の許容可能な符号ブロック長を含み、最大符号ブロック長はZである。符号ブロック長セットは異なるチャネル符号化スキームにおいて異なってもよい。例えば、チャネル符号化においてLDPC符号化が使用される。LDPC基底行列のサイズが34*50であり、情報ビットに対応する列の数が16であり、リフティング係数zの値が{8,10,12,14,16,20,24,28,32,40,48,56,64,80,96,112,128,160,192,224,256,320,384}から得られるならば、符号ブロック長セット内の符号ブロック長は16*z、つまりリフティング係数zと情報ビットに対応する列の数との積であり、最大符号ブロック長Zは16*384=6144ビットである。ここで例のみが説明されるが、それらの例は限定を与えないことが留意されるべきである。
送信端におけるデバイスによって入力シーケンスに対して符号ブロックセグメント化を実行することによって取得されたそれぞれの符号ブロックは符号ブロックセグメント化の出力シーケンスであり、それぞれの符号ブロックはcr0、cr1、cr2、cr3、…、cr(Kr-1)と表現されることが可能であり、ここでrは符号ブロック番号であり、0≦r<Cであり、Krは符号ブロックrの符号ブロック長であり、つまり、それは符号ブロックr内のビットの数である。
可能な実装において、入力シーケンスは最大符号ブロック長Zに基づいてC個の入力ビットセグメントに分割される。この場合、C個の符号ブロック内で、符号ブロックiは入力ビットセグメントiを含み、符号ブロックjは入力ビットセグメントjを含む、などであり、ここで0≦iであり、j<Cである。
入力ビットセグメントに加えて、符号ブロックは任意選択で、CRCビットセグメントおよびフィラービットセグメントの少なくとも1つを含んでもよく、ここでCRCビットセグメントの長さはLである。
LDPC符号化のような使用される新しいチャネル符号化スキームは、より良い自己検査能力を提供し、CRCビットセグメント付加の方式は柔軟である。長さがLであるCRCビットセグメントがそれぞれの入力ビットセグメントに付加されてもよく、長さがLである1つのCRCビットセグメントが全体として複数の入力ビットセグメントに付加されてもよく、または入力ビットセグメントがCRCビットセグメントを付加されず、したがって、この場合、L=0である。それに対応して、C個の符号ブロック内で、CRCビットセグメントを含む符号ブロックの数はまたCであってもよく、換言すると、それぞれの符号ブロックはCRCビットセグメントを含み、CRCビットセグメントを含む符号ブロックの数はまたGであってもよく、ここでGは0より大きく、かつC以下の整数であり、換言すると、複数の符号ブロックのうちの1つがCRCビットセグメントを含み、またはCRCビットセグメントを含む符号ブロックの数はまた0であってもよく、換言すると、どの符号ブロックもCRCビットセグメントを含まず、またはL=0である。
説明の容易さのために、本発明の実施形態において、符号ブロック内に入力ビットセグメントおよびCRCビットセグメントを含むビットセグメントは、時々、セグメントと称され、換言すると、セグメントは入力ビットセグメントおよびCRCビットセグメントを含む。符号ブロック長セット内のブロック長Kと、符号ブロック内のセグメントの長さとの間の差が0でなく、かつKがセグメントの長さ以上の最小符号ブロック長であるならば、符号ブロックはフィラービットセグメントをさらに含み、フィラービットセグメントの長さは許容可能なブロック長Kとセグメントの長さとの間の差である。フィラービットセグメントは値が<NULL>である1つ以上のビットを含み、値が<NULL>であるビットは、また、いくつかのシステムにおいて0に設定されてもよい。
符号ブロックがフィラービットセグメントを含むならば、CRCビットセグメントはセグメントのために生成されたパリティビットセグメントであってもよく、または入力ビットセグメントのために生成されたパリティビットセグメントであってもよい。例えば、符号ブロック内の入力ビットセグメントはCRCビットセグメントを生成するために最初に検査されてもよく、次いでフィラービットセグメントが挿入される。別の例として、フィラービットセグメントは符号ブロックに最初に挿入されてもよく、次いで符号ブロック内の入力ビットセグメントおよびフィラービットセグメントがCRCビットセグメントを生成するために検査され、CRCビットセグメントが符号ブロックに付加される。符号ブロック内の入力ビットセグメント、フィラービットセグメント、およびCRCビットセグメントの位置は、ここで限定されない。CRCビットセグメントは図3に表される符号ブロック1のような符号ブロック内の最後のセグメントに置かれてもよく、またはフィラービットセグメントは図4に表される符号ブロック2のような符号ブロック内の入力ビットセグメントの前面に置かれてもよい。ここで例のみが説明され、その例は本発明において限定を与えないことが留意されるべきである。
本発明のこの実施形態において提供される情報処理方法によれば、符号ブロック長セット内の最大符号ブロック長は、入力シーケンスが処理された後に取得された符号ブロックについて考えられているので、チャネル符号化入力についての符号ブロック長要件が満たされることができ、符号ブロックの数も削減されることができる。
入力シーケンスに基づいて生成されたC個の符号ブロックに起因して、それぞれの符号ブロック長は符号ブロック長セット内の符号ブロック長である必要がある。符号ブロック長セット内の符号ブロック長は長さの昇順または降順に配置される。符号ブロックの符号レートが釣り合わされるように、C個の生成された符号ブロックのうちの任意の2つの長さは、等しいか、または符号ブロック長セット内の2つの隣接する符号ブロック長であるか、のいずれかである。符号ブロックセグメント化は複数の方式で実装され得る。
図5を参照すると、図5は本発明の別の実施形態による、情報処理方法の概略図である。この方式において、1つの符号ブロックのみがフィラービットセグメントを含む。これは符号ブロック長セット内の2つの隣接する符号ブロック長が比較的小さい差を有する場合に適用可能である。図5に表されるように、方法は、以下の内容を含む。
B>Zであり、かつ符号ブロックのそれぞれが、長さがLであるCRCビットセグメントを含むならば、Cは、
Figure 0007026689000015
を満たし、ここで
Figure 0007026689000016
は数を上方の整数に丸めることを表現する。換言すると、Cの値は、
Figure 0007026689000017
の値に等しい。B/(Z-L)が整数であるならば、B/(Z-L)の値は、
Figure 0007026689000018
に等しく、また
Figure 0007026689000019
の値にやはり等しいことが理解され得る。Cは、
Figure 0007026689000020
を満たすと考えられ得る。C個の符号ブロックにおいて、符号ブロック長がK1であるC1個の符号ブロック、および符号ブロック長がK2であるC2個の符号ブロック、ここでK1は符号ブロック長セット内でC・K1≧(B+C・L)を満たす符号ブロック長のうちの最小符号ブロック長であり、K2は符号ブロック長セット内のK1より小さい符号ブロック長のうちの最大符号ブロック長であり、
Figure 0007026689000021
であり、C1=C-C2であり、
Figure 0007026689000022
は数を下方の整数に丸めることを表現する。符号ブロック長がK2である符号ブロックの1つは、フィラービットセグメントを含み、フィラービットセグメントの長さはF=C1・K1+C2・K2-(B+C・L)である。この出願における上に丸める
Figure 0007026689000023
または下に丸める
Figure 0007026689000024
について、丸められるべきパラメータが整数であるならば、パラメータは上方の整数にも丸められず、下方の整数にも丸められなくてもよく、または整数パラメータは上に丸められてもよく、または整数パラメータは下に丸められてもよく、結果は同一であることが理解され得る。
長さがBである入力シーケンスは、決定された符号ブロックの数および決定された符号ブロック長に基づいて、C個の入力ビットセグメントに分割されることが、図5から知られることができる。入力ビットセグメントのうちの1つはK2-L-Fの長さを有し、C2-1個の入力ビットセグメントはK2-Lの長さを有し、C1個の入力ビットセグメントはK1-Lの長さを有する。長さがK2であるC2個の符号ブロックがあり、長さがK1であるC1個の符号ブロックがある。符号ブロック長がK2でありフィラービットセグメントを含む符号ブロック内の入力ビットセグメントの長さはK2-L-Fであり、符号ブロック長がK2でありフィラービットセグメントを含まない符号ブロック内の入力ビットセグメントの長さはK2-Lであり、符号ブロック長がK1である符号ブロック内の入力ビットセグメントの長さはK1-Lである。図に表されるフィラービットセグメントの位置は単に例であり、第1の符号ブロックに限定されず、または符号ブロックの開始に限定されないことが留意されるべきである。フィラービットセグメントは符号ブロック内でCRCビットセグメントの後であってもよい。
B=32000ビット、Z=6144ビット、L=24ビット、前述の実施形態において使用されるLDPC符号ブロック長セットを例として用いて、符号ブロックの数は、
Figure 0007026689000025
であり、CRCビットセグメントが付加されるそれぞれの符号ブロックの長さはB+C・L=32144ビットであり、符号ブロック長セット内でC・K1≧(B+C・L)を満たす符号ブロック長のうちの最小符号ブロック長K1は6144ビットであり、符号ブロック長セット内でK1より小さい符号ブロック長のうちの最大符号ブロック長K2は5120ビットである。この場合、6個の符号ブロックは符号ブロック長がK1=6144ビットである2つの符号ブロックを含み、符号ブロック長がK2=5120ビットである4つの符号ブロックを含む。符号ブロック長がK2である符号ブロックのうちの1つは、長さが624ビットであるフィラービットセグメントをさらに含み、例えば、符号ブロック長がK2である第1の符号ブロックは長さが624ビットであるフィラービットセグメントを含み得る。ここで例のみが説明され、その例は限定を与えないことが留意されるべきである。
任意選択で、この方式において、入力シーケンスの長さがB≦Zを満たすならば、C=1である。符号ブロック内のCRCビットセグメントの長さはL=0であり、換言すると、符号ブロックはCRCビットセグメントを含まない。符号ブロック長セット内の符号ブロック長I0が、B以上の符号ブロック長のうちの最小符号ブロック長であるならば、符号ブロック内のフィラービットセグメントの長さはI0-Bである。
図6を参照すると、図6は本発明の別の実施形態による、情報処理方法の概略図である。図6に表されるように、方法は、以下の内容を含む。
B>Zであり、かつ符号ブロックのそれぞれは長さがLであるCRCビットセグメントを含むならば、
Figure 0007026689000026
であり、ここで
Figure 0007026689000027
は数を上方の整数に丸めることを表現する。入力シーケンスとCRCビットセグメントの合計の長さは(B+C・L)である。前述の実施形態において説明されたように、セグメントは入力ビットセグメントおよびCRCビットセグメントを含む。この場合、釣り合わされたセグメント化が実行された後に、符号ブロックのうちの少なくとも1つにおけるセグメントの長さはK3であり、換言すると、C個の符号ブロックのうちの少なくとも1つは長さがK3であるセグメントを含む。K3は、
Figure 0007026689000028
を満たし、換言すると、K3の値は、
Figure 0007026689000029
の値に等しい。K3が整数であることが知られることができる。(B+C・L)がCで割り切れるとき、(B+C・L)/Cは整数であり、かつ
Figure 0007026689000030
であることが理解され得る。換言すると、(B+C・L)/CがCで割り切れるとき、K3の値は(B+C・L)/Cの値に等しい。丸め演算は(B+C・L)/Cに対して実行されなくてもよく、または(B+C・L)/Cは上方の整数に丸められてもよく、または下方の整数に丸められてもよく、これはK3の値の結果に影響しない。
セグメントがK3の長さを有する符号ブロックは、長さがF3であるフィラービットセグメントをさらに含み、F3=I3-K3であり、I3は符号ブロック長セット内のK3以上の符号ブロック長のうちの最小符号ブロック長である。F3が0であるならば、セグメントがK3の長さを有する符号ブロックはフィラービットセグメントを含まない。
さらに、C個の符号ブロックのうちの少なくとも1つは長さがK4であるセグメントを含み、K4は、
Figure 0007026689000031
を満たし、換言すると、K4の値は、
Figure 0007026689000032
の値に等しい。K4が整数であることが知られることができる。C個の符号ブロックにおいて、長さがK4であるセグメントを含む符号ブロックの数はC4=C・K3-(B+C・L)であり、長さがK3であるセグメントを含む符号ブロックの数はC3=C-C4である。(B+C・L)がCで割り切れるとき、(B+C・L)/Cは整数であり、かつ
Figure 0007026689000033
であることが理解され得る。換言すると、(B+C・L)がCで割り切れるとき、K4の値は(B+C・L)/Cの値に等しい。丸め演算は(B+C・L)/Cに対して実行されなくてもよく、または(B+C・L)/Cは上方の整数に丸められ、または下方の整数に丸められてもよく、これはK4の結果に影響しない。
(B+C・L)%C=0であり、かつ%が剰余演算を表現するならば、換言すると、(B+C・L)がCで割り切れるとき、K4=K3であり、かつ
Figure 0007026689000034
は、
Figure 0007026689000035
に等しい。換言すると、K3またはK4は(B+C・L)/Cに等しい。C個の符号ブロックのそれぞれは、長さがK3またはK4であるセグメントを含み、換言すると、セグメントがK3またはK4の長さを有するC個の符号ブロックがある。
セグメントがK4の長さを有する符号ブロックは、長さがF4であるフィラービットセグメントをさらに含み、F4=I4-K4であり、I4は符号ブロック長セット内のK4以上の符号ブロック長のうちの最小符号ブロック長である。F4が0であるならば、セグメントがK4の長さを有する符号ブロックはフィラービットセグメントを含まない。
長さがBである入力シーケンスは、決定された符号ブロックの数および決定された符号ブロック長に基づいて、C個の入力ビットセグメントに分割されることが、図6から知られることができる。C4個の入力ビットセグメントはK4-Lの長さを有し、C3個の入力ビットセグメントはK3-Lの長さを有する。セグメントがK4の長さを有し、符号ブロック長がI4であるC4個の符号ブロックがあり、セグメントがK3の長さを有し、符号ブロック長がI3であるC3個の符号ブロックがある。セグメントがK4の長さを有する符号ブロック内の入力ビットセグメントの長さはK4-Lであり、セグメントがK3の長さを有する符号ブロック内の入力ビットセグメントの長さはK3-Lである。フィラービットセグメントはすべての符号ブロック内によく分散されている。図に表されるフィラービットセグメントの場所は単に例であり、符号ブロックの中間の位置に限定されないことが留意されるべきである。フィラービットセグメントは符号ブロック内の入力ビットセグメントの前であってもよく、または符号ブロック内のCRCビットセグメントの後であってもよい。
B=32000ビット、L=24ビット、および前述のLDPC符号ブロック長セットが依然として例として使用される。LDPC基底行列において情報ビットに対応する列(情報ビット列)の数は16であり、符号ブロック長セット内の最大符号ブロック長はZ=16*384=6144ビットであり、ブロックの数は、
Figure 0007026689000036
であり、CRCビットセグメントが付加されるそれぞれの符号ブロックの長さはB+C・L=32144ビットである。釣り合わされたセグメント化が実行された後に、K3は5358ビットであり、K4は5357ビットである。セグメント化の後に、セグメントが5358ビットの長さを有する2つの符号ブロック、およびセグメントが5357ビットの長さを有する4つの符号ブロックが取得される。K3以上の符号ブロック長のうちの最小符号ブロック長I3は6144ビットであり、セグメントがK3の長さを有する符号ブロックをチャネルエンコードするために使用されるLDPC行列のリフティング係数zは、
Figure 0007026689000037
以上のリフティング係数のうちの最小値384である。K4以上の符号ブロック長のうちの最小符号ブロック長I4は6144ビットであり、セグメントがK4の長さを有する符号ブロックをチャネルエンコードするために使用されるLDPC行列のリフティング係数zは、
Figure 0007026689000038
以上のリフティング係数のうちの最小値384である。それに対応して、セグメントが5358ビットの長さを有する符号ブロック内のフィラービットセグメントの長さは786ビットであり、セグメントが5357ビットの長さを有する符号ブロック内のフィラービットセグメントの長さは787ビットである。
B=25604ビット、L=24ビット、および前述のLDPC符号ブロック長セットが別の例として使用される。Z=16*384=6144ビットであり、ブロックの数は、
Figure 0007026689000039
であり、CRCビットセグメントが付加されるそれぞれの符号ブロックの長さはB+C・L=25604ビットである。釣り合わされたセグメント化が実行された後に、K3は5121ビットであり、K4は5120ビットである。セグメント化の後に、セグメントが5121ビットの長さを有する4つの符号ブロック、およびセグメントが5120ビットの長さを有する4つの符号ブロックが取得される。K3以上の符号ブロック長のうちの最小符号ブロック長I3は6144ビットであり、セグメントがK3の長さを有する符号ブロックをチャネルエンコードするために使用されるLDPC行列におけるリフティング係数zは、
Figure 0007026689000040
以上のリフティング係数のうちの最小値384である。K4以上の符号ブロック長のうちの最小符号ブロック長I4は5120ビットであり、セグメントがK4の長さを有する符号ブロックをチャネルエンコードするために使用されるLDPC行列におけるリフティング係数zは、
Figure 0007026689000041
以上のリフティング係数のうちの最小リフティング係数320である。それに対応して、セグメントが5358ビットの長さを有する符号ブロック内のフィラービットセグメントの長さは1023ビットであり、セグメントが5357ビットの長さを有する符号ブロック内のフィラービットセグメントの長さは0ビットである。
上記で例のみが説明され、その例は限定を与えないことが留意されるべきである。
任意選択で、この方式において、入力シーケンスの長さがB≦Zを満たすならば、C=1である。符号ブロック内のCRCビットセグメントの長さはL=0であり、換言すると、符号ブロックはCRCビットセグメントを含まない。符号ブロック長セット内の符号ブロック長I0が、B以上の符号ブロック長のうちの最小符号ブロック長であるならば、符号ブロック内のフィラービットセグメントの長さはI0-Bである。
符号ブロックに含まれる入力ビットおよびCRCビットは、通常、有効情報ビットとも称され、有効情報ビットの数は符号ブロックの符号レートを計算するための分子である。符号ブロック長セット内の隣接する符号ブロック長が比較的大きな差を有するとき、1つの符号ブロックが大きい数のフィラービットを含み、かつ他の符号ブロックがフィラービットを含まないならば、その2つの異なる符号ブロック内の有効情報ビットの数の間に比較的大きな差がある。さらに、符号化およびレートマッチングが符号ブロックに対して実行された後に出力されるシーケンスの長さは、通常、同一であり、または釣り合わされ、換言すると、符号ブロックの符号レートを計算するための分母は基本的に同一である。その結果、符号ブロックの符号レートの間に比較的大きな差があり、したがって、システムの符号化または復号化の間、全体的な性能が低下する。前述の方式において、入力シーケンスが処理された後に取得された符号ブロック内で、任意の2つの符号ブロックの符号ブロック長は、等しいか、または符号ブロック長セット内の2つの隣接する符号ブロック長であるか、のいずれかであり、任意の2つの符号ブロック内の有効情報ビットの数は、符号ブロックの符号レートが釣り合わされるように、最大1ビットまで異なり、フィラービットセグメントは符号ブロック内によく分散されている。システム性能の変動が回避されることができるように、これらの符号ブロックは符号化または復号化のための入力として使用される。
図7を参照すると、図7は本発明の別の実施形態による、情報処理方法の概略図である。この方式において、どのCRCビットセグメントもそれぞれの符号ブロックに追加されず、換言すると、L=0である。図7に表されるように、方法は、以下の内容を含む。
符号ブロックの数は、
Figure 0007026689000042
であり、C個の符号ブロックは、入力ビットセグメントがK5の長さを有する少なくとも1つの符号ブロックを含み、
Figure 0007026689000043
である。
入力ビットセグメントがK5の長さを有する符号ブロックは、長さがF5であるフィラービットセグメントをさらに含み、F5=I5-K5であり、I5は符号ブロック長セット内のK5以上の符号ブロック長のうちの最小符号ブロック長である。
C個の符号ブロックは入力ビットセグメントが、K6の長さを有する少なくとも1つの符号ブロックさらに含み、
Figure 0007026689000044
であり、C個の符号ブロックは、入力ビットセグメントがK6の長さを有し、C6=C・K5-BであるC6個の符号ブロック、および入力ビットセグメントがK5の長さを有し、C5=C-C6であるC5個の符号ブロックを含む。
B%C=0であり、かつ%が剰余演算を表現するならば、K6=K5であり、C個の符号ブロックのそれぞれは長さがK5である入力ビットセグメントを含み、換言すると、入力ビットセグメントがK5の長さを有するC個の符号ブロックがある。
入力セグメントがK6の長さを有する符号ブロックは、長さがF6であるフィラービットセグメントをさらに含み、F6=I6-K6であり、I6は符号ブロック長セット内のK6以上の符号ブロック長のうちの最小符号ブロック長である。
長さがBである入力シーケンスは、決定された符号ブロックの数および決定された符号ブロック長に基づいて、C個の入力ビットセグメントに分割されることが、図7から知られることができる。C6個の入力ビットセグメントはK6の長さを有し、C5個の入力ビットセグメントはK5の長さを有する。入力ビットセグメントがK6の長さを有し、符号ブロック長がI6であるC6個の符号ブロックがあり、入力ビットセグメントがK5の長さを有し、符号ブロック長がI5であるC5個の符号ブロックがある。フィラービットセグメントはすべての符号ブロック内によく分散されている。図に表されるフィラービットセグメントの場所は単に例であり、符号ブロックの端に限定されないことが留意されるべきである。フィラービットセグメントは符号ブロック内の入力ビットセグメントの前であってもよく、または符号ブロック内の入力ビットセグメントの後であってもよい。
B=32000ビットおよび前述のLDPC符号ブロック長セットが依然として例として使用される。Z=16*384=6144ビットであり、ブロックの数は、
Figure 0007026689000045
である。釣り合わされたセグメント化が実行された後に、K5は5334ビットであり、K6は5333ビットであり、入力ビットセグメントがK5の長さを有する4つの符号ブロックがあり、入力ビットセグメントがK6の長さを有する2つの符号ブロックがあり、I5=I6=6144ビットである。それに対応して、入力ビットセグメントがK5の長さを有する符号ブロック内のフィラービットセグメントの長さは810ビットであり、入力ビットセグメントがK6の長さを有する符号ブロック内のフィラービットセグメントの長さは811ビットである。ここで例のみが説明され、その例は限定を与えないことが留意されるべきである。
チャネル符号化においてより良い自己検査能力が提供されるならば、システムのCRCオーバーヘッドが削減されることができるように、入力シーケンスが処理された後に取得される符号ブロックはCRCビットセグメントを含まない。
図8を参照すると、図8は本発明の別の実施形態による、情報処理方法の概略図である。方法は、1つのCRCビットセグメントが複数の入力ビットセグメントに追加されるシナリオに適用され得る。この場合、C個の符号ブロックはCRCビットセグメントを含むG個の符号ブロックを含み、ここでGは0より大きく、かつC以下の整数である。図8に表されるように、方法は、以下の内容を含む。
C個の符号ブロックはG個の符号ブロックグループに属し、それぞれの符号ブロックグループ内のCRCビットセグメントを含む符号ブロックの数は1である。任意の符号ブロックグループ内のCRCビットセグメントは、符号ブロックグループ内の少なくとも1つの符号ブロック内の入力ビットセグメントについて生成されたパリティビットセグメントであってもよく、または符号ブロックグループ内の少なくとも1つの符号ブロック内の入力ビットセグメントおよびフィラービットセグメントについて生成されたパリティビットセグメントであってもよい。例えば、CRCビットセグメントは、CRCビットセグメントを含むように符号ブロック内の入力ビットセグメントについてのみ生成されたパリティビットセグメントであってもよく、または符号ブロックグループ内のすべての符号ブロック内の入力ビットセグメントについて生成されたパリティビットセグメントであってもよく、CRCビットセグメントを含む符号ブロック内の入力ビットセグメントおよびフィラービットセグメントについてのみ生成されたパリティビットセグメントであってもよく、または符号ブロックグループ内のすべての符号ブロック内の入力ビットセグメントおよびフィラービットセグメントについて生成されたパリティビットセグメントであってもよい。これは本発明のこの実施形態において限定されないことが留意されるべきである。
入力シーケンスが処理された後に取得された複数の符号ブロックに符号ブロックグループ単位でCRCビットセグメントが付加されるので、システムのCRCオーバーヘッドが削減されることができる。加えて、ACKフィードバックが符号ブロックグループ単位で実行されるとき、性能はより良く、システムの効率が改善される。
可能な実装において、入力シーケンスはC個の入力ビットセグメントにセグメント化され、C個の入力ビットセグメントはG個のグループに分割される。この場合、1つのグループ内の対応する入力ビットセグメントを含む符号ブロックは、1つの符号ブロックグループ内にある。換言すると、C個の符号ブロックはG個の符号ブロックグループに属する。
別の可能な実装において、入力シーケンスはG個のビットグループに分割され、それぞれのビットグループはC個の入力ビットセグメントの合計を取得するために、さらにセグメント化される。C個の符号ブロックがG個の符号ブロックグループに属するように、同一のビットグループ内の入力ビットセグメントを含む符号ブロックは1つの符号ブロックグループ内にある。
本発明の実施形態において、符号ブロックグループの数Gは1つの符号ブロックグループに含まれる符号ブロックの最大数Mに基づいて決定されることが可能であり、例えば、
Figure 0007026689000046
であり、
Figure 0007026689000047
であり、Gは0より大きく、かつC以下の整数であり、Mは0より大きい整数であり、かつ
Figure 0007026689000048
である。
例えば、B=92000、Z=6144、L=24、かつMは4である。第1のグループ化の結果が取得されることが可能であり、G=4かつC=15であり、換言すると、4つの符号ブロックグループおよび15個の符号ブロックが入力シーケンスに基づいて取得されることが可能である。
本発明の別の実施形態において、符号ブロックグループの数Gは符号ブロックグループの最大数Gmaxに基づいて決定されることが可能であり、例えば、
Figure 0007026689000049
であり、かつGmax>0であり、G<Gmaxであるならば、C=Gであり、またはG=Gmaxであるならば、
Figure 0007026689000050
である。
例えば、B=92000、Z=6144、L=24、かつGmaxは4である。第2のグループ化の結果が取得されることが可能であり、G=4かつC=15であり、換言すると、4つの符号ブロックグループおよび15個の符号ブロックが入力シーケンスに基づいて取得されることが可能である。
前述の実施形態によれば、G個の符号ブロックグループはC9の符号ブロックを含む少なくとも1つの符号ブロックグループを含み、ここで
Figure 0007026689000051
であり、またG個の符号ブロックグループはC10個の符号ブロックを含む少なくとも1つの符号ブロックグループをさらに含み、ここで
Figure 0007026689000052
であり、符号ブロックグループの符号ブロック数が釣り合わされるように、C10個の符号ブロックを含む符号ブロックグループの数はG2=G・C9-Cであり、C9個の符号ブロックを含む符号ブロックグループの数はG1=G-G2である。
前述の例における第1のグループ化の結果または第2のグループ化の結果が例として使用される。したがって、C9=4であり、C10=3であり、それぞれが4つの符号ブロックを含む3つの符号ブロックグループがあり、3つの符号ブロックを含む1つの符号ブロックグループがある。15個の符号ブロックは、3つの符号ブロック、4つの符号ブロック、4つの符号ブロック、および4つの符号ブロックを個々に含む4つの符号ブロックグループに分割される。
前述の実施形態における方法において、グループ化によって取得された符号ブロックグループの任意の2つの符号ブロックカウントは、符号ブロックグループが一貫したブロック・エラー・レート(block error rate、BLER)および一貫した漏れ検出性能を有する傾向があるように、最大1まで異なることができる。
本発明の別の実施形態において、すべての符号ブロックグループが釣り合わされた入力ビットセグメント長および釣り合わされたCRCビットセグメント長を有することを可能にするために、G個の符号ブロックグループはC9個の符号ブロックを含む少なくとも1つの符号ブロックグループを含み、ここで
Figure 0007026689000053
かつ
Figure 0007026689000054
であり、G個の符号ブロックグループはC10個の符号ブロックを含む少なくとも1つの符号ブロックグループをさらに含み、ここで
Figure 0007026689000055
であり、
Figure 0007026689000056
であり、C10個の符号ブロックを含む符号ブロックグループの数はG4=G・P1-(B+G・L)であり、C9個の符号ブロックを含む符号ブロックグループの数はG3=G-G4である。符号ブロックグループの数Gは1つの符号ブロックグループに含まれる符号ブロックの最大数Mに基づいて決定されることが可能であり、例えば、
Figure 0007026689000057
であり、または符号ブロックグループの数Gは符号ブロックグループの最大数Gmaxに基づいて決定されることが可能であり、例えば、
Figure 0007026689000058
である。
例えば、B=92000、Z=6144、L=24、かつMは4である。G=4であり、P1=P2=23024であり、C9=C10=4であり、それぞれの符号ブロックグループは4つの符号ブロックを含み、合計で16個の符号ブロックがある。
前述の実施形態における方法において、グループ化によって取得されたすべてのブロックグループに含まれる有効情報ビットの数は最大1ビットまで異なる。
長さがBである入力シーケンスは、決定された符号ブロックの数、決定された符号ブロックグループの数、および決定された符号ブロック長に基づいてC個の入力ビットセグメントにセグメント化され、C個の符号ブロックはG個の符号ブロックグループに属し、長さがLであるCRCビットセグメントがそれぞれの符号ブロックグループ内の1つの符号ブロックに付加されることが、図8から知られることができる。G2個の符号ブロックグループのそれぞれはC10個の符号ブロックを含み、G1の符号ブロックグループのそれぞれはC9個の符号ブロックを含む。
前述の説明は例であり、その例は本発明において限定を与えないことが留意されるべきである。
任意選択で、この方式において、入力シーケンスの長さがB≦M・Zを満たすならば、G=1である。C個の符号ブロック内のCRCビットセグメントの長さはL=0であり、換言すると、どの符号ブロックもCRCビットセグメントを含まない。符号ブロックセグメント化について、図7を参照されたく、詳細は再度ここで説明されない。
図9は本発明の別の実施形態による、通信システムにおける情報処理方法のフローチャートである。方法は送信端におけるデバイスに適用されることが可能であり、以下のステップを含む。
901.入力シーケンスを取得し、ここで入力シーケンスの長さはBである。
902.符号ブロックグループの数G、およびそれぞれの符号ブロックグループ内の符号ブロックの数を、符号ブロックグループの最大数Gmaxおよびそれぞれの符号ブロックグループ内の符号ブロックの最大数Mのうちの1つ、入力シーケンス、および符号ブロック長セット内の最大符号ブロック長Zに基づいて決定する。
符号ブロックグループの最大数Gmax、入力シーケンス、および最大符号ブロック長Zに基づいてG個の符号ブロックグループを取得すること、またはそれぞれの符号ブロックグループ内の符号ブロックの最大数M、入力シーケンス、および最大符号ブロック長Zに基づいてG個の符号ブロックグループを取得すること、およびそれぞれの符号ブロックグループ内の符号ブロックの数を決定することの実装について、図8において説明された前述のセグメント化の実装が参照されることが可能であり、詳細は再度ここで説明されない。
903.入力シーケンス、符号ブロックグループの数G、およびそれぞれの符号ブロックグループ内の符号ブロックの数に基づいてC個の符号ブロックを取得する。
符号ブロックの数Cは、符号ブロックグループの数G、およびそれぞれの符号ブロックグループ内の符号ブロックの数に基づいて取得され得る。入力シーケンスはC個の入力ビットセグメントにセグメント化され、それぞれの符号ブロックは入力ビットセグメントのうちの1つを含む。それぞれの符号ブロックグループはCRCビットセグメントが付加される1つの符号ブロックを含む。任意の符号ブロックグループ内のCRCビットセグメントは、符号ブロックグループ内の少なくとも1つの符号ブロック内の入力ビットセグメントについて生成されたパリティビットセグメントであってもよく、または符号ブロックグループ内の少なくとも1つの符号ブロック内の入力ビットセグメントおよびフィラービットセグメントについて生成されたパリティビットセグメントであってもよい。
符号ブロックが釣り合わされることを保証するために、符号ブロックの長さはG個のCRCビットセグメントが付加される入力シーケンスの長さ(B+G・L)に基づいて決定されることが可能であり、符号ブロックセグメント化が符号ブロックの長さに基づいて実行される。
説明の容易さのために、本発明のこの実施形態において、それぞれの符号ブロックに含まれるフィラービットセグメント以外のビットは混合セグメントと称される。混合セグメントは、入力ビットセグメント、または、入力ビットセグメントおよびCRCビットセグメント、のいずれかを含むことが知られることができる。1つの符号ブロックグループにおいて、1つのみの符号ブロック内の混合セグメントは入力ビットセグメントおよびCRCビットセグメントを含み、別の符号ブロック内の混合セグメントは入力ビットセグメントのみを含む。
C個の符号ブロックの少なくとも1つは長さがK7である混合セグメントを含み、
Figure 0007026689000059
である。
混合セグメントがK7の長さを有する符号ブロックは、長さがF7であるフィラービットセグメントをさらに含み、F7=I7-K7であり、I7は符号ブロック長セット内のK7以上の符号ブロック長のうちの最小符号ブロック長である。
さらに、C個の符号ブロックの少なくとも1つは長さがK8である混合セグメントを含み、
Figure 0007026689000060
であり、C個の符号ブロックにおいて、長さがK8である混合セグメントを含む符号ブロックの数はC8=C・K7-(B+G・L)であり、長さがK7である混合セグメントを含む符号ブロックの数はC7=C-C8である。
(B+G・L)%C=0であり、かつ%が剰余演算を表現するならば、K8=K7であり、C個の符号ブロックのそれぞれは、長さがK7である入力ビットセグメント、または長さがK7である混合セグメントを含み、換言すると、混合セグメントがK7の長さを有するC個の符号ブロックがある。
混合セグメントがK8の長さを有する符号ブロックは、長さがF8であるフィラービットセグメントをさらに含み、F8=I8-K8であり、I8は符号ブロック長セット内のK8以上の符号ブロック長のうちの最小符号ブロック長である。
例えば、B=92000、M=4、Z=6144、かつL=24である。この場合、符号ブロックグループの数は、
Figure 0007026689000061
であり、G=4であり、符号ブロックの数は、
Figure 0007026689000062
であり、C=15である。15個の符号ブロックは、3つの符号ブロック、4つの符号ブロック、4つの符号ブロック、および4つの符号ブロックを個々に含む4つの符号ブロックグループに分割される。釣り合わされたセグメント化が実行された後、K7は6140ビットであり、K8は6139ビットであり、混合セグメントがK7の長さを有する11個の符号ブロックがあり、混合セグメントがK8の長さを有する4つの符号ブロックがある。混合セグメントがK7の長さを有する符号ブロック内のフィラービットセグメントの長さは4ビットであり、混合セグメントがK8の長さを有する符号ブロック内のフィラービットセグメントの長さは5ビットである。例えば、グループ0から2内の11個の符号ブロック内の混合セグメントの長さは6140ビットであってもよく、グループ3内の4個の符号ブロック内の混合セグメントの長さは6139ビットであってもよい。表1は、このブロックセグメント化の方式における、それぞれの符号ブロック内の入力ビットセグメントの長さ、CRCビットセグメントの長さ、およびフィラービットセグメントの長さの例を表す。もちろん、符号ブロック0から3内の混合セグメントの長さは6139ビットであってもよく、符号ブロック4から14内の混合セグメントの長さは6140ビットであってもよい。
Figure 0007026689000063
前述の説明は例であり、その例は限定を与えないことが留意されるべきである。
CRC検査のオーバーヘッドが削減されることができ、システム性能がさらに改善されることができるように、CRCビットは符号ブロックグループ単位で付加される。肯定応答／否定応答(ACK/NACK)情報をグループ単位でフィードバックするためにシステム内でハイブリッド自動再送要求(hybrid automatic repeat request、HARQ)が使用されるならば、符号ブロックグループに基づくCRC付加はフィードバック・シグナリング・オーバーヘッドを削減し、システムの送信効率を改善することができる。
前述の実施形態における情報処理方法によれば、通信デバイス10は符号化ブロックを取得するために、C個の符号ブロックのそれぞれをさらにエンコードし得る。通信デバイス10はシステム内で使用されるチャネル符号化スキームにおいてそれぞれの符号ブロックをエンコードし、具体的には、ステップ202におけるそれぞれの出力シーケンス
Figure 0007026689000064
をエンコーダのための入力シーケンスとして使用することによってエンコードを実行し、例えば、LDPC符号化またはポーラ符号化を実行し得る。これはそれに限定されない。符号ブロックをエンコードした後に、通信デバイス10は符号化ブロックを受信端におけるデバイスに送信する。
図10は本発明の別の実施形態による、通信システムにおける情報処理方法を表す。方法は受信端におけるデバイスに適用され得る。図10に表されるように、方法は、以下のステップを含む。
1001.出力シーケンスの長さおよび符号ブロック長セット内の最大符号ブロック長Zに基づいてC個の符号ブロックを取得する。
本発明の実施形態において、出力シーケンスは、トランスポートブロック、またはトランスポートブロックCRCが付加されるトランスポートブロックであってもよい。ここでのトランスポートブロックはトランスポートブロックサイズに基づいて情報シーケンスに対してブロックセグメント化を実行することによって取得されることが可能であり、制御情報またはデータ情報を送信するように構成される。受信された符号ブロックに基づいて受信端におけるデバイスによって取得される、トランスポートブロックまたはトランスポートブロックCRCが付加されるトランスポートブロックは、符号ブロック連結のための出力シーケンスとして使用され得る。送信端におけるデバイスによって実行されるプロセスと受信端におけるデバイスによって実行されるプロセスは互いに逆であるので、受信端におけるデバイスが符号ブロック連結を実行する出力シーケンスは、送信端デバイスが符号ブロックセグメント化を実行する入力シーケンスと等価である。
通信デバイス11は、出力シーケンス内の符号ブロックの数Cを決定するために、受信されたトランスポートブロックサイズ(TB size)、つまり出力シーケンスの長さを取得し、符号ブロック長セット内の最大符号ブロック長Zを取得し得る。
通信デバイス11は通信デバイス10によって送信されたC個の符号化ブロックを受信し、復号器がC個の符号化ブロックを復号した後に、C個の符号ブロックを取得する。
1002.ステップ1001において取得されたC個の符号ブロックに基づいて出力シーケンスを取得する。
それぞれの符号ブロックは出力シーケンス内の出力ビットセグメントを含み、少なくとも1つの符号ブロックは、長さがLである巡回冗長検査CRCビットセグメントを含み、またはフィラービットセグメントを含む。B、Z、およびCは0より大きい整数であり、Lは0以上かつZより小さい整数である。
ステップ1001において、符号ブロックの数を決定することに加えて、通信デバイス11は符号ブロックの長さ、符号ブロック内の出力ビットセグメントの長さ、CRCビットセグメントの長さL、およびフィラービットセグメントの長さを決定し得る。詳細について、図5から図8に表された実施形態における符号ブロックセグメント化の例を参照されたく、それらの例は符号ブロックの数、符号ブロックの長さ、CRCビットセグメントの長さL、およびフィラービットセグメントの長さをどのように決定するかを説明している。詳細は再度ここで説明されない。通信デバイス11は符号ブロックから出力ビットセグメントを取得し、次いで出力シーケンスを取得するために、その出力ビットセグメントを連結する。
出力ビットセグメントに加えて、符号ブロックは長さがLであるCRCビットセグメントを含む。CRCビットセグメントが符号ブロック内の出力ビットセグメントについて生成されたパリティビットセグメントであるならば、通信デバイス11はCRCビットセグメントに基づいて符号ブロック内の出力ビットセグメントを検査し、検査が成功したならば、通信デバイス11は、符号ブロック内の出力ビットセグメントが正しく、検査を通過した別の出力ビットセグメントにさらに連結され得ると決定する。CRCビットセグメントが符号ブロック内の出力ビットセグメントおよびフィラービットセグメントについて生成されたパリティビットセグメントであるならば、通信デバイス11はCRCビットセグメントに基づいて符号ブロック内の出力ビットセグメントおよびフィラービットセグメントを検査し、検査が成功したならば、通信デバイス11は符号ブロック内の出力ビットセグメントおよびフィラービットセグメントが正しいと決定し、符号ブロック内の出力ビットセグメントを、検査を通過した別の出力ビットセグメントにさらに連結する。CRCビットセグメントが複数の符号ブロック内の出力ビットセグメントについて生成されたパリティビットセグメントであるならば、通信デバイス11はCRCビットセグメントに基づいてこれらの符号ブロック内の出力ビットセグメントを検査し、検査が成功したならば、通信デバイス11は、これらの出力ビットセグメントを、検査を通過した別の出力ビットセグメントに連結する。CRCビットセグメントが複数の符号ブロック内の出力ビットセグメントおよびフィラービットセグメントについて生成されたパリティビットセグメントであるならば、通信デバイス11はCRCビットセグメントに基づいてこれらの符号ブロック内の出力ビットセグメントおよびフィラービットセグメントを検査し、検査が成功したならば、通信デバイス11は、これらの出力ビットセグメントを、検査を通過した別の出力ビットセグメントに連結する。
通信デバイス11によって実行される方法は、通信デバイス10によって実行される逆のプロセスである。符号ブロックの数、符号ブロックの長さ、フィラービットセグメントの長さ、およびCRCビットセグメントの付加について、図5から図8において説明された符号ブロックセグメント化の例を参照されたい。唯一の差は、通信デバイス11についての出力シーケンスおよび出力ビットセグメントが、通信デバイス10についての入力シーケンスと入力ビットセグメントに対応していることである。情報処理方法および効果は前述の実施形態において説明されてきたので、詳細は再度ここで説明されない。
図11は、本発明の別の実施形態による、通信デバイスの概略構造図である。通信デバイスは図1に表された通信システムに適用され得る。通信デバイス10は、取得ユニット101および処理ユニット102を含み得る。
取得ユニット101は入力シーケンスを取得するように構成される。処理ユニット102は、入力シーケンスおよび符号ブロック長セット内の最大符号ブロック長Zに基づいてC個の符号ブロックを取得するように構成され、ここで符号ブロックのそれぞれは入力シーケンス内の入力ビットセグメントを含み、符号ブロックの少なくとも1つは長さがLである巡回冗長検査CRCビットセグメントを含み、またはフィラービットセグメントを含み、B、Z、およびCは0より大きい整数であり、Lは0以上かつZより小さい整数である。通信デバイスは前述の方法の実施形態を実装するように構成され得る。前述の方法の実施形態における説明を参照されたく、詳細は再度ここで説明されない。
通信デバイス10はエンコードユニット103をさらに含み得る。エンコードユニット103はエンコーダ、エンコード回路、または同様のもの、とも称されることがあり、主に、処理ユニット102によって出力される符号ブロックをエンコードするように構成され、例えば、前述の実施形態におけるC個の符号ブロックのそれぞれに対してLDPC符号化を実行する。
通信デバイス10は送受信機ユニット104さらに含むことが可能であり、送受信機ユニット104は送受信機、送受信機回路、または同様のもの、とも称されることがある。送受信機ユニット104は、主に、無線周波数信号を送信および受信するように構成され、例えば、エンコードユニット103によって符号化された符号化ブロックを通信デバイス11に送信するように構成される。
通信デバイス10は別のユニット、例えば、トランスポートブロックCRCを生成するように構成されたユニット、レートマッチングユニット、インターリーブユニット、および変調ユニットをさらに含むことが可能であり、これらは図1における通信デバイス10の対応する機能を実装するように個々に構成されることが可能である。
通信デバイス10は図1における通信デバイス10の機能を実装するために1つ以上のメモリおよびプロセッサを含み得ることが留意されるべきである。メモリおよびプロセッサはそれぞれのユニットに設けられてもよい。代替的に、複数のユニットが同一のメモリおよび同一のプロセッサを共有してもよい。
図12は通信デバイスの概略構造図である。通信デバイスは図1に表された通信システムに適用され得る。通信デバイス11は、取得ユニット111および処理ユニット112を含み得る。
取得ユニット111は、出力シーケンスの長さおよび符号ブロック長セット内の最大符号ブロック長Zに基づいてC個の符号ブロックを取得するように構成される。
処理ユニット112は、取得ユニット111によって取得されたC個の符号ブロックに基づいて出力シーケンスを取得するように構成され、ここで符号ブロックのそれぞれは出力シーケンス内の出力ビットセグメントを含み、符号ブロックの少なくとも1つは、長さがLである巡回冗長検査CRCビットセグメントを含み、またはフィラービットセグメントを含み、B、Z、およびCは0より大きい整数であり、Lは0以上かつZより小さい整数である。
取得ユニット111および処理ユニット112は前述の方法の実施形態における方法を実装するように構成され得る。詳細について、前述の方法の実施形態における説明を参照されたく、詳細は再度ここで説明されない。
通信デバイス11は復号化ユニット113をさらに含み得る。復号化ユニット113は復号器、復号化回路、または同様のもの、とも称されることがあり、主に、送受信機ユニット114によって受信された符号化ブロックを復号するように構成される。
通信デバイス11は送受信機ユニット114をさらに含むことが可能であり、送受信機ユニット114は送受信機、送受信機回路、または同様のもの、とも称されることがある。送受信機ユニット114は、主に、無線周波数信号を送信および受信するように構成され、例えば、通信デバイス10によって送信された、前述の方法の実施形態における符号化ブロックを受信するように構成される。
通信デバイス11は別のユニット、例えば、トランスポートブロックCRCを実行するように構成されたユニット、デレートマッチングユニット、デインターリーブユニット、および復調ユニットをさらに含むことが可能であり、これらは図1における通信デバイス11の対応する機能を実装するように個々に構成されることが可能である。
通信デバイス11は図1における通信デバイス11の機能を実装するために1つ以上のメモリおよびプロセッサを含み得ることが留意されるべきである。メモリおよびプロセッサはそれぞれのユニットに設けられてもよい。代替的に、複数のユニットが同一のメモリおよび同一のプロセッサを共有してもよい。
この技術分野の当業者は本発明の実施形態において列挙された様々な例示的な論理ブロック(illustrative logic block)およびステップ(step)は、電子的なハードウェア、コンピュータソフトウェア、またはそれらの組み合わせを使用することによって実装され得ることをさらに理解し得る。機能がハードウェアまたはソフトウェアを使用することによって実装されるかは、特定の適用およびシステム全体の設計要件に依存する。この技術分野の当業者はそれぞれの特定の適用についての説明された機能を実装するために様々な方法を使用し得るが、実装は本発明の実施形態の範囲を超えると考えられるべきでない。
本発明の実施形態において説明された様々な例示的な論理ユニットおよび回路は、汎用プロセッサ、デジタル信号プロセッサ、特定用途向け集積回路(ASIC)、フィールド・プログラマブル・ゲート・アレイ(FPGA)または別のプログラム可能な論理装置、個別のゲート、またはトランジスタ論理、個別のハードウェア構成要素、またはそれらの任意の組み合わせの設計を使用することによって、説明された機能を実装し、または作動させ得る。汎用プロセッサは、マイクロプロセッサであってもよい。任意選択で、汎用プロセッサは、また、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であってもよい。プロセッサは、デジタル信号プロセッサおよびマイクロプロセッサ、複数のマイクロプロセッサ、デジタル信号プロセッサコアを一緒に有する1つ以上のマイクロプロセッサ、または任意の他の類似の構成のような、コンピューティング装置の組み合わせによって代替的に実装されてもよい。
本発明の実施形態において説明された方法またはアルゴリズムのステップは、ハードウェア、プロセッサによって実行されるソフトウェアユニット、またはそれらの組み合わせに直接に組み込まれ得る。ソフトウェアユニットは、RAMメモリ、フラッシュメモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、リムーバブル磁気ディスク、CD-ROM、またはこの技術分野における任意の他の形式の記憶媒体に記憶され得る。例えば、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込み得るように、記憶媒体はプロセッサに接続し得る。代替的に、記憶媒体はプロセッサに統合されてもよい。プロセッサおよび記憶媒体はASIC内に配置されてもよく、ASICはUE内に配置されてもよい。任意選択で、プロセッサおよび記憶媒体はUEの異なる構成要素内に配置されてもよい。
前述の実施形態の説明により、この技術分野の当業者は、本発明がハードウェア、ファームウェア、またはそれらの組み合わせによって実装され得ることを明確に理解し得る。本発明がソフトウェアによって実装されるとき、前述の機能はコンピュータ読み取り可能な媒体に記憶され、またはコンピュータ読み取り可能な媒体における1つ以上の命令またはコードとして送信され得る。コンピュータ読み取り可能な媒体は、コンピュータ記憶媒体および通信媒体を含み、通信媒体はコンピュータプログラムがある場所から別の場所に送信されることを可能にする任意の媒体を含む。記憶媒体は、コンピュータにアクセス可能な任意の有効な媒体であってもよい。以下は例を提供するが、限定を課さない。コンピュータ読み取り可能な媒体は、RAM、ROM、EEPROM、CD-ROM、または別の光学ディスク記憶またはディスク記憶媒体、または別の磁気記憶デバイス、または期待されるプログラムコードを命令またはデータ構造の形式で搬送または記憶することができ、コンピュータによってアクセスされることができる任意の他の媒体を含み得る。加えて、任意の接続がコンピュータ読み取り可能な媒体として適切に定義されてもよい。例えば、ソフトウェアがウェブサイト、サーバ、または別のリモートソースから、同軸ケーブル、光学ファイバ／ケーブル、ツイストペア、デジタル加入者線(DSL)、または赤外線、無線およびマイクロ波のような無線技術を使用することによって送信されるならば、同軸ケーブル、光学ファイバ／ケーブル、ツイストペア、DSL、または赤外線、無線およびマイクロ波のような無線技術は、それらが属する媒体の固定に含まれる。例えば、本発明において使用されるディスク(Disk)およびディスク(disc)は、コンパクトディスク(CD)、レーザディスク、光学ディスク、デジタル多用途ディスク(DVD)、フロッピーディスク、およびブルーレイディスクを含み、ここでディスク(disk)は一般に磁気的な手段によってデータを複製し、ディスク(disc)はレーザを使用することによって光学的にデータを複製する。前述の組み合わせもコンピュータ読み取り可能な媒体の保護範囲に含まれるべきである。
要約すると、上記で説明されたことは本発明の技術的解決策の単に例示の実施形態であるが、本発明の保護範囲を限定するように意図されない。本発明の精神および原理から逸脱することなくなされる任意の修正、等価な置換、または改善は、本発明の保護範囲内に入るものである。
1 符号ブロック
2 符号ブロック
10 通信デバイス
11 通信デバイス
100 通信システム
101 取得ユニット
102 処理ユニット
103 エンコードユニット
104 送受信機ユニット
111 取得ユニット
112 処理ユニット
113 復号化ユニット
114 送受信機ユニット

Claims (43)

  1. 通信システムにおける情報処理方法であって、
    通信デバイスにより、シーケンスの長さBを取得するステップと、
    前記通信デバイスにより、前記シーケンスの前記長さおよび許容可能な符号ブロック長のうちの最大符号ブロック長Zに基づいて前記シーケンスがC個の符号ブロックを備えることを決定するステップであって、B>Zの場合、前記符号ブロックのそれぞれが、前記シーケンス内のビットセグメント、巡回冗長検査(CRC)ビットセグメント、およびフィラービットセグメントを備え、それぞれのビットセグメントが前記シーケンスからの1つ以上のビットを備え、それぞれのCRCビットセグメントが対応するビットセグメントについてのL個のCRCビットを備え、それぞれの符号ブロックのブロック長が許容可能な符号ブロック長に等しくなるように、それぞれのフィラービットセグメントが1つ以上のフィラービットを備え、B、Z、C、およびLが0より大きい整数である、ステップと、
    を備え、
    B、Z、C、およびLが
    Figure 0007026689000065
     を満たし、ここで
    Figure 0007026689000066
     は上方の整数に丸めることを表現し、前記C個の符号ブロックの少なくとも1つが、長さK 3 のセグメントを備え、前記セグメントがビットセグメントおよびCRCビットセグメントを備え、K 3 が
    Figure 0007026689000067
     を満たす、方法。
  2. (B+C・L)がCで割り切れるならば、前記C個の符号ブロックのそれぞれが、長さがK3である前記セグメントを備え、K3がK3=(B+C・L)/Cを満たす、請求項1に記載の方法。
  3. 長さK3の前記セグメントを備える前記符号ブロック内で、前記フィラービットセグメントがF3個のフィラービットを備え、F3=I3-K3であり、I3が符号ブロック長セット内のK3 より大きい符号ブロック長の最小値であり、F3が整数であり、0より大きい、請求項1または2に記載の方法。
  4. 長さK3の前記セグメントを備える前記符号ブロック内で、前記フィラービットセグメントがF3個のフィラービットを備え、F3=I3-K3であり、I3がリフティング係数zと値Xの積であり、
    Xが前記符号ブロックのそれぞれを符号化するための低密度パリティ検査(LDPC)基底行列内の情報ビットに対応する列の数であり、前記リフティング係数zが
    Figure 0007026689000068
     以上のリフティング係数内の最小値であり、F3が整数であり、0より大きい、請求項1または2に記載の方法。
  5. 長さK3の前記セグメントを備える前記符号ブロック内で、前記フィラービットセグメントがF3個のフィラービットを備え、F3=I3-K3であり、I3がリフティング係数zと値Xの積であり、
    Xが前記符号ブロックのそれぞれを符号化するための低密度パリティ検査(LDPC)基底行列内の情報ビットに対応する列の数であり、I3がK3 より大きく、前記リフティング係数zが、I3にI3＞K3を満たさせる、リフティング係数内の最小値であり、F3が整数であり、0より大きい、請求項1から4のいずれか一項に記載の方法。
  6. 長さK3の前記セグメントを備える前記符号ブロック内で、前記F3個のフィラービットが前記L個のCRCビットの後に配置される、請求項3から5のいずれか一項に記載の方法。
  7. 前記C個の符号ブロックの少なくとも1つが、長さK4のセグメントを備え、K4が
    Figure 0007026689000069
     を満たし、ここで
    Figure 0007026689000070
     は下方の整数に丸めることを表現する、請求項1または2に記載の方法。
  8. 長さK4の前記セグメントを備える前記符号ブロック内で、前記フィラービットセグメントがF4個のフィラービットを備え、F4=I4-K4であり、I4が符号ブロック長セット内のK4 より大きい符号ブロック長の最小値であり、F4が整数であり、0より大きい、請求項7に記載の方法。
  9. 長さK4の前記セグメントを備える前記符号ブロック内で、前記フィラービットセグメントがF4個のフィラービットを備え、F4=I4-K4であり、I4がリフティング係数zと値Xの積であり、
    Xが前記符号ブロックのそれぞれを符号化するための低密度パリティ検査(LDPC)基底行列内の情報ビットに対応する列の数であり、前記リフティング係数zが
    Figure 0007026689000071
     以上のリフティング係数内の最小値であり、F4が整数であり、0より大きい、請求項7に記載の方法。
  10. 長さK4の前記セグメントを備える前記符号ブロック内で、前記フィラービットセグメントがF4個のフィラービットを備え、F4=I4-K4であり、I4がリフティング係数zと値Xの積であり、
    Xが前記符号ブロックのそれぞれを符号化するための低密度パリティ検査(LDPC)基底行列内の情報ビットに対応する列の数であり、前記リフティング係数zが、I4にI4＞K4を満たさせる、リフティング係数内の最小値であり、F4が整数であり、0より大きい、請求項7に記載の方法。
  11. 前記許容可能な符号ブロック長がリフティング係数zと前記符号ブロックのそれぞれを符号化するためのLDPC基底行列内の情報ビットに対応する列の数との積に等しい、請求項1から10のいずれか一項に記載の方法。
  12. L=24である、請求項1から11のいずれか一項に記載の方法。
  13. B≦Zの場合、C=1である、請求項1から12のいずれか一項に記載の方法。
  14. B≦Zの場合、C=1かつL=0である、請求項1から13のいずれか一項に記載の方法。
  15. 前記通信デバイスにより、前記C個の符号ブロックのそれぞれを符号化してC個の符号化されたブロックを取得するステップと、
    前記通信デバイスにより、受信端における通信デバイスに前記C個の符号化されたブロックを送信するステップと、
    を備える、請求項1から14のいずれか一項に記載の方法。
  16. 前記通信デバイスにより、送信端における通信デバイスから受信するC個の符号化されたブロックを復号化することによって前記C個の符号ブロックを取得するステップと、
    前記通信デバイスにより、前記C個の符号ブロックを連結することによって前記シーケンスを出力するステップと、
    を備える、請求項1から14のいずれか一項に記載の方法。
  17. 請求項1から16のいずれか一項に記載の方法を実行するように構成された装置。
  18. 通信装置であって、プロセッサと、メモリと、前記メモリ内に記憶され、前記プロセッサ上で動作させられることができる命令と、を備え、前記命令が動作させられるとき、前記通信装置が、請求項1から16のいずれか一項に記載の方法を実行させられる、通信装置。
  19. 通信デバイスであって、
    シーケンスの長さBを取得するように構成された取得ユニットと、
    前記シーケンスの前記長さBおよび許容可能な符号ブロック長のうちの最大符号ブロック長Zに基づいて前記シーケンスがC個の符号ブロックを備えることを決定するように構成された処理ユニットであって、B>Zの場合、前記符号ブロックのそれぞれが、前記シーケンス内のビットセグメント、長さがLであり、かつ前記ビットセグメントに対応している巡回冗長検査(CRC)ビットセグメント、およびフィラービットセグメントを備え、それぞれのビットセグメントが前記シーケンスからの1つ以上のビットを備え、それぞれの符号ブロックのブロック長が許容可能な符号ブロック長に等しくなるように、それぞれのフィラービットセグメントが1つ以上のフィラービットを備え、B、Z、C、およびLは0より大きい整数である、処理ユニットと、
    を備え、
    B、Z、C、およびLが
    Figure 0007026689000072
     を満たし、ここで
    Figure 0007026689000073
     は上方の整数に丸めることを表現し、前記C個の符号ブロックの少なくとも1つは長さK 3 のセグメントを備え、前記セグメントがビットセグメントおよびCRCビットセグメントを備え、K 3 が
    Figure 0007026689000074
     を満たす、通信デバイス。
  20. (B+C・L)がCで割り切れるならば、前記C個の符号ブロックのそれぞれが、長さK3の前記セグメントを備え、K3がK3=(B+C・L)/Cを満たす、請求項19に記載の通信デバイス。
  21. 長さK3の前記セグメントを備える前記符号ブロック内で、前記フィラービットセグメントがF3個のフィラービットを備え、F3=I3-K3であり、I3が符号ブロック長セット内のK3 より大きい符号ブロック長のうちの最小符号ブロック長であり、F3が整数であり、0より大きい、請求項19または20に記載の通信デバイス。
  22. 長さK3の前記セグメントを備える前記符号ブロック内で、前記フィラービットセグメントがF3個のフィラービットを備え、F3=I3-K3であり、I3がリフティング係数zと値Xの積であり、
    Xが前記符号ブロックのそれぞれを符号化するための低密度パリティ検査(LDPC)基底行列内の情報ビットに対応する列の数であり、前記リフティング係数zが
    Figure 0007026689000075
     以上のリフティング係数内の最小値であり、F3が整数であり、0より大きい、請求項19または20に記載の通信デバイス。
  23. 長さK3の前記セグメントを備える前記符号ブロック内で、前記フィラービットセグメントがF3個のフィラービットを備え、F3=I3-K3であり、I3がリフティング係数zと値Xの積であり、
    Xが前記符号ブロックのそれぞれを符号化するための低密度パリティ検査(LDPC)基底行列内の情報ビットに対応する列の数であり、I3がK3 より大きく、前記リフティング係数zが、I3にI3＞K3を満たさせる最小リフティング係数であり、F3が整数であり、0より大きい、請求項19または20に記載の通信デバイス。
  24. 長さK3の前記セグメントを備える前記符号ブロック内で、F 3個のフィラービットがL個のCRCビットの後に配置される、請求項19から23のいずれか一項に記載の通信デバイス。
  25. 前記C個の符号ブロックの少なくとも1つが長さK4のセグメントを備え、前記セグメントが入力ビットセグメントおよびCRCビットセグメントを備え、K4が
    Figure 0007026689000076
     を満たし、ここで
    Figure 0007026689000077
     は下方の整数に丸めることを表現する、請求項19に記載の通信デバイス。
  26. (B+C・L)がCで割り切れるならば、前記C個の符号ブロックのそれぞれが、長さK4の前記セグメントを備え、K4がK4=(B+C・L)/Cを満たす、請求項25に記載の通信デバイス。
  27. 長さK4の前記セグメントを備える前記符号ブロック内で、前記フィラービットセグメントがF4個のフィラービットを備え、F4=I4-K4であり、I4が符号ブロック長セット内のK4 より大きい符号ブロック長の最小値であり、F4が整数であり、0より大きい、請求項25または26に記載の通信デバイス。
  28. 長さK4の前記セグメントを備える前記符号ブロック内で、前記フィラービットセグメントがF4個のフィラービットを備え、F4=I4-K4であり、I4がリフティング係数zと値Xの積であり、
    Xが前記符号ブロックのそれぞれを符号化するための低密度パリティ検査(LDPC)基底行列内の情報ビットに対応する列の数であり、前記リフティング係数zが
    Figure 0007026689000078
     以上のリフティング係数内の最小値である、請求項25または26に記載の通信デバイス。
  29. 長さK4の前記セグメントを備える前記符号ブロック内で、前記フィラービットセグメントがF4個のフィラービットを備え、F4=I4-K4であり、I4がリフティング係数zと値Xの積であり、
    Xが低密度パリティ検査(LDPC)基底行列内の情報ビットに対応する列の数であり、前記リフティング係数zが、I4にI4＞K4を満たさせる、リフティング係数内の最小値であり、F4が整数であり、0より大きい、請求項25または26に記載の通信デバイス。
  30. 前記許容可能な符号ブロック長がリフティング係数zと前記符号ブロックのそれぞれを符号化するためのLDPC基底行列内の情報ビットに対応する列の数との積を満たす、請求項19から29のいずれか一項に記載の通信デバイス。
  31. L=24である、請求項19から30のいずれか一項に記載の通信デバイス。
  32. B≦Zならば、C=1である、請求項19から31のいずれか一項に記載の通信デバイス。
  33. B≦Zならば、C=1かつL=0である、請求項19から32のいずれか一項に記載の通信デバイス。
  34. 前記通信デバイスが、前記C個の符号ブロックのそれぞれを符号化してC個の符号化されたブロックを取得するように構成された符号化ユニットをさらに備える、請求項19から33のいずれか一項に記載の通信デバイス。
  35. 前記通信デバイスが、受信端における通信デバイスに前記C個の符号化されたブロックを送信するように構成された送受信機ユニットをさらに備える、請求項34に記載の通信デバイス。
  36. 前記通信デバイスが、送信端における通信デバイスから受信するC個の符号化されたブロックを復号化して前記C個の符号ブロックを取得するように構成された復号化ユニットをさらに備え、
    前記処理ユニットが、前記C個の符号ブロックを連結することによって前記シーケンスを出力するようにさらに構成された、請求項19から33のいずれか一項に記載の通信デバイス。
  37. 前記通信デバイスが、送信端における通信デバイスから前記C個の符号化されたブロックを受信するように構成された送受信機ユニットをさらに備える、請求項36に記載の通信デバイス。
  38. 通信デバイスであって、少なくとも1つのプロセッサおよび前記少なくとも1つのプロセッサに結合された少なくとも1つのメモリを備え、前記プロセッサは請求項1から16のいずれか一項に記載の方法を実行するように構成された、通信デバイス。
  39. 請求項17に記載の装置、または請求項19から38のいずれか一項に記載の通信デバイスを備える端末。
  40. 請求項17に記載の装置、または請求項19から38のいずれか一項に記載の通信デバイスを備える基地局。
  41. コンピュータ読み取り可能な記憶媒体であって、命令を備え、コンピュータ上で動作するとき、前記命令が、前記コンピュータに、請求項1から16のいずれか一項に記載の方法を実行させることを可能にする、コンピュータ読み取り可能な記憶媒体。
  42. コンピュータに、請求項1から16のいずれか一項に記載の方法を実行させるプログラム。
  43. 請求項39に記載の端末と、請求項40に記載の基地局と、を備える通信システム。
JP2019536533A 2017-01-05 2018-01-05 情報処理方法、デバイス、および通信システム Active JP7026689B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710008135.6 2017-01-05
CN201710008135.6A CN108282246B (zh) 2017-01-05 2017-01-05 信息处理的方法、设备和通信系统
PCT/CN2018/071643 WO2018127152A1 (zh) 2017-01-05 2018-01-05 信息处理的方法、设备和通信系统

Publications (2)

Publication Number Publication Date
JP2020504529A JP2020504529A (ja) 2020-02-06
JP7026689B2 true JP7026689B2 (ja) 2022-02-28

Family

ID=62789253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019536533A Active JP7026689B2 (ja) 2017-01-05 2018-01-05 情報処理方法、デバイス、および通信システム

Country Status (9)

Country Link
US (2) US10659195B2 (ja)
EP (2) EP3550749B1 (ja)
JP (1) JP7026689B2 (ja)
KR (1) KR102277337B1 (ja)
CN (2) CN110430010B (ja)
BR (1) BR112019013900B1 (ja)
ES (1) ES2916425T3 (ja)
RU (1) RU2750510C2 (ja)
WO (1) WO2018127152A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108289010B (zh) * 2017-01-09 2022-04-15 中兴通讯股份有限公司 一种数据处理方法和装置
US11012221B2 (en) 2017-03-08 2021-05-18 Lg Electronics Inc. Method and apparatus for transmitting and receiving radio signals in a wireless communication system
US20180287752A1 (en) * 2017-03-29 2018-10-04 Kt Corporation Method and apparatus for configuring transport block to transmit data
US10680660B2 (en) * 2017-06-05 2020-06-09 Huawei Technologies Co., Ltd. Method and apparatus for distributing assistant bits in encoding
CN111066251B (zh) * 2017-08-18 2024-09-06 上海诺基亚贝尔股份有限公司 用于nr的ldpc基础图的使用
US10547330B2 (en) * 2017-11-01 2020-01-28 Shanghai Langbo Communication Technology Company Limited Method and device in user equipment and base station for wireless communication
WO2019095190A1 (en) * 2017-11-16 2019-05-23 Qualcomm Incorporated Reduced overhead error detection code design for decoding a codeword
CN111385269B (zh) * 2018-12-29 2021-02-12 广州市百果园网络科技有限公司 数据传输方法和装置
US11374686B2 (en) * 2020-02-04 2022-06-28 Qualcomm Incorporated Parity check bits for non-coherent communication
CN112821987B (zh) * 2021-04-16 2021-08-31 苏州华兴源创科技股份有限公司 信道编码中的数据处理方法、计算机设备及存储介质
CN113114426A (zh) * 2021-04-21 2021-07-13 上海道生物联技术有限公司 一种两段式编码、调制发送方法及发送端
CN115412732A (zh) * 2021-05-28 2022-11-29 华为技术有限公司 数据处理方法及装置
WO2022261984A1 (zh) * 2021-06-18 2022-12-22 华为技术有限公司 通信方法和通信装置
CN114785455A (zh) * 2022-04-02 2022-07-22 广州慧睿思通科技股份有限公司 解速率匹配方法、装置、芯片、设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009060628A1 (ja) 2007-11-09 2009-05-14 Panasonic Corporation パディングビット割当方法および送信装置
WO2010047111A1 (ja) 2008-10-23 2010-04-29 パナソニック株式会社 無線送信装置、無線受信装置、及び符号化データ送信方法
JP2010527184A (ja) 2007-04-30 2010-08-05 インターデイジタル テクノロジー コーポレーション Ｍｉｍｏ無線通信システムにおけるフィードバックシグナリングの誤り検出および誤り検査
CN105471545A (zh) 2014-09-10 2016-04-06 中兴通讯股份有限公司 一种数据包处理方法及装置
US20160294512A1 (en) 2015-04-06 2016-10-06 Lg Electronics Inc. Method and apparatus for encoding or decoding channel code in a wireless communication system

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6868075B1 (en) * 1999-09-28 2005-03-15 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for compressed mode communications over a radio interface
DE60032914T2 (de) * 1999-09-30 2007-10-31 Telefonaktiebolaget Lm Ericsson (Publ) Sendeleistungsregelung
JP2001223670A (ja) * 2000-02-09 2001-08-17 Nec Corp 拡散符号生成器及びそれを用いるｃｄｍａ通信装置並びにそれらに用いる拡散符号生成方法
JP3297668B2 (ja) 2000-04-26 2002-07-02 松下電器産業株式会社 符号／復号化装置及び符号／復号化方法
US7227851B1 (en) * 2000-11-17 2007-06-05 Lucent Technologies Inc. Transport channel multiplexing system and method
KR100713331B1 (ko) * 2000-12-23 2007-05-04 삼성전자주식회사 부호분할다중접속 이동통신시스템의 반복복호 중지 장치 및 방법
CA2371556C (en) * 2001-02-19 2005-08-23 Samsung Electronics Co., Ltd. Dpch multiplexing apparatus and method for outer loop power control in a w-cdma communication system
KR100762632B1 (ko) * 2001-10-17 2007-10-01 삼성전자주식회사 부호 분할 다중 접속 통신 시스템에서 전송 채널 다중화/역다중화 장치 및 방법
KR100594021B1 (ko) * 2003-11-13 2006-06-30 삼성전자주식회사 무선통신 시스템에서 패킷 송수신을 위한 비트 스크램블링방법 및 장치
WO2006018669A1 (en) * 2004-08-17 2006-02-23 Nokia Corporation Methods and apparatus for balancing modulation in cellular communications over noisy channels
US8566676B2 (en) * 2007-01-05 2013-10-22 Qualcomm Incorporated FEC code and code rate selection based on packet size
EP1973234A1 (en) * 2007-03-20 2008-09-24 Nokia Siemens Networks Gmbh & Co. Kg Optimised code block segmentation for turbo encoding
US8386878B2 (en) * 2007-07-12 2013-02-26 Samsung Electronics Co., Ltd. Methods and apparatus to compute CRC for multiple code blocks
KR100928261B1 (ko) * 2007-09-08 2009-11-24 엘지전자 주식회사 비검출 오류 저감을 위한 신호 분할 및 ｃｒｃ 부착 방법
US7853857B2 (en) * 2007-09-14 2010-12-14 Motorola Mobility, Inc. Multi-layer cyclic redundancy check code in wireless communication system
US8555148B2 (en) * 2007-09-18 2013-10-08 Samsung Electronics Co., Ltd. Methods and apparatus to generate multiple CRCs
CN101159514A (zh) * 2007-10-31 2008-04-09 中兴通讯股份有限公司 一种传输块循环冗余码的添加方法
WO2009096658A1 (en) * 2008-01-31 2009-08-06 Lg Electronics Inc. Method for determining transport block size and signal transmission method using the same
CN101667884A (zh) * 2008-09-03 2010-03-10 中兴通讯股份有限公司 信道编码方法及装置、信道译码方法及装置
KR101633326B1 (ko) * 2009-02-27 2016-06-24 엘지전자 주식회사 전송 방법
US8560911B2 (en) * 2009-09-14 2013-10-15 Samsung Electronics Co., Ltd. System and method for structured LDPC code family
US8732565B2 (en) * 2010-06-14 2014-05-20 Samsung Electronics Co., Ltd. Method and apparatus for parallel processing in a gigabit LDPC decoder
CN102136887A (zh) * 2011-04-18 2011-07-27 中兴通讯股份有限公司 传输块循环冗余校验方法及装置
CN103650351B (zh) * 2011-06-29 2016-12-28 日本电气株式会社 无线电发射/接收设备、通信系统及其所使用的信道编码处理方法
US9160485B2 (en) * 2012-12-03 2015-10-13 Lg Electronics Inc. Method and apparatus for encoding transport block
US9008203B2 (en) * 2013-03-13 2015-04-14 Sony Corporation Transmitters, receivers and methods of transmitting and receiving
CN104868925B (zh) * 2014-02-21 2019-01-22 中兴通讯股份有限公司 结构化ldpc码的编码方法、译码方法、编码装置和译码装置
US9602235B2 (en) * 2014-06-27 2017-03-21 Texas Instruments Incorporated Code block segmentation and configuration for concatenated turbo and RS coding
US20160164537A1 (en) * 2014-12-08 2016-06-09 Samsung Electronics Co., Ltd. Method and apparatus for parallel concatenated ldpc convolutional codes enabling power-efficient decoders
CN105991227B (zh) * 2015-02-15 2020-03-03 中兴通讯股份有限公司 数据编码方法及装置
CN105007140B (zh) * 2015-08-18 2018-02-16 北京思朗科技有限责任公司 基于crc校验的harq处理方法及装置
JP2019149589A (ja) * 2016-07-08 2019-09-05 シャープ株式会社 基地局装置、端末装置、通信方法、および、集積回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010527184A (ja) 2007-04-30 2010-08-05 インターデイジタル テクノロジー コーポレーション Ｍｉｍｏ無線通信システムにおけるフィードバックシグナリングの誤り検出および誤り検査
WO2009060628A1 (ja) 2007-11-09 2009-05-14 Panasonic Corporation パディングビット割当方法および送信装置
WO2010047111A1 (ja) 2008-10-23 2010-04-29 パナソニック株式会社 無線送信装置、無線受信装置、及び符号化データ送信方法
CN105471545A (zh) 2014-09-10 2016-04-06 中兴通讯股份有限公司 一种数据包处理方法及装置
US20160294512A1 (en) 2015-04-06 2016-10-06 Lg Electronics Inc. Method and apparatus for encoding or decoding channel code in a wireless communication system

Also Published As

Publication number Publication date
RU2019124482A3 (ja) 2021-02-10
WO2018127152A1 (zh) 2018-07-12
CN110430010B (zh) 2020-08-07
US10659195B2 (en) 2020-05-19
BR112019013900A2 (pt) 2020-02-04
EP3550749A1 (en) 2019-10-09
ES2916425T3 (es) 2022-07-01
EP3550749B1 (en) 2022-04-20
RU2019124482A (ru) 2021-02-05
CN108282246B (zh) 2023-09-01
US20190173499A1 (en) 2019-06-06
BR112019013900B1 (pt) 2022-08-23
JP2020504529A (ja) 2020-02-06
EP3550749A4 (en) 2019-12-18
KR20190099327A (ko) 2019-08-26
KR102277337B1 (ko) 2021-07-13
CN110430010A (zh) 2019-11-08
US11438099B2 (en) 2022-09-06
CN108282246A (zh) 2018-07-13
RU2750510C2 (ru) 2021-06-30
US20200220657A1 (en) 2020-07-09
EP4080800A1 (en) 2022-10-26

Similar Documents

Publication Publication Date Title
JP7026689B2 (ja) 情報処理方法、デバイス、および通信システム
US11165537B2 (en) Method for encoding information bit sequence in communication network
TWI758295B (zh) 利用分段式的冗餘校驗對控制訊號傳遞進行編碼和解碼
JP6871396B2 (ja) 情報を処理するための方法および装置、通信デバイス、ならびに通信システム
JP7017627B2 (ja) 通信システムにおける冗長バージョン設計ソリューション
JP6886515B2 (ja) データ伝送方法、送信デバイス、受信デバイス、及び通信システム
JP5481759B2 (ja) 多重層巡回冗長検査コードを使用する無線通信装置
JP6915061B2 (ja) 情報処理方法、装置、通信デバイスおよび通信システム
KR20190099078A (ko) 레이트 매칭 방법, 인코딩 장치 및 통신 장치
WO2018141212A1 (zh) 一种信息的传输方法、译码方法和装置
WO2018196875A1 (zh) 数据处理方法和数据处理装置
WO2018103638A1 (zh) 数据传输的方法、发送设备、接收设备和通信系统
US11128320B2 (en) Encoding method, decoding method, encoding apparatus, and decoding apparatus
CN115706622A (zh) 数据传输的方法、装置、设备、系统及可读存储介质
JP2015522989A (ja) 通信ネットワークにおけるｐｄｃｃｈ検出エラーを除去するためのシステム及び方法
KR20080093555A (ko) 경합 없는 인터리버 또는 디인터리버를 이용한 신호 송수신방법 및 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190821

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220215

R150 Certificate of patent or registration of utility model

Ref document number: 7026689

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150