CN115412732A

CN115412732A - 数据处理方法及装置

Info

Publication number: CN115412732A
Application number: CN202110588809.0A
Authority: CN
Inventors: 徐瑞; 廖树日; 陈二凯; 曹佑龙; 窦圣跃
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2021-05-28
Filing date: 2021-05-28
Publication date: 2022-11-29
Also published as: WO2022247351A1; US20240106569A1; EP4319163A1

Abstract

本申请提供一种扩展现实数据传输方法及装置。在该方法中将待传输数据的不同部分分割在不同的码块(code block，CB)，以降低待传输数据中一部分数据传输失败对另一部分待传输数据的影响，从而提升用户对数据的整体体验。

Description

数据处理方法及装置

技术领域

本申请涉及通信技术领域，尤其涉及一种数据处理方法及装置。

背景技术

在无线通信网络中，扩展现实(extended reality，XR)技术具有多视角、交互性强等优点，能够为用户提供了一种全新的视觉体验，具有极大的应用价值和商业潜力。XR包含虚拟现实(virtual reality，VR)、增强现实(augmented reality，AR)、和混合现实(mixreality，MR)等技术，能够广泛应用于娱乐、游戏、医疗、广告、工业、在线教育、以及工程等诸多领域。

XR数据一般可以被分为具有不同优先级的数据流(也可称为数据层)进行传输。然而，当具有不同优先级的数据流被分配在一个传输块(transport block，TB)中进行传输时，优先级低的数据传输失败会导致优先级高的数据出现传输超时的问题，从而影响用户对XR数据的整体体验。

发明内容

第一方面，本申请实施例提供一种数据处理方法，该方法可以由终端、无线接入网设备、服务器或集中控制器执行，也可以由终端、无线接入网设备、服务器或集中控制器的部件(例如处理器、芯片、或芯片系统等)执行，还可以由能实现全部或部分无线接入网设备功能的逻辑模块或软件实现。该方法包括：获得输入比特序列，该输入比特序列包括长度为A₁的第一输入比特序列和长度为A₂+L_CRC1的第三输入比特序列，其中第三输入比特序列包括长度为A₂的第二输入比特序列以及对应于第一输入比特序列和第二输入比特序列的长度为L_CRC1的第一循环冗余校验(cyclic redundancy check，CRC)比特序列，其中，A₁，A₂，L_CRC1为大于0的整数；根据最大码块大小K和第一输入比特序列得到C₁个第一码块，每个第一码块分别包括第一输入比特序列中的一个第一比特段和对应于第一比特段的长度为L_CRC2的第二CRC比特序列，每个第一码块的大小为K₁，其中，K，K₁，C₁，L_CRC2为大于0的整数，并且K₁≤K；根据最大码块大小K和第三输入比特序列得到C₂个第二码块，每个第二码块分别包括第三输入比特序列中的一个第二比特段和对应于第二比特段的长度为L_CRC3的第三CRC比特序列，每个第二码块的大小为K₂，其中，K₂，C₂，L_CRC3为大于0的整数，并且K₂≤K；根据C₁个第一码块和C₂个第二码块中的部分或全部码块进行编码，得到编码比特序列，并输出该编码比特序列。

通过上述方法能够将待传输的数据分割在不同的码块(code block，CB)，以降低待传输数据中一部分数据传输失败对另一部分待传输数据的影响，从而提升用户对数据接收的整体体验。

可以理解，长度为A₁+A₂的第一输入比特序列和第二输入比特序列有时也可称为传输块(transport block，TB)对应的比特序列，A₁+A₂＝A也可以理解为TB对应的载荷大小。

结合第一方面，在第一方面的某些实施方式中，第一输入比特序列与第二输入比特序列具有不同的优先级，或者也可以理解为第一输入比特序列与第二输入比特序列具有不同的重要性。

例如，第一输入比特序列对应于基本层数据流，第二输入比特序列对应于增强层数据流。或者，第一输入比特序列对应于增强层数据流，第二输入比特序列对应于基本层数据流。

又例如，第一输入比特序列对应于视场角(rield of view，FOV)内数据流，第二输入比特序列对应于FOV外数据流。或者，第一输入比特序列对应于FOV外数据流，第二输入比特序列对应于FOV内数据流。

通过上述实施方式，能够将不同重要性等级的数据分割在不同的CB，以降低低重要性数据传输失败对高重要性数据的影响，从而提升用户对XR数据的整体体验。

结合第一方面，在第一方面的某些实施方式中，可以通过下述方法获得输入比特序列：获得第一输入比特序列和第二输入比特序列，并根据第一输入比特序列和第二输入比特序列生成第一CRC序列。例如，根据长度为A₁的第一输入比特序列和长度为A₂的第二输入比特序列生成长度为L_CRC1的第一CRC比特序列，L_CRC1为6，11，16或24。通过该实施方式，可以获取输入比特序列以及输入比特序列对应的CRC比特序列的长度，有助于将待传输数据的不同部分分割在不同的CB，以降低待传输数据中一部分数据传输失败对另一部分待传输数据的影响。

结合第一方面，在第一方面的某些实施方式中，C₁和C₂满足：

其中，

表示向上取整。可选地，每个第一码块分别包括的第一比特段和第二CRC比特序列的总长度K′₁以及每个第二码块分别包括的第二比特段和第三CRC比特序列的总长度K′₂满足：

通过上述实施方式，可以将第一输入比特序列尽可能地均匀分割成长度基本相同的第一码块，将第三输入比特序列尽可能地均匀分割成长度基本相同的第二码块，以降低编解码的复杂度，避免了某些码块长度过短导致编码性能下降的现象。

结合第一方面，在第一方面的某些实施方式中，C₁个第一码块中的A₁％C₁个第一码块还包括长度为F₁₁的第一填充比特序列，C₁个第一码块中的C₁-A₁％C₁个第一码块还包括长度为F₁₂的第二填充比特序列，F₁₁和F₁₂分别满足：

其中，

表示向下取整，％表示取模。

可以理解，当A₁％C₁＝0时，C₁个第一码块中的每个第一码块包括的填充比特序列的长度为：

即当A₁％C₁＝0时，C₁个第一码块中的每个第一码块包括相同长度的填充比特序列。

通过上述实施方式，可以使得第一码块的大小满足实际编码器的输入要求。

结合第一方面，在第一方面的某些实施方式中，C₂个第二码块中的(A₂+L_CRC1)％C₂个第二码块还包括长度为F₂₁的第三填充比特序列，C₂个第二码块中的C₂-(A₂+L_CRC1)％C₂个第二码块还包括长度为F₂₂的第四填充比特序列，F₂₁和F₂₂分别满足：

可以理解，当(A₂+L_CRC1)％C₂＝0时，C₂个第二码块中的每个第二码块包括的填充比特序列的长度为：

即当(A₂+L_CRC1)％C₂＝0时，C₂个第二码块中的每个第二码块包括相同长度的填充比特序列。

通过上述实施方式，可以使得第二码块的大小满足实际编码器的输入要求。

结合第一方面，在第一方面的某些实施方式中，当该方法由终端执行或者终端的部件执行时，该方法还包括：接收第一指示信息，第一指示信息用于指示A₁或A₂中的至少一项。当该方法由无线接入网设备、无线接入网设备的部件(例如处理器、芯片、或芯片系统等)、或者能实现全部或部分无线接入网设备功能的逻辑模块或软件执行时，该方法还包括：发送第一指示信息，第一指示信息用于指示A₁或A₂中的至少一项。通过该方法，可以获取A₁或A₂的取值。码块分割过程中，可以根据A₁或A₂的取值将待传输数据的不同部分分割在不同的CB，以降低待传输数据中一部分数据传输失败对另一部分待传输数据的影响。

可选地，上述第一指示信息可以包含在下行控制信息(downlink controlinformation，DCI)或无线资源控制(radio resource control，RRC)消息中。第一指示信息可以指示A₁或A₂的取值或指示A₁或A₂在TB对应的载荷大小内所占的比例α，通过该实现方式，可以准确地指示出A₁或A₂，从而使码块分割更加精确。第一指示信息也可以包含与A₁或A₂对应的索引，该索引指示A₁或A₂在TB对应的载荷大小内所占的比例β。通过该实现方式，可以降低第一指示信息占用的比特数，从而达到降低信令开销的效果。

结合第一方面，在第一方面的某些实施方式中，C₁个第一码块被分为M₁个第一码块组(code block group，CBG)，C₂个第二码块被分为M₂个第二CBG，其中，M₁和M₂为大于0的整数。通过该实施方式，可以将待传输数据的不同部分组装至不同的CBG中，以改善待传输数据中一部分数据传输失败导致的重传对另一部分数据产生的重传超时的影响。

在第一CBG和第二CBG的一种可能的实施方式中，上述M₁和M₂满足：

M₁＝min(N₁，C₁)

M₂＝min(N₁，C₂)

其中，N₁＞0表示第一最大CBG数量。N₁可以是预定义的，也可以是通过RRC消息配置的。这一实施方式可以理解成为第一CBG和第二CBG配置了相同的最大CBG数量。

可选地，上述M₁个第一CBG中的C₁％M₁个第一CBG分别包括

个第一码块，M₁个第一CBG中的M₁-C₁％M1个第一CBG分别包括

个第一码块；上述M₂个第二CBG中的C₂％M₂个第二CBG分别包括

个第二码块，M₂个第二CBG中的M₂-C₂％M₂个第二CBG分别包括

个第二码块。

通过上述第一CBG和第二CBG的实现方式，可以将待传输数据的不同部分组装至不同的CBG中，以改善待传输数据中一部分数据传输失败导致的重传对另一部分数据产生的重传超时的影响。

在第一CBG和第二CBG的另一种可能的实施方式中，上述M₁和M₂满足：

M₁＝min(N₂，C₁)

M₂＝min(N₃，C₂)

其中，N₂＞0和N₃＞0表示第二最大CBG数量和第三最大CBG数量。N₂和N₃可以是预定义的，也可以是通过RRC消息配置的。这一实施方式可以理解成为第一CBG和第二CBG分别配置最大CBG数量，N₂和N₃可以相同，也可以不同。

可选地，上述M₁个第一CBG中的C₁％M₁个第一CBG分别包括

个第一码块，M₁个第一CBG中的M₁-C₁％M1个第一CBG分别包括

个第二码块。

通过上述第一CBG和第二CBG的实现方式，可以更加灵活地将待传输数据的不同部分组装至不同的CBG中，以改善待传输数据中一部分数据传输失败导致的重传对另一部分数据产生的重传超时的影响。

第二方面，本申请实施例提供一种装置，可以实现上述第一方面或第一方面任一种可能的实施方式中的方法。该装置包括用于执行上述方法的相应的单元或模块。该装置包括的单元或模块可以通过软件和/或硬件方式实现。该装置例如可以为终端或无线接入网设备，也可以为支持终端或网络设备实现上述方法的芯片、芯片系统、或处理器等，还可以为能实现全部或部分无线接入网设备功能的逻辑模块或软件。

第三方面，本申请实施例提供一种装置，包括：处理器，该处理器与存储器耦合，该存储器用于存储指令，当指令被处理器执行时，使得该装置实现上述第一方面或第一方面任一种可能的实施方式中的方法。

第四方面，本申请实施例提供一种计算机可读存储介质，其上存储有指令，指令被执行时使得计算机执行上述第一方面或第一方面任一种可能的实施方式中的方法。

第五方面，本申请实施例提供一种计算机程序产品，其包括计算机程序代码，计算机程序代码在计算机上运行时，使得计算机执行上述第一方面或第一方面任一种可能的实施方式中的方法。

第六方面，本申请实施例提供一种芯片，包括：处理器，该处理器与存储器耦合，该存储器用于存储指令，当指令被处理器执行时，使得该芯片实现上述第一方面或第一方面任一种可能的实施方式中的方法。

第七方面，本申请实施例提供一种通信系统，包括：上述第二方面的装置或上述第三方面的装置。

第八方面，本申请实施例提供一种系统，可以实现上述第一方面或第一方面任一种可能的实施方式中的方法。该系统包括用于执行上述方法的相应的单元或模块。该系统包括的单元或模块可以通过软件和/或硬件方式实现。该系统例如可以为终端或无线接入网设备，也可以为支持终端或网络设备实现上述方法的芯片、芯片系统、或处理器等，还可以为能实现全部或部分无线接入网设备功能的逻辑模块或软件。

附图说明

图1为本申请提供的实施例应用的通信系统的示意图；

图2-图5示出了本申请实施例适用的几种系统框架示意图；

图6示出了本申请实施例提供的一种数据处理方法的流程示意图；

图7示出了本申请实施例提供的一种码块分割方法的示意图；

图8和图9示出了本申请实施例提供的两种码块组的示意图；

图10为本申请实施例提供的一种终端的结构示意图；

图11为本申请实施例提供的一种装置的结构示意图；

图12为本申请实施例提供的另一种装置的示意图。

具体实施方式

图1是本申请的实施例应用的通信系统的架构示意图。如图1所示，该通信系统包括无线接入网100和核心网130，可选的，通信系统1000还可以包括互联网140。其中，无线接入网100可以包括至少一个无线接入网设备(如图1中的110a和110b)，还可以包括至少一个终端(如图1中的120a-120j)。终端通过无线的方式与无线接入网设备相连，无线接入网设备通过无线或有线方式与核心网连接。核心网设备与无线接入网设备可以是独立的不同的设备，也可以是将核心网设备的功能与无线接入网设备的逻辑功能集成在同一个设备上，还可以是一个设备上集成了部分核心网设备的功能和部分的无线接入网设备的功能。终端和终端之间以及无线接入网设备和无线接入网设备之间可以通过有线或无线的方式相互连接。图1只是示意图，该通信系统中还可以包括其它网络设备，如还可以包括中继设备和回传设备，在图1中未画出。

本申请实施例提供的方法及装置可用于各种通信系统，例如第四代(4thgeneration，4G)通信系统，4.5G通信系统，5G通信系统，5.5G通信系统，6G通信系统，多种通信系统融合的系统，或者未来演进的通信系统。例如长期演进(long term evolution，LTE)系统，新空口(new radio,NR)系统，无线保真(wireless-fidelity，WiFi)系统，以及第三代合作伙伴计划(3rd generation partnership project，3GPP)相关的通信系统等，以及其他此类通信系统。

无线接入网设备可以是基站(base station)、演进型基站(evolved NodeB，eNodeB)、发送接收点(transmission reception point，TRP)、5G移动通信系统中的下一代基站(next generation NodeB，gNB)、6G移动通信系统中的下一代基站、未来移动通信系统中的基站或WiFi系统中的接入节点等；也可以是完成基站部分功能的模块或单元，例如，可以是集中式单元(central unit，CU)，也可以是分布式单元(distributed unit，DU)。无线接入网设备可以是宏基站(如图1中的110a)，也可以是微基站或室内站(如图1中的110b)，还可以是中继节点或施主节点等。可以理解，本申请中的无线接入网设备的全部或部分功能也可以通过在硬件上运行的软件功能来实现，或者通过平台(例如云平台)上实例化的虚拟化功能来实现。本申请的实施例对无线接入网设备所采用的具体技术和具体设备形态不做限定。为了便于描述，下文以基站作为无线接入网设备为例进行描述。

终端也可以称为终端设备、用户设备(user equipment，UE)、移动台、移动终端等。终端可以广泛应用于各种场景，例如，设备到设备(device-to-device，D2D)、车物(vehicleto everything，V2X)通信、机器类通信(machine-type communication，MTC)、物联网(internet of things，IoT)、虚拟现实、增强现实、工业控制、自动驾驶、远程医疗、智能电网、智能家具、智能办公、智能穿戴、智能交通、智慧城市等。终端可以是手机、平板电脑、带无线收发功能的电脑、可穿戴设备、车辆、无人机、直升机、飞机、轮船、机器人、机械臂、智能家居设备等。本申请的实施例对终端所采用的具体技术和具体设备形态不做限定。

本申请中的终端还可以是VR终端、AR终端、或MR终端。VR终端、AR终端、和MR终端都可称为XR终端。XR终端例如可以是头戴式设备(例如头盔或眼镜)，也可以是一体机，还可以是电视、显示器、汽车、车载设备、平板或智慧屏等。XR终端能够将XR数据呈现给用户，用户通过佩戴或使用XR终端能够体验多样化的XR业务。XR终端可以通过无线或有线的方式接入网络，例如通过WiFi、5G或其他系统接入网络。

基站和终端可以是固定位置的，也可以是可移动的。基站和终端可以部署在陆地上，包括室内或室外、手持或车载；也可以部署在水面上；还可以部署在空中的飞机、气球和人造卫星上。本申请的实施例对基站和终端的应用场景不做限定。

基站和终端的角色可以是相对的，例如，图1中的飞机或无人机120i可以被配置成移动基站，对于那些通过120i接入到无线接入网100的终端120j来说，终端120i是基站；但对于基站110a来说，120i是终端，即110a与120i之间是通过无线空口协议进行通信的。当然，110a与120i之间也可以是通过基站与基站之间的接口协议进行通信的，此时，相对于110a来说，120i也是基站。因此，基站和终端都可以统一称为通信装置，图1中的110a和110b可以称为具有基站功能的通信装置，图1中的120a-120j可以称为具有终端功能的通信装置。

基站和终端之间、基站和基站之间、终端和终端之间可以通过授权频谱进行通信，也可以通过免授权频谱进行通信，也可以同时通过授权频谱和免授权频谱进行通信；可以通过6千兆赫(gigahertz，GHz)以下的频谱进行通信，也可以通过6GHz以上的频谱进行通信，还可以同时使用6GHz以下的频谱和6GHz以上的频谱进行通信。本申请的实施例对无线通信所使用的频谱资源不做限定。

在本申请的实施例中，基站的功能也可以由基站中的模块(如芯片)来执行，也可以由包含有基站功能的控制子系统来执行。这里的包含有基站功能的控制子系统可以是智能电网、工业控制、智能交通、智慧城市等上述终端的应用场景中的控制中心。终端的功能也可以由终端中的模块(如芯片或调制解调器)来执行，也可以由包含有终端功能的装置来执行。

在本申请中，基站向终端发送下行信号或下行信息，下行信息承载在下行信道上；终端向基站发送上行信号或上行信息，上行信息承载在上行信道上；终端向终端发送边链路(sidelink)信号或边链路信息，边链路信息承载在边链路信道上。

XR技术具有多视角、交互性强等优点，能够为用户提供一种全新的体验，具有极大的应用价值和商业潜力。XR包含VR、AR和MR等技术，能够广泛应用于娱乐、游戏、医疗、广告、工业、在线教育、以及工程等诸多领域。VR技术主要是指对视觉和音频场景的渲染以尽可能地模拟现实世界中的视觉和音频对用户的感官刺激，VR技术中通常用户会佩戴XR终端(例如头戴式设备)进而向用户模拟视觉和/或听觉。VR技术还可以对用户进行动作跟踪，从而及时更新模拟的视觉和/或听觉内容。AR技术主要是指在用户感知的现实环境中提供视觉和/或听觉的附加信息或人工生成内容，其中，用户对现实环境的获取可以是直接的(例如不进行感测、处理和渲染)，也可以是间接的(例如通过传感器等方式进行传递)，并进行进一步的增强处理。MR技术是将一些虚拟元素插入到物理场景中，目的是为用户提供一种这些元素是真实场景一部分的沉浸体验。

XR的数据一般可以被分为具有不同优先级的数据流(也可称为数据层)进行传输。然而，当具有不同优先级的数据流被分配在一个传输块(transport block，TB)中进行传输时，优先级低的数据传输失败会导致优先级高的数据出现传输超时的问题，从而影响用户对XR数据的整体体验。

本申请中提供了一种数据处理方法，在该方法中将不同优先级的数据分割在不同的码块(code block，CB)，以降低低优先级数据传输失败对高优先级数据的影响，从而提升用户对XR数据的整体体验。可以理解，本申请提供的方法并不限制其应用的数据业务类型，XR数据之外的数据业务类型也同样适用。

本申请提供的实施例适用于多种不同的场景。图2-图5示出了本申请实施例适用的几种系统框架示意图。

图2示出了一种本申请实施例适用的场景示意图。图2示意了一个系统200，包含服务器210、核心网和接入网220(可简称为传输网络220，例如LTE、5G或6G网络)、以及终端230。其中，服务器210可用于对XR的源数据进行编解码和渲染，传输网络220可用于对XR数据的传输，终端230通过对XR数据的处理为用户提供多样化的XR体验。可以理解，传输网络220与终端230之间还可以包含其他的装置，例如还可以包含其他的终端(例如手机、笔记本电脑、或车载终端等)和/或网络设备(例如中继设备、一体化接入回传(integrated accessbackhaul，IAB)设备、WiFi路由器、或WiFi接入点等)，终端230借助其他的终端和/或网络设备从传输网络220获得XR数据。

图3示出了另一种本申请实施例适用的场景示意图。图3示意了一个系统300，包含终端320和其他终端310。其他终端310是终端320之外的终端。其他终端310可以向终端320传输XR数据。例如，其他终端310可将XR数据投屏至终端320。又例如，其他终端310和终端320为车载终端，车载终端之间可进行XR数据的交互。可以理解，其他终端310还可以与传输网络(例如LTE、5G或6G网络)相连，以获得来自传输网络的XR数据，或者向传输网络发送数据。

图4示出了另一种本申请实施例适用的场景示意图。图4示意了一个系统400，包含终端430、WiFi路由器或WiFi接入点420(可简称为WiFi装置420)、和其他终端410。其他终端410是终端430以外的终端。其他终端410可借助WiFi装置420向终端430传输XR数据。例如，其他终端410是手机设备，WiFi装置420是WiFi路由器、WiFi接入点或机顶盒，终端430是电视设备、智慧屏设备或电子平板设备，手机设备可通过WiFi路由器、WiFi接入点或机顶盒将XR数据投屏至电视设备、智慧屏设备或电子平板设备上呈现给用户。

图5示出了另一种本申请实施例适用的场景示意图。图5示意了一个系统500，包含服务器510、固网520、WiFi路由器或WiFi接入点530(可简称为WiFi装置530)、和终端540。服务器510可用于对XR的源数据进行编解码和渲染，并借助固网520和WiFi装置530向终端540传输XR数据。例如，固网520为运营商网络，WiFi装置530是WiFi路由器、WiFi接入点或机顶盒，服务器510借助运营商网络520和WiFi装置530将XR数据传输或投屏到终端540。

可以理解，图2-图5仅给出了本申请实施例可以适用的几种场景示意，并没有对本申请实施例的适用场景产生限定。

下面结合附图对本申请的技术方案进行说明。

为易于理解本申请中的实施例，首先在下表中对本申请所涉及的一些术语作简要说明。

表1

可以理解的是，本申请表达式中的向上取整和向下取整，对于被取整的参数而言，如果被取整的参数本身就是整数，那么对该参数可以不进行向上或向下取整，或者可以对该整数参数进行向上取整，或者可以对该整数参数进行向下取整，其最终结果都相同。

图6为本申请实施例提供的一种数据处理方法600的流程示意图。该方法可以由无线接入网设备执行，也可以由无线接入网设备的部件(例如处理器、芯片、或芯片系统等)执行，还可以由能实现全部或部分无线接入网设备功能的逻辑模块或软件实现。该方法可以由终端执行，也可以由终端的部件(例如处理器、芯片、或芯片系统等)执行。如图6所示，该实施例的方法600可包括610部分、620部分、630部分和640部分。

610部分：获得输入比特序列。其中，输入比特序列包括长度为A₁的第一输入比特序列和长度为A₂+L_CRC1的第三输入比特序列，第三输入比特序列包括长度为A₂的第二输入比特序列以及对应于第一输入比特序列和第二输入比特序列的长度为L_CRC1的第一循环冗余校验(cyclic redundancy check，CRC)比特序列，其中，A₁，A₂，L_CRC1为大于0的整数。

620部分：根据最大码块大小K和上述输入比特序列得到C₁个第一码块和C₂个第二码块，K，C₁，C₂为大于0的整数。

具体地，根据最大码块大小K和上述第一输入比特序列得到C₁个第一码块，每个第一码块分别包括第一输入比特序列中的一个第一比特段和对应于该第一比特段的长度为L_CRC2的第二CRC比特序列，每个第一码块的大小为K₁，其中，K₁，L_CRC2为大于0的整数，并且K₁≤K。根据最大码块大小K和上述第三输入比特序列得到C₂个第二码块，每个第二码块分别包括第三输入比特序列中的一个第二比特段和对应于该第二比特段的长度为L_CRC3的第三CRC比特序列，每个第二码块的大小为K₂，其中，K₂，L_CRC3为大于0的整数，并且K₂≤K。可以理解，本申请中的最大码块大小K可以理解为对码块大小的约束。

630部分：根据上述C₁个第一码块和上述C₂个第二码块中的部分或全部码块进行编码，得到编码比特序列。例如，可以对C₁个第一码块和C₂个第二码块中的部分或全部码块进行低密度奇偶校验(low density parity check，LDPC)编码得到编码比特序列。

640部分：输出上述编码比特序列。例如，可以将该编码比特序列通过通信接口输出给其他的处理模块进行速率匹配、交织等处理，并可以进一步地将交织后的编码比特映射成调制符号发送给接收端的设备。

通过方法600能够将待传输的数据分割在不同CB，以降低待传输数据中一部分数据传输失败对另一部分待传输数据的影响，从而提升用户对XR数据的整体体验。

在方法600的一种可能的实施方式中，第一输入比特序列与第二输入比特序列具有不同的优先级，或者也可以理解为第一输入比特序列与第二输入比特序列具有不同的重要性。

例如，第一输入比特序列对应于基本层数据流，第二输入比特序列对应于增强层数据流。或者，第一输入比特序列对应于增强层数据流，第二输入比特序列对应于基本层数据流。其中，基本层数据流和增强层数据流可以是通过对源数据进行信源编码获得的数据流，信源编码例如可以是高效视频编码(high efficiency video coding，HEVC)或可伸缩HEVC扩展编码(scalability extension of HEVC，SHVC)。基本层数据流对应于基本的视频画面内容，一般具有较低的帧率、分辨率或画面质量。增强层数据流对应于增强的视频画面内容，一般具有较高的帧率、分辨率或画面质量。基本层数据流的优先级一般高于增强层数据流。

又例如，第一输入比特序列对应于视场角(field of view，FOV)内数据流，第二输入比特序列对应于FOV外数据流。或者，第一输入比特序列对应于FOV外数据流，第二输入比特序列对应于FOV内数据流。其中，FOV内数据流和FOV外数据流可以是通过对源数据进行FOV信源编码获得的数据流。FOV信源编码可将源数据分成视角内部分和视角外部分，FOV的视角例如可以为60-150度左右，其中视角内部分对应于上述FOV内数据流，视角外部分对应于上述FOV外数据流。FOV外数据流通常会包含视频的背景数据，当该背景数据传输失败时会导致视频显示出现黑边等问题，导致用户感受到眩晕，所以FOV外数据流的背景数据的优先级一般高于FOV内数据流。

在610部分的一种可能的实施方式中，可以通过下述方法获得输入比特序列：获得第一输入比特序列和第二输入比特序列，并根据第一输入比特序列和第二输入比特序列生成第一CRC序列。例如，根据长度为A₁的第一输入比特序列和长度为A₂的第二输入比特序列生成长度为L_CRC1的第一CRC比特序列，L_CRC1为6，11，16或24。通过该实施方式，可以获取输入比特序列以及输入比特序列对应的CRC比特序列的长度，有助于将待传输数据的不同部分分割在不同的CB，以降低待传输数据中一部分数据传输失败对另一部分待传输数据的影响。

下面结合图7对620部分做进一步介绍。

图7示意了长度为A₁的第一输入比特序列和长度为A₂+L_CRC1的第三输入比特序列，第三输入比特序列包括长度为A₂的第二输入比特序列以及对应于第一输入比特序列和第二输入比特序列的长度为L_CRC1的第一CRC比特序列。长度为A₁+A₂的第一输入比特序列和第二输入比特序列有时也可理解为一个TB对应的比特序列。A₁+A₂＝A也可以理解为TB对应的载荷大小。

在620部分中，根据最大码块大小K和第一输入比特序列得到C₁个第一码块，每个第一码块的大小为K₁，具体可以包括：根据最大码块大小K对第一输入比特序列进行码块分割和码块CRC添加，得到C₁个第一码块，C₁满足：

每个第一码块分别包括第一输入比特序列中的一个第一比特段和对应于该第一比特段的长度为L_CRC2的第二CRC比特序列，L_CRC2为6，11，16或24。其中，每个第一码块分别包括的第一比特段和第二CRC比特序列的总长度K′₁满足：

例如，在获得C₁个第一码块中的一个第一码块

时，从第一输入比特序列中获取一个第一比特段

并基于第一比特段

生成第二CRC比特序列

从而获得包括第一比特段

和第二CRC比特序列

的第一码块

若C₁＞1，则在获得C₁个第一码块中的另一个第一码块

时，从第一输入比特序列中获取另一个第一比特段

并基于第一比特段

生成第二CRC比特序列

从而获得包括第一比特段

和第二CRC比特序列

的第一码块

在C₁＞1时，

和

是第一输入比特序列中的两个不同的比特段，或者也可以理解为

和

是第一输入比特序列中的两个互不重叠的比特段。

通过上述实施方式，可以将第一输入比特序列尽可能地均匀分割成长度基本相同的第一码块，降低编解码的复杂度，避免了某些码块长度过短导致编码性能下降的现象。

可选地，当K′₁＜K₁时，每个第一码块中还包括填充比特序列。填充比特序列的作用是将第一码块的大小填充至K₁，以使得第一码块的大小满足编码器的输入要求。可以理解，本申请对填充比特序列中具体的比特取值不做限定。

在第一码块中填充比特序列的一种可能的实施方式中，上述C₁个第一码块中的A₁％C₁个第一码块还包括长度为F₁₁的第一填充比特序列，上述C₁个第一码块中的C₁-A₁％C₁个第一码块还包括长度为F₁₂的第二填充比特序列，其中F₁₁和F₁₂满足：

可以理解，当K′₁＝K₁时，第一码块中不包括填充比特序列。

在620部分中，根据最大码块大小K和第三输入比特序列得到C₂个第二码块，每个第二码块的大小为K₂，具体可以包括：根据最大码块大小K对第三输入比特序列进行码块分割和码块CRC添加，得到C₂个第二码块，C₂满足：

每个第二码块分别包括第三输入比特序列中的一个第二比特段和对应于该第二比特段的长度为L_CRC3的第三CRC比特序列，L_CRC3为6，11，16或24。其中，每个第二码块分别包括的第二比特段和第三CRC比特序列的总长度K′₂满足：

例如，在获得C₂个第二码块中的一个第二码块

时，从第三输入比特序列中获取一个第二比特段

并基于第二比特段

生成第三CRC比特序列

从而获得包括第二比特段

和第三CRC比特序列

的第二码块

若C₂＞1，则在获得C₂个第二码块中的另一个第二码块

时，从第三输入比特序列中获取另一个第二比特段

并基于第二比特段

生成第三CRC比特序列

从而获得包括第二比特段

和第三CRC比特序列

的第二码块

在C₂＞1时，

和

是第三输入比特序列中的两个不同的比特段，或者也可以理解为

和

是第三输入比特序列中的两个互不重叠的比特段。

通过上述实施方式，可以将第三输入比特序列尽可能地均匀分割成长度基本相同的第二码块，降低编解码的复杂度，避免了某些码块长度过短导致编码性能下降的现象。

可选地，当K′₂＜K₂时，每个第二码块中还包括填充比特序列。填充比特序列的作用是将第二码块的大小填充至K₂，以使得第二码块的大小满足编码器的输入要求。可以理解，本申请对填充比特序列中具体的比特取值不做限定。

在第二码块中填充比特序列的一种可能的实施方式中，上述C₂个第二码块中的(A₂+L_CRC1)％C₂个第二码块还包括长度为F₂₁的第三填充比特序列，上述C₂个第二码块中的C₂-(A₂+L_CRC1)％C₂个第二码块还包括长度为F₂₂的第四填充比特序列，其中F₂₁和F₂₂满足：

可以理解，当K′₂＝K₂时，第二码块中不包括填充比特序列。

在620部分中，K、K₁、K₂的大小可以与编码方式有关。例如，在630部分中采用LDPC编码时，K、K₁、K₂的大小与LDPC编码矩阵对应的基图相关。

LDPC编码矩阵可以基于基图(base graph，BG)得到。BG通常可以包括m*n个矩阵元素(4≤m≤46，26≤n≤68)，可以用m行n列的矩阵形式表示，矩阵元素的值为0或1。其中值为0的元素，有时候也称之为零元素，值为1的元素，有时候也称之为非零元素。

对第一码块进行编码采用的BG可以表示成BG_c1，其中值为0的元素可以被Z₁*Z₁的全零矩阵(zero matrix)替换，值为1的元素可以被Z₁*Z₁的循环置换矩阵(circulantpermutation matrix)替换。Z₁为正整数，也可以称之为第一扩展(lifiing)因子。若BG_c1中第i行第j列的元素值为1，则其对应于偏移值

为大于等于0的整数。BG_c1中第i行第j列的值为1的元素可以被

对应的Z₁*Z₁的循环置换矩阵替换，该循环置换矩阵可通过将Z₁*Z₁的单位矩阵进行

次向右循环移位得到，其中

对第二码块进行编码采用的BG可以表示成BG_c2，其中值为0的元素可以被Z₂*Z₂的全零矩阵替换，值为1的元素可以被Z₂*Z₂的循环置换矩阵替换。Z₂为正整数，也可以称之为第二扩展因子。若BG_c2中第i行第j列的元素值为1，则其对应于偏移值

为大于等于0的整数。BG_c2中第i行第j列的值为1的元素可以被

对应的Z₂*Z₂的循环置换矩阵替换，该循环置换矩阵可通过将Z₂*Z₂的单位矩阵进行

次向右循环移位得到，其中

LDPC编码中可以有不同的BG，采用哪种BG进行编码一般可以根据码率和数据量大小(例如TB大小)来确定。下面以LDPC编码中有两种BG：BG1和BG2为例进行介绍。

K的取值与BG1和BG2的关系，例如可以如下表所示。

表2

基图	K的取值
		BG1	8448
BG2	3840

K₁，K₂的取值与BG1和BG2的关系，例如可以如下表所示。

表3

基图	K<sub>1</sub>的取值	K<sub>2</sub>的取值
			BG1	22*Z<sub>1</sub>	22*Z<sub>2</sub>
BG2	10*Z<sub>1</sub>	10*Z<sub>2</sub>

其中，第一扩展因子Z₁的取值为表4示意的Z值中满足K_b·Z≥K′₁的最小的Z值，第二扩展因子Z₂的取值为表4示意的Z值中满足K_b·Z≥K′₂的最小的Z值。

表4

集合索引	Z的集合
		0	{2，4，8，16，32，64，128，256}
1	{3，6，12，24，48，96，192，384}
		2	{5，10，20，40，80，160，320}
3	{7，14，28，56，112，224}
		4	{9，18，36，72，144，288}
5	{11，22，44，88，176，352}
		6	{13，26，52，104，208}
7	{15，30，60，120，240}

其中，K_b的取值与BG有关，或者与BG以及第一输入比特序列和第三输入比特序列的长度A₁+A₂+L_CRC1有关。例如，K_b的取值可以满足表5中的示意。

表5

通过上述实施方式，可以获取K_b的取值，通过查表4计算出第一扩展因子Z₁和第二扩展因子Z₂，最终确定第一码块的大小K₁和第二码块的大小K₂，根据K₁和K₂将待传输数据的不同部分分割在不同的CB，以降低待传输数据中一部分数据传输失败对另一部分待传输数据的影响。

可选地，方法600中还包括：根据第一输入比特序列的长度A₁、第二输入比特序列的长度A₂以及码率R确定编码采用的BG。

在确定BG的一种可能的实施方式中，根据第一输入比特序列和第二输入比特序列的长度之和A₁+A₂以及码率R确定630部分中编码采用的BG为BG1或BG2。在这种实施方式中，对第一码块进行编码采用BG_c1和对第二码块进行编码采用的BG_c2是一样的，即BG_c1和BG_c2为BG1，或者BG_c1和BG_c2为BG2。例如，当A₁+A₂≤292时，或者当A₁+A₂≤3824且R≤0.67时，或者当R≤0.25时，采用BG2；否则采用BG1。通过该实施方式，可以降低编解码的实现复杂度。

在确定BG的另一种可能的实施方式中，根据第一输入比特序列的长度A₁和码率R确定对第一码块编码采用的BG为BG1或BG2，根据第二输入比特序列的长度A₂以及码率R确定对第二码块编码采用的BG为BG1或BG2。在这种实施方式中，对第一码块进行编码采用BG_c1和对第二码块进行编码采用的BG_c2可以是一样的，也可以是不一样的。通过该实施方式，可以更加灵活有效地处理不同数据对应的净荷(payload)长度和码率，提升编码效率。

可选地，当方法600由终端执行或者终端的部件(例如处理器、芯片、或芯片系统等)执行时，方法600还包括：接收第一指示信息，第一指示信息用于指示A₁或A₂中的至少一项。当方法600由无线接入网设备、无线接入网设备的部件(例如处理器、芯片、或芯片系统等)执行、或者能实现全部或部分无线接入网设备功能的逻辑模块或软件实现时，方法600还包括：发送第一指示信息，第一指示信息用于指示A₁或A₂中的至少一项。通过该方法，可以获取A₁或A₂的取值。码块分割过程中，可以根据A₁或A₂的取值将待传输数据的不同部分分割在不同的CB，以降低待传输数据中一部分数据传输失败对另一部分待传输数据的影响。

上述第一指示信息可以包含在下行控制信息(downlink control information，DCI)或无线资源控制(radio resource control，RRC)消息中。

在第一指示信息的第一种可能的实现方式中，第一指示信息指示A₁或A₂的取值。例如，第一指示信息可以指示A₁的取值，根据A₁的取值和TB对应的载荷大小A可以获得A₂的取值满足A₂＝A-A₁。或者，第一指示信息可以指示A₂的取值，根据A₂的取值和TB对应的载荷大小A可以获得A₁的取值满足A₁＝A-A₂。通过该实现方式，可以准确地指示出A₁或A₂，从而使码块分割做的更加精确。

在第一指示信息的第二种可能的实现方式中，第一指示信息指示A₁或A₂在TB对应的载荷大小内所占的比例α。例如，第一指示信息可以指示A₁在TB对应的载荷大小A内所占的比例α，根据该比例α以及TB对应的载荷大小A可以获得A₁的取值满足A₁＝A·α，A₂的取值满足A₂＝A-A₁。或者，第一指示信息可以指示A₂在TB对应的载荷大小A内所占的比例α，根据该比例α以及TB对应的载荷大小A可以获得A₂的取值满足A₂＝A·α，A₁的取值满足A₁＝A-A₂。通过该实现方式，可以准确地指示出A₁或A₂，从而使码块分割更加精确。

在第一指示信息的第三种可能的实现方式中，第一指示信息包含与A₁或A₂对应的索引，该索引指示A₁或A₂在TB对应的载荷大小内所占的比例β。例如，第一指示信息可以指示A₁对应的索引，该索引指示A₁在TB对应的载荷大小A内所占的比例β，根据该比例β以及TB对应的载荷大小A可以获得A₁的取值满足A₁＝A·β，A₂的取值满足A₂＝A-A₁。或者，第一指示信息可以指示A₂对应的索引，该索引指示A₂在TB对应的载荷大小A内所占的比例β，根据该比例β以及TB对应的载荷大小A可以获得A₂的取值满足A₂＝A·β，A₁的取值满足A₁＝A-A₂。通过该实现方式，可以降低第一指示信息占用的比特数，从而达到降低信令开销的效果。

下面以A₁＝25000，A₂＝75000，L_CRC1＝L_CRC2＝L_CRC3＝24，使用BG1对第一码块和第二码块进行编码，K＝8448，K₁＝22*Z₁，K₂＝22*Z₂，K_b＝22为例，对本申请的上述实施例方案进行示例性的说明。

在610部分中，获得长度为A₁+A₂+L_CRC1的输入比特序列，该输入比特序列包括长度为A₁的第一输入比特序列和长度为A₂+L_CRC1的第三输入比特序列。TB对应的载荷大小A＝A₁+A₂＝100000。

A₁或A₂可以由第一指示信息指示。例如，第一指示信息可以指示A₁或A₂的取值，也可以指示A₁或A₂在TB对应的载荷大小内所占的比例α，还可以指示A₁或A₂对应的索引，该索引对应于A₁或A₂在TB对应的载荷大小内所占的比例β。

在620部分中，根据最大码块大小K＝8448和长度为A₁＝25000的第一输入比特序列得到C₁个第一码块，C₁满足：

每个第一码块的大小K′₁满足：

结合表4，将满足K_b·Z≥K′₁的最小Z值384作为Z₁(Z₁＝384)。则K₁＝22*Z₁＝8448。

根据最大码块大小K＝8448和长度为A₂+L_CRC1＝75000+24的第三输入比特序列得到C₂个第二码块，C₂满足：

每个第二码块的大小K′₂满足：

结合表4，将满足K_b·Z≥K′₂的最小Z值384作为Z₂(Z₂＝384)。则K₂＝22*Z₂＝8448。

由于K′₁＜K₁，故上述C₁＝3个第一码块中还包括填充比特序列。其中，A₁％C₁＝1个第一码块还包括长度为F₁₁的第一填充比特序列，C₁-A₁％C₁＝2个第一码块还包括长度为F₁₂的第二填充比特序列，其中F₁₁和F₁₂满足：

由于K′₂＜K₂，故上述C₂＝9个第二码块中还包括填充比特序列。其中，由于(A₂+L_CRC1)％C₂＝0，上述C₂＝9个第二码块中的每个第二码块包括的填充比特序列的长度为：

可选地，在方法600中，C₁个第一码块被分为M₁个第一码块组(code block group，CBG)，C₂个第二码块被分为M₂个第二CBG，其中，M₁和M₂为大于0的整数。通过该实施方式，可以将待传输数据的不同部分组装至不同的CBG中，以改善待传输数据中一部分数据传输失败导致的重传对另一部分数据产生的重传超时的影响。

M₁＝min(N₁，C₁)

M₂＝min(N₁，C₂)

例如，当方法600由终端执行或者终端的部件(例如处理器、芯片、或芯片系统等)执行时，方法600还包括：接收第一配置信息，第一配置信息用于配置第一最大CBG数量N₁。当方法600由无线接入网设备、无线接入网设备的部件(例如处理器、芯片、或芯片系统等)执行、或者能实现全部或部分无线接入网设备功能的逻辑模块或软件实现时，方法600还包括：发送第一配置信息，第一配置信息用于配置第一最大CBG数量N₁。第一配置信息可以由RRC消息承载。

可选地，上述M₁个第一CBG中的C₁％M₁个第一CBG分别包括

个第一码块，M1个第一CBG中的M₁-C₁％M₁个第一CBG分别包括

个第二码块。

下面以为N₁＝4，C₁＝3，C₂＝9为例，结合图8，对上述第一CBG和第二CBG的实现方式进行示例性的说明。如图8所示，第一CBG的数量M₁和第二CBG的数量M₂分别满足：

M₁＝min(N₁，C₁)＝3

M₂＝min(N₁，C₂)＝4

此时，由于C₁％M₁＝0，因此M₁＝3个第一CBG(CBG0，CBG1，CBG2)中的每个第一CBG包括

个第一码块。C₂％M₂＝1个第二CBG(CBG3)包括

个第二码块，M₂-C₂％M₂＝3个第二CBG(CBG4，CBG5，CBG6)分别包括

个第二码块。

M₁＝min(N₂，C₁)

M₂＝min(N₃，C₂)

例如，当方法600由终端执行或者终端的部件(例如处理器、芯片、或芯片系统等)执行时，方法600还包括：接收第二配置信息，第二配置信息用于配置第二最大CBG数量N₂和第三最大CBG数量N₃。当方法600由无线接入网设备、无线接入网设备的部件(例如处理器、芯片、或芯片系统等)执行、或者能实现全部或部分无线接入网设备功能的逻辑模块或软件实现时，方法600还包括：发送第二配置信息，第二配置信息用于配置第二最大CBG数量N₂和第三最大CBG数量N₃。第二配置信息可以由RRC消息承载。

可选地，上述M₁个第一CBG中的C₁％M₁个第一CBG分别包括

个第一码块，M₁个第一CBG中的M₁-C₁％M₁个第一CBG分别包括

个第二码块。

下面以为N₂＝2，N₃＝4，C₁＝3，C₂＝9为例，结合图9，对上述第一CBG和第二CBG的实现方式进行示例性的说明。如图9所示，第一CBG的数量M₁和第二CBG的数量M₂分别满足：

M₁＝min(N₂，C₁)＝2

M₂＝min(N₃，C₂)＝4

此时，C₁％M₁＝1个第一CBG(CBG0)包括

个第一码块，M₁-C₁％M₁＝1个第一CBG(CBG1)包括

个第一码块。C₂％M₂＝1个第二CBG(CBG2)包括

个第二码块，M₂-C₂％M₂＝3个第二CBG(CBG3，CBG4，CBG5)分别包括

个第二码块。

相应于上述方法实施例给出的方法，本申请实施例还提供了相应的装置，包括用于执行上述实施例相应的模块。所述模块可以是软件，也可以是硬件，或者是软件和硬件结合。

图10提供了一种终端的结构示意图。该终端可适用于图1、图2、图3、图4或图5所示出的场景中。该终端或该终端中的部件可以执行前述的方法600以及各种可能的实施方式。为了便于说明，图10仅示出了终端设备的主要部件。如图10所示，终端设备1000包括处理器、存储器、控制电路、天线以及输入输出装置。处理器主要用于对通信协议以及通信数据进行处理，以及对整个终端进行控制，执行软件程序，处理软件程序的数据。存储器主要用于存储软件程序和数据。射频电路主要用于基带信号与射频信号的转换以及对射频信号的处理。天线主要用于收发电磁波形式的射频信号。输入输出装置，例如触摸屏、显示屏，键盘等主要用于接收用户输入的数据以及对用户输出数据。

当终端设备开机后，处理器可以读取存储单元中的软件程序，解析并执行软件程序的指令，处理软件程序的数据。当需要通过无线发送数据时，处理器对待发送的数据进行基带处理后，输出基带信号至射频电路，射频电路将基带信号进行处理后得到射频信号并将射频信号通过天线以电磁波的形式向外发送。当有数据发送到终端设备时，射频电路通过天线接收到射频信号，该射频信号被进一步转换为基带信号，并将基带信号输出至处理器，处理器将基带信号转换为数据并对该数据进行处理。

为了便于说明，图10仅示出了一个存储器和处理器。在实际的终端设备中，可以存在多个处理器和存储器。存储器也可以称为存储介质或者存储设备等，本发明实施例对此不做限制。

作为一种可选的实现方式，处理器可以包括基带处理器和中央处理器，基带处理器主要用于对通信协议以及通信数据进行处理，中央处理器主要用于对整个终端设备进行控制，执行软件程序，处理软件程序的数据。图10中的处理器集成了基带处理器和中央处理器的功能，本领域技术人员可以理解，基带处理器和中央处理器也可以是各自独立的处理器，通过总线等技术互联。本领域技术人员可以理解，终端设备可以包括多个基带处理器以适应不同的网络制式，终端设备可以包括多个中央处理器以增强其处理能力，终端设备的各个部件可以通过各种总线连接。所述基带处理器也可以表述为基带处理电路或者基带处理芯片。所述中央处理器也可以表述为中央处理电路或者中央处理芯片。对通信协议以及通信数据进行处理的功能可以内置在处理器中，也可以以软件程序的形式存储在存储单元中，由处理器执行软件程序以实现基带处理功能。

在一个例子中，可以将具有收发功能的天线和控制电路视为终端设备1000的收发单元1011，将具有处理功能的处理器视为终端设备1000的处理单元1012。如图10所示，终端设备1000包括收发单元1011和处理单元1012。收发单元也可以称为收发器、收发机、收发装置等。可选的，可以将收发单元1011中用于实现接收功能的器件视为接收单元，将收发单元1011中用于实现发送功能的器件视为发送单元，即收发单元1011包括接收单元和发送单元。示例性的，接收单元也可以称为接收机、接收器、接收电路等，发送单元可以称为发射机、发射器或者发射电路等。可选的，上述接收单元和发送单元可以是集成在一起的一个单元，也可以是各自独立的多个单元。上述接收单元和发送单元可以在一个地理位置，也可以分散在多个地理位置。

如图11所示，本申请又一实施例提供了一种装置1100。该装置可以是终端，也可以是终端的部件(例如，集成电路，芯片等等)。或者，该装置可以是无线接入网设备，也可以是网络设备的部件(例如，集成电路，芯片等等)，还可以是能实现全部或部分无线接入网设备功能的逻辑模块或软件。该装置也可以是其他通信模块，用于实现本申请方法实施例中的方法。该装置1100可以包括：处理模块1102(或称为处理单元)。可选的，还可以包括接口模块1101(或称为接口单元)和存储模块1103(或称为存储单元)。

在一种可能的设计中，如图11中的一个或者多个模块可能由一个或者多个处理器来实现，或者由一个或者多个处理器和存储器来实现；或者由一个或多个处理器和收发器实现；或者由一个或者多个处理器、存储器和收发器实现，本申请实施例对此不作限定。所述处理器、存储器、收发器可以单独设置，也可以集成。

所述装置具备实现本申请实施例描述的终端的功能，比如，所述装置包括终端执行本申请实施例描述的终端涉及步骤所对应的模块或单元或手段(means)，所述功能或单元或手段(means)可以通过软件实现，或者通过硬件实现，也可以通过硬件执行相应的软件实现，还可以通过软件和硬件结合的方式实现。详细可进一步参考前述对应方法实施例中的相应描述。或者，所述装置具备实现本申请实施例描述的无线接入网设备的功能，比如，所述装置包括无线接入网设备执行本申请实施例描述的无线接入网设备涉及步骤所对应的模块或单元或手段(means)，所述功能或单元或手段(means)可以通过软件实现，或者通过硬件实现，也可以通过硬件执行相应的软件实现，还可以通过软件和硬件结合的方式实现。详细可进一步参考前述对应方法实施例中的相应描述。

可选的，本申请实施例中的装置1100中各个模块可以用于执行本申请实施例中图6描述的方法600。

在一种可能的设计中，装置1100包括：处理模块1102和接口模块1101。

处理模块1102用于：

获得输入比特序列，该输入比特序列包括长度为A₁的第一输入比特序列和长度为A₂+L_CRC1的第三输入比特序列，其中第三输入比特序列包括长度为A₂的第二输入比特序列以及对应于第一输入比特序列和第二输入比特序列的长度为L_CRC1的第一CRC比特序列，其中，A₁，A₂，L_CRC1为大于0的整数。根据最大码块大小K和第一输入比特序列得到C₁个第一码块，每个第一码块分别包括第一输入比特序列中的一个第一比特段和对应于第一比特段的长度为L_CRC2的第二CRC比特序列，每个第一码块的大小为K₁，其中，K，K₁，C₁，L_CRC2为大于0的整数，并且K₁≤K。根据最大码块大小K和第三输入比特序列得到C₂个第二码块，每个第二码块分别包括第三输入比特序列中的一个第二比特段和对应于第二比特段的长度为L_CRC3的第三CRC比特序列，每个第二码块的大小为K₂，其中，K₂，C₂，L_CRC3为大于0的整数，并且K₂≤K。根据C₁个第一码块和C₂个第二码块中的部分或全部码块进行编码，得到编码比特序列。

接口模块1101用于输出上述编码比特序列。

在装置1100某些可能的实施方式中，第一输入比特序列与第二输入比特序列具有不同的优先级，或者也可以理解为第一输入比特序列与第二输入比特序列具有不同的重要性。

又例如，第一输入比特序列对应于FOV内数据流，第二输入比特序列对应于FOV外数据流。或者，第一输入比特序列对应于FOV外数据流，第二输入比特序列对应于FOV内数据流。

在装置1100某些可能的实施方式中，处理模块1102可以用于通过下述方法获得输入比特序列：获得第一输入比特序列和第二输入比特序列，并根据第一输入比特序列和第二输入比特序列生成第一CRC序列。例如，根据长度为A₁的第一输入比特序列和长度为A₂的第二输入比特序列生成长度为L_CRC1的第一CRC比特序列，L_CRC1为6，11，16或24。

在装置1100某些可能的实施方式中，C₁和C₂满足：

其中，

在装置1100某些可能的实施方式中，C₁个第一码块中的A₁％C₁个第一码块还包括长度为F₁₁的第一填充比特序列，C₁个第一码块中的C₁-A₁％C₁个第一码块还包括长度为F₁₂的第二填充比特序列，F₁₁和F₁₂分别满足：

其中，

表示向下取整，％表示取模。

在装置1100某些可能的实施方式中，C₂个第二码块中的(A₂+L_CRC1)％C₂个第二码块还包括长度为F₂₁的第三填充比特序列，C₂个第二码块中的C₂-(A₂+L_CRC1)％C₂个第二码块还包括长度为F₂₂的第四填充比特序列，F₂₁和F₂₂分别满足：

在装置1100某些可能的实施方式中，当该装置1100为终端或者终端的部件时，接口模块1101还用于接收第一指示信息，第一指示信息用于指示A₁或A₂中的至少一项。当该装置1100为无线接入网设备、无线接入网设备的部件(例如处理器、芯片、或芯片系统等)、或者能实现全部或部分无线接入网设备功能的逻辑模块或软件时，接口模块1101还用于发送第一指示信息，第一指示信息用于指示A₁或A₂中的至少一项。

可选地，上述第一指示信息可以包含在DCI或RRC消息中。第一指示信息可以指示A₁或A₂的取值或指示A₁或A₂在TB对应的载荷大小内所占的比例α，也可以包含与A₁或A₂对应的索引，该索引指示A₁或A₂在TB对应的载荷大小内所占的比例β。

在装置1100某些可能的实施方式中，C₁个第一码块被分为M₁个第一CBG，C₂个第二码块被分为M₂个第二CBG，其中，M₁和M₂为大于0的整数。

M₁＝min(N₁，C₁)

M₂＝min(N₁，C₂)

可选地，上述M₁个第一CBG中的C₁％M₁个第一CBG分别包括

个第二码块。

M₁＝min(N₂，C₁)

M₂＝min(N₃，C₂)

可选地，上述M₁个第一CBG中的C₁％M₁个第一CBG分别包括

个第二码块。

可以理解的是，上述装置1100以及各种可能的实施方式所对应的有益效果，可参考前述方法实施例中的描述，此处不再赘述。

可选地，上述装置1100还可以包括存储模块1103，该存储模块1103用于存储数据或者指令(也可以称为代码或者程序)，上述其他模块可以和存储模块交互或者耦合，以实现对应的方法或者功能。例如，处理模块1102可以读取存储模块1103中的数据或者指令，使得装置1100实现上述实施例中的方法。

在一个例子中，上述装置中的模块可以是被配置成实施以上方法的一个或多个集成电路，例如：一个或多个特定集成电路(application specific integrated circuit，ASIC)，或，一个或多个微处理器(digital singnal processor，DSP)，或，一个或者多个现场可编程门阵列(field programmable gate array，FPGA)，或这些集成电路形式中至少两种的组合。再如，当装置中的模块可以通过处理元件调度程序的形式实现时，该处理元件可以是通用处理器，例如中央处理器(central processing unit，CPU)或其它可以调用程序的处理器。再如，这些单元可以集成在一起，以片上系统(system-on-a-chip，SOC)的形式实现。

参考图12，为本申请实施例提供的一种装置示意图，用于实现上述方法600以及各种可能的实施方式。如图12所示，该装置包括：处理器1210和接口1230，处理器1210与接口1230耦合。接口1230用于实现与其他模块或设备进行通信。接口1230可以为收发器或输入输出接口。接口1230例如可以是接口电路。可选地，该装置还包括存储器1220，用于存储处理器1210执行的指令或存储处理器1210运行指令所需要的输入数据或存储处理器1210运行指令后产生的数据。

上述方法600以及各种可能的实施方式可以通过处理器1210调用存储器1220中存储的程序或指令来实现。存储器1220可以在该装置的内部，也可以在该装置的外部，本申请对此不做限定。

可选地，图11中的接口模块1101和处理模块1102的功能/实现过程可以通过图12所示的装置中的处理器1210来实现。或者，图11中的处理模块1102的功能/实现过程可以通过图12所示的装置中的处理器1210来实现，图11中的接口模块1101的功能/实现过程可以通过图12中所示的装置中的接口1230来实现，示例性的，接口模块1101的功能/实现过程可以通过处理器调用存储器中的程序指令以驱动接口1230来实现。

当上述装置为应用于终端的芯片时，该终端的芯片实现上述方法实施例中终端的功能。该芯片从终端中的其它模块(如射频模块或天线)接收信息，该信息是来自其他终端或无线接入网设备的；或者，该芯片向终端中的其它模块(如射频模块或天线)发送信息，该信息是终端发送给其他终端或无线接入网设备的。

当上述装置为应用于无线接入网设备的芯片时，该芯片实现上述方法实施例中无线接入网设备的功能。该芯片从无线接入网设备中的其它模块(如射频模块或天线)接收信息，该信息是来自其他无线接入网设备或终端的；或者，该芯片向无线接入网设备中的其它模块(如射频模块或天线)发送信息，该信息是无线接入网设备发送给其他无线接入网设备或终端的。

本领域普通技术人员可以理解：本申请中涉及的第一、第二等各种数字编号仅为描述方便进行的区分，并不用来限制本申请实施例的范围，也表示先后顺序。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。“至少一个”是指一个或者多个。至少两个是指两个或者多个。“至少一个”、“任意一个”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a,b,或c中的至少一项(个、种)，可以表示：a,b,c,a-b,a-c,b-c,或a-b-c，其中a,b,c可以是单个，也可以是多个。“多个”是指两个或两个以上，其它量词与之类似。

应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包括一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘(solid state disk，SSD))等。

本申请实施例中所描述的方法的步骤可以直接嵌入硬件、处理器执行的软件单元、或者这两者的结合。软件单元可以存储于随机存取存储器(random access memory，RAM)、闪存、只读存储器(read-only memory，ROM)、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动磁盘、CD-ROM或本领域中其它任意形式的存储媒介中。示例性地，存储媒介可以与处理器连接，以使得处理器可以从存储媒介中读取信息，并可以向存储媒介存写信息。可选地，存储媒介还可以集成到处理器中。处理器和存储媒介可以设置于ASIC中。

本申请还提供了一种计算机可读介质，其上存储有计算机程序，该计算机程序被计算机执行时实现上述任一方法实施例的功能。

本申请还提供了一种计算机程序产品，该计算机程序产品被计算机执行时实现上述任一方法实施例的功能。

本申请中各个实施例之间相同或相似的部分可以互相参考。在本申请中各个实施例、以及各实施例中的各个实施方式/实施方法/实现方法中，如果没有特殊说明以及逻辑冲突，不同的实施例之间、以及各实施例中的各个实施方式/实施方法/实现方法之间的术语和/或描述具有一致性、且可以相互引用，不同的实施例、以及各实施例中的各个实施方式/实施方法/实现方法中的技术特征根据其内在的逻辑关系可以组合形成新的实施例、实施方式、实施方法、或实现方法。以上所述的本申请实施方式并不构成对本申请保护范围的限定。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。

Claims

1.一种数据处理方法，其特征在于，包括：

获得输入比特序列，所述输入比特序列包括长度为A₁的第一输入比特序列和长度为A₂+L_CRC1的第三输入比特序列，所述第三输入比特序列包括长度为A₂的第二输入比特序列以及对应于所述第一输入比特序列和所述第二输入比特序列的长度为L_CRC1的第一循环冗余校验CRC比特序列，其中，A₁，A₂，L_CRC1为大于0的整数；

根据最大码块大小K和所述第一输入比特序列得到C₁个第一码块，每个所述第一码块分别包括所述第一输入比特序列中的一个第一比特段和对应于所述第一比特段的长度为L_CRC2的第二CRC比特序列，每个所述第一码块的大小为K₁，其中，K，K₁，C₁，L_CRC2为大于0的整数，并且K₁≤K；

根据所述最大码块大小K和所述第三输入比特序列得到C₂个第二码块，每个所述第二码块分别包括所述第三输入比特序列中的一个第二比特段和对应于所述第二比特段的长度为L_CRC3的第三CRC比特序列，每个所述第二码块的大小为K₂，其中，K₂，C₂，L_CRC3为大于0的整数，并且K₂≤K；

根据所述C₁个第一码块和所述C₂个第二码块中的部分或全部码块进行编码，得到编码比特序列；以及

输出所述编码比特序列。

2.根据权利要求1所述的方法，其特征在于，所述C₁和C₂满足：