CN112152639A - 一种极化码的译码方法、装置、存储介质和终端 - Google Patents

一种极化码的译码方法、装置、存储介质和终端 Download PDF

Info

Publication number
CN112152639A
CN112152639A CN201910568753.5A CN201910568753A CN112152639A CN 112152639 A CN112152639 A CN 112152639A CN 201910568753 A CN201910568753 A CN 201910568753A CN 112152639 A CN112152639 A CN 112152639A
Authority
CN
China
Prior art keywords
polar codes
group
length
groups
polar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910568753.5A
Other languages
English (en)
Inventor
史光明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
Sanechips Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanechips Technology Co Ltd filed Critical Sanechips Technology Co Ltd
Priority to CN201910568753.5A priority Critical patent/CN112152639A/zh
Priority to EP20832402.0A priority patent/EP3958487A4/en
Priority to PCT/CN2020/095631 priority patent/WO2020259305A1/zh
Priority to US17/617,305 priority patent/US11936401B2/en
Priority to JP2021569504A priority patent/JP7417635B2/ja
Publication of CN112152639A publication Critical patent/CN112152639A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H03M13/3927—Log-Likelihood Ratio [LLR] computation by combination of forward and backward metrics into LLRs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1125—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using different domains for check node and bit node processing, wherein the different domains include probabilities, likelihood ratios, likelihood differences, log-likelihood ratios or log-likelihood difference pairs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2948—Iterative decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/611—Specific encoding aspects, e.g. encoding by means of decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种极化码的译码方法、装置、存储介质和终端，所述方法包括：将长度为N的Polar码分为S组，每组中的Polar码为从所述长度为N的Polar码中按照预设规则抽取的数据；S为2的整数次幂；对S组中每组Polar码进行对数似然比LLR计算后，对每组的计算结果再进行联合译码。本发明可以减小译码时延。

Description

一种极化码的译码方法、装置、存储介质和终端
技术领域
本发明实施例涉及但不限于第五代移动通信5G编译码领域，尤指一种极化码的译码方法、装置、存储介质和终端。
背景技术
第五代移动通信5G技术标准的特点是低时延，高可靠性。5G新空口(New Radio,NR)的极可靠低延迟通信(Ultra Reliable Low Latency Communications,URLLC)应用场景要求用户面时延为0.5ms，这是第四代移动通信4G要求的用户面时延10ms的二十分之一；5G NR的增强型移动宽带(Enhance Mobile Broadband，eMBB)应用场景要求用户面时延为4ms，是4G要求的用户面时延的五分之二。极化Polar码编译码理论上可以证明在码长足够长时能够达到Shannon极限，满足5G高可靠性要求，而低延时是Polar码译码设计的一个挑战。
相关技术中，对Polar码译码采用串行抵消(Success Cancellation，SC)译码算法，译码过程是比特串行译码，导致译码延时很大。基于SC算法改进的增强SC译码算法包括：串行抵消列表译码(Successive Cancellation List decoding，SCL)、串行抵消堆栈译码(Successive Cancellation Stack decoding，SCS)和串行抵消混合译码(SuccessiveCancellation Hybrid decoding，SCH)等。这些增强的SC译码算法虽然能一定程度上降低译码时延，但本质上还是串行译码算法，无法满足5G的低时延要求。
发明内容
为了解决上述技术问题，本发明实施例提供了一种极化码的译码方法、装置、存储介质和终端，能够克服相关中存在的Polar码译码高时延的问题。
本发明实施例提供了一种极化Polar码的译码方法，包括：
将长度为N的Polar码分为S组，每组中的Polar码为从所述长度为N的Polar码中按照预设规则抽取的数据；S为2的整数次幂；
对S组中每组Polar码进行对数似然比LLR计算后，对每组的计算结果再进行联合译码。
本发明实施例还提供了一种极化Polar码的译码系统，包括：
控制模块，用于将长度为N的Polar码分为S组，每组中的Polar码为从所述长度为N的Polar码中按照预设规则抽取的数据，并将分组后的每组Polar码依次分发给S个计算模块；S为2的整数次幂；
每个计算模块，用于对接收到的每组Polar码进行对数似然比LLR计算；
译码模块，用于对每个计算模块得到的LLR计算结果再进行联合译码。
本发明实施例还提供了一种计算机可读写存储介质，所述介质存储有计算机可执行指令，所述计算机可执行指令被处理器执行时实现如前实施例所述的极化Polar码的译码方法的步骤。
本发明实施例还提供了一种极化Polar码的译码终端，包括：
存储器，用于存储计算机可执行指令；
处理器，用于执行所述计算机可执行指令，以实现如前实施例所述的极化Polar码的译码方法的步骤。
与现有技术相比，本发明实施例包括：将长度为N的Polar码分为S组，每组中的Polar码为从所述长度为N的Polar码中按照预设规则抽取的数据；S为2的整数次幂；对S组中每组Polar码进行对数似然比LLR计算后，对每组的计算结果再进行联合译码。本发明实施例能够克服相关中存在的Polar码译码高时延的问题。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1为本发明实施例提供的极化码的译码方法的流程图；
图2为本发明应用示例单个码块并行计算示意图；
图3为本发明应用示例四个码块并行计算示意图；
图4为本发明应用示例长码块并行计算示意图；
图5为本发明实施例提供的极化码的译码系统的组成模块图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
Polar码码长N是指待译码的Polar码的比特数，Polar译码过程中需要进行译码树上左孩子节点即f节点对数似然比(Log-Likelihood Ratio，LLR)计算和译码树上右孩子节点即g节点LLR计算。假定A0[i]为原始输入的LLR数据即译码树第0层节点，则f节点进行LLR计算，即更新译码树第m层节点i的左子节点的LLR(Alm)，计算公式如下：
Figure BDA0002110220750000041
Figure BDA0002110220750000042
其中，sign()为取正负号函数；m为译码树的高度，在上述公式中m的取值范围为1～log2(N)。
g节点进行LLR计算，即更新译码树上第m层节点i的右子节点的LLR(Arm)，该值需要利用左子节点反馈的硬判值Blm进行更新，所述硬判值Blm为根据译码路径确定的译码信息，计算公式如下：
Figure BDA0002110220750000043
Figure BDA0002110220750000044
由上述f节点计算公式可知第m层节点i的LLR计算只与m-1层固定的LLR数据相关，由g节点计算公式可知第m层节点i的LLR计算只与m-1层固定的LLR数据和左子节点反馈的硬判值Blm相关。每个节点LLR计算所需数据是独立的，因此可以并行进行s路f节点和g节点计算。这里s为2的整数次幂，取值不限于1、2、4、8、16、32，s取值越大译码时延越短，本领域技术人员可以根据实际译码时延需求对s进行取值。s路并行计算公式如下：
Figure BDA0002110220750000051
Figure BDA0002110220750000052
...
Figure BDA0002110220750000053
Figure BDA0002110220750000054
Figure BDA0002110220750000055
Figure BDA0002110220750000056
...
Figure BDA0002110220750000057
Figure BDA0002110220750000058
根据上述推导过程，本申请实施例提供了一种对极化Polar码的译码方法、系统、存储介质和终端。
如图1所示，本申请实施例提供了一种对Polar码译码的方法，所述方法包括:
S101将长度为N的Polar码分为S组，每组中的Polar码为从所述长度为N的Polar码中按照预设规则抽取的数据；
S为2的整数次幂；
S102对S组中每组Polar码进行对数似然比LLR计算后，对每组的计算结果再进行联合译码。
本申请将Polar码的长码块进行分组，利用每个分组之间不存在耦合关系的特点对各个分组数据单独译码后再对每组的译码结果再进行联合译码，相对于现有技术对整个长码块的Polar进行译码，译码延时减小。
本实施例中，所述将长度为N的Polar码分为S组，每组中的Polar码为从所述长度为N的Polar码中按照预设抽取规则抽取的数据，包括：
将长度为N的Polar码分为S组，每组的起点为从长度为N的Polar码中选取的S个连续的Polar码中的一个Polar码，每组除起点外的数据为从起点开始以S为单位步长对所述长度为N的Polar码进行抽取得到的数据，其中每组Polar码的长度为N/S。如，当S为2时，两组Polar码分别为A0[2i]和A0[2i-1]，i＝1,2...N/2，每组Polar码的长度为N/2；当S为4时，四组Polar码分别为A0[4i]，A0[4i-1]，A0[4i-2]，A0[4i-3]，i＝1,2...N/4，每组Polar码的长度为N/4。
本实施例中，所述方法还包括：将长度为N的Polar码分为S组，每组中的Polar码为从所述长度为N的Polar码中按照预设抽取规则抽取的数据后，再将每组Polar码分为M组，M为2的整数次幂；对M组中每组Polar码进行LLR计算后，再对M个LLR计算结果进行LLR计算，将对所述M组Polar码的LLR计算结果作为所述S组中一组Polar码的LLR计算结果。
所述再将每组Polar码分为M组，包括；
对于每一组长度为N/S的Polar码，将该组Polar码再分为M组，M组中每组的起点为从所述长度为N/S的Polar码中选取的M个连续的Polar码中的一个Polar码，M组中每组除起点外的数据为从起点开始以M为单位步长对所述长度为N/S的Polar码进行抽取得到的数据，分成的M组中每组Polar码的长度为N/(S*M)。如将码长为2048的Polar码分为4组，第一组Polar码为{A0[8i],A0[8i-4]}，第二组Polar码为{A0[8i-1]，A0[8i-5]}，第三组Polar码为{A0[8i-2]，A0[8i-6]}，第四组Polar码为{A0[8i-3]，A0[8i-7]}，i＝1,2...256，再将每组Polar分为2组，第一组Polar码分为2组后为{A0[8i]}和{A0[8i-4]}，第二组Polar码分为2组后为{A0[8i-1]}和{A0[8i-5]}，第三组Polar码分为2组后为{A0[8i-2]}和{A0[8i-6]}，第四组Polar码分为2组后为{A0[8i-3]}和{A0[8i-7]}。以第一组为例，完成A0[8i]的LLR计算，并缓存输出1路计算结果；完成A0[8i-4]的LLR计算，并缓存输出1路计算结果；将缓存的2路计算结果进行LLR计算后输出1路计算结果作为第一组LLR计算的最终结果。其他三组LLR计算过程与第一组LLR计算过程一致，这里不再累述。
本申请实施例中，上述对每组Polar码进行LLR计算，包括：
并行的对每组Polar码进行LLR计算。
本申请实施例相对于现有技术对Polar进行比特串行译码，采样并行译码方式，可以减小译码时延。
下面以具体的应用示例对本申请实施例进行举例说明。
应用示例1
假设当前待译码的Polar码码块长度分别为1024,256,256,256,256，1024,256,256,256,256,256，译码过程如下：
第一步，配置LLR计算单元，用于对Polar码进行LLR计算；本应用示例配置4个LLR单元，每个LLR单元可对256长度的码块进行计算；将待译码的Polar码码块的LLR数据分别写入内存中，并记录写入地址；配置译码参数，包括每个码块LLR写入地址，每个码块的码长以及译码伴随参数，所述译码伴随参数包括：冻结位，信息位，校验位指示，以及信息比特个数，CRC图样等；
第二步，启动译码，读取上述配置的译码参数；
第三步，对1个码长为1024的Polar码进行译码，实时查询4个LLR计算单元是否均可用；当所述4个LLR计算单元均可用时，将该Polar码分为4组分别发送至LLR计算单元进行LLR计算，如图2所示，图2中的fgu单元即为LLR计算单元，每组Polar码分别为A0[4i]，A0[4i-1]，A0[4i-2]，A0[4i-3],i＝1,2...256；每组Polar码经过LLR计算后输出1路计算结果；每次从每个LLR计算单元各取一路计算结果，组成4个LLR数据序列，并根据冻结位，信息位，校验位等伴随信息完成路径扩展功能；根据输出的路径度量值完成译码判决，输出当前4bit译码数据，并更新译码树，直至完成对所有数据的译码；
第四步，对4个码长为256的Polar码进行译码，如图3所示，将4个256码块分别送往4个LLR计算单元，4个LLR计算单元并行工作，4个LLR计算单元输出4路计算结果。对于码长为256的Polar码，由于每个Polar码码块冻结位个数不同导致译码时延会有差异，4个码长为256的Polar码码块并行译码结束的时间也可能不同。当查询到下个码块码长为1024时，需要等待对所有码长为256的码块LLR计算完成后，再启动码长为1024的码块译码；
第五步，对1个码长为1024的Polar码进行译码，同第三步，将该Polar码分为4组分别发送至LLR计算单元进行LLR计算；每次从每个LLR计算单元各取一路计算结果，组成4个LLR数据序列，并根据冻结位，信息位，校验位等伴随信息完成路径扩展功能；根据输出的路径度量值完成译码判决，输出当前4bit译码数据，并更新译码树，直至完成对所有数据的译码；
第六步，对5个码长为256的Polar码进行译码，查询是否有一个LLR计算单元空闲；若有一个LLR计算单元空闲，将该Polar码送往空闲的LLR计算单元进行计算，否则一直等待直到有一个LLR计算单元空闲；只要有一个LLR计算单元完成计算，便取出该计算单元的所有计算结果，并根据冻结位，信息位，校验位等伴随信息完成路径扩展功能，输出路径度量值；根据输出的路径度量值完成译码判决，输出当前译码数据，并更新译码树。
应用示例2
假设当前待译码的Polar码码块长度为2048，译码过程如下：
第一步，配置LLR计算单元，用于对Polar码进行LLR计算；本应用示例配置8个LLR单元，其中，4个LLR单元可对长度为256的码块进行计算，4个LLR单元可对长度为2的码块进行计算；将待译码的Polar码码块的LLR数据分别写入内存中，并记录写入地址；配置译码参数，包括每个码块LLR写入地址，每个码块的码长以及译码伴随参数；
第二步，启动译码，读取上述配置的译码参数；
第三步，实时查询4个LLR长度为256的计算单元是否空闲，当空闲时送往每个LLR计算单元的数据分别为{A0[8i],A0[8i-4]}，{A0[8i-1]，A0[8i-5]}，{A0[8i-2]，A0[8i-6]}，{A0[8i-3]，A0[8i-7]},i＝1,2...256。否则，一直等待直到所有LLR计算单元都空闲；
以其中一个LLR计算单位为例，假定该LLR计算单元接收的数据为{A0[8i],A0[8i-4]}：首先，完成A0[8i]，i＝1,2...256的LLR数据计算，并缓存输出的1路计算结果；其次，完成A0[8i-4]，i＝1,2...256的LLR数据计算，并缓存输出的1路计算结果；将缓存的2路计算结果输入长度为2的LLR计算单元，输出最终1路计算结果。其他三个长度为256的LLR计算单元计算过程与此一致，不再累述，如图4所示；
第四步，每次从每个长度为2的LLR计算单元各取一路计算结果，组成4个LLR数据序列并根据冻结位，信息位，校验位等伴随信息完成路径扩展功能，输出路径度量值；根据路径度量值完成译码判决，输出当前译码出的4bit数据，并更新译码树，直至对所有数据都完成译码。
对于长度为2048的polar码译码，长度为2的LLR计算单元也可以直接复用长度为256的LLR计算单元中的逻辑，不再新设LLR计算单元。
本申请还提供了一种对Polar码译码的系统，如图5所示，所述系统包括：
控制模块501，用于将长度为N的Polar码分为S组，每组中的Polar码为从所述长度为N的Polar码中按照预设规则抽取的数据，并将分组后的每组Polar码依次分发给S个计算模块；S为2的整数次幂；
每个计算模块502，用于对接收到的每组Polar码进行对数似然比LLR计算；
译码模块503，用于对每个计算模块得到的LLR计算结果再进行联合译码。
本申请将Polar码的长码块进行分组，利用每个分组之间不存在耦合关系的特点对各个分组数据单独译码后再对每组的译码结果再进行联合译码，相对于现有技术对整个长码块的Polar进行译码，译码延时减小。
作为一种实现方式，控制模块501，用于将长度为N的Polar码分为S组，每组中的Polar码为从所述长度为N的Polar码中按照预设规则抽取的数据，包括：
将长度为N的Polar码分为S组，每组的起点为从长度为N的Polar码中选取的S个连续的Polar码中的一个Polar码，每组除起点外的数据为从起点开始以S为单位步长对所述长度为N的Polar码进行抽取得到的数据，其中每组Polar码的长度为N/S。如，当S为2时，两组Polar码分别为A0[2i]和A0[2i-1]，i＝1,2...N/2，每组Polar码的长度为N/2；当S为4时，四组Polar码分别为A0[4i]，A0[4i-1]，A0[4i-2]，A0[4i-3]，i＝1,2...N/4，每组Polar码的长度为N/4。
作为一种实现方式，控制模块503，还用于将所述S组中每一组Polar码再分为M组，M为2的整数次幂，并将所述M组中的每一组依次发送给所述计算模块；
计算模块502，还用于对M组中每组Polar码进行LLR计算后，对M个LLR计算结果进行LLR计算，将对所述M组Polar码的LLR计算结果作为接收的S组中一组Polar码的LLR计算结果。
作为一种实现方式，控制模块503，还用于将所述S组中每一组Polar码再分为M组，包括：
对于每一组长度为N/S的Polar码，将该组Polar码再分为M组，M组中每组的起点为从所述长度为N/S的Polar码中选取的M个连续的Polar码中的一个Polar码，M组中每组除起点外的数据为从起点开始以M为单位步长对所述长度为N/S的Polar码进行抽取得到的数据，分成的M组中每组Polar码的长度为N/(S*M)。如将码长为2048的Polar码分为4组，第一组Polar码为{A0[8i],A0[8i-4]}，第二组Polar码为{A0[8i-1]，A0[8i-5]}，第三组Polar码为{A0[8i-2]，A0[8i-6]}，第四组Polar码为{A0[8i-3]，A0[8i-7]}，i＝1,2...256，再将每组Polar分为2组，第一组Polar码分为2组后为{A0[8i]}和{A0[8i-4]}，第二组Polar码分为2组后为{A0[8i-1]}和{A0[8i-5]}，第三组Polar码分为2组后为{A0[8i-2]}和{A0[8i-6]}，第四组Polar码分为2组后为{A0[8i-3]}和{A0[8i-7]}。以第一组为例，完成A0[8i]的LLR计算，并缓存输出1路计算结果；完成A0[8i-4]的LLR计算，并缓存输出1路计算结果；将缓存的2路计算结果进行LLR计算后输出1路计算结果作为第一组LLR计算的最终结果。其他三组LLR计算过程与第一组LLR计算过程一致，这里不再累述。
作为一种实现方式，所述计算模块502，用于对每组Polar码进行LLR计算，包括：
并行的对每组Polar码进行LLR计算。
本申请实施例相对于现有技术对Polar进行比特串行译码，采样并行译码方式，可以减小译码时延。
本发明实施例还提供了一种计算机可读写存储介质，所述介质存储有计算机可执行指令，所述计算机可执行指令被处理器执行时实现如前实施例所述的极化Polar码的译码方法的步骤。
本发明实施例还提供了一种极化Polar码的译码终端，包括：
存储器，用于存储计算机可执行指令；
处理器，用于执行所述计算机可执行指令，以实现如前实施例所述的极化Polar码的译码方法的步骤。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

Claims (11)

1.一种极化Polar码的译码方法，包括：
将长度为N的Polar码分为S组，每组中的Polar码为从所述长度为N的Polar码中按照预设规则抽取的数据；S为2的整数次幂；
对S组中每组Polar码进行对数似然比LLR计算后，对每组的计算结果再进行联合译码。
2.根据权利要求1所述的极化Polar码的译码方法，其特征在于，所述将长度为N的Polar码分为S组，每组中的Polar码为从所述长度为N的Polar码中按照预设抽取规则抽取的数据，包括：
将长度为N的Polar码分为S组，每组的起点为从长度为N的Polar码中选取的S个连续的Polar码中的一个Polar码，每组除起点外的数据为从起点开始以S为单位步长对所述长度为N的Polar码进行抽取得到的数据，其中每组Polar码的长度为N/S。
3.根据权利要求2所述的极化Polar码的译码方法，其特征在于，还包括：
将长度为N的Polar码分为S组，每组中的Polar码为从所述长度为N的Polar码中按照预设抽取规则抽取的数据后，再将每组的Polar码分为M组，M为2的整数次幂；
对M组中每组Polar码进行LLR计算后，再对M个LLR计算结果进行LLR计算，将对所述M组Polar码的LLR计算结果作为所述S组中一组Polar码的LLR计算结果。
4.根据权利要求3所述的极化Polar码的译码方法，其特征在于，所述再将每组的Polar码分为M组，包括：
对于每一组长度为N/S的Polar码，将该组Polar码再分为M组，M组中每组的起点为从所述长度为N/S的Polar码中选取的M个连续的Polar码中的一个Polar码，M组中每组除起点外的数据为从起点开始以M为单位步长对所述长度为N/S的Polar码进行抽取得到的数据，分成的M组中每组Polar码的长度为N/(S*M)。
5.根据权利要求2或3所述的极化Polar码的译码方法，其特征在于，所述对每组Polar码进行LLR计算，包括：
并行的对每组Polar码进行LLR计算。
6.一种极化Polar码的译码系统，其特征在于，包括：
控制模块，用于将长度为N的Polar码分为S组，每组中的Polar码为从所述长度为N的Polar码中按照预设规则抽取的数据，并将分组后的每组Polar码依次分发给S个计算模块；S为2的整数次幂；
每个计算模块，用于对接收到的每组Polar码进行对数似然比LLR计算；
译码模块，用于对每个计算模块得到的LLR计算结果再进行联合译码。
7.根据权利要求6所述的极化Polar码的译码系统，其特征在于，
控制模块，用于将长度为N的Polar码分为S组，每组中的Polar码为从所述长度为N的Polar码中按照预设规则抽取的数据，包括：
将长度为N的Polar码分为S组，每组的起点为从长度为N的Polar码中选取的S个连续的Polar码中的一个Polar码，每组除起点外的数据为从起点开始以S为单位步长对所述长度为N的Polar码进行抽取得到的数据，其中每组Polar码的长度为N/S。
8.根据权利要求7所述的极化Polar码的译码系统，其特征在于，
控制模块，还用于将所述S组中每一组Polar码再分为M组，M为2的整数次幂，并将所述M组中的每一组依次发送给所述计算模块；
计算模块，还用于对M组中每组Polar码进行LLR计算后，对M个LLR计算结果进行LLR计算，将对所述M组Polar码的LLR计算结果作为接收的S组中一组Polar码的LLR计算结果。
9.根据权利要求8所述的极化Polar码的译码系统，其特征在于，控制模块，还用于将所述S组中每一组Polar码再分为M组，包括：
对于每一组长度为N/S的Polar码，将该组Polar码再分为M组，M组中每组的起点为从所述长度为N/S的Polar码中选取的M个连续的Polar码中的一个Polar码，M组中每组除起点外的数据为从起点开始以M为单位步长对所述长度为N/S的Polar码进行抽取得到的数据，分成的M组中每组Polar码的长度为N/(S*M)。
10.一种计算机可读写存储介质，其特征在于，所述介质存储有计算机可执行指令，所述计算机可执行指令被处理器执行时实现如权利要求1至5中任一项所述的极化Polar码的译码方法的步骤。
11.一种极化Polar码的译码终端，其特征在于，包括：
存储器，用于存储计算机可执行指令；
处理器，用于执行所述计算机可执行指令，以实现如权利要求1至5中任一项所述的极化Polar码的译码方法的步骤。
CN201910568753.5A 2019-06-27 2019-06-27 一种极化码的译码方法、装置、存储介质和终端 Pending CN112152639A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201910568753.5A CN112152639A (zh) 2019-06-27 2019-06-27 一种极化码的译码方法、装置、存储介质和终端
EP20832402.0A EP3958487A4 (en) 2019-06-27 2020-06-11 Decoding method and apparatus for polar code, storage medium, and terminal
PCT/CN2020/095631 WO2020259305A1 (zh) 2019-06-27 2020-06-11 极化码的译码方法、装置、存储介质和终端
US17/617,305 US11936401B2 (en) 2019-06-27 2020-06-11 Polar code decoding method and apparatus, storage medium, and terminal
JP2021569504A JP7417635B2 (ja) 2019-06-27 2020-06-11 ポーラー符号の復号方法、装置、記憶媒体及び端末

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910568753.5A CN112152639A (zh) 2019-06-27 2019-06-27 一种极化码的译码方法、装置、存储介质和终端

Publications (1)

Publication Number Publication Date
CN112152639A true CN112152639A (zh) 2020-12-29

Family

ID=73868739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910568753.5A Pending CN112152639A (zh) 2019-06-27 2019-06-27 一种极化码的译码方法、装置、存储介质和终端

Country Status (5)

Country Link
US (1) US11936401B2 (zh)
EP (1) EP3958487A4 (zh)
JP (1) JP7417635B2 (zh)
CN (1) CN112152639A (zh)
WO (1) WO2020259305A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100983692B1 (ko) * 2005-07-13 2010-09-24 미쓰비시덴키 가부시키가이샤 통신 장치 및 복호 방법
CN104038234B (zh) 2013-03-07 2017-09-29 华为技术有限公司 极性码的译码方法和译码器
CN107113090B (zh) * 2015-01-26 2019-11-19 华为技术有限公司 极化Polar码的生成方法和设备
CN106788453B (zh) 2016-11-11 2020-06-19 山东科技大学 一种并行的极化码译码方法及装置
CN109412608B (zh) * 2017-03-24 2019-11-05 华为技术有限公司 Polar编码方法和编码装置、译码方法和译码装置
GB2563419B (en) * 2017-06-15 2020-04-22 Accelercomm Ltd Polar decoder, communication unit, integrated circuit and method therefor
US11039425B2 (en) * 2017-06-23 2021-06-15 Qualcomm Incorporated Polar codes with a cross-referenceable nested structure for hierarchical signaling
CN109428607B (zh) * 2017-08-29 2020-09-18 华为技术有限公司 极化码的译码方法、译码器及译码设备
CN108365921B (zh) * 2017-09-30 2019-03-26 华为技术有限公司 Polar编码方法和编码装置、译码方法和译码装置
WO2019095267A1 (en) * 2017-11-17 2019-05-23 Qualcomm Incorporated Polar coding techniques for blind detection of different payload sizes
CN109347600B (zh) * 2018-09-26 2021-01-05 河南科技大学 一种极化码译码方法

Also Published As

Publication number Publication date
US20220311453A1 (en) 2022-09-29
WO2020259305A1 (zh) 2020-12-30
JP2022539296A (ja) 2022-09-08
EP3958487A1 (en) 2022-02-23
US11936401B2 (en) 2024-03-19
EP3958487A4 (en) 2022-06-29
JP7417635B2 (ja) 2024-01-18

Similar Documents

Publication Publication Date Title
JP7471357B2 (ja) 符号化方法、復号方法、装置、および装置
CN107370560B (zh) 一种极化码的编码和速率匹配方法、装置及设备
CN106888026B (zh) 基于lsc-crc译码的分段极化码编译码方法及系统
CN105340183B (zh) 一种极性码的译码方法及装置
CN104124979A (zh) 极性码的译码方法和译码装置
KR20060032464A (ko) 효율적인 저밀도 패리티 검사 코드 복호 방법 및 장치
KR20110031322A (ko) 복잡도를 줄인 ｌｄｐｃ 디코더
KR20210046842A (ko) 폴라 코드의 레이트 매칭을 프로세싱하기 위한 방법 및 장치
CN110391874B (zh) 极化码的速率匹配、解速率匹配方法及设备
CN108306652A (zh) 一种低复杂度极化码ca-scl译码器
US8868584B2 (en) Compression pattern matching
CN109391347B (zh) 编译码方法及装置
US11171673B2 (en) Decoding method and apparatus
KR20160116980A (ko) Ldpc 복호기의 vss 알고리즘을 위한 h 행렬의 스케줄링 장치 및 그 방법
CN112152639A (zh) 一种极化码的译码方法、装置、存储介质和终端
CN110324111B (zh) 一种译码方法及设备
JP2005539451A (ja) データウィンドウを使用してデータを復号化するための方法
EP3829088A1 (en) Decoder, decoding method, and computer storage medium
WO2020042089A1 (zh) Scl并行译码方法、装置及设备
US11863202B2 (en) Polar coding and decoding for correcting deletion and/or insertion errors
CN208691219U (zh) Ldpc译码器、存储设备及无线通信设备
CN111181695B (zh) 一种极化码混合自动重传请求方法、装置和系统
CN114785451B (zh) 上行图像分割多址接入传输的接收方法、装置及存储介质
TWI783727B (zh) 使用極化碼之通訊系統及其解碼方法
CN109412607B (zh) 译码方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Country or region after: China

Address after: 2nd Floor, 2nd Floor, ZTE Industrial Park, No. 2 Xili Chuangyan Road, Xili Community, Xili Street, Nanshan District, Shenzhen City, Guangdong Province 518055

Applicant after: SANECHIPS TECHNOLOGY Co.,Ltd.

Address before: 518055 Zhongxing Industrial Park, Liuxian Avenue, Xili street, Nanshan District, Shenzhen City, Guangdong Province

Applicant before: SANECHIPS TECHNOLOGY Co.,Ltd.

Country or region before: China

CB02 Change of applicant information
CB02 Change of applicant information

Country or region after: China

Address after: 518055, 2nd Floor, ZTE Industrial Park, No. 2 Chuangyan Road, Xili Community, Xili Street, Nanshan District, Shenzhen City, Guangdong Province, China

Applicant after: SANECHIPS TECHNOLOGY Co.,Ltd.

Address before: 2nd Floor, 2nd Floor, ZTE Industrial Park, No. 2 Xili Chuangyan Road, Xili Community, Xili Street, Nanshan District, Shenzhen City, Guangdong Province 518055

Applicant before: SANECHIPS TECHNOLOGY Co.,Ltd.

Country or region before: China

CB02 Change of applicant information