CN105340183B - 一种极性码的译码方法及装置 - Google Patents

一种极性码的译码方法及装置 Download PDF

Info

Publication number
CN105340183B
CN105340183B CN201380077830.8A CN201380077830A CN105340183B CN 105340183 B CN105340183 B CN 105340183B CN 201380077830 A CN201380077830 A CN 201380077830A CN 105340183 B CN105340183 B CN 105340183B
Authority
CN
China
Prior art keywords
sequence
mapping
check matrix
input
input sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380077830.8A
Other languages
English (en)
Other versions
CN105340183A (zh
Inventor
曾雁星
沈建强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN105340183A publication Critical patent/CN105340183A/zh
Application granted granted Critical
Publication of CN105340183B publication Critical patent/CN105340183B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1575—Direct decoding, e.g. by a direct determination of the error locator polynomial from syndromes and subsequent analysis or by matrix operations involving syndromes, e.g. for codes with a small minimum Hamming distance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/134—Non-binary linear block codes not provided for otherwise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/256—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with trellis coding, e.g. with convolutional codes and TCM
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2933—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using a block and a convolutional code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明实施例提供一种极性码的译码方法及装置。所述方法包括：获取由输入映射序列进行编码后在信道上输出的接收序列和校验矩阵；根据接收序列和校验矩阵进行Trellis路径搜索，并计算输入映射序列对应的Trellis路径似然信息；根据输入映射序列对应的Trellis路径似然信息计算输入映射序列对应的判决值；按预设的映射关系对输入映射序列对应的判决值进行解映射，得到译码序列。输入映射序列为按预设的映射关系对输入序列进行映射得到的序列，输入映射序列从属于有限域GF(q)，q＝2m，m为大于1的正整数，在进行极性码译码时，进行Trellis路径搜索，计算判决值，再解映射，可同时降低最大list值，且大幅降低平均list值。

Description

一种极性码的译码方法及装置
技术领域
本发明涉及通信领域，尤其涉及一种极性码的译码方法及装置。
背景技术
随着人造信道扩展维数的增加，信道的对称容量分别趋近0或1，在信道中构造极性码，当信道对称容量较好时可传输信息，当信道对称容量接近0时不在该信道上传输信息。
现有技术中，是在GF(2)域中进行编码和译码。通过极性(Polar)码级联CRC进行编码，将原来用于传输信息位的k个比特分成两部分，k-r位用于传输信息，剩余r位对前k-r位进行r位的CRC校验。进行SCL(Successive cancellation list)译码时，对每条存活路径进行CRC校验，在所有list存活路径中，如果至少一个存活路径可通过CRC校验，则在通过CRC校验的存活路径中选取似然函数最大的路径；否则，在所有list存活路径中，选取似然函数最大的路径作为判决路径。不同的编码码字经过译码后的list层数是不固定的，所有编码码字共享list资源，并通过对每一个分支进行CRC校验来决定是否终止存活路径的搜索，如果CRC校验通过，即跳出存活路径的搜索，否则，增大list值继续搜索。绝大多数编码码字译码存活路径的CRC判决次数少，经几次搜索则会通过CRC校验，因此节省的list资源可分配给不可靠的编码码字，最终平均list值远小于固定的list值，平均list值小对应统计平均的译码时延的降低。但需要极大的list值(近百万)才能逼近ML译码性能，仿真发现，对于大多数极性码，SCL译码成功仅需很小的list值(几次List)，但有少数极性码，SCL译码成功需要极大的list值。
现有技术方案中，虽可降低平均list值，但最大list值极大，而在具体逻辑实现过程中，以当前的FPGA(Field-Programmable Gate Array，现场可编程门阵列)发展水平，为保证误帧率，仍然需要根据最大的list大小配置固定的逻辑资源以提高并行度从而增加总逻辑资源占有量，且用户体验决定于FER(Frame Error Ratio，误帧率)，FER性能决定于最大list值。现有技术中，不能够同时降低最大list值，又大幅降低平均list值。
发明内容
本发明实施例提供一种极性码的译码方法及装置，用于解决现有技术中极性码的译码不能够同时降低最大list值，又大幅降低平均list值的技术问题。
本申请实施例第一方面提供的一种极性码的译码方法，包括：
获取由输入映射序列进行编码后在信道上输出的接收序列和校验矩阵；
根据所述获取到的接收序列和校验矩阵进行Trellis路径搜索，并计算所述输入映射序列对应的Trellis路径似然信息；
根据所述计算得到的输入映射序列对应的Trellis路径似然信息计算所述输入映射序列对应的判决值；
按预设的映射关系对所述计算得到的输入映射序列对应的判决值进行解映射，得到译码序列。
在第一方面的第一种可能实现方式中，所述输入映射序列为：按所述预设的映射关系对输入序列进行映射得到的序列；
所述计算输入映射序列对应的Trellis路径似然信息包括：
根据编码序列计算输入映射序列对应的Trellis路径似然信息，所述编码序列为对所述输入映射序列进行编码得到的序列。
结合第一方面、第一方面的第一种可能实现方式，在第一方面的第二种可能实现方式中，所述输入映射序列为从属于有限域GF(q)且包括多个输入映射值的符号集合，其中，q＝2m，m为大于1的正整数；
所述预设的映射关系包括：将所述输入序列中每m个比特对应映射到每个输入映射值。
结合第一方面的第二种可能实现方式，在第一方面的第三种可能实现方式中，编码序列为通过编码公式对所述输入映射序列进行编码得到的序列，所述编码公式为： 经过编码信道得到所述编码序列，其中，为所述输入映射序列，GN为预设的N阶生成矩阵，BN为置换矩阵，为Kronecker幂，N为码长，N＝m2mn，n≥0。
结合第一方面的第三种可能实现方式，在第一方面的第四种可能实现方式中，所述计算输入映射序列对应的Trellis路径似然信息包括：
根据条件似然函数公式计算计算输入映射序列对应的Trellis路径似然信息，所述条件似然函数公式为：
其中，为所述接收序列，和满足概率分布：
结合第一方面的第四种可能实现方式，在第一方面的第五种可能实现方式中，所述极性码的参数为(N，K，A，)，A为信息比特索引的集合，AC为A的补集，K为A中元素的个数，为冻结位，个数为(N-K)；
所述根据所述计算得到的输入映射序列对应的Trellis路径似然信息计算所述输入映射序列对应的判决值包括：
如果令
如果令
结合第一方面、第一方面的第一种可能实现方式、第一方面的第二种可能实现方式、第一方面的第三种可能实现方式、第一方面的第四种可能实现方式、第一方面的第五种可能实现方式中任一种，在第一方面的第六种可能实现方式中，当m＝2时，所述输入映射序列为由(0，1，α，α2)中的元素构成的序列；所述预设的N阶生成矩阵为：其中，
结合第一方面、第一方面的第一种可能实现方式、第一方面的第二种可能实现方式、第一方面的第三种可能实现方式、第一方面的第四种可能实现方式、第一方面的第五种可能实现方式中任一种，在第一方面的第七种可能实现方式中，当m＝3时，所述输入映射序列为由(0，1，α，α2，α3，α4，α5，α6)中的元素构成的序列；所述预设的N阶生成矩阵为：其中，
结合第一方面的第六种可能实现方式，在第一方面的第八种可能实现方式中，当m＝2时，所述校验矩阵包括第一校验矩阵和第二校验矩阵，所述第一校验矩阵为：H01＝(1 11 α2)；
所述第二校验矩阵为：
结合第一方面的第八种可能实现方式，在第一方面的第九种可能实现方式中，当m＝3时，所述校验矩阵包括第三校验矩阵、第四校验矩阵、第五校验矩阵和第六校验矩阵，所述第三校验矩阵为：H001＝(1 1 1 1 1 1 1 α6)；
所述第四校验矩阵为：
所述第五校验矩阵为：
所述第六校验矩阵为：
第二方面，本发明实施例提供的一种极性码的译码装置，包括：
获取模块，用于获取由输入映射序列进行编码后在信道上输出的接收序列和校验矩阵；
路径处理模块，用于根据所述获取到的接收序列和校验矩阵进行Trellis路径搜索，并计算所述输入映射序列对应的Trellis路径似然信息；
判决模块，用于根据所述计算得到的输入映射序列对应的Trellis路径似然信息计算所述输入映射序列对应的判决值；
解映射模块，用于按预设的映射关系对所述计算得到的输入映射序列对应的判决值进行解映射，得到译码序列。
在第二方面的第一种可能实现方式中，所述输入映射序列为：按所述预设的映射关系对输入序列进行映射得到的序列；
所述路径处理模块具体用于：
根据编码序列计算输入映射序列对应的Trellis路径似然信息，所述编码序列为对所述输入映射序列进行编码得到的序列。
结合第二方面、第二方面的第一种可能实现方式，在第二方面的第二种可能实现方式中，所述输入映射序列为从属于有限域GF(q)且包括多个输入映射值的符号集合，其中，q＝2m，m为大于1的正整数；
所述预设的映射关系包括：将所述输入序列中每m个比特对应映射到每个输入映射值。
结合第二方面的第一种可能实现方式，在第二方面的第三种可能实现方式中，编码序列为通过编码公式对所述输入映射序列进行编码得到的序列，所述编码公式为： 经过编码信道得到所述编码序列，其中，为所述输入映射序列，GN为预设的N阶生成矩阵，BN为置换矩阵，为Kronecker幂，N为码长，N＝m2mn，n≥0。
结合第二方面的第三种可能实现方式，在第二方面的第四种可能实现方式中，所述路径处理模块包括：
计算单元，用于根据条件似然函数公式计算计算输入映射序列对应的Trellis路径似然信息，所述条件似然函数公式为：
其中，为所述接收序列，和满足概率分布：
结合第二方面的第四种可能实现方式，在第二方面的第五种可能实现方式中，所述极性码的参数为(N，K，A，)，A为信息比特索引的集合，AC为A的补集，K为A中元素的个数，为冻结位，个数为(N-K)；
所述判决模块根据所述计算得到的输入映射序列对应的Trellis路径似然信息计算所述输入映射序列对应的判决值包括：
如果令
如果令
结合第二方面、第二方面的第一种可能实现方式、第二方面的第二种可能实现方式、第二方面的第三种可能实现方式、第二方面的第四种可能实现方式、第二方面的第五种可能实现方式中任一种，在第二方面的第六种可能实现方式中，当m＝2时，所述输入映射序列为由(0，1，α，α2)中的元素构成的序列；所述预设的N阶生成矩阵为：其中，
结合第二方面、第二方面的第一种可能实现方式、第二方面的第二种可能实现方式、第二方面的第三种可能实现方式、第二方面的第四种可能实现方式、第二方面的第五种可能实现方式中任一种，在第二方面的第七种可能实现方式中，当m＝3时，所述输入映射序列为由(0，1，α，α2，α3，α4，α5，α6)中的元素构成的序列；所述预设的N阶生成矩阵为：其中，
结合第二方面的第六种可能实现方式，在第二方面的第八种可能实现方式中，当m＝2时，所述校验矩阵包括第一校验矩阵和第二校验矩阵，所述第一校验矩阵为：H01＝(1 11 α2)；
所述第二校验矩阵为：
结合第二方面的第八种可能实现方式，在第二方面的第九种可能实现方式中，当m＝3时，所述校验矩阵包括第三校验矩阵、第四校验矩阵、第五校验矩阵和第六校验矩阵，所述第三校验矩阵为：H001＝(1 1 1 1 1 1 1 α6)；
所述第四校验矩阵为：
所述第五校验矩阵为：
所述第六校验矩阵为：
实施本发明实施例，可根据由输入映射序列进行编码后在信道上输出的接收序列和校验矩阵进行Trellis路径搜索，计算得到输入映射序列对应的判决值，按预设的映射关系对输入映射序列对应的判决值进行解映射，得到译码序列。输入映射序列为按预设的映射关系对输入序列进行映射得到的序列，输入映射序列从属于有限域GF(q)，q＝2m，m为大于1的正整数，接收序列为对输入映射序列进行编码后从信道上接收到的序列，在进行极性码译码时，进行Trellis路径搜索，计算判决值，再解映射，可同时降低最大list值，且大幅降低平均list值。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种极性码的译码方法的流程图；
图2为本发明实施例提供的另一种极性码的译码方法的流程图；
图3为本发明实施例提供的一种极性码的信道组合过程的示意图；
图4a为本发明实施例提供的一种极性码的译码仿真结果示意图；
图4b为现有技术中的极性码的译码仿真结果示意图；
图4c为本发明实施例提供的另一种极性码的译码仿真结果示意图；
图5为本发明实施例提供的一种极性码的译码装置的结构图；
图6为本发明实施例提供的一种译码终端的结构图。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种极性码的译码方法及装置，包括：获取由输入映射序列进行编码后在信道上输出的接收序列和校验矩阵；根据所述获取到的接收序列和校验矩阵进行Trellis路径搜索，并计算所述输入映射序列对应的Trellis路径似然信息；对所述计算得到的输入映射序列对应的Trellis路径似然信息进行判决，得到所述输入映射序列对应的判决值；按预设的映射关系对所述输入映射序列对应的判决值进行解映射，得到译码序列。
作为一种可选的实施方式，本发明实施例提供的极性码的译码装置可以为译码终端，其中，译码终端可以是移动用户设备、PC用户设备、服务于全局通信的设备或者是其他类型用户设备，具体用户设备的实现形式不受限制。
现有技术中，是在GF(2)域中进行编码和译码。输入序列中的每个信息位为0或1，进行译码时，须对每个信息位进行译码，对每条存活路径进行CRC校验，最大list值较大。本发明实施例中，对输入序列按预设的映射关系进行映射得到输入映射序列，输入映射序列从属于有限域GF(q)，q＝2m，m为大于1的正整数，即将输入序列中每m个比特对应映射到每个输入映射值，例如，m＝2时，输入映射序列可以由(0，1，α，α2)中的元素构成，预设的映射关系可以为：00～0，01～1，10～α，11～α2。
当进行译码时，根据由输入映射序列进行编码后在信道上输出的接收序列和校验矩阵进行Trellis路径搜索，计算得到输入映射序列对应的判决值，按预设的映射关系对输入映射序列对应的判决值进行解映射，得到译码序列。现有技术中仅涉及GF(2)域中的译码，无涉及到映射关系，且无需进行Trellis路径搜索，本发明实施例中，扩充到GF(q)域中的译码(q＝2m，m为大于1的正整数)，将输入序列进行映射后，再在信道上传输，译码时进行Trellis路径搜索，计算判决值，再解映射，得到译码序列，通过对本发明实施例的极性译码结果进行仿真，与现有技术的极性译码仿真结果进行比较，可知采用本发明实施例，可同时降低最大list值，且大幅降低平均list值。下面通过具体的实施例进行说明。
请参见图1，图1为本发明实施例提供的一种极性码的译码方法的流程图。其中，图1所示的极性码的译码方法是从一译码终端的角度进行描述的，其中，译码终端可以是移动用户设备、PC用户设备、服务于全局通信的设备或者是其他类型用户设备，具体用户设备的实现形式不受限制。如图1所示，本实施例提供的极性码的译码方法包括步骤：S101～S104。
S101，获取由输入映射序列进行编码后在信道上输出的接收序列和校验矩阵。
S102，根据获取到的接收序列和校验矩阵进行Trellis路径搜索，并计算输入映射序列对应的Trellis路径似然信息。
S103，对计算得到的输入映射序列对应的Trellis路径似然信息进行判决，得到输入映射序列对应的判决值。
S104，按预设的映射关系对输入映射序列对应的判决值进行解映射，得到译码序列。
作为一种可选的实施方式，步骤S101中，输入映射序列为按预设的映射关系对输入序列进行映射得到的序列，对输入映射序列进行编码，则得到编码序列，编码序列为y′，y′在物理介质信道中传输，物理介质信道可以是无线信道，也可以为有线信道，为简单表示，本发明实施例假设信道为加性白高斯噪声信道，y′加上白高斯噪声传输到译码终端，译码终端接收到该序列，即接收到接收序列，记为y。本发明实施例中，对接收序列y进行译码。校验矩阵为译码终端在进行译码时根据输入映射序列设定的用于校验的矩阵。
作为一种可选的实施方式，输入映射序列为从属于有限域GF(q)且包括多个输入映射值的符号集合，其中，q＝2m，m为大于1的正整数，可选的，预设的映射关系可以包括：将输入序列中每m个比特对应映射到每个输入映射值。
若m＝2，则将输入序列中的每2个比特对应映射到每个输入映射值，预设的映射关系须满足：将输入序列中每m个比特对应映射到每个输入映射值，具体的映射对应值可以自定义设置，例如，输入序列中的每个信息位可以为0或1，输入映射序列可以设为由(0，1，α，α2)中的元素构成的序列，预设的映射关系可以为：00～0，01～1，10～α，11～α2，进一步可选的，预设的映射关系可以为：00～0，11～1，01～α，10～α2，预设的映射关系可以自定义设置，具体的预设的映射关系不受本发明实施例的限制。
进一步可选的，输入映射序列可以设为由(0，1，α，α2)中的元素构成的序列，也可以设为由(0，1，β，β2)中的元素构成的序列或由(η，η2，η3，η4)中的元素构成的序列等，具体的输入映射序列包括的输入映射值可以自定义设置，本发明实施例中，以输入映射序列为由(0，1，α，α2)中的元素构成的序列为例进行描述，具体输入映射值的表示不受本发明实施例的限制。
若m＝3，则将输入序列中的每3个比特对应映射到每个输入映射值，例如，输入序列中的每个信息位可以为0或1，输入映射序列可以设为由(0，1，α，α2，α3，α4，α5，α6)中的元素构成的序列，预设的映射关系可以为：000～0，001～1，010～α，011～α2，100～α3，101～α4，110～α5，111～α6。
作为一种可选的实施方式，步骤S102中，根据获取到的接收序列和校验矩阵进行Trellis路径搜索，并计算输入映射序列对应的Trellis路径似然信息。本实施例中，极性码的参数可以设为(N，K，A，)，其中，A为信息比特索引的集合，AC为A的补集，K为A中元素的个数，为冻结位，个数为(N-K)，冻结位通常设为0。输入映射序列可表示为：N为码长，N＝m2mn，n≥0。
本发明实施例可采用SC(Successive Cancellation)译码算法，主要对输入映射序列进行估算，即得到输入映射序列对应的判决值。在进行估算前，需计算输入映射序列对应的Trellis路径似然信息，本发明实施例中，可根据条件似然函数公式计算计算输入映射序列对应的Trellis路径似然信息，条件似然函数公式例如：
其中，为所述接收序列，和满足概率分布：
需要说明的是，条件似然函数公式的实现方式是多种多样的，可以如以上公式1-1，也可以是其他的实现形式，具体不受本实施例的限制。
作为一种可选的实施方式，Trellis图指一个边标记的有向图，表示一个三元组(V、E、A)，其中，V是节点的集合，A是字母表集，E是边的集合，每条边都可以表示成有序三元组(v，a，v’)组成的集合，v，v’∈V，a∈A。V可表示为(V0，V1，......，Vn)，a可表示为(a1，a2，......，an)，n为大于零的正整数。从V0到Vn的每一条有向路径对应的长度为n的边标记(a1，a2，......，an)，则所有边标记构成基于A的分组码C的所有码字，码字与标记路径可一一对应。
线性码的极小常规trellis图可通过对应的生成矩阵或者校验矩阵来构造，基于Trellis图的译码算法包括Viterbi算法，Viterbi算法采用极大似然(maximum-likelihood)译码原则，输出端收到向量y，根据极大似然译码原则，寻找概率P(y|c)最大化的码字，找到概率值P对应的n条路径，把该路径对应的码字作为译出的码字。
本发明实施例中，根据条件似然函数公式，寻找使P值最大化的码字，通过Trellis图进行路径搜索，查找到Pmax对应的路径，再获取路径中对应的码字。
作为一种可选的实施方式，步骤S103中，根据计算得到的输入映射序列对应的Trellis路径似然信息计算输入映射序列对应的判决值。具体的，SC译码中对输入映射序列进行估算，计算输入映射序列对应的判决值，对应上述条件似然函数公式，如果令如果令从而计算得到对应的
作为一种可选的实施方式，步骤S104中，按预设的映射关系对输入映射序列对应的判决值进行解映射，得到译码序列。对步骤S103中得到的输入映射序列对应的判决值，按预设的映射关系解映射，得到译码序列。例如，m＝2时，输入映射序列可以设为由(0，1，α，α2)中的元素构成的序列，根据预设的映射关系：00～0，01～1，10～α，11～α2，对得到的判决值一一解映射，得到译码序列。
本发明实施例提供一种极性码的译码方法，可根据由输入映射序列进行编码后在信道上输出的接收序列和校验矩阵进行Trellis路径搜索，计算得到输入映射序列对应的判决值，按预设的映射关系对输入映射序列对应的判决值进行解映射，得到译码序列。输入映射序列为按预设的映射关系对输入序列进行映射得到的序列，输入映射序列从属于有限域GF(q)，q＝2m，m为大于1的正整数，接收序列为对输入映射序列进行编码后从信道上接收到的序列，在进行极性码译码时，进行Trellis路径搜索，计算判决值，再解映射，可同时降低最大list值，且大幅降低平均list值。
进一步可选的，如图2所示，为本发明实施例提供的另一种极性码的译码方法的流程图，其中，图2所示的极性码的译码方法是从一译码终端的角度进行描述的，其中，译码终端可以是移动用户设备、PC用户设备、服务于全局通信的设备或者是其他类型用户设备，具体用户设备的实现形式不受限制。如图2所示，本实施例提供的极性码的译码方法包括：S201～S204。
S201，获取编码序列在信道上输出的接收序列和校验矩阵，所述编码序列为对输入映射序列进行编码得到的序列，所述输入映射序列为：按预设的映射关系对输入序列进行映射得到的序列。
S202，根据接收序列和校验矩阵进行Trellis路径搜索，根据编码序列计算输入映射序列对应的Trellis路径似然信息。
S203，根据输入映射序列对应的Trellis路径似然信息计算输入映射序列对应的判决值。
S204，按预设的映射关系对计算得到的输入映射序列对应的判决值进行解映射，得到译码序列。
作为一种可选的实施方式，步骤S201中，输入映射序列为按预设的映射关系对输入序列进行映射得到的序列，输入序列中的每个信息位可以为0或1，具体的，输入映射序列为从属于有限域GF(q)且包括多个输入映射值的符号集合，其中，q＝2m，m为大于1的正整数，可选的，预设的映射关系可以包括：将输入序列中每m个比特对应映射到每个输入映射值。
若m＝2，则将输入序列中的每2个比特对应映射到每个输入映射值，预设的映射关系须满足；将输入序列中每m个比特对应映射到每个输入映射值，具体的映射对应值可以自定义设置，例如，输入映射序列可以设为由(0，1，α，α2)中的元素构成的序列，预设的映射关系可以为：00～0，01～1，10～α，11～α2，进一步可选的，预设的映射关系可以为：00～0，11～1，01～α，10～α2，预设的映射关系可以自定义设置，具体的预设的映射关系不受本发明实施例的限制。
进一步可选的，输入映射序列可以设为由(0，1，α，α2)中的元素构成的序列，也可以设为由(0，1，β，β2)中的元素构成的序列或由(η，η2，η3，η4)中的元素构成的序列等，具体的输入映射序列包括的输入映射值可以自定义设置，本发明实施例中，以输入映射序列由(0，1，α，α2)中的元素构成的序列为例进行描述，具体输入映射值的表示不受本发明实施例的限制。
若m＝3，则将输入序列中的每3个比特对应映射到每个输入映射值，例如，输入映射序列可以设为由(0，1，α，α2，α3，α4，α5，α6)中的元素构成的序列，预设的映射关系可以为：000～0，001～1，010～α，011～α2，100～α3，101～α4，110～α5，111～α6。
作为一种可选的实施方式，步骤S202中，编码序列为对输入映射序列进行编码得到的序列。进一步可选的，极性码的参数可以设为(N，K，A，)，A为信息比特索引的集合，AC为A的补集，K为A中元素的个数，为冻结位，个数为(N-K)，冻结位通常设为0。具体的，编码公式为：
经过编码信道得到编码序列，其中，为所述输入映射序列，GN为预设的N阶生成矩阵，BN为置换矩阵，为Kronecker幂，N为码长，N＝m2mn，n≥0。其中，符号表示矩阵的张量积，矩阵的张量积指将矩阵的向量空间扩大到更大向量空间的一种方法。
进一步可选的，输入映射序列为从属于有限域GF(q)且包括多个输入映射值的符号集合，q＝2m，m为大于1的正整数。若m＝2，输入映射序列可表示为由(0，1，α，α2)中的元素构成的序列，预设的N阶生成矩阵可表示为：其中，
进一步可选的，输入映射序列为从属于有限域GF(q)且包括多个输入映射值的符号集合，q＝2m，m为大于1的正整数。若m＝3，输入映射序列可表示为由(0，1，α，α2，α3，α4，α5，α6)中的元素构成的序列，预设的N阶生成矩阵可表示为：其中，
作为一种可选的实施方式，步骤S201中，获取编码序列在信道上输出的接收序列和校验矩阵。本发明实施例中，由编码公式计算得到的通过编码信道W得到编码序列y′，y′在物理介质信道中传输，物理介质信道可以是无线信道，也可以为有线信道，为简单表示，本发明实施例假设信道为加性白高斯噪声信道，y′加上白高斯噪声传输到译码终端，译码终端接收到该序列，即接收到接收序列，记为y。本发明实施例中，对接收序列y进行译码。校验矩阵为译码终端在进行译码时根据输入映射序列设定的用于校验的矩阵。
进一步可选的，输入映射序列为从属于有限域GF(q)且包括多个输入映射值的符号集合，q＝2m，m为大于1的正整数。若m＝2，输入映射序列可表示为由(0，1，α，α2)中的元素构成的序列，校验矩阵可以包括第一校验矩阵和第二校验矩阵，其中，第一校验矩阵可以表示为：H01＝(1 1 1 α2)；第二校验矩阵可以表示为：
进一步可选的，输入映射序列为从属于有限域GF(q)且包括多个输入映射值的符号集合，q＝2m，m为大于1的正整数。若m＝3，输入映射序列可表示为由(0，1，α，α2，α3，α4，α5，α6)中的元素构成的序列，校验矩阵可以包括第三校验矩阵、第四校验矩阵、第五校验矩阵和第六校验矩阵，其中，第三校验矩阵可以表示为：H001＝(1 1 1 1 1 1 1 α6)；
第四校验矩阵可以表示为：
第五校验矩阵可以表示为：
第六校验矩阵可以表示为：
作为一种可选的实施方式，步骤S202中，根据接收序列和校验矩阵进行Trellis路径搜索，根据编码序列计算输入映射序列对应的Trellis路径似然信息。本发明实施例中，可根据条件似然函数公式计算计算输入映射序列对应的Trellis路径似然信息，条件似然函数公式例如：
其中，为所述接收序列，和满足概率分布：
表示接收序列(y1、y2、y3、......、yN)，表示输入映射序列(u1、u2、......、uN)，表示二进制信道中发送接收到的概率。
作为一种可选的实施方式，步骤S203中，根据输入映射序列对应的Trellis路径似然信息计算输入映射序列对应的判决值。具体的，SC译码中对输入映射序列进行估算，计算输入映射序列对应的判决值，对应上述条件似然函数公式(公式1-2)，如果令如果令从而计算得到对应的
作为一种可选的实施方式，步骤S204中，按预设的映射关系对计算得到的输入映射序列对应的判决值进行解映射，得到译码序列。对步骤S203中得到的输入映射序列对应的判决值，按预设的映射关系解映射，得到译码序列。例如，m＝2时，输入映射序列可以设为由(0，1，α，α2)中的元素构成的序列，根据预设的映射关系：00～0，01～1，10～α，11～α2，对得到的判决值一一解映射，得到译码序列。
进一步可选的，输入映射序列为从属于有限域GF(q)且包括多个输入映射值的符号集合，q＝2m，m为大于1的正整数，下面以m＝2时为例详述极性码的译码过程。
作为一种可选的实施方式，极性码时基于信道极化理论的信道编码方法，信道极化过程包括信道组合(channel combining)和信道分解(channel splitting)，信道组合指对已知的信道W进行复制得到WN，信道分解是将WN恢复成N个相互独立的信道的过程。如图3所示，为本发明实施例提供的一种极性码的信道组合过程示意图，该极性码的信道组合过程示意图对应的输入映射序列为从属于有限域GF(4)，即q＝2m，m＝2，码长N＝24＝16，接收序列为(y1、y2、......、y16)，输入映射序列为(u1、u1、......、u16)，可表示为(x1、x2、......、x16)，编码序列可表示为(y′1、y′2、......、y′16)。如图3所示，经过编码信道W16/4后得到编码序列在物理介质信道中传输，译码终端接收到的序列为接收序列为简单表示，本发明实施例假设信道为加性白高斯噪声信道，其中，noise为加性白高斯噪声(AWGN，Additive White Gaussian Noise)，本发明实施例中，对接收序列进行译码。结合图3所示的信道组合过程，根据条件似然函数公式(公式1-2)计算似然函数值，可得到下述译码过程：
(1)，根据接收向量及第一校验矩阵H01，通过Trellis路径搜索，根据条件似然函数公式1-1为分别计算x1、x5、x9和x13的似然函数值，其中，H01＝(1 1 1 α2)。
(2)，根据x1、x5、x9和x13的似然函数值以及校验矩阵H01，通过Trellis路径搜索，计算u1的似然函数值，计算u1对应的判决值
(3)，根据的x1、x5、x9和x13的似然函数值，以及校验矩阵H02，通过Trellis路径搜索，计算u2的似然函数值，计算u2对应的判决值其中，
(4)，根据x1、x5、x9和的似然函数值x13、以及生成矩阵G4，计算u3、u4的似然函数值，分别计算u3、u4对应的判决值：
(5)，根据判决值和以及生成矩阵G4，分别计算x1、x5、x9和x13对应的的判决值：
(6)，根据接收向量判决值以及校验矩阵H02，通过Trellis路径搜索，分别计算x2、x6、x10、x14的似然函数值。
(7)，根据x2、x6、x10、x14的似然函数值以及校验矩阵H01，通过Trellis路径搜索，计算u5的似然函数值，计算u5对应的判决值
(8)，根据x2、x6、x10、x14的似然函数值、判决值以及校验矩阵H02，通过Trellis路径搜索，计算u6的似然函数值，计算u6对应的判决值
(9)，根据x2、x6、x10、x14的似然函数值，判决值以及生成矩阵G4，计算u7、u8的似然函数值，分别计算u7、u8对应的判决值：
(10)，根据判决值和以及生成矩阵G4，分别计算x2、x6、x10和x14对应的的判决值：和
(11)，根据接收向量判决值和以及校验矩阵H02，通过Trellis路径搜索，分别计算x3、x7、x11、x15的似然函数值。
(12)，根据x3、x7、x11、x15的似然函数值以及校验矩阵H01，通过Trellis路径搜索，计算u9的似然函数值，计算u9对应的判决值
(13)，根据x3、x7、x11、x15的似然函数值、判决值以及校验矩阵H02，通过Trellis路径搜索，计算u10的似然函数值，计算u10对应的判决值
(14)，根据x3、x7、x11、x15的似然函数值，判决值以及生成矩阵G4，计算u11、u12的似然函数值，分别计算u11、u12对应的判决值：
(15)，根据判决值以及生成矩阵G4，分别计算x3、x7、x11、x15对应的的判决值：和
(16)，根据接收向量判决值和以及校验矩阵H02，通过Trellis路径搜索，分别计算x4、x8、x12、x16的似然函数值。
(17)，根据x4、x8、x12、x16的似然函数值以及校验矩阵H01，通过Trellis路径搜索，计算u13的似然函数值，计算u13对应的判决值
(18)，根据x4、x8、x12、x16的似然函数值、判决值以及校验矩阵H02，通过Trellis路径搜索，计算u14的似然函数值，计算u14对应的判决值
(19)，根据x4、x8、x12、x16的似然函数值，判决值以及生成矩阵G4，计算u15、u16的似然函数值，分别计算u15、u16对应的判决值：
(20)，根据判决值以及生成矩阵G4，分别计算x4、x8、x12、x16对应的的判决值：和
得到输入映射序列对应的判决值为再根据预设的映射关系解映射，得到译码序列。
进一步可选的，上述为输入映射序列为从属于有限域GF(q)，q＝2m，m＝2时的极性码的译码过程，m为大于1的正整数，当m＝3时，其译码过程与步骤参见上述m＝2时的译码过程和步骤，在此不再重复，其中，输入映射序列可表示为由(0，1，α，α2，α3，α4，α5，α6)中的元素构成的序列，校验矩阵可以包括第三校验矩阵、第四校验矩阵、第五校验矩阵和第六校验矩阵，其中，第三校验矩阵可以表示为：
H001＝(1 1 1 1 1 1 1 α6)；
第四校验矩阵可以表示为：
第五校验矩阵可以表示为：
第六校验矩阵可以表示为：
当m＞3时，其译码过程与步骤参见上述m＝2时的译码过程和步骤，在此不再重复。
进一步可选的，对本发明实施例提供的一种极性码的译码结果进行仿真，下面举例详述仿真结果。
作为一种可选的实施方式，对上述m＝2时极性码的译码过程得到的译码结果进行仿真，如图4a所示，为本发明实施例提供的一种极性码的译码仿真结果示意图。图4(a)中为输入映射序列为从属于有限域GF(4)，即q＝2m，m＝2，码长N＝2048，码率为0.5对应的仿真结果示意图，其中，横轴为Eb/No，纵轴为FER，由上往下共8条曲线，分别对应list＝1、list＝2、list＝4、list＝8、list＝16、list＝32、list＝64、list＝128时对应的仿真结果曲线。
现有技术中，在GF(2)域中进行编码和译码。通过极性码级联CRC进行编码，将原来用于传输信息位的k个比特分成两部分，k-r位用于传输信息，剩余r位对前k-r位进行r位的CRC校验。进行SCL译码时，对每条存活路径进行CRC校验，在所有list存活路径中，如果至少一个存活路径可通过CRC校验，则在通过CRC校验的存活路径中选取似然函数最大的路径；否则，在所有list存活路径中，选取似然函数最大的路径作为判决路径。每一个编码码字译码后所对应的list层数是不固定的，所有编码码字共享list资源，并通过对每一个分支进行CRC校验来决定是否终止存活路径的搜索，如果CRC校验通过，即跳出存活路径的搜索，否则，增大list值继续搜索。
由图4(a)可知横坐标为1.2时，对应的最大list值为128，平均list值为1.75，横坐标为1.6时，对应的最大list值为128，平均list值为1.06。将本发明实施例的仿真结果与现有技术中的仿真结果进行对比，例如如下表的对比数据：
由上表的对比数据可知，实施本发明实施例同时降低最大list值，且大幅降低平均list值。
如图4b所示，为现有技术中的极性码的译码仿真结果示意图。图4(b)中为现有技术中仿真结果曲线示意图，横轴为Eb/No，纵轴为FER，图4(b)为输入映射序列为从属于有限域GF(2)，码长N＝2048对应的仿真结果示意图，图4(b)中共5条曲线，以各曲线与纵轴的交点为序，由上往下分别为：曲线1：连续曲线，曲线2：码长＝2304，曲线3：码长＝2048，曲线4：list＝32，曲线5：码长＝960。由图4(b)的曲线3可知在FER＝10-3时，对应Eb/No＝1.6dB。由图4(a)可知，在Lmax＝32，FER＝10-3时，Eb/No＝1.32dB，由此可知实施本发明实施例，可降低list值。
如图4c所示，为本发明实施例提供的另一种极性码的译码仿真结果示意图。图4(c)中为输入映射序列为从属于有限域GF(8)，即q＝2m，m＝3，码长N＝1536，码率为0.5对应的仿真结果示意图，其中，横轴为Eb/No，纵轴为FER，曲线表示list值，由图4(c)可知虽然码长只有1536，但当Lmax＝4，Eb/No＝1.54dB时，即可达到FER＝10-3，大大降低了最大list值。
由上述仿真结果对比可知，采用本发明实施例可同时降低最大list值，且大幅降低平均list值。
进一步可选的，通过对本发明实施例的仿真，还可得到本发明实施例还增大了极性码的最小汉明距离。
本发明实施例提供一种极性码的译码方法，可按预设的映射关系对输入序列进行映射得到输入映射序列，对输入映射序列进行编码得到编码序列，编码序列在信道上传输，输出为接收序列，可根据接收序列和校验矩阵进行Trellis路径搜索，计算得到输入映射序列对应的判决值，按预设的映射关系对输入映射序列对应的判决值进行解映射，得到译码序列。
输入映射序列为按预设的映射关系对输入序列进行映射得到的序列，输入映射序列从属于有限域GF(q)，q＝2m，m为大于1的正整数，接收序列为对输入映射序列进行编码后从信道上接收到的序列，在进行极性码译码时，进行Trellis路径搜索，计算判决值，再解映射，可同时降低最大list值，且大幅降低平均list值。
具体由本发明实施例提供的极性码的译码方法对应的仿真结果与现有技术的极性码译码仿真结果比较可知：大幅降低了译码的最大list大小，在输入映射序列为从属于有限域GF(4)，码长为2048，码率为0.5，FER＝10-3下，最大list大小是现有技术的1.5％；大幅降低了平均list大小，在输入映射序列为从属于有限域GF(4)，码长为2048，码率为0.5，Eb/No＝1.2时，平均list大小是现有技术的3.3％。
采用本发明实施例，可大幅降低最大list大小，提升了用户的体验，且节省了硬件实现成本，在保证总的误帧率情况下，为最大的list大小配置固定的逻辑资源以提高并行度，本发明实施例降低了最大list大小，从而减少了总逻辑资源占有量。
下面将结合附图5，对本发明实施例提供的极性码的译码装置进行详细介绍。
请参见图5，为本发明实施例提供的一种极性码的译码装置的结构示意图。需要说明的是，附图5所示的极性码的译码装置，用于执行本发明图1～2示实施例的方法，为了便于说明，仅示出了与本发明实施例相关的部分，具体技术细节未揭示的，请参照本发明图1～2所示的实施例。
作为一种可选的实施方式，本发明实施例提供的极性码的译码装置可以为译码终端，其中，译码终端可以是移动用户设备、PC用户设备、服务于全局通信的设备或者是其他类型用户设备，具体用户设备的实现形式不受限制。
如图5所示，该装置可包括：获取模块501、路径处理模块502、判决模块503和解映射模块504。
获取模块501，用于获取由输入映射序列进行编码后在信道上输出的接收序列和校验矩阵。
路径处理模块502，用于根据所述获取到的接收序列和校验矩阵进行Trellis路径搜索，并计算所述输入映射序列对应的Trellis路径似然信息。
判决模块503，用于根据所述计算得到的输入映射序列对应的Trellis路径似然信息计算所述输入映射序列对应的判决值。
解映射模块504，用于按预设的映射关系对所述计算得到的输入映射序列对应的判决值进行解映射，得到译码序列。
作为一种可选的实施方式，输入映射序列为：按预设的映射关系对输入序列进行映射得到的序列，输入序列中的每个信息位可以为0或1，具体的，输入映射序列为从属于有限域GF(q)且包括多个输入映射值的符号集合，其中，q＝2m，m为大于1的正整数，可选的，预设的映射关系可以包括：将输入序列中每m个比特对应映射到每个输入映射值。
若m＝2，则将输入序列中的每2个比特对应映射到每个输入映射值，预设的映射关系须满足：将输入序列中每m个比特对应映射到每个输入映射值，具体的映射对应值可以自定义设置，例如，输入映射序列可以设为由(0，1，α，α2)中的元素构成的序列，预设的映射关系可以为：00～0，01～1，10～α，11～α2，进一步可选的，预设的映射关系可以为：00～0，11～1，01～α，10～α2，预设的映射关系可以自定义设置，具体的预设的映射关系不受本发明实施例的限制。
进一步可选的，输入映射序列可以设为由(0，1，α，α2)中的元素构成的序列，也可以设为由(0，1，β，β2)中的元素构成的序列或由(η，η2，η3，η4)中的元素构成的序列等，具体的输入映射序列包括的输入映射值可以自定义设置，本发明实施例中，以输入映射序列由(0，1，α，α2)中的元素构成的序列为例进行描述，具体输入映射值的表示不受本发明实施例的限制。
若m＝3，则将输入序列中的每3个比特对应映射到每个输入映射值，例如，输入映射序列可以设为由(0，1，α，α2，α3，α4，α5，α6)中的元素构成的序列，预设的映射关系可以为：000～0，001～1，010～α，011～α2，100～α3，101～α4，110～α5，111～α6。
作为一种可选的实施方式，编码序列为对输入映射序列进行编码得到的序列。进一步可选的，极性码的参数可以设为(N，K，A，)，A为信息比特索引的集合，AC为A的补集，K为A中元素的个数，为冻结位，个数为(N-K)，冻结位通常设为0。具体的，编码公式为：
经过编码信道得到编码序列，其中，为所述输入映射序列，GN为预设的N阶生成矩阵，BN为置换矩阵，为Kronecker幂，N为码长，N＝m2mn，n≥0。其中，符号表示矩阵的张量积，矩阵的张量积指将矩阵的向量空间扩大到更大向量空间的一种方法。
进一步可选的，输入映射序列为从属于有限域GF(q)且包括多个输入映射值的符号集合，q＝2m，m为大于1的正整数。若m＝2，输入映射序列可表示为由(0，1，α，α2)中的元素构成的序列，预设的N阶生成矩阵可表示为：其中，
进一步可选的，输入映射序列为从属于有限域GF(q)且包括多个输入映射值的符号集合，q＝2m，m为大于1的正整数。若m＝3，输入映射序列可表示为由(0，1，α，α2，α3，α4，α5，α6)中的元素构成的序列，预设的N阶生成矩阵可表示为：其中，
作为一种可选的实施方式，获取模块501获取编码序列在信道上输出的接收序列和校验矩阵。编码序列为y′，y′在物理介质信道中传输，物理介质信道可以是无线信道，也可以为有线信道，为简单表示，本发明实施例假设信道为加性白高斯噪声信道，y′加上白高斯噪声传输到译码终端，译码终端接收到该序列，即接收到接收序列，记为y。本发明实施例中，对接收序列y进行译码。校验矩阵为译码终端在进行译码时根据输入映射序列设定的用于校验的矩阵。
进一步可选的，输入映射序列为从属于有限域GF(q)且包括多个输入映射值的符号集合，q＝2m，m为大于1的正整数。若m＝2，输入映射序列可表示为由(0，1，α，α2)中的元素构成的序列，校验矩阵可以包括第一校验矩阵和第二校验矩阵，其中，第一校验矩阵可以表示为：H01＝(1 1 1 α2)；第二校验矩阵可以表示为：
进一步可选的，输入映射序列为从属于有限域GF(q)且包括多个输入映射值的符号集合，q＝2m，m为大于1的正整数。若m＝3，输入映射序列可表示为由(0，1，α，α2，α3，α4，α5，α6)中的元素构成的序列，校验矩阵可以包括第三校验矩阵、第四校验矩阵、第五校验矩阵和第六校验矩阵，其中，第三校验矩阵可以表示为：H001＝(1 1 1 1 1 1 1 α6)；
第四校验矩阵可以表示为：
第五校验矩阵可以表示为：
第六校验矩阵可以表示为：
作为一种可选的实施方式，路径处理模块502，根据接收序列和校验矩阵进行Trellis路径搜索，根据编码序列计算输入映射序列对应的Trellis路径似然信息。本实施例中，极性码的参数可以设为(N，K，A，)。本发明实施例可采用SC译码算法，主要对输入映射序列进行估算，即得到输入映射序列对应的判决值。在进行估算前，需计算输入映射序列对应的Trellis路径似然信息，本发明实施例中，可根据条件似然函数公式计算计算输入映射序列对应的Trellis路径似然信息，条件似然函数公式例如：
其中，为所述接收序列，和满足概率分布：
表示接收序列(y1、y2、y3、......、yN)，表示输入映射序列(u1、u2、......、uN)，表示二进制信道中发送接收到的概率。
需要说明的是，条件似然函数公式的实现方式是多种多样的，可以如以上公式1-1，也可以是其他的实现形式，具体不受本实施例的限制。
作为一种可选的实施方式，Trellis图指一个边标记的有向图，表示一个三元组(V、E、A)，其中，V是节点的集合，A是字母表集，E是边的集合，每条边都可以表示成有序三元组(v，a，v’)组成的集合，v，v’∈V，a∈A。V可表示为(V0，V1，......，Vn)，a可表示为(a1，a2，......，an)，n为大于零的正整数。从V0到Vn的每一条有向路径对应的长度为n的边标记(a1，a2，......，an)，则所有边标记构成基于A的分组码C的所有码字，码字与标记路径可一一对应。
线性码的极小常规trellis图可通过对应的生成矩阵或者校验矩阵来构造，基于Trellis图的译码算法包括Viterbi算法，Viterbi算法采用极大似然译码原则，输出端收到向量y，根据极大似然译码原则，寻找概率P(y|c)最大化的码字，找到概率值P对应的n条路径，把该路径对应的码字作为译出的码字。
本发明实施例中，根据条件似然函数公式，寻找使P值最大化的码字，通过Trellis图进行路径搜索，查找到Pmax对应的路径，再获取路径中对应的码字。
作为一种可选的实施方式，判决模块503根据输入映射序列对应的Trellis路径似然信息计算输入映射序列对应的判决值。具体的，SC译码中对输入映射序列进行估算，计算输入映射序列对应的判决值，对应上述公式1-2，如果令如果令从而计算得到对应的
作为一种可选的实施方式，解映射模块504按预设的映射关系对计算得到的输入映射序列对应的判决值进行解映射，得到译码序列。对步骤S205中得到的输入映射序列对应的判决值，按预设的映射关系解映射，得到译码序列。例如，m＝2时，输入映射序列可以设为由(0，1，α，α2)中的元素构成的序列，根据预设的映射关系：00～0，01～1，10～α，11～α2，对得到的判决值一一解映射，得到译码序列。
进一步可选的，输入映射序列为从属于有限域GF(q)且包括多个输入映射值的符号集合，q＝2m，m为大于1的正整数，下面以m＝2时为例详述极性码的译码过程。
作为一种可选的实施方式，极性码时基于信道极化理论的信道编码方法，信道极化过程包括信道组合(channel combining)和信道分解(channel splitting)，信道组合指对已知的信道W进行复制得到WN，信道分解是将WN恢复成N个相互独立的信道的过程。如图3所示，为本发明实施例提供的一种极性码的信道组合过程示意图，该极性码的信道组合过程示意图对应的输入映射序列为从属于有限域GF(4)，即q＝2m，m＝2，码长N＝24＝16，接收序列为(y1、y2、......、y16)，输入映射序列为(u1、u1、......、u16)，可以表示为(x1、x2、......、x16)，编码序列可表示为(y′1、y′2、......、y′16)。如图3所示，经过编码信道W16/4后得到编码序列 在物理介质信道中传输，译码终端接收到的序列为接收序列为简单表示，本发明实施例假设信道为加性白高斯噪声信道，其中，noise可以为加性白高斯噪声(AWGN，Additive White Gaussian Noise)，本发明实施例中，对接收序列进行译码。结合图3所示的信道组合过程，可得到下述译码过程：
(1)，根据接收向量及第一校验矩阵H01，通过Trellis路径搜索，根据条件似然函数公式1-1为分别计算x1、x5、x9和x13的似然函数值，其中，H01＝(1 1 1 α2)。
(2)，根据x1、x5、x9和x13的似然函数值以及校验矩阵H01，通过Trellis路径搜索，计算u1的似然函数值，计算u1对应的判决值
(3)，根据的x1、x5、x9和x13的似然函数值，以及校验矩阵H02，通过Trellis路径搜索，计算u2的似然函数值，计算u2对应的判决值其中，
(4)，根据x1、x5、x9和的似然函数值x13、以及生成矩阵G4，计算u3、u4的似然函数值，分别计算u3、u4对应的判决值：
(5)，根据判决值和以及生成矩阵G4，分别计算x1、x5、x9和x13对应的的判决值：
(6)，根据接收向量判决值以及校验矩阵H02，通过Trellis路径搜索，分别计算x2、x6、x10、x14的似然函数值。
(7)，根据x2、x6、x10、x14的似然函数值以及校验矩阵H01，通过Trellis路径搜索，计算u5的似然函数值，计算u5对应的判决值
(8)，根据x2、x6、x10、x14的似然函数值、判决值以及校验矩阵H02，通过Trellis路径搜索，计算u6的似然函数值，计算u6对应的判决值
(9)，根据x2、x6、x10、x14的似然函数值，判决值以及生成矩阵G4，计算u7、u8的似然函数值，分别计算u7、u8对应的判决值：
(10)，根据判决值和以及生成矩阵G4，分别计算x2、x6、x10和x14对应的的判决值：和
(11)，根据接收向量判决值和以及校验矩阵H02，通过Trellis路径搜索，分别计算x3、x7、x11、x15的似然函数值。
(12)，根据x3、x7、x11、x15的似然函数值以及校验矩阵H01，通过Trellis路径搜索，计算u9的似然函数值，计算u9对应的判决值
(13)，根据x3、x7、x11、x15的似然函数值、判决值以及校验矩阵H02，通过Trellis路径搜索，计算u10的似然函数值，计算u10对应的判决值
(14)，根据x3、x7、x11、x15的似然函数值，判决值以及生成矩阵G4，计算u11、u12的似然函数值，分别计算u11、u12对应的判决值：
(15)，根据判决值以及生成矩阵G4，分别计算x3、x7、x11、x15对应的的判决值：和
(16)，根据接收向量判决值和以及校验矩阵H02，通过Trellis路径搜索，分别计算x4、x8、x12、x16的似然函数值。
(17)，根据x4、x8、x12、x16的似然函数值以及校验矩阵H01，通过Trellis路径搜索，计算u13的似然函数值，计算u13对应的判决值
(18)，根据x4、x8、x12、x16的似然函数值、判决值以及校验矩阵H02，通过Trellis路径搜索，计算u14的似然函数值，计算u14对应的判决值
(19)，根据x4、x8、x12、x16的似然函数值，判决值以及生成矩阵G4，计算u15、u16的似然函数值，分别计算u15、u16对应的判决值：
(20)，根据判决值以及生成矩阵G4，分别计算x4、x8、x12、x16对应的的判决值：和
得到输入映射序列对应的判决值为再根据预设的映射关系解映射，得到译码序列。
进一步可选的，上述为输入映射序列为从属于有限域GF(q)，q＝2m，m＝2时的极性码的译码过程，m为大于1的正整数，当m＝3时，其译码过程与步骤参见上述m＝2时的译码过程和步骤，在此不再重复，其中，输入映射序列可表示为由(0，1，α，α2，α3，α4，α5，α6)中的元素构成的序列，校验矩阵可以包括第三校验矩阵、第四校验矩阵、第五校验矩阵和第六校验矩阵，其中，第三校验矩阵可以表示为：
H001＝(1 1 1 1 1 1 1 α6)；
第四校验矩阵可以表示为：
第五校验矩阵可以表示为：
第六校验矩阵可以表示为：
当m＞3时，其译码过程与步骤参见上述m＝2时的译码过程和步骤，在此不再重复。
进一步可选的，对本发明实施例提供的一种极性码的译码结果进行仿真，下面举例详述仿真结果。
作为一种可选的实施方式，对上述m＝2时极性码的译码过程得到的译码结果进行仿真，如图4a所示，为本发明实施例提供的一种极性码的译码仿真结果示意图。图4(a)中为输入映射序列为从属于有限域GF(4)，即q＝2m，m＝2，码长N＝2048，码率为0.5对应的仿真结果示意图，其中，横轴为Eb/No，纵轴为FER，由上往下共8条曲线，分别对应list＝1、list＝2、list＝4、list＝8、list＝16、list＝32、list＝64、list＝128时对应的仿真结果曲线。
现有技术中，在GF(2)域中进行编码和译码。通过极性码级联CRC进行编码，将原来用于传输信息位的k个比特分成两部分，k-r位用于传输信息，剩余r位对前k-r位进行r位的CRC校验。进行SCL译码时，对每条存活路径进行CRC校验，在所有list存活路径中，如果至少一个存活路径可通过CRC校验，则在通过CRC校验的存活路径中选取似然函数最大的路径；否则，在所有list存活路径中，选取似然函数最大的路径作为判决路径。
SC判决后的每一个信息位所对应的list层数不固定的，所有信息位共享list资源，并通过对每一个分支进行CRC校验来决定是否终止存活路径的搜索，如果CRC校验通过，即跳出存活路径的搜索，否则，增大list值继续搜索。
由图4(a)可知横坐标为1.2时，对应的最大list值为128，平均list值为1.75，横坐标为1.6时，对应的最大list值为128，平均list值为1.06。将本发明实施例的仿真结果与现有技术中的仿真结果进行对比，例如如下表的对比数据：
由上表的对比数据可知，实施本发明实施例同时降低最大list值，且大幅降低平均list值。
如图4b所示，为现有技术中的极性码的译码仿真结果示意图。图4(b)中为现有技术中仿真结果曲线示意图，横轴为Eb/No，纵轴为FER，图4(b)为输入映射序列为从属于有限域GF(2)，码长N＝2048对应的仿真结果示意图，图4(b)中共5条曲线，以各曲线与纵轴的交点为序，由上往下分别为：曲线1：连续曲线，曲线2：码长＝2304，曲线3：码长＝2048，曲线4：list＝32，曲线5：码长＝960。由图4(b)的曲线3可知在FER＝10-3时，对应Eb/No＝1.6dB。由图4(a)可知，在Lmax＝32，FER＝10-3时，Eb/No＝1.32dB，由此可知实施本发明实施例，可降低list值。
如图4c所示，为本发明实施例提供的另一种极性码的译码仿真结果示意图。图4(c)中为输入映射序列为从属于有限域GF(8)，即q＝2m，m＝3，码长N＝1536，码率为0.5对应的仿真结果示意图，其中，横轴为Eb/No，纵轴为FER，曲线表示list值，由图4(c)可知虽然码长只有1536，但当Lmax＝4，Eb/No＝1.54dB时，即可达到FER＝10-3，大大降低了最大list值。
本发明实施例提供一种极性码的译码装置，映射模块可按预设的映射关系对输入序列进行映射得到输入映射序列，编码模块对输入映射序列进行编码得到编码序列，编码序列在信道上传输，输出为接收序列，路径处理模块可根据接收序列和校验矩阵进行Trellis路径搜索，判决模块计算得到输入映射序列对应的判决值，解映射模块按预设的映射关系对输入映射序列对应的判决值进行解映射，得到译码序列。输入映射序列为按预设的映射关系对输入序列进行映射得到的序列，输入映射序列从属于有限域GF(q)，q＝2m，m为大于1的正整数，接收序列为对输入映射序列进行编码后从信道上接收到的序列，在进行极性码译码时，进行Trellis路径搜索，计算判决值，再解映射，可同时降低最大list值，且大幅降低平均list值。
请参见图6，为本发明实施例提供的一种译码终端的结构示意图，其中，本实施例提供的译码终端与图1～2所示的方法相对应，为基于图1～2所示的极性码的译码方法的执行主体。
作为一种可选的实施方式，本发明实施例提供的极性码的译码装置可以为译码终端，其中，译码终端可以是移动用户设备、PC用户设备、服务于全局通信的设备或者是其他类型用户设备，具体用户设备的实现形式不受限制。
具体的实现形式如图6所示，本发明实施例的译码终端包括：输入装置601、输出装置602、存储器603和处理器604，其中，存储器603中存储一组程序代码，且处理器604用于调用存储器603中存储的程序代码，用于执行以下操作：
获取由输入映射序列进行编码后在信道上输出的接收序列和校验矩阵；
根据所述获取到的接收序列和校验矩阵进行卷积Trellis路径搜索，并计算所述输入映射序列对应的Trellis路径似然信息；
根据所述计算得到的输入映射序列对应的Trellis路径似然信息计算所述输入映射序列对应的判决值；
按预设的映射关系对所述计算得到的输入映射序列对应的判决值进行解映射，得到译码序列。
作为一种可选的实施方式，所述输入映射序列为：按所述预设的映射关系对输入序列进行映射得到的序列；
处理器604计算输入映射序列对应的Trellis路径似然信息具体包括：
根据编码序列计算输入映射序列对应的Trellis路径似然信息，所述编码序列为对所述输入映射序列进行编码得到的序列。
作为一种可选的实施方式，所述输入映射序列为从属于有限域GF(q)且包括多个输入映射值的符号集合，其中，q＝2m，m为大于1的正整数；
所述预设的映射关系包括：将所述输入序列中每m个比特对应映射到每个输入映射值。
作为一种可选的实施方式，所述为通过编码公式对所述输入映射序列进行编码得到的序列，所述编码公式为：其中，为所述输入映射序列，经过编码信道得到所述编码序列，GN为预设的N阶生成矩阵，BN为置换矩阵，为Kronecker幂，N为码长，N＝m2mn，n≥0。
作为一种可选的实施方式，处理器604计算输入映射序列对应的Trellis路径似然信息具体用于：
根据条件似然函数公式计算计算输入映射序列对应的Trellis路径似然信息，所述条件似然函数公式为：
其中，为所述接收序列，和满足概率分布：
作为一种可选的实施方式，所述极性码的参数为(N，K，A，)，A为信息比特索引的集合，AC为A的补集，K为A中元素的个数，为冻结位，个数为(N-K)；
处理器604根据所述计算得到的输入映射序列对应的Trellis路径似然信息计算所述输入映射序列对应的判决值包括：
如果令
如果令
作为一种可选的实施方式，当m＝2时，所述输入映射序列为由(0，1，α，α2)中的元素构成的序列；所述预设的N阶生成矩阵为：其中，
作为一种可选的实施方式，当m＝3时，所述输入映射序列为由(0，1，α，α2，α3，α4，α5，α6)中的元素构成的序列；所述预设的N阶生成矩阵为：其中，
作为一种可选的实施方式，当m＝2时，所述校验矩阵包括第一校验矩阵和第二校验矩阵，所述第一校验矩阵为：H01＝(1 1 1 α2)；
所述第二校验矩阵为：
作为一种可选的实施方式，当m＝3时，所述校验矩阵包括第三校验矩阵、第四校验矩阵、第五校验矩阵和第六校验矩阵，所述第三校验矩阵为：H001＝(1 1 1 1 1 1 1 α6)；
所述第四校验矩阵为：
所述第五校验矩阵为：
所述第六校验矩阵为：
其中，处理器604可以是中央处理器(central processing unit，CPU)、专用集成电路(application-specific integrated circuit，ASIC)等。其中，本实施例中的基站还可以包括总线605。输入装置601、输出装置602、存储器603以及处理器604之间可通过总线605连接并通信。存储器603具体用于存储获取到的接收序列和译码得到的译码序列。
上述技术方案中，提供一种译码终端，包括：输入装置、输出装置、存储器以及处理器，处理器可根据由输入映射序列进行编码后在信道上输出的接收序列和校验矩阵进行Trellis路径搜索，计算得到输入映射序列对应的判决值，按预设的映射关系对输入映射序列对应的判决值进行解映射，得到译码序列。输入映射序列为按预设的映射关系对输入序列进行映射得到的序列，输入映射序列从属于有限域GF(q)，q＝2m，m为大于1的正整数，接收序列为对输入映射序列进行编码后从信道上接收到的序列，在进行极性码译码时，进行Trellis路径搜索，计算判决值，再解映射，可同时降低最大list值，且大幅降低平均list值。
综上，本发明实施例提供的一种极性码的译码方法及装置，输入映射序列可为按预设的映射关系对输入序列进行映射得到的序列，编码序列可以为对输入映射序列进行编码得到饿序列，编码序列在信道上传输，输出为接收序列，可根据接收序列和校验矩阵进行Trellis路径搜索，计算得到输入映射序列对应的判决值，按预设的映射关系对输入映射序列对应的判决值进行解映射，得到译码序列。输入映射序列为按预设的映射关系对输入序列进行映射得到的序列，输入映射序列从属于有限域GF(q)，q＝2m，m为大于1的正整数，接收序列为对输入映射序列进行编码后从信道上接收到的序列，在进行极性码译码时，进行Trellis路径搜索，计算判决值，再解映射，可同时降低最大list值，且大幅降低平均list值。
具体由本发明实施例提供的极性码的译码方法对应的仿真结果与现有技术的极性码译码仿真结果比较可知：大幅降低了译码的最大list大小，在输入映射序列为从属于有限域GF(4)，码长为2048，码率为0.5，FER＝10-3下，最大list大小是现有技术的1.5％；大幅降低了平均list大小，在输入映射序列为从属于有限域GF(4)，码长为2048，码率为0.5，Eb/No＝1.2时，平均list大小是现有技术的3.3％。
采用本发明实施例，可大幅降低最大list大小，提升了用户的体验，且节省了硬件实现成本，在保证总的误帧率情况下，为最大的list大小配置固定的逻辑资源以提高并行度，本发明实施例降低了最大list大小，从而减少了总逻辑资源占有量。
通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到本发明可以用硬件实现，或固件实现，或它们的组合方式来实现。当使用软件实现时，可以将上述功能存储在计算机可读介质中或作为计算机可读介质上的一个或多个指令或代码进行传输。计算机可读介质包括计算机存储介质和通信介质，其中通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是计算机能够存取的任何可用介质。以此为例但不限于：计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质。此外。任何连接可以适当的成为计算机可读介质。例如，如果软件是使用同轴电缆、光纤光缆、双绞线、数字用户线(DSL)或者诸如红外线、无线电和微波之类的无线技术从网站、服务器或者其他远程源传输的，那么同轴电缆、光纤光缆、双绞线、DSL或者诸如红外线、无线和微波之类的无线技术包括在所属介质的定影中。如本发明所使用的，盘(Disk)和碟(disc)包括压缩光碟(CD)、激光碟、光碟、数字通用光碟(DVD)、软盘和蓝光光碟，其中盘通常磁性的复制数据，而碟则用激光来光学的复制数据。上面的组合也应当包括在计算机可读介质的保护范围之内。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。

Claims (20)

1.一种极性码的译码方法，其特征在于，所述方法包括：获取由输入映射序列进行编码后在信道上输出的接收序列和校验矩阵，其中，所述输入映射序列为：按预设的映射关系对输入序列进行映射得到的序列；
根据所述获取到的接收序列和校验矩阵进行卷积Trellis路径搜索，并根据编码序列计算所述输入映射序列对应的Trellis路径似然信息，其中，所述编码序列为对所述输入映射序列进行编码得到的序列；
根据所述计算得到的输入映射序列对应的Trellis路径似然信息计算所述输入映射序列对应的判决值；
按所述预设的映射关系对所述计算得到的输入映射序列对应的判决值进行解映射，得到译码序列。
2.如权利要求1所述的方法，其特征在于，所述输入映射序列为从属于有限域GF(q)且包括多个输入映射值的符号集合，其中，q＝2m，m为大于1的正整数；
所述预设的映射关系包括：将所述输入序列中每m个比特对应映射到每个输入映射值。
3.如权利要求2所述的方法，其特征在于，所述编码序列为通过编码公式对所述输入映射序列进行编码得到的序列，所述编码公式为： 经过编码信道得到所述编码序列，其中，为所述输入映射序列，GN为预设的N阶生成矩阵，BN为置换矩阵，为Kronecker幂，N为码长，N＝m2mn，n≥0。
4.如权利要求3所述的方法，其特征在于，所述计算输入映射序列对应的Trellis路径似然信息包括：
根据条件似然函数公式计算输入映射序列对应的Trellis路径似然信息。
5.如权利要求1所述的方法，其特征在于，当m＝2时，所述输入映射序列为由(0，1，α，α2)中的元素构成的序列；所述预设的N阶生成矩阵为：其中，
6.如权利要求2～4任一所述的方法，其特征在于，当m＝2时，所述输入映射序列为由(0，1，α，α2)中的元素构成的序列；所述预设的N阶生成矩阵为：其中，
7.如权利要求1～5任一所述的方法，其特征在于，当m＝3时，所述输入映射序列为由(0，1，α，α2，α3，α4，α5，α6)中的元素构成的序列；所述预设的N阶生成矩阵为：其中，
8.如权利要求6所述的方法，其特征在于，当m＝2时，所述校验矩阵包括第一校验矩阵和第二校验矩阵，所述第一校验矩阵为：H01＝(1 1 1 α2)；
所述第二校验矩阵为：
9.如权利要求7所述的方法，其特征在于，当m＝3时，所述校验矩阵包括第三校验矩阵、第四校验矩阵、第五校验矩阵和第六校验矩阵，所述第三校验矩阵为：H001＝(1 1 1 1 1 11 α6)；
所述第四校验矩阵为：
所述第五校验矩阵为：
所述第六校验矩阵为：
10.一种极性码的译码装置，其特征在于，所述装置包括：
获取模块，用于获取由输入映射序列进行编码后在信道上输出的接收序列和校验矩阵，所述输入映射序列为：按预设的映射关系对输入序列进行映射得到的序列；
路径处理模块，用于根据所述获取到的接收序列和校验矩阵进行Trellis路径搜索，并根据编码序列计算所述输入映射序列对应的Trellis路径似然信息；其中，所述编码序列为对所述输入映射序列进行编码得到的序列；
判决模块，用于根据所述计算得到的输入映射序列对应的Trellis路径似然信息计算所述输入映射序列对应的判决值；
解映射模块，用于按所述预设的映射关系对所述计算得到的输入映射序列对应的判决值进行解映射，得到译码序列。
11.如权利要求10所述的装置，其特征在于，所述输入映射序列为从属于有限域GF(q)且包括多个输入映射值的符号集合，其中，q＝2m，m为大于1的正整数；
所述预设的映射关系包括：将所述输入序列中每m个比特对应映射到每个输入映射值。
12.如权利要求11所述的装置，其特征在于，所述编码序列为通过编码公式对所述输入映射序列进行编码得到的序列，所述编码公式为： 经过编码信道得到所述编码序列，其中，为所述输入映射序列，GN为预设的N阶生成矩阵，BN为置换矩阵，为Kronecker幂，N为码长，N＝m2mn，n≥0。
13.如权利要求12所述的装置，其特征在于，所述路径处理模块包括：
计算单元，用于根据条件似然函数公式计算输入映射序列对应的Trellis路径似然信息。
14.如权利要求10所述的装置，其特征在于，当m＝2时，所述输入映射序列为由(0，1，α，α2)中的元素构成的序列；所述预设的N阶生成矩阵为：其中，
15.如权利要求11至13任意一项所述的装置，其特征在于，
当m＝2时，所述输入映射序列为由(0，1，α，α2)中的元素构成的序列；所述预设的N阶生成矩阵为：其中，
16.如权利要求10～14任一所述的装置，其特征在于，当m＝3时，所述输入映射序列为由(0，1，α，α2，α3，α4，α5，α6)中的元素构成的序列；所述预设的N阶生成矩阵为：其中，
17.如权利要求15所述的装置，其特征在于，当m＝2时，所述校验矩阵包括第一校验矩阵和第二校验矩阵，所述第一校验矩阵为：H01＝(1 1 1 α2)；
所述第二校验矩阵为：
18.如权利要求16所述的装置，其特征在于，当m＝3时，所述校验矩阵包括第三校验矩阵、第四校验矩阵、第五校验矩阵和第六校验矩阵，所述第三校验矩阵为：H001＝(1 1 1 1 11 1 α6)；
所述第四校验矩阵为：
所述第五校验矩阵为：
所述第六校验矩阵为：
19.一种计算机可读介质，其特征在于，所述计算机可读介质存储有计算机程序，所述计算机程序包括用于实现权利要求1至9任意一项所述的方法的指令。
20.一种译码装置，其特征在于，包括：输入装置、输出装置、存储器和处理器，其中，存储器中存储一组程序代码，且处理器用于调用存储器中存储的程序代码，以用于执行权利要求1至9任意一项所述的方法。
CN201380077830.8A 2013-10-26 2013-10-26 一种极性码的译码方法及装置 Active CN105340183B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2013/086019 WO2015058416A1 (zh) 2013-10-26 2013-10-26 一种极性码的译码方法及装置

Publications (2)

Publication Number Publication Date
CN105340183A CN105340183A (zh) 2016-02-17
CN105340183B true CN105340183B (zh) 2019-10-22

Family

ID=52992170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380077830.8A Active CN105340183B (zh) 2013-10-26 2013-10-26 一种极性码的译码方法及装置

Country Status (3)

Country Link
US (1) US10348331B2 (zh)
CN (1) CN105340183B (zh)
WO (1) WO2015058416A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180019766A1 (en) * 2016-07-14 2018-01-18 Qualcomm Incorporated Pipelining for polar code list decoding
EP3469714B1 (en) 2016-07-27 2020-12-30 Huawei Technologies Co., Ltd. Polar code encoding with puncturing, shortening and extending
CN106253911B (zh) * 2016-08-03 2019-07-12 东南大学 一种软件极化码的连续消除列表译码方法
US10425107B2 (en) * 2016-09-09 2019-09-24 Huawei Technologies Co., Ltd. Partial sum computation for polar code decoding
US10425186B2 (en) * 2016-09-12 2019-09-24 Mediatek Inc. Combined coding design for efficient codeblock extension
WO2018107430A1 (en) 2016-12-15 2018-06-21 Qualcomm Incorporated Crc bits for joint decoding and verification of control information using polar codes
US10554223B2 (en) * 2016-12-23 2020-02-04 Huawei Technologies Co., Ltd. Apparatus and methods for polar code construction
US10348328B2 (en) 2017-01-06 2019-07-09 At&T Intellectual Property I, L.P. Reducing control channel overhead using polar codes
WO2018129734A1 (en) 2017-01-16 2018-07-19 Qualcomm Incorporated Dynamic frozen polar codes
CN108540260B (zh) 2017-03-02 2019-12-24 华为技术有限公司 用于确定Polar码编解码的方法、装置和可存储介质
CN107342844B (zh) * 2017-03-24 2022-09-02 华为技术有限公司 一种编码方法和装置
CN110495122B (zh) * 2017-04-01 2022-05-17 高通股份有限公司 具有带有两个级联循环冗余校验码的极性编码的通信系统和方法
US10601447B2 (en) * 2017-05-15 2020-03-24 Qualcomm Incorporated Field prioritization for polar codes
CN110999090B (zh) 2017-08-12 2023-11-28 高通股份有限公司 用于穿孔和缩短极化码的统一模式
WO2019037841A1 (en) 2017-08-23 2019-02-28 Huawei Technologies Co., Ltd. DEVICE AND METHOD FOR GENERATING MULTI-CORE POLAR CODE
CN110391872A (zh) * 2018-04-19 2019-10-29 华为技术有限公司 极化码的编译码方法和装置
EP4199396A4 (en) * 2020-09-17 2024-02-21 Huawei Tech Co Ltd METHOD AND DEVICE FOR CODING A POLAR CODE AND METHOD AND DEVICE FOR DECODING A POLAR CODE

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103220001A (zh) * 2012-01-20 2013-07-24 华为技术有限公司 与循环冗余校验级联的极性码的译码方法和译码装置
CN103368583A (zh) * 2012-04-11 2013-10-23 华为技术有限公司 极性码的译码方法和译码装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215827B1 (en) * 1997-08-25 2001-04-10 Lucent Technologies, Inc. System and method for measuring channel quality information in a communication system
CN101771644B (zh) * 2008-12-31 2012-12-05 北京信威通信技术股份有限公司 一种基于联合检测和软判决译码的信号接收方法
US8656263B2 (en) * 2010-05-28 2014-02-18 Stec, Inc. Trellis-coded modulation in a multi-level cell flash memory device
US8245116B2 (en) * 2011-01-14 2012-08-14 Mitsubishi Electric Research Laboratories, Inc. Method for performing soft decision decoding of Euclidean space Reed-Muller codes
US9176927B2 (en) * 2011-11-08 2015-11-03 The Royal Institution For The Advancement Of Learning/Mcgill University Methods and systems for decoding polar codes
US9503126B2 (en) * 2012-07-11 2016-11-22 The Regents Of The University Of California ECC polar coding and list decoding methods and codecs
WO2014021837A1 (en) * 2012-07-31 2014-02-06 Empire Technology Development Llc Entropy coding and decoding using polar codes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103220001A (zh) * 2012-01-20 2013-07-24 华为技术有限公司 与循环冗余校验级联的极性码的译码方法和译码装置
CN103368583A (zh) * 2012-04-11 2013-10-23 华为技术有限公司 极性码的译码方法和译码装置

Also Published As

Publication number Publication date
US20160241258A1 (en) 2016-08-18
US10348331B2 (en) 2019-07-09
WO2015058416A1 (zh) 2015-04-30
CN105340183A (zh) 2016-02-17

Similar Documents

Publication Publication Date Title
CN105340183B (zh) 一种极性码的译码方法及装置
EP3381128B1 (en) Memory management and path sorting in a polar code successive cancellation list decoder
CN106230489B (zh) 适用于任意高阶调制的极化码编码调制方法
CN109361402B (zh) 编码方法及编码设备
CN105515590B (zh) 一种有效低复杂度串行抵消列表极化码译码方法
CN106209113A (zh) 一种极化码的编解码方法
KR102394139B1 (ko) 극부호를 위한 시퀀스 생성 방법 및 그 저장 매체와 그를 이용한 데이터 송신 방법 및 장치
CN107370560A (zh) 一种极化码的编码和速率匹配方法、装置及设备
CN105680879B (zh) 兼容dvb-s2x标准的ldpc译码器设计方法
CN109547034B (zh) 译码方法及设备、译码器
WO2012032074A1 (en) Method and device for coded modulation
CN109257140B (zh) 一种极化信道可靠度排序的方法、极化码编码方法及装置
CN106254030B (zh) 无速率Spinal码的双向编译码方法
CN108631792A (zh) 一种极化码编译码方法及装置
Zhu et al. Fast list decoders for polarization‐adjusted convolutional (PAC) codes
CN107769894A (zh) 极化码编码的mimo系统的联合检测译码方法
CN104821863A (zh) 一种无速率Spinal码的前向堆栈译码方法
CN102832954B (zh) 一种基于软信息平均最小值的Turbo码译码迭代停止方法
CN109004939A (zh) 极化码译码装置和方法
Teng et al. Convolutional neural network-aided bit-flipping for belief propagation decoding of polar codes
CN105610550B (zh) 一种用于电力线载波通信的Viterbi译码方法
CN109525252A (zh) 基于简化三阶关键集合的极化码串行抵消列表译码方法
US10285086B2 (en) Channel decoding method and apparatus, and distributed decoder
CN106130692B (zh) 一种基于在线喷泉码的不等差保护方法
CN102638276A (zh) 一种ldpc解码器的校验节点更新电路及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant