BR112016028982B1 - Dispositivo transmissor e dispositivo receptor para sistema de comunicação sem fio, e método de transmissão e método de recepção em sistema de comunicação sem fio - Google Patents

Abstract

DISPOSITIVO TRANSMISSOR E DISPOSITIVO RECEPTOR PARA SISTEMA DE COMUNICAÇÃO SEM FIO, MÉTODO DE TRANSMISSÃO E MÉTODO DE RECEPÇÃO EM SISTEMA DE COMUNICAÇÃO SEM FIO E PROGRAMA DE COMPUTADOR. A presente invenção refere-se a dispositivos transmissores e receptores para comunicação sem fio. O dispositivo transmissor compreende um transceptor (25) configurado para: receber pelo menos um fluxo de bits de informação; e compreende ainda um processador (30) configurado para: codificar pelo menos o referido fluxo de bits de informação utilizando pelo menos um código de correção de erro para obter pelo menos uma palavra de código mãe tendo uma taxa de código mãe RM; obter uma palavra de código abreviada ou uma palavra de código estendida, com base na determinação de se a taxa de código mãe RM é menor do que uma taxa de código de transmissão RTx; modular a referida palavra de código abreviada ou estendida para obter símbolos modulados; em que o referido transceptor (25) é ainda configurado para transmitir um sinal compreendendo os referidos símbolos modulados através de um canal de rádio do sistema de comunicação sem fio (10). Além disso, a presente invenção também se refere a métodos correspondentes, um programa de computador e um produto de programa de computador.(...).

Description

CAMPO TÉCNICO

[001] A presente invenção refere-se a um dispositivo transmissor e a um dispositivo receptor correspondente para comunicação sem fio. Além disso, a presente invenção também se refere a métodos correspondentes, um programa de computador e um produto de programa de computador.

ANTECEDENTES

[002] Um dos principais desafios para a próxima geração de sistemas de comunicação sem fio é enfrentar um crescimento considerável do tráfego. Os sistemas atuais, como Evolução de Longo Prazo (LTE: acrônimo de Long Term Evolution) já fornecem taxas de dados de pico muito altas por usuário, tanto no enlace ascendente (uplink) como no enlace descendente (downlink). Portanto, parece razoável considerar que tal crescimento de tráfego previsto representa maior taxa de dados agregados, ou seja, uma maior eficiência espectral para muitos usuários simultâneos ou, mais em geral, muitos fluxos de dados simultâneos em vez de aumentar a eficiência espectral por usuário.

[003] Por exemplo, Acesso Múltiplo por Divisão de Código (Code Division Multiple Access = CDMA) é um dos esquemas mais eficientes do ponto de vista espectral quando se consideram vários usuários. De modo a explorar tanto o ganho de diversidade como a capacidade de acesso múltiplo de sistemas CDMA, enquanto se tira partido da simplicidade do receptor pertencente a sistemas OFDM, os chamados sistemas Multi Carrier- (MC) -CDMA foram desenvolvidos, onde várias palavras de código são transmitidas concomitantemente (isto é, somadas) após o espalhamento e mapeamento de subportadora.

[004] Além disso, a sobrecarga é uma técnica que tem sido discutida para melhorar os sistemas de comunicação, isto é, a situação onde há mais sequências de assinatura do que chips para transmissão. Neste caso, não existem conjuntos de assinaturas ortogonais e a interferência é inerente ao sistema. O uso de mais assinaturas do que chips disponíveis permite programar mais usuários em relação à transmissão ortogonal e, portanto, cumprir o requisito de conectividade em grande escala necessário para a próxima geração de sistemas de comunicação.

[005] Modelar um vetor de sinal recebido r consistindo em n valores de chip recebidos após passar pelo canal AWGN, como

onde S é a matriz de assinatura complexa

(cada assinatura é uma coluna desta matriz), é o vetor da coluna contendo os símbolos de modulação pertencentes a uma dada constelação X. Finalmente, z é o vetor de coluna contendo amostras independentes de valor complexo de ruído gaussiano branco aditivo com variância

[006] O demodulador ótimo para a transmissão MC-CDMA sobrecarregada executa a detecção de Máxima Probabilidade (ML) comum do conjunto de símbolos de informação transmitidos simultaneamente utilizando diferentes assinaturas, e calcula o mais provável entre os vetores de símbolos transmitidos como

[007] Tal demodulador é normalmente demasiado complexo para uso prático, uma vez que tem de procurar através de todas as sequências possíveis

. Foi desenvolvida uma grande variedade de métodos de Demodulação Multiusuário (MUD) sub- ótimos. Todos eles são de uma maneira ou de outra, aproximações de demodulação ML conjunta.

[008] Os receptores MUD normalmente ainda são complexos, a complexidade aumentando não linearmente com o comprimento das assinaturas. Tradicionalmente, os métodos MUD têm sido independentes da concepção de assinatura, em cujo caso a complexidade de implementação do MUD depende apenas do número de assinaturas. Recentemente, no entanto, tem sido demonstrado que a complexidade do MUD pode ser reduzida usando assinaturas esparsas especialmente concebidas, associadas ao uso da demodulação conjunta com base na propagação de crença.

[009] Caso se denote um símbolo de informação modulando uma assinatura como uma variável de símbolo, então o Detector de Multiusuário de Propagação de Crenças (BP-MUD) pode ser descrito como realizando uma pesquisa de ML chip por chip que envolve apenas um pequeno conjunto de símbolos de informação, ou seja, aqueles que contribuem para a energia de cada chip em particular. Esse conjunto é definido pelos elementos não-zero em cada linha da matriz de assinatura esparsa.

[010] Essas assinaturas esparsas contêm apenas alguns elementos não nulos. Portanto, eles são chamados de assinaturas de Espalhamento de Baixa Densidade (LDS). Uma assinatura LDS de comprimento m é uma sequência de m símbolos de propagação (chips) de modo que wc chips não são iguais a zero, enquanto m - wc são iguais a zero, de modo que wc «n. A estrutura de bloco funcional de um transmissor LDS convencional típico usando apenas um fluxo de bit de informação é dada na Figura 1. Depois de adicionar Verificação Cíclica de Redundância (Cyclic Redundancy Check CRC) os bits de informação são agrupados em blocos, e cada bloco é codificado por um codificador de correção de erros para obter proteção contra o Ruído Gaussiano Branco Aditivo (AWGN) no receptor. O codificador, por exemplo, um codificador convolucional, produz uma assim chamada palavra de código mãe.

[011] A taxa de código correspondente RM, definida como a razão entre o número de bits de informação dividido pelo número de bits codificados na palavra de código, é chamada taxa de código mãe.

[012] Na prática, para corresponder à taxa de código de transmissão do canal de comunicação (isto é, recursos físicos disponíveis ou elementos de recurso dedicados à transmissão de dados), um tamanho de palavra de código mãe é ajustado durante a transmissão. O ajuste é feito no bloco de correspondência de taxas, seja por perfuração (para encurtar a palavra-chave mãe) ou por repetição (para estender a palavra-chave mãe). A correspondência de taxa permite que um único codificador seja usado para uma pluralidade de canais de dados com taxas de transmissão de dados diferentes. O termo palavra de código é utilizado nesta divulgação para indicar os bits codificados após a unidade codificadora / de codificação ou após a unidade de correspondência de taxa. Logo após a unidade de codificação é gerada uma palavra de código mãe. Depois da unidade de correspondência de taxa, é gerada uma palavra de código abreviada ou estendida.

[013] Suponha, sem perda de generalidade, o caso de um codificador convolucional não sistemático. O codificador recebe uma sequência de entrada de comprimento L bits e gera N fluxos de paridade indicados como P1, P2, ..., PN cada um de comprimento L. Como um exemplo, o codificador pode implementar um código convolucional ‘tail biting’ (TB) de taxa 1/3 com um comprimento de restrição k = 7 e o polinômio gerador 133,171,165 0. Neste caso, depois do codificador três fluxos de paridade denotados como Pt, P2ar \ 6 P3 são gerados. O fluxo de bits de paridade Pt corresponde ao polinômio gerador 133 0, o fluxo de bits de paridade P2 corresponde ao polinômio gerador 171 0 e o fluxo de bits de paridade P3 corresponde ao polinômio gerador 165 0. Os fluxos de bits de paridade são então alimentados para a unidade de correspondência de taxa.

[014] Quando é necessário um código convolucional de taxa 1/3, o circuito de correspondência de taxa emite todos os bits de paridade em todos os três fluxos de bits de paridade. O circuito de correspondência de taxa emite todos os bits de paridade no formato multiplexado de grupo. Isto é, o circuito de correspondência de taxa emite os bits de paridade correspondentes ao fluxo de bits de paridade P1 primeiro, seguindo o fluxo de bits de paridade P2 que é seguido pelo fluxo de bits de paridade P3.

[015] Quando uma taxa de código superior a 1/3 é necessária para corresponder à taxa do canal de comunicação, o circuito de correspondência de taxa emite menos do que todos os bits de paridade pela perfuração de alguns dos bits de paridade selecionados. Ao perfurar bits de paridade, o circuito de correspondência de taxa perfura os bits de paridade correspondentes ao fluxo de bits P3 primeiro, seguidos pelos bits de paridade correspondentes ao fluxo de bits de paridade P2. Isto é, não são perfurados bits de paridade do fluxo de bits de paridade P2 até que todos os bits de paridade do fluxo de bits de paridade P3 sejam perfurados. Os bits de paridade remanescentes que não foram perfurados são emitidos em ordem de grupo como descrito anteriormente. Deste modo, para um código convolucional de taxa 1/2, o circuito de correspondência de taxa perfura todos os bits correspondentes ao fluxo de bits de paridade P3.

[016] De modo a obter uma taxa de código entre 1/2 e 1/3, o circuito de correspondência de taxa perfura alguns, mas, não todos os bits de paridade correspondentes ao fluxo de bits de paridade P3. Para obter taxas de código superiores a 1/2, o circuito de correspondência de taxa perfura todos os bits de paridade correspondentes ao fluxo de bits de paridade P3 e parte do fluxo de bits de paridade correspondente ao fluxo de bits de paridade P2.

[017] Quando as taxas de código inferiores a 1/3 são necessárias para corresponder ao canal de comunicação, o circuito de correspondência de taxa emite o bit de paridade em cada fluxo de paridade em ordem multiplexada de grupo como descrito anteriormente e repete então a mesma sequência de saída em ordem, até o número de bits desejado ter sido emitido. Isto é, depois de todos os fluxos de bits de paridade P1, P2 e P3 terem sido emitidos, o circuito de correspondência de taxa emitirá bits de paridade repetidos correspondendo ao fluxo de bits de paridade P1 primeiro, seguido pelo fluxo de bits de paridade P2 repetido seguido então pelo fluxo de bits de paridade P3 até que o número de bits de paridade seja atingido.

[018] Implementação inteligente, a unidade de correspondência de taxa pode incluir uma memória temporária circular. Os fluxos de bits de paridade são lidos em uma memória temporária circular. Assim, os bits de paridade dentro da memória temporária circular são ordenados por grupo. Os bits de saída do circuito de correspondência de taxa são então lidos sequencialmente a partir de memória temporária circular. Se o número de bits necessário for maior do que o tamanho da memória temporária circular, a leitura envolve do final da memória temporária circular para o início.

[019] O código turbo é outro exemplo de codificador usado em sistemas de comunicação sem fio. No caso do código turbo com a taxa de código mãe 1/3, o primeiro fluxo de saída do codificador é um fluxo de bits sistemático e dois outros fluxos de saída (segundo e terceiro) são fluxos de paridade. Quando se efetua a correspondência de taxas, dependendo da taxa de código de transmissão desejada, os segundos e subsequentemente os primeiros fluxos de paridade são perfurados de modo semelhante ao caso do codificador convolucional. Em seguida, uma única memória temporária de saída é formada colocando os bits sistemáticos rearranjados no início seguido por entrelaçamento bit a bit de dois fluxos de paridade rearranjados. Nesse sentido, o código turbo e o código convolucional são diferentes como para o código convolucional, os bits de paridade são todos ordenados sequencialmente na memória temporária.

[020] O intercalador LDS na Fig. 3 que é mostrado como bloco de intercalador LDS, executa uma permuta dos bits codificados após a correspondência de taxa e / ou símbolos de modulação correspondentes de modo que os bits de informação transmitidos em cada um dos segmentos anteriormente mencionados da palavra de código sejam selecionados a partir de posições distantes na palavra de código original. Após a intercalação, no último estágio da cadeia de transmissão, o bloco LDS Tx realiza o espalhamento e a transmissão simultânea de símbolos de informação. No receptor na Fig. 4, os símbolos ruidosos recebidos são primeiro alimentados para dentro do bloco de detecção LDS BP MUD. O detector BP gera valores suaves também chamados de valores LLR de bit formam o sinal de ruído recebido. Os valores suaves são enviados posteriormente para o bloco de desintercalador LDS. Após a desintercalação, as rajadas de valores suaves estimados erroneamente são distribuídas uniformemente por toda a palavra de código.

[021] FIG. 5 mostra um bloco de intercalador de bits LDS seguido por um bloco modulador. O bloco intercalador de bit LDS na Figura 5 mostrado como um bloco de intercalador LDS executa uma permuta dos bits codificados após a correspondência de taxa de modo que os bits de informação transmitidos em cada um dos segmentos anteriormente mencionados da palavra de código são selecionados a partir de posições distantes na palavra de código original. A modulação é realizada posteriormente para mapear bits intercalados em símbolos no bloco de modulação. Após a modulação, no último estágio da cadeia de transmissão, o bloco LDS Tx realiza o espalhamento e a transmissão simultânea de símbolos de informação.

[022] No caso geral, vários fluxos de bits de informação são codificados, taxa combinada, intercalada e modulada. Diferentes fluxos de símbolos modulados resultantes são linearmente combinados ou sobrepostos usando a matriz de assinatura como mostrado na Figura 6. Neste caso, cada fluxo de bits de informação correspondente possivelmente a um usuário diferente poderia ser codificado utilizando diferentes taxas de código. Mais precisamente, na Figura 6, cada fluxo de bits de informação correspondente, possivelmente, a diferentes usuários apresentados, por exemplo, como "Str.1", etc., é codificado e a taxa combinada pelo codificador e pelo bloco de correspondência de taxa mostrado como "ENC & RM". Após a correspondência de taxa a palavra de código resultante é intercalada usando o bloco intercalador mostrado como "π". A modulação é mostrada como "Mod." e é executada nos bits intercalados. Os símbolos resultantes após a modulação são alimentados para um conversor de série para paralelo mostrado como "S / P" na Figura 6. Símbolos modulados resultantes de fluxos diferentes são então alimentados para o transmissor LDS ou bloco "LDS espalhador". O espalhador de LDS realiza espalhamento e transmissão simultânea de fluxos de informação. Sua função é similar ao LDS Tx descrito acima, levando em conta que as entradas provêm de diferentes fluxos. O bloco detector "LDS BP-MUD" na Fig. 6 recebe sinais ruidosos e gera valores suaves correspondentes a cada fluxo de informação. Os valores suaves são depois alimentados para um conversor paralelo para serial mostrado como bloco "P / S". Os blocos Il de desintercalação mostrados como

são então executados em cada fluxo. Após a desintercalação, a decodificação é realizada em cada fluxo.

[023] No entanto, em soluções convencionais para taxas de código onde a perfuração torna-se agressiva, os bits de paridade correspondentes à mesma palavra de código não são distribuídos tanto quanto possível e a perfuração pode remover a maior parte / todos os bits de paridade correspondentes. Isso terá impacto sobre a capacidade de correção de erros do código e consequentemente desempenho alcançável do sistema.

SUMÁRIO

[024] Um objetivo da presente solução é proporcionar uma solução que atenue ou resolva as desvantagens e problemas de soluções convencionais para transmitir fluxos de bits de informação em sistemas de comunicação sem fios.

[025] Outro objetivo é proporcionar uma solução que dê um desempenho mais elevado especialmente para taxas de código mais elevadas.

[026] Ainda outro objetivo é proporcionar uma solução onde mais fluxos de informação possam ser sobrepostos para taxas de código mais elevadas e consequentemente mais usuários possam ser servidos em um sistema de comunicação sem fios.

[027] De acordo com um primeiro aspecto da invenção, os objetivos acima mencionados e outros objetivos são alcançados com um dispositivo transmissor para um sistema de comunicação sem fios, o dispositivo transmissor compreendendo um transceptor configurado para:

[028] Receber pelo menos um fluxo de bits de informação; e Compreender ainda um processador configurado para: Codificar o referido pelo menos fluxo de bits de informação utilizando pelo menos um código de correção de erro para obter pelo menos uma palavra de código mãe tendo uma taxa de código mãe RM; e se a taxa de código mãe RM for menor do que uma taxa de código de transmissão RTx, associado com pelo menos a referida palavra de código mãe; Intercalar pelo menos a referida palavra de código mãe para obter uma palavra de código intercalada, e a taxa coincidir com a referida palavra de código intercalada, para obter uma palavra de código abreviada com uma taxa de código que seja superior à taxa de código mãe RM, se a taxa de código mãe RM não for inferior a uma taxa de código de transmissão RTx associada pelo menos à referida palavra de código mãe; Corresponder à referida pelo menos uma palavra de código mãe para obter uma palavra de código estendida, e intercalar a referida palavra de código estendida, tendo uma taxa de código que é inferior à taxa de código mãe RM, Modular a referida palavra de código abreviada ou estendida para obter símbolos modulados; Em que o referido transceptor é ainda configurado para transmitir um sinal compreendendo os referidos símbolos modulados através de um canal de rádio do sistema de comunicação sem fios.

[029] De acordo com um segundo aspecto da invenção, os objetivos acima mencionados e outros objetivos são alcançados com um dispositivo receptor para um sistema de comunicação sem fios, compreendendo o referido dispositivo receptor um receptor configurado para: Receber um sinal que compreende símbolos modulados associados à pelo menos uma palavra de código abreviada ou estendida tendo uma taxa de código sobre um canal de rádio do sistema de comunicação sem fios; e Compreender ainda um processador configurado para: Demodular o referido sinal recebido para obter um sinal demodulado; e Se a taxa de código for maior do que uma taxa de código mãe RM de uma palavra de código mãe para a referida palavra de código abreviada ou estendida, reduzir correspondência do referido sinal demodulado para obter uma correspondência diminuída do sinal demodulado e desintercalar o referido sinal demodulado de correspondência diminuída para obter a referida palavra de código mãe, se a taxa de código não for maior do que uma taxa de código mãe RM de uma palavra de código mãe para a referida palavra de código abreviada ou estendida, desintercalar o referido sinal demodulado para obter um sinal desintercalado demodulado e reduzir correspondência do referido sinal desintercalado demodulado para obter a referida palavra de código mãe; e Decodificar a referida palavra de código mãe para obter bits de informação associados à referida palavra de código mãe.

[030] De acordo com um terceiro aspecto da invenção, os objetivos acima mencionados e outros são alcançados por um método de transmissão em um sistema de comunicação sem fios, compreendendo o método as etapas de: Receber pelo menos um fluxo de bits de informação; Codificar pelo menos o referido fluxo de bits de informação utilizando pelo menos um código de correção de erro para obter pelo menos uma palavra de código mãe tendo uma taxa de código mãe RM e se a taxa de código mãe RM for menor do que uma taxa de código de transmissão RTx, Intercalar pelo menos a referida palavra de código mãe para obter uma palavra de código intercalada, e corresponder à referida palavra de código intercalada, para obter uma palavra de código abreviada com uma taxa de código que seja superior à taxa de código mãe RM, se a taxa de código mãe RM não for inferior a uma taxa de código de transmissão RTx associada pelo menos à referida palavra de código mãe; Corresponder à referida pelo menos uma palavra de código mãe para obter uma palavra de código estendida, e intercalar a referida palavra de código estendida, tendo uma taxa de código que é inferior à taxa de código mãe RM, Transmitir um sinal incluindo os referidos símbolos modulados através de um canal de rádio do sistema de comunicação sem fios.

[031] De acordo com um quarto aspecto da invenção, os objetivos acima mencionados e outros são alcançados por um método de recepção em um sistema de comunicação sem fios, o método compreendendo as etapas de: Receber um sinal que compreende símbolos modulados associados à pelo menos uma palavra de código abreviada ou estendida tendo uma taxa de código sobre um canal de rádio do sistema de comunicação sem fios; Demodular o referido sinal recebido para obter um sinal demodulado; e Se a taxa de código for maior do que uma taxa de código mãe RM de uma palavra de código mãe para a referida palavra de código abreviada ou estendida, reduzir correspondência do referido sinal demodulado para obter uma correspondência diminuída do sinal demodulado e desintercalar o referido sinal demodulado de correspondência diminuída para obter a referida palavra de código mãe, se a taxa de código não for maior do que uma taxa de código mãe RM de uma palavra de código mãe para a referida palavra de código abreviada ou estendida, desintercalar o referido sinal demodulado para obter um sinal desintercalado demodulado e reduzir correspondência do referido sinal desintercalado demodulado para obter a referida palavra de código mãe; e Decodificar a referida palavra de código mãe para obter bits de informação associados à referida palavra de código mãe.

[032] De acordo com um quinto aspecto da invenção, os objetivos acima mencionados e outros objetivos são alcançados com um sistema de comunicação sem fios compreendendo pelo menos um dispositivo transmissor e pelo menos um dispositivo receptor; Pelo menos referido dispositivo transmissor compreendendo um transceptor configurado para: Receber pelo menos um fluxo de bits de informação; e compreendendo ainda um processador configurado para: Codificar pelo menos o referido fluxo de bits de informação utilizando pelo menos um código de correção de erro para obter pelo menos uma palavra de código mãe tendo uma taxa de código mãe RM e se a taxa de código mãe RM for menor do que uma taxa de código de transmissão RTx, Intercalar pelo menos a referida palavra de código mãe para obter uma palavra de código intercalada, e a taxa coincidir com a referida palavra de código intercalada, para obter uma palavra de código abreviada com uma taxa de código que seja superior à taxa de código mãe RM, se a taxa de código mãe RM não for inferior a uma taxa de código de transmissão RTx associada pelo menos à referida palavra de código mãe; Corresponder à referida pelo menos uma palavra de código mãe para obter uma palavra de código estendida, e intercalar a referida palavra de código estendida, tendo uma taxa de código que é inferior à taxa de código mãe RM, Modular a referida palavra de código abreviada ou estendida para obter símbolos modulados; Em que o referido transceptor é ainda configurado para transmitir um sinal compreendendo os referidos símbolos modulados através de um canal de rádio do sistema de comunicação sem fios.

[033] Pelo menos um referido dispositivo receptor compreendendo um receptor configurado para: Receber um sinal que compreende símbolos modulados associados à pelo menos uma palavra de código abreviada ou estendida tendo uma taxa de código sobre um canal de rádio do sistema de comunicação sem fios; Demodular o referido sinal recebido para obter um sinal demodulado; e se a taxa de código for maior do que uma taxa de código mãe RM de uma palavra de código mãe para a referida palavra de código abreviada ou estendida, reduzir correspondência do referido sinal demodulado para obter uma correspondência diminuída do sinal demodulado e desintercalar o referido sinal demodulado de correspondência diminuída para obter a referida palavra de código mãe; Se a taxa de código não for maior do que uma taxa de código mãe RM de uma palavra de código mãe para a referida palavra de código abreviada ou estendida, desintercalar o referido sinal demodulado para obter um sinal desintercalado demodulado e reduzir correspondência do referido sinal desintercalado demodulado para obter a referida palavra de código mãe; e Decodificar a referida palavra de código mãe para obter bits de informação associados à referida palavra de código mãe.

[034] De acordo com um sexto aspecto da invenção, os objetivos acima mencionados e outros objetivos são alcançados por um método em um sistema de comunicação sem fios, o método compreendendo as etapas de: Receber pelo menos um fluxo de bits de informação; Codificar pelo menos o referido fluxo de bits de informação utilizando pelo menos um código de correção de erro para obter pelo menos uma palavra de código mãe tendo uma taxa de código mãe RM e se a taxa de código mãe RM for menor do que uma taxa de código de transmissão RTx, Intercalar pelo menos a referida palavra de código mãe para obter uma palavra de código intercalada, e corresponder à referida palavra de código intercalada, para obter uma palavra de código abreviada com uma taxa de código que seja superior à taxa de código mãe RM, se a taxa de código mãe RM não for inferior a uma taxa de código de transmissão RTx associada pelo menos à referida palavra de código mãe; Corresponder à referida pelo menos uma palavra de código mãe para obter uma palavra de código estendida, e intercalar a referida palavra de código estendida, tendo uma taxa de código que é inferior à taxa de código mãe RM, Modular a referida palavra de código abreviada ou estendida para obter símbolos modulados; Transmitir um sinal incluindo os referidos símbolos modulados através de um canal de rádio do sistema de comunicação sem fios; e Receber um sinal que compreende símbolos modulados associados à pelo menos uma palavra de código abreviada ou estendida tendo uma taxa de código sobre um canal de rádio do sistema de comunicação sem fios; Demodular o referido sinal recebido para obter um sinal demodulado; e Se a taxa de código for maior do que uma taxa de código mãe RM de uma palavra de código mãe para a referida palavra de código abreviada ou estendida; Reduzir correspondência do referido sinal demodulado para obter uma correspondência diminuída do sinal demodulado e desintercalar o referido sinal demodulado de correspondência diminuída para obter a referida palavra de código mãe; Se a taxa de código não for maior do que uma taxa de código mãe RM de uma palavra de código mãe para a referida palavra de código abreviada ou estendida; Desintercalar o referido sinal demodulado para obter um sinal desintercalado demodulado e reduzir correspondência do referido sinal desintercalado demodulado para obter a referida palavra de código mãe; e Decodificar a referida palavra de código mãe para obter bits de informação associados à referida palavra de código mãe.

[035] A presente invenção refere-se também a um programa de computador, caracterizado por meios de código, o qual, quando executado por meios de processamento, faz com que os referidos meios de processamento executem qualquer método de acordo com a presente invenção. Além disso, a invenção também se refere a um produto de programa de computador que compreende um meio legível por computador e o referido programa de computador, em que o referido programa de computador está incluído no meio legível por computador e compreende um ou mais do grupo: ROM (memória de leitura), PROM (ROM programável), EPROM (PROM apagável), memória Flash, EEPROM (EPROM eletricamente apagável) e unidade de disco rígido.

[036] A taxa de código de transmissão RTx é como discutido acima, a taxa de código do canal de comunicação obtida com base no número de elementos de recurso disponíveis utilizados para a transmissão de dados. Em outras palavras, pode ser igual ao número de bits de informação divididos pelo número total de bits transmitidos sobre os elementos de recurso utilizados para a transmissão de dados.

[037] Na transmissão convencional, uma indicação para a taxa de código apropriada para transmissão é realimentada para o transmissor via realimentação CQI. A taxa de código de transmissão RTx real é obtida com base nesta realimentação CQI e no número de recursos físicos disponíveis para a transmissão de dados. Por conseguinte, na prática pode ser tal que a taxa de código de transmissão seja diferente da realimentação de taxa de código por realimentação CQI depois da remoção dos elementos de recurso utilizados, por exemplo, para a transmissão de sinal de referência.

[038] Por intercalação antes ou após a correspondência de taxa, dependendo da taxa de código, por exemplo, realimentada a partir do receptor em realimentação CQI, Os bits de paridade correspondentes à mesma palavra de código são distribuídos tanto quanto possível para que a perfuração não remova todos os bits de paridade correspondentes especialmente para taxas em que a perfuração se torna agressiva.

[039] Enquanto que para taxas de codificação inferiores à taxa de código mãe, o intercalador atua após o bloqueio de correspondência de taxa para garantir uma distribuição uniforme de erros de rajadas tirando partido do maior comprimento de bloco obtido após correspondência de taxa. Consequentemente se obtém um melhor desempenho que afetará o número máximo de usuários e / ou fluxos que podem ser suportados simultaneamente no sistema de comunicação. Por isso, o número de fluxos e / ou usuários que podem ser multiplexados simultaneamente no mesmo recurso de rádio é melhorado em comparação com as soluções convencionais e, por conseguinte, satisfazer o requisito de conectividade massiva é proporcionado pela presente solução.

[040] De acordo com uma concretização do primeiro aspecto o referido processador compreende uma Distribuição de Baixa Densidade, LDS, intercalador de matriz para intercalar pelo menos a referida palavra de código mãe ou palavra de código estendida. O intercalador de matriz de LDS é um intercalador retangular e, portanto, tem a vantagem de ser um intercalador muito simples de realizar / implementar em um transmissor.

[041] De acordo com esta concretização, o intercalador de matriz de LDS pode ser configurado para aplicar permutação de coluna em elementos de matrizes de intercalador. A permutação de colunas romperá ainda mais o comportamento de erro de rajada dos erros, conduzindo assim a um desempenho ainda melhor e aumentando o número de fluxos de dados multiplexados ou o número de usuários no sistema.

[042] De acordo com esta concretização, o tamanho de intercalador de matriz de LDS pode ser adaptado a diferentes taxas de código associadas a diferentes fluxos de bits de informação para transmissão. A vantagem é a possibilidade de suportar usuários ou fluxos de dados com taxas de código diferentes levando a tamanhos de matriz de intercalador diferentes juntos em transmissões simultâneas.

[043] De acordo com esta concretização o intercalador da matriz de LDS pode ser configurado para adicionar bits fictícios à referida palavra de código abreviada ou estendida de modo que um comprimento de palavra de código da referida palavra de código abreviada ou estendida é um múltiplo do número de colunas de uma matriz intercaladora. Isto fará com que seja mais simples implementar o intercalador no presente método. Outra vantagem desta concretização é que apenas um intercalador com tamanho de matriz fixo necessita de ser utilizado para intercalar múltiplos fluxos de bits de informação com taxas de código diferentes.

[044] De acordo com uma concretização o referido dispositivo transmissor compreende um Acesso Múltiplo por Divisão de Código, CDMA, transmissor, um HSDPA, (protocolo de telefonia móvel, também chamado 3.5G) transmissor, ou uma Multi-portadora, MC, transmissor CDMA adaptado para transmitir o referido sinal. A presente solução é bem adaptada e apresenta um desempenho muito bom com as técnicas de transmissão mencionadas.

[045] De acordo com concretização o transmissor CDMA, HSDPA, ou MC-CDMA pode ser configurado para usar mais sequências de assinatura do que chips para transmissão ao transmitir o referido sinal. Este é, portanto, o caso de sobrecarga que permite mais usuários.

[046] De acordo com esta concretização, as sequências de assinatura podem ser sequências de assinaturas esparsas. Desta forma, um detector computacionalmente atraente poderia ser usado no receptor.

[047] De acordo com uma concretização do primeiro aspecto o referido dispositivo transmissor compreende um transmissor de Múltipla Entrada Múltipla Saída, MIMO, transmissor configurado para transmitir o referido sinal. A presente solução é bem adaptada e apresenta um desempenho muito bom com a técnica de transmissão MIMO mencionada.

[048] De acordo com uma concretização do primeiro aspecto, o referido código de correção de erro pode ser um código turbo ou um código convolucional. Os códigos de correção de erros mencionados são bem adequados para a presente solução.

[049] Deve compreender-se que os presentes métodos podem ser modificados, mutatis mutandis, para corresponder totalmente a todas as concretizações do presente dispositivo transmissor e dispositivo receptor. Pelo menos as seguintes concretizações são abordadas na presente divulgação.

[050] De acordo com uma concretização do terceiro aspecto, as etapas de intercalação envolvem o uso de uma Distribuição de Baixa Densidade, LDS, intercalador de matriz para intercalar pelo menos a referida palavra de código mãe ou palavra de código estendida.

[051] De acordo com esta forma de implementação, as etapas de intercalação envolvem a aplicação da permutação de coluna em elementos de matrizes intercaladoras.

[052] De acordo com esta concretização, as etapas de intercalação envolvem adaptação do tamanho de intercalador de matriz de LDS a diferentes taxas de código associadas a diferentes fluxos de bits de informação para transmissão.

[053] De acordo com estas concretizações, as etapas de intercalação envolvem adicionar bits fictícios à referida palavra de código abreviada ou estendida de modo que um comprimento de palavra de código da referida palavra de código abreviada ou estendida é um múltiplo do número de colunas de uma matriz intercaladora.

[054] De acordo com uma concretização do terceiro aspecto, a etapa de transmissão envolve a utilização de um esquema de transmissão no grupo que compreende: Acesso Múltiplo por Divisão de Código, CDMA, Acesso de Pacote de Enlace Descendente de Alta Velocidade (HSDPA, protocolo de telefonia móvel, também chamado 3.5G) e Multi Carrier, MC-CDMA.

[055] De acordo com esta forma de implementação, a etapa de transmissão envolve a utilização de mais sequências de assinaturas do que chips para transmissão quando se transmite o referido sinal.

[056] De acordo com esta concretização, as sequências de assinatura podem ser sequências de assinaturas esparsas.

[057] De acordo com uma concretização do terceiro aspecto, a etapa de transmissão envolve a utilização de um esquema de transmissão Entrada Múltipla Saída Múltipla, MIMO.

[058] De acordo com uma concretização do tercei iro aspecto, o referido código de correção de erro é um código turbo ou um código convolucional.

[059] Deve notar-se que outras aplicações e vantagens da invenção serão evidentes a partir da descrição detalhada a seguir.

BREVE DESCRIÇÃO DOS DESENHOS

[060] Os desenhos anexos destinam-se a clarificar e explicar concretizações da presente invenção, nas quais: A Figura 1 mostra um diagrama de blocos do transmissor convencional no sistema de comunicação LDS; A Figura 2 mostra um diagrama de blocos de um receptor convencional em um sistema de comunicação LDS; A Figura 3 mostra um diagrama de blocos do transmissor no sistema de comunicação BI-LDS; A Figura 4 mostra um diagrama de blocos de um receptor no sistema de comunicação BI-LDS; A Figura 5 mostra um diagrama de blocos do transmissor em um sistema de comunicação BI-LDS com intercalador de bits LDS; A Figura 6 mostra um diagrama de blocos do sistema de comunicação BI-LDS quando vários fluxos de dados são sobrepostos; A Figura 7 mostra um diagrama de blocos do esquema de transmissão LDS incluindo intercaladores; A Figura 8 mostra um diagrama de blocos do esquema de recepção LDS incluindo intercaladores; A Figura 9 mostra eficiência espectral para taxa de código R = 0,4 - sistema codificado convolucionalmente; A Figura 10 mostra a eficiência espectral para a taxa de código R = 0,8 - sistema codificado convolucionalmente; Fig. A Figura 11 mostra eficiência espectral para taxa de código R = 0,1 - sistema codificado convolucionalmente; A Figura 12 ilustra uma concretização de um dispositivo transmissor; A Figura 13 ilustra uma concretização de um dispositivo receptor; A Figura 14 mostra um fluxograma de um método em um transmissor; e A Figura 15 mostra um fluxograma de um método em um receptor; e

DESCRIÇÃO DETALHADA

[061] Normalmente, a maioria dos códigos de correção de erros são projetados para proteger contra erros estatisticamente independentes. Por exemplo, tais erros ocorrem no canal de comunicação AWGN como consequência do ruído térmico da entrada do receptor e nos primeiros estágios RF. Em canais de desvanecimento, em vez disso, grandes variações de amplitude do sinal recebido cuja duração excede um número de intervalos de sinalização resulta em rajadas de símbolos de informação recebidos erroneamente. Devido a isso, os erros de bit no receptor não são estatisticamente independentes e, portanto, o código de correção de erro projetado para o canal AWGN não seria capaz de proteger eficazmente informações sobre os canais de comunicação de erro de rajada.

[062] Um método simples e eficaz para a correção de erro de bit em canais de erro de rajada é usar os códigos disponíveis projetados para o canal AWGN juntamente com um bloco funcional adicional, chamado intercalador de bits (canal), que executa permuta dos bits de cada (correspondida) palavra de código. A permuta inversa correspondente é realizada pelo desintercalador que opera no receptor. O desintercalador transforma uma rajada de erros em um padrão disperso de erros possivelmente abrangendo várias palavras de código. Nesse caso, o número de erros por palavra de código é reduzido, e assim a capacidade de correção de erro do esquema global é aumentada. No que diz respeito aos códigos convolucionais, o desintercalador de bits pode espalhar os erros de uma rajada em um intervalo mais amplo, tornando assim um padrão de erro não corrigível em um corrigível. Nestes casos, um bom intercalador de bits é tal que dois bits adjacentes no erro na palavra de código recebida são separados por uma grande distância após a desintercalação. Note-se que, no canal AWGN, desde que as amostras de ruído sejam estatisticamente independentes, o intercalador e o desintercalador não têm impacto no desempenho da ligação de um sistema sem LDS. Por conseguinte, o intercalador de bits de canal na Figura 1 é denotado como opcional. No último estágio da cadeia de transmissão, o estágio de Transmissão LDS (Tx) realiza a difusão e a transmissão simultânea de vários símbolos de informação.

[063] O receptor LDS convencional correspondente é mostrado na Figura 2. O demodulador BP-MUD gera valores suaves, isto é, Razões de Probabilidade de Log (LLR), dos bits codificados. Após a desintercalação (realizada apenas se houver uma operação de intercalação de bits no transmissor), as LLRs calculadas são alimentadas para o decodificador de correção de erros. O cálculo LLR no BP-MUD é feito uma vez que o processamento iterativo BP-MUD é concluído: utiliza as probabilidades estimadas finais de todos os símbolos possíveis a partir da constelação de modulação para cada canal de código, isto é, para cada assinatura.

[064] Em outras palavras, o desempenho de BP-MUD é determinado pelo desempenho da estimativa de símbolos de modulação transmitidos, o que significa que os bits dentro destes símbolos não são diretamente estimados.

[065] A partir das observações, as conexões entre cada chip e as variáveis de símbolo correspondentes permitem quase o desempenho de detecção de ML da sequência de n variáveis de símbolo transmitidas em um intervalo de transmissão LDS, mas ao mesmo tempo podem ser fonte de uma sequência relativamente longa de símbolos detectados erroneamente.

[066] Simulações numéricas confirmaram que isso acontece de fato, mesmo com altas Proporções Sinal-Ruído (SNRs) no receptor: Mesmo se o símbolo médio ou taxa de erro de bit é bastante baixo, após obter a média sobre um grande número de intervalos de transmissão LDS, A taxa de erro instantânea obtida como o número de símbolos detectados erroneamente em um único intervalo de transmissão LDS pode ser um tanto elevada; por vezes, mais de 50% de n símbolos de modulação transmitidos simultaneamente podem ser erroneamente detectados. Estes segmentos LDS detectados errôneos são seguidos por um grande número de segmentos corretos, o que torna a taxa de erro média global baixa. Esse comportamento de erro de rajada de LDS BP-MUD no canal AWGN parece ser seu inconveniente fundamental inerente.

[067] Quando a codificação de correção de erro está incluída na transmissão LDS, a palavra de código é modulada em um vetor de símbolos Ncws, onde normalmente Ncws »n. Portanto, a palavra de símbolos modulados tem de ser fragmentada em segmentos NLDS, cada um consistindo em n símbolos de modulação, de modo que:

se Ncws não for um número inteiro múltiplo de n, os bits de recheio Ncws - nNLDS são anexados à palavra de código.

[068] As rajadas de erro do LDS BP-MUD, que podem ocorrer após a recepção de alguns segmentos da palavra de código, mesmo no canal AWGN, resultam em rajadas de LLRs erradas que impedem a decodificação correta. Consequentemente, se compararmos o desempenho da transmissão LDS com o desempenho de um sistema de comunicação convencional no canal AWGN, quer sem a codificação de correção de erros, o desempenho da transmissão LDS não codificada é relativamente pior do que o da transmissão LDS codificada. Em outras palavras, o ganho SNR proporcionado pela codificação de correção de erro é menos pronunciado com a transmissão LDS do que com a transmissão normal.

[069] Para distribuir uniformemente os erros de símbolos gerados pelo LDS BP-MUD em um intervalo de recepção LDS dentro de um grande intervalo, tem sido proposto introduzir funções adicionais no transmissor e receptor LDS convencional. Essas funções são chamadas de intercalador LDS e desintercalador LDS. O esquema de transmissão resultante é denominado LDS com Intercalação de Bits (Bl-LDS), e os esquemas de transmissor e receptor correspondentes são mostrados nas Figuras 3 e 4.

[070] O intercalador LDS na Fig. 3 executa uma permuta dos bits codificados após a correspondência de taxa e / ou símbolos de modulação correspondentes de modo que os bits de informação transmitidos em cada um dos segmentos anteriormente mencionados da palavra de código sejam selecionados a partir de posições distantes na palavra de código original. No receptor na Figura 4, após a desintercalação, as rajadas de valores suaves estimados erroneamente são distribuídos uniformemente por toda a palavra de código. O desintercalador LDS na Figura 4 realiza desintercalação de valores de bit LLR obtidos após LDS BP-MUD.

[071] O intercalador proposto pode ser implementado como um intercalador de bits LDS especialmente concebido, seguido por um modulador como mostrado na Figura 5.

[072] O intercalador de bits LDS que maximiza a distância entre quaisquer dois bits codificados transmitidos em qualquer um dos intervalos de transmissão LDS correspondentes a diferentes segmentos de uma única palavra de código de correção de erro é o que será chamado de intercalador de bits de Distância Máxima Separável (MDS).

[073] O intercalador de bits MDS mapeia quaisquer dois bits vizinhos na palavra de código original em duas novas posições na palavra de código entrelaçada de modo que a distância mínima entre essas duas novas posições não pode ser maior. Em outras palavras, tal intercalador de bits LDS exibe uma propriedade que foi chamada de Separabilidade de Distância Máxima (MDS).

[074] O tipo MDS de intercalador de bits LDS pode ser implementado como uma matriz, como mostrado na matriz a seguir. O MDS pode ser descrito como uma matriz de tamanho NLDS x nM, sendo M o número de bits transmitidos em cada símbolo de modulação, onde a palavra de código inteira de bits NCWB = MNcws é escrita em sentido de coluna na matriz, então as linhas completas são lidas no transmissor LDS a intervalos de transmissão sucessivos.

esta estrutura é conhecida como intercalador retangular.

[075] No caso geral, vários fluxos de bits de informação são codificados, taxa combinada, intercalada e modulada. Diferentes fluxos de símbolos modulados resultantes são linearmente combinados ou sobrepostos usando a matriz de assinatura como mostrado na Figura 6. Neste caso, cada fluxo de bits de informação correspondente possivelmente a um usuário diferente poderia ser codificado utilizando uma taxa de código diferente.

[076] A presente solução refere-se a um dispositivo de transmissão e recepção para sistemas de comunicação sem fios e métodos correspondentes do mesmo.

[077] Com referência à Figura 12 o presente dispositivo transmissor 20 compreende um transceptor 25 configurado para receber pelo menos um fluxo de bits de informação. O dispositivo compreende ainda um processador 30 configurado para codificar pelo menos o referido fluxo de bits de informação utilizando pelo menos um código de correção de erros para obter pelo menos uma palavra de código mãe com uma taxa de código mãe RM. Se a taxa de código mãe RM for menor do que uma taxa de código de transmissão RTx, intercalar pelo menos a referida palavra de código mãe para obter uma palavra de código intercalada e comparar a referida palavra de código intercalada para obter uma palavra de código abreviada com uma taxa de código que é maior do que a RM do código-mãe. No entanto, se a taxa de código mãe RM não for menor do que uma taxa de código de transmissão RTx associada com pelo menos a referida taxa de palavra de código mãe corresponder com pelo menos a referida palavra de código mãe para obter uma palavra de código expandida e intercalar a referida palavra de código expandida, tendo uma taxa de código que é menor do que a taxa de código mãe RM. A palavra de código abreviada ou estendida é modulada de modo a obter símbolos modulados. O transceptor 25 está adicionalmente configurado para transmitir um sinal compreendendo os referidos símbolos modulados através de um canal de rádio do sistema de comunicação sem fios 10.

[078] Tal dispositivo transmissor 20 é como mencionado na Figura 12, em que o processador 30 recebe fluxos de bits de informação do transceptor 25 e os processa de acordo com a presente solução. Depois do processamento pelo processador 30 o transceptor 25 transmite um sinal que compreende símbolos modulados. As unidades mencionadas são mostradas na Figura 12.

[079] Alternativamente, o presente dispositivo transmissor 20 pode compreender unidades dedicadas para realizar a presente solução. Ou seja, o dispositivo transmissor 20 compreende neste caso: • Uma unidade de recepção para receber pelo menos um fluxo de bits de informação; • Uma unidade de codificação para codificar pelo menos a referida corrente de bits de informação utilizando pelo menos um código de correção de erro para obter pelo menos uma palavra de código mãe com uma taxa de código mãe RM, a unidade de codificação também pode ser chamada codificador; e • Unidade de decisão para decidir / determinar se a taxa de código mãe RM é menor ou não menor do que uma taxa de código de transmissão RTx associada pelo menos à referida palavra de código mãe, isto é, RM <RTx; • Unidades de intercalação e de correspondência de taxa para intercalar pelo menos uma palavra de código mãe para obter uma palavra de código intercalada, e corresponder à referida palavra de código intercalada, para obter uma palavra de código abreviada com uma taxa de código que é mais alta do que a taxa de código mãe RM; ou • Correspondência de taxas e unidades de intercalação de taxa de para corresponder pelo menos uma palavra de código mãe para obter uma palavra de código estendida, e intercalar a referida palavra de código estendida, tendo uma taxa de código que é inferior à taxa de código mãe RM; • Um modulador para modular a referida palavra de código abreviada ou estendida para obter símbolos modulados; e • Uma unidade transmissora para transmitir um sinal incluindo os referidos símbolos modulados através de um canal de rádio do sistema de comunicação sem fios 10.

[080] Um método correspondente em um dispositivo transmissor é mostrado na Figura 14. O presente método compreende as etapas de: receber pelo menos um fluxo de bits de informação; Codificação 110 de pelo menos o referido fluxo de bits de informação utilizando pelo menos um código de correção de erro para obter pelo menos uma palavra de código mãe tendo uma taxa de código mãe RM e se a taxa de código mãe RM for menor do que uma taxa de código de transmissão RTx; Intercalação de pelo menos uma palavra de código mãe para obter uma palavra de código intercalada, e corresponder à referida palavra de código intercalada, para obter uma palavra de código abreviada com uma taxa de código que é mais alta do que a taxa de código mãe RM 121; Se a taxa de código mãe RM não for menor do que uma taxa de código de transmissão RTx associada com pelo menos uma taxa de palavra de código mãe correspondendo com pelo menos a referida palavra de código mãe para obter uma palavra de código expandida e intercalar a referida palavra de código expandida, tendo uma taxa de código que é menor do que a taxa de código mãe RM 122.

[081] Modulação 130 da referida palavra de código abreviada ou estendida para obter símbolos modulados; Transmissão 140 de um sinal incluindo os referidos símbolos modulados através de um canal de rádio do sistema de comunicação sem fios 10.

[082] Com referência à Figura 13 o presente dispositivo receptor 40 compreende um receptor 45 configurado para receber um sinal que compreende símbolos modulados associados com pelo menos uma palavra de código abreviada ou estendida tendo uma taxa de código sobre um canal de rádio do sistema de comunicação sem fios 10. O dispositivo 40 compreende ainda um processador 50 configurado para demodular o referido sinal recebido. Se a taxa de código for maior do que uma taxa de código mãe RM de uma palavra de código mãe para a referida palavra de código abreviada ou estendida, o processador 50 reduz o referido sinal demodulado para obter uma correspondência diminuída do sinal demodulado e desintercalar o referido sinal demodulado de correspondência diminuída para obter a referida palavra de código mãe. Se a taxa de código não for maior do que uma taxa de código mãe RM de uma palavra de código mãe para a referida palavra de código abreviada ou estendida, o processador desintercalar o referido sinal demodulado para obter um sinal desintercalado demodulado e diminui a correspondência do referido sinal desintercalado e demodulado para obter a referida palavra de código mãe. A referida palavra de código mãe é finalmente decodificada para obter bits de informação associados com a referida palavra de código mãe.

[083] Tal dispositivo receptor é como mencionado mostrado na Figura 13, em que o receptor 45 recebe sinais de um transmissor descrito acima. Depois disso, o processador 50 processa sinais do receptor para obter os bits de informação. Além disso, o dispositivo receptor 40 pode (opcionalmente) incluir uma unidade de saída para encaminhar os bits de informação obtidos. As unidades mencionadas são mostradas na Figura 13.

[084] Alternativamente, o dispositivo receptor 40 pode compreender unidades dedicadas para realizar a presente solução. Ou seja, o dispositivo receptor 40 compreende neste caso: • Um receptor para a recepção de um sinal que compreende símbolos modulados associados à pelo menos uma palavra de código abreviada ou estendida tendo uma taxa de código sobre um canal de rádio do sistema de comunicação sem fios (10); • Um demodulador para demodular o referido sinal recebido; e • Uma unidade de decisão se a taxa de código for maior ou não maior do que uma taxa de código mãe RM de uma palavra de código mãe para a referida palavra de código abreviada ou estendida; • Unidades redutoras de correspondência e desintercaladoras para diminuir a correspondência do referido sinal demodulado para obter um sinal demodulado de correspondência diminuída e desintercalar o referido sinal demodulado de correspondência diminuída para obter a referida palavra de código mãe se a taxa de código for maior do que uma taxa de código mãe RM de uma palavra de código mãe para a referida palavra de código abreviada ou estendida; • Unidades redutoras de correspondência e desintercaladoras para desintercalar o referido sinal demodulado para obter um sinal demodulado desintercalado e diminuir a correspondência do o referido sinal demodulado desintercalado para obter a referida palavra de código mãe se a taxa de código não for maior do que uma taxa de código mãe RM de uma palavra de código mãe para a referida palavra de código abreviada ou estendida; e • Um decodificador para a decodificação da referida palavra de código mãe para obter bits de informação associados à referida palavra de código mãe.

[085] Um método correspondente em um dispositivo receptor é mostrado na Figura 15. O método compreende as etapas de: Receber 200 um sinal que compreende símbolos modulados associados a pelo menos uma palavra de código abreviada ou estendida tendo uma taxa de código RTx sobre um canal de rádio do sistema de comunicação sem fios 10; demodulando referido sinal recebido; e Se a taxa de código for maior do que uma taxa de código mãe RM de uma palavra de código mãe para a referida palavra de código abreviada ou estendida, diminuir a correspondência do referido sinal demodulado para obter uma correspondência diminuída do sinal demodulado e desintercalar o referido sinal demodulado de correspondência diminuída para obter a referida palavra de código mãe 221; Se a taxa de código não for maior do que uma taxa de código mãe RM de uma palavra de código mãe para a referida palavra de código abreviada ou estendida; desintercalar o referido sinal demodulado para obter um sinal desintercalado demodulado e reduzir correspondência do referido sinal desintercalado demodulado para obter a referida palavra de código mãe 222, e Decodificação 230 da referida palavra de código para obter bits de informação associados à referida palavra de código mãe.

[086] Assumindo que L é o tamanho dos bits de informação incluindo possíveis bits de CRC. A saída de um codificador de correção de erros (utilizando, por exemplo, um código convolucional) antes do algoritmo de correspondência de taxa contém N fluxos de paridade cada constituído por L bits.

[087] Para taxas de código de transmissão superiores à taxa de código mãe, os fluxos de paridade são perfurados seguindo um padrão de perfuração predefinido para corresponder à taxa de código de transmissão do canal de comunicação RTx. Para estas taxas de codificação quando ocorre a punção, se o intercalador for colocado antes da unidade de correspondência de taxa, a intercalação é realizada sobre um vetor de comprimento NL. Quando o intercalador é colocado depois da unidade de correspondência de taxa, a intercalação é realizada sobre um vetor mais curto de bits já perfurados.

[088] No primeiro caso, os bits de paridade intercalados correspondentes à mesma palavra de código serão distribuídos de forma mais uniforme e a perfuração não removerá a maior parte ou a totalidade deles. Isto levará a um melhor desempenho do sistema de comunicação. Quando a taxa de código é mais elevada, mais bits são perfurados e consequentemente os bits de paridade são mais impactados. Isto pode ser relacionado diretamente com a distância livre do código perfurado que determina em grande extensão o número de erros que poderiam ser corrigidos e consequentemente o desempenho do código resultante após perfuração e intercalação.

[089] A distância livre é definida como a distância ‘hamming’ mínima entre diferentes sequências codificadas. O valor da distância livre e a multiplicidade dela quando palavras de código com evento de erro curto são consideradas poderia ser usado como uma medida para projetar o melhor conjunto de unidades codificadoras, de correspondência de taxa e intercaladoras. Sabe-se que um código com maior distância mínima e menor multiplicidade de valor de distância mínima tem melhores capacidades de correção e, portanto poderia garantir um melhor desempenho. Portanto, uma maior distância livre e uma menor multiplicidade de distância livre para taxas de codificação mais altas do que a taxa de código mãe quando a intercalação é realizada antes da correspondência de taxa.

[090] Adicionalmente, para taxas de código muito baixas correspondendo a um bloco muito curto de bits de informação, se o intercalador for utilizado antes da correspondência de taxa, o tamanho da rajada pode exceder o comprimento do intercalador. Portanto, intercalador volta a ser insuficiente para quebrar a rajada de erros. Neste caso, usando o intercalador após o bloco de correspondência de taxa poderia ajudar o intercalador a executar em maior tamanho de bloco e tornar-se fácil quebrar a rajada de erros. Neste caso, é melhor intercalar a palavra de código repetida resultante, em vez de intercalar o bloco curto de bits de paridade. Na verdade, o tamanho da palavra de código após a correspondência de taxa é muito maior e os erros de rajada podem ser distribuídos ao longo da palavra de código resultante após a repetição. Esse comportamento também pode ser previsto usando a distância livre do código. Neste caso, esperou-se maior distância livre para o caso quando intercalador é usado após a taxa de correspondência.

[091] O diagrama de blocos de uma concretização do transmissor e do receptor está ilustrado na Figura 7 e Figura 8 para o caso onde há apenas um fluxo de bits de informação. O caso com mais fluxos de bits de informação é simples com base na explicação da Figura 6.

[092] Além disso, o intercalador de bits MDS poderia ser implementado como três intercaladores diferentes em cada um dos fluxos de paridade de saída ou poderia ser implementado como um único intercalador depois de concatenar três fluxos de paridade como mostrado na Figura 7 o que é óbvio.

[093] Nas concretizações na Figura 7 e 8, o intercalador e o desintercalador são do tipo matriz de LDS. Uma vantagem clara desta solução são as melhorias obtidas com o uso de intercaladores retangulares simples. Além disso, é pequeno o aumento da complexidade devido ao uso do par de intercaladores comutados em vez de um. Entretanto, deve-se ressaltar que os intercaladores de tipo retangular são uma escolha possível e que outros tipos de intercaladores podem representar uma boa escolha com a presente solução.

[094] Na Figura 7, é gerado um fluxo de bits de informação e em seguida CRC é adicionado ao fluxo de informação pelo bloco "CRC". Os bits de informação são enviados para o bloco "Codificador de correção de erros". O bloco "Intercalador de Bits LDS" executa intercalação se a Chave 1 estiver aberta. Se o Interruptor 1 estiver fechado, para as taxas de codificação descritas na presente solução, a intercalação não é realizada. Depois, a palavra de código é enviada para o bloco "Taxa de Código". Se, contudo, a Chave 2 estiver aberta, a intercalação é efetuada depois da correspondência de taxa. Se o Interruptor 2 for fechado com base no caso explicado na invenção, a intercalação no estágio não é realizada. Depois os bits são mapeados para símbolos quando são passados através do bloco "Modulação". O bloco "LDS Tx" executará o espalhamento e transmissão simultâneos de símbolos de informação.

[095] A Figura 8 mostra o receptor correspondente ao transmissor descrito na Figura7. O sinal ruidoso recebido é alimentado no bloco "LDS BP-MUD". Os bits temporários resultantes após LDS BP-MUD são então alimentados ao desintercalador LDS se a Chave 2 estiver aberta. Contudo, se a Chave 2 for fechada, seguindo as taxas de codificação explicadas no texto da presente descrição, os bits temporários não são intercalados e passados diretamente através do passo seguinte que é correspondência de taxa inversa no bloco de "correspondência de taxa inversa". Após a correspondência de taxa inversa se a Chave 1 estiver aberta, então a desintercalação LDS é realizada no bloco "Desintercalação" LDS. Se a Chave 1 estiver fechada, os bits transitórios resultantes após a correspondência da taxa inversa são enviados diretamente para o bloco "Decodificador de Correção de Erros". Após a decodificação, o CRC é executado para verificar se os bits transmitidos são corretamente recebidos ou não.

[096] Embora a solução proposta de acordo com esta concretização vise a contrariar a característica de rajada de erros de LDS, utilizando o esquema de intercalação e de correspondência proposto, melhorias também serão observadas na transmissão convencional graças à distância livre aumentada e diminuição da multiplicidade dos vizinhos mais próximos.

[097] No caso geral, a estrutura retangular do intercalador de bits LDS pode ser uma limitação pelo fato de restringir o tamanho da palavra de código para ser um múltiplo de certos fatores (por exemplo, o número de colunas da matriz de intercalador). Se isto acontecer, podem ser adicionados bits fictícios à palavra de código para tornar o comprimento da palavra de código um número inteiro múltiplo do número de colunas de intercalador de acordo com outra concretização.

[098] De acordo com uma concretização preferida, o LDS é ainda configurado para aplicar permutação de coluna em elementos de matrizes de intercalador do intercalador de matriz de LDS para quebrar mais a rajada de erros resultante. Nesse caso, as colunas do intercalador de matriz de LDS explicadas anteriormente são permutadas seguindo um padrão de permutação. O padrão de permutação associa um novo índice de coluna a cada um dos índices de coluna originais. Ao desintercalar, a operação inversa é realizada para recolher o número da coluna original usando o padrão de permutação que é comum ao transmissor ou receptor. O padrão de permutação pode ser calculado dinamicamente ou estaticamente, ou sinalizado.

[099] No esquema proposto, dependendo da taxa de código, pode-se colocar um intercalador antes ou depois do bloco de correspondência de taxa. Quando a taxa de codificação de transmissão é mais elevada do que a taxa de código mãe, o intercalador atua antes da correspondência de taxa para garantir que os bits de paridade perfurados que correspondem à mesma palavra de código não sejam todos removidos. Quando a taxa de codificação de transmissão é mais elevada do que a taxa de código mãe, o intercalador atua antes da correspondência de taxa para garantir que os bits de paridade perfurados que correspondem à mesma palavra de código não sejam todos removidos.

[0100] Existem duas chaves nesta concretização que são abertas ou fechadas como uma função da taxa de código de transmissão que são capturadas na Figura 7 e Figura 8. Para taxas de código de transmissão mais elevadas do que a chave número 1 da taxa de código mãe, mostrada como Chave 1, é aberta e a chave número dois, mostrada como Chave 2, é fechada. Por conseguinte, a intercalação é realizada antes da correspondência de taxas. Para taxas de código de transmissão baixas, a chave número um é fechada e a chave número dois é aberta. Portanto, a intercalação está agindo após a correspondência de taxa.

[0101] Consequentemente, quando, por exemplo, o segundo intercalador está ativo no transmissor, é realizada uma intercalação após a correspondência de taxa (chave dois aberta) no transmissor, o primeiro desintercalador também está ativo no receptor e a desintercalação é realizada antes da redução de correspondência (a chave dois no receptor está aberta).

[0102] Como mencionado anteriormente, uma indicação para a taxa de transmissão possível que o receptor pode suportar é enviada através de realimentação CQI do receptor para o transmissor. O transmissor baseado nesta indicação deriva a taxa de código de transmissão RTx que é a taxa de código que não é necessariamente igual à taxa de código indicada e é calculada considerando o número de elementos de recursos de dados na transmissão (remoção de elementos de recursos relacionados com pilotos na sub-rama). Caso resulte que esta taxa de código de transmissão seja igual à taxa de código mãe, então não há perfuração necessária no sistema. Se a perfuração não for utilizada, ambos os esquemas acima mencionados poderiam ser utilizados sabendo que a distância livre do intercalador seguida pela unidade de perfuração ou a unidade de perfuração inversa seguida pelo intercalador será a mesma resultando no mesmo desempenho. Por exemplo, pode-se intercalar primeiro antes da unidade de correspondência de taxa no transmissor. No receptor é efetuada primeiro a diminuição de correspondência e depois a intercalação.

[0103] A Figura 9, Figura 10 e Figura 11 ilustram a eficiência espectral de concretizações com esquemas LDS utilizando diferentes tipos de intercaladores. A comparação é realizada em termos de Eficiência Espectral (SE), definida como:

onde

está sendo o fator de sobrecarga do sistema, M é a ordem de modulação e BLER é a Taxa de Erro do Bloco. SE é medido em bits / seg / Hz. A taxa de codificação global é R = RCRCRC> onde RC = S / T é a taxa de código de canal e RCRC é a taxa do código CRC. S indica o tamanho da palavra de informação incluindo os bits CRC e T é o número de bits codificados. O BLER é estimado através da simulação de Monte Carlo para uma faixa de Proporção de Valores de Sinal para Ruído (SNR).

[0104] A essência SNR adotada aqui é a proporção

da energia do bit de informação para energia de ruído, onde

é a densidade espectral de potência bi-lateral do ruído. Foi escolhida para todas as simulações a matriz de assinatura com n x m = 12 x 24 que . ,. . . . corresponde a um fator de sobrecarga de.

[0105] No que diz respeito aos esquemas de codificação de canal, foi considerado um esquema especificado no padrão 3GPP LTE. Este esquema consiste em um código convolucional binário de alimentação para frente (feed-forward) de 64 estados com taxa de 1/3 e distância livre df = 15. Ele é codificado usando um codificador K = 7 de restrição de comprimento com geradores 133, 171, 165 8. A grade de código é terminada usando uma técnica de mordida de cauda. Para perfuração, tem-se usado a correspondência de taxa de memória temporária circular como por padrão LTE que é descrito no fundo.

[0106] Conforme especificado no padrão LTE, uma verificação CRC é anexada à palavra de informação antes da codificação para permitir a detecção de erros de descodificação residuais. No caso de codificação convolucional, o tamanho de paridade de CRC é PCRC = 16 bits. A taxa de código CRC resultante é

[0107] O conjunto de parâmetros utilizados nas simulações são apresentados na Tabela 1 a seguir.

Tabela 1: Parâmetros de simulação

[0108] Em todas as simulações, foi realizada a transmissão de uma palavra de informação de 5 bits em 240 elementos de recursos de tempo-frequência. Os bits codificados são modulados usando a modulação QPSK assim, levando em consideração o fator de sobrecarga, obteve-se um comprimento de palavra de código de 960 bits codificados. O conjunto de parâmetros adicionais utilizados nas simulações são apresentados na Tabela 1.

[0109] Figura 9 mostra a eficiência espectral para a taxa de código de transmissão 0,4. Mostra-se que o uso de um intercalador MDS antes da correspondência de taxa executa melhor em comparação com o caso em que o intercalador MDS é usado após a correspondência de taxa. A Figura 10 mostra eficiência espectral para a taxa de código de transmissão 0,8. Mostra-se que tendo o intercalador antes da correspondência de taxa tem mesmo um ganho maior nesta taxa, como esperado.

[0110] Para provar o comportamento observado, foi calculada a distância livre da unidade de intercalação de correspondência de taxa de codificador para as configurações correspondentes com ordens diferentes.

[0111] Em resumo, uma palavra de código pode ser representada como um caminho no diagrama em treliça (o caminho correto). Um evento de erro é um caminho em treliça que diverge do caminho correto em um determinado instante de tempo discreto t e re-merges no caminho correto em outro instante t + d. O comprimento do evento de erro é d passos treliça. Assumindo que o codificador convolucional tem o comprimento de restrição K e que o caminho correto é o caminho de zero total: O evento de erro mais curto tem comprimento K na treliça. Todas as palavras de código com um único evento de erro de comprimento K são geradas pelas palavras de informação com peso Hamming 1: '1000000...' E todos os seus deslocamentos circulares; O evento de erro com comprimento K + 1 é gerado pela palavra de informação '11000000 ...' e todos os seus deslocamentos circulares; O evento de erro com comprimento K + 2 é gerado pelas palavras de informação '101000000 ...' e '111000000...' e todos os seus deslocamentos circulares; O evento de erro com comprimento K + 3 é gerado pelas palavras de informação '10010000 ...', '10110000...' '11010000...', '11110000...' e todos os seus deslocamentos circulares; e assim por diante.

[0112] A correspondência da taxa de codificador correspondente a estas palavras de informação e contando os pesos de Hamming das palavras de código correspondentes dá os termos de ordem inferior da função de enumeração de peso, daí a distância livre e a sua multiplicidade. Para calcular a distância livre tem-se considerado alguns comprimentos (K, K + 1, K + 2 e K + 3).

[0113] A distância livre e a multiplicidade da distância livre para estes casos são mostradas na Tabela 2.

Tabela 2: Distância livre e sua multiplicidade para diferentes casos

[0114] É mostrado na Tabela 2 que para a taxa de código de transmissão 0,4 utilizando intercalador antes da correspondência de taxa dá uma distância livre maior do que utilizando o intercalador depois da correspondência de taxa que está em linha com o desempenho observado do código nesta taxa. De fato, o desempenho obtido é melhor quando o intercalador MDS é usado antes da correspondência de taxa.

[0115] Para a taxa de código de transmissão 0,8 quando se intercala antes ou depois da correspondência de taxa observa-se o mesmo valor de distância livre, mas a multiplicidade é inferior quando se usa intercalador antes da correspondência de taxa. Isso mostra que há menor número de vizinhos mais próximos para este caso e, portanto, um melhor desempenho poderia ser esperado. Isso está em linha com a curva de desempenho onde se tem um ganho quando se é usado o intercalador MDS antes da unidade de correspondência de taxa.

[0116] Pode-se ver na Fig.11 e na Tabela 1 que a taxa baixa e o tamanho fixo da palavra de código levam a usar uma palavra de informação muito curta. Como consequência, o intercalador colocado antes da unidade de correspondência de taxa prova ser insuficiente para quebrar o erro de rajada e o desempenho é grandemente afetado. Neste caso, é desejável ter um intercalador depois da unidade de correspondência de taxa.

[0117] A Tabela 3 resume as distâncias livres computadas e sua multiplicidade. Neste caso, a distância livre do código é a mesma para todos os casos, mas o número de vizinhos mais próximos, quando a intercalação é usada depois da correspondência de taxa é o menor que nos permite esperar o melhor desempenho.

Tabela 3: Distância livre e sua multiplicidade para diferentes casos

[0118] A presente solução pode ser utilizada com outros tipos de códigos de correção de erros, tais como códigos turbo e códigos convolucionais. Conforme explicado em informações de fundamentos, as unidades de correspondência de taxa e intercaladoras estão presentes para outro tipo de codificadores. Por exemplo, para o caso de código turbo a unidade de correspondência de taxa perfura bits de paridade resultantes de códigos turbo. Após a correspondência de taxas, os bits sistemáticos e os bits de paridade são intercalados independentemente. Por conseguinte, pode-se de modo semelhante realizar intercalação antes ou depois da correspondência de taxas com base na taxa de código de transmissão. No entanto, no caso da computação de código de turbo de distância livre é diferente devido à realimentação interna e intercalador interno. Isto não impedirá o fato do intercalador e a unidade de correspondência de taxa poderem ser comutados com taxas de codificação diferentes como explicado para o caso do código convolucional.

[0119] A presente solução pode ser utilizada, adicionalmente, para todos os casos onde espalhamento é usado no transmissor, tais como CDMA convencional, MC-CDMA, e Acesso de Pacote de Enlace Descendente de Alta Velocidade (HSDPA).

[0120] A presente solução pode ainda ser uma parte integrante das transmissões MIMO (Multiple Input Multiple Output = Entrada Múltipla Saída Múltipla). Na verdade, na transmissão MU-MIMO diferentes usuários ou fluxos de dados diferentes são linearmente combinados em conjunto no domínio espacial usando "precoders" (pré- codificadores) de transmissão específicos. Isto é semelhante ao LDS onde diferentes fluxos são linearmente combinados usando o transmissor LDS, com o transmissor LDS atuando no domínio de código. Portanto, a função e a estrutura da transmissão MU-MIMO é semelhante à do pré-codificador LDS. Consequentemente, a invenção é válida e bem adaptada para a instalação de MU-MIMO. Mais importante ainda, o uso do intercalador LTE após a unidade de correspondência de taxa que pode, potencialmente, aumentar a eficiência espectral do sistema.

[0121] Além disso, qualquer método de acordo com a presente solução pode ser implementado em um programa de computador, possuindo meios de código que, quando executados por meios de processamento, fazem com que os meios de processamento executem as etapas do método. O programa de computador está incluído em um meio legível por computador de um produto de programa de computador. O meio legível por computador pode compreender essencialmente qualquer memória, tal como uma ROM (Memória Somente para Leitura), uma PROM (Memória de Leitura Programável), uma EPROM (PROM apagável), uma memória Flash, uma EEPROM (PROM Apagável Eletricamente), ou uma unidade de disco rígido.

[0122] Além disso, o versado na técnica compreende que os presentes dispositivos (transmissor e receptor) compreendem as capacidades de comunicação necessárias na forma, por exemplo, de funções, meios, unidades, elementos, etc., para realizar a presente solução. Exemplos de outros meios, unidades, elementos e funções são: Processadores, memória, lógica de controle, codificadores, decodificadores, unidades de mapeamento, multiplicadores, unidades de decisão, unidades de seleção, interruptores, intercaladores, desintercaladores, moduladores, demoduladores, entradas, saídas, antenas, amplificadores, Unidade RX, unidade TX, DSPs, MSDs, codificador TCM, decodificador TCM, interfaces, protocolos de comunicação, etc., que são convenientemente dispostos em conjunto.

[0123] Especialmente, os processadores dos presentes dispositivos podem compreender, por exemplo, uma ou mais instâncias de uma Unidade Central de Processamento (CPU), uma unidade de processamento, um circuito de processamento, um processador, um Circuito Integrado Específico de Aplicação (ASIC), um microprocessador ou outra lógica de processamento que pode interpretar e executar instruções. A expressão "processador" pode assim representar um circuito de processamento compreendendo uma pluralidade de circuitos de processamento, tais como, por exemplo, algum, alguns ou todos os mencionados acima. O circuito de processamento pode ainda executar funções de processamento de dados para introdução, saída e processamento de dados que compreendem funções de armazenamento temporário de dados e controle de dispositivos, tais como controle de processamento de chamadas, controle de interface de usuário ou semelhante.

[0124] Finalmente, deve ser entendido que a presente invenção não se limita às concretizações descritas acima, mas também se relaciona e incorpora todas as concretizações dentro do escopo das concretizações independentes anexas.

Claims (17)

1. Dispositivo transmissor (20) para um sistema de comunicação sem fio (10), o dispositivo transmissor (20) compreendendo um transceptor (25) configurado para: receber pelo menos um fluxo de bits de informação; e caracterizado pelo fato de que ainda compreende um processador (30) configurado para: codificar o pelo menos um fluxo de bits de informação utilizando pelo menos um código de correção de erro para obter pelo menos uma palavra de código mãe tendo uma taxa de código mãe RM; e se a taxa de código mãe RM for menor do que uma taxa de código de transmissão RTx associada com a pelo menos uma palavra de código mãe, primeiramente intercalar a pelo menos uma palavra de código mãe para obter uma palavra de código intercalada, e segundamente corresponder à taxa da palavra de código intercalada, para obter uma palavra de código abreviada tendo uma taxa de código que seja maior do que a taxa de código mãe RM, se a taxa de código mãe RM não for menor do que uma taxa de código de transmissão RTx associada com a pelo menos uma palavra de código mãe, primeiramente corresponder à pelo menos uma palavra de código mãe para obter uma palavra de código estendida, e segundamente intercalar a palavra de código estendida, tendo uma taxa de código que é inferior à taxa de código mãe RM; modular a palavra de código abreviada ou estendida para obter símbolos modulados; em que o transceptor (25) é ainda configurado para transmitir um sinal compreendendo os símbolos modulados sobre um canal de rádio do sistema de comunicação sem fio (10); e em que a taxa de código mãe RM compreende uma razão de um número de bits de informação divididos por um número de bits codificados, e a taxa de código de transmissão RTx compreende uma razão de um número de bits de informação dividido por um número total de bits transmitidos sobre elementos de recurso usados para transmitir dados.

2. Dispositivo transmissor, de acordo com a reivindicação 1, caracterizado pelo fato de que o processador (30) compreende um intercalador de matriz de Distribuição de Baixa Densidade (LDS) para intercalar a pelo menos uma palavra de código mãe ou palavra de código estendida.

3. Dispositivo transmissor, de acordo com a reivindicação 2, caracterizado pelo fato de que o intercalador de matriz de LDS é configurado para aplicar permutação de coluna em elementos de matrizes intercaladoras.

4. Dispositivo transmissor, de acordo com a reivindicação 2 ou 3, caracterizado pelo fato de que o tamanho do intercalador de matriz de LDS é adaptado a diferentes taxas de código associadas a diferentes fluxos de bits de informação para transmissão.

5. Dispositivo transmissor, de acordo com qualquer uma das reivindicações 2 a 4, caracterizado pelo fato de que o intercalador de matriz de LDS é configurado para adicionar bits fictícios à palavra de código abreviada ou estendida de modo que um comprimento de palavra de código da palavra de código abreviada ou estendida é um múltiplo do número de colunas de uma matriz intercaladora.

6. Dispositivo transmissor, de acordo com a reivindicação 2, caracterizado pelo fato de que o intercalador de matriz de LDS é um intercalador retangular.

7. Dispositivo transmissor, de acordo com qualquer uma das reivindicações 1 a 6, caracterizado pelo fato de que o dispositivo transmissor (20) compreende um transmissor de Código de Divisão de Acesso Múltiplo (CDMA), um transmissor de Acesso de Pacote em Enlace Descendente de Alta Velocidade (HSDPA), ou um transmissor Multi-Portadora de CDMA (MC-CDMA), adaptado para transmitir o sinal.

8. Dispositivo transmissor, de acordo com a reivindicação 7, caracterizado pelo fato de que o transmissor CDMA, HSDPA, ou MC-CDMA é configurado para usar mais sequências de assinatura do que chips para transmissão quando transmitindo o sinal.

9. Dispositivo transmissor, de acordo com a reivindicação 8, caracterizado pelo fato de que as sequências de assinatura são sequências de assinatura esparsas.

10. Dispositivo transmissor, de acordo com qualquer das reivindicações 1 a 9, caracterizado pelo fato de que o código de correção de erro é um código turbo ou um código convolucional.

11. Dispositivo receptor (40) para um sistema de comu-nicação sem fio (10) caracterizado pelo fato de que o dispositivo receptor (40) compreende um receptor (45) configurado para: receber um sinal que compreende símbolos modulados associados a pelo menos uma palavra de código abreviada ou estendida tendo uma taxa de código sobre um canal de rádio do sistema de comunicação sem fio (10); e ainda compreendendo um processador (50) configurado para: demodular o sinal recebido para obter um sinal demodulado; e se a taxa de código for maior do que uma taxa de código mãe RM de uma palavra de código mãe para a palavra de código abreviada ou estendida, primeiramente reduzir correspondência do sinal demodulado para obter um sinal demodulado de correspondência diminuída, e segundamente desintercalar o sinal demodulado de correspondência diminuída para obter a palavra de código mãe, se a taxa de código não for maior do que uma taxa de código mãe RM de uma palavra de código mãe para a palavra de código abreviada ou estendida, primeiramente desintercalar o sinal demodulado para obter um sinal demodulado desintercalado, e segundamente reduzir a correspondência do sinal demodulado desintercalado para obter a palavra de código mãe; e decodificar a pelo menos uma palavra de código para obter bits de informação associados à palavra de código mãe; em que a taxa de código mãe RM compreende uma razão de um número de bits de informação divididos por um número de bits codificados, e a taxa de código compreende uma razão de um número de bits de informação dividido por um número total de bits transmitidos sobre elementos de recurso usados para transmitir dados.

12. Método de transmissão em um sistema de comunicação sem fio (10), caracterizado pelo fato de que compreende as etapas de: receber (100) pelo menos um fluxo de bits de informação; codificar (110) o pelo menos um fluxo de bits de informação ao usar pelo menos um código de correção de erro para obter pelo menos uma palavra de código mãe tendo uma taxa de código mãe RM; e se a taxa de código mãe RM for menor do que uma taxa de código de transmissão RTx, primeiramente intercalar a pelo menos uma palavra de código mãe para obter uma palavra de código intercalada, e segundamente corresponder à taxa da palavra de código intercalada, para obter uma palavra de código abreviada tendo uma taxa de código que seja maior do que a taxa de código mãe RM (121), se a taxa de código mãe RM não for menor do que uma taxa de código de transmissão RTx associada com a pelo menos uma palavra de código mãe, primeiramente corresponder à pelo menos uma palavra de código mãe para obter uma palavra de código estendida, e segundamente intercalar a palavra de código estendida, tendo uma taxa de código que é inferior à taxa de código mãe RM (122); modular (130) a palavra de código abreviada ou estendida para obter símbolos modulados; e transmitir (140) um sinal compreendendo os símbolos modulados sobre um canal de rádio do sistema de comunicação sem fio (10); em que a taxa de código mãe RM compreende uma razão de um número de bits de informação divididos por um número de bits codificados, e a taxa de código de transmissão RTx compreende uma razão de um número de bits de informação dividido por um número total de bits transmitidos sobre elementos de recurso usados para transmitir dados.

13. Método de transmissão, de acordo com a reivindicação 12, caracterizado pelo fato de que compreende uma etapa de intercalar a pelo menos uma palavra de código mãe ou palavra de código estendida por um intercalador de matriz de Distribuição de Baixa Densidade (LDS).

14. Método de transmissão, de acordo com a reivindicação 13, caracterizado pelo fato de que compreende uma etapa de aplicar permutação de coluna em elementos de matrizes intercaladoras.

15. Método de transmissão, de acordo com a reivindicação 13 ou 14, caracterizado pelo fato de que compreende uma etapa de adaptar o tamanho do intercalador de matriz de LDS para diferentes taxas de código associadas a diferentes fluxos de bits de informação para transmissão.

16. Método de transmissão, de acordo com qualquer uma das reivindicações 13 a 15, caracterizado pelo fato de que compreende uma etapa de adicionar bits fictícios à palavra de código abreviada ou estendida de modo que um comprimento de palavra de código da palavra de código abreviada ou estendida é um múltiplo do número de colunas de uma matriz intercaladora.

17. Método de recepção em um sistema de comunicação sem fio (10), caracterizado pelo fato de que compreende as etapas de: receber (200) um sinal compreendendo símbolos modulados associados a pelo menos uma palavra de código abreviada ou estendida tendo uma taxa de código sobre um canal de rádio do sistema de comunicação sem fio (10); demodular (210) o sinal recebido para obter um sinal demodulado; e se a taxa de código for maior do que uma taxa de código mãe RM de uma palavra de código mãe para a palavra de código abreviada ou estendida, primeiramente reduzir correspondência do sinal demodulado para obter um sinal demodulado de correspondência diminuída, e segundamente desintercalar o sinal demodulado de correspondência diminuída para obter a palavra de código mãe (221), se a taxa de código não for maior do que uma taxa de código mãe RM de uma palavra de código mãe para a palavra de código abreviada ou estendida, primeiramente desintercalar o sinal demodulado para obter um sinal demodulado desintercalado, e segundamente reduzir a correspondência do sinal demodulado desintercalado para obter a palavra de código mãe (222); e decodificar (230) a palavra de código para obter bits de informação associados à palavra de código mãe; e em que a taxa de código mãe RM compreende uma razão de um número de bits de informação divididos por um número de bits codificados, e a taxa de código compreende uma razão de um número de bits de informação dividido por um número total de bits transmitidos sobre elementos de recurso usados para transmitir dados.

Images