BR112019027688A2 - Método de codificação, método de decodificação, aparelho, aparelho de comunicação, terminal, estação de base, sistema de comunicação, mídia de armazenamento legível por computador, e produto de programa de computador - Google Patents
Método de codificação, método de decodificação, aparelho, aparelho de comunicação, terminal, estação de base, sistema de comunicação, mídia de armazenamento legível por computador, e produto de programa de computador Download PDFInfo
- Publication number
- BR112019027688A2 BR112019027688A2 BR112019027688-2A BR112019027688A BR112019027688A2 BR 112019027688 A2 BR112019027688 A2 BR 112019027688A2 BR 112019027688 A BR112019027688 A BR 112019027688A BR 112019027688 A2 BR112019027688 A2 BR 112019027688A2
- Authority
- BR
- Brazil
- Prior art keywords
- matrix
- column
- row
- sequence
- base
- Prior art date
Links
- 238000004891 communication Methods 0.000 title claims description 100
- 238000004590 computer program Methods 0.000 title claims description 6
- 239000011159 matrix material Substances 0.000 claims abstract description 742
- 230000000875 corresponding Effects 0.000 claims description 118
- 230000001131 transforming Effects 0.000 claims description 49
- 230000015654 memory Effects 0.000 claims description 36
- 238000003672 processing method Methods 0.000 claims description 6
- 230000003247 decreasing Effects 0.000 claims description 2
- 210000002683 Foot Anatomy 0.000 claims 4
- 241000282553 Macaca Species 0.000 claims 1
- 101710036441 ckk-1 Proteins 0.000 claims 1
- 235000015108 pies Nutrition 0.000 claims 1
- 125000003696 stearoyl group Chemical group O=C([*])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])[H] 0.000 claims 1
- 238000000034 method Methods 0.000 description 26
- 238000010586 diagram Methods 0.000 description 18
- 238000005553 drilling Methods 0.000 description 17
- 238000004364 calculation method Methods 0.000 description 13
- 239000000203 mixture Substances 0.000 description 11
- 238000004904 shortening Methods 0.000 description 9
- 239000006185 dispersion Substances 0.000 description 6
- 230000000051 modifying Effects 0.000 description 6
- 239000000835 fiber Substances 0.000 description 3
- 230000003287 optical Effects 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 3
- 241000256844 Apis mellifera Species 0.000 description 2
- 101710006481 Hsc70-2 Proteins 0.000 description 2
- 101710006969 PCM5 Proteins 0.000 description 2
- 101700009925 WNK1 Proteins 0.000 description 2
- 229940064770 Zmax Drugs 0.000 description 2
- 230000001174 ascending Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 102100015879 ADSL Human genes 0.000 description 1
- 101710034880 ADSL Proteins 0.000 description 1
- 101700051607 CALM2 Proteins 0.000 description 1
- 101700010927 CALM3 Proteins 0.000 description 1
- 240000003537 Ficus benghalensis Species 0.000 description 1
- 102100008702 MBD1 Human genes 0.000 description 1
- 108060005894 PCM1 Proteins 0.000 description 1
- 241000282941 Rangifer tarandus Species 0.000 description 1
- 241000625014 Vir Species 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006011 modification reaction Methods 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Abstract
Este pedido revela um método de codificação, um aparelho, um dispositivo de comunicações, e um sistema de comunicações. O método inclui: codificar uma sequência de bits de entrada usando uma matriz de verificação de paridade de baixa densidade (LDPC), em que a matriz LDPC é obtida com base em um fator de elevação Z e uma matriz de base, e a matriz de base inclui linha 0 a linha 6 e coluna 0 a coluna 16 em uma das matrizes mostradas nas Figura 3b-1 a Figura3b-8, ou a matriz de base inclui linha 0 a linha 6 e algumas colunas da coluna 0 à coluna 16 em qualquer matriz mostrada nas Figura 3b-1 a Figura 3b-8. O método de codificação, o aparelho, o dispositivo de comunicações, e o sistema de comunicações neste pedido podem suportar uma requisição de codificação para sequências de bits de informações com uma pluralidade de comprimentos.
Description
[0001] Modalidades do presente pedido se referem ao campo de comunicações e, em particular, a um método de processamento de informações e um aparelho de comunicação.
[0002] Um código de verificação de paridade de baixa densidade (LDPC) é um tipo de código de bloco linear caracterizado por matriz de verificação esparsa, e tem estrutura flexível e baixa complexidade de decodificação. Como um algoritmo de decodificação iterativo parcialmente paralelo pode ser usado na decodificação de uma palavra de código codificada em LDPC, o código LDPC tem uma taxa de transferência mais alta que um código Turbo convencional. O código LDPC pode ser usado como um código de correção de erros em um sistema de comunicação, para melhorar a confiabilidade e a utilização de potência na transmissão com base em canal. O código LDPC também pode ser amplamente utilizado em comunicações espaciais, comunicações por fibra ótica, sistemas de comunicação pessoal, circuito de assinante digital assimétrico (ADSL), dispositivos de gravação magnética e semelhantes. Atualmente, o código LDPC foi considerado um dos esquemas de codificação de canal nos sistemas de comunicação móvel de quinta geração (5G).
[0003] Em aplicações reais, matrizes LDPC com estruturas especiais diferentes podem ser usadas. Uma matriz LDPC H, tendo uma estrutura especial, pode ser obtida através de expansão (também chamada de elevação) de uma matriz de base de LDPC tendo uma estrutura de quase ciclo (QC). Um esquema de codificação usando matrizes de QC-LDPC é adequado para hardware com um alto grau de paralelismo e fornece uma taxa de transferência mais alta. A matriz de QC-LDPC pode ser projetada para ser adequada para codificação de canal.
[0004] Um esquema de codificação usando matrizes de QC-LDPC é adequado para hardware com um alto grau de paralelismo, e fornece uma taxa de transferência mais alta. A matriz de QC-LDPC pode ser projetada para ser adequada para codificação de canal.
[0005] Modalidades do presente pedido fornecem um método de processamento de informações, e um aparelho e sistema de comunicação, de modo a suportar codificação e decodificação de sequências de bits de informações com uma pluralidade de comprimentos.
[0006] De acordo com um primeiro aspecto, são fornecidos um método de codificação e um codificador. O codificador codifica uma sequência de entrada usando uma matriz de verificação de paridade de baixa densidade (LDPC).
[0007] De acordo com um segundo aspecto, são fornecidos um método de decodificação e um decodificador. O decodificador decodifica uma sequência de entrada usando uma matriz LDPC.
[0008] Em uma primeira implementação do primeiro aspecto ou do segundo aspecto, a matriz LDPC é obtida com base em um fator de elevação Z e em uma matíriz de base.
[0009] Com base na implementação anterior, uma matriz de base de um gráfico de base inclui um dos seguintes: a matriz de base inclui a linha O à linha 6, a coluna O à coluna 16 em uma das matrizes mostradas nas Figuras 3b-1 a 3b-8, ou a matriz de base inclui a linha O à linha 6, algumas colunas da coluna O à coluna 16 em uma das matrizes mostradas nas Figuras 3b-1 a 3b-8, ou a matriz de base é uma matriz obtida através da realização de transformação de linha/coluna na linha O à linha 6, coluna O à coluna 16 em uma das matrizes mostradas nas Figuras 3b-1 a 3b-8, ou a matriz de base é uma matriz obtida através da realização de transformação de linha/coluna na linha O à linha 6, algumas colunas da coluna O à coluna 16 em uma das matrizes mostradas nas Figuras 3b-1 a 3b-8.
[0010] Para suportar diferentes comprimentos de bloco de código, são necessários diferentes fatores de elevação Z para um código LDPC. Com base nas implementações anteriores, matrizes de base correspondentes a diferentes fatores de elevação Z são usadas com base nos diferentes fatores de elevação Z. Em algumas implementações, Z = a x 2), onde 0 < j<7 eae(23, 5,7,9,11,13,15).
[0011] Além disso, com base nas implementações anteriores, a matriz
LDPC pode ser obtida com base em um fator de elevação Z e em uma matriz Hs que é obtida por deslocamento da matriz de base anterior. Alternativamente, a matriz LDPC pode ser obtida com base em um fator de elevação Z e em uma matriz que é obtida através da realização de transformação de linha/coluna em uma matriz Hs, e Hs é obtida por deslocamento da matriz de base anterior. O deslocamento da matriz de base anterior pode ser aumentar ou diminuir um valor de desvio maior que ou igual a O em uma ou mais colunas por um deslocamento.
[0012] O gráfico de base e a matriz de base da matriz LDPC nas implementações anteriores podem satisfazer um requisito de desempenho de blocos de código de uma pluralidade de comprimentos de bloco.
[0013] O fator de elevação Z pode ser determinado pelo codificador ou decodificador com base no comprimento K da sequência de entrada, ou pode ser determinado por outro dispositivo e fornecido ao codificador ou decodificador como parâmetro de entrada. Opcionalmente, a matriz LDPC pode ser obtida com base no fator de elevação Z obtido e em uma matriz de base correspondente ao fator de elevação Z.
[0014] Em uma segunda implementação do primeiro aspecto ou do segundo aspecto, a matriz LDPC é obtida com base no fator de elevação Z e no parâmetro (s) da matriz LDPC.
[0015] Os parâmetros da matriz LDPC podem incluir um índice de linha, um índice de coluna de uma coluna na qual um elemento diferente de zero está localizado, e um valor de desvio do elemento diferente de zero. Os parâmetros são armazenados em maneiras como a linha O à linha 6 em uma da Tabela 2 e 3b-1 à Tabela 3b-8. Os parâmetros da matriz LDPC podem adicionalmente incluir um peso de linha. Locais de elementos diferentes de zero em colunas estão em uma correspondência de um-para-um com valores de desvio dos elementos diferentes de zero.
[0016] Para um dispositivo de comunicação em um lado de transmissão, a codificação de uma sequência de entrada usando uma matriz LDPC pode incluir: codificar a sequência de entrada usando uma matriz LDPC correspondente ao fator de elevação Z; ou codificar uma sequência de entrada usando uma matriz que é obtida por realizar transformação de linha/coluna em uma matriz LDPC correspondente ao fator de elevação Z. A transformação de linha/coluna neste pedido significa transformação de linha, transformação de coluna ou transformação de linha e transformação de coluna.
[0017] Para um dispositivo de comunicação no lado de recepção, a decodificação de uma sequência de entrada usando uma matriz LDPC pode incluir: decodificar a sequência de entrada usando uma matriz LDPC correspondente ao fator de elevação Z; ou decodificar a sequência de entrada usando uma matriz que é obtida por realizar transformação de linha/coluna em uma matriz LDPC correspondente ao fator de elevação Z. A transformação de linha/coluna neste pedido significa transformação de linha, transformação de coluna ou transformação de linha e transformação de coluna.
[0018] Em uma possível implementação, uma matriz LDPC pode ser armazenada, e a matriz LDPC é usada para codificar a sequência de entrada, ou uma matriz LDPC que pode ser usada para codificação é obtida por realizar transformação (transformação de linha/coluna) ou elevação com base na matriz LDPC.
[0019] Em outra possível implementação, um parâmetro ou parâmetros podem ser armazenados, e uma matriz LDPC usada para codificação ou decodificação pode ser obtida com base no parâmetro, de modo que a sequência de entrada possa ser codificada ou decodificada com base na matriz LDPC. O parâmetro ou parâmetros incluem pelo menos um dos seguintes: um gráfico de base, uma matriz de base, uma matriz transformada obtida através da realização de transformação de linha/coluna em um gráfico de base ou uma matriz de base, uma matriz de elevação com base em um gráfico de base ou uma matriz de base, um valor de desvio de um elemento diferente de zero em uma matriz de base, ou qualquer parâmetro usado para obter a matriz LDPC.
[0020] Ainda em outra possível implementação, a matriz de base da matriz LDPC pode ser armazenada em uma memória.
[0021] Em ainda outra possível implementação, o gráfico de base da matriz LDPC pode ser armazenado em uma memória, e o valor de desvio do elemento diferente de zero na matriz de base da matriz LDPC pode ser armazenado na memória.
[0022] Ainda em outra possível implementação, o parâmetro da matriz LDPC é armazenado em uma memória em maneiras como Tabela 2 ou Tabela 3b-1 à Tabela 3b-8, ou alguns grupos de elementos do parâmetro podem ser armazenados.
[0023] Com base nas implementações possíveis anteriores, em um projeto possível, pelo menos um de um gráfico de base e uma matriz de base usada para codificação ou decodificação LDPC são obtidos através da realização de transformação de linha ou transformação de coluna ou transformação de linha e transformação de coluna em pelo menos um do gráfico de base e a matriz de base da matriz LDPC.
[0024] De acordo com um terceiro aspecto, é fornecido um aparelho de comunicação. O aparelho de comunicação pode incluir módulos de software e/ou componentes de hardware configurados para executar os projetos de métodos anteriores.
[0025] Em um projeto possível, o aparelho de comunicação fornecido no terceiro aspecto inclui um processador e um componente transceptor. O processador e o componente transceptor podem ser configurados para realizar qualquer uma dentre as implementações possíveis do método de codificação ou do método de decodificação. O aparelho de comunicação pode ser um terminal, uma estação de base ou outro dispositivo de rede, e o componente transceptor do aparelho de comunicação pode ser um transceptor. O aparelho de comunicação pode ser um chip de banda base ou uma placa de banda base, e o componente transceptor do aparelho de comunicação pode ser um circuito de entrada/saída do chip de banda base ou da placa de banda base, e é configurado para receber/enviar um sinal de entrada/saída. Opcionalmente, o aparelho de comunicação pode adicionalmente incluir uma memória configurada para armazenar dados e/ou instruções.
[0026] Em uma implementação, o processador pode incluir o codificador de acordo com o primeiro aspecto e uma unidade de determinação. A unidade de determinação é configurada para determinar um fator de elevação Z necessário para codificar uma sequência de entrada. O codificador é configurado para codificar a sequência de entrada usando uma matriz LDPC correspondente ao fator de elevação Z.
[0027] Em outra implementação, o processador pode incluir o decodificador de acordo com o segundo aspecto e uma unidade de obtenção. À unidade de obtenção é configurada para obter um valor suave de um código LDPC e um fator de elevação Z. O decodificador é configurado para decodificar o valor suave do código LDPC com base em uma matriz de base Hs correspondente ao fator de elevação Z, para obter uma sequência de bits de informações.
[0028] De acordo com um quarto aspecto, é fornecido um aparelho de comunicação. O aparelho de comunicação inclui um ou mais processadores. Em um projeto possível, o um ou mais processadores configurados para realizar qualquer uma dentre as implementações possíveis do codificador de acordo com o primeiro aspecto. Em outro projeto possível, o codificador de acordo com o primeiro aspecto pode ser uma parte do processador. Além das funções do codificador de acordo com o primeiro aspecto, o processador pode implementar ainda outras funções. Em um projeto possível, o um ou mais processadores podem implementar funções do decodificador de acordo com o segundo aspecto. Em outro projeto possível, o decodificador de acordo com o segundo aspecto pode ser uma parte do processador.
[0029] Opcionalmente, o aparelho de comunicação pode adicionalmente incluir um transceptor e uma antena. Opcionalmente, o aparelho de comunicação pode adicionalmente incluir um componente para verificação de redundância cíclica de bloco de transporte (CRC), um componente para segmentação de bloco de código e verificação de CRC, um intercalador para intercalação, um modulador para processamento de modulação ou semelhantes. Em um projeto possível, as funções desses componentes podem ser implementadas usando o um ou mais processadores.
[0030] Opcionalmente, o aparelho de comunicação pode adicionalmente incluir um demodulador para uma operação de demodulação, um desintercalador para desintercalação, um componente para descorrespondência de taxa ou semelhantes. As funções desses dispositivos podem ser implementadas usando o um ou mais processadores.
[0031] De acordo com um quinto aspecto, uma modalidade do presente pedido fornece um sistema de comunicação. O sistema inclui o aparelho de comunicação de acordo com o terceiro aspecto.
[0032] De acordo com um sexto aspecto, uma modalidade do presente pedido fornece um sistema de comunicação. O sistema inclui um ou mais aparelhos de comunicação de acordo com o quarto aspecto.
[0033] Ainda de acordo com ainda outro aspecto, uma modalidade do presente pedido fornece uma mídia de armazenamento de computador. A mídia de armazenamento de computador armazena um programa e, quando o programa é executado, um computador é feito realizar os métodos descritos nos aspectos anteriores.
[0034] Ainda outro aspecto deste pedido fornece um produto de programa de computador incluindo uma ou mais instruções que, quando executadas por computador, fazem com que o computador realize os métodos de acordo com os aspectos anteriores.
[0035] De acordo com o método de processamento de informações, o aparelho, o dispositivo de comunicação e o sistema de comunicações nas modalidades do presente pedido, requisitos flexíveis de comprimento de código e taxa de código de um sistema podem ser satisfeitos em termos de desempenho de codificação e piso de erro.
[0036] A Figura 1 mostra exemplos de um gráfico de base, uma matriz de base e matrizes de permutação circular que são usados no código LDPC;
[0037] A Figura 2 é um diagrama estrutural esquemático de um gráfico de base que é usado no código LDPC;
[0038] A Figura 3a é um diagrama esquemático de um gráfico de base que é usado no código LDPC de acordo com uma modalidade do presente pedido;
[0039] A Figura 3b-1 é um diagrama esquemático de uma matriz de base de acordo com uma modalidade do presente pedido;
[0040] A Figura 3b-2 é um diagrama esquemático de outra matriz de base de acordo com uma modalidade do presente pedido;
[0041] A Figura 3b-3 é um diagrama esquemático de outra matriz de base de acordo com uma modalidade do presente pedido;
[0042] A Figura 3b-4 é um diagrama esquemático de outra matriz de base de acordo com uma modalidade do presente pedido;
[0043] A Figura 3b-5 é um diagrama esquemático de outra matriz de base de acordo com uma modalidade do presente pedido;
[0044] A Figura 3b-6 é um diagrama esquemático de outra matriz de base de acordo com uma modalidade do presente pedido;
[0045] A Figura 3b-7 é um diagrama esquemático de outra matriz de base de acordo com uma modalidade do presente pedido;
[0046] A Figura 3b-8 é um diagrama esquemático de outra matriz de base de acordo com uma modalidade do presente pedido;
[0047] A Figura 4 é um diagrama de desempenho fornecido por uma modalidade do presente pedido;
[0048] A Figura 5 é um fluxograma de um procedimento de processamento de informações de acordo com uma modalidade do presente pedido;
[0049] A Figura 6 é um fluxograma de um procedimento de processamento de informações de acordo com uma modalidade do presente pedido;
[0050] A Figura 7 é um diagrama de blocos simplificado de um aparelho de comunicação de acordo com uma modalidade do presente pedido; e
[0051] A Figura 8 é um diagrama de blocos de um sistema de comunicações de acordo com uma modalidade do presente pedido.
[0052] Para facilitar a compreensão, o seguinte descreve alguns termos usados neste pedido.
[0053] Neste — pedido, os termos "rede" e "sistema" são frequentemente utilizados de forma intercambiável, "aparelho" e "dispositivo" são frequentemente utilizados de forma intercambiável, e "informações" e "dados" também são frequentemente utilizados de forma intercambiável. Os significados desses termos são convencionalmente entendidos. Um "aparelho de comunicação" pode se referir a um chip (por exemplo, um chip de banda base, um chip de processamento de sinal digital ou um chip de propósito geral), um terminal, uma estação de base ou outros dispositivos de rede. Um terminal é um dispositivo com funções de comunicação. Um terminal pode ser um dispositivo portátil, um dispositivo no veículo, um dispositivo vestível ou outros tipos de dispositivos que possuem funções de comunicação sem fio. Um terminal pode ser chamado por nomes diferentes em redes diferentes, como equipamento de usuário, estação móvel, unidade de assinante, estação, telefone celular, assistente digital pessoal, modem sem fio, dispositivo de comunicação sem fio, dispositivo portátil, computador laptop, conjunto de telefone sem fio, ou estação de circuito local sem fio. Para facilitar a descrição, esses dispositivos são referidos coletivamente como um terminal neste pedido. Uma estação de base (base station, BS) ou referida como dispositivo de estação de base é um dispositivo implantado em uma rede de acesso de rádio para fornecer funções de comunicação sem fio. A estação de base pode ser chamada por nomes diferentes em diferentes sistemas de acesso sem fio. Por exemplo, uma estação de base em uma rede de Sistema de Telecomunicações Móvel Universal (UMTS) é conhecida como NÓB. Uma estação de base em uma rede de evolução de longo prazo (LTE) é chamada de NóB evoluído (eNB ou eNodeB). Uma estação de base em uma rede de novo rádio (NR) é referida como um ponto de transmissão-recepção (TRP) ou um NóB de próxima geração (gNB). As estações de base em outras redes podem ser chamadas por outros nomes. Isso não é limitado no presente pedido.
[0054] As soluções técnicas nas modalidades do presente pedido são descritas abaixo com referência aos desenhos anexos.
[0055] Um código LDPC pode ser definido por uma matriz de verificação de paridade H. Em uma implementação, a matriz de verificação de paridade H para o código LDPC, também conhecida como matriz LDPC, é representada por uma matriz chamada gráfico de base, e cada elemento no gráfico de base representa uma matriz de dispersão (elevação) Z x Z. Z é um número inteiro positivo e é referido como um fator de elevação. Z também pode ser referido como tamanho de elevação ou semelhantes. O gráfico de base é usado para indicar locais de elementos zero e elementos diferentes de zero. Cada elemento diferente de zero no gráfico de base corresponde a um valor de desvio. A matriz de verificação de paridade H para o código LDPC pode ser obtida com base no gráfico de base e nos valores de desvio. Normalmente, um gráfico de base inclui m x n elementos de matriz (também chamados de entradas), e é representado por uma matriz de m linhas e n colunas. Um valor de cada elemento da matriz é O ou 1. Um elemento cujo valor é O é chamado de elemento zero, que corresponde a uma matriz nula de Z coluna x Z linha. Um elemento cujo valor é 1 é chamado de elemento diferente de zero, que corresponde a uma matriz de permutação circular de Z coluna x Z linha. Em outras palavras, cada elemento do gráfico de base representa ou uma matriz nula ou uma matriz de permutação circular. No exemplo de gráfico de base 10a mostrado na Figura 1, m=7 en=17,e o gráfico de base 10a tem uma estrutura de QC. Deve ser notado que, ao longo deste pedido, os índices de linha e índices de coluna do gráfico de base e matriz de base são numerados a partir de 0, e isso é apenas para facilitar a descrição. Por exemplo, o índice de coluna O representa uma primeira coluna em um gráfico de base ou uma matriz de base, O Índice de coluna 1 representa uma segunda coluna no gráfico de base ou na matriz de base, o índice de linha O representa uma primeira linha no gráfico de base ou na matriz de base, o índice de linha 1 representa uma segunda linha no gráfico de base ou na matriz de base e assim por diante.
[0056] Pode ser entendido que as linhas e as colunas podem ser numeradas alternativamente a partir de 1. Nesse caso, os índices de linha e os Índices de coluna mostrados nesta especificação são aumentados em 1 em conformidade. Por exemplo, se os índices de linha e índices de coluna são numerados a partir de 1, a coluna 1 representa uma primeira coluna no gráfico de base e a matriz, a coluna 2 representa uma segunda coluna no gráfico de base e a matriz, a linha 1 representa uma primeira linha no gráfico de base e a matriz, a linha 2 representa uma segunda linha no gráfico de base e uma matriz, e assim por diante.
[0057] Em outra implementação, uma matriz de base de m linhas e n colunas pode ser definida e às vezes é chamada de PCM (matriz de verificação de paridade). Por exemplo, qualquer matriz fornecida na Figura 3b-1 da Figura 3b-8 ou uma matriz incluindo algumas linhas e colunas em qualquer matriz na Figura 3b-1 da Figura 3b-8 é definida. Os elementos na matriz de base estão em uma correspondência de um-para-um com os elementos no gráfico de base. Um elemento zero no gráfico de base tem a mesma posição na matriz de base. Na matriz de base, um elemento zero pode ser representado por —1 ou "nulo". Uma localização de um elemento diferente de zero na linha i e coluna j, cujo valor é 1 no gráfico de base tem uma mesma posição na matriz de base, e o elemento diferente de zero é representado como Vij. Um valor de Vijna matriz de base pode ser definido por um sistema ou pode ser predefinido, ou Vi; pode ser obtido com base no valor de desvio Pi; de um elemento diferente de zero no gráfico de base e um fator de elevação Z. Pi; é um valor de desvio correspondente a um fator de elevação predeterminado ou particular Z. Pi; pode ser obtido com base em Z e Vir, Em uma implementação, Pij e Vij satisfazem o seguinte relacionamento:
Pij= mod (Vi, Z) onde i e j representam um índice de linha e um índice de coluna do elemento diferente de zero e indicam uma localização do elemento na matriz de base.
[0058] Nas modalidades deste pedido, às vezes a matriz de base também é referida como uma matriz de desvio do gráfico de base. A matriz de base pode ser obtida de acordo com o gráfico de base e o valor de desvio. Se um elemento na linha i e coluna j do gráfico de base tiver um valor 1 e um valor de desvio do elemento for Pi, onde Pi; é um número inteiro maior que ou igual a O, isso indica que o elemento pode ser substituído por uma matriz de permutação circular Z x Z correspondente a Pii, A matriz de permutação circular também pode ser referida como uma matriz de desvio. A matriz de permutação circular pode ser obtida por desviar circularmente uma matriz identidade Z x Z para a direita ou para a esquerda por P;ij vezes. Em uma implementação, Pij= mod (Vij, Z) onde Vi; é um valor na matriz de base, que corresponde a um elemento diferente de zero no gráfico de base. Às vezes, Vi;também pode ser chamado de valor de desvio, valor de desvio cíclico ou coeficiente de desvio. Vij pode ser, por exemplo, um valor de desvio correspondente a um fator de elevação máximo Zmax. Zmax É UM Valor máximo em um conjunto de valores de Z. Se o valor de um elemento da linha i e coluna j no gráfico de base for 0, o elemento poderá ser substituído por uma matriz nula Z x Z. Se um valor de um elemento na linha i e coluna j no gráfico de base for 1, o elemento pode ser substituído por uma matriz de permutação circular Z x Z com o valor de desvio de Piji, Dessa maneira, é obtida uma matriz de verificação de paridade H para o código LDPC. Z é um número inteiro positivo e pode ser referido como fator de elevação, tamanho de elevação ou semelhantes. Z pode ser determinado com base em um tamanho de bloco de código e um tamanho de dados de informações que são suportados por um sistema. Pode ser observado que, para um gráfico de base de m linhas x n colunas, um tamanho da matriz de verificação de paridade H para o código LDPC é (m x Z) linhas x (n x Z) colunas. Por exemplo, se o fator de elevação Z for 4, cada elemento zero será substituído por uma matriz nula do tamanho 4 x 4 (ver 11a da Figura 1). Se P2,3= 2, um elemento diferente de zero na linha 2 e coluna 3 da matriz de base é substituído por uma matriz de permutação circular 4x4 11dda Figura 1. A matriz 11d é obtida por desviar circularmente uma matriz identidade 4 x 4 11b para a direita duas vezes. Se P2,4= O, um elemento diferente de zero na linha 2 e coluna 4 é substituído pela matriz identidade 11b. Deve ser notado que este exemplo é meramente ilustrativo e não se destina a impor uma limitação.
[0059] O valor de P;; pode depender do fator de elevação Z. Para um elemento de 1 no gráfico de base, Pi; pode ser diferente para diferentes fatores de elevação Z. Uma matriz de base correspondente ao gráfico de base 10a é mostrado por 10b na Figura 1. Por exemplo, para um valor de 1 na linha 1 e coluna 3 no gráfico de base 10a, um valor de desvio correspondente Vi; na linha 1 e coluna 3 na matriz de base 10b é 27. O valor de Pij pode ser obtido de acordo com Pij= mod (Vi, Z). Desta maneira, um elemento na linha 1 e coluna 3 pode ser substituído por uma matriz de permutação circular que é obtida por desviar circularmente uma matriz identidade de tamanho Z x Z para a direita ou para a esquerda por Pi; vezes.
[0060] Geralmente, o gráfico de base ou a matriz de base para o código LDPC pode adicionalmente incluir p colunas da coluna de perfuração incorporada, onde p pode ser um número inteiro de O a 2. Essas colunas podem ser usadas na codificação, mas os bits de sistema codificados correspondentes às colunas de perfuração incorporada não são enviados. Nesse caso, uma taxa de código da matriz de base para o código LDPC satisfaz R = (n-m)/(n-p). Usando o gráfico de base 10a como exemplo, se houver duas colunas de perfuração incorporada, a taxa de código é (17—7)/(17-2) = 0,667, que é aproximadamente 2/3.
[0061] Um código LDPC usado em um sistema de comunicação sem fio é um código QC-LDPC. Uma parte de bit de paridade do código QC-LDPC possui uma estrutura bidiagonal ou uma estrutura tipo raptor. Isso pode simplificar a codificação e suportar repetição híbrida de redundância incremental. Um decodificador para o código QC-LDPC geralmente usa uma rede de desvio QC-LDPC (QSN), uma rede Banyan ou uma rede Benes, para obter informações de desvio circular.
[0062] Um gráfico de base 200 para o código QC-LDPC, que possui uma estrutura tipo raptor, é uma matriz de m linhas e n colunas. O gráfico de base 200 pode incluir cinco submatrizes A, B, C, D e E. Um peso de uma linha ou uma coluna de matriz é determinado pela quantidade de elementos diferentes de zero na linha ou na coluna. Um peso de uma linha (peso de linha) significa uma quantidade de elementos diferentes de zero em uma linha, e um peso de uma coluna (peso de coluna) significa uma quantidade de elementos diferentes de zero em uma coluna. O seguinte é mostrado no gráfico de base 200 da Figura 2:
[0063] A submatriz A é uma matriz de ma linhas e na colunas, e um tamanho da submatriz A é ma x na. Cada coluna corresponde a Z bits de sistema no código LDPC, e um bit de sistema às vezes é chamado de bit de informações.
[0064] A submatriz B é uma matriz de ma linhas e ma colunas, e um tamanho da submatriz B é ma x ma. Cada coluna corresponde a Z bits de paridade no código LDPC. A submatriz B inclui uma submatriz B' tendo uma estrutura bidiagonal e uma coluna de matriz cujo peso de coluna é 3 (coluna de peso-3 para abreviar). A coluna de peso-3 pode estar localizada no lado esquerdo da submatriz B', como mostrado por 20a na Figura 2. A submatriz B pode adicionalmente incluir uma ou mais colunas de matriz cujos pesos de coluna são 1 (coluna de peso-1 para abreviar). 20b e 20c da Figura 2 são exemplos de localizações possíveis das colunas de peso-1.
[0065] Normalmente, uma matriz gerada com base na submatrizes A e B pode ser referida como uma matriz de núcleo, que pode ser usada para suportar codificação de taxa de código alta.
[0066] A submatriz C é uma matriz nula, e um tamanho da submatriz C é ma x mo.
[0067] A submatriz E é uma matriz identidade, e um tamanho da submatriz E é mp X mo, onde mo= m- ma.
[0068] Um tamanho da submatriz D é mp x (na + ma) e geralmente pode ser usado para gerar bits de paridade de taxa de código baixa.
[0069] Como as submatrizes C e E possuem estruturas relativamente definidas, as estruturas das três submatrizes A, B e D são alguns dos fatores que afetam o desempenho da codificação/decodificação do código LDPC.
[0070] Pode ser entendido que o anterior descreve a estrutura do gráfico de base/matriz de base a partir de uma perspectiva de princípios. À divisão das submatrizes A, B, C, D, e E é meramente para facilitar a compreensão a partir do ponto de vista de princípios. Pode ser entendido que a divisão das submatrizes A, B, C, D e E não está limitada à maneira de divisão anterior. Em uma implementação, C é uma matriz nula, E é uma matriz identidade e estruturas de C e E são conhecidas. Portanto, uma matriz LDPC pode ser representada em uma forma simplificada sem usar todas as submatrizes A, B, C, De E. Por exemplo, a matriz LDPC pode ser representada de forma simplificada pelas submatrizes A, B e D, pelas submatrizes A, B/ Ce D ou pelas submatrizes A, B, D e E. Em outra implementação, porque a submatriz B inclui uma ou mais colunas de peso-1, para a uma ou mais colunas de peso-1 na submatriz B, uma estrutura é relativamente definida. Portanto, a uma ou mais colunas de peso-1 não podem ser usadas para representar a matriz LDPC. Por exemplo, a submatriz A, algumas colunas na submatriz B, e as colunas correspondentes na submatriz D podem ser usadas para representar a matriz LDPC. Quando uma matriz LDPC com a estrutura tipo raptor é usada para codificação, uma possível implementação é que a parte da matriz incluindo as submatrizes A e B, ou seja, uma matriz principal, pode ser usada primeiro na codificação para obter um ou mais bits de paridade correspondentes à submatriz B. Em seguida, toda a matriz LDPC é usada na codificação para obter um ou mais bits de paridade correspondentes à submatriz E. Como a submatriz B pode incluir uma submatriz B' com estrutura bidiagonal e uma ou mais colunas de peso-1, durante a codificação, os bits de paridade correspondentes à submatriz B' podem ser obtidos primeiro, e os bits de paridade correspondentes às colunas de peso-1 podem então ser obtidos.
[0071] Um exemplo de um esquema de codificação é fornecido abaixo. Partindo do princípio de que a matriz de núcleo incluindo as submatrizes AeB é Hcore. Uma última linha e uma última coluna da Hceore são removidas. Em outras palavras, uma coluna de peso-1 e uma linha na qual o elemento diferente de zero na coluna de peso-1 está localizado são removidas da Hcore para obter uma matriz Hcoreua. Os bits de paridade que fazem parte da Heoreduai São representados como He = [He He2], onde He é uma coluna de peso-3 e He2 tem uma estrutura bidiagonal. De acordo com uma definição da matriz LDPC, Hcore- dual. [SPe]! = O, onde S é uma sequência de entrada e é representada por um vetor de bits de informações, Pe é um vetor de bits de paridade e [SPe]" representa uma matriz transposta formada pela sequência de entrada S e Pe Portanto, os bits de paridade correspondentes a Hcore-duar podem ser primeiro calculados com base na sequência de entrada S e Hoore-dual, onde a sequência de entrada S inclui todos os bits de informações. Então, os bits de paridade correspondentes à uma ou mais colunas de peso-1 na submatriz B são calculados com base nos bits de paridade correspondentes à Hceore-dual E Na sequência de entrada S. Nesse caso, todos os bits de paridade correspondentes à submatriz B podem ser obtidos. Os bits de paridade correspondentes à submatriz E são obtidos codificando a submatriz D com base na sequência de entrada S e os bits de paridade correspondentes à submatriz B, para obter todos os bits de informações e todos os bits de paridade. Esses bits constituem uma sequência codificada, nomeadamente, uma palavra de código LDPC.
[0072] O código LDPC pode adicionalmente incluir uma operação de encurtamento (shortening) ou uma operação de perfuração na sequência codificada. Os bits encurtados ou bits perfurados não são enviados.
[0073] O encurtamento é geralmente realizado a partir do último bit dos bits de informações, e pode ser realizado de maneiras diferentes. Por exemplo, se uma quantidade de bits encurtados for so, os últimos so bits na sequência de entrada S podem ser configurados como bits conhecidos, por exemplo, definidos para O, nulo ou outro valor, para obter uma sequência de entrada S'. Em seguida, a sequência de entrada S' é codificada usando uma matriz LDPC. Para outro exemplo, os últimos bits (so mod Z) na sequência de entrada S podem, alternativamente, ser definidos como bits conhecidos, por exemplo, definidos como zero, nulo ou algum outro valor, para obter uma sequência de entrada S'. As últimas |so/Z| colunas na submatriz A são deletadas para obter uma matriz LDPC H', e a sequência de entrada S' é codificada utilizando a matriz LDPC H'; ou as últimas |so/Z| colunas na submatriz A não participam na codificação da sequência de entrada S'. Após a codificação, os bits encurtados não são enviados.
[0074] A perfuração pode ser realizada no bit (s) de perfuração incorporada ou no bit (s) de paridade na sequência de entrada. Bit (s) de paridade de perfuração é/são geralmente realizados a partir do último bit nos bits de paridade. Alternativamente, bit (s) de paridade de perfuração pode ser realizado de acordo com uma ordem de perfuração predefinida do sistema. Uma possível implementação é a seguinte: A sequência de entrada é codificada primeiro e, em seguida, os últimos p bits nos bits de paridade é/são selecionados com base em uma quantidade p de bits que precisam ser perfurados, ou p bits é/são selecionados com base na ordem de perfuração predefinida do sistema. Os p bits não é/são enviados. Em outra possível implementação, alternativamente, p colunas em uma matriz que correspondem aos bits perfurados e p linhas nas quais os elementos diferentes de zero nas colunas estão localizados podem ser determinadas. Essas linhas e colunas não participam da codificação, e nenhum bit de paridade correspondente é gerado.
[0075] Deve ser notado que a implementação de codificação aqui descrita é meramente um exemplo, e outras implementações de codificação conhecidas por um especialista na técnica podem, alternativamente, ser usadas com base no gráfico de base e/ou na matriz de base fornecida nas modalidades deste pedido. Isso não é limitado neste pedido. A decodificação neste pedido pode ser realizada em uma pluralidade de métodos de decodificação, por exemplo, um método de decodificação de soma mínima (MS) ou um método de decodificação de propagação de opinião. O método de decodificação de MS às vezes é chamado de método de decodificação de MS de Inundação. Por exemplo, a sequência de entrada é inicializada e o processamento da iteração é realizado. A detecção de decisão difícil é executada após a iteração, e uma verificação é realizada em um resultado de decisão difícil. Se um resultado de decodificação satisfaz uma equação de verificação, a decodificação é bem- sucedida, a iteração é encerrada e o resultado da decisão será emitido. Se o resultado da decodificação não atender à equação de verificação, o processamento da iteração será executado novamente dentro de uma quantidade máxima de iterações. Se uma verificação ainda não for aprovada quando a quantidade máxima de iterações for atingida, a decodificação falha. Um princípio da decodificação de MS é entendido por um especialista na técnica, e os detalhes não são aqui descritos.
[0076] Deve ser notado que o método de decodificação aqui descrito é apenas um exemplo, e outros métodos de decodificação conhecidos por um especialista na técnica podem, alternativamente, ser usados com base no gráfico de base e/ou na matriz de base fornecida neste pedido. O método de decodificação não é limitado neste pedido.
[0077] Uma palavra de código LDPC é obtida dependendo do projeto de um gráfico de base ou de uma matriz de base. Por exemplo, um limite superior de desempenho de um código LDPC pode ser determinado realizando a evolução de densidade no gráfico de base ou na matriz de base. Um piso de erro do código LDPC é determinado com base em um valor de desvio na matriz de base. O desempenho da codificação ou decodificação pode ser aprimorado e o piso de erro pode ser reduzido projetando adequadamente o gráfico de base ou a matriz de base. Nos sistemas de comunicação sem fio, o comprimento de código é flexível, por exemplo, 2560 bits ou 38400 bits. A Figura 3a mostra um exemplo de um gráfico de base para um código LDPC. As Figuras 3b-1 a 3b-8 mostram exemplos de matrizes de base correspondentes ao gráfico de base na Figura 3a. As matrizes de base podem satisfazer os requisitos de desempenho de uma pluralidade de comprimentos de bloco. Para facilitar a descrição e o entendimento, os índices de coluna e de linha são mostrados respectivamente no lado superior e no lado esquerdo em 3a e Figuras 3b-1 a 3b-8.
[0078] A Figura 4 é um diagrama de desempenho esquemático de um código LDPC mostrado na Figura 3a. No diagrama de desempenho mostrado na Figura 4, curvas de desempenho de codificação usando qualquer uma dentre as matrizes mostradas nas Figuras 3b-1 a 3b-8 são mostradas. A coordenada horizontal representa um comprimento de uma sequência de bits de informações em unidades de bits, e a coordenada vertical é uma taxa de sinal/ruído (Es/NO) para um símbolo necessária para atingir uma taxa de erro de bloco correspondente (BLER). Duas linhas de cada taxa de código correspondem a duas BLERs 0,01 e 0,0001. Para uma mesma taxa de código, 0,01 corresponde a uma curva superior e 0,0001 corresponde a uma curva inferior. Se as curvas forem suaves, isso indica que a matriz tem desempenho relativamente alto em casos de diferentes comprimentos de bloco.
[0079] A Figura 3a mostra um exemplo de um gráfico de base de um código LDPC. No gráfico de base da Figura 3a, os números de O a 51 na linha superior são índices de coluna e correspondem à coluna O à coluna 51 do gráfico de base, respectivamente. Os números de O a 41 na coluna mais à esquerda são índices de linha e correspondem à linha O à linha 41 do gráfico de base, respectivamente. Ou seja, o gráfico de base tem um tamanho de 42 linhas e 52 colunas.
[0080] Em uma implementação, uma combinação da submatriz Ae a submatriz B pode ser considerada como uma matriz de núcleo do gráfico de base para o código LDPC, e a matriz de núcleo pode ser usada para a codificação de taxa de código alta. Como mostrado na Figura 3a, uma matriz de 7 linhas e 17 colunas no canto superior do gráfico de base pode ser considerada a matriz principal do gráfico de base. A matriz principal inclui a submatriz A e a submatriz B. A submatriz A é uma matriz de 7 linhas e 10 colunas e é constituída pela linha O à linha 6 e coluna O à coluna 9 da matriz de base na Figura 3a. A submatriz B é uma matriz de 7 linhas e 7 colunas e é constituída pela linha 0 à lihha 6 e coluna 10 à coluna 16 da matriz de base na Figura 3a.
[0081] Em outra implementação, uma matriz constituída por 7 linhas e 14 colunas, ou uma matriz constituída por 7 linhas e 15 colunas, ou uma matriz constituída por 7 linhas e 16 colunas, no canto superior esquerdo no gráfico de base mostrado na Figura 3a, pode ser considerado como a parte principal. Por outras palavras, no gráfico de base mostrado na Figura 3a, uma matriz constituída pela linha O à linha 6 e coluna O à coluna 13 ou uma matriz constituída pela linha O à linha 6 e coluna O à coluna 14 ou uma matriz constituída pela linha O à linha 6 e coluna O à coluna 15, pode ser considerado como a parte principal. Correspondentemente, uma parte em qualquer uma dentre as matrizes mostradas nas Figuras 3b-1 a 3b-8 que corresponde a uma parte de núcleo no gráfico de base da Figura 3a pode, alternativamente, ser considerado como uma parte principal.
[0082] Em uma implementação, a submatriz A pode incluir uma ou mais colunas de perfuração incorporada. Por exemplo, a submatriz A pode incluir duas colunas de perfuração incorporada. Nesse caso, após a perfuração, uma taxa de código que pode ser suportada pela matriz principal é 2/3. A submatriz B pode incluir uma coluna de peso-1. Para ser específico, uma coluna de peso da primeira coluna na submatriz B é 3 (coluna 10 na matriz principal). Um peso de coluna da segunda coluna na submatriz B é 5 (coluna 11 na matriz principal). A segunda coluna à quarta coluna (coluna 11 à coluna 13 na matriz principal) e a linha O à linha 3 na submatriz B são de estrutura bidiagonal, onde os pesos de coluna da terceira coluna e da quarta coluna (coluna 12 e a coluna 13 na matriz de núcleo) são 2. A submatriz B inclui ainda três colunas de peso-1 (coluna 14 à coluna 16 na matriz de núcleo).
[0083] Em uma implementação, a submatriz A pode corresponder aos bits de sistema, às vezes também é chamada de bits de informações, e tem um tamanho de ma linhas e 10 colunas, onde ma = 5. A submatriz A é constituída por elementos da linha O à linha 4 e da coluna O à coluna 9 em um gráfico de base 30a na Figura 3a.
[0084] Em uma implementação, a submatriz B pode corresponder a bits de paridade e ter um tamanho de ma linhas e ma colunas. A submatriz B é constituída por elementos da linha O à linha 6 e da coluna 10 à coluna 16 no gráfico de base 30a na Figura 3a.
[0085] Para obter uma taxa de código flexível, a submatriz C, a submatriz D e a submatriz E de tamanhos correspondentes podem ser adicionadas com base na matriz principal, para obter diferentes taxas de código. Como a submatriz C é uma matriz zero, a submatriz E é uma matriz identidade, e os tamanhos das submatrizes são determinados principalmente com base nas taxas de código, as estruturas são relativamente fixas. O desempenho da codificação/decodificação é afetado principalmente pela matriz principal e pela submatriz D. Linhas e colunas são adicionadas com base na matriz principal, para formar as partes correspondentes C, D e E, obtendo assim taxas de código diferentes.
[0086] Uma quantidade mp de colunas na submatriz D é uma soma de quantidades de colunas na submatriz A e na submatriz B. Uma quantidade de linhas na submatriz D está principalmente relacionada a uma taxa de código. Utilizando o gráfico de base 30a na Figura 3a como exemplo, a submatriz D tem 17 colunas. Se uma taxa de código suportada pelo código LDPC for Rm, o gráfico de base ou a matriz de base para o código LDPC terá m linhas e n colunas, onde n = NVRm + p, M = Nn- Nna= NVRm + p - na, e p é a quantidade de colunas de perfuração incorporada. A taxa de código suportada pelo código LDPC pode ser obtida com base na fórmula. Se um menor código de taxa é Rn=1/B8 ea quantidade p de colunas de perfuração incorporada é 2, no exemplo do gráfico de base 30a na Figura 3a como exemplo, n = 52, m = 42, e uma quantidade mo de linhas na submatriz D pode ser de até m — ma = 42—7 = 35, de modo que O < mp < 35.
[0087] Usando o gráfico de base 30a na Figura 3a como um exemplo, a submatriz D pode incluir mp linhas na linha 7 à linha 41.
[0088] Neste pedido, se houver no máximo um elemento diferente de zero em cada coluna para duas linhas adjacentes no gráfico de base, as duas linhas serão ortogonais. Em outras colunas diferentes de algumas colunas para duas linhas adjacentes no gráfico de base, se houver no máximo um elemento diferente de zero em cada coluna das outras colunas para duas linhas adjacentes, as duas linhas adjacentes serão quase ortogonais. Por exemplo, para duas linhas adjacentes, em cada coluna diferente das colunas de perfuração incorporada, se houver apenas um elemento diferente de zero, pode ser considerado que as duas linhas adjacentes são quase ortogonais.
[0089] Linha 7 à linha 41 no gráfico de base 30a na Figura 3a pode incluir uma pluralidade de linhas em uma estrutura quase ortogonal e pelo menos duas linhas em uma estrutura ortogonal. Por exemplo, a linha 32 e a linha 33 no gráfico de base 30a na Figura 3a são ortogonais, a linha 34 e a linha 35 são ortogonais e as linhas 36, 37 e 38 são ortogonais. Para quaisquer duas linhas adjacentes, em outras colunas diferentes da coluna de perfuração incorporada, se houver no máximo um elemento diferente de zero em cada coluna, as duas linhas adjacentes satisfazem uma estrutura quase ortogonal. Se as colunas de perfuração incorporada forem incluídas, há no máximo um elemento diferente de zero em qualquer uma dentre as colunas, as duas linhas adjacentes satisfazem uma estrutura ortogonal.
[0090] Se mp = 15, a submatriz D no gráfico de base do código LDPC tem 15 linhas e 17 colunas, e pode ser uma matriz constituída pela linha 7 à linha 21 e coluna O à coluna 16 no gráfico de base 30a na Figura 3a. Uma taxa de código correspondente suportada pelo código LDPC pode ser obtida com base na fórmula de cálculo anterior.
[0091] A submatriz E é uma matriz identidade de 15 linhas e 15 colunas, e a submatriz C é uma matriz nula de 7 linhas e 15 colunas.
[0092] Se mp = 19, a submatriz D no gráfico de base do código LDPC tem 19 linhas e 17 colunas, e pode ser uma matriz constituída por linha 7 à linha e coluna O à coluna 16 no gráfico de base 30a na Figura 3a. Uma taxa de código correspondente suportada pelo código LDPC pode ser obtida com base na fórmula de cálculo anterior. A essa taxa de código, o gráfico de base do código LDPC corresponde a uma matriz constituída pela linha O à linha 25 e a coluna O à coluna 16 no gráfico de base 30a na Figura 3a. A submatriz E é uma matriz identidade de 16 linhas e 16 colunas, e a submatriz C é uma matriz nula de 7 linhas e 16 colunas. O mesmo acontece se mp é outro valor, os detalhes não são descritos.
[0093] Em um projeto, a permutação de linha/coluna pode ser realizada no gráfico de base e/ou na matriz de base. Permutação de linha/coluna pode ser permutação de linha, permutação de coluna ou permutação de linha e permutação de coluna. A permutação de linha/coluna também não altera um peso de linha ou um peso de coluna, e também não altera uma quantidade de elementos diferentes de zero. Portanto, um gráfico de base e/ou uma matriz de base obtido através da permutação de linha/coluna têm/tem impacto limitado no desempenho de sistema. Como um todo, o impacto no desempenho de sistema devido à permutação de linha/coluna é aceitável e está dentro de uma faixa de tolerância. Por exemplo, o desempenho diminui dentro de um intervalo de tolerância em alguns cenários ou em alguns intervalos, enquanto em alguns cenários ou em alguns intervalos, o desempenho melhora até certo ponto, e o desempenho geral não é muito afetado.
[0094] Por exemplo, a linha 34 e a linha 36 do gráfico de base 30a na Figura 3a podem ser trocadas, e as colunas 44 e 45 podem ser trocadas. Para um outro exemplo, a submatriz D inclui mp linhas de uma matriz F. Troca de linha pode não ser realizada nas mo linhas, ou troca de linha pode ser realizada em uma ou mais das mp linhas. A submatriz E ainda possui uma estrutura diagonal e nenhuma troca de linha ou troca de colunas é realizada na submatriz E. Por exemplo, o troca de linha é realizada na linha 27 e na linha 29 na matriz F. À submatriz D inclui as mp linhas na matriz F, e a submatriz E ainda possui uma estrutura diagonal. Pode ser entendido que, se o gráfico de base ou a matriz de base incluir a submatriz D, quando a troca de coluna for realizada na matriz principal, a troca de coluna precisará ser realizada correspondentemente na submatriz D.
[0095] Matrizes mostradas nas Figuras 3b-1 a 3b-8 são exemplos das matrizes de base correspondentes ao gráfico de base 30a na Figura 3a. Uma localização de um elemento diferente de zero na linha i e coluna j no gráfico de base 30a na Figura 3a é a mesma que nas matrizes mostradas nas Figuras 3b- 1 a 3b-8. Um valor de desvio do elemento diferente de zero é Vii, Um elemento zero é representado como um valor -1 ou nulo na matriz de base. Uma parte correspondente da submatriz D na matriz de base pode incluir mp linhas na linha 7 à linha 41 em qualquer uma dentre as matrizes de base e os valores de mp podem ser selecionados com base em diferentes taxas de código. Pode ser entendido que, se o gráfico de base for uma matriz obtida pela transformação de linha/coluna no gráfico de base 30a na Figura 3a, consequentemente, a matriz de base é uma matriz correspondente obtida através da realização de transformação de linha/coluna.
[0096] Em um projeto possível, como as estruturas das submatrizes Ce E são relativamente fixas, o gráfico de base/matriz de base do código LDPC pode ser representado usando as submatrizes A, B e D, ou seja, a linha 0 à linha 41 e a coluna O à coluna 16 em qualquer uma dentre as matrizes mostradas na Figura 3a ou Figuras 3b-1 a 3b-8.
[0097] Em um projeto possível, como as colunas 14 a 51 possuem estrutura relativamente definida, o gráfico de base/matriz de base do código LDPC pode ser representado de forma simplificada usando a linha O à linha 41 e a coluna O à coluna 13 em qualquer uma dentre as matrizes mostradas na Figura 3a ou Figuras 3b-1 a 3b-8.
[0098] Em um projeto possível, o gráfico de base/matriz de base do código LDPC pode ser representado usando a linha O à linha 41 e a coluna 0 à coluna 13 mais algumas das colunas 14 à coluna 51 em qualquer uma dentre as matrizes mostradas na Figura 3a ou Figuras 3b-1 a 3b-8. Por exemplo, o gráfico de base/a matriz de base do código LDPC pode ser representado usando linha O à linha 41 e coluna O à coluna 15 ou linha O à linha 41 e coluna O à coluna 14 em qualquer uma dentre as matrizes mostradas na Figura 3a ou Figuras 3b-1 a 3b-8.
[0099] Em um projeto possível, a matriz de base do código LDPC pode incluir linha O à linha 6 e coluna O à coluna 16 em qualquer uma dentre as matrizes mostradas nas Figuras 3b-1 a 3b-8. Neste caso, uma matriz constituída por linha O à linha 6 e coluna O à coluna 16 em qualquer uma dentre as matrizes mostradas nas Figuras 3b-1 a 3b-8 pode ser usada como uma parte central da matriz de base. Nesse projeto, uma estrutura de outra parte, por exemplo, as submatrizes C, D e E da matriz de base do código LDPC não é limitada. Por exemplo, qualquer estrutura mostrada nas Figuras 3b-1 a 3b-8 ou outro projeto de matriz pode ser usado.
[0100] Em outro projeto possível, a matriz de base do código LDPC pode incluir uma matriz constituída pela linha O à linha m — 1 e coluna O à coluna n — 1 em qualquer uma dentre as matrizes mostradas nas Figuras 3b-1 a 3b-8,
onde 7 < m < 42, m é um número inteiro, 18 < n < 52, e n é um número inteiro.
[0101] Nesse projeto, uma estrutura de outra parte da matriz de base do código LDPC não é limitada. Por exemplo, qualquer estrutura mostrada nas Figuras 3b-1 a 3b-8 ou outro projeto de matriz pode ser usado.
[0102] Ainda em outro projeto possível, a matriz de base do código LDPC pode incluir a linha O à linha 6 e algumas colunas da coluna O à coluna 16 em qualquer uma dentre as matrizes 3b-1 a 3b-8 mostradas nas Figuras 3b-1 a 3b-8. Por exemplo, a parte principal (linha O à linha 6 e coluna O à coluna 16) das matrizes mostradas nas Figuras 3b-1 a 3b-8 pode ser encurtada e/ou perfurada. Em uma implementação, a matriz de base do código LDPC pode não incluir coluna (s) correspondente (s) a bit (s) encurtado (s) e/ou perfurado (s).
[0103] Neste projeto, outra parte da matriz de base do código LDPC não é limitada. Por exemplo, uma estrutura mostrada nas Figuras 3b-1 a 3b-8 pode ser usada e outras estruturas também.
[0104] Ainda em outro projeto possível, a matriz de base do código LDPC pode incluir uma matriz constituída pela linha O à linha m — 1 e algumas colunas da coluna O à coluna n — 1 em qualquer uma dentre as matrizes mostradas nas Figuras 3b-1 a 3b-8, onde 7 < m < 42, m é um número inteiro, 18 <ns<52,ené um número inteiro. Por exemplo, a operação de encurtamento e/ou operação de perfuração pode ser executada na linha 0 à lihham - 1 e na coluna O à coluna n — 1 de qualquer uma dentre as matrizes mostradas nas Figuras 3b-1 a 3b-8. Em uma implementação, a matriz de base do código LDPC pode não incluir a (s) coluna (s) correspondente (s) ao bit (s) encurtado e/ou perfurado. Nesse projeto, outra parte da matriz de base do código LDPC não é limitada. Por exemplo, uma estrutura mostrada em qualquer uma dentre as Figuras 3b-1 a 3b-8 pode ser usada e outras estruturas também.
[0105] Em uma implementação, a operação de encurtamento pode ser encurtar bits de informações. Utilizando qualquer uma dentre as matrizes mostradas nas Figuras 3b-1 a 3b-8 como um exemplo, uma ou mais colunas da coluna O à coluna 9 são encurtadas. Nesse caso, a matriz de base do código LDPC pode não incluir a uma ou mais colunas encurtadas em qualquer uma dentre as matrizes mostradas nas Figuras 3b-1 a 3b-8. Por exemplo, se a coluna 9 for encurtada, a matriz de base do código LDPC pode incluir a coluna 0 à coluna 8 e a coluna 10 à coluna 16 em qualquer uma dentre as matrizes nas
Figuras 3b-1 a 3b-8.
[0106] Em outra implementação, a operação de perfuração pode ser perfurar bits de paridade. Utilizando qualquer uma dentre as matrizes mostradas nas Figuras 3b-1 a 3b-8 como um exemplo, uma ou mais colunas da coluna 10 à coluna 16 são perfuradas. Nesse caso, a matriz de base do código LDPC pode não incluir a uma ou mais colunas perfuradas em qualquer uma dentre as matrizes mostradas nas Figuras 3b-1 a 3b-8. Por exemplo, se a coluna 16 é perfurada, a matriz de base do código LDPC pode incluir a coluna O à coluna 15 em qualquer uma dentre as matrizes mostradas nas Figuras 3b-1 a 3b-8.
[0107] Para suportar diferentes comprimentos de bloco, o código LDPC precisa de diferentes fatores de elevação Z. Em um projeto possível, matrizes de base diferentes podem ser usadas para diferentes fatores de elevação, para obter um desempenho relativamente alto. Por exemplo, o fator de elevação é Z = a x 2, onde 0 $j <7 e a E (2,3,5,7,9,11,13,15). A Tabela 1 mostra um conjunto de fatores de elevação possivelmente suportados (2, 3, 4, 5,6,7,8,9, 10,11, 12, 13, 14, 15, 16, 18, 20, 22, 24, 26, 28, 30, 32, 36, 40, 44, 48, 52, 56, 60, 64, 72, 80, 88, 96, 104, 112, 120, 128, 144, 160, 176, 192, 208, 224, 240, 256, 288, 320, 352, 384). Cada uma das células, exceto a linha mais alta e a coluna mais à esquerda representa um valor de Z correspondente aos valores de a e j correspondentes. Por exemplo, para uma coluna a = 2 e uma linha j = 1, Z é 4. Para outro exemplo, para a = 11 ej=3,2Z é 88. Por analogia, os detalhes não são descritos.
Tabela 1 [7 Eae ess Fr an [een [arH EH] pr ss 7 e ss
EEN pro e a a ss a e) FT E e e Rr Te 1) e e e ne e 3 3 es a [e a as se pese ee e [de7 [256 a o
[0108] Pode ser entendido que a Tabela 1 mostra apenas uma forma de descrever um conjunto de fatores de elevação. A implementação de produto real não se limita à forma da Tabela 1, e os fatores de elevação podem ter outra forma de representação.
[0109] Por exemplo, cada valor corresponde a um conjunto de fatores de elevação. O conjunto de fatores de elevação pode ser identificado por um índice definido. Por exemplo, a Tabela 1' mostra outra forma de representação do conjunto de fatores de elevação.
Tabela 1' Índice Conjunto de fatores de definido elevação (Set Index) (Set of lifting sizes) 2 13, 6, 12, 24, 48, 96, 192,
A A [ras | | 8 | 1122468176 352) | Ds ts
[0110] O conjunto de fatores de elevação suportado pelo gráfico de base pode incluir todos os fatores de elevação ou alguns fatores de elevação na Tabela 1 ou na Tabela 1'. Por exemplo, o conjunto de fatores de elevação pode ser (24, 26, 28, 30, 32, 36, 40, 44, 48, 52, 56, 60, 64, 72, 80, 88, 96, 104, 112, 120, 128, 144, 160, 176, 192, 208, 224, 240, 256, 288, 320, 352, 384). Em outras palavras, Z é maior que ou igual a 24. Por outro exemplo, o conjunto de fatores de elevação pode ser um conjunto de união de (24, 26, 28, 30, 32, 36, 40, 44, 48, 52, 56, 60, 64, 72, 80, 88, 96, 104, 112, 120, 128, 144, 160, 176, 192, 208, 224, 240, 256, 288, 320, 352, 384) e um ou mais de (2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 18, 20, 22). Deve ser notado que este é apenas um exemplo aqui. O conjunto de fatores de elevação suportado pelo gráfico de base pode ser dividido em diferentes subconjuntos com base no valor de a. Por exemplo, se a = 2, um subconjunto de fatores de elevação Z pode incluir um ou mais de (2, 4,
8, 16, 32, 64, 128, 256); para outro exemplo, se a = 3, um subconjunto de fatores de elevação Z pode incluir um ou mais de (3, 6, 12, 24, 48, 96, 192, 384); e assim por diante.
[0111] O conjunto de fatores de elevação suportado pelo gráfico de base pode ser dividido com base em diferentes valores de a e uma matriz de base correspondente é determinada.
[0112] Se a = 2 ou um valor do fator de elevação Z for um dentre (2, 4, 8, 16, 32, 64, 128, 256), a matriz de base pode incluir a linha 0 à lihha 6 e a coluna O à coluna 16 em qualquer uma dentre as matrizes mostradas nas Figuras 3b-1 a 3b-8; ou a matriz de base inclui a linha O à lihha m — 1 e a coluna 0 à coluna n — 1 em uma matriz mostrada na Figura 3b-1, onde 7 <m € 42, m é um número inteiro, 17 < n < 52, e n é um número inteiro; ou a matriz de base inclui a linha O à linha m — 1 e algumas colunas da coluna O à coluna n — 1 em uma matriz mostrada na Figura 3b-1, onde 7 < m € 42, m é um número inteiro, 17 <n < 52, e n é um número inteiro.
[0113] Se a = 3 ou um valor do fator de elevação Z for um dentre (3, 6, 12, 24, 48, 96, 192, 384), a matriz de base pode incluir a linha 0 à ihha 6 ea coluna O à coluna 16 em uma matriz mostrada na Figura 3b-2; ou a matriz de base inclui a linha O à lihha m — 1 e a coluna O à coluna n— 1 em uma matriz mostrada na Figura 3b-2, onde 7 < m < 42, m é um número inteiro, 17 <n< 52, e n é um número inteiro; ou a matriz de base inclui a linha 0 à lihham - 1 e algumas colunas da coluna O à coluna n — 1 em uma matriz mostrada na Figura 3b-2, onde 7 < m < 42, m é um número inteiro, 17 <n < 52, e n é um número inteiro.
[0114] Por exemplo, uma matriz de base PCM inclui a linha O à linha 41 e a coluna O à coluna 13, ou a coluna O à coluna 14 ou a coluna O à coluna na Figura 3b-2.
[0115] Se a = 5 ou um valor do fator de elevação Z for um dentre (5, 10, 20, 40, 80, 160, 320), a matriz de base pode incluir a linha 0 à lihbha Be a coluna O à coluna 16 em uma matriz mostrada na Figura 3b-3; ou a matriz de base inclui a linha O à lihha m — 1 e a coluna O à coluna n— 1 em uma matriz mostrada na Figura 3b-3, onde 7 < m < 42, m é um número inteiro, 17 <n< 52, e n é um número inteiro; ou a matriz de base inclui a linha 0 à lihham - 1 e algumas colunas da coluna O à coluna n — 1 em uma matriz mostrada na Figura
3b-3, onde 7 < m < 42, m é um número inteiro, 17 <n < 52, e n é um número inteiro.
[0116] Se a = 7 ou um valor do fator de elevação Z for um dentre (7, 14, 28, 56, 112, 224), a matriz de base pode incluir a linha O à linha 6 e a coluna O à coluna 16 em uma matriz mostrada na Figura 3b-4; ou a matriz de base inclui a linha O à lihha m — 1 e a coluna O à coluna n — 1 em uma matriz mostrada na Figura 3b-4, onde 7 < m < 42, m é um número inteiro, 17 <n<52, e né um número inteiro; ou a matriz de base inclui a linha O à linha m — 1 e algumas colunas da coluna O à coluna n — 1 em uma matriz mostrada na Figura 3b-4, onde 7 < m < 42, m é um número inteiro, 17 <n < 52, e n é um número inteiro.
[0117] Se a = 9 ou um valor do fator de elevação Z for um dentre (9, 18, 36, 72, 144, 288), a matriz de base pode incluir a linha O à linha 6 e a coluna 0 à coluna 16 em uma matriz mostrada na Figura 3b-5; ou a matriz de base inclui a linha O à lihha m — 1 e a coluna O à coluna n — 1 em uma matriz mostrada na Figura 3b-5, onde 7 < m < 42, m é um número inteiro, 17 <n<52, e né um número inteiro; ou a matriz de base inclui a linha O à linha m — 1 e algumas colunas da coluna O à coluna n — 1 em uma matriz mostrada na Figura 3b-5, onde 7 €< m £ 42, m é um número inteiro, 17 < n < 52, e n é um número inteiro.
[0118] Se a = 11 ou um valor do fator de elevação Z for um dentre (11, 22,44, 88, 176, 352), a matriz de base pode incluir a linha O à linha 6 e a coluna O à coluna 16 em uma matriz mostrada na Figura 3b-6; ou a matriz de base inclui a linha O à lihha m — 1 e a coluna O à coluna n— 1 em uma matriz mostrada na Figura 3b-6, onde 7 < m € 42, m é um número inteiro, 17 < n£52, ené um número inteiro; ou a matriz de base inclui a linha O à lihha m — 1 e algumas colunas da coluna O à coluna n — 1 em uma matriz mostrada na Figura 3b-6, onde 7 < m < 42, m é um número inteiro, 17 <n < 52, e n é um número inteiro.
[0119] Se a = 13 ou um valor do fator de elevação Z for um dentre (13, 26, 52, 104, 208), a matriz de base pode incluir a linha O à linha 6 e a coluna 0 à coluna 16 em uma matriz mostrada na Figura 3b-7; ou a matriz de base inclui a linha O à linha m — 1 e a coluna O à coluna n — 1 em uma matriz mostrada na Figura 3b-7, onde 7 < m < 42, m é um número inteiro, 17 < n<52, e né um número inteiro; ou a matriz de base inclui a linha O à linha m — 1 e algumas colunas da coluna O à coluna n — 1 em uma matriz mostrada na Figura 3b-7, onde 7 < m € 42, m é um número inteiro, 17 < n < 52, e n é um número inteiro.
[0120] Se a = 15 ou um valor do fator de elevação Z for um dentre (15, 30, 60, 120, 240), a matriz de base pode incluir a linha O à linha 6 e a coluna 0 à coluna 16 na matriz 3b -8; ou a matriz de base inclui a lihha 0 à lihham - 1 ea coluna O à coluna n — 1 em uma matriz mostrada na Figura 3b-8, onde 7 <m < 42, m é um número inteiro, 17 <n < 52, e n é um número inteiro; ou a matriz de base inclui e algumas colunas da coluna O à coluna n— 1 em uma matriz mostrada na Figura 3b-8, onde 7 < m < 42, m é um número inteiro, 17 <n < 52, e n é um número inteiro.
[0121] Opcionalmente, para uma matriz de base para um código LDPC, os valores de desvio de elementos diferentes de zero em uma ou mais colunas podem ser aumentados ou diminuídos por um valor de compensação Offsets, sem afetar significativamente o desempenho de sistema. Os valores de compensação de elementos diferentes de zero em colunas diferentes podem ser iguais ou diferentes. Por exemplo, para compensar uma ou mais colunas em uma matriz, os valores de compensação para colunas diferentes podem ser iguais ou diferentes. Isso não é limitado neste pedido.
[0122] Não afetar significativamente o desempenho de sistema significa que o impacto no desempenho de sistema é aceitável e está dentro de um intervalo de tolerância. Por exemplo, o desempenho diminui dentro de um intervalo de tolerância em alguns cenários ou em alguns intervalos. No entanto, em alguns cenários ou em alguns intervalos, o desempenho melhora em certa medida. O desempenho geral não é muito afetado.
[0123] Por exemplo, o valor de compensação Offset: é adicionado ou subtraído de cada valor de desvio maior que ou igual a O na coluna s em qualquer uma dentre as matrizes mostradas nas Figuras 3b-1 a 3b-8, para obter uma matriz compensada Hs, onde Offsets é um número inteiro maior que ou igual a 0, es é um número inteiro maior que ou igual a O e menor que 11. Valores de compensação Offsets for uma ou mais colunas podem ser iguais ou diferentes.
[0124] No diagrama de desempenho mostrado na Figura 4, com base nas curvas de desempenho das matrizes de codificação mostradas na Figura 3b-1 e Figura 3b-2, uma coordenada horizontal representa um comprimento de uma sequência de bits de informações, e uma unidade do comprimento é um bit, e uma coordenada vertical é uma taxa de sinal/ruído de símbolo (Es/NO) necessária para alcançar uma BLER correspondente. Duas linhas de cada taxa de código correspondem a dois casos de BLERs 0,01 e 0,0001. Na mesma taxa de código, 0,01 corresponde a uma curva superior e 0,0001 corresponde a uma curva inferior. Se as curvas forem suaves, isso indica que a matriz tem desempenho relativamente alto em casos de diferentes comprimentos de bloco.
[0125] A Figura 1 a Figura 3a e Figuras 3b-1 a 3b-8 mostram estruturas do gráfico de base e a matriz de base que são relacionadas ao código LDPC. Para descrever suficientemente os projetos do gráfico de base e/ou da matriz de base nas implementações do presente pedido, a estrutura da matriz de base pode ser representada em outra forma que pode ser identificada pelo sistema, por exemplo, em forma de tabela.
[0126] Em um projeto, o gráfico de base mostrado por 10a na Figura 1 é uma matriz de 7 linhas e 10 colunas e os parâmetros relacionados podem ser representados na Tabela 2.
Tabela 2 Número de Peso de ç linha linha Indice de coluna de elemento diferente de (grau de zero (posição de coluna de elemento (índice de . . . linha) linha/peso diferente de zero na linha) de linha) OB [o123869T AB Ota4B TO RR
A A E E essas — E Aogrgid
[0127] Pode ser entendido que, como as colunas 14 a 16 no gráfico de base 10a são colunas cujo peso de coluna é 1, e as localizações das colunas são relativamente fixas ou facilmente determinadas, localizações de elementos diferentes de zero na coluna 14 à coluna 16 podem não ser registradas na Tabela 2, mas são registradas de outra forma.
[0128] Em um projeto, usando as matrizes de base mostradas nas Figuras 3b-1 a 3b-8 como exemplos, os parâmetros relacionados às matrizes de base podem ser representados respectivamente na Tabela 3b-1 à Tabela 3b-8. Tabela 3b-1
Número de linha | Peso | Índice de coluna de
(índice de elemento diferente Valor de desvio de elemento de linha de zero diferente de zero linha) E rsss oo 2 E rs Tem Poe be e O E bm msi EB base massa E e es fa — Poe ee avo Por bee ee For bee ss E pe ane —
Número de linha | Peso | Índice de coluna de Valor de desvio de elemento (índice de elemento diferente diferente de zero de linha de zero linha) 2,7,12,13,36 0,12,126,152,0 1,2,5,38 0,98,70,0 2,5,7,9,40 0,120,87,230,0 133 a 2,7,10,43 0,210,110,0 0,12,13,44 0,84,57,0 135 qa 1,5,11,45 0,224,137,0 10,13,47 0,129,0 1,5,11,48 0,125,123,0 139 qa 0,7,12,49 0,154,247,0 [ão a 2,10,13,50 0,85,113,0 [1 Ta 1,5,11,51 0,97,230,0 Tabela 3b-2 Número , Peso | Índice de coluna de de linha Valor de desvio de elemento de elemento diferente (índice diferente de zero linha de zero de linha) jo Ta 0,1,2,3,6,9,10,11 0,0,0,0,0,0,0,0 0,3,4,5,6,7,8,9,11,12 | 187,56,0,0,45,0,0,18,0,0 2 qe | 0,1,3,4,8,10,12,13 179,171,54,158,116,1,0,0 1,2,4,5,6,7,8,9,10,13 [106,62,52,185,80,81,66,163,0,0 0,1,11,14 0,89,43,0
Número ,
de linha Peso | Indice de coluna de Valor de desvio de elemento (índice de elemento diferente diferente de zero de linha) linha de zero E e es oem E rm emo Poe ee eee Poe es Po em essa EE es em Epa seo es es —
Número ç Peso | Índice de coluna de de linha Valor de desvio de elemento de elemento diferente (índice diferente de zero linha de zero de linha) 2,7,10,43 0,68,176,0 0,12,13,44 0,92,75,0 1,5,11,45 0,189,18,0 0,7,12,49 0,111,167,0 1,5,11,51 0,158,156,0 Tabela 3b-3 Número ç Peso | Índice de coluna de de linha Valor de desvio de elemento de elemento diferente (índice diferente de zero linha de zero de linha) jo pe 0,1,2,3,6,9,10,11 0,0,0,0,0,0,0,0 0,3,4,5,6,7,8,9,11,12 | 137,124,0,0,88,0,0,55,0,0 2 js 0,1,3,4,8,10,12,13 20,94,99,9,108,1,0,0 1,2,4,5,6,7,8,9,10,13 [38,15,102,146,12,57,53,46,0,0 a qa 0,1,11,14 0,136,157,0 qe | 0,1,5,7,11,15 0,131,142,141,64,0 [16 Te 0,5,7,9,11,16 0,124,99,45,148,0 7 je | 1,5,7,11,13,17 0,45,148,96,78,0 19 ps | 1,8,10,11,19 0,97,51,85,0 0,1,6,7,20 0,17,156,20,0 112 qa 1,3,11,22 0,113,48,0 0,1,8,13,23 0,112,102,26,0
Número ç Peso | Índice de coluna de de linha Valor de desvio de elemento de elemento diferente (índice diferente de zero linha de zero de linha) 1,6,11,13,24 0,138,57,27,0 [115 ja 0,10,11,25 0,73,99,0 1,9,11,12,26 0,79,111,143,0 1,5,11,12,27 0,24,109,18,0 [1199 qa 0,1,10,29 0,158,154,0 120 ja 1,4,11,30 0,148,104,0 2,7,12,13,36 0,100,13,7,0 128 qa 1,2,5,38 0,126,110,0 2,5,7,9,40 0,35,51,134,0 132 qa 0,5,12,42 0,20,122,0 134 ja | 0,12,13,44 0,19,78,0 139 Ta 0,7,12,49 0,24,138,0 [140 Ta 2,10,13,50 0,36,143,0 Tabela 3b-4
Número , Peso | Índice de coluna do de linha Valor de desvio de elemento de elemento diferente (índice diferente de zero linha de zero de linha) jo rs 0,1,2,3,6,9,10,11 0,0,0,0,0,0,0,0 0,3,4,5,6,7,8,9,11,12 [152,115,0,0,163,0,0,186,0,0 2 8 | 0,1,3,4,8,10,12,13 52.149,95,136,30,1,0,0 1,2,4,5,6,7,8,9,10,13 |3,41,145,171,2,188,4,180,0,0 E ma | 0,1,11,14 0,178,36,0 [5 qe 0,1,5,7,11,15 0,116,118,213,54,0 16 6 0,5,7,9,11,16 0,121,215,86,220,0 [18 a 0,1,12,18 0,100,136,0 [19 Ts 1,8,10,11,19 0,157,3,195,0 0,1,6,7,20 0,20,92,134,0 0,7,9,13,21 0,66,194,133,0 0,1,8,13,23 0,49,74,187,0 1,6,11,13,24 0,60,151,154,0 a | 0,10,11,25 0,122,55,0 [116 5 1,9,11,12,26 0,128,147,14,0 1,5,11,12,27 0,141,131,122,0 120 a | 1,4,11,30 0,65,104,0 2,7,12,13,36 0,191,142,47,0
Número ; Peso | Índice de coluna do de linha Valor de desvio de elemento de elemento diferente (índice diferente de zero linha de zero de linha) 128 a 1,2,5,38 0,123,150,0 2,5,7,9,40 0,51,140,159,0 [133 Ta 2,7,10,43 0,100,134,0 13 a | 0,12,13,44 0,138,34,0 [E fes e [13668 Ta 0,2,7,46 0,189,165,0 138 a 1,5,11,48 0,176,144,0 139 a 0,7,12,49 0,88,141,0 [140 Ta 2,10,13,50 0,150,6,0 mM Ba | 1,5,11,51 0,131,52,0 Tabela 3b-5 Número ; Peso Indice de coluna de de linha Valor de desvio de elemento de elemento diferente (índice diferente de zero linha de zero de linha) jo 8 0,1,2,3,6,9,10,11 0,0,0,0,0,0,0,0 0,3,4,5,6,7,8,9,11,12 — | 57,5,0,0,16,0,0,95,0,0 2 8 | 0,1,3,4,8,10,12,13 141,25,53,132,8,1,0,0 1,2,4,5,6,7,8,9,10,13 [77,8,117,3,119,55,86,21,0,0 6 | 0,1,5,7,11,15 0,113,8,79,37,0 [16 je | 0,5,7,9,11,16 0,34,136,127,83,0 17 je) 1,5,7,11,13,17 0,13,63,142,114,0
Número , de linha Peso | indice de coluna de Valor de desvio de elemento (índice de elemento diferente diferente de zero de linha) linha de zero E em eso —
Número ; Peso Índice de coluna de de linha Valor de desvio de elemento de elemento diferente (índice diferente de zero linha de zero de linha) 0,7,12,49 0,119,97,0 2,10,13,50 0,114,21,0 1,5,11,51 0,105,66,0 Tabela 3b-6 Número de linha | Peso | Índice de coluna de Valor de desvio de elemento (índice de elemento diferente diferente de zero de linha de zero linha) [qo qe 0,1,2,3,6,9,10,11 0,0,0,0,0,0,0,0 0,3,4,5,6,7,8,9,11,12 | 173,54,0,0,168,0,0,160,0,0 0,1,3,4,8,10,12,13 97,47,149,159,32,1,0,0 1,2,4,5,6,7,8,9,10,13 | 166,21,118,83,125,106,58,129,0,0 2 | 0,1,11,14 0,64,76,0 0,1,5,7,11,15 0,48,21,156,173,0 [6 pe 0,5,7,9,11,16 0,147,88,169,95,0 7 Te 1,5,7,11,13,17 0,103,10,140,116,0 8 a | 0,1,12,18 0,1,70,0 19 Ts 1,8,10,11,19 0,76,71,80,0 0,1,6,7,20 0,127,67,29,0 0,7,9,13,21 0,109,50,19,0 12 ha | 1,3,11,22 0,81,138,0
13 | 5 0,1,8,13,23 0,47,11,161,0
14 | 5 1,6,11,13,24 0,1,24,93,0 a | 0,10,11,25 0,117,134,0 1,9,11,12,26 0,58,119,50,0
Número de linha | Peso | Índice de coluna de Valor de desvio de elemento (índice de elemento diferente diferente de zero de linha de zero linha) 1,5,11,12,27 0,56,29,77,0 0,6,7,28 0,42,130,0 0,1,10,29 0,164,49,0 1,4,11,30 0,171,164,0 21 1h | 0,8,13,31 0,159,125,0 23 1h | 0,3,5,33 0,27,140,0 2,7,12,13,36 0,14,28,151,0 28 hr | 1,2,5,38 0,67,110,0 2,5,7,9,40 0,129,87,123,0 32 1h | 0,5,12,42 0,60,41,0 133 a | 2,7,10,43 0,92,103,0 134 ha | 0,12,13,44 0,89,83,0 135 qa 1,5,11,45 0,86,49,0 0,2,7,46 0,125,138,0 10,13,47 0,130,0 138 a | 1,5,11,48 0,63,43,0 139 ha | 0,7,12,49 0,34,21,0 2,10,13,50 0,118,86,0 mM Tr 1,5,11,51 0,65,18,0
Tabela 3b-7
Número , Peso | Índice de coluna de de linha Valor de desvio de elemento de elemento diferente (índice diferente de zero linha de zero de linha) jo pe] 0,1,2,3,6,9,10,11 0,0,0,0,0,0,0,0 0,3,4,5,6,7,8,9,11,12 | 113,122,0,0,23,0,0,137,0,0 2 8 0,1,3,4,8,10,12,13 103,141,93,12,154,1,0,0 1,2,4,5,6,7,8,9,10,13 | 19,163,39,158,173,35,83,203,0,0 0,1,11,14 0,59,200,0 0,1,5,7,11,15 0,190,135,15,111,0 [16 Te 0,5,7,9,11,16 0,23,115,163,40,0 18 pa 0,1,12,18 0,193,54,0 1,8,10,11,19 0,166,151,19,0 0,1,6,7,20 0,1,72,182,0 0,7,9,13,21 0,131,174,138,0 [112 a 1,3,11,22 0,174,43,0 0,1,8,13,23 0,30,167,94,0 1,6,11,13,24 0,119,203,159,0 [15 a 0,10,11,25 0,141,55,0 1,9,11,12,26 0,120,27,135,0 1,5,11,12,27 0,30,109,23,0 120 a 1,4,11,30 0,100,41,0 21 A | 0,8,13,31 0,201,130,0 123 a 0,3,5,33 0,101,79,0 24 14 | 1,2,9,34 0,88,126,0 2,7,12,13,36 0,52,192,112,0
Número ç Peso | Índice de coluna de de linha Valor de desvio de elemento de elemento diferente (índice diferente de zero linha de zero de linha) 1,2,5,38 0,152,148,0 2,5,7,9,40 0,25,66,37,0 0,5,12,42 0,111,172,0 2,7,10,43 0,31,119,0 [34 a 0,12,13,44 0,38,100,0 36 | 4 0,2,7,46 0,161,129,0 [38 a 1,5,11,48 0,184,140,0 [139 a 0,7,12,49 0,85,110,0 2,10,13,50 0,59,36,0 Ta | 1,5,11,51 0,118,117,0 Tabela 3b-8 Número ; Peso | Índice de coluna de de linha Valor de desvio de elemento de elemento diferente (índice diferente de zero linha de zero de linha) jo qe 0,1,2,3,6,9,10,11 0,0,0,0,0,0,0,0 0,3,4,5,6,7,8,9,11,12 [63,126,0,0,229,0,0,98,0,0 2 8 | 0,1,3,4,8,10,12,13 100,137,42,209,50,1,0,0 1,2,4,5,6,7,8,9,10,13 [7,83,3,133,207,226,32,153,0,0 1 | 0,1,11,14 0,175,53,0 6 0,1,5,7,11,15 0,71,139,28,138,0 [6 re | 0,5,7,9,11,16 0,90,52,64,125,0 7 Te 1,5,7,11,13,17 0,209,206,237,167,0 BB Br] 0,1,12,18 0,139,184,0
Número , Peso | Índice de coluna de de linha Valor de desvio de elemento de elemento diferente (índice diferente de zero linha de zero de linha) 19 so 1,8,10,11,19 0,201,126,8,0 0,1,6,7,20 0,43,145,10,0 0,7,9,13,21 0,33,61,116,0 112 a | 1,3,11,22 0,236,31,0 0,1,8,13,23 0,159,141,220,0 1,6,11,13,24 0,112,32,41,0 115 a | 0,10,11,25 0,11,152,0 1,5,11,12,27 0,55,213,218,0 119 a 0,1,10,29 0,57,143,0 120 a | 1,4,11,30 0,228,50,0 21 ja | 0,8,13,31 0,58,168,0 24 1a | 1,2,9,34 0,163,144,0 2,7,12,13,36 0,20,211,234,0 128 a | 1,2,5,38 0,155,137,0 2,5,7,9,40 0,227,88,91,0 132 ja | 0,5,12,42 0,37,194,0 133 a | 2,7,10,43 0,132,156,0 134 a | 0,12,13,44 0,55,204,0 135 a | 1,5,11,45 0,195,139,0
Número ; de linha Peso | indice de coluna de Valor de desvio de elemento (índice e elemento diferente diferente de zero de linha) linha de zero so se ares E Eee o EE e o FE aee —
[0129] Pode ser entendido que a Figura 3a, as Figuras 3b-1 a 3b-8, Tabela 2 e Tabelas 3b-1 a 3b-8 destinam-se a ajudar a entender os desenhos dos gráficos de base e das matrizes de base, e as formas de representação dos mesmos não estão limitadas a essas. Outras variações possíveis também podem ser incluídas. Por exemplo, para variações da Tabela 3b-1 e Tabela 3b- 3 à Tabela 3b-8, pode ser feita referência a uma forma da Tabela 3b-2'. Informações sobre elementos em colunas, como a coluna 14 à coluna 51, que possuem estruturas relativamente definidas e que correspondem a um valor de desvio O podem ser incluídas seletivamente na tabela ou não serem incluídas na tabela, para economizar espaço de armazenamento.
[0130] Em um projeto, para uma parte tendo uma estrutura relativamente definida no gráfico de base ou na matriz de base, as localizações de elementos diferentes de zero do gráfico de base ou da matriz de base podem ser obtidas através do cálculo com base em uma localização de linha/coluna, e as localizações dos elementos diferentes de zero podem não ser armazenadas. Usando a Figura 3b-2 e Tabela 3b-2 como um exemplo, localizações da coluna 14 à coluna 51 na matriz mostrada na Figura 3b-2 são relativamente definidas, e os valores de desvio Vijsão todos O. As localizações dos elementos diferentes de zero podem ser calculadas com base nos elementos diferentes de zero conhecidos. Na Tabela 3b-2, as informações sobre a coluna 14 à coluna 51 podem não estar incluídas, ou as informações sobre algumas colunas da coluna 14 à coluna 51 podem não estar incluídas. Por exemplo, elementos diferentes de zero na coluna 16 à coluna 51 e os valores de desvio correspondentes dos elementos diferentes de zero podem não ser incluídos. Por exemplo, a matriz mostrada na Figura 3b-2 pode ser alternativamente representada na Tabela 3b-
2. Tabela 3b-2' Número ç de linha Peso | indice de coluna de Valor de desvio de elemento (índice e elemento diferente diferente de zero de linha) linha de zero Ee ess fosso E ae TITS Ee et ee ess pode esa
Número ; de linha Peso | indice de coluna de Valor de desvio de elemento (índice de elemento diferente diferente de zero de linha) linha de zero Fere ag
[0131] Para outro exemplo, usando a Figura 3b-2 como exemplo, os valores de desvio Vijna linha O também são O, e as informações sobre a linha O podem não ser armazenadas, mas são obtidas através do cálculo.
[0132] Em uma implementação, o parâmetro "peso de linha" na Tabela 2, Tabelas 3b-1 a 3b-8 e Tabela 3b-2' pode, alternativamente, ser omitido. Uma quantidade de elementos diferentes de zero em uma linha pode ser aprendida com base em uma coluna na qual os elementos diferentes de zero na linha estão localizados. Portanto, o peso de linha também é aprendido.
[0133] Em uma implementação, os valores de parâmetro na "coluna na qual um elemento diferente de zero está localizado" na Tabela 2, Tabela 3b- 1 à Tabela 3b-8 e Tabela 3b-2' não podem ser arranjados em ordem crescente ordem, desde que os valores de parâmetro sejam indexados para colunas nas quais elementos diferentes de zero estão localizados. Além disso, os valores de parâmetro no "valor de desvio de um elemento diferente de zero" na Tabela 2 e na Tabela 3b-1 à Tabela 3b-8 podem não ser arranjados em uma ordem de coluna, desde que os valores de parâmetro no "valor de desvio de elemento diferente de zero "esteja em uma correspondência de um-para-um com os valores de parâmetro no" Índice de coluna do elemento diferente de zero ".
[0134] Em uma implementação, as diferentes matrizes de base anteriores podem ser combinadas em uma ou mais tabelas para representação. Por exemplo, elementos diferentes de zero correspondentes a diferentes matrizes de base têm uma mesma localização e um mesmo número de linha, mas possuem valores de desvio diferentes Viji, Portanto, uma pluralidade de matrizes de base pode ser representada usando uma tabela listando números de linhas, índice de colunas em que os elementos diferentes de zero, e valores de desvio de uma pluralidade de grupos de elementos diferentes de zero. Por exemplo, os valores de desvio de dois grupos de elementos diferentes de zero podem ser listados em colunas diferentes, e são indicados usando índices.
[0135] Em uma implementação, o gráfico de base pode ser usado para indicar localizações de elementos diferentes de zero. O parâmetro "Índice de coluna do elemento diferente de zero" nas tabelas anteriores pode, como alternativa, ser opcional.
[0136] Em uma implementação, as matrizes mostradas na Figura 3a e Figuras 3b-1 a 3b-8 podem ser alternativamente representadas usando números de coluna (índices de coluna), linhas nas quais elementos diferentes de zero estão localizados, e valores de desvio dos elementos diferentes de zero. Opcionalmente, o peso de coluna pode ser incluído.
[0137] Em outra implementação, 1 e O em cada linha ou cada coluna no gráfico de base ou na matriz de base podem ser considerados como numerais binários, e o armazenamento dos numerais binários em numerais decimais ou numerais hexadecimais pode economizar espaço de armazenamento. Usando qualquer gráfico de base ou matriz de base como exemplo, localizações dos elementos diferentes de zero nas primeiras 14 colunas ou nas primeiras 17 colunas podem ser armazenadas usando numerais hexadecimais. Por exemplo, se as primeiras 14 colunas da linha O forem 11110010011100, as localizações dos elementos diferentes de zero na linha O podem ser registradas como 0xF2 e
O0x70. Ou seja, a cada 8 colunas formam um número hexadecimal. Nas duas últimas colunas, os numerais hexadecimais correspondentes podem ser obtidos preenchendo zeros para atingir um número inteiro múltiplo de 8 bits. Alternativamente, um número hexadecimal correspondente pode ser obtido preenchendo zeros nas duas primeiras colunas para alcançar um número inteiro múltiplo de 8 bits. O mesmo vale para outras linhas e os detalhes não são descritos aqui.
[0138] A Figura 5 mostra um fluxograma de um processo de processamento de dados. O processo de processamento de dados pode ser implementado usando um aparelho de comunicação. O aparelho de comunicação pode ser uma estação de base, um terminal ou outra entidade, como um chip de comunicações ou um codificador/decodificador, etc.
[0139] Bloco 501: Obter uma sequência de entrada. Em uma implementação, uma sequência de entrada para codificação pode ser uma sequência de bits de informações, uma sequência de bits de informações preenchida, ou uma sequência obtida pela adição de uma sequência de bits de CRC a uma sequência de bits de informações. Às vezes, a sequência de bits de informações também é chamada de bloco de código, por exemplo, pode ser uma sequência de saída obtida através da realização de segmentação de bloco de código em um bloco de transporte. Em uma implementação, uma sequência de entrada para decodificação pode ser uma sequência de valor suave de um código LDPC.
[0140] Bloco 502: Codificar/decodificar a sequência de entrada com base em uma matriz LDPC. Uma matriz de base da matriz LDPC pode ser qualquer matriz de base mostrada nos exemplos anteriores.
[0141] Em uma implementação, a matriz LDPC pode ser obtida com base em um fator de elevação Z e na matriz de base.
[0142] Em uma implementação, os parâmetros relacionados à matriz LDPC podem ser armazenados. Os parâmetros incluem um ou mais dos seguintes: (a) Parâmetros usados para obter qualquer matriz de base listada nas implementações anteriores. A matriz de base pode ser obtida com base nos parâmetros. Por exemplo, os parâmetros podem ser um ou mais dos seguintes: índice de linha, peso de linha, índice de coluna, peso de coluna;
localizações de elementos diferentes de zero (tais como índices de linha dos elementos diferentes de zero, ou índices de coluna dos elementos diferentes de zero), valores de desvio na matriz de base, valores de desvio de elementos diferentes de zero e localizações correspondentes dos elementos diferentes de zero, um valor de compensação, um fator de elevação Z, um gráfico de base, uma taxa de código, e semelhantes; (b) Uma matriz de base, que é uma de quaisquer matrizes de base listadas nas implementações anteriores; (c)Uma matriz de compensação Hs, obtida compensando pelo menos uma coluna para qualquer matriz de base listada nas implementações anteriores; (d) Uma matriz obtida elevando (expandindo) a matriz de base ou elevada a partir da matriz de compensação Hs da matriz de base; (e) Uma matriz de base, obtida através da realização de uma transformação de linha/coluna sobre qualquer matriz de base ou a matriz de compensação Hs da matriz de base listada nas implementações anteriores; (f) Uma matriz obtida elevando uma matriz de base transformada de linha/coluna ou uma matriz de compensação transformada de linha/coluna Hs da matriz de base; e (g) Uma matriz de base obtida através da realização de uma operação de encurtamento ou perfuração em qualquer matriz de base ou na matriz de compensação Hs da matriz de base listada nas implementações anteriores.
[0143] Em uma possível implementação, a codificação/decodificação de uma sequência de entrada com base em uma matriz de verificação de paridade de baixa densidade (LDPC) pode ser realizada em um processo de codificação/decodificação em uma ou mais das seguintes maneiras: i. obtenção de uma matriz de base com base em alguns ou todos os parâmetros listados no item anterior (a), e em seguida: codificar/decodificar informações com base na matriz de base obtida; ou realizar uma transformação de linha/coluna na matriz de base obtida, e codificar/decodificar informações com base na matriz de base transformada de linha/coluna; ou codificar/decodificar informações com base em uma matriz de compensação Hs da matriz de base obtida; ou codificar/decodificar informações com base em uma matriz, que é obtida através da realização de uma transformação de linha/coluna sobre uma matriz de compensação Hs da matriz de base. Alternativamente, a codificação/decodificação de informações com base na matriz de base ou na matriz de compensação Hs podem incluir ainda: codificar/decodificar informações com base em uma matriz de base elevada a partir da matriz de base ou na matriz de compensação Hs da matriz de base; ou codificar/decodificar informações com base em uma matriz obtida por realização de uma operação de encurtamento ou perfuração na matriz de base ou a matriz de compensação Hs.
ii. Codificar/decodificar informações com base em uma matriz armazenada de acordo com o item anterior (b), (c), (d), ou (e). A matriz pode ser uma matriz de base armazenada, uma matriz de compensação Hs da matriz de base, uma matriz obtida através da realização de uma transformação de linha/coluna na matriz de base, ou uma matriz obtida através da realização de uma transformação de linha/coluna na matriz de compensação Hs Alternativamente, uma transformação de linha/coluna é realizada na matriz de base armazenada, e a codificação/decodificação é realizada com base em uma matriz obtida por realizar transformação de linha/coluna. Aqui, opcionalmente, a codificação/decodificação com base na matriz de base ou na matriz de compensação Hs pode incluir ainda: realizar a codificação/decodificação com base em uma matriz de dispersão da matriz de base ou em uma matriz de dispersão da matriz de compensação Hs; ou realizar codificação/decodificação com base em uma matriz obtida após a realização de um operação de encurtamento ou perfuração na matriz de base ou a matriz de compensação Hs.
iii. Codificar/decodificar informações com base em uma matriz descrita no anterior (d), (f) ou (g).
[0144] Bloco 503: Emite uma sequência de bits codificada/decodificada. Em um projeto, uma sequência de entrada c = (co, c1, C2,..., Ck1) pode ser codificada para obter uma sequência de saída d = (do, di, d2,..., dv), onde K e N são números inteiros maiores que O. A sequência de saída d inclui Ko bits na sequência de entrada c e bits de paridade em uma sequência de verificação de paridade w, onde Ko é um número inteiro e O < Ko <
K. A sequência de paridade w e a sequência de entrada c satisfazem uma fórmula e T 1º | o onde cT = [co, C1, C2,..., ck1]" é um vetor transposto de um vetor formado por bits na sequência de entrada c, w"=[Wo, W1, W2,..., Wn-Ko1]" é um vetor transposto de um vetor formado por bits na sequência de paridade w; 07 é um vetor coluna, e os valores de todos os elementos em 07 são 0; e H é uma matriz de verificação de paridade de baixa densidade (LDPC). Um gráfico de base de H inclui Hse e HBg, Ext: Ormxn, onde Or *": representa uma matriz nula de tamanho mc x ne e Troan: representa uma matriz identidade de tamanho nc * nc; e Hee inclui colunas correspondentes a Kp colunas de bits de informações em Hgce2 e coluna 10 à coluna 10 + ma 1 em Hge2, onde uma quantidade de colunas em Hec2 é 10 + ma, 4 < ma £ 7, onde Kv E (6,8,9,10). Para mc =7,e O € no $ 35, uma quantidade de colunas em Hec2 é igual a 17; ou para mc=6,e O € no $ 36, uma quantidade de colunas em Hsc2 é igual a 16; ou para mc= 5, e O € no $ 37, uma quantidade de colunas em Hsc2 é igual a 15; ou para mc = 4 e O € no < 38, uma quantidade de colunas em Hge2 é igual a 14.
[0145] A Figura 6 mostra um fluxograma de um processo de processamento de dados, que pode ser aplicado ao bloco 502 na Figura 5.
[0146] Bloco 601: Obter um fator de elevação Z. Em um projeto possível, o enchimento pode ser realizado em uma sequência de bits de informações para obter uma sequência de entrada. Um comprimento da sequência de entrada é K = Kr. Z, e Z = K/Kr. Em outro projeto possível, os bits que precisam ser perfurados ou encurtados em uma sequência de bits de informações podem ser preenchidos. Em outras palavras, os bits de preenchimento são usados para substituir os bits que precisam ser perfurados ou encurtados, para que, após a codificação, os bits de preenchimento possam ser identificados e não enviados. Por exemplo, um valor nulo, um valor 0, um valor acordado em um sistema ou um valor predefinido pode ser usado como o valor de um bit de preenchimento. Em um projeto, os bits que precisam ser perfurados são perfurados sem enchimento. Os bits de preenchimento são preenchidos após a sequência de bits de informações.
[0147] Em uma implementação, o fator de elevação Z pode ser determinado com base no comprimento K da sequência de entrada. Por exemplo, um Zo mínimo que atenda a Kv .Zo>2 K pode ser determinado a partir de uma pluralidade de fatores de elevação em um conjunto de fatores de elevação suportado e pode ser usado como um valor do fator de elevação Z. Em um projeto possível, Kr pode ser uma quantidade de colunas de bits de informações em uma matriz de base de um código LDPC. Para um gráfico de base 30a na Figura 3a, uma quantidade de colunas de bits de informações é Kbmax= 10. Supõe-se que um conjunto de fatores de elevação suportado pelo gráfico de base 30a na Figura 3a é (24, 26, 28, 30, 32, 36, 40, 44, 48, 52, 56, 60, 64, 72, 80, 88, 96, 104, 112, 120, 128, 144, 160, 176 192, 208, 224, 240, 256, 288, 320, 352, 384). Se o comprimento da sequência de entrada for K = 529 bits, Z será igual a 26. Se o comprimento da sequência de entrada for K = 5000 bits, Z será igual a 240. Deve ser notado que este é apenas um exemplo aqui, que não está limitado a isso.
[0148] Para outro exemplo, um valor de Kr pode variar com o valor de K, mas não excede a quantidade de colunas de bits de informações na matriz de base do código LDPC. Por exemplo, limiares diferentes podem ser definidos para Kr.
[0149] Em um projeto, deve ser notado que os limiares 640, 560 e 192 aqui mencionados são meramente exemplos. Alternativamente, outro valor pode ser projetado dependendo de um requisito de projeto de sistema.
se (K > 640), Kb =10; senão, se (K > 560), K= 9; senão, se (K > 192), K.=8; senão, Kr = 6; fim
[0150] O fator de elevação Z pode ser determinado por um aparelho de comunicação com base no comprimento K da sequência de entrada, ou pode ser obtido pelo aparelho de comunicação de outra entidade (por exemplo, um processador).
[0151] Bloco 602: Obter uma matriz LDPC com base no fator de elevação e uma matriz de base. A matriz de base é qualquer matriz de base listada nas implementações anteriores, uma matriz de compensação obtida compensando pelo menos uma coluna em qualquer matriz de base listada acima, ou uma matriz de base obtida após a transformação ser realizada em uma ordem de linha, ordem de coluna ou uma ordem de linha e uma ordem de coluna de qualquer matriz de base listada acima ou uma matriz de compensação. Um gráfico de base da matriz de base inclui pelo menos uma submatriz A e uma submatriz B. Opcionalmente, o gráfico de base pode adicionalmente incluir uma submatriz C, uma submatriz D e uma submatriz E. Para obter descrições das submatrizes, pode ser feita referência às descrições nas modalidades anteriores. Os detalhes não são descritos aqui novamente. A matriz de base pode ser obtida com base no gráfico de base e um valor de desvio, pode ser qualquer matriz de base armazenada listada nas implementações anteriores, ou pode ser obtida através da variação de qualquer matriz de base listada nas implementações anteriores.
[0152] EM uma possível implementação, a matriz de base correspondente é determinada com base no fator de elevação Z e a matriz de base é permutada com base no fator de elevação Z para obter a matriz LDPC.
[0153] Em uma implementação, a matriz LDPC H pode ser obtida com base em uma correspondência entre o fator de elevação e a matriz de base. Por exemplo, a matriz de base correspondente é determinada com base no fator de elevação Z obtido no bloco 601.
[0154] Por exemplo, se Z é igual a 26, e a é igual a 13, a matriz de base pode incluir a linha O à linha 6 e a coluna O à coluna 16 em uma matriz mostrada na Figura 3b-7, ou a matriz de base inclui a linha O à linha 6 e algumas colunas da coluna O à coluna 16 em uma matriz mostrada na Figura 3b-7. Além disso, alternativamente, a matriz de base inclui ainda a linha 0 à ihham - 1 e a coluna O à coluna n— 1 em uma matriz, onde 7 < m < 42, m é um número inteiro, 17 <ns52ené um inteiro; ou a matriz de base inclui a lihha 0 à ihham - 1 e a coluna O à coluna n— 1 em uma matriz mostrada na Figura 3b-7, onde 7 €<m< 42, m é um número inteiro, 17 < n<52, e n é um número inteiro. A matriz de base é permutada com base no fator de elevação Z para obter a matriz LDPC. Deve ser notado que aqui, Z = 26, a = 13, e a matriz mostrada na Figura 3b-7 é usada apenas como exemplo para descrição. Este é apenas um exemplo aqui, e o presente pedido não está limitado a isso. Pode ser entendido que diferentes fatores de elevação levam a diferentes matrizes de base.
[0155] Em uma possível implementação, a correspondência entre o fator de elevação e a matriz de base pode ser listada na Tabela 4, e um índice de matriz de base correspondente ao fator de elevação é determinado com base na Tabela 4. Em um projeto possível, a PCM1 pode ser a matriz mostrada na Figura 3b-1, PCM2 pode ser a matriz mostrada na Figura 3b-2, PCM3 pode ser a matriz mostrada na Figura 3b-3, PCMA4 pode ser a matriz mostrada na Figura 3b-4, POCMB5 pode ser a matriz mostrada na Figura 3b-5, POCM6 pode ser a matriz mostrada na Figura 3b-6, PCM7 pode ser a matriz mostrada na Figura 3b-7 e PCMG8 pode ser a matriz mostrada na Figura 3b-8. Este é apenas um exemplo aqui, que não está limitado a isso.
Tabela 4 Índice de matriz de Fator de elevação Z base
NELAS ESENENRNENLILIES ae se e a Ta 1 Cs Ga e e e) rm rea ss a as Te E E E Cs rea a EE 1) rea e a e as | [Cras Te a as mw x] [| 1)
[0156] Em outro projeto, a seguinte maneira pode ser usada alternativamente: Tabela 4A Índice de matriz
CL ESENEENIEILILIE re [rs e a E sm) FR sie a e em |)
rm 7 upa e BD | as a es 7 [a [a a e [a [sa eme [ren as [ao so [120 [20 |
[0157] Além disso, em um projeto possível, para o fator de elevação Z, um elemento Pi; na linha i e coluna j na matriz de base pode satisfazer a seguinte relação: Pp Í - V,=-1 E mod(V, .,Z) V,20 onde V;; pode ser um valor de desvio de um elemento na linha i e coluna j em uma matriz de base para um conjunto ao qual o fator de elevação Z pertence, ou um valor de desvio de um elemento diferente de zero na linha i e coluna j em uma matriz de base correspondente a um fator de elevação máximo em um conjunto ao qual o fator de elevação Z pertence.
[0158] Por exemplo, Z é igual a 13. Um elemento Pi;na linha i e coluna j em uma matriz de base correspondente a Z satisfaz: Pp Í - V,=-1 VV mod(V,,,Z) V.,>20 onde Vi; é um valor de desvio de um elemento diferente de zero na linha i e coluna j na PCM7, isto é, uma matriz mostrada na Figura 3b-7. Para Z = 13, realizar operação de módulo de Vi; módulo 13, onde Vi; é um valor de desvio do elemento diferente de zero na linha i e coluna j na matriz mostrada na Figura 3b-
7. Deve ser notado que este é apenas um exemplo aqui, e o presente pedido não está limitado a isso.
[0159] Bloco 603: Codificar/decodificar a sequência de entrada com base na matriz LDPC.
[0160] Em uma implementação, a sequência de entrada para codificação pode ser uma sequência de bits de informações. Em outra implementação, a sequência de entrada para decodificação pode ser uma sequência de valor suave do código LDPC, e pode ser feita referência às descrições relacionadas na Figura 5. Ao codificar/decodificar a sequência de entrada, a matriz LDPC H pode ser obtida elevando a matriz de base com base em Z. Para cada elemento diferente de zero Pij na matriz de base, determinar uma matriz de permutação circular hij de tamanho Z x Z, onde hijé uma matriz de permutação circular obtida por desviar circularmente uma matriz identidade por Pij vezes. Um elemento diferente de zero Pi; é substituído com hij, e elementos zero na matriz de base Hg são substituídos com uma matriz nula de tamanho Z x Z, de modo a obter a matriz de verificação de paridade H.
[0161] Em uma possível implementação, a matriz de base do código LDPC pode ser armazenada em uma memória. O aparelho de comunicação obtém a matriz LDPC correspondente ao fator de elevação Z, para codificar/decodificar a sequência de entrada.
[0162] Em uma possível implementação, porque há uma pluralidade de matrizes de base do código LDPC, um espaço de armazenamento relativamente grande é ocupado se as matrizes de base forem armazenadas com base em uma estrutura de matriz. Alternativamente, o gráfico de base do código LDPC pode ser armazenado na memória, e os valores de desvio de elementos diferentes de zero em cada matriz de base são armazenados linha por linha ou coluna por coluna e, em seguida, a matriz LDPC é obtida com base no gráfico de base e um valor de desvio na matriz de base associada ao fator de elevação Z.
[0163] Em uma possível implementação, os valores de desvio dos elementos diferentes de zero em cada matriz de base podem ser armazenados de acordo com a Tabela 2 e Tabela 3b-1 até a Tabela 3b-8. Como parâmetro da matriz LDPC, o parâmetro "peso de linha" da matriz LDPC é opcional. Em outras palavras, o parâmetro "peso de linha" pode ser ou não ser armazenado. Uma quantidade de elementos diferentes de zero em uma linha é aprendida com base em uma coluna na qual os elementos diferentes de zero na linha estão localizados. Portanto, o peso de linha também é aprendido. Em uma possível implementação, os valores de parâmetro no "índice de coluna do elemento diferente de zero" na Tabela 2 e na Tabela 3b-1 à Tabela 3b-8 podem, alternativamente, não ser arranjados em ordem crescente, desde que os valores de parâmetro sejam indexados para índice de coluna no qual os elementos diferentes de zero estão localizados. Além disso, os valores de parâmetro no "valor de desvio do elemento diferente de zero" na Tabela 2 e na Tabela 3b-1 à Tabela 3b-8 podem, alternativamente, não ser arranjados em uma ordem de
Índice de coluna, desde que os valores de parâmetro no "valor de desvio do elemento diferente de zero" estejam em uma correspondência de um-para-um com os valores de parâmetro no "índice de coluna do elemento diferente de zero" e o aparelho de comunicação pode aprender um valor de desvio do elemento diferente de zero em qual linha e qual coluna. Por exemplo, em uma implementação, o valor de desvio de elementos diferentes de zero pode ser aprendido de acordo com os valores de parâmetro do índice de coluna, peso de coluna e índice de linha do elemento diferente de zero, ou índice de linha do elemento zero. Isso é similar à forma da Tabela 2 e da Tabela 3b-1 à Tabela 3b- 8, e os detalhes não são descritos aqui novamente.
[0164] Em uma possível implementação, os parâmetros relacionados da matriz LDPC podem ser armazenados com referência a descrições relacionadas na Figura 5.
[0165) Em uma possível implementação, quando os parâmetros relacionados da matriz LDPC são armazenados, nem todas as linhas nas matrizes na Figura 3a e Figuras 3b-1 a 3b-8 ou nem todas as linhas nas matrizes da Tabela 2 e Tabela 3b-1 à Tabela 3b-8 são armazenadas, e os parâmetros indicados pelas linhas correspondentes nas tabelas podem ser armazenados com base nas linhas incluídas na matriz de base. Por exemplo, uma matriz constituída por linhas e colunas incluídas na matriz de base da matriz LDPC descrita nas modalidades anteriores ou parâmetros relacionados da matriz constituída pelas linhas e colunas podem ser armazenados.
[0166] Por exemplo, para linha O à linha 6 e para coluna O à coluna 16 em qualquer matriz nas Figuras 3b-1 a 3b-8, uma matriz constituída pela linha O à linha 6 e coluna O à coluna 16 e/ou parâmetros relacionados de uma matriz constituída pela linha O à linha 6 e para coluna O à coluna 16 podem ser armazenados. Para detalhes, referência pode ser feita aos parâmetros listados na Tabela 3b-1 à Tabela 3b-8 e algumas das descrições anteriores.
[0167] Para a linha O até a linha m — 1 e a coluna O à coluna n— 1 em qualquer matriz nas Figuras 3b-1 a 3b-8, onde 7 < m €< 42, m é um número inteiro, 17 <n<52,ené um número inteiro, uma matriz constituída pela linha O à linha m — 1 e coluna O à coluna n- 1 e/ou parâmetros relacionados da matriz constituída pela linha O à linha m — 1 e a coluna O à coluna n — 1 podem ser armazenados. Para detalhes, referência pode ser feita aos parâmetros listados na Tabela 3b-1 à Tabela 3b-8 e algumas das descrições anteriores.
[0168] Em uma possível implementação, um valor de compensação Offsets pode ser adicionado ou subtraído de cada valor de desvio que seja maior que ou igual a O em pelo menos um local indicado pelo "índice de coluna do elemento diferente de zero" em qualquer uma da Tabela 2 e Tabela 3b-1 à Tabela 3b-8. Deve ser notado que este é apenas um exemplo aqui, que não está limitado a isso.
[0169] Usando a Figura 1 como um exemplo, em uma implementação, depois da matriz de base Hg ser determinada, em primeiro lugar, bits de paridade correspondentes à coluna 10 à coluna 15 podem ser obtidos com base na sequência de entrada e linha O à linha 3 e coluna O à coluna 9 na matriz de base, ou seja, Hcore-dua. Em seguida, os bits de paridade correspondentes à coluna 16, isto é, uma coluna com o peso de coluna de 1, são obtidos com base na sequência de entrada e nos bits de paridade correspondentes a Hcore-duai, Em seguida, os bits de paridade correspondentes à submatriz E são obtidos codificando a submatriz D com base na sequência de entrada e os bits de paridade correspondentes da coluna 10 à coluna 16 a fim de concluir a codificação. Para um processo de codificação do código LDPC, pode ser feita referência às descrições nas implementações anteriores. Os detalhes não são descritos aqui novamente.
[0170] Em um projeto, nas partes 502 e 603 anteriores, quando a sequência de entrada é codificada/decodificada com base na matriz LDPC, a sequência de entrada pode ser codificada usando a matriz LDPC H correspondente ao fator de elevação Z.
[0171] Em uma possível implementação, a codificação LDPC pode ser implementada da seguinte maneira:
[0172] (1) A sequência de entrada a-ser-codificada é representada como c = (Co, C1, C2,..., Ck-1), o comprimento da sequência de entrada c é K, e uma sequência de saída obtida por codificar a sequência de entrada c por um codificador é representada como d = (do, di, d2,..., dh-1), onde K é um número inteiro maior que O, K pode ser um número inteiro múltiplo do fator de elevação Z, o fator de elevação da sequência de entrada c pode ser representado como Z OU Ze, E O Índice c indica que o fator de elevação está associado à sequência de entrada c. Opcionalmente, outros parâmetros nesta implementação podem ser fornecidos ou não com um índice subscrito. Isso não afeta um significado essencial do parâmetro. Um especialista na técnica pode entender o seu significado, onde N = 50Z ou N = (40 + Kr”) . Z. O comprimento da sequência de entrada c é K, o comprimento da sequência de saída d é N, e a sequência de saída de N bits pode incluir Ko bits na sequência de entrada c e N-Ko bits de paridade em uma sequência de paridade w, onde Ko é um número inteiro, e O < Ko < K. A sequência de paridade w pode ser representada como (wo, Wi, W2,..., WN+«o-1) e UM comprimento da sequência de paridade w é N— Ko. Em um projeto, se a matriz LDPC H incluir p coluna (s) de perfuração incorporada, onde p for um número inteiro maior que ou igual a O, e p coluna (s) de perfuração incorporada/não participa da codificação, por exemplo, p = 2, um comprimento da sequência de paridade w é N + 27Z.-K, e a sequência de paridade w pode ser representada como (wo, Wi, W2,..., WN + 2zc -«1). Se a coluna (s) de perfuração incorporada p participa da codificação, o comprimento da sequência de paridade w é N-K, e a sequência de paridade w pode ser representada como (wo, W1, W2,..., WNK-1).
[0173] Para um valor de Kr, pode ser feita referência ao projeto anterior. Por exemplo: se (K > 640), Kb =10; senão, se (K > 560), K.=9; senão, se (K > 192), Ko=8; senão Kr=6; fim
[0174] (2) Um índice de PCM ou um índice de conjunto de fator de elevação correspondente ao comprimento K de um segmento de bit é determinado com base em Zc = K/Kr. Por exemplo, o fator de elevação Ze pode ser determinado com referência à Tabela 1 e Tabela 2.
[0175] (3) Os valores são atribuídos aos primeiros K-27Z. bits na sequência de bits codificada d = (do, di, d2,..., dw1). Aqui, os primeiros bits de preenchimento de 2Zc no segmento de bits a serem codificados precisam ser ignorados, e que o segmento de bits a-ser-codificado pode incluir um bit de preenchimento precisa ser considerado.
[0176] Em uma implementação, a atribuição de valor pode ser realizada da seguinte maneira:
para K = 27ca K-1, se ckxz <NULL> dr-27c= Ck; senão ck= O; dre-2zc = < NULL >; fim se fim para onde k é um valor de índice, k é um número inteiro, < NULL > representa um bit de preenchimento, e um valor do mesmo pode ser O ou outro valor predeterminado. Opcionalmente, o bit de preenchimento pode não ser enviado.
[0177] (4) Os bits de paridade w são gerados, de modo que os bits de paridade satisfazem a seguinte fórmula: 1d o “O ) Na fórmula (1), c = [Co, C1, C2,..., ek1]", onde 0 representa um vetor coluna, e os valores de todos os elementos em 0 são zero. A matriz H representa uma matriz de verificação de LDPC, e pode ser dividida em duas partes H: e H2 para a representação, por exemplo, H = [H: H2]. c = [co, c1, c2,..., ck1]! é um vetor transposto de um vetor formado por bits na sequência de entrada. Os bits de paridade w na fórmula (1) são um vetor transposto de um vetor formado por bits na sequência de paridade w. Por exemplo, para N + 27.-K bits de paridade, w = [W o, Wi, W2,..., Wn + 22c-x-1]" são um vetor transposto de um vetor formado por bits em uma sequência de paridade (Wo, Wi, W2,..., Wn + 2zex-1). Para outro exemplo, para N— K — 1 bits de paridade, w = [W o, W1, Wa,..., Wnk-1]! é um vetor transposto de um vetor formado por bits em uma sequência de paridade (Wo, W1, W2,..., Wn1). H na fórmula (1) é qualquer uma dentre as matrizes LDPC listadas nas modalidades anteriores.
[0178] Em uma implementação, H pode ser obtido com base em qualquer gráfico de base listado nas modalidades anteriores e uma matriz de dispersão Zc * Ze. Cada elemento zero no gráfico de base é substituído por uma matriz nula do tamanho Zc * Ze. Um elemento cujo valor é 1 (elemento diferente de zero) no gráfico de base é substituído por uma matriz de permutação circulante Z * Z I(Pij) correspondente a um valor de desvio Pi; do elemento, onde i e j representa um índice de linha e um índice de coluna do elemento. A matriz de permutação circular IPij)) é obtida por desviar circularmente a matriz de tamanho Z.º x Zc para a direita ou para a esquerda P;; vezes, onde Pij= mod (Vi;, Zc) e Vijé um valor de desvio que está na matriz de base e que corresponde a um elemento diferente de zero no gráfico de base.
[0179] Em uma implementação, H1 pode ser partes A, B e D do gráfico de base ou a matriz de base listada nas modalidades anteriores, isto é, linha 10 à linha 41 e coluna O à coluna 16 na Figura 3a e Figuras 3b-1 a 3b-8.
[0180] Em uma implementação, H: pode ser algumas linhas e algumas colunas nas partes A, B e D do gráfico de base ou a matriz de base listada nas modalidades anteriores, por exemplo, linha O à linha 41 e coluna 0 à coluna 13 ou linha O à linha 41 e coluna O à coluna 14 ou linha O à linha 41 e coluna O à coluna 15 ou linha 1 para a linha 41 e coluna O à coluna 13.
[0181] Em uma implementação, Hi pode, alternativamente, ter m linhas e n colunas no gráfico de base ou a matriz de base listada nas modalidades anteriores, por exemplo, m=7 en=35,oum=4en=38,0um= ben=3/,o0um=6en=36.
[0182] Em uma implementação, com base em um valor de Kr, um comprimento de sequência de entrada do codificador é Kr x Z. Se Kb < 9, colunas fKp, Kp+1,..., 9) na matriz H1 são removidas, e, em seguida, a codificação é então realizada.
[0183] Em uma implementação, a matriz H pode incluir M linhas e (N + p . Z) colunas ou M linhas e N colunas, e um tamanho da matriz de base de H é m = M/Z linhas, e n = (N + p . Z)/Z colunas ou n = N/Z colunas.
[0184] Em uma implementação, H 2 pode ser representado como onde Om x n representa uma matriz nula m x n (m linhas e n colunas), por exemplo, pode ter 7 linhas e 35 colunas, ou 4 linhas e 38 colunas, ou 5 linhas e 37 colunas, ou 6 linhas e 36 colunas, e lh xnrepresenta uma matriz n x n (n linhas e n colunas), por exemplo, pode ter 35 linhas e 35 colunas, ou 36 linhas e 36 colunas, ou 37 linhas e 37 colunas, ou 38 linhas e 38 colunas.
[0185] Em uma implementação, quando a matriz H é usada para codificação, a codificação pode ser realizada com base em qualquer um dentre os gráficos de base ou matrizes de base descritos acima, por exemplo, pode ser realizada com base em uma matriz da linha O à linha 41 e coluna O à coluna 16 em qualquer uma dentre as matrizes na Figura 3a ou Figuras 3b-1 a 3b-8, ou pode ser realizada com base em uma matriz da linha O à linha 41 e da coluna O à coluna 13 em qualquer uma dentre as matrizes na Figura 3a ou Figuras 3b-1 a 3b-8.
[0186] Em um projeto, para Kv e (6,8,9), a matriz H pode ser uma matriz obtida após colunas (Kv, Kp +1,..., 9) são removidos a partir de qualquer base de matriz ou matriz de base descrita acima; para Kv = 10, a matriz de H pode ser qualquer gráfico ou base de matriz de base descrita acima.
[0187] O valor de desvio Vijna matriz H pode ser obtido com base nas Figuras 3b-1 a 3b-8, ou Tabela 3b-1 à Tabela 3b-8 e Tabela 3b-2', ou de qualquer maneira descrita acima. Com base em um índice da matriz de verificação, que às vezes é considerado um índice de conjunto de fator de elevação, uma matriz de verificação correspondente pode ser determinada, obtendo-se assim um valor de desvio correspondente V;,;
[0188] Em um projeto, H inclui p coluna (s) de perfuração incorporada, onde p é um número inteiro maior que ou igual a O, e a p coluna (s) de perfuração incorporada não participa da codificação. Por exemplo, p é igual a 2 e um comprimento da sequência de paridade w é N + 2 Z..K. Se as p colunas de perfuração incorporada participam da codificação, um comprimento da sequência de paridade w será N-K.
[0189] Em um projeto, Om x n pode ser uma submatriz C, a submatriz C mais uma última coluna na submatriz B, uma submatriz C mais as duas últimas colunas da submatriz B ou uma submatriz C mais as três últimas colunas da submatriz B nas modalidades anteriores.
[0190] lh x n pode ser a submatriz E, a submatriz E mais uma última coluna em cada submatriz B e submatriz D, a submatriz E mais duas últimas colunas de cada uma das submatrizes B e submatriz D, ou a submatriz E mais as últimas três colunas de cada uma da submatriz B e da submatriz D nas modalidades anteriores.
[0191] (5) Opcionalmente, para k= Ka N + 2Zc-1, de2z0 = WkK.
[0192] Nas implementações anteriores, o codificador pode realizar codificação e saída em uma pluralidade de maneiras. Qualquer um dentre os gráficos de base ou as matrizes de base mostrados na Figura 3a e Figuras 3b-1 a 3b-8 listados nas modalidades anteriores são usados como um exemplo para a descrição abaixo. O gráfico de base possui no máximo 42 linhas e no máximo 52 colunas, incluindo duas colunas de perfuração incorporada. Para facilitar a descrição, no presente pedido, algumas vezes um gráfico de base/matriz de base com uma quantidade máxima de linhas e uma quantidade máxima de colunas é chamado de gráfico de base completo ou matriz de base completa. Um gráfico de base/matriz de base obtido pela remoção das duas colunas de perfuração incorporada do gráfico de base/matriz de base completo é chamado de gráfico de base/matriz de base completo que não inclui coluna de perfuração incorporada.
Maneira 1
[0193] A codificação é realizada com base no gráfico de base completo/matriz de base completa ou no gráfico de base completo/matriz de base completa que não inclui coluna de perfuração incorporada, de modo a obter tantos bits de paridade quanto possível. Nesse caso, m é igual a 42. Se as colunas de perfuração incorporada participam na codificação, n é igual a 52, ou seja, linha O à linha 41 e coluna O à coluna 51 em qualquer uma dentre as matrizes na Figura 3a e Figuras 3b-1 a 3b-8. Se as colunas de perfuração incorporada não participam na codificação, n é igual a 51, ou seja, linha O à linha 41 e coluna 2 à coluna 51. Correspondentemente, para a matriz LDPC H, M é igual a 41Z, e N é igual a 52Z ou 51Z. Em um processo de processamento subsequente, os bits de informações e os bits de paridade que precisam ser enviados podem ser determinados a partir da sequência de saída gerada pelo codificador.
Maneira 2
[0194] A codificação é realizada com base em algumas linhas e colunas do gráfico de base completo. Uma linha e uma coluna podem ser selecionadas, no gráfico de base completo ou no gráfico de base completo que não inclui nenhuma coluna de perfuração incorporada e com base em uma taxa de código que precisa ser usada para o envio, os bits de informações e os bits de paridade, ou semelhantes, para codificação. Por exemplo, a taxa de código é
2/3, e m é igual a 7. Se as colunas de perfuração incorporada participam da codificação, n é igual a 17. Para ser específico, a codificação é realizada com base em algumas de linha O à linha 6 e coluna O à coluna 16 em qualquer matriz na Figura 3a e Figuras 3b-1 a 3b-8. Se as colunas de perfuração incorporada participam da codificação, n é igual a 15, ou seja, uma linha O à uma linha 6 e uma coluna 2 a uma coluna 16 em qualquer matriz na Figura 3a e Figuras 3b-1 a 3b-8.
[0195] Em um projeto possível, coluna 14 à coluna 51 em qualquer matriz da Figura 3a e Figuras 3b-1 a 3b-8 listadas acima são colunas com peso de coluna de 1, e uma ou mais das colunas com peso de coluna de 1 na matriz principal podem ser perfuradas. Uma ou mais colunas correspondentes na matriz principal podem ser codificadas com base em algumas de linha 0 à lihha 6 e a coluna O à coluna 15 em qualquer matriz da Figura 3a e Figuras 3b-1 a 3b-8, onde, por exemplo, m é 6, né 16 e as colunas de perfuração incorporada participam da codificação. Em uma implementação, as colunas de perfuração incorporada podem, alternativamente, não participar da codificação, de modo que uma taxa de código mais alta possa ser obtida.
[0196] Deve ser notado que a descrição anterior descreve o princípio da matriz H. A solução fornecida nesta modalidade do presente pedido pode ser implementada com base em várias transformações da matriz H, desde que os bits de paridade gerados satisfaçam a fórmula (1).
[0197] Uma implementação possível é que expansão de Quase-Ciclo (QC) seja realizada na matriz H antes de ser utilizada. Em outra possível implementação, em um processo de uso da matriz H, a expansão de Quase- Ciclo (QC) é realizada em uma parte correspondente aos elementos a-serem- processados atuais.
[0198] Uma possível implementação é que (calculando um valor de desvio), a matriz H não é elevada em um processo de uso, mas um método para uma fórmula de equivalência expansível é usado para calcular um relacionamento de conexão entre linhas e colunas da matriz.
[0199] Uma implementação possível é que a matriz H não pode ser elevada. Em um processo de codificação, para cada elemento a ser processado, uma operação de desvio é realizada em um segmento de bits a-ser-codificado correspondente ao elemento com base em um valor de desvio do elemento.
Então, uma operação de codificação é realizada em todos os segmentos de bits nos quais a operação de desvio é realizada.
[0200] Em uma possível implementação, a matriz de base pode ser obtida por predefinir uma PCM de matriz de base ou definir uma PCM de matriz de base por um sistema, sem usar o gráfico de base. Por exemplo, a matriz LDPC pode ser obtida com base nas matrizes de base fornecidas nas Figuras 3b-1 a 3b-8, ou a matriz LDPC pode ser obtida com base na Tabela 3b-1 correspondente à Tabela 3b-8.
[0201] Em um processo de implementação, uma extremidade de transmissão ou uma extremidade de recepção pode armazenar uma matriz completa, ou seja, tudo de A, B, C, De E. Alternativamente, uma matriz completa pode não ser armazenada para economizar espaço de armazenamento. Por exemplo, a codificação/decodificação pode ser implementada por armazenar apenas uma parte da matriz completa ou os parâmetros correspondentes à matriz precisam ser armazenados. Comparado com um método no qual uma matriz completa é armazenada, o armazenamento de apenas uma parte da matriz pode reduzir as sobrecargas de um dispositivo de armazenamento em um codec. Para detalhes, pode ser feita referência às descrições nas modalidades anteriores.
[0202] Por exemplo, em uma implementação, as partes A, Be D na matriz são armazenadas ou as partes A, B e D não incluem uma parte com peso de coluna igual a 1. Em um processo real de codificação/decodificação, os valores das partes C e E ou os valores da parte com peso de coluna 1 são calculados usando uma fórmula. Para ser específico, apenas as 17 primeiras colunas ou as 14 primeiras colunas na matriz completa original! são armazenadas. Como a parte C é uma matriz nula e pode ser obtida, e a parte E é uma matriz identidade, para uma localização de um elemento diferente de zero na parte E, um índice de coluna correspondente pode ser obtido por meio de cálculo com base em um número de uma linha atualmente processada. Por exemplo, quando a linha atualmente processada é a linha 18, um elemento diferente de zero correspondente à parte E está localizado na coluna 28; quando a linha atualmente processada é a linha 19, um elemento diferente de zero correspondente à parte E está localizado na coluna 29; e assim por diante. Se as localizações de todos os elementos diferentes de zero na parte E forem obtidos por meio de cálculo, um resultado de cálculo pode ser armazenado ou não. Uma localização de um elemento diferente de zero pode ser obtida quando a linha e a coluna correspondentes são calculadas no processo de codificação ou decodificação
[0203] Em outra implementação, as 14 primeiras colunas na matriz completa original são armazenadas. Em uma parte que não é armazenada no lado direito da matriz, uma localização de um elemento diferente de zero na parte que não é armazenada pode ser obtida por meio de cálculo. Por exemplo, quando uma linha atualmente processada é a linha 4, um elemento diferente de zero correspondente a uma parte armazenada está localizado na coluna 14; quando uma linha atualmente processada é a linha 5, um elemento diferente de zero correspondente a uma parte armazenada está localizado na coluna 15; e assim por diante. Quando localizações de todos os elementos diferentes de zero na parte que não é armazenada na matriz são obtidas por meio de cálculo, um resultado de cálculo pode ser armazenado ou não. Uma localização de um elemento diferente de zero pode ser obtida quando a linha e a coluna correspondentes são calculadas no processo de codificação ou decodificação
[0204] Em outra implementação, as primeiras 14 + x colunas na matriz completa original são armazenadas. Em uma parte não armazenada do lado direito da matriz, as 4 primeiras linhas são uma matriz nula, a outra parte é uma matriz identidade, e uma localização de um elemento diferente de zero na parte que não é armazenada pode ser obtida por meio de cálculo. Por exemplo, quando uma linha atualmente processada é a linha 3 + x, um elemento diferente de zero correspondente à parte que não é armazenada é localizado na coluna (14 + x) z; quando uma linha atualmente processada é a linha (3 + x) +1, um elemento diferente de zero correspondente à parte E está localizado na coluna (14 + x) z + 1; e assim por diante. Quando localizações de todos os elementos diferentes de zero na parte que não é armazenada na matriz são obtidas por meio de cálculo, um resultado de cálculo pode ser armazenado. Alternativamente, um resultado de cálculo pode não ser armazenado e um local de um elemento diferente de zero pode ser calculado ao codificar ou decodificar uma linha e coluna correspondentes.
[0205] Ainda em outra implementação, quando uma matriz de desvio está sendo armazenada, os valores registrados na matriz de desvio podem ser armazenados, ou um valor obtido após simples transformação matemática ser executada nos valores na matriz de desvio descritos neste pedido pode ser armazenado.
[0206] Em uma implementação, os valores na matriz de desvio são transformados e depois armazenados. Durante a transformação, a transformação é realizada linha por linha iniciando a partir da primeira linha em uma matriz de desvio atual. No caso de um elemento (por exemplo, —1) representando uma matriz nula, o elemento é armazenado sem transformação. No caso de um elemento (um elemento não negativo) que representa uma matriz diferente de zero e esse é o primeiro elemento (um elemento não negativo) representando a matriz diferente de zero na coluna, o elemento é armazenado sem transformação. No caso de um elemento (um elemento não negativo) que representa uma matriz de elemento diferente de zero e que não é o primeiro elemento (um elemento não negativo) representando a matriz diferente de zero na coluna, uma diferença entre o elemento não negativo e um elemento anterior representando a matriz diferente de zero na mesma coluna é armazenada. Se a diferença for positiva, isso indica desvio à direita. Se a diferença for negativa, isso indica desvio à esquerda.
[0207] Deve ser notado que uma transformação semelhante pode não ser realizada a partir da primeira linha na matriz de desvio, e pode ser realizada a partir de qualquer linha. Depois que uma transformação semelhante é realizada na última linha da matriz, a transformação continua sendo realizada a partir da primeira linha. Além disso, uma tal maneira de armazenamento de diferença pode variar de acordo com diferentes fatores de elevação Z. Um valor de desvio real é calculado de acordo com Pij= mod (Vij, Zc), e, em seguida, a diferença é calculada.
[0208] Em um processo de codificação/decodificação, um valor de desvio antes da transformação pode ser restaurado através do cálculo de recursão com base no valor de um elemento anterior em uma mesma coluna. Alternativamente, um valor de desvio relativo pode ser usado para realizar a codificação e decodificação.
[0209] Em uma implementação, o valor Vi; na matriz de desvio pode ser transformado e então armazenado. Em um processo de operação de transformação, localizações e valores de todos os elementos (por exemplo, —1)
representando uma matriz nula na matriz permanecem inalterados. Para um elemento (um elemento não negativo) representando uma matriz diferente de zero, assumindo que um valor original do elemento seja Vij, o valor transformado é (z — Vii) mod z. Em um processo real de codificação/decodificação, uma operação de desvio à esquerda (que é originalmente uma operação de desvio à direita) é realizada em uma matriz identidade com base no valor de desvio transformado, de modo a implementar a codificação e decodificação normais.
[0210] Em uma implementação, o valor Vi; na matriz de valores de desvio é transformado e então armazenado. Em um processo de operação de transformação, um valor de desvio decimal original é transformado em um número em outra base, como um sistema binário, um sistema octal, ou um sistema hexadecimal. Em um processo de codificação/decodificação, uma matriz de valor de desvio transformada pode ser escolhida para restauração e, em seguida, é codificada/decodificada. Alternativamente, uma matriz de valor de desvio transformada pode ser usada diretamente para codificação/decodificação.
[0211] Em uma implementação, um lado de codificador não armazena uma matriz de verificação, mas armazena uma matriz de geração possivelmente necessária para codificação. Supõe-se que um segmento de bit a-ser-codificado seja c = (co, C1, C2, C3,..., Ck1) e um segmento de bit codificado seja d = fdo, di, d2,..., dí1). A matriz de geração G satisfaz d = c . G. A matriz de geração pode ser obtida pela transformação da matriz H. Um lado direito da matriz H pode ser transformado em uma forma de uma matriz diagonal através da transformação de linha/coluna, e pode ser representado como: H=[P1](2) Nesse caso, a matriz de geração correspondente G satisfaz: G=[| PT] (3) A matriz de verificação H pode ser qualquer uma dentre as matrizes de paridade ou matrizes de base nas modalidades anteriores, ou a matriz LDPC. Durante a codificação, o segmento de bits codificado d = fdo, di, d2,... dv) pode ser calculado com base no segmento de bits a-ser-codificado c = fco, c1, c2, C 3,..., CK-1), utilizando a matriz de geração armazenada G.
[0212] Em uma implementação, durante a codificação, para uma parte diagonal dupla da matriz, a codificação pode ser realizada de qualquer uma dentre as maneiras anteriores ou usando um método para armazenar uma matriz com uma pluralidade de linhas sobrepostas.
[0213] Em uma implementação, uma matriz de desvio correspondente a cada fator de elevação Z pode ser calculada com base em Pij= mod (Vij, Zc) e, em seguida, todas as matrizes correspondentes a 51 fatores de elevação são armazenadas para codificação/decodificação.
[0214] Opcionalmente, em um sistema de comunicação, a codificação pode ser realizada usando o método acima, para obter o código LDPC. Após a obtenção do código LDPC, o aparelho de comunicação pode realizar ainda uma ou mais operações a seguir: realizar correspondência de taxa no código LDPC; intercalar, de acordo com uma solução de intercalação, o código LDPC no qual a correspondência de taxa é realizada; modular o código LDPC intercalado de acordo com um esquema de modulação, para obter uma sequência de bits X; e enviar a sequência de bits X.
[0215] A decodificação é um processo reverso de codificação. Uma matriz de base usada durante a decodificação e uma matriz de base usada durante a codificação têm as mesmas características. Para um processo de codificação do código LDPC, pode ser feita referência às descrições nas implementações anteriores. Os detalhes não são descritos aqui novamente. Em uma implementação, antes da decodificação, o aparelho de comunicação pode adicionalmente realizar as seguintes uma ou mais operações: receber um sinal incluindo informações que são baseadas na codificação LDPC, demodular o sinal, realizar desintercalação e descorrespondência de taxa para obter uma sequência de valores suaves do código LDPC, e decodificar a sequência de valores suaves do código LDPC. Alternativamente, a decodificação pode ser realizada com base em um gráfico de base completo, em um gráfico de base completo que não inclui nenhuma coluna de perfuração incorporada ou em algumas linhas e colunas de um gráfico de base completo.
[0216] O "armazenamento" neste pedido pode ser armazenamento em uma ou mais memórias. A uma ou mais memórias podem ser dispostas separadamente, ou podem ser integradas a um codificador, um decodificador, um processador, um chip, um aparelho de comunicação ou um terminal. Alternativamente, algumas da uma ou mais memórias podem ser dispostas separadamente, ou podem ser integradas a um decodificador, um processador,
um chip, um aparelho de comunicação, ou um terminal. A memória pode ser uma mídia de armazenamento de qualquer forma. Isso não é limitado neste pedido.
[0217] Correspondendo aos projetos do processo de processamento de dados descritos na Figura 5 e Figura 6, uma modalidade do presente pedido fornece ainda um aparelho de comunicação correspondente. O aparelho de comunicação inclui um módulo correspondente configurado para realizar cada parte na Figura 5 ou Figura 6. O módulo pode ser software, hardware ou uma combinação de software e hardware. Por exemplo, o módulo pode incluir uma memória, um dispositivo eletrônico, um componente eletrônico, um circuito lógico ou qualquer combinação dos mesmos. A Figura 7 é um diagrama estrutural esquemático de um aparelho de comunicação 700. O aparelho 700 pode ser configurado para implementar os métodos descritos nas modalidades de método anteriores. Para detalhes, pode ser feita referência às descrições nas modalidades de método anteriores. O aparelho de comunicação 700 pode ser um chip, uma estação de base, um terminal ou outro dispositivo de rede.
[0218] O aparelho de comunicação 700 inclui um ou mais processadores 701. O processador 701 pode ser um processador de propósito geral ou um processador dedicado, por exemplo, um processador de banda base ou uma unidade de processamento central. O processador de banda base pode ser configurado para processar um protocolo de comunicação e dados de comunicação. A unidade de processamento central pode ser configurada para controlar o aparelho de comunicação (por exemplo, uma estação de base, um terminal ou um chip) para realizar um programa de software e processar dados no programa de software.
[0219] Em um projeto possível, um ou mais módulos na Figura 5 e Figura 6 podem ser implementados por um ou mais processadores, ou por um ou mais processadores e memórias.
[0220] Em um projeto possível, o aparelho de comunicação 700 inclui um ou mais processadores 701. Os um ou mais processadores 701 podem implementar a função de codificação/decodificação. Por exemplo, o aparelho de comunicação pode ser um codificador ou um decodificador. Em outro projeto possível, o processador 701 pode implementar outras funções além da função de codificação/decodificação.
[0221] O aparelho de comunicação 700 codifica/decodifica uma sequência de entrada com base em uma matriz LDPC. Uma matriz de base da matriz LDPC pode ser qualquer matriz de base nos exemplos anteriores, uma matriz de base obtida através da realização de transformação em uma ordem de linha, ordem de coluna ou ordem de linha e ordem de coluna em qualquer matriz de base listada acima, uma matriz de base obtida por encurtamento ou perfuração com base em qualquer matriz de base listada acima, ou uma matriz obtida por dispersão de qualquer matriz de base listada acima. Para processamento de codificação/decodificação, pode ser feita referência às descrições das partes relacionadas na Figura 5 e Figura 6. Os detalhes não são descritos aqui novamente.
[0222] Opcionalmente, em um projeto, o processador 701 pode incluir uma ou mais instruções 703 (ou algumas vezes referidas como código ou programa). As instruções podem ser executadas no processador, de modo que o aparelho de comunicação 700 realize os métodos descritos nas modalidades anteriores. Em outro projeto possível, o aparelho de comunicação 700 pode adicionalmente incluir um circuito. O circuito pode implementar a função de codificação/decodificação nas modalidades anteriores.
[0223] Opcionalmente, em um projeto, o aparelho de comunicação 700 pode incluir uma ou mais memórias 702. A memória 702 armazena uma ou mais instruções 704. As instruções podem ser executadas no processador, de modo que o aparelho de comunicação 700 realize os métodos descritos nas modalidades de método anteriores.
[0224] Opcionalmente, a memória pode adicionalmente armazenar dados. Opcionalmente, o processador pode adicionalmente armazenar uma ou mais instruções e/ou dados. O processador e a memória podem ser dispostos separadamente ou integrados.
[0225] Opcionalmente, o "armazenamento" nas modalidades anteriores pode ser armazenamento na memória 702, ou pode ser armazenamento em outra memória externa ou em um dispositivo de armazenamento.
[0226] Por exemplo, a uma ou mais memórias 702 podem armazenar um parâmetro relacionado à matriz LDPC listada acima, por exemplo, um parâmetro relacionado a uma matriz de base, como um valor de desvio, um gráfico de base, dispersão de uma matriz com base em um gráfico de base, cada linha em uma matriz de base, um fator de elevação, uma matriz de base ou a dispersão de uma matriz com base em uma matriz de base. Para detalhes, pode ser feita referência às descrições relacionadas na parte na Figura 5.
[0227] Opcionalmente, o aparelho de comunicação 700 pode adicionalmente incluir um transceptor 705 e uma antena 706. O processador 701 pode ser referido como uma unidade de processamento e controla o aparelho de comunicação (um terminal ou uma estação de base). O transceptor 505 pode ser referido como uma unidade de transceptor, um circuito transceptor ou semelhantes, e é configurado para implementar as funções de envio e recepção do aparelho de comunicação 700 usando a antena 506.
[0228] Opcionalmente, o aparelho de comunicação 700 pode adicionalmente incluir um dispositivo para geração de CRC de bloco de transporte, um dispositivo para segmentação de bloco de código e uma verificação de CRC, um intercalador para intercalação, um dispositivo para correspondência de taxa, um modulador para processamento de modulação ou semelhantes. As funções desses dispositivos podem ser implementadas usando o um ou mais processadores 701.
[0229] Opcionalmente, o aparelho de comunicação 700 pode adicionalmente incluir um demodulador para uma operação de demodulação, um desintercalador para desintercalação, um dispositivo para descorrespondência de taxa, um dispositivo para concatenação de bloco de código e uma verificação de CRC, ou semelhantes. As funções desses dispositivos podem ser implementadas usando o um ou mais processadores 701.
[0230] A Figura 8 é um diagrama esquemático de um sistema de comunicação 800. O sistema de comunicação 800 inclui os dispositivos de comunicação 80 e 81. Os dados de informações são recebidos e enviados entre os dispositivos de comunicação 80 e 81. Os dispositivos de comunicação 80 e 81 podem ser o aparelho de comunicação 700, ou os dispositivos de comunicação 80 e 81 incluem, cada um, o aparelho de comunicação 700 e recebem e/ou enviam os dados de informações. Em um exemplo, o dispositivo de comunicação 80 pode ser um terminal e o dispositivo de comunicação correspondente 81 pode ser uma estação de base. Em outro exemplo, o dispositivo de comunicação 80 pode ser uma estação de base e o dispositivo de comunicação correspondente 81 pode ser um terminal.
[0231] É ainda entendido por um especialista na técnica que vários blocos e passos lógicos ilustrativos podem ser implementados por hardware eletrônico, software de computador ou uma combinação dos mesmos. A implementação de tais funções por hardware ou software depende de uma aplicação específica e de um requisito de projeto de um sistema inteiro. Para cada aplicação particular, vários métodos podem ser usados para implementar as funções. No entanto, essas implementações não devem ser interpretadas como indo além do escopo de proteção das modalidades do presente pedido.
[0232] As tecnologias — descritas neste pedido podem ser implementadas de várias maneiras. Por exemplo, as tecnologias podem ser implementadas por hardware, software ou uma combinação dos mesmos. Para implementação por hardware, uma unidade de processamento configurada para implementar as tecnologias no aparelho de comunicação (por exemplo, uma estação de base, um terminal, uma entidade de rede, ou um chip) pode ser implementada em um ou mais processadores de propósito geral, um processador de sinal digital (DSP), um dispositivo de processamento de sinal digital (DSPD), um circuito integrado de aplicação específica (ASIC), um dispositivo lógico programável (PLD), uma matriz de portas de campo programável (FPGA), outro aparelho lógico programável, uma porta discreta, uma lógica de transistor, um componente de hardware discreto ou qualquer combinação dos mesmos. O processador de propósito geral pode ser um microprocessador. Opcionalmente, o processador de propósito geral pode ser qualquer processador convencional, controlador, microcontrolador ou máquina de estado. O processador pode ser implementado usando uma combinação de aparelhos de computação, por exemplo, um processador de sinal digital e um microprocessador, uma pluralidade de microprocessadores, um ou mais microprocessadores em combinação com um núcleo de processador de sinal digital ou quaisquer outras configurações semelhantes.
[0233] Os passos dos métodos ou algoritmos descritos nas modalidades do presente pedido podem ser diretamente incorporados ao hardware, uma ou mais instruções executadas por um processador ou uma combinação dos mesmos. A memória pode ser uma memória RAM, uma memória flash, uma memória ROM, uma memória EPROM, uma memória EEPROM, um registrador, um disco rígido, um disco removível, um CD-ROM ou qualquer outra forma de mídia de armazenamento. Por exemplo, a memória pode estar conectada ao processador, de modo que possa ler informações da memória, e armazenar e gravar informações na memória. Opcionalmente, a memória pode ser integrada ao processador. O processador e a memória podem ser dispostos no ASIC, e o ASIC pode ser disposto em um terminal ou estação de base ou em outros dispositivos de rede. Opcionalmente, o processador e a memória podem ser dispostos em diferentes componentes do terminal ou uma estação de base ou outros dispositivos de rede.
[0234] Com descrições das implementações anteriores, uma pessoa especialista na técnica pode entender claramente que o presente pedido de patente pode ser implementado por hardware, firmware, ou uma combinação dos mesmos. Quando o presente pedido é implementado por um programa de software, o presente pedido pode ser implementado total ou parcialmente na forma de um produto de programa de computador, onde o produto de programa de computador inclui uma ou mais instruções de computador. Quando as instruções de computador são carregadas e executadas, os procedimentos ou funções de acordo com as modalidades do presente pedido são todos ou parcialmente gerados. Quando o presente pedido é implementado pelo programa de software, as funções anteriores podem, alternativamente, ser armazenadas em uma mídia legível por computador ou transmitidas como uma ou mais instruções ou código na mídia legível por computador. O computador pode ser um computador de propósito geral, um computador dedicado, uma rede de computadores ou outro aparelho programável. As instruções de computador podem ser armazenadas em uma mídia de armazenamento legível por computador ou podem ser transmitidas de uma mídia de armazenamento legível por computador para outra mídia de armazenamento legível por computador. À mídia legível por computador inclui uma mídia de armazenamento de computador e uma mídia de comunicação, onde a mídia de comunicação inclui qualquer mídia que permita que um programa de computador seja transmitido de um lugar para outro. A mídia de armazenamento pode ser qualquer mídia disponível que possa ser acessada por um computador. A seguir, é apresentado um exemplo, mas não impõe nenhuma limitação: A mídia legível por computador pode incluir uma RAM, uma ROM, uma EEPROM, um CD-ROM ou outra mídia de armazenamento de disco ótico ou armazenamento de disco, outro dispositivo de armazenamento magnético ou qualquer outra mídia que pode transportar ou armazenar o código de programa esperado em uma forma de instrução ou estrutura de dados e que pode ser acessada por um computador. Além disso, qualquer conexão pode ser definida adequadamente como uma mídia legível por computador. Por exemplo, se o software for transmitido de um site, servidor ou outra fonte remota usando um cabo coaxial, uma fibra/cabo ótico, um par trançado, uma linha de assinante digital (DSL) ou tecnologias sem fio, como raios infravermelhos, rádio e micro-ondas, o cabo coaxial, fibra ótica/cabo, par trançado, DSL ou tecnologias sem fio, como raios infravermelhos, rádio e micro- ondas estão incluídos nas definições dos meios a que pertencem. Por exemplo, um disco e um disco usados pelo presente pedido incluem um CD (CD), um disco laser, um disco ótico, um disco versátil digital (DVD), um disquete e um disco Blu-ray, onde o disco geralmente copia dados magneticamente e copia dados oticamente usando um laser. A combinação anterior também deve ser incluída no escopo de proteção da mídia legível por computador.
[0235] Note-se que "/" neste pedido representa e/ou. Por exemplo, "codificação/decodificação (encoding e/ou decoding)" significa codificação, decodificação, ou codificação e decodificação.
[0236] Em conclusão, o que é descrito acima são meros exemplos de modalidades das soluções técnicas do presente pedido, mas não se destina a limitar o escopo de proteção do presente pedido. Qualquer modificação, substituição equivalente ou melhoria feita sem se afastar do princípio do presente pedido deve estar dentro do escopo de proteção do presente pedido.
Claims (67)
1. Método de codificação para uma comunicação sem fio, CARACTERIZADO pelo fato de que o método compreende: obter uma sequência de entrada, codificar a sequência de entrada com base em uma matriz de verificação de paridade de baixa densidade (LDPC) para obter uma sequência codificada, em que a matriz LDPC é obtida com base em um fator de elevação Z e em uma matriz de base, e a matriz de base compreende linha O à linha 6 e coluna O à coluna 16 em qualquer uma dentre matrizes mostradas na Figura 3b- 1 à Figura 3b-8, ou a matriz de base compreende linha O à linha 6 e algumas colunas da coluna O à coluna 16 em qualquer uma dentre matrizes mostradas na Figura 3b-1 à Figura 3b-8, e emitir a sequência codificada.
2. Método de decodificação para uma comunicação sem fio, CARACTERIZADO pelo fato de que o método compreende: obter uma sequência de entrada, decodificar a sequência de entrada com base em uma matriz de verificação de paridade de baixa densidade (LDPC) para obter uma sequência decodificada, em que a matriz LDPC é obtida com base em um fator de elevação Z e em uma matriz de base, e a matriz de base compreende linha O à linha 6 e coluna O à coluna 16 em qualquer uma dentre matrizes mostradas na Figura 3b-1 à Figura 3b-8, ou a matriz de base compreende linha O à linha 6 e algumas colunas da coluna O à coluna 16 em qualquer uma dentre matrizes mostradas na Figura 3b- 1 à Figura 3b-8; emitir a sequência decodificada.
3. Método, de acordo com a reivindicação 1 ou 2, CARACTERIZADO pelo fato de o fator de elevação ser Z=4*2', 0<j<7, eº E(23,5,7,91L1315) , em que se a = 2 ou um valor do fator de elevação Z for um dentre 2, 4,8,16, 32, 64, 128, e 256, a matriz de base compreende linha O à linha 6 e coluna 0 à coluna 16 em qualquer uma dentre matriz mostrada na Figura 3b-1 à Figura 3b-
8; ou a matriz de base compreende linha O à linha m — 1 e coluna O à coluna n — 1 em uma matriz mostrada na Figura 3b-1, em que 7 < m € 42, m é um número inteiro, 17 < n < 52, e n é um número inteiro; ou a matriz de base compreende linha O à linha m — 1 e algumas colunas da coluna O à coluna n— 1 em uma matriz mostrada na Figura 3b-1, em que 7 < m € 42, m é um número inteiro, 17 <n < 52, e n é um número inteiro;
se a = 3 ou um valor do fator de elevação Z for um dentre 3, 6, 12, 24, 48, 96, 192, e 384, a matriz de base pode compreender linha O à linha 6 e coluna O à coluna 16 em uma matriz mostrada na Figura3b-2; ou a matriz de base compreende linha O à linha m — 1 e coluna O à coluna n — 1 em uma matriz mostrada na Figura 3b-2, em que 7 < m < 42, m é um número inteiro, 17 <n < 52, e n é um número inteiro; ou a matriz de base compreende linha O à linha m — 1 e algumas colunas da coluna O à coluna n — 1 em uma matriz mostrada na Figura 3b-2, em que 7 < m € 42, m é um número inteiro, 17 <n<52,ené um número inteiro;
se a = 5 ou um valor do fator de elevação Z for um dentre 5, 10, 20, 40, 80, 160 e 320, a matriz de base pode compreender linha O à linha 6 e coluna O à coluna 16 em uma matriz mostrada em Figura3b-3; ou a matriz de base compreende linha O à linha m — 1 e coluna O à coluna n — 1 em uma matriz mostrada na Figura 3b-3, em que 7 < m € 42, m é um número inteiro, 17 <n < 52, e n é um número inteiro; ou a matriz de base compreende linha O à linha m — 1 e algumas colunas da coluna O à coluna n — 1 em uma matriz mostrada na Figura 3b-3, em que 7 < m £ 42, m é um número inteiro, 17 <n<52, e né um número inteiro;
se a = 7 ou um valor do fator de elevação Z for um dentre 7, 14, 28, 56, 112 e 224, a matriz de base pode compreender linha O à linha 6 e coluna O à coluna 16 em uma matriz mostrada na Figura 3b-4; ou a matriz de base compreende linha O à linha m — 1 e coluna O à coluna n — 1 em uma matriz mostrada na Figura 3b-4, em que 7 < m < 42, m é um número inteiro, 17 <n < 52, e n é um número inteiro; ou a matriz de base compreende linha O à linha m — 1 e algumas colunas da coluna O à coluna n— 1 em uma matriz mostrada na Figura 3b-4, em que 7 < m < 42, m é um número inteiro, 17 <n<52,e né um número inteiro;
se a = 9 ou um valor do fator de elevação Z for um dentre 9, 18, 36,
72, 144 e 288, a matriz de base pode compreender linha O à linha 6 e coluna O à coluna 16 em uma matriz mostrada na Figura 3b-5; ou a matriz de base compreende linha O à linha m — 1 e coluna O à coluna n — 1 em uma matriz mostrada na Figura 3b-5, em que 7 < m € 42, m é um número inteiro, 17 <n < 52, e n é um número inteiro; ou a matriz de base compreende linha O à linha m — 1 e algumas colunas da coluna O à coluna n— 1 em uma matriz mostrada na Figura 3b-5, em que 7 < m < 42, m é um número inteiro, 17 <n<52,ené um número inteiro;
se a = 11 ou um valor do fator de elevação Z for um dentre 11, 22,44, 88, 176 e 352, a matriz de base pode compreender linha O à linha 6 e coluna O à coluna 16 em uma matriz mostrada na Figura 3b-6; ou a matriz de base compreende linha O à linha m — 1 e coluna O à coluna n — 1 em uma matriz mostrada na Figura 3b-6, em que 7 < m € 42, m é um número inteiro, 17 <n < 52, e n é um número inteiro; ou a matriz de base compreende linha O à linha m — 1 e algumas colunas da coluna O à coluna n— 1 em uma matriz mostrada na Figura 3b-6, em que 7 < m < 42, m é um número inteiro, 17 <n<52,e né um número inteiro;
se a = 13 ou um valor do fator de elevação Z for um dentre 13, 26, 52, 104 e 208, a matriz de base pode compreender linha O à linha 6 e coluna O à coluna 16 em uma matriz mostrada na Figura3b-7; ou a matriz de base compreende linha O à linha m — 1 e coluna O à coluna n — 1 em uma matriz mostrada na Figura 3b-7, em que 7 < m € 42, m é um número inteiro, 17 <n < 52, e n é um número inteiro; ou a matriz de base compreende linha O à linha m — 1 e algumas colunas da coluna O à coluna n— 1 em uma matriz mostrada na Figura 3b-7, em que 7 < m € 42, m é um número inteiro, 17 <n<52,e né um número inteiro; ou se a = 15 ou um valor do fator de elevação Z for um dentre 15, 30, 60, 120 e 240, a matriz de base pode compreender linha O à linha 6 e coluna 0 à coluna 16 em uma matriz mostrada na Figura3b-8; ou a matriz de base compreende linha O à linha m — 1 e coluna O à coluna n — 1 em uma matriz mostrada na Figura 3b-8, em que 7 < m < 42, m é um número inteiro, 17 <n< 52, e n é um número inteiro; ou a matriz de base compreende linha O à linha m — 1 e algumas colunas da coluna O à coluna n — 1 em uma matriz mostrada na Figura 3b-8, em que 7 < m < 42, m é um número inteiro, 17 <n<52ené um número inteiro.
4. Método, de acordo com qualquer uma das reivindicações 1 a 3, CARACTERIZADO pelo fato de a matriz LDPC ser obtida com base no fator de elevação Z e em uma matriz Hs que é obtida por compensação da matriz de base, e a matriz Hs é obtida por adição ou subtração de um valor de compensação Offset; para ou de cada valor de desvio maior que ou igual a O em pelo menos uma coluna s na matriz de base, em que o valor de compensação Offset: é um número inteiro maior que ou igual a O, e s é um número inteiro maior que ou igual a O e menor que 11.
5. Método, de acordo com qualquer uma das reivindicações 1 a 4, CARACTERIZADO pelo fato de a matriz LDPC ser obtida com base no fator de elevação Z e em uma matriz que é obtida por transformação de linha, ou transformação de coluna, ou troca de linhas e troca de colunas é realizada na matriz de base ou na matriz de compensação Hs da matriz de base.
6. Método de codifcação para comunicação sem fio, CARACTERIZADO pelo fato de que o método compreende: obter uma sequência de entrada, codificar a sequência de entrada com base em um fator de elevação Zeem um parâmetro de uma matriz de verificação de paridade de baixa densidade (LDPC) para obter uma sequência codificada, em que o parâmetro da matriz LDPC compreende parâmetros correspondentes a linha O à linha 6 em qualquer uma dentre Tabela 2 e Tabela 3b-1 à Tabela 3b-8; e emitir a sequência codificada.
7. Método de decodificação para comunicação sem fio, CARACTERIZADO pelo fato de que o método compreende: obter uma sequência de entrada, decodificar a sequência de entrada com base em um fator de elevação Ze em um parâmetro de uma matriz de verificação de paridade de baixa densidade (LDPC) para obter uma sequência decodificada, em que o parâmetro da matriz LDPC compreende parâmetros correspondentes a linha O à linha 6 em qualquer uma dentre Tabela 2 e Tabela 3b-1 à Tabela 3b-8; e emitir a sequência codificada.
8. Método, de acordo com a reivindicação 6 ou 7, CARACTERIZADO pelo fato de que o parâmetro da matriz LDPC compreende parâmetros correspondentes a linha 7 à linha 41 em qualquer uma dentre Tabela 2 e Tabela 3b-1 à Tabela 3b-8.
9. Método, de acordo com qualquer uma das reivindicações 6 a 8, CARACTERIZADO pelo fato de o fator de elevação ser Z=ax2, 0<j<7, e a E(23,5,7,9,1113,15) em que para a = 2, o parâmetro da matriz LDPC compreende parâmetros correspondentes a linha O à linha 6 na Tabela 2 ou na Tabela 3b-1; ou para a = 3, o parâmetro da matriz LDPC compreende parâmetros correspondentes a linha O à linha 6 na Tabela 2 ou Tabela 3b-2; ou para a = 5, o parâmetro da matriz LDPC compreende parâmetros correspondentes a linha O à linha 6 na Tabela 2 ou Tabela 3b-3; ou para a = 7, o parâmetro da matriz LDPC compreende parâmetros correspondentes a linha O à linha 6 na Tabela 2 ou Tabela 3b-4; ou para a = 9, o parâmetro da matriz LDPC compreende parâmetros correspondentes a linha O à linha 6 na Tabela 2 ou Tabela 3b-5; ou para a = 11, o parâmetro da matriz LDPC compreende parâmetros correspondentes a linha O à linha 6 na Tabela 2 ou Tabela 3b-6; ou para a = 13, o parâmetro da matriz LDPC compreende parâmetros correspondentes a linha O à linha 6 na Tabela 2 ou Tabela 3b-7; ou para a = 15, o parâmetro da matriz LDPC compreende parâmetros correspondentes a linha O à linha 6 na Tabela 2 ou Tabela 3b-8.
10. Método, de acordo com a reivindicação 9, CARACTERIZADO pelo fato de que para a = 2, o parâmetro da matriz LDPC compreendendo parâmetros correspondentes a linha 7 à linha 41 na Tabela 2 ou Tabela 3b-1; ou para a = 3, o parâmetro da matriz LDPC compreendendo parâmetros correspondentes a linha 7 à linha 41 na Tabela 2 ou Tabela 3b-2; ou para a = 5, o parâmetro da matriz LDPC compreendendo parâmetros correspondentes a linha 7 à linha 41 na Tabela 2 ou Tabela 3b-3; ou para a = 7, o parâmetro da matriz LDPC compreendendo parâmetros correspondentes a linha 7 à linha 41 na Tabela 2 ou Tabela 3b-4; ou para a = 9, o parâmetro da matriz LDPC compreendendo parâmetros correspondentes a linha 7 à linha 41 na Tabela 2 ou Tabela 3b-5; ou para a = 11, o parâmetro da matriz LDPC compreendendo parâmetros correspondentes a linha 7 à linha 41 na Tabela 2 ou Tabela 3b-6; ou para a = 13, o parâmetro da matriz LDPC compreendendo parâmetros correspondentes a linha 7 à linha 41 na Tabela 2 ou Tabela 3b-7; ou para a = 15, o parâmetro da matriz LDPC compreendendo parâmetros correspondentes a linha 7 à linha 41 na Tabela 2 ou Tabela 3b-8.
11. Método, de acordo com qualquer uma das reivindicações 6 a 10, CARACTERIZADO pelo fato de que a codificação/decodificação de uma sequência de entrada com base em um fator de elevação Z e em um parâmetro de uma matriz de verificação de paridade de baixa densidade (LDPC) compreendendo: codificar/decodificar a sequência de entrada com base no fator de elevação Z e em um parâmetro que é obtido por compensação do parâmetro da matriz LDPC, em que o parâmetro compensado compreende: um valor de desvio, maior que ou igual a O, que esteja em pelo menos uma localização de coluna s no parâmetro da matriz LDPC e que seja aumentado ou diminuído por um valor de compensação Offsets, em que o valor de compensação Offsets é um número inteiro maior que ou igual a 0, e s é um número inteiro maior que ou igual a O e menor que 11.
12. Método de processamento de informações para comunicação sem fio, CARACTERIZADO pelo fato de que compreende: obter uma sequência de entrada, codificar a sequência de entrada e=Í6,0 e tka) para obter uma sequência de saída d= (do ddar5 Aya) e emitir a sequência de saída, em que K e N são números inteiros maiores que 0, em que a sequência de saída d compreende E, hits na sequência de entrada c e bits de paridade em uma sequência de paridade w, em que Fo é um número inteiro, e O < Kos K;
a sequência de paridade w e a sequência de entrada c satisfazem mo eo uma fórmula » ; ã Flenenenseç] é um vetor transposto de um vetor formado por bits na sequência de entrada c, W Dm ms, * Jd é um vetor transposto de um vetor formado por bits na sequência de paridade w, 07 é um vetor coluna, e valores de todos os elementos em 07 são 0; e H é uma matriz de verificação de paridade de baixa densidade O r.xn (LDPC); um gráfico de base de H compreende Hgc e Hgeg, ext; nem), em que Ormon representa uma matriz nula Mm. “NM e Tron representa uma matriz identidade "e “A. e HBee compreende colunas correspondentes a Kr colunas de bits de informações em Hgc2 e coluna 10 à coluna 10 + ma —1 em Hegc2, em que uma quantidade de colunas em Hec2 é 10 + ma, 4€ma<É7,eKve 16,8,9,10), em que para mc=7,e 0 < nc<$ 35, uma quantidade de colunas em Hge2 é igual a 17; ou para mc=6, e 0<n.c<36, uma quantidade de colunas em Hec2é igual a 16; ou para mc=5,e 0 < nc<$ 37, uma quantidade de colunas em Hgc2 é igual a 15; ou para mc = 4 e O < n << 38, uma quantidade de colunas em Hgc2 é igual a 14.
13. Método, de acordo com a reivindicação 12, CARACTERIZADO pelo fato de que localizações de colunas em que elementos diferentes de zero em cada linha em Hgc2 sendo localizados são mostradas em qualquer uma dentre Tabela 3a e Tabela 3b-1 à Tabela 3b-8, ou qualquer uma dentre Tabela 3a, Tabela 3b-1 à Tabela 3b-8, e Tabela 3b-2'.
14. Método de processamento de informações para comunicação sem fio, CARACTERIZADO pelo fato de que compreende:
obter uma sequência de entrada e =Á66 ka), em que um comprimento da sequência de entrada c é K; determinar um fator de elevação Z; determinar uma matriz de verificação de paridade de baixa densidade (LDPC) H com base no fator de elevação Z; e codificar a sequência de entrada c para obter uma sequência de bits codificada q (do dp do5 da) em que um comprimento de d é N, d compreende bits de paridade w, e os bits de paridade satisfazem: ce mb em que e=lena,e ea] representa um vetor transposto de um vetor formado por bits na sequência de entrada c, = Do, Mo a Wok 1 representa um vetor transposto de um vetor formado por bits em uma sequência de paridade, º representa um vetor coluna, e valores de todos os elementos em 1 são O; e a matriz H representa a matriz LDPC.
15. Método, de acordo com a reivindicação 14, CARACTERIZADO pelo fato de que a matriz H é representada como n-[H, 4) H1 compreende algumas linhas e algumas colunas em partes A, B, e D em qualquer matriz «fe mostrada na Figura 3b-1 à Figura 3b-8, e H>é representada como no , em que UM representa uma matriz nula mxn, e Ly representa uma matriz nxn,
16. Método, de acordo com qualquer uma das reivindicações 12 a 15, em que um comprimento da sequência de paridade w é N+2Z-K, ou um comprimento da sequência de paridade é N-K.
17. Método de codificação para comunicação sem fio, CARACTERIZADO pelo fato de que compreende: obter uma sequência de entrada; codificar a sequência de entrada c com base em uma matriz de verificação de paridade de baixa densidade (LDPC) H para obter uma sequência codificada; e emitir a sequência codificada,
em que um elemento em uma matriz de base da matriz LDPC H é ou um elemento zero ou um elemento diferente de zero, os quais são representados respectivamente por seus índice de linha i e índice de coluna j, em que o elemento diferente de zero (i, |) representa que o elemento deve ser substituído por uma matriz de permutação circular de tamanho Z x Z, a matriz de permutação circular corresponde a uma matriz identidade Z x Z desviada circularmente para a direita por Pi; vezes , Pi; = mod(Vi,,Z), e Z é um fator de elevação; e o elemento diferente de zero (i, j) e um valor Vi; correspondente ao elemento diferente de zero (i, j) são os seguintes: pq o o [No o eo eo o ss 8 e, je jr Poe |
18. Método, de acordo com a reivindicação 17, CARACTERIZADO pelo fato de que a codificação de uma sequência de entrada c com base em uma matriz LDPC H compreende: codificar a sequência de entrada e=fe6a e ka) para obter uma sequência de saída dad Ad dos dva) em que ambos K e N são números inteiros positivos, K é um número inteiro múltiplo de Z, e N = 50Z.
19. Método, de acordo com a reivindicação 18, CARACTERIZADO pelo fato de Z ser um dentre 5, 10, 20, 40, 80, 160, e 320.
20. Método, de acordo com a reivindicação 18 ou 19, CARACTERIZADO pelo fato de Z ser um valor mínimo que satisfaz KZ 2 K, e Kr é um dentre 6, 8, 96 10.
21. Método, de acordo com a reivindicação 19, CARACTERIZADO pelo fato de que Kpr satisfaz: 10, K > 640 e. Â 560<K < 640 8, 192<K < 560 6, outros.
22. Método, de acordo com qualquer uma das reivindicações 18 a 21, CARACTERIZADO pelo fato de que a sequência de saída d compreende É hits na sequência de entrada c e bits de paridade em uma sequência de paridade w, em que Fo é um número inteiro, O < Ko< K, e um comprimento da sequência de paridade w é N-ÁK,. e a sequência de paridade w e a sequência de entrada c satisfazem H fé | =0 uma fórmula » , em que à F[eneros-seea T é um vetor transposto de um vetor formado por bits na sequência de entrada c, WS [6 mano taça | é um vetor transposto de um vetor formado por bits na sequência de paridade w, 07 é um vetor coluna, e valores de todos os elementos em 07 são zero.
23. Método, de acordo com a reivindicação 22, em que o comprimento da sequência de paridade w é N+27Z-K.
24. Método, de acordo com qualquer uma das reivindicações 18 a 23, CARACTERIZADO pelo fato de que a codificação de uma sequência de entrada c com base em uma matriz LDPC H compreende: para k= 27 a K-1,
se º z< NULL >, 22,56; senão ckx= 0.
25. Método, de acordo com qualquer uma das reivindicações 18 a 24, CARACTERIZADO pelo fato de que a codificação de uma sequência de entrada c com base em uma matriz LDPC H compreende: para k = K a N+22-1, de 37, =Wrk :
26. Método de decodificação para comunicação sem fio, CARACTERIZADO pelo fato de que compreende: obter uma sequência de valores suaves de um código de verificação de paridade de baixa densidade (LDPC) decodificar a sequência de valores suaves de um código de verificação de paridade de baixa densidade (LDPC) com base em uma matriz LDPC H, para obter uma sequência de informações, em que um elemento em uma matriz de base de H é ou um elemento zero ou um elemento diferente de zero, os quais são representados respectivamente por seus índice de linha i e índice de coluna j, o elemento diferente de zero (i, j) representa que o elemento deve ser substituído por uma matriz de permutação circular Z x Z, a matriz de permutação circular corresponde a uma matriz identidade Z x Z que é desviada circularmente para a direita por Pi; vezes, Pij= mod(Vi;, Z), e Z é um fator de elevação; e o elemento diferente de zero (i, |) e um valor Vij correspondente ao elemento diferente de zero (i, |) são os seguintes: FF ET EA] ee pe pre | pqp | | re] e js | BB deh E Pr | 6 je a is | Pode e pe je de eo ode ps je o pe je o es
1 e es pe eo Pe
27. Método, de acordo com qualquer uma das reivindicações 17a26, CARACTERIZADO pelo fato de que a matriz de base de H compreendendo o seguinte elemento diferente de zero (i, j, e um valor Vij correspondente ao elemento diferente de zero (i, j) é o seguinte:
NL
E
28. Método, de acordo com qualquer uma das reivindicações 17 a 27, CARACTERIZADO pelo fato de que a matriz de base de H compreendendo o seguinte elemento diferente de zero (i, j), e um valor Vij correspondente ao elemento diferente de zero (i, |) é o seguinte:
PFN
E
29. Método, de acordo com qualquer uma das reivindicações 17 a 28, CARACTERIZADO pelo fato de que a matriz de base de H compreendendo o seguinte elemento diferente de zero (i, j)), e um valor Vij correspondente ao elemento diferente de zero (i, j) é o seguinte:
Pp | |
EE
30. Método, de acordo com qualquer uma das reivindicações 17 a 29, CARACTERIZADO pelo fato de que a matriz de base de H compreendendo o seguinte elemento diferente de zero (i, j), e um valor Vij correspondente ao elemento diferente de zero (i, j) é o seguinte: Pop | | Pos “E
E 1
31. Método, de acordo com qualquer uma das reivindicações 17 a 30, CARACTERIZADO pelo fato de que a matriz de base de H compreendendo o seguinte elemento diferente de zero (i, j) e um valor Vij correspondente ao elemento diferente de zero (i, j) é o seguinte: PE E] Es
32. Método, de acordo com qualquer uma das reivindicações 17 a 31, CARACTERIZADO pelo fato de que a matriz de base de H compreendendo um elemento diferente de zero (i, |) de uma (i + 1)és!mº linha, em que 9 <i <41; e um valor Vi; correspondente ao elemento diferente de zero (i, j) é o seguinte:
Pb pp yr 6 |) sr ae fe sd] 9 [2 jo so ja ja] 9 pejss | o jo | jan lo | [des (2 158 1 jo 19 jo | [10 [154/31 [18 20 | ei | po | jnjo | aim | pe | jo jo | [15 15 12 | [2 | qu fes | jr [12 1º | 13 e | jeejo | ei | qe | 2 jo] 4 | sds | je | ei | je | jo | ;r poe |) jeje | poe je 21 | e mp pede | si) vie) per jejo |) 21 paes) 121º) ie | [E a 5 1] 1 meo ese | js | ever põe | jo) Bi ae Is] pie] PP] Pla. 21%] poe | je | 7 je) e esp qe joe | jasjo | io e jo a e (16) AP e pe |) je) [1 Fe Ef] es] eps | jeje| js | | ope jo do dv Je do DM e | pejz | jan das) | as) se) ste Es EFE, TE) EE [1º | [11 paes je je | so jo [18 jan fa fis) 1 (e 2r o | pas jo 15 2 | e e Zoe | Ss) Macaca NL
33. Método, de acordo com qualquer uma das reivindicações 17 a32, CARACTERIZADO pelo fato de a matriz de base de H ser uma matriz de m linhas e n colunas, em que ms 42 ens<52.
34. Método, de acordo com qualquer uma das reivindicações 17 a 33, CARACTERIZADO pelo fato de Z ser um dentre 5, 10, 20, 40, 80, 160 e 320.
35. Método, de acordo com qualquer uma das reivindicações 12 a 34, CARACTERIZADO pelo fato de K ser um número inteiro múltiplo de Z.
36. Método para comunicação sem fio, CARACTERIZADO pelo fato de que compreende: obter, por um aparelho de comunicação, uma sequência de entrada c, em que a sequência de entrada compreende K bits, K > 1; codificar, pelo aparelho de comunicação, a sequência de entrada c usando uma matriz H, para obter uma sequência codificada d, em que a sequência codificada d compreende N bits, e N é um número inteiro positivo; e emitir, pelo aparelho de comunicação, a sequência codificada d; em que a matriz H é determinada de acordo com uma matriz de base e um fator de elevação Z, Z é um número inteiro positivo; em que a matriz de base compreende m linhas e n colunas, e elementos na matriz de base são representados respectivamente por seus índice de linha i e índice de coluna j, em que O si <m, 0 <j<rn; em que um elemento na matriz de base é ou um elemento zero ou um elemento diferente de zero, e um elemento diferente de zero na linha i e coluna j tem um valor Vi; em que cada elemento zero na matriz de base corresponde a uma matriz nula de tamanho Z x Z na matriz H, e um elemento diferente de zero na linha i e coluna j na matriz de base corresponde a uma matriz de permutação circular hi j de tamanho Z x Z na matriz H; em que a matriz de permutação circular hi; equivale a uma matriz identidade Z x Z sido desviada circularmente para a direita por Pi; vezes, onde Pij= mod (Vi, Z); e em que a matriz de base compreende os seguintes elementos diferentes de zero cujos índices de linha (i), índices de coluna (j) e valores correspondentes V;;são os seguintes: Ps e e e 2 e | e [1º e Pr | e e ao os e le | ee Re e as e e 1 | E le | 6 e | 1 Bo e a e ao Pe | 8 e so sa ass a as e e a)
FE EO a gg
37. Método, de acordo com a reivindicação 36, CARACTERIZADO pelo fato de N ser igual a 50 x Z.
38. Método, de acordo com a reivindicação 36 ou 37, CARACTERIZADO pelo fato de a sequência de entrada c ser representada como c = (Co, C1, C2,..., Ck1), e a sequência codificada d ser representada como d = (do, d1, da,..., dh), em que em codificação da sequência de entrada c usando a matriz H, um elemento cx (k = 0, 1, 2...., K-1) na sequência de entrada c e um elemento dn (n = O, 1, 2,..., N-1) na sequência codificada d satisfazem: para k = 27 a K-1, se cx não for um bit de preenchimento, dx-22 = Ck; e se cx for um bit de preenchimento, cx = O, e dr27 é um bit de preenchimento.
39. Método, de acordo com qualquer uma das reivindicações 36 a 38, CARACTERIZADO pelo fato de a sequência de entrada c ser representada como Cc = (co, C1, C2,..., Ck1), e a sequência codificada d ser representada como d = (do, di, d2,..., dh), em que a sequência codificada d compreende Ko bits da sequência de entrada c e N-Ko bits de paridade de uma sequência de paridade Ww, a sequência de paridade w é representada como: w = (wo, Wi, W2,..., WN-Ko-1), em que Ko é um número inteiro e O < Ko <s K; em que a matriz H, a sequência de paridade w e a sequência de entrada c satisfazem: Hx | e =o, w em que c = [Cco, C1, C2,..., CK1)]", w = [Wo, Wi, W2,..., Wn-Ko1)", e O é um vetor coluna no qual todos os elementos são iguais a zero.
40. Método, de acordo com a reivindicação 39, CARACTERIZADO pelo fato de a sequência de paridade w ter N+2Z—K bits e a sequência de paridade w ser representada como Ww = (Wo, Wi, W2,..., WN+22Z-K1).
41. Método, de acordo com a reivindicação 39 ou 40, CARACTERIZADO pelo fato de que em codificação da sequência de entrada c usando a matriz H, um elemento na sequência de paridade w e um elemento na sequência codificada d satisfaz:
para k = K a N+27-1, dke22= WkK.
42. Método, de acordo com qualquer uma das reivindicações 36 a 41, CARACTERIZADO pelo fato de Z ser um valor mínimo que satisfaz Kv x Z > K, e Kr é um dentre (6, 8, 9, 10).
43. Método, de acordo com a reivindicação 42, CARACTERIZADO pelo fato de que Kr satisfaz: 10, K > 640 K, = : 560<K < 640 8, 192<K < 560 6, outros.
44, Método, de acordo com qualquer uma das reivindicações 36 a 43, CARACTERIZADO pelo fato de Z ser um dentre 5, 10, 20, 40, 80, 160 e 320.
45. Método, de acordo com qualquer uma das reivindicações 36 a 44, CARACTERIZADO pelo fato de que m <42 ens<52.
46. Método, de acordo com qualquer uma das reivindicações 36 a 45, CARACTERIZADO pelo fato de que a matriz de base compreendendo uma ou mais linhas com elementos diferentes de zero, em que índices de linha (i), índices de coluna (j) e valores correspondentes Vi; dos elementos diferentes de zero são os seguintes: op ms o va dr o vs | o je o o pe ' " Ee” e je | as jo) es o e pe e ço e o po js à [5 o | 2 e | ie | 26 o 6 de | o je da 7 Cao o je | e je ja jo
PET Er] FT) e Ee FPS. FEET Ee PB] Poe, TP)
FEET EE
FT ETA el EP”? PET EE] EF) 2o PT FE) ET” FRETE] ET], E) EA E Pp) Efe) FEET Ee] Ee) oe ET PT 2 [86 Jo] TA] TA e] Ejs PTE 7 E [5 e
PTE 38 e] je) PT Tie) Eee] 2s PT] [Ts BP eq)
ee q ee] 4 jo 2 e | s Eq a je e e se jo 2 je dar e aa je é o eder sto e
47. Aparelho (700) para comunicação sem fio, CARACTERIZADO pelo fato de pelo menos um processador (701) ser configurado para: obter uma sequência de entrada c, em que a sequência de entrada compreende K bits, K > 1; codificar a sequência de entrada c usando uma matriz H, para obter uma sequência codificada d, em que a sequência codificada d compreende N bits, e N é um número inteiro positivo; e emitir a sequência codificada d; em que a matriz H é determinada de acordo com uma matriz de base e um fator de elevação Z, Z é um número inteiro positivo; em que a matriz de base compreende m linhas e n colunas, e elementos na matriz de base são representados respectivamente por seus índice de linha i e índice de coluna j, em que 0 Si <m,0<j<rn; em que um elemento na matriz de base é ou um elemento zero ou um elemento diferente de zero, e um elemento diferente de zero na linha i e coluna j tem um valor Vi; em que cada elemento zero na matriz de base corresponde a uma matriz nula do tamanho Z x Z na matriz H, e um elemento diferente de zero na linha i e coluna j na matriz de base corresponde a uma matriz de permutação circular hi; de tamanho Z x Z na matriz H; em que a matriz de permutação circular hij equivale a uma matriz identidade Z x Z sido desviada circularmente para a direita por Pi; vezes, em que Pij= mod (Vi, Z); e em que a matriz de base compreende os seguintes elementos diferentes de zero cujos índices de linha (i), índices de coluna (j) e valores correspondentes Vi; são os seguintes: Pr ae o Pe | e e el BE PP | 8 e ja jo e e | e e e e mo e as e e 1 | E le | 6 e | 1 E 3 8 | Pe | 8 e ao sa ass a as e e a rode dB e
48. Aparelho (700) de acordo com a reivindicação 47, CARACTERIZADO pelo fato de N ser igual a 50 x Z.
49. Aparelho (700), de acordo com a reivindicação 47 ou 48, CARACTERIZADO pelo fato de a sequência de entrada c ser representada como c = (Co, C1, C2,..., Ck1) e a sequência codificada d ser representada como d = (do, d1, d2,...., díh1), em que em codificação da sequência de entrada c usando a matriz H, um elemento cx (k = 0, 1, 2...., K1) na sequência de entrada c e um elemento dn (n = O, 1, 2,..., N-1) na sequência codificada d satisfazem: para k = 27 a KA, se ck não for um bit de preenchimento, dk22= Cx e se c« for um bit de preenchimento, cx = 0 e dr27z é um bit de preenchimento.
50. Aparelho (700), de acordo com qualquer uma das reivindicações 47 a 49, CARACTERIZADO pelo fato de a sequência de entrada c ser representada como c = fCco, C1, C2,..., Ck1) e a sequência codificada d ser representada como d = fdo, di, da...., dh), em que a sequência codificada d compreende Ko bits da sequência de entrada c e N-Ko bits de paridade de uma sequência de paridade w, a sequência de paridade w é representada como w = W fo, W1, W2,..., WN-K0-1), em que Ko é um número inteiro e O < Ko< K; em que a matriz H, a sequência de paridade w e a sequência de entrada c satisfazem: Hx | e =o, w em que c = [Co, C1, C2,..., CKk1)", w= [Wo, W1, W2,..., Wn-Ko-1)", e O é um vetor coluna no qual todos os elementos são iguais a zero.
51. Aparelho (700) de acordo com a reivindicação 50, CARACTERIZADO pelo fato de a sequência de paridade w ter N + 27- K bits e a sequência de paridade w ser representada como w = (wo, W1, W2,..., WN+22Z-K-1).
52. Aparelho (700), de acordo com a reivindicação 50 ou 51, CARACTERIZADO pelo fato de que em codificação da sequência de entrada c usando a matriz H, de um elemento na sequência de paridade w e de um elemento na sequência codificada d e satisfaz: para k = K a N+27-1, dk22 = WkK.
53. Aparelho (700), de acordo com qualquer uma das reivindicações 47 a 52, CARACTERIZADO pelo fato de Z ser um valor mínimo que satisfaz Kr x Z2K, e K.é um dentre (6, 8, 9, 10).
54. Aparelho, de acordo com a reivindicação 53, CARACTERIZADO pelo fato de que Kr satisfaz: 10, K > 640 K, = É 560<K < 640 8, 192<K < 560 6, outros.
55. Aparelho (700), de acordo com qualquer uma das reivindicações 47 a 54, CARACTERIZADO pelo fato de Z ser um dentre 5, 10, 20, 40, 80, 160, e 320.
56. Aparelho (700), de acordo com qualquer uma das reivindicações 47 a 55, CARACTERIZADO pelo fato de que m <42 e n<52.
57. Aparelho (700), de acordo com qualquer uma das reivindicações 47 a 56, CARACTERIZADO pelo fato de que a matriz de base compreendendo uma ou mais linhas com elementos diferentes de zero, em que índices de linha (i), índices de coluna (j) e valores correspondentes Vi; dos elementos diferentes de zero são os seguintes: om o o Iv do o ]W e e e o e | 4 15 28 [1 | | do | as jo as o e le | e pe e |
ENNLNL 6 à je | PA | 2 e | | | e ps fo | e e 1 | o je) v e je | e 2 1º | 1 e | | pes] o e e [jo | as pe oz je 25 (2 | | [2 | | ' e e [e o | e 4 Em | 33 Pio | 2 o | e o | Em [4 18 34 fo jo | pa e e e a o Be mB mm] o | º 35 oe [6 | eder e as jo o e ja e | o | 2 1 36 1º je [158 jo je | | 23 [8 1º | [2 jo | [e je | o do | as jo ly poe e) ve Eee] je | | 2 18 | | ado | ja o | pa e e e as jo 12 2 e je | | pes | 36 o | 2PB | 2 | | e le | e je | 26 2 e | |i8 8 j102| so | [36 | | qe pe e se jo 2 je dar e aa | e | 8 fis] aro lh, a dn er] sto | Be
58. Aparelho (700), de acordo com qualquer uma das reivindicações 47 a 57, CARACTERIZADO pelo fato de que compreende pelo menos uma memória (702) configurada para armazenar a matriz de base, um ou mais fatores de elevação Z, ou uma ou mais matrizes de permutação circular.
59. Aparelho (700), de acordo com qualquer uma das reivindicações 47 a 58, CARACTERIZADO pelo fato de que que compreende pelo menos uma memória (702) configurada para armazenar parâmetros associados à matriz H.
60. Aparelho (700), de acordo com qualquer uma das reivindicações 47 a 59, CARACTERIZADO pelo fato de que compreende um transceptor (705) configurado para: receber a sequência de entrada e transmitir a sequência codificada d.
61. Aparelho (700), CARACTERIZADO pelo fato de que compreende meios configurados para realizar o método conforme definido em qualquer uma das reivindicações 1 a 46.
62. Aparelho de comunicação (700), CARACTERIZADO pelo fato de que o aparelho de comunicação compreendendo um ou mais processadores (701), e uma ou mais memórias (702), a uma ou mais memórias armazenando uma ou mais instruções (704), as quais quando executadas pelo um ou mais processadores (701), fazem com que o aparelho de comunicação realize o método conforme definido em qualquer uma das reivindicações 1 a 46.
63. Terminal (700; 81), CARACTERIZADO pelo fato de que compreende o aparelho conforme definido na reivindicação 61, ou o aparelho de comunicação conforme definido na reivindicação 62, ou o aparelho conforme definido em qualquer uma das reivindicações 47 a 60.
64. Estação de base (700; 80), CARACTERIZADA pelo fato de que compreende o aparelho conforme definido na reivindicação 61, ou o aparelho de comunicação conforme definido na reivindicação 62, ou o aparelho conforme definido em qualquer uma das reivindicações 47 a 60.
65. Sistema de comunicações (800), CARACTERIZADO pelo fato de que compreende o terminal (700; 81) conforme definido na reivindicação 63 e a estação de base (700; 80) conforme definido na reivindicação 64.
66. Mídia de armazenamento legível! por computador, CARACTERIZADA pelo fato de que compreende uma ou mais instruções, as quais quando executadas por um computador, fazem com que o computador realize o método conforme definido em qualquer uma das reivindicações 1 a 46.
67. Produto de programa de computador, CARACTERIZADO pelo fato de que compreende instruções que quando o programa é executado por um computador, fazem com que o computador realize o método conforme definido em qualquer uma das reivindicações 1 a 46.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710503056.2 | 2017-06-27 | ||
| CN201710503056 | 2017-06-27 | ||
| CN201710572364.0 | 2017-07-13 | ||
| CN201710572364.0A CN109150197B (zh) | 2017-06-27 | 2017-07-13 | 信息处理的方法、装置和通信设备 |
| PCT/CN2018/082851 WO2019001090A1 (zh) | 2017-06-27 | 2018-04-12 | 信息处理的方法、装置和通信设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| BR112019027688A2 true BR112019027688A2 (pt) | 2020-09-15 |
| BR112019027688A8 BR112019027688A8 (pt) | 2020-09-29 |
Family
ID=64803188
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| BR112019027688A BR112019027688A8 (pt) | 2017-06-27 | 2018-04-12 | método de codificação, método de decodificação, aparelho, aparelho de comunicação, terminal, estação de base, sistema de comunicação, mídia de armazenamento legível por computador, e produto de programa de computador |
| BR112019027876-1A BR112019027876A2 (pt) | 2017-06-27 | 2018-06-27 | método de codificação, método de decodificação, codificador, decodificador, meio de armazenagem legível por computador, produto de programa de computador, e sistema e aparelho de comunicação |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| BR112019027876-1A BR112019027876A2 (pt) | 2017-06-27 | 2018-06-27 | método de codificação, método de decodificação, codificador, decodificador, meio de armazenagem legível por computador, produto de programa de computador, e sistema e aparelho de comunicação |
Country Status (12)
| Country | Link |
|---|---|
| US (4) | US10771092B2 (pt) |
| EP (3) | EP4064573B1 (pt) |
| JP (2) | JP7143343B2 (pt) |
| KR (1) | KR102276721B1 (pt) |
| CN (3) | CN109150197B (pt) |
| AU (1) | AU2018294981B2 (pt) |
| BR (2) | BR112019027688A8 (pt) |
| CA (1) | CA3068553A1 (pt) |
| ES (2) | ES2907089T3 (pt) |
| MY (1) | MY196344A (pt) |
| PL (1) | PL3567731T3 (pt) |
| RU (1) | RU2758968C2 (pt) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018143743A1 (ko) | 2017-02-06 | 2018-08-09 | 엘지전자 주식회사 | 행-직교 구조(row-orthogonal)를 이용한 LDPC 코드 전송 방법 및 이를 위한 장치 |
| WO2018227681A1 (zh) | 2017-06-15 | 2018-12-20 | 华为技术有限公司 | 信息处理的方法和通信装置 |
| CN109150197B (zh) * | 2017-06-27 | 2024-05-14 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
| CN112448724B (zh) * | 2019-08-29 | 2023-07-07 | 华为技术有限公司 | 一种数据编码的方法及设备 |
| CN110989921B (zh) * | 2019-10-24 | 2023-05-26 | 西安艾可萨科技有限公司 | 可配置存储阵列系统及其控制方法、通信设备 |
| CN113612573B (zh) * | 2020-05-04 | 2022-10-11 | 华为技术有限公司 | 一种通信方法及装置 |
| CN114257250A (zh) * | 2020-09-25 | 2022-03-29 | 中兴通讯股份有限公司 | Ldpc码编码方法、装置、网络设备和存储介质 |
| WO2024040457A1 (en) * | 2022-08-24 | 2024-02-29 | Qualcomm Incorporated | Low-density parity-check coding with applications for probabilistic amplitude shaping |
| WO2024065214A1 (en) * | 2022-09-27 | 2024-04-04 | Zte Corporation | Methods and apparatus for information transmission |
Family Cites Families (64)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3808769B2 (ja) | 2001-12-27 | 2006-08-16 | 三菱電機株式会社 | Ｌｄｐｃ符号用検査行列生成方法 |
| EP1518328B1 (en) | 2002-07-03 | 2007-04-18 | The DIRECTV Group, Inc. | Encoding of low-density parity check (ldpc) codes using a structured parity check matrix |
| US7058873B2 (en) | 2002-11-07 | 2006-06-06 | Carnegie Mellon University | Encoding method using a low density parity check code with a column weight of two |
| KR100996029B1 (ko) | 2003-04-29 | 2010-11-22 | 삼성전자주식회사 | 저밀도 패리티 검사 코드의 부호화 장치 및 방법 |
| KR100809619B1 (ko) | 2003-08-26 | 2008-03-05 | 삼성전자주식회사 | 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법 |
| KR100918763B1 (ko) * | 2003-11-14 | 2009-09-24 | 삼성전자주식회사 | 병렬 연접 저밀도 패리티 검사 부호를 사용하는 채널 부호화/복호 장치 및 방법 |
| CN1961499B (zh) | 2004-04-02 | 2013-06-05 | 苹果公司 | 用于正交频分复用应用的空间时间发射分集系统及方法 |
| KR20050118056A (ko) | 2004-05-12 | 2005-12-15 | 삼성전자주식회사 | 다양한 부호율을 갖는 Ｂｌｏｃｋ ＬＤＰＣ 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치 |
| JP4545793B2 (ja) | 2004-08-10 | 2010-09-15 | サムスン エレクトロニクス カンパニー リミテッド | ブロック低密度パリティ検査符号を符号化／復号化する装置及び方法 |
| US7188297B2 (en) | 2004-08-12 | 2007-03-06 | Motorola, Inc. | Method and apparatus for encoding and decoding data |
| JP4339382B2 (ja) | 2004-09-15 | 2009-10-07 | サムスン エレクトロニクス カンパニー リミテッド | 移動通信システムにおける送信情報の符号化／復号化のための方法及び装置 |
| CN100550655C (zh) * | 2004-11-04 | 2009-10-14 | 中兴通讯股份有限公司 | 一种低密度奇偶校验码的编码器/译码器及其生成方法 |
| US7752520B2 (en) * | 2004-11-24 | 2010-07-06 | Intel Corporation | Apparatus and method capable of a unified quasi-cyclic low-density parity-check structure for variable code rates and sizes |
| KR100913876B1 (ko) | 2004-12-01 | 2009-08-26 | 삼성전자주식회사 | 저밀도 패리티 검사 부호의 생성 방법 및 장치 |
| CN1845482B (zh) | 2005-04-07 | 2011-05-11 | 华为技术有限公司 | 宽带码分多址系统下行信道编码打孔压缩装置和实现方法 |
| US7774675B1 (en) * | 2005-12-05 | 2010-08-10 | Marvell International Ltd. | LDPC codes and expansion method |
| US7493548B2 (en) * | 2006-02-06 | 2009-02-17 | Motorola, Inc | Method and apparatus for encoding and decoding data |
| CN100546205C (zh) * | 2006-04-29 | 2009-09-30 | 北京泰美世纪科技有限公司 | 构造低密度奇偶校验码的方法、译码方法及其传输系统 |
| CN101162907B (zh) * | 2006-10-10 | 2010-11-03 | 华为技术有限公司 | 一种利用低密度奇偶校验码实现编码的方法及装置 |
| CN101217337B (zh) * | 2007-01-01 | 2013-01-23 | 中兴通讯股份有限公司 | 一种支持递增冗余混合自动重传的低密度奇偶校验码编码装置和方法 |
| BRPI0806757A2 (pt) | 2007-01-24 | 2011-09-13 | Qualcomm Inc | encodificação e decodificação de ldpc de pacotes de tamanhos variáveis |
| CN101431337A (zh) * | 2007-11-09 | 2009-05-13 | 松下电器产业株式会社 | 提高编码并行度实现降低编码时延的方法 |
| KR101445080B1 (ko) | 2008-02-12 | 2014-09-29 | 삼성전자 주식회사 | 하이브리드 자동 반복 요구 방식을 사용하는 통신 시스템에서 신호 송신 방법 및 장치 |
| CN101515839A (zh) | 2008-02-22 | 2009-08-26 | 大唐移动通信设备有限公司 | 一种编码输出的方法、装置及其系统 |
| CN101662290B (zh) * | 2008-08-26 | 2013-08-28 | 华为技术有限公司 | 生成准循环ldpc码及编码的方法与装置 |
| US8103931B2 (en) | 2008-08-27 | 2012-01-24 | Mitsubishi Electric Research Laboratories, Inc. | Method for constructing large-girth quasi-cyclic low-density parity-check codes |
| CN101686061A (zh) | 2008-09-27 | 2010-03-31 | 松下电器产业株式会社 | 构造低密度奇偶校验码的方法及发送/接收装置和系统 |
| CN101741396B (zh) * | 2008-11-19 | 2013-03-13 | 华为技术有限公司 | 可变码长ldpc码编码或译码的方法与装置及编码器和译码器 |
| CN101834613B (zh) | 2009-03-09 | 2012-11-21 | 电信科学技术研究院 | 一种ldpc码的编码方法及编码器 |
| US8433972B2 (en) | 2009-04-06 | 2013-04-30 | Nec Laboratories America, Inc. | Systems and methods for constructing the base matrix of quasi-cyclic low-density parity-check codes |
| CN102025441B (zh) * | 2009-09-11 | 2013-07-31 | 北京泰美世纪科技有限公司 | Ldpc码校验矩阵的构造方法、ldpc码的编码方法和编码装置 |
| KR101644656B1 (ko) * | 2009-11-02 | 2016-08-10 | 삼성전자주식회사 | 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호화/복호화 장치 및 방법 |
| CN102412842B (zh) * | 2010-09-25 | 2016-06-15 | 中兴通讯股份有限公司 | 一种低密度奇偶校验码的编码方法及装置 |
| US8627166B2 (en) * | 2011-03-16 | 2014-01-07 | Samsung Electronics Co., Ltd. | LDPC code family for millimeter-wave band communications in a wireless network |
| CN102315911B (zh) | 2011-09-29 | 2017-10-27 | 中兴通讯股份有限公司 | 一种低密度奇偶校验码编码方法及装置 |
| US9100052B2 (en) * | 2013-02-01 | 2015-08-04 | Samsung Electronics Co., Ltd. | QC-LDPC convolutional codes enabling low power trellis-based decoders |
| US9306601B2 (en) * | 2013-02-13 | 2016-04-05 | Qualcomm Incorporated | LDPC design for high parallelism, low error floor, and simple encoding |
| WO2014199865A1 (ja) | 2013-06-12 | 2014-12-18 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
| CN104518847B (zh) * | 2013-09-29 | 2018-02-02 | 中国科学院上海高等研究院 | 基于bch码与短ldpc码级联的信令编码方法及系统 |
| US9559722B1 (en) * | 2013-10-21 | 2017-01-31 | Marvell International Ltd. | Network devices and methods of generating low-density parity-check codes and performing corresponding encoding of data |
| CN104868925B (zh) | 2014-02-21 | 2019-01-22 | 中兴通讯股份有限公司 | 结构化ldpc码的编码方法、译码方法、编码装置和译码装置 |
| CN104917536B (zh) | 2014-03-11 | 2019-11-12 | 中兴通讯股份有限公司 | 一种支持低码率编码的方法及装置 |
| CN104168030B (zh) | 2014-07-14 | 2017-11-14 | 北京邮电大学 | 一种基于本原域循环群两个生成元的ldpc码构造方法 |
| US9432052B2 (en) * | 2014-09-18 | 2016-08-30 | Broadcom Corporation | Puncture-aware low density parity check (LDPC) decoding |
| US9692451B2 (en) | 2014-09-30 | 2017-06-27 | Avago Technologies General Ip (Singapore) Pte. Ltd | Non-binary low density parity check (NB-LDPC) codes for communication systems |
| CN104333390B (zh) * | 2014-11-26 | 2019-08-06 | 西安烽火电子科技有限责任公司 | 一种ldpc码的校验矩阵的构造方法与编码方法 |
| US20160173132A1 (en) * | 2014-12-10 | 2016-06-16 | Alcatel-Lucent Usa Inc. | Construction of Structured LDPC Convolutional Codes |
| US20160218750A1 (en) * | 2015-01-23 | 2016-07-28 | Empire Technology Development Llc | Parity check code encoder |
| SG10201500905QA (en) | 2015-02-05 | 2016-09-29 | Nanyang Polytechnic | LDPC Codes For Storage System |
| CN104821831B (zh) | 2015-03-24 | 2019-03-05 | 东南大学 | 一种适用于高码率qc-ldpc码的双循环构造方法 |
| US9847794B2 (en) * | 2015-05-19 | 2017-12-19 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
| CN106685586B (zh) | 2015-11-11 | 2020-02-14 | 华为技术有限公司 | 生成用于在信道中传输的低密度奇偶校验码的方法及设备 |
| WO2017091018A1 (en) | 2015-11-24 | 2017-06-01 | Samsung Electronics Co., Ltd. | Method and apparatus for channel encoding/decoding in a communication or broadcasting system |
| US10469104B2 (en) * | 2016-06-14 | 2019-11-05 | Qualcomm Incorporated | Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes |
| WO2018062660A1 (ko) * | 2016-09-30 | 2018-04-05 | 엘지전자 주식회사 | Qc ldpc 코드의 레이트 매칭 방법 및 이를 위한 장치 |
| WO2018084735A1 (en) | 2016-11-03 | 2018-05-11 | Huawei Technologies Co., Ltd. | Efficiently decodable qc-ldpc code |
| CN108173621B (zh) | 2016-12-07 | 2022-06-14 | 华为技术有限公司 | 数据传输的方法、发送设备、接收设备和通信系统 |
| CN106849958B (zh) * | 2016-12-29 | 2020-10-27 | 上海华为技术有限公司 | 低密度奇偶校验码校验矩阵的构造方法、编码方法及系统 |
| US10581457B2 (en) | 2017-01-09 | 2020-03-03 | Mediatek Inc. | Shift coefficient and lifting factor design for NR LDPC code |
| RU2733826C1 (ru) * | 2017-03-03 | 2020-10-07 | Хуавей Текнолоджиз Ко., Лтд. | Высокоскоростные длинные ldpc коды |
| US10659079B2 (en) * | 2017-05-05 | 2020-05-19 | Mediatek Inc. | QC-LDPC codes |
| CN108809328B (zh) * | 2017-05-05 | 2024-05-17 | 华为技术有限公司 | 信息处理的方法、通信装置 |
| WO2018227681A1 (zh) | 2017-06-15 | 2018-12-20 | 华为技术有限公司 | 信息处理的方法和通信装置 |
| CN109150197B (zh) * | 2017-06-27 | 2024-05-14 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
-
2017
- 2017-07-13 CN CN201710572364.0A patent/CN109150197B/zh active Active
- 2017-07-13 CN CN201810974626.0A patent/CN109327225B9/zh active Active
-
2018
- 2018-04-12 EP EP22150629.8A patent/EP4064573B1/en active Active
- 2018-04-12 CA CA3068553A patent/CA3068553A1/en active Pending
- 2018-04-12 RU RU2020102671A patent/RU2758968C2/ru active
- 2018-04-12 EP EP18825332.2A patent/EP3567731B1/en active Active
- 2018-04-12 MY MYPI2019007678A patent/MY196344A/en unknown
- 2018-04-12 PL PL18825332T patent/PL3567731T3/pl unknown
- 2018-04-12 JP JP2019571976A patent/JP7143343B2/ja active Active
- 2018-04-12 EP EP23210956.1A patent/EP4376337A2/en active Pending
- 2018-04-12 KR KR1020207002529A patent/KR102276721B1/ko active IP Right Grant
- 2018-04-12 BR BR112019027688A patent/BR112019027688A8/pt not_active Application Discontinuation
- 2018-04-12 ES ES18825332T patent/ES2907089T3/es active Active
- 2018-04-12 AU AU2018294981A patent/AU2018294981B2/en active Active
- 2018-04-12 ES ES22150629T patent/ES2970217T3/es active Active
- 2018-06-27 CN CN201880043727.4A patent/CN111066253A/zh active Pending
- 2018-06-27 BR BR112019027876-1A patent/BR112019027876A2/pt unknown
-
2019
- 2019-05-28 US US16/423,175 patent/US10771092B2/en active Active
-
2020
- 2020-09-06 US US17/013,640 patent/US11277153B2/en active Active
-
2022
- 2022-02-02 US US17/591,347 patent/US11671116B2/en active Active
- 2022-09-13 JP JP2022145260A patent/JP7471360B2/ja active Active
-
2023
- 2023-04-24 US US18/305,982 patent/US20230361787A1/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| BR112019027688A2 (pt) | Método de codificação, método de decodificação, aparelho, aparelho de comunicação, terminal, estação de base, sistema de comunicação, mídia de armazenamento legível por computador, e produto de programa de computador | |
| US10784893B2 (en) | Method and apparatus for low density parity check channel coding in wireless communication system | |
| JP7471360B2 (ja) | 情報処理方法、装置、および通信装置 | |
| US20220352903A1 (en) | Apparatus and method for channel coding in communication system | |
| AU2017418080B2 (en) | Information processing method and communication apparatus |