BR112018003233B1 - Pacote de dispositivo integrado compreendendo ponte em camada litográfica - Google Patents

Pacote de dispositivo integrado compreendendo ponte em camada litográfica Download PDF

Info

Publication number
BR112018003233B1
BR112018003233B1 BR112018003233-6A BR112018003233A BR112018003233B1 BR 112018003233 B1 BR112018003233 B1 BR 112018003233B1 BR 112018003233 A BR112018003233 A BR 112018003233A BR 112018003233 B1 BR112018003233 B1 BR 112018003233B1
Authority
BR
Brazil
Prior art keywords
layer
bridge
implementations
chip
integrated device
Prior art date
Application number
BR112018003233-6A
Other languages
English (en)
Other versions
BR112018003233A2 (pt
Inventor
Shiqun Gu
Hong Bok We
Jae Sik Lee
Dong Wook Kim
Original Assignee
Qualcomm Incorporated
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Incorporated filed Critical Qualcomm Incorporated
Publication of BR112018003233A2 publication Critical patent/BR112018003233A2/pt
Publication of BR112018003233B1 publication Critical patent/BR112018003233B1/pt

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)

Abstract

EMBALAGEM DE DISPOSITIVO INTEGRADO COMPREENDENDO PONTE EM CAMADA LITOGRÁFICA. Uma embalagem de dispositivo integrado inclui uma primeira matriz, uma segunda matriz, uma porção de encapsulação acoplada à primeira matriz e à segunda matriz, e uma porção de redistribuição acoplada à porção de encapsulação. A porção de encapsulação inclui uma camada de encapsulação, uma ponte, e uma primeira via. A ponte é pelo menos parcialmente embutida na camada de encapsulação. A ponte é configurada para fornecer um primeiro caminho elétrico para um primeiro sinal entre a primeira matriz e a segunda matriz. A primeira via está na camada de encapsulação. A primeira via é acoplada à ponte. A primeira via e a ponte são configuradas para fornecer um segundo caminho elétrico para um segundo sinal para a primeira matriz. A porção de redistribuição inclui pelo menos uma camada dielétrica, e pelo menos uma interconexão, na camada dielétrica, acoplada à primeira via.

Description

Referência Cruzada a Pedido Relacionado
[001] Esse Pedido reivindica prioridade para e o benefício do Pedido não provisório N° 14/832.363, depositado no escritório de patentes e marcas dos Estados Unidos em 21 de Agosto de 2015, cujo conteúdo integral é aqui incorporado mediante referência.
Antecedentes Campo
[002] Várias características se referem a um pacote de dispositivo integrado que inclui uma ponte em uma camada litográfica.
Antecedentes
[003] A Figura 1 ilustra um pacote de dispositivo integrado 100 que inclui uma primeira pastilha 102, uma segunda pastilha 104, e um substrato de pacote 106. O substrato de pacote 106 inclui uma camada dielétrica e uma pluralidade de interconexões 110. O substrato de pacote 106 é um substrato laminado. A pluralidade de interconexões 110 inclui traços, elementos e/ou vias. A primeira pastilha 102 é acoplada ao substrato de pacote 106 através do primeiro conjunto de esferas de solda 112 A segunda pastilha 104 é acoplada ao substrato de pacote 106 através do segundo conjunto de esferas de solda 114. O substrato de pacote 106 é acoplado a uma placa de circuito impresso (PCB) 108 através do terceiro conjunto de esferas de solda 116. A figura 1 ilustra que a primeira pastilha 102 é acoplada a segunda pastilha 104 através do primeiro conjunto de esferas de solda 112, interconectados a partir da pluralidade de interconexões 110, e o segundo conjunto de esferas de solda 114.
[004] Uma desvantagem do pacote de dispositivo integrado 100, mostrado na Figura 1, é que ele cria um pacote de dispositivo integrado com um fator de forma que pode ser muito grande para as necessidades de dispositivos de computação móveis e/ou dispositivos de computação úteis. Isto pode resultar em um pacote que é muito grande e/ou espesso demais. Isto é, a configuração de pacote de dispositivo integrado mostrada na FIG. 1 pode ser muito espessa e/ou ter uma área de superfície muito grande para satisfazer as necessidades e/ou requisitos de dispositivos de computação móveis e/ou dispositivos de computação úteis.
[005] Outra desvantagem do pacote de dispositivo integrado 100 é que a configuração da pluralidade de interconexões 110 não proporciona interconexões de alta densidade entre a primeira pastilha 102 e a segunda pastilha 104. Isto limita grandemente o número de interconexões que podem existir entre a primeira pastilha 102 e a segunda pastilha 104, portanto, limitando a largura de banda de comunicação entre a primeira pastilha 102 e a segunda pastilha 104.
[006] Portanto, existe uma necessidade de um pacote de dispositivo integrado que inclua interconexões de alta densidade entre pastilhas. Idealmente, tal pacote de dispositivo integrado terá um melhor fator de forma, prover uma rede de distribuição de energia melhorada (por exemplo, roteamento de potência aperfeiçoado para e de pastilhas), enquanto ao mesmo tempo satisfaz as necessidades e/ou requisitos de dispositivos de computação móveis e/ou dispositivos de computação úteis.
Sumário
[007] Várias características se referem a um pacote de dispositivo integrado que inclui uma ponte em uma camada litográfica.
[008] Um primeiro exemplo proporciona uma base de pacote de dispositivo integrado que inclui uma porção de encapsulamento e uma porção de redistribuição acoplada à porção de encapsulamento. A porção de encapsulamento inclui uma camada de encapsulamento, uma ponte pelo menos parcialmente embutida na camada de encapsulamento, e uma primeira via na camada de encapsulamento. A ponte é configurada para fornecer um primeiro caminho elétrico para um primeiro sinal entre uma primeira pastilha e uma segunda pastilha. A primeira via é acoplada à ponte. A primeira via e a ponte são configuradas para fornecer um segundo caminho elétrico para um segundo sinal para a primeira pastilha. A parte de redistribuição inclui pelo menos uma camada dielétrica e pelo menos uma interconexão, em pelo menos uma camada dielétrica, acoplada à primeira via.
[009] Um segundo exemplo proporciona uma base de pacote de dispositivo integrado que inclui uma porção de encapsulamento e uma porção de redistribuição acoplada à porção de encapsulamento. A porção de encapsulamento inclui uma camada de encapsulamento, meios, pelo menos parcialmente embutidos na camada de encapsulamento, para prover um primeiro caminho elétrico para um primeiro sinal entre uma primeira pastilha e uma segunda pastilha, e uma primeira via na camada de encapsulamento. A primeira pastilha é acoplada ao dispositivo para fornecer o primeiro caminho elétrico para o primeiro sinal entre a primeira pastilha e a segunda pastilha. A primeira via e o meio para fornecer o primeiro caminho elétrico para o primeiro sinal entre a primeira pastilha e a segunda pastilha, são configurados para fornecer um segundo caminho elétrico para um segundo sinal para a primeira pastilha. A parte de redistribuição inclui pelo menos uma camada dielétrica, e pelo menos uma interconexão, em pelo menos uma camada dielétrica, acoplada à primeira via.
[0010] Um terceiro exemplo proporciona um pacote de dispositivo integrado que inclui uma primeira pastilha, uma segunda pastilha, e uma base acoplada a primeira pastilha e a segunda pastilha. A base inclui uma porção de encapsulamento acoplada a primeira pastilha e a segunda pastilha, e uma porção de redistribuição acoplada à porção de encapsulamento. A porção de encapsulamento inclui uma camada de encapsulamento, uma ponte pelo menos parcialmente embutida na camada de encapsulamento, e uma primeira via na camada de encapsulamento. A ponte é configurada para fornecer um primeiro caminho elétrico para um primeiro sinal entre a primeira pastilha e a segunda pastilha. A primeira via é acoplada à ponte. A primeira via e a ponte são configuradas para fornecer um segundo caminho elétrico para um segundo sinal para a primeira pastilha. A porção de redistribuição inclui pelo menos uma camada dielétrica, e pelo menos uma interconexão, em pelo menos uma camada dielétrica, acoplada à primeira via.
[0011] Um quarto exemplo proporciona um pacote de dispositivo integrado que inclui uma primeira pastilha, uma segunda pastilha, e uma base acoplada a primeira pastilha e a segunda pastilha. A base inclui uma porção de encapsulamento acoplada a primeira pastilha e a segunda pastilha, e uma porção de redistribuição acoplada à porção de encapsulamento. A porção de encapsulamento inclui uma camada de encapsulamento, meios, pelo menos parcialmente embutidos na camada de encapsulamento, para prover um primeiro caminho elétrico para um primeiro sinal entre a primeira pastilha e a segunda pastilha, e uma primeira via na camada de encapsulamento. A primeira via é acoplada ao meio para fornecer o primeiro caminho elétrico para o primeiro sinal entre a primeira pastilha e a segunda pastilha. A primeira via, e o dispositivo para fornecer o primeiro caminho elétrico, para o primeiro sinal, entre a primeira pastilha e a segunda pastilha, são configurados para fornecer um segundo caminho elétrico para um segundo sinal para a primeira pastilha. A porção de redistribuição inclui pelo menos uma camada dielétrica, e pelo menos uma interconexão, em pelo menos uma camada dielétrica, acoplada à primeira via.
Descrição das Figuras
[0012] Várias características, natureza e vantagens podem se tornar evidentes a partir da descrição detalhada apresentada a seguir quando tomada em conjunto com os desenhos nos quais caracteres de referência semelhantes identificam, de forma correspondente.
[0013] A Figura 1 ilustra um pacote de dispositivo integrado compreendendo duas pastilhas.
[0014] A Figura 2 ilustra um exemplo de um pacote de dispositivo integrado compreendendo uma ponte de interconexão de alta densidade, com as vias através de substrato, em uma camada de encapsulamento.
[0015] A figura 3 ilustra um exemplo de um pacote de dispositivo integrado compreendendo uma ponte de interconexão de alta densidade, com as vias através de substrato, em uma camada de encapsulamento.
[0016] A Figura 4 ilustra um exemplo de uma vista de perfil de uma ponte de interconexão de alta densidade com as vias através de substrato (TSVs).
[0017] A Figura 5 ilustra um exemplo de uma vista plana de uma ponte de interconexão de alta densidade com as vias através de substrato (TSVs).
[0018] A Figura 6 ilustra um exemplo de uma vista de perfil de uma base de pacote de dispositivo integrado compreendendo uma ponte de interconexão de alta densidade, com as vias através de substrato, em uma camada de encapsulamento.
[0019] A Figura 7 ilustra outro exemplo de uma vista de perfil de uma base de pacote de dispositivo integrado compreendendo uma ponte de interconexão de alta densidade, com as vias através de substrato, em uma camada de encapsulamento.
[0020] A Figura 8 ilustra um exemplo de uma vista de perfil de uma base de pacote de dispositivo integrado compreendendo uma ponte de interconexão de alta densidade, com as vias através de substrato, em uma camada de encapsulamento.
[0021] A Figura 9 ilustra outro exemplo de uma vista de perfil de uma base de pacote de dispositivo integrado compreendendo uma ponte de interconexão de alta densidade, com as vias através de substrato, em uma camada de encapsulamento.
[0022] A Figura 10 ilustra um exemplo de uma vista de perfil de um pacote de dispositivo integrado compreendendo uma ponte de interconexão de alta densidade, com as vias através de substrato, em uma camada de encapsulamento.
[0023] A Figura 1 ilustra uma sequência exemplar para a produção/fabricação de uma ponte de interconexão de alta densidade com vias através de substrato direto (TSVs)
[0024] A Figura 12 ilustra um diagrama de fluxo exemplar de um método para fornecer/fabricar uma ponte de interconexão de alta densidade com vias através de substrato direto (TSVs).
[0025] A Figura 13 (compreendendo as Figuras 13A - 13C) ilustra uma sequência exemplar para fornecer/fabricar um pacote de dispositivo integrado compreendendo uma ponte de alta densidade, com as vias através de substrato (TSVs), em uma camada de encapsulamento.
[0026] A Figura 14 ilustra um fluxograma exemplar de um método para a produção/fabricação de um pacote de dispositivo integrado que compreende uma ponte de alta densidade, com as vias através de substrato (TSVs), em uma camada de encapsulamento.
[0027] A Figura 15 ilustra um exemplo de um processo de padronização parcialmente aditiva (SAP).
[0028] A Figura 16 ilustra um exemplo de diagrama de fluxo de um processo de padronização parcialmente aditiva (SAP)
[0029] A Figura 17 ilustra um exemplo de um processo de damasceno.
[0030] A Figura 18 ilustra um exemplo de um fluxograma de um processo de damasceno.
[0031] A Figura 19 ilustra vários dispositivos eletrônicos que podem integrar um pacote de dispositivo integrado, dispositivo semicondutor, uma pastilha, um circuito integrado e/ou PCB descrito aqui.
Descrição Detalhada
[0032] Na descrição a seguir, são dados detalhes específicos para proporcionar uma compreensão completa dos vários aspectos da descrição. Entretanto, será entendido por alguém versado na técnica que os aspectos podem ser praticados sem estes detalhes específicos. Por exemplo, circuitos podem ser mostrados em diagramas de bloco a fim de evitar obscurecer os aspectos em detalhes desnecessários. Em outros casos, circuitos bem conhecidos, estruturas e técnicas podem não ser mostradas em detalhes a fim de não obscurecer os aspectos da revelação.
Visão geral
[0033] Algumas características pertencem a um pacote de dispositivo integrado que inclui uma primeira pastilha, uma segunda pastilha, e uma base (por exemplo, uma base de pacote de dispositivo integrado) acoplada a primeira pastilha e a segunda pastilha. A base inclui uma porção de encapsulamento e uma porção de redistribuição acoplada à porção de encapsulamento. A porção de encapsulamento é acoplada a primeira pastilha e a segunda pastilha. A porção de encapsulamento inclui uma camada de encapsulamento, uma ponte, e uma primeira via. A camada de encapsulamento pode ser um material litográfico (por exemplo, material litográfico por processo de fotolitografia) A ponte é pelo menos parcialmente embutida na camada de encapsulamento. A ponte é configurada para fornecer um primeiro caminho elétrico para um primeiro sinal (por exemplo, sinal de entrada/saída) entre a primeira pastilha e a segunda pastilha. A primeira via está na camada de encapsulamento. A primeira via é acoplada à ponte. A primeira via e a ponte são configuradas para fornecer um segundo caminho elétrico para um segundo sinal (por exemplo, sinal de energia, sinal de referência terra) para a primeira pastilha. Em algumas implementações, a primeira via tem uma seção transversal de perfil que compreende uma forma em V ou uma forma em U. A porção de redistribuição inclui pelo menos uma camada dielétrica, e pelo menos uma interconexão na pelo menos uma camada dielétrica. A pelo menos uma interconexão é acoplada à primeira via. Em algumas implementações, a ponte inclui um substrato, uma camada dielétrica, um primeiro conjunto de interconexões configurado para fornecer o primeiro caminho elétrico para o primeiro sinal entre a primeira pastilha e a segunda pastilha. A ponte também inclui uma via através de substrato (TSV) atravessar pelo menos o substrato. A TSV é acoplada a primeira via. A TSV é configurada para fornecer o segundo caminho elétrico para o segundo sinal para a primeira pastilha. Em algumas implementações, a TSV atravessa o substrato e a camada dielétrica da ponte.
[0034] Uma interconexão é um elemento ou componente de um dispositivo (por exemplo, dispositivo integrado, pacote de dispositivo integrado, pastilha) e/ou uma base (por exemplo, base de pacote de dispositivo integrado, substrato de pacote, placa de circuito impresso, elemento de interposição) que permite ou facilita uma conexão elétrica entre dois pontos, elementos e/ou componentes. Em algumas implementações, uma interconexão pode incluir um traço, uma camada, um elemento, uma coluna, uma camada metálica de redistribuição, e/ou uma camada de metalização sob impacto (UBM). Em algumas implementações, uma interconexão é um material eletricamente condutor que proporciona um caminho elétrico para um sinal (por exemplo, sinal de dados, sinal terra, sinal de energia). Uma interconexão pode incluir mais de um elemento/componente. Um conjunto de interconexões pode incluir uma ou mais interconexões.
[0035] Camada de redistribuição ou camada metálica de redistribuição é uma camada metálica de uma porção de redistribuição de um dispositivo integrado, pacote de dispositivo integrado, e/ou base de pacote de dispositivo integrado. Uma camada de redistribuição pode incluir uma ou mais interconexões de redistribuição, as quais são formadas na mesma camada metálica da porção de redistribuição. Parte de redistribuição de um dispositivo integrado ou pacote de dispositivo integrado pode incluir diversas camadas de redistribuição, cada camada de redistribuição pode incluir uma ou mais interconexões de redistribuição. Assim, por exemplo, uma porção de redistribuição pode incluir uma primeira interconexão de redistribuição em uma primeira camada de redistribuição, e uma segunda interconexão de redistribuição em uma segunda camada de redistribuição que é diferente da primeira camada de redistribuição.
[0036] A camada/material litográfica (por exemplo, camada litográfica) é um material que é foto padronizável e revelável (por exemplo, litográfico). Isto é, a camada/material litográfica é feita de um material que pode ser padronizado, desenvolvido, gravado e/ou removido (por exemplo, através de um processo litográfico) através da exposição do material a uma fonte de luz (por exemplo, luz ultravioleta (UV)) através de uma máscara (por exemplo, máscara fotográfica). Pacote de Dispositivo Integrado Exemplar Compreendendo Ponte em Camada Litográfica
[0037] A Figura 2 ilustra um exemplo de um pacote de dispositivo integrado que inclui interconexões de pastilha/pastilha de alta densidade. Especificamente, a Figura 2 ilustra um exemplo de um pacote de dispositivo integrado 200 que inclui uma base 201, uma primeira pastilha 202, uma segunda pastilha 204, e uma ponte 210. A ponte 210 pode ser configurada para prover interconexões de pastilha para pastilha de alta densidade. O pacote de dispositivo integrado 200 pode ser acoplado a uma placa de circuito impresso (PCB) 205.
[0038] Base 201 pode ser uma base de pacote de dispositivo integrado. Por exemplo, a base 201 pode ser um substrato de pacote. A base 201 inclui uma porção de encapsulamento 206 e uma porção de redistribuição 208. A porção de encapsulamento 206 é acoplada à porção de redistribuição 208. A porção de encapsulamento 206 inclui uma camada de encapsulamento 260, a ponte 210, e pelo menos uma via (por exemplo, através de 266) que é acoplada à ponte 210. A ponte 210 é pelo menos parcialmente embutida na camada de encapsulamento 260. A ponte 210 e é configurado para fornecer um primeiro caminho elétrico para um primeiro sinal (por exemplo, sinal de entrada/saída) entre a primeira pastilha 202 e a segunda pastilha 204. A pelo menos uma via e a ponte 210 são configuradas para fornecer um segundo caminho elétrico para um segundo sinal (por exemplo, sinal de energia) para a primeira pastilha 202.
[0039] Conforme mostrado na Figura 2, a primeira pastilha 202 é acoplada à base 201 através de um primeiro conjunto de interconexões 220. O primeiro conjunto de interconexões 220 pode incluir postes, pilares e/ou solda. A segunda pastilha 204 é acoplada à base 201 através de um segundo conjunto de interconexões 240. O segundo conjunto de interconexões 240 pode incluir postes, pilares e/ou solda. Ponte de Interconexão de Alta Densidade Compreendendo Vias
Através de Substrato
[0040] A Figura 2 ilustra que a ponte 210 é localizada pelo menos parcialmente na base 201. Especificamente, a ponte 210 é pelo menos parcialmente embutida na porção de encapsulamento 206. Conforme mostrado na Figura 2, a ponte 210 é pelo menos parcialmente embutida na camada de encapsulamento 260. A ponte 210 pode compreender uma ponte de silício, uma ponte de vidro e/ou uma ponte de cerâmica. Como mencionado acima, a ponte 210 é configurada para fornecer interconexões de pastilha/pastilha de alta densidade no pacote de dispositivo integrado. Por exemplo, a ponte 210 é configurada para fornecer interconexões de alta densidade entre a primeira pastilha 202 e a segunda pastilha 204 (por exemplo, trajetos elétricos de alta densidade para sinais (por exemplo, sinais de entrada/saída) entre a primeira pastilha 202 e a segunda pastilha 204). Assim, em um exemplo, a ponte 210 pode ser configurada para fornecer pelo menos um primeiro caminho elétrico para pelo menos um primeiro sinal entre a primeira pastilha 202 e a segunda pastilha 204. O pelo menos um primeiro caminho elétrico para o primeiro sinal pode incluir e/ou pode ser definido por várias interconexões (por exemplo, traços, vias) na ponte 210. Tais interconexões que definem o pelo menos um primeiro caminho elétrico são adicionalmente descritas em detalhes abaixo em pelo menos as figuras 4-5.
[0041] Interconexões de alta densidade e/ou caminhos elétricos de alta densidade podem se referir a qualquer densidade de fiação ou conexões por unidade de área do que as placas de circuito impresso convencionais e podem compreender linhas mais finas e passo, menores vias e elementos de captura, bem como densidade de placa de conexão mais alta. Interconexões de alta densidade podem assim ser úteis para reduzir o tamanho, a espessura, o peso, etc. do pacote e/ou dispositivo assim como melhorar o desempenho elétrico e térmico. Interconexões de alta densidade podem ser definidas por interconexões que incluem uma largura de cerca de 2 microns (μm) ou menos, um passo de cerca de 4 microns (μm) ou menos, e/ou um espaçamento de cerca de 2 mícrons (μm) ou menos. O passo de interconexões pode ser uma distância central a central entre duas interconexões adjacentes. O espaçamento das interconexões pode ser uma distância de borda a borda entre duas interconexões adjacentes. Exemplos de largura, passo e espaçamento para interconexões de alta densidade são adicionalmente descritos abaixo em pelo menos As Figuras 45.
[0042] A ponte 210 pode incluir um substrato, uma camada dielétrica, um conjunto de interconexões de alta densidade (por exemplo, traços, vias) e pelo menos uma via através de substrato (TSV) O substrato pode compreender silício, vidro e/ou cerâmica. O substrato, a camada dielétrica, o conjunto de interconexões de alta densidade (por exemplo, traços, vias), e a via através de substrato (TSV) da ponte 210 não é numerado ou rotulado na figura 2 Entretanto, uma ponte exemplar detalhada é ilustrada e descrita abaixo em pelo menos As Figuras 4-5.
[0043] Conforme mostrado na Figura 2, a primeira pastilha 202 é acoplada a (por exemplo, em comunicação com) a segunda pastilha 204 através de pelo menos a ponte 210. Especificamente, a Figura 2 ilustra que a primeira pastilha 202 é acoplada a segunda pastilha 204 através do primeiro conjunto de interconexões 220, interconexões (por exemplo, vias, traços) na ponte 210, e o segundo conjunto de interconexões 240. Em algumas implementações, o primeiro conjunto de interconexões 220, interconecta (por exemplo, vias, traços) na ponte 210, e o segundo conjunto de interconexões 240 provê diversos trajetos elétricos de alta densidade para sinais (por exemplo, entrada/saída de sinais) entre a primeira pastilha 202 e a segunda pastilha 204.
[0044] Em algumas implementações, pelo menos um via através de substrato (TSV) é configurado para prover pelo menos um caminho elétrico para um sinal de energia e/ou um sinal de referência terra para e/a partir de uma pastilha acoplada à ponte 210. A figura 2 ilustra que pelo menos um sinal de energia e/ou um sinal de referência terra pode atravessar através da ponte 210 para a primeira pastilha 202 e/ou a segunda pastilha 204. Por exemplo, a ponte 210 é configurada para fornecer um segundo caminho elétrico para um segundo sinal (por exemplo, sinal de energia) para a primeira pastilha 202.
[0045] Existem várias vantagens para a provisão de uma ponte que inclui pelo menos um TSV configurado para fornecer um caminho elétrico para um sinal de energia e/ou sinal de referência terra para e de uma ou mais pastilhas. Primeiro, um caminho elétrico através da ponte 210 é um caminho mais direto para e de uma pastilha, que significa um trajeto mais curto para e a partir da pastilha. Segundo, um caminho elétrico através da ponte 210 significa que o caminho elétrico não precisa ser roteado em torno da ponte, poupar espaço e imóvel na base 201, que pode resultar em um fator de forma menor global para o pacote de dispositivo integrado 200. Terceiro, um caminho mais direto para o sinal de energia e/ou sinal de referência terra significa que menos material é usado, desse modo reduzindo o custo de fabricação do pacote de dispositivo integrado.
[0046] Quarto, a comunicação de pastilha/pastilha de alta frequência através de uma ponte pode exigir uma pastilha/pastilha (D2D) amortecedor (que não é mostrado) Em algumas implementações, o armazenador temporário D2D é localizado em uma pastilha acoplada a uma ponte (por exemplo, na porção de pastilha que é verticalmente sobre a ponte) que é adaptado e/ou configurado para fornecer comunicação pastilha/pastilha. Cada pastilha que é acoplada a uma ponte pode incluir seu próprio armazenador D2D respectivo. O armazenador temporário D2D pode incluir pelo menos um transistor. O armazenador temporário D2D pode precisar de um suprimento de energia (por exemplo, sinal de energia) e pode ser importante ter a menor queda de tensão de potência possível no sinal (por exemplo, no sinal de energia) para o armazenador temporário D2D (por exemplo, para um transistor do armazenador temporário D2D) Isto pode ser obtido pelo direcionamento do sinal de energia para o armazenador temporário D2D (por exemplo, D2D da pastilha) através da ponte. Uma pastilha pode ter uma interconexão com a memória intermediária D2D, que tem uma espessura de metal (por exemplo, espessura de cobre) de cerca de 2 microns (μm) ou menos e um comprimento lateral maior do que 1000 mícrons (μm), que produz uma alta queda de IR no sinal de energia, em que IR é uma resistência de corrente. Em contraste, uma interconexão através de uma ponte para o armazenador D2D pode ter um comprimento de cerca de 100 mícrons (μm) e uma espessura de metal (por exemplo, espessura de cobre) de cerca de 10 mícrons (μm), que fornece menos queda de tensão para o armazenador temporário D2D, e assim provê um desempenho de comunicação de pastilha/pastilha aperfeiçoado.
[0047] A Figura 2 mostra uma ilustração de alto nível de uma ponte de interconexão de alta densidade (por exemplo, ponte 210) que inclui pelo menos um TSV configurado para prover pelo menos um caminho elétrico para um sinal de energia e/ou sinal de referência terra para e de pelo menos uma pastilha. Como mencionado acima, uma descrição mais detalhada de pontes de alta densidade que incluem a pelo menos uma TSV configurada para fornecer um caminho elétrico para sinais de potência e/ou sinais de referência de terra são adicionalmente ilustrados e descritos abaixo pelo menos nas Figuras 4 a 10. Base de Pacote de Dispositivo Integrado compreendendo Ponte de Interconexão de Alta Densidade que inclui TSVs
[0048] Como mencionado acima, a base 201 inclui a porção de encapsulamento 206 e a porção de redistribuição a base 201 pode ser uma base de pacote de dispositivo integrado e/ou um substrato de pacote do pacote de dispositivo integrado 200.
[0049] A porção de encapsulamento 206 inclui uma camada de encapsulamento 260, um primeiro conjunto de vias 262, um segundo conjunto de vias 264, um terceiro conjunto de vias 266, e um quarto conjunto de vias 268. Um conjunto de vias pode incluir uma ou mais vias. A camada de encapsulamento 260 pode incluir um de pelo menos um molde e/ou um enchimento de epóxi. Em algumas implementações, a camada de encapsulamento 260 pode ser uma camada litográfica - padronizada (por exemplo, camada litográfica) A camada litográfica é um material que é foto padronizado e revelável (por exemplo, litográfico) Isto é, a camada de encapsulamento 260 é feita de um material que pode ser padronizado, desenvolvido, causticada e/ou removida através da exposição do material a uma fonte de luz (por exemplo, luz ultravioleta (UV)) A ponte 210 é pelo menos parcialmente embutida na porção de encapsulamento 206 e/ou na camada de encapsulamento 260. Assim, a porção de encapsulamento 206 e/ou a camada de encapsulamento 260 encapsula, pelo menos parcialmente, a camada de encapsulamento ponte 210. A camada de encapsulamento 260 pode ser um molde e/ou um enchimento de epóxi. Em algumas implementações, a camada de encapsulamento 260 é uma camada que inclui carga. Em algumas implementações, a camada de encapsulamento 260 pode ter concentração mais alta de material de enchimento do que uma Poliimida (PI) camada e/ou uma camada de poli benzoxazol (PBO).
[0050] O primeiro conjunto de vias 262 atravessa verticalmente pelo menos parte da camada de encapsulamento 260. Assim, o primeiro conjunto de vias 262 é localizado e/ou embutido na camada de encapsulamento 230. O primeiro conjunto de vias 262 é acoplado à porção de redistribuição 208. O primeiro conjunto de vias 262 é também acoplado a primeira pastilha 202 através do primeiro conjunto de interconexões 220. Em algumas implementações, a porção de encapsulamento 206 inclui um conjunto de elementos. O conjunto de blocos pode ser acoplado ao primeiro conjunto de vias 262 e o primeiro conjunto de interconexões 220. Exemplos de blocos em uma parte de encapsulamento são adicionalmente descritos abaixo em pelo menos nas figuras 6-10.
[0051] O segundo conjunto de vias 264 atravessa verticalmente pelo menos parte da camada de encapsulamento 260. Assim, o segundo conjunto de vias 264 é localizado e/ou embutido na camada de encapsulamento 230. O segundo conjunto de vias 264 é acoplado à porção de redistribuição 208. O segundo conjunto de vias 264 é também acoplado a segunda pastilha 204 através do segundo conjunto de interconexões 240. Em algumas implementações, a porção de encapsulamento 206 inclui um conjunto de elementos. O conjunto de blocos pode ser acoplado ao segundo conjunto de vias 264 e o segundo conjunto de interconexões 240.
[0052] O terceiro conjunto de vias 266 atravessa verticalmente pelo menos parte da camada de encapsulamento 260. Assim, o terceiro conjunto de vias 266 é localizado e/ou embutido na camada de encapsulamento 230. O terceiro conjunto de vias 266 é acoplado à porção de redistribuição 208. O terceiro conjunto de vias 266 é também acoplado a primeira pastilha 202 através da ponte 210 e o primeiro conjunto de interconexões 220. O terceiro conjunto de vias 266 é acoplado às vias através de substrato (TSVs) da ponte 210. Em algumas implementações, a porção de encapsulamento 206 inclui um conjunto de blocos. O conjunto de elementos pode ser acoplado à ponte 210 e ao primeiro conjunto de interconexões 220.
[0053] Em algumas implementações, o terceiro conjunto de vias 266 é configurado para fornecer pelo menos um caminho elétrico para, pelo menos, um sinal de energia e/ou pelo menos um sinal de referência terra para e de uma pastilha (por exemplo, primeira pastilha 202), através da ponte 210. Por exemplo, em algumas implementações, uma via (por exemplo, a partir das vias 266) e a ponte 210 podem ser configuradas para fornecer um segundo caminho elétrico para um segundo sinal (por exemplo, sinal de energia) para a primeira pastilha 202.
[0054] O quarto conjunto de vias 268 atravessa verticalmente pelo menos parte da camada de encapsulamento 260. O quarto conjunto de vias 268 é acoplado à parte de redistribuição 208. O quarto conjunto de vias 268 é também acoplado a segunda pastilha 204 através da ponte 210 e do segundo conjunto de interconexões 240. O quarto conjunto de vias 268 é acoplado às vias através de substrato (TSVs) da ponte 210. Em algumas implementações, a porção de encapsulamento 206 inclui um conjunto de elementos. O conjunto de blocos pode ser acoplado à ponte 210 e ao segundo conjunto de interconexões 240.
[0055] Em algumas implementações, o quarto conjunto de vias 268 é configurado para fornecer pelo menos um caminho elétrico para pelo menos um sinal de energia e/ou pelo menos um sinal de referência terra para e de uma pastilha (por exemplo, segunda pastilha 204), através da ponte 210.
[0056] Em algumas implementações, as vias na porção de encapsulamento 206 são vias que têm uma largura/diâmetro de cerca de 10 microns (μm) ou menos, e/ou um espaçamento de cerca de 10 mícrons (μm) ou menos. Assim, em algumas implementações, as vias na porção de encapsulamento 206 são interconexões que têm densidade mais baixa do que as interconexões na ponte 210. Em algumas implementações, pelo menos uma maioria das vias na porção de encapsulamento 206 tem densidade mais baixa (por exemplo, maior largura, maior espaçamento) do que as interconexões (por exemplo, traços, vias) na ponte 210.
[0057] As vias (por exemplo, primeiro conjunto de vias 262, segundo conjunto de vias 264, terceiro conjunto de vias 266, quarto conjunto de vias 268) podem ter diferentes formatos e tamanhos. Vários exemplos de formatos para as vias na camada de encapsulamento são adicionalmente ilustrados e descritos abaixo em pelo menos As Figuras 6-10.
[0058] A parte de redistribuição 208 inclui um conjunto de camadas dielétricas 280, e um conjunto de interconexões 282. O conjunto de camadas dielétricas 280 pode incluir uma ou mais camadas dielétricas. Conforme mostrado na Figura 2, a porção de redistribuição 208 é acoplada a uma primeira superfície (por exemplo, superfície inferior) da porção de encapsulamento 206. O conjunto de interconexões 282 pode incluir um traço, uma via, um bloco, interconexão de redistribuição, e/ou uma metalização sob impacto (UBM) camada. Conforme mostrado adicionalmente na FIG. 2, O conjunto de interconexões 282 inclui interconexões de redistribuição e camadas UBM. O conjunto de interconexões 282 é acoplado ao primeiro conjunto de vias 262, o segundo conjunto de vias 264, o terceiro conjunto de vias 266, e o quarto conjunto de vias 268. Alguns do conjunto de interconexões 282 podem ser configurados para prover pelo menos um caminho elétrico para pelo menos um sinal de energia e/ou pelo menos um sinal de referência terra. Em algumas implementações, o conjunto de interconexões 282 na parte de redistribuição 208 e são interconexões que têm uma largura de cerca de 5 microns (μm) ou menos, e/ou um espaçamento de cerca de 5 microns (μm) ou menos. Exemplos mais detalhados de várias porções de redistribuição são adicionalmente descritos em pelo menos As Figuras de 6 a. a figura 2 ilustra um conjunto de esferas de solda 284 que é acoplada ao conjunto de interconexões 282. Em algumas implementações, o conjunto de esferas de solda 284 é acoplado às camadas UBM do conjunto de interconexões 282. O conjunto de esferas de solda 284 é acoplado à PCB 205.
[0059] Embora não mostrado, o pacote de dispositivo integrado 200 também pode incluir outra camada de encapsulamento que cobre a primeira pastilha 202 e a segunda pastilha 204. A camada de encapsulamento pode incluir um de pelo menos um molde e/ou um enchimento de epóxi. Pacote de Dispositivo Integrado Exemplar compreendendo Ponte em Camada de Litográfica
[0060] A Figura 3 ilustra outro exemplo de um pacote de dispositivo integrado que inclui interconexões de pastilha/pastilha de alta densidade. Especificamente, a Figura 3 ilustra um exemplo de um pacote de dispositivo integrado 300 que inclui uma base 301, a primeira pastilha 202, a segunda pastilha 204, e a ponte 210. A base 301 pode ser uma base de pacote de dispositivo integrado e/ou um substrato de pacote do pacote de dispositivo integrado 300. A base 301 inclui a porção de encapsulamento 206 e uma porção de redistribuição 308. O pacote de dispositivo integrado 300 é acoplada à placa de circuito impresso (PCB) 205.
[0061] O pacote de dispositivo integrado 300 é similar à pacote de dispositivo integrado 200, exceto que em algumas implementações, a porção de redistribuição 308 inclui uma configuração diferente de interconexões.
[0062] Conforme mostrado na Figura 3, a primeira pastilha 202 é acoplada à base 201 através do primeiro conjunto de interconexões 220. O primeiro conjunto de interconexões 220 pode incluir postes, pilares e/ou solda. A segunda pastilha 204 é acoplada à base 201 através do conjunto de interconexões 240. O segundo conjunto de interconexões 240 pode incluir postes, pilares e/ou solda.
[0063] Como mostrado na FIG. 3, a porção de redistribuição 308 é acoplada à saída porção de encapsulamento 206. A porção de redistribuição 308 inclui um conjunto de camadas dielétricas 280, e um conjunto de interconexões 382. O conjunto de camadas dielétricas 280 pode incluir uma ou mais camadas dielétricas. Conforme mostrado na Figura 3, a porção de redistribuição 308 é acoplada a uma primeira superfície (por exemplo, superfície inferior) da porção de encapsulamento 206. O conjunto de interconexões 382 pode incluir um traço, uma via, um bloco, interconexão de redistribuição, e/ou uma camada de metalização sob impacto (UBM). Como também mostrado na Figura 3, o conjunto de interconexões 382 inclui elementos, vias, traços e camadas UBM. O conjunto de interconexões 382 é acoplado ao primeiro conjunto de vias 262, o segundo conjunto de vias 264, o terceiro conjunto de vias 266, e o quarto conjunto de vias 268. Parte do conjunto de interconexões 382 pode ser configurada para fornecer pelo menos um caminho elétrico para pelo menos um sinal de energia e/ou pelo menos um sinal de referência terra. Em algumas implementações, o conjunto de interconexões 382 na porção de redistribuição 308 são interconexões que têm uma largura de cerca de 5 microns (μm) ou menos, e/ou um espaçamento de cerca de 5 microns (μm) ou menos. Exemplos mais detalhados de várias porções de redistribuição são adicionalmente descritos em pelo menos As Figuras de 6 a 10 3 Ilustra o conjunto de esferas de solda 284 acoplado ao conjunto de interconexões 382. Em algumas implementações, o conjunto de esferas de solda 284 é acoplado a camadas UBM do conjunto de interconexões 382. O conjunto de esferas de solda 284 é acoplado à PCB 205.
[0064] Embora não mostrado, o pacote de dispositivo integrado 300 também pode incluir outra camada de encapsulamento que cobre a primeira pastilha 202 e a segunda pastilha 204. A camada de encapsulamento pode incluir um de pelo menos um molde e/ou um enchimento de epóxi. Ponte Exemplar compreendendo Interconexões e Vias através de Substrato (TSVs)
[0065] Como mencionado acima, um pacote de dispositivo integrado pode incluir uma ponte (por exemplo, ponte de silício, ponte de vidro, ponte cerâmica) que é configurado para fornecer interconexões de pastilha para pastilha de alta densidade, e vias através de substrato (TSVs) configuradas para prover pelo menos um caminho elétrico para pelo menos um sinal de energia e/ou pelo menos um sinal de referência terra para uma ou mais pastilhas. As Figuras 4 e 5 ilustram exemplos conceituais de tais pontes configuradas para fornecer interconexões de alta densidade e TSVs Em um pacote de dispositivo integrado.
[0066] A Figura 4 ilustra uma vista de perfil de um exemplo da ponte 210 (por exemplo, ponte de silício) A ponte 210 inclui um substrato 402, uma camada dielétrica 404, pelo menos uma primeira interconexão 406, pelo menos uma segunda interconexão 408, pelo menos uma terceira interconexão 410, pelo menos uma quarta interconexão 418, e pelo menos uma quinta interconexão 420. Em algumas implementações, a ponte 210 pode ser implementada em qualquer tipo de pacote de dispositivo integrado ilustrado e descrito na presente descrição. Por exemplo, a ponte 210 pode ser a ponte das Figuras 2 a 3 em algumas implementações, a ponte 210 é um meio (por exemplo, meios de ponte) para prover um trajeto elétrico pastilha/pastilha ou conexão elétrica pastilha/pastilha entre uma primeira pastilha e uma segunda pastilha. Por exemplo, a pelo menos uma primeira interconexão 406, a pelo menos uma segunda interconexão 408, e a pelo menos uma terceira interconexão 410 pode definir pelo menos um primeiro caminho elétrico para pelo menos um primeiro sinal entre uma primeira pastilha e uma segunda pastilha. Em algumas implementações, a pelo menos uma primeira interconexão 406, a pelo menos uma segunda interconexão 408, e a pelo menos uma terceira interconexão 410 pode formar pelo menos um primeiro conjunto de interconexões que é configurado para prover pelo menos um primeiro caminho elétrico para pelo menos um primeiro sinal entre uma primeira pastilha e uma segunda pastilha.
[0067] Em algumas implementações, a ponte 210 é um meio (por exemplo, meios de ponte) para prover pelo menos um segundo caminho elétrico para pelo menos um sinal de energia e/ou pelo menos um sinal de referência terra para e de uma primeira pastilha. Em algumas implementações, a ponte 210 é um meio (por exemplo, meios de ponte) para prover pelo menos um terceiro caminho elétrico para pelo menos um sinal de energia e/ou pelo menos um sinal de referência terra para e de uma segunda pastilha.
[0068] Em algumas implementações, os meios (por exemplo, meios de ponte) provêm uma densidade de interconexão que é igual ou maior do que a densidade de interconexão da porção de encapsulamento (por exemplo, porção de encapsulamento 206) e/ou a porção de redistribuição (por exemplo, a porção de redistribuição 208) de uma base de pacote de dispositivo integrado.
[0069] Em algumas implementações, o substrato 402 compreende um substrato de silício, um substrato de vidro e/ou um substrato cerâmico. A primeira interconexão 406 pode ser pelo menos um traço localizado no substrato 402. A camada dielétrica 404 cobre a primeira interconexão 406 e o substrato 402. Em algumas implementações, as segunda e terceira interconexões 408 e 410 são vias que atravessam verticalmente a camada dielétrica 404. A segunda e terceira interconexões 408 e 410 são acopladas à primeira interconexão 406.
[0070] Em algumas implementações, a primeira, segunda e terceira interconexões 406, 408 e 410 são interconexões de alta densidade. Em algumas implementações, interconexões de alta densidade são interconexões que têm uma largura de cerca de 2 microns (μm) ou menos, e/ou um espaçamento de cerca de 2 microns (μm) ou menos. Em algumas implementações, a largura de uma interconexão pode ser a largura do traço e/ou linha. Em algumas implementações, a largura de uma interconexão pode ser o diâmetro de uma via e/ou um bloco Um espaçamento é uma distância de borda para borda entre duas interconexões vizinhas/adjacentes.
[0071] A quarta interconexão 418 pode ser uma via que atravessa o substrato 402 e a camada dielétrica 404. A quarta interconexão 418 pode ser através de uma via através de substrato (TSV) que atravessa o substrato 402 e a camada dielétrica 404. Em algumas implementações, a quarta interconexão 418 pode ser uma combinação de duas ou mais vias (por exemplo, primeira via no substrato 402 e uma segunda via na camada dielétrica 404). Em algumas implementações, a quarta interconexão 418 é configurada para fornecer pelo menos um caminho elétrico (por exemplo, um segundo caminho elétrico) para pelo menos um segundo sinal (por exemplo, pelo menos um sinal de energia e/ou pelo menos um sinal de referência terra) para e a partir de uma pastilha (por exemplo, primeira pastilha)
[0072] A quinta interconexão 420 pode ser uma via que atravessa o substrato 402 e a camada dielétrica 404. A quinta interconexão 420 pode ser através de uma via através de substrato (TSV) que atravessa o substrato 402 e a camada dielétrica 404. Em algumas implementações, a quinta interconexão 420 pode ser uma combinação de duas ou mais vias (por exemplo, primeira via no substrato 402 e uma segunda via na camada dielétrica 404). Em algumas implementações, a quinta interconexão 420 é configurada para fornecer pelo menos um caminho elétrico (por exemplo, terceiro caminho elétrico) para pelo menos um terceiro sinal (por exemplo, pelo menos um sinal de energia e/ou pelo menos um sinal de referência terra) para e a partir de uma pastilha (por exemplo, segunda pastilha). Em algumas implementações, a quarta e a quinta interconexões 418 e 420 são interconexões de alta densidade.
[0073] Observa-se que a ponte 210 pode incluir diversas primeiras interconexões, segundas interconexões, terceiras interconexões, quartas interconexões e quintas interconexões.
[0074] A Figura 5 ilustra uma vista plana (por exemplo, vista superior) de um exemplo da ponte 210 (por exemplo, ponte de silício) que inclui um substrato (não visível), a camada dielétrica 404, a primeira interconexão 406, a segunda interconexão 408, a terceira interconexão 410, a quarta interconexão 418, e a quinta interconexão 420. A figura 5 ilustra a largura e o espaçamento das interconexões. A largura de uma interconexão é ilustrada por (W), e o espaçamento entre duas interconexões vizinhas/adjacentes é ilustrado por (S). Em algumas implementações, a primeira interconexão 406, a segunda interconexão 408, a terceira interconexão 410, a quarta interconexão 418, e/ou a quinta interconexão 420 são interconexões de alta densidade. Em algumas implementações, interconexões de alta densidade são interconexões que têm uma largura de cerca de 2 microns (μm) ou menos, e/ou um espaçamento de cerca de 2 microns (μm) ou menos.
[0075] Como descrito acima, existem diversas vantagens na provisão de uma ponte que inclui pelo menos um TSV configurado para fornecer um caminho elétrico para um sinal de energia e/ou sinal de referência terra para e de uma ou mais pastilhas. Primeiro, um caminho elétrico através da ponte 210 é um caminho mais direto para e de uma pastilha, que significa um trajeto mais curto para e a partir da pastilha. Segundo, um caminho elétrico através da ponte 210 significa que o caminho elétrico não precisa ser roteado em torno da ponte, poupar espaço e imóvel na base 201, que pode resultar em um fator de forma menor global para o pacote de dispositivo integrado 200. Terceiro, um caminho mais direto para o sinal de energia e/ou sinal de referência terra significa que menos material é usado, desse modo reduzindo o custo de fabricação do pacote de dispositivo integrado. Quarto, as TSVs podem ajudar a proporcionar um desempenho melhorado na comunicação pastilha/pastilha. Pacote de Dispositivo Integrado Exemplar compreendendo Camada Litográfica de Ponte
[0076] Tendo descrito um exemplo de um pacote de dispositivo integrado que inclui interconexões de pastilha/pastilha de alta densidade em detalhes gerais, exemplos de embalagens de dispositivo integrado que incluem interconexões de pastilha para pastilha de alta densidade e vias através de substrato (TSVs) será agora descrita em maiores detalhes.
[0077] A Figura 6 ilustra um exemplo de uma parte da base de pacote de dispositivo integrado 600 de um pacote de dispositivo integrado. Em algumas implementações, a base de pacote de dispositivo integrado 600 pode corresponder, pelo menos, à porção de encapsulamento 206 e à porção de redistribuição 208, da Figura 2. Em algumas implementações, a base de pacote de dispositivo integrado 600 é um substrato de pacote de um pacote de dispositivo integrado.
[0078] A base de pacote de dispositivo integrado 600 inclui uma porção de encapsulamento 602 e uma porção de redistribuição 604. A porção de encapsulamento 602 inclui uma camada de encapsulamento 606, um primeiro bloco 603, um segundo bloco 605, um primeiro bloco 611, um segundo bloco 613, um terceiro elemento 615, uma camada de resistência à solda 608, e a ponte 210. Em algumas implementações, a camada de encapsulamento 606 é um material foto padronizado (por exemplo, material litográfico) que é foto padronizado e revelável (por exemplo, litográfico). Isto é, a camada de encapsulamento 606 é feita de um material que pode ser padronizado, desenvolvimento, ataque químico e/ou removido através da exposição do material a uma fonte de luz (por exemplo, luz ultravioleta (UV)). A camada de encapsulamento 606 pode incluir um de pelo menos um molde e/ou um enchimento de epóxi.
[0079] O primeiro bloco 603 atravessa verticalmente a camada de encapsulamento 606. O primeiro bloco 611 é acoplado à primeira via 603. A segunda placa 605 atravessa verticalmente a camada de encapsulamento 606. Assim, a segunda via 605 é localizada e/ou embutida na camada de encapsulamento 606. A segunda via 605 é acoplada à interconexão 418 da ponte 210. A interconexão 418 pode ser uma via através de substrato (TSVs) da ponte 210. O segundo elemento 613 é acoplado à interconexão 418. Em algumas implementações, a segunda via 605, a interconexão 418, e o segundo bloco 613 são configurados para fornecer um caminho elétrico (por exemplo, segundo caminho elétrico) para um segundo sinal (por exemplo, um sinal de energia e/ou um sinal de referência terra) para e a partir de uma pastilha (por exemplo, primeira pastilha 202).
[0080] A camada de resistência à solda 608 cobre uma primeira superfície (por exemplo, superfície superior) da camada de encapsulamento 606. Uma esfera de solda pode ser acoplada aos elementos 611, 613, e/ou 615. A via 603 é parte de um conjunto de vias na camada de encapsulamento 606, onde o conjunto de vias tem uma primeira densidade (por exemplo, primeira largura e/ou primeiro espaçamento).
[0081] A Figura 6 ilustra também que a ponte 210 é pelo menos parcialmente embutida na camada de encapsulamento 606 da porção de encapsulamento 602. A ponte 210 é configurada para prover trajetos elétricos de alta densidade (por exemplo, interconexões de pastilha para pastilha de alta densidade) na porção de encapsulamento 602. A ponte 210 é também configurada para fornecer um caminho elétrico para um sinal (por exemplo, sinal de energia) a uma pastilha através do substrato 402 da ponte 210.
[0082] A porção de redistribuição 604 é acoplada à porção de encapsulamento 602. A porção de redistribuição 604 inclui uma primeira camada dielétrica 642, uma segunda camada dielétrica 644, e uma terceira camada dielétrica 648, uma interconexão 643, e uma interconexão 653. Em algumas implementações, a primeira, segunda, e/ou terceiras camadas dielétricas 642, 644 e/ou 648 podem ser coletivamente uma única camada dielétrica. As interconexões 643 e 653 podem ser interconexões de redistribuição compreendendo uma porção diagonal e uma porção horizontal. Em algumas implementações, as interconexões 643 e 653 são interconexões de redistribuição em formato de U ou V. Em algumas implementações, as interconexões 643 e 653 podem ser configuradas para acoplar as esferas de solda (por exemplo, esferas de solda laterais de painel de circuito impresso).
[0083] A interconexão 643 da porção de redistribuição 604 é acoplada à via 603 Porção de encapsulamento 602. A interconexão 653 da porção de redistribuição 604 é acoplada à segunda via 605 na porção de encapsulamento 602. Em algumas implementações, a interconexão 653, a segunda via 605, a interconexão 418, e o segundo bloco 613 é configurado para fornecer um caminho elétrico para um sinal de energia e/ou um sinal de referência terra para e a partir de uma pastilha (por exemplo, a primeira pastilha 202).
[0084] Em algumas implementações, uma primeira pastilha (por exemplo, pastilha 202) pode ser acoplada eletricamente a uma segunda pastilha (por exemplo, segunda pastilha 204) através do terceiro bloco 615, da interconexão 410, e da interconexão 406. Em algumas implementações, o terceiro bloco 615, a interconexão 410, e a interconexão 406 define um caminho elétrico para a conexão pastilha/pastilha entre a primeira e segunda pastilha (por exemplo, pastilhas 202 e 204). Pacote de Dispositivo Integrado Exemplar compreendendo Camada Litográfica de Ponte
[0085] A Figura 7 ilustra outro exemplo de uma parte da base de pacote de dispositivo integrado 700 de um pacote de dispositivo integrado. Em algumas implementações, a base de pacote de dispositivo integrado 700 pode corresponder pelo menos à porção de encapsulamento 206 e à porção de redistribuição 308, da Figura 3. Em algumas implementações, a base de pacote de dispositivo integrado 700 é um substrato de pacote de um pacote de dispositivo integrado.
[0086] A base de pacote de dispositivo integrado 700 inclui uma porção de encapsulamento 602 e uma porção de redistribuição 704. A porção de encapsulamento 602 inclui uma camada de encapsulamento 606, um primeiro bloco 603, um segundo bloco 605, um primeiro bloco 611, um segundo bloco 613, um terceiro elemento 615, uma camada de resistência à solda 608, e a ponte 210. Em algumas implementações, a camada de encapsulamento 606 é um material litográfico (por exemplo, material litográfico) que é foto padronizado e revelável (por exemplo, litográfico). Isto é, a camada de encapsulamento 606 é feita de um material que pode ser padronizado, desenvolvimento, ataque químico e/ou removido através da exposição do material a uma fonte de luz (por exemplo, luz ultravioleta (UV)) A camada de encapsulamento 606 pode incluir um de pelo menos um molde e/ou um enchimento de epóxi.
[0087] O primeiro bloco 603 atravessa verticalmente a camada de encapsulamento 606. O primeiro bloco 611 é acoplado à primeira via 603. A segunda placa 605 atravessa verticalmente a primeira via a camada de encapsulamento 606. A segunda via 605 é acoplada à interconexão 418 da ponte 210. A interconexão 418 pode ser uma via através de substrato (TSVs) da ponte 210. O segundo elemento 613 é acoplado à interconexão 418. Em algumas implementações, o segundo bloco 605, a interconexão 418, e o segundo bloco 613 são configurados para fornecer um caminho elétrico para um sinal de energia e/ou um sinal de referência terra para e a partir de uma pastilha (por exemplo, a primeira pastilha 202).
[0088] A camada de resistência à solda 608 cobre uma primeira superfície (por exemplo, superfície superior) da camada de encapsulamento 606. Uma esfera de solda pode ser acoplada aos elementos 611, 613, e/ou 615. A via 603 é parte de um conjunto de vias na camada de encapsulamento 606, onde o conjunto de vias tem uma primeira densidade (por exemplo, primeira largura e/ou primeiro espaçamento).
[0089] A Figura 7 ilustra também que a ponte 210 é pelo menos parcialmente embutida na camada de encapsulamento 606 da porção de encapsulamento 602. A ponte 210 é configurada para prover trajetos elétricos de alta densidade (por exemplo, interconexões de pastilha para pastilha de alta densidade) na porção de encapsulamento 602. A ponte 210 é também configurada para fornecer um caminho elétrico para um sinal (por exemplo, sinal de energia) a uma pastilha através do substrato 402 da ponte 210.
[0090] A porção de redistribuição 704 é acoplada à porção de encapsulamento 602. A porção de redistribuição 704 inclui uma primeira camada dielétrica 642, uma segunda camada dielétrica 644, e uma terceira camada dielétrica 648, uma interconexão 743, uma interconexão 745, uma interconexão 753, e uma interconexão 755. Em algumas implementações, a primeira, segunda, e/ou terceira camadas dielétricas 642, 644 e/ou 648 podem ser coletivamente uma única camada dielétrica. As interconexões 743 e 753 podem ser vias. As interconexões 745 e 755 podem ser traços e/ou blocos. Em algumas implementações, as interconexões 745 e 755 podem ser configuradas para acoplar as esferas de solda (por exemplo, esferas de solda laterais do painel de circuito impresso).
[0091] A interconexão 745 é acoplada à interconexão 743. A interconexão 743 da porção de redistribuição 704 é acoplada à interconexão 603 da porção de encapsulamento 602. A interconexão 755 e é acoplada à interconexão 753. A interconexão 753 da porção de redistribuição 704 é acoplada à segunda via 605 na porção de encapsulamento 602. Em algumas implementações, a interconexão 755, a interconexão 753, a segunda via 605, a interconexão 418, e o segundo bloco 613 é configurado para fornecer um caminho elétrico para um sinal de energia e/ou um sinal de referência terra para e a partir de uma pastilha (por exemplo, a primeira pastilha 202).
[0092] Em algumas implementações, uma primeira pastilha (por exemplo, pastilha 202) pode ser acoplada eletricamente a uma segunda pastilha (por exemplo, segunda pastilha 204) através do terceiro bloco 615, da interconexão 410, e da interconexão 406. Em algumas implementações, o terceiro bloco 615, a interconexão 410, e a interconexão 406 define um caminho elétrico para a conexão pastilha/pastilha entre a primeira e a segunda pastilha (por exemplo, pastilhas 202 e 204). Pacote de Dispositivo Integrado Exemplar compreendendo uma Camada Litográfica de Ponte
[0093] As Figuras 7 a 7 ilustram vias (por exemplo, via 603, por 605) em uma camada de encapsulamento compreendendo certo formato. Conforme mostrado nas Figuras 6-7, as vias na camada de encapsulamento 606 são formadas por cavidades de enchimento na camada de encapsulamento 606. No entanto, em algumas implementações, as vias em uma camada de encapsulamento podem ter uma forma e/ou configuração diferentes.
[0094] As Figuras 8-9 ilustram vias em uma camada de encapsulamento compreendendo diferentes formatos. Conforme mostrado nas Figuras 8-9 e adicionalmente descrito abaixo, as vias na camada de encapsulamento são formadas mediante a conformação de enchimento, onde uma ou mais camadas de metal são formadas nas paredes das cavidades deixando outra cavidade que é preenchida com uma camada dielétrica. Em algumas implementações, as vias têm uma tigela ou formato semelhante à lata.
[0095] A Figura 8 ilustra um exemplo de uma parte da base de pacote de dispositivo integrado 800 de um pacote de dispositivo integrado. Em algumas implementações, a base de pacote de dispositivo integrado 800 pode corresponder pelo menos à porção de encapsulamento 206 e à porção de redistribuição 208, da Figura 2. Em algumas implementações, a base de pacote de dispositivo integrado 800 é um substrato de pacote de um pacote de dispositivo integrado.
[0096] A base de pacote de dispositivo integrado 800 inclui uma porção de encapsulamento 802 e uma porção de redistribuição 804. A porção de encapsulamento 802 inclui uma camada de encapsulamento 606, um primeiro bloco 803, um segundo bloco 805, um primeiro bloco 611, um segundo bloco 613, um terceiro elemento 615, uma camada de resistência à solda 608, e a ponte 210. Em algumas implementações, a camada de encapsulamento 606 é um material litográfico (por exemplo, material litográfico) que é foto padronizado e revelável (por exemplo, litográfico). Isto é, a camada de encapsulamento 606 é feita de um material que pode ser padronizado, desenvolvimento, ataque químico e/ou removido através da exposição do material a uma fonte de luz (por exemplo, luz ultravioleta (UV)). A camada de encapsulamento 606 pode incluir um de pelo menos um molde e/ou um enchimento de epóxi.
[0097] Como mostrado na Figura 8, a primeira via 803 inclui uma seção transversal de perfil em forma de V ou uma seção transversal de perfil em forma de U. O primeiro meio 803 pode ser um enchimento de conformação através do qual forma o formato da cavidade na qual ele é formado. Neste exemplo, a primeira passagem 803 é formada ao longo de pelo menos as paredes da cavidade na qual ela é formada. A primeira via 803 também inclui uma porção de asa que é formada na porção de redistribuição 804 A parte de asa da primeira via 803 atravessa lateralmente na parte de redistribuição 804. A parte de asa pode ser referida como uma interconexão de asa da via. O primeiro bloco 803 atravessa verticalmente a camada de encapsulamento 606. O primeiro bloco 611 é acoplado à primeira via 803. A segunda placa 805 também inclui uma seção transversal de perfil em formato de V ou seção transversal perfil em formato de U. A segunda via 805 pode ser uma carga de conformidade através do formato da cavidade na qual é formado. Neste exemplo, a segunda passagem 805 é formada ao longo de pelo menos as paredes da cavidade na qual ela é formada. A segunda porção 805 também inclui uma porção de asa que é formada na porção de redistribuição 804. A porção de asa da segunda via 805 atravessa lateralmente na porção de redistribuição 804. Uma camada dielétrica 840 é localizada dentro da cavidade criada pelas vias (por exemplo, via 803, via 805) da camada de encapsulamento 606. A segunda via 805 atravessa verticalmente a camada de encapsulamento 606. Assim, a segunda via 805 é pelo menos parcialmente localizada e/ou pelo menos parcialmente embutida na camada de encapsulamento 606. A segunda via 805 é acoplada à interconexão 418 da ponte 210. A interconexão 418 pode ser uma via através de substrato (TSVs) da ponte 210. O segundo elemento 613 é acoplado à interconexão 418. Em algumas implementações, a segunda via 805, a interconexão 418, e o segundo bloco 613 é configurado para fornecer um caminho elétrico para um sinal de energia e/ou um sinal de referência terra para e a partir de uma pastilha (por exemplo, a primeira pastilha 202).
[0098] A camada de resistência à solda 608 cobre uma primeira superfície (por exemplo, superfície superior) da camada de encapsulamento 606. Uma esfera de solda pode ser acoplada aos elementos 611, 613, e/ou 615. A via 803 é parte de um conjunto de vias na camada de encapsulamento 606, onde o conjunto de vias tem uma primeira densidade (por exemplo, primeira largura e/ou primeiro espaçamento).
[0099] A Figura 8 ilustra também que a ponte 210 é pelo menos parcialmente embutida na camada de encapsulamento 606 da porção de encapsulamento 802. A ponte 210 é configurada para prover trajetos elétricos de alta densidade (por exemplo, interconexões de pastilha para pastilha de alta densidade) na porção de encapsulamento 802. A ponte é também configurada para fornecer um caminho elétrico para um sinal (por exemplo, sinal de energia) a uma pastilha através do substrato 402 da ponte 210.
[00100] A porção de redistribuição 804 é acoplada à porção de encapsulamento 802. A porção de redistribuição 804 inclui uma camada dielétrica 840, uma camada dielétrica 844, e uma camada dielétrica 848, uma interconexão 843, e uma interconexão 853. Em algumas implementações, as camadas dielétricas 840, 844, e/ou 848 podem ser coletivamente uma única camada dielétrica. As interconexões 843 e 853 podem ser interconexões de redistribuição compreendendo uma porção diagonal e uma porção horizontal. Em algumas implementações, as interconexões 843 e 853 incluem interconexões de redistribuição em forma em U ou V. Em algumas implementações, as interconexões 843 e 853 podem ser configuradas para acoplar as esferas de solda (por exemplo, esferas de solda laterais do painel de circuito impresso).
[00101] A interconexão 843 da porção de redistribuição 804 é acoplada à via 803 da porção de encapsulamento 802 (por exemplo, acoplada à porção de asa da primeira via 803). A interconexão 853 da porção de redistribuição 804 é acoplada à segunda via 805 (por exemplo, acoplado à porção de asa da segunda via 805) na porção de encapsulamento 802. Em algumas implementações, a interconexão 853, a segunda placa 805, a interconexão 418, e o segundo elemento 613 são configurados para fornecer um caminho elétrico para um sinal de energia e/ou um sinal de referência terra para e de uma pastilha (por exemplo, a primeira pastilha 202).
[00102] A Figura 8 ilustra que a parte de redistribuição 804 também pode incluir um primeiro sob metalização de impacto (UBM) camada 845 e uma segunda metalização sob impacto (UBM) camada 855. A primeira Camada UBM 845 é acoplada à interconexão 843. A segunda Camada UBM 855 é acoplada à interconexão 853. Em Algumas implementações, a primeira camada UBM 845 e a segunda Camada UBM 855 são configuradas para acoplar as esferas de solda.
[00103] Em algumas implementações, uma primeira pastilha (por exemplo, pastilha 202) pode ser acoplada eletricamente a uma segunda pastilha (por exemplo, segunda pastilha 204) através do terceiro bloco 615, da interconexão 410, e da interconexão 406. Em algumas implementações, o terceiro bloco 615, a interconexão 410, e a interconexão 406 define um caminho elétrico para a conexão pastilha/pastilha entre a primeira e segunda pastilha (por exemplo, pastilhas 202 e 204). Pacote de Dispositivo Integrado Exemplar compreendendo Camada Litográfica de Ponte
[00104] A Figura 9 ilustra outro exemplo de uma parte da base de pacote de dispositivo integrado 900 de um pacote de dispositivo integrado. Em algumas implementações, a base de pacote de dispositivo integrado 900 pode corresponder pelo menos à porção de encapsulamento 206 e à porção de redistribuição 308 da Figura 3. Em algumas implementações, a base de pacote de dispositivo integrado 900 é um substrato de pacote de um pacote de dispositivo integrado.
[00105] A base de pacote de dispositivo integrado 900 inclui uma porção de encapsulamento 802 e uma porção de redistribuição 904. A porção de encapsulamento 802 inclui uma camada de encapsulamento 606, um primeiro bloco 803, um segundo bloco 805, um primeiro bloco 611, um segundo bloco 613, um terceiro elemento 615, uma camada de resistência à solda 608, e a ponte 210. Em algumas implementações, a camada de encapsulamento 606 é um material foto padronizável (por exemplo, material litográfico) que é foto padronizável e revelável (por exemplo, litográfico). Isto é, a camada de encapsulamento 606 é feita de um material que pode ser padronizado, revelado, gravado e/ou removido através da exposição do material a uma fonte de luz (por exemplo, luz ultravioleta (UV)). A camada de encapsulamento 606 pode incluir um de pelo menos um molde e/ou um enchimento de epóxi.
[00106] Como mostrado na Figura 9, a primeira via 803 inclui uma seção transversal de perfil em Forma em V ou uma seção transversal de perfil em Forma em U. O primeiro meio 803 pode ser um enchimento de conformação através do qual forma o formato da cavidade na qual ele é formado. Neste exemplo, a primeira passagem 803 é formada ao longo de pelo menos as paredes da cavidade na qual ela é formada. A primeira via 803 também inclui uma porção de asa que é formada na porção de redistribuição 904. A parte de asa da primeira via 803 atravessa lateralmente na parte de redistribuição 904. A parte de asa pode ser referida como uma interconexão de asa da via. O primeiro bloco 803 atravessa verticalmente a camada de encapsulamento 606. O primeiro bloco 611 é acoplado à primeira via 803. A segunda placa 805 também inclui uma seção transversal de perfil de formato de V ou uma Seção transversal de perfil de formato de U. O segundo meio 805 pode ser um enchimento de conformação por meio do qual forma o formato da cavidade na qual ele é formado. Neste exemplo, a segunda via 805 é formada ao longo de pelo menos as paredes da cavidade na qual ela é formada. A segunda via 805 também inclui uma porção de asa que é formada na porção de redistribuição 904. A porção de asa da segunda via 805 atravessa lateralmente a distância t na porção de redistribuição 904. Uma camada dielétrica 840 é localizada dentro da cavidade criada pelas vias (por exemplo, via 803, via 805) da camada de encapsulamento 606. A segunda via 805 atravessa verticalmente a camada de encapsulamento 606. A segunda via 805 é acoplada à interconexão 418 da ponte 210. A interconexão 418 pode ser através de um substrato através de (TSVs) da ponte 210. A segunda elemento 613 é acoplada à interconexão 418. Em algumas implementações, a segunda placa 805, a interconexão 418, e a segunda elemento 613 são configuradas para fornecer um caminho elétrico para um sinal de energia e/ou um sinal de referência terra para e de uma pastilha (por exemplo, a primeira pastilha 202).
[00107] A camada de resistência à solda 608 cobre uma primeira superfície (por exemplo, superfície superior) da camada de encapsulamento 606. Uma esfera de solda pode ser acoplada aos elementos 611, 613, e/ou 615. A via 803 é parte de um conjunto de vias na camada de encapsulamento 606, onde o conjunto de vias tem uma primeira densidade (por exemplo, primeira largura e/ou primeiro espaçamento).
[00108] A Figura 9 também ilustra que a ponte 210 é pelo menos parcialmente embutida na camada de encapsulamento 606 da porção de encapsulamento 802. A ponte 210 é configurada para prover trajetos elétricos de alta densidade (por exemplo, interconexões de pastilha para pastilha de alta densidade) na porção de encapsulamento 802. A ponte é também configurada para fornecer um caminho elétrico para um sinal (por exemplo, sinal de energia) a uma pastilha através do substrato 402 da ponte 210.
[00109] A porção de redistribuição 904 é acoplada à porção de encapsulamento 802. A porção de redistribuição 904 inclui uma camada dielétrica 840, uma camada dielétrica 844, e uma camada dielétrica 848, uma interconexão 943, uma interconexão 945, uma interconexão 953, e uma interconexão 955. Em Algumas implementações, as camadas dielétricas 842, 844, e/ou 848 pode ser coletivamente uma única camada dielétrica. As interconexões 943 e 953 podem ser vias. As interconexões 945 e 955 podem ser traços e/ou blocos. Em algumas implementações, as interconexões 945 e 955 podem ser configuradas para acoplar as esferas de solda (por exemplo, esferas de solda laterais do painel de circuito impresso).
[00110] A interconexão 945 é acoplada à interconexão 943. A interconexão 943 da porção de redistribuição 904 é acoplada à interconexão 803 da porção de encapsulamento 802 (por exemplo, acoplado à porção de asa da primeira via 803). A interconexão 955 é acoplada à interconexão 953. A interconexão 953 da porção de redistribuição 904 é acoplada à segunda via 805 na porção de encapsulamento 802 (por exemplo, acoplado à porção de asa da segunda via 805). Em algumas implementações, a interconexão 955, a interconexão 953, a segunda via 805, a interconexão 418, e o segundo bloco 613 é configurado para fornecer um caminho elétrico para um sinal de energia e/ou um sinal de referência terra para e a partir de uma pastilha (por exemplo, a primeira pastilha 202).
[00111] A Figura 9 ilustra que a porção de redistribuição 904 pode também incluir uma primeira camada de metalização sob impacto (UBM) 947 e uma segunda camada de metalização sob impacto (UBM) 957. A primeira Camada UBM 947 é acoplada à interconexão 945. A Segunda Camada UBM 957 é acoplada à interconexão 955. Em Algumas implementações, a primeira camada UBM 947 e a segunda Camada UBM 957 são configuradas para acoplar as esferas de solda.
[00112] Em algumas implementações, uma primeira pastilha (por exemplo, pastilha 202) pode ser acoplada eletricamente a uma segunda pastilha (por exemplo, segunda pastilha 204) através do terceiro bloco 615, da interconexão 410, e da interconexão 406. Em algumas implementações, o terceiro bloco 615, a interconexão 410, e a interconexão 406 define um caminho elétrico para a conexão pastilha/pastilha entre a primeira e segunda pastilha (por exemplo, pastilhas 202 e 204). Pacote de Dispositivo Integrado Exemplar compreendendo Camada Litográfica de Ponte
[00113] A Figura 10 ilustra um exemplo de um pacote de dispositivo integrado 1000 que inclui duas pastilhas acopladas a uma base de pacote de dispositivo integrado. Conforme mostrado na Figura 10, o pacote de dispositivo integrado 1000 inclui uma primeira pastilha 1002 e uma segunda pastilha 1004, e a base 606. A primeira pastilha 1002 e a segunda pastilha 1004 são acopladas à base 600. Deve ser notado que a primeira pastilha 1002 e a segunda pastilha 1004 podem ser acopladas a qualquer das bases de pacote de dispositivo integrado (por exemplo, base 201, base 301, base 700, base 800, base 900) descrita na presente revelação.
[00114] A primeira pastilha 1002 inclui uma camada de metalização sob impacto (UBM) 1020 (opcional), um pilar 1022, e uma solda 1024. A primeira pastilha 1002 é acoplada à base de pacote de dispositivo integrado 600 através da camada UBM 1020 (opcional), a coluna 1022, a solda 1024, e a elemento 613 da base de pacote de dispositivo integrado 600.
[00115] A segunda pastilha 1004 inclui uma camada de metalização sob impacto (UBM) 1040 (opcional), um pilar 1042, e uma solda 1044. A segunda pastilha 1004 é acoplada à base de pacote de dispositivo integrado 600 através da camada UBM 1040 (opcional), a coluna 1042, a solda 1044, e a elemento 623 da base de pacote de dispositivo integrado 600.
[00116] Conforme mostrado mais adiante, um enchimento 1050 é localizado entre a primeira pastilha 1002 e a base de pacote de dispositivo integrado 600. O Enchimento 1050 pode incluir pelo menos um enchimento não condutor (NCF) e/ou uma pasta não condutora (NCP) O enchimento 1050 cobre as interconexões (por exemplo, pilar 1022, solda 1024, elemento 613) entre a primeira pastilha 1002 e a base de pacote de dispositivo integrado 606. O enchimento 1050 é também localizado entre a segunda pastilha 1004 e a base de pacote de dispositivo integrado 600. Sequência Exemplar para Fornecer/Fabricar uma Ponte de Interconexão de Alta Densidade que Inclui Vias Através de Substrato (TSVs)
[00117] Em algumas implementações, o fornecimento/fabricação de uma ponte de interconexão de alta densidade com vias através de substrato, inclui diversos processos. A Figura 11 ilustra uma sequência exemplar para prover/fabricar uma ponte de interconexão de alta densidade que inclui TSVs. Em algumas implementações, a sequência da Figura 11 pode ser usada para fornecer/fabricar a ponte das Figuras 2-10 e/ou outras pontes descritas na presente descrição. Entretanto, para o propósito de simplificação, a Figura 11 Será descrito no contexto de prover/fabricar a ponte da Figura 4.
[00118] Deve ser observado que a sequência da Figura 11 pode combinar um ou mais estágios a fim de simplificar e/ou esclarecer a sequência para fornecer/fabricar uma ponte. Em algumas implementações, a ordem dos processos pode ser mudada ou modificada.
[00119] O estágio 1 da Figura 1 ilustra um estado após um substrato 1102 ser fornecido. Em algumas implementações, o substrato 1102 é fornecido por um fornecedor. Em algumas implementações, o substrato 1102 é fabricado (por exemplo, formado). Em algumas implementações, o substrato 1102 compreende um substrato de silício, um substrato de vidro, substrato cerâmico, e/ou pastilha (por exemplo, pastilha de silício).
[00120] O estágio 2 ilustra um estado após as cavidades 1103 (por exemplo, cavidade 1103a, cavidade 1103b) são formados no substrato 1102. Diferentes implementações podem formar as cavidades 1103 diferentemente. Em algumas implementações, um processo de litografia a laser e/ou de litografia é usado para formar as cavidades 1103.
[00121] O estágio 3 ilustra um estado após as vias 1104 (por exemplo, via 1104a, via 1104b) são formadas nas cavidades do substrato 1102. As vias 1104 podem ser vias através de substrato (TSVs) diferentes implementações podem formar as vias 1104 de forma diferente. Por exemplo, um processo de galvanização e/ou um processo de formação de pasta pode ser usado para formar as vias 1104.
[00122] O estágio 4 ilustra um estado depois que uma camada metálica 1106 é formada no substrato 1102. Em algumas implementações, a camada metálica 1106 pode formar e/ou definir uma ou mais interconexões de alta densidade (por exemplo, conforme descrito nas Figuras 4-5) essas interconexões de alta densidade podem ser trajetos elétricos de alta densidade entre pastilhas. Em algumas implementações, a provisão da camada metálica 1106 inclui a formação (por exemplo, chapeamento) de uma ou mais camadas de metal (por exemplo, Camada de semente e camada metálica) e seletivamente cauterizar porções de uma ou mais camadas metálicas. As Figuras 15-18 ilustram exemplos de formação de uma ou mais camadas metálicas usando vários processos de galvanização.
[00123] O estágio 5 ilustra um estado após uma camada dielétrica 1108 ser formada sobre o substrato 1102 e a camada metálica 1106. Diferentes implementações podem usar diferentes materiais para a camada dielétrica 1108.
[00124] O estágio 6 ilustra um estado depois das cavidades 1109 (por exemplo, cavidade 1109a, cavidade 1109b) e as cavidades 1111 (por exemplo, cavidade 1111a, cavidade 111b) são formadas na camada dielétrica 1108. Implementações diferentes podem usar processos diferentes para formar cavidades na camada dielétrica 1108. Em algumas implementações, um laser pode ser usado para formar as cavidades. Em algumas implementações, um processo de causticação é usado para formar as cavidades.
[00125] O estágio 7 ilustra um estado depois das vias 1112 (por exemplo, através de 1112a, através de 1112b) e as vias 1114 (por exemplo, via 1114a, via 1114b) são formadas na camada dielétrica 1108. Especificamente, as vias 1112 são formadas nas cavidades 1109 da camada dielétrica 1108, e as vias 1114 são formadas nas cavidades 1111 da camada dielétrica 1108. Em algumas implementações, as vias 1112 e as vias 1104 em combinação formam a passagem vias através de substrato (TSVs) que atravessa verticalmente a ponte inteira 1130. A combinação das vias 1104a e 1112a pode prover uma trajetória elétrica para sinal de energia ou sinal de referência terra a uma pastilha. Em algumas implementações, as vias 1112 são camadas de metal (s) que são formadas usando um ou mais processos de galvanização. As vias 1114 são acopladas à camada metálica 1106. As figuras 15 -18 Ilustram exemplos de formação de uma ou mais camadas metálicas utilizando vários processos de galvanização. Em algumas implementações, o estágio 7 ilustra uma ponte 1130 (por exemplo, ponte de silício) que pode ser implementado em uma camada de encapsulamento de qualquer uma das bases descritas na presente descrição. Nota-se que em algumas implementações, as vias 1104 e/ou 1112 podem ser formadas uma vez que a ponte esteja posicionada ou embutida em uma camada de encapsulamento da base. Diagrama de Fluxo Exemplar de um Método para Fornecer/Fabricar uma Ponte de Interconexão de Alta Densidade que inclui Vias através de Substrato (TSVs)
[00126] A Figura 12 ilustra um fluxograma exemplar de um método 1200 para fornecer/fabricar uma ponte de silício de interconexão de alta densidade. Em algumas implementações, o método da Figura 12 pode ser usado para fornecer/fabricar a ponte de silício de interconexão de alta densidade das Figuras 2-10 e/ou outra ponte de silício de interconexão de alta densidade na presente descrição.
[00127] Deve ser notado que o fluxograma da Figura 12 pode combinar um ou mais processos a fim de simplificar e/ou esclarecer o método para fornecer um pacote de dispositivo passivo. Em algumas implementações, a ordem dos processos pode ser mudada ou modificada.
[00128] O método fornece (em 1205) um substrato. Em algumas implementações, o fornecimento do substrato pode incluir receber um substrato de um fornecedor ou fabricação (por exemplo, formação) de um substrato. Em algumas implementações, o substrato compreende um substrato de silício, um substrato de vidro, substrato cerâmico e/ou pastilha (por exemplo, pastilha de silício).
[00129] O método forma (em 1210) a através de uma via através de substrato (TSV) no substrato. Em algumas implementações, a formação de um TSV inclui a formação de uma cavidade no substrato e enchimento da cavidade com um material eletricamente condutor para definir a TSV. Em algumas implementações, um laser pode ser usado para formar as cavidades. Em algumas implementações, um processo de causticação é usado para formar as cavidades. Um processo de galvanização ou processo de impressão em tela pode ser usado para formar as vias. Em algumas implementações, a TSV é configurada para fornecer um caminho elétrico para um sinal de energia ou um sinal de referência terra.
[00130] O método forma (em 1215) uma camada metálica no substrato para formar uma ou mais interconexões de alta densidade (por exemplo, conforme descrito nas Figuras 4-5) em algumas implementações, a formação da camada metálica inclui a formação (por exemplo, revestimento) uma ou mais camadas de metal (por exemplo, camada de semente e camada metálica) e seletivamente cauterizar porções de uma ou mais camadas de metal. As Figuras 15-18 ilustram exemplos de fornecer uma ou mais camadas de metal usando vários processos de galvanização.
[00131] O método forma (em 1220) uma camada dielétrica sobre o substrato e a camada metálica. Diferentes implementações podem usar diferentes materiais para a camada dielétrica.
[00132] O método então forma (em 1225) pelo menos uma cavidade na camada dielétrica. Diferentes implementações podem usar processos diferentes para formar cavidades na camada dielétrica. Em algumas implementações, um laser pode ser usado para formar as cavidades. Em algumas implementações, um processo de causticação é usado para formar as cavidades.
[00133] O método opcionalmente forma (em 1230) a por meio da camada dielétrica. Especificamente, o método enche a cavidade da camada dielétrica com um ou mais materiais condutores (por exemplo, camadas metálicas) para formar uma via na cavidade. Uma ou mais das vias pode ser formada sobre os TSVs no substrato. Em algumas implementações, as vias são vias de alta densidade (por exemplo, conforme descrito nas Figuras 4-5) em algumas implementações, as vias são camada metálica (s) que são formados usando um ou mais processos de galvanização. As Figuras 15-18 ilustram exemplos de fornecimento de uma ou mais camadas metálicas utilizando diversos processos de galvanização. Deve ser observado que em algumas implementações, as vias podem ser formadas uma vez que a ponte esteja posicionada ou embutida em uma camada foto padronizada da porção de base. Sequência Exemplar para Fornecer/Fabricar um Pacote de Dispositivo Integrado que inclui uma Ponte de Interconexão de Alta Densidade que inclui Vias através de Substrato (TSVs)
[00134] Em algumas implementações, o fornecimento/fabricação de um pacote de dispositivo integrado que inclui uma ponte de interconexão de alta densidade que inclui um substrato através de, em uma camada de encapsulamento inclui vários processos. A Figura 13 (que inclui As Figuras 13A -13C) ilustra uma sequência exemplar para prover/fabricar um pacote de dispositivo integrado que inclui uma ponte de interconexão de alta densidade que inclui uma via através de substrato, em uma camada de encapsulamento. Em algumas implementações, a sequência das Figuras 13A-13C pode ser utilizada para prover/fabricar o pacote de dispositivo integrado das Figuras 2-3, 6 a 10 e/ou outras embalagens de dispositivo integrado na presente descrição. Entretanto, para o propósito de simplificação, As Figuras 13A-13C serão descritas no contexto de fabricação do pacote de dispositivo integrado da Figura 3.
[00135] Deve ser observado que a sequência das Figuras 13A-13C pode combinar um ou mais estágios a fim de simplificar e/ou esclarecer a sequência para fornecer um pacote de dispositivo integrado. Em algumas implementações, a ordem dos processos pode ser mudada ou modificada.
[00136] O estágio 1 da Figura 13A ilustra um estado depois que uma ponte 1302 é provida (por exemplo, montada) em algumas implementações, o portador (carrier) 1300 é fornecido por um fornecedor. Em algumas implementações, o portador 1300 é fabricado (por exemplo, formado). Em algumas implementações, o portador 1300 compreende um substrato de silício e/ou pastilha (por exemplo, pastilha de silício). A ponte 1302 pode incluir um substrato, pelo menos uma camada metálica, pelo menos uma via, pelo menos uma camada dielétrica, e/ou pelo menos uma via através de substrato (TSV), conforme descrito em pelo menos nas Figuras 2 a 3. Exemplos da ponte 1302 incluem a ponte mostrada e descrita nas Figuras 4-5. Em algumas implementações, a ponte 1302 é uma ponte de interconexão de alta densidade configurada para prover uma conexão e/ou trajeto elétrico para sinais entre duas pastilhas, e prover uma conexão e/ou caminho elétrico para e a partir de uma pastilha para um sinal de energia e/ou um sinal de referência terra. Conforme mostrado no estágio 1, a ponte 1302 é acoplada a uma superfície do portador 1300. Em algumas implementações, um adesivo é usado para acoplar mecanicamente a ponte 1302 ao portador 1300.
[00137] O estágio 2 ilustra um estado depois que uma camada de encapsulamento 1304 é provida (por exemplo, formada) sobre o portador 1300 e a ponte 1302. A camada de encapsulamento 1304 pode ser uma camada dielétrica litográfica (por exemplo, gravável por meio do uso de um processo litográfico). A camada de encapsulamento 1304 pelo menos parcialmente encapsula ou pelo menos parcialmente cobre a ponte 1302. A camada de encapsulamento 1304 pode compreender um molde e/ou um enchimento de epóxi.
[00138] O estágio 3 ilustra um estado após pelo menos uma cavidade 1305 ser formada na camada de encapsulamento 1304. Pelo menos uma cavidade 1305 é removida utilizando-se a etapa um processo litográfico que remove seletivamente porções da camada de encapsulamento 1304 pela exposição seletiva da camada de encapsulamento 1304 a uma fonte de luz (por exemplo, luz UV).
[00139] O estágio 4 ilustra um estado após pelo menos um por 1306 (por exemplo, via 1306a, via 1306b) é formada na camada de encapsulamento 1304. Especificamente, a via 1306b e a via 1306b são formadas nas cavidades da camada de encapsulamento 1304. A via 1306a atravessa a camada de encapsulamento 1304. A via 1306b é formada na camada de encapsulamento 1304 para acoplar à ponte 1302. Em Algumas implementações, a via 1306 é uma camada metálica (s) que são formados usando um ou mais processos de galvanização. As Figuras 15-18 Ilustram exemplos de formação de uma ou mais camadas metálicas utilizando vários processos de galvanização.
[00140] O estágio 5 ilustra um estado depois que uma primeira camada metálica 1308 é formada em uma primeira superfície da camada de encapsulamento 1304 e/ou vias 1306. A primeira camada metálica 1308 pode ser configurada para definir uma ou mais elementos (por exemplo, elemento 1308a, elemento 1308b) e/ou traços na camada de encapsulamento 1304. O elemento 1308a é formado sobre a via 1306a. O elemento 1308b é formado na via 1306b. Em algumas implementações, a provisão da primeira camada metálica 1308 inclui a formação (por exemplo, revestimento) de uma ou mais camadas metálicas (por exemplo, camada de sementes e camada metálica) e porções de causticação seletiva de uma ou mais camadas de metal. As Figuras 15-18 ilustram exemplos de fornecer uma ou mais camadas de metal usando vários processos de galvanização.
[00141] Em algumas implementações, a via 1306 e a primeira camada metálica 1308 podem ser formadas ao mesmo tempo. Além disso, em algumas implementações, a via 1306 é uma forma de acordo com o que é previsto formado ao longo das paredes da cavidade conforme descrito nas Figuras 8-9. A via 1306 (por exemplo, via 1306 a, via 1306 b) pode ter uma seção transversal de perfil que inclui uma Forma em V ou uma Forma em U.
[00142] O estágio 6, conforme mostrado na Figura 13B ilustra um estado depois que uma primeira camada dielétrica 1310 é provida (por exemplo, formada) sobre a camada de encapsulamento 1304 e a primeira camada metálica 1308, e após uma cavidade 1312 ser formada na primeira camada dielétrica 1310. A cavidade 1312 pode ser formada através de um processo de ataque químico.
[00143] O estágio 7 ilustra um estado depois que pelo menos uma via 1314 é formada na primeira camada dielétrica 1310 e uma camada metálica 1316 é formada sobre a primeira camada dielétrica 1310. Em algumas implementações, a via 1314 e a camada metálica 1316 são formadas por formação (por exemplo, revestimento) uma ou mais camadas de metal (por exemplo, camada de semente e camada metálica) e porções de causticação seletiva de uma ou mais camadas metálicas. As Figuras 15-18 ilustram exemplos de fornecimento de uma ou mais camadas metálicas utilizando vários processos de galvanização. A camada metálica 1316 pode ser uma interconexão em uma porção de redistribuição.
[00144] O estágio 8 ilustra um estado depois que uma segunda camada dielétrica 1318 é provida (por exemplo, formada) sobre a primeira camada dielétrica 1310 e a camada metálica 1316.
[00145] Estágio 9 ilustra um estado depois de uma metalização sob impacto (UBM) a camada 1320 é formada na segunda camada dielétrica 1318. A Camada UBM 1320 é formada de modo que a Camada UBM 1320 seja acoplada à camada metálica 1316. Em algumas implementações, a provisão da camada UBM 1320 inclui a formação (por exemplo, chapeamento) de uma ou mais camadas metálicas (por exemplo, camada de semente e camada metálica) e porções de causticação seletiva de uma ou mais camadas metálicas. As Figuras 15-18 ilustram exemplos de formação de uma ou mais camadas metálicas utilizando vários processos de galvanização.
[00146] O estágio 10 ilustra um estado depois que o portador 1300 é desacoplado da base 1330, que inclui a ponte 1302, a camada de encapsulamento 1304, a via 1306, a camada metálica 1308, a camada dielétrica 1310, a via 1314, a camada metálica 1316, a camada dielétrica 1318 e a camada UBM 1320.
[00147] O estágio 11, conforme mostrado na Figura 13C ilustra um estado após a base 1330 ser opcionalmente invertida.
[00148] O estágio 12 ilustra um estado depois que uma camada metálica 1340 é formada na camada de encapsulamento 1304 e a ponte 1302. A camada metálica 1340 pode formar uma ou mais elementos e/ou traços. Algumas porções da camada metálica 1340 podem ser acopladas a vias na camada de encapsulamento 1304 e vias na ponte 1302. Em algumas implementações, a provisão da camada metálica 1340 inclui a formação (por exemplo, chapeamento) de uma ou mais camadas de metal (por exemplo, camada de semente e camada metálica) e seletivamente cauterizar porções de uma ou mais camadas metálicas. As Figuras 15-18 ilustram exemplos de fornecimento de uma ou mais camadas metálicas usando vários processos de galvanização. Embora não mostrado, uma camada de resistência à solda pode ser formada sobre parte da camada metálica 1340.
[00149] O estágio 13 ilustra um estado depois que uma primeira pastilha 1350 e uma segunda pastilha 1352 são providas (por exemplo, acopladas, montadas) na base 1330. Especificamente, a primeira pastilha 1350 é acoplada a porções da base. A camada metálica 1340 através de um conjunto de interconexões que pode incluir pelo menos um pilar e/ou solda. A segunda pastilha 1352 é acoplada a outras porções da camada metálica 1340 através de outro conjunto de interconexões que pode incluir pelo menos um pilar e/ou solda. Em alguma implementação, um enchimento (não mostrado) pode ser formado entre as pastilhas 1350-1352 e a base 1330. O enchimento pode incluir um enchimento não condutor (NCF) e/ou uma pasta não condutora (NCP).
[00150] O estágio 14 ilustra um estado após a esfera de solda 1360 ser provida na camada UBM 1320. Método Exemplar para Fornecer/Fabricar um Pacote de Dispositivo Integrado que inclui uma Ponte de Interconexão de Alta Densidade que inclui Vias através de Substrato (TSVs)
[00151] A Figura 14 ilustra um diagrama de fluxo exemplar de um método 1400 para fornecer/fabricar um pacote de dispositivo integrado que inclui uma ponte de interconexão de alta densidade com vias através de substrato (TSVs), em uma camada de encapsulamento. Em algumas implementações, o método da Figura 14 pode ser usado para fornecer/fabricar o pacote de dispositivo integrado da figura 2 e/ou outros pacotes de dispositivo integrado na presente revelação. Pacote de dispositivo integrado da Figura 2 e/ou outras embalagens de dispositivo integrado na presente revelação
[00152] Deve ser notado que o fluxograma da Figura 14 pode combinar um ou mais processos a fim de simplificar e/ou esclarecer o método para fornecer um pacote de dispositivo integrado. Em algumas implementações, a ordem dos processos pode ser mudada ou modificada.
[00153] O método provê (em 1405) um veículo. Em algumas implementações, o portador é fornecido por um fornecedor. Em algumas implementações, o portador é fabricado (por exemplo, formado). Em algumas implementações, o portador compreende um substrato de silício e/ou pastilha (por exemplo, pastilha de silício).
[00154] O método então acopla (em 1410) uma ponte para o portador. A ponte pode incluir um substrato, pelo menos uma camada metálica, pelo menos uma via, e/ou pelo menos uma camada dielétrica, conforme descrito nas Figuras 2 a 5. Em algumas implementações, a ponte é uma ponte de interconexão de alta densidade configurada para prover uma conexão e/ou trajeto elétrico entre duas pastilhas, e prover uma conexão e/ou caminho elétrico para e a partir de uma pastilha para um sinal de energia e/ou um sinal de referência terra. Em algumas implementações, um adesivo é usado para acoplar mecanicamente a ponte ao portador.
[00155] O método forma (em 1415) uma camada de encapsulamento no ou sobre a portador e a ponte. A camada de encapsulamento pode ser uma camada dielétrica litográfica. A camada de encapsulamento cobre pelo menos parcialmente a ponte.
[00156] O método forma (em 1420) pelo menos uma via na camada de encapsulamento. Em algumas implementações, a formação da via inclui a formação de pelo menos uma cavidade na camada de encapsulamento mediante utilização de um processo litográfico que remove seletivamente porções da camada de encapsulamento (por exemplo, pela exposição seletiva da camada de encapsulamento a uma fonte de luz (por exemplo, luz UV)). O método então enche a cavidade com uma ou mais camadas metálicas. Em algumas implementações, a via é uma camada metálica (s) que é formada utilizando um ou mais processos de galvanização e/ou um processo de impressão em tela. As Figuras 15-18 ilustram exemplos de formação de uma ou mais camadas metálicas usando vários processos de galvanização.
[00157] O método forma (em 1425) uma porção de redistribuição sobre ou sobre a porção/camada de encapsulamento. Em algumas implementações, a formação da porção de redistribuição inclui a formação de pelo menos uma camada dielétrica, e pelo menos uma camada metálica. A camada metálica pode definir uma ou mais interconexões (por exemplo, blocos, traços, vias, colunas, pilares, interconexões de redistribuição). Em algumas implementações, a provisão da camada metálica inclui a formação (por exemplo, chapeamento) de uma ou mais camadas de metal (por exemplo, camada de semente e camada metálica) e a gravação seletiva de porções de uma ou mais camadas metálicas. As Figuras 15-18 ilustram exemplos de fornecimento de uma ou mais camadas metálicas usando vários processos de galvanização.
[00158] O método então desacopla (em 1430) o portador, deixando a base que compreende a camada de encapsulamento, a ponte, a via, os elementos e a parte de redistribuição. Diferentes implementações podem desacoplar (por exemplo, remover) o portador diferentemente. Em algumas implementações, o portador é destacado da ponte e da camada de encapsulamento. Em algumas implementações, o portador é cauterizado.
[00159] O método forma (em 1435), traços e uma camada de resistência à solda sobre a camada de encapsulamento e a ponte. Em algumas implementações, o fornecimento dos elementos inclui a formação (por exemplo, revestimento) uma ou mais camadas de metal (por exemplo, camada de semente e camada metálica) e seletivamente atacar porções de uma ou mais camadas de metal para definir os elementos. As Figuras 15-18 ilustram exemplos de fornecer uma ou mais camadas de metal usando vários processos de galvanização. O método também pode prover esferas de solda nos elementos.
[00160] O método então acopla (em 1440) uma primeira pastilha e uma segunda pastilha aos elementos na camada de encapsulamento. Em algumas implementações, um conjunto de interconexões (por exemplo, pilar, solda) são usados para acoplar a primeira e segunda pastilha aos elementos na camada de encapsulamento. O método também pode prover um enchimento entre a primeira e a segunda pastilha e a camada de encapsulamento. O enchimento pode incluir um enchimento não condutor (NCF) e/ou uma Pasta Não condutora (NCP).
[00161] O método fornece (em 1445) esferas de solda sobre a parte de redistribuição. Por exemplo, o método pode fornecer esferas de solda nas camadas UBM da camada de redistribuição. Processo de Padronização Semi-aditiva Exemplar (SAP)
[00162] Várias interconexões (por exemplo, traços, vias, blocos) são descritas na presente descrição. Estas interconexões podem ser formadas na base, a camada de encapsulamento, a porção de encapsulamento, a ponte e/ou a porção de redistribuição. Em algumas implementações, estas interconexões podem incluir uma ou mais camadas metálicas. Por exemplo, em algumas implementações, estas interconexões podem incluir uma primeira camada de semente de metal e uma segunda camada metálica. As camadas de metal podem ser providas (por exemplo, processo para a utilização de diferentes processos de chapeamento). Abaixo são exemplos detalhados de interconexões (por exemplo, traços, vias, blocos) com camadas de semente e como estas interconexões podem ser formadas usando diferentes processos de chapeamento. Estes processos de galvanização são descritos para formar interconexões em ou sobre uma camada dielétrica. Em algumas implementações, estes processos de galvanização podem ser usados para formar interconexões em ou sobre uma camada de encapsulamento.
[00163] Diferentes implementações podem usar diferentes processos para formar e/ou fabricar as camadas metálicas (por exemplo, interligações, camada de redistribuição, camada de metalização sob impacto). Em algumas implementações, estes processos incluem uma padronização semi-aditiva (SAP) processo e processo damasceno. Estes vários processos diferentes são adicionalmente descritos abaixo.
[00164] A Figura 15 ilustra uma sequência para a formação de uma interconexão utilizando uma padronização semi-aditiva (SAP) processo para fornecer e/ou formar uma interconexão em uma ou mais camadas dielétricas (s). Conforme mostrado na Figura 15, o estágio 1 ilustra um estado de um dispositivo integrado (por exemplo, substrato) após uma camada dielétrica 1502 ser provida (por exemplo, formada). Em algumas implementações, o estágio 1 ilustra que a camada dielétrica 1502 inclui uma primeira camada metálica 1504. A primeira camada metálica 1504 é uma camada de sementes em algumas implementações. Em algumas implementações, a primeira camada metálica 1504 pode ser provida (por exemplo, formada) sobre a camada dielétrica 1502 após a camada dielétrica 1502 ser provida (por exemplo, recebida ou formada). O Estágio 1 ilustra que a primeira camada metálica 1504 é provida (por exemplo, formada) em uma primeira superfície da camada dielétrica 1502. Em algumas implementações, a primeira camada metálica 1504 é provida usando um processo de deposição (por exemplo, processo de galvanização, PVD, CVD, processo de galvanização).
[00165] O estágio 2 ilustra um estado do dispositivo integrado depois de uma camada foto resistente 1506 (por exemplo, a camada de revestimento foto resistente) é seletivamente provido (por exemplo, formado) na primeira camada metálica 1504. Em algumas implementações, seletivamente prover a camada foto- resistente 1506 inclui fornecer uma camada foto-resistente 1506 sobre a primeira camada metálica 1504 e seletivamente removendo porções da camada foto-resistente 1506 pelo desenvolvimento (por exemplo, usando um processo de desenvolvimento). O estágio 2 ilustra que a camada resistente 1506 é provida de tal modo que é formada uma cavidade 1508.
[00166] O estágio 3 ilustra um estado do dispositivo integrado após uma segunda camada metálica 1510 ser formada na cavidade 1508. Em algumas implementações, a segunda camada metálica 1510 é formada sobre uma porção exposta da primeira camada metálica 1504. Em algumas implementações, a segunda camada metálica 1510 é provida usando um processo de deposição (por exemplo, processo de galvanização).
[00167] O estágio 4 ilustra um estado do dispositivo integrado após a camada foto resistente 1506 ser removida. Diferentes implementações podem usar processos diferentes para a remoção da camada protetora 1506.
[00168] O estágio 5 ilustra um estado do dispositivo integrado após porções da primeira camada metálica 1504 ser seletivamente removidas. Em algumas implementações, uma ou mais porções da primeira camada metálica 1504 que não é coberta pela segunda camada metálica 1510 é removida. Conforme mostrado no estágio 5, a primeira camada metálica 1504 remanescente e a segunda camada metálica 1510 podem formar e/ou definir uma interconexão 1512 (por exemplo, traço, vias, elementos) em um dispositivo integrado e/ou um substrato. Em algumas implementações, a primeira camada metálica 1504 é removida tal que uma dimensão (por exemplo, comprimento, largura) da primeira camada metálica 1504 por baixo da segunda camada metálica 1510 aproximadamente a mesmo ou menor do que uma dimensão (por exemplo, comprimento, largura) da segunda camada metálica 1510, que pode resultar em um rebaixo, conforme mostrado no estágio 5 da Figura 15. Em algumas implementações, os processos acima mencionados podem ser reiterados várias vezes para fornecer e/ou formar várias interconexões em uma ou mais camadas dielétricas de um dispositivo integrado e/ou substrato.
[00169] A Figura 16 ilustra um fluxograma para um método para a utilização de um (SAP) processo para fornecer e/ou formar uma interconexão em uma ou mais camadas dielétricas (s). O método provê (em 1605) uma camada dielétrica (por exemplo, camada dielétrica 1502). Em algumas implementações, a provisão da camada dielétrica inclui a formação da camada dielétrica. Em algumas implementações, fornecer a camada dielétrica inclui formar uma primeira camada metálica (por exemplo, primeira camada metálica 1504). A primeira camada metálica é uma camada de sementes em algumas implementações. Em algumas implementações, a primeira camada metálica pode ser provida (por exemplo, formada) sobre a camada dielétrica depois que a camada dielétrica é provida (por exemplo, recebida ou formada). Em algumas implementações, a primeira camada metálica é provida pelo uso de um processo de deposição (por exemplo, deposição física de vapor (PVD) ou processo de galvanização).
[00170] O método fornece seletivamente (em 1610) uma camada foto resistente (por exemplo, uma camada de revestimento foto resistente 1506) sobre a primeira camada metálica. Em algumas implementações, o fornecimento seletivo da camada foto-resistente inclui a provisão de uma camada foto-resistente na primeira camada metálica e seletivamente remover porções da camada foto-resistente (que provê uma ou mais cavidades).
[00171] O método então fornece (em 1615) uma segunda camada metálica (por exemplo, segunda camada metálica 1510) na cavidade da camada foto-resistente. Em algumas implementações, a segunda camada metálica é formada sobre uma porção exposta da primeira camada metálica. Em algumas implementações, a segunda camada metálica é provida pelo uso de um processo de deposição (por exemplo, processo de galvanização).
[00172] O método remove ainda (em 1620) a camada foto resistente. Diferentes implementações podem usar processos diferentes para a remoção da camada foto- resistente. O método para seletivamente remover (em 1625) porções da primeira camada metálica. Em algumas implementações, uma ou mais porções da primeira camada metálica que não são cobertas pela segunda camada metálica são removidas. Em algumas implementações, qualquer primeira camada metálica remanescente e segunda camada metálica podem formar e/ou definir uma ou mais interconexões (por exemplo, traço, vias, elementos) em um dispositivo integrado e/ou um substrato. Em algumas implementações, o método mencionado acima pode ser repetido várias vezes para fornecer e/ou formar várias interconexões em uma ou mais camadas dielétricas de um dispositivo integrado e/ou substrato.
Processo Damasceno Exemplar
[00173] A Figura 17 ilustra uma sequência para formar uma interconexão utilizando um processo damasceno para fornecer e/ou formar uma interconexão em uma camada dielétrica. Conforme mostrado na Figura 17, o estágio 1 ilustra um estado de um dispositivo integrado depois de uma camada dielétrica 1702 é provido (por exemplo, formado). Em algumas implementações, a camada dielétrica 1702 é uma camada inorgânica (por exemplo, película inorgânica).
[00174] O estágio 2 ilustra um estado de um dispositivo integrado após uma cavidade 1704 ser formada na camada dielétrica 1702. Diferentes implementações podem usar processos diferentes para prover a cavidade 1704 na camada dielétrica 1702.
[00175] O estágio 3 ilustra um estado de um dispositivo integrado após uma primeira camada metálica 1706 ser provida na camada dielétrica 1702. Como mostrado no estágio 3, a primeira camada metálica 1706 provida em uma primeira superfície da camada dielétrica 1702. A primeira camada metálica 1706 é provida sobre a camada dielétrica 1702 de tal modo que a primeira camada metálica 1706 assume o contorno da camada dielétrica 1702 incluindo o contorno da cavidade 1704. A primeira camada metálica 1706 é uma camada de semente em algumas implementações. Em algumas implementações, a primeira camada metálica 1706 é provida utilizando um processo de deposição (por exemplo, deposição física de vapor (PVD), deposição Química de vapor (CVD) ou processo de galvanização).
[00176] O estágio 4 ilustra um estado do dispositivo integrado após uma segunda camada metálica 1708 ser formada na cavidade 1704 e uma superfície da camada dielétrica 1702. Em algumas implementações, a segunda camada metálica 1708 é formada sobre uma porção exposta da primeira camada metálica 1706. Em algumas implementações, a segunda camada metálica 1708 é provida usando um processo de deposição (por exemplo, processo de galvanização).
[00177] O estágio 5 ilustra um estado do dispositivo integrado depois que as porções da segunda camada metálica 1708 e partes da primeira camada metálica 1706 são removidas. Diferentes implementações podem usar processos diferentes para a remoção da segunda camada metálica 1708 e da primeira camada metálica 1706. Em algumas implementações, uma planarização mecânica química (CMP) processo é usado para remover porções da segunda camada metálica 1708 e porções da primeira camada metálica 1706. Como mostrado no estágio 5, a primeira camada metálica remanescente 1706 e a segunda camada metálica 1708 podem formar e/ou definir uma interconexão 1712 (por exemplo, traço, vias, elementos) em um dispositivo integrado e/ou um substrato. Como mostrado no estágio 5, a interconexão 1712 é formada de tal maneira a partir que a primeira camada metálica 1706 é formada sobre a porção base e a porção lateral (s) da segunda camada metálica 1708. Em algumas implementações, a cavidade 1704 pode incluir uma combinação de trincheiras e/ou furos em dois níveis de dielétricos de modo que por meio e interconexões (por exemplo, traços metálicos) podem ser formados em uma única etapa de deposição, em algumas implementações, os processos acima mencionados podem ser repetidos várias vezes para prover e/ou formar várias interconexões em uma ou mais camadas dielétricas de um dispositivo integrado e/ou substrato.
[00178] A Figura 18 ilustra um fluxograma de um método 1800 para formar uma interconexão utilizando um processo damasceno para fornecer e/ou formar uma interconexão em uma camada dielétrica. O método provê (em 1805) uma camada dielétrica (por exemplo, camada dielétrica 1702). Em algumas implementações, a provisão de uma camada dielétrica inclui a formação de uma camada dielétrica. Em algumas implementações, a provisão de uma camada dielétrica inclui receber uma camada dielétrica de um fornecedor. Em algumas implementações, a camada dielétrica é uma camada inorgânica (por exemplo, película inorgânica).
[00179] O método forma (em 1810) pelo menos uma cavidade (por exemplo, cavidade 1704) na camada dielétrica. Diferentes implementações podem usar processos diferentes para fornecer a cavidade na camada dielétrica.
[00180] O método provê (em 1815) uma primeira camada metálica (por exemplo, primeira camada metálica 1706) sobre a camada dielétrica. Em algumas implementações, a primeira camada metálica é provida (por exemplo, formada) em uma primeira superfície do dielétrico posteriormente. Em algumas implementações, a primeira camada metálica é provida sobre a camada dielétrica de tal modo que a primeira camada metálica assume o contorno da camada dielétrica incluindo o contorno da cavidade. A primeira camada metálica é uma camada de semente em algumas implementações. Em algumas implementações, a primeira camada metálica 1706 é provida utilizando um processo de deposição (por exemplo, PVD, CVD ou processo de galvanização).
[00181] O método fornece (em 1820) uma segunda camada metálica (por exemplo, segunda camada metálica 1708) na cavidade e na superfície da camada dielétrica. Em algumas implementações, a segunda camada metálica é formada sobre uma porção exposta da primeira camada metálica. Em algumas implementações, a segunda camada metálica é provida pelo uso de um processo de deposição (por exemplo, processo de galvanização). Em algumas implementações, a segunda camada metálica é similar ou idêntica à primeira camada metálica. Em algumas implementações, a segunda camada metálica é diferente da primeira camada metálica.
[00182] O método remove então (em 1825) porções da segunda camada metálica e porções da primeira camada metálica. Diferentes implementações podem usar processos diferentes para remover a segunda camada metálica e a primeira camada metálica. Em algumas implementações, uma planarização mecânica química (CMP) processo é usado para remover porções da segunda camada metálica e porções da primeira camada metálica. Em algumas implementações, a primeira camada metálica remanescente e a segunda camada metálica podem formar e/ou definir uma interconexão (por exemplo, interconexão 1712). Em algumas implementações, uma interconexão pode incluir um traço, uma via e/ou um elemento em um dispositivo integrado e/ou substrato. Em algumas implementações, a interconexão é formada de tal maneira que a primeira camada metálica é formada na porção base e na porção lateral (s) da segunda camada metálica. Em algumas implementações, o método mencionado acima pode ser repetido várias vezes para fornecer e/ou formar várias interconexões em uma ou mais camadas dielétricas de um dispositivo integrado e/ou substrato.
Dispositivos Eletrônicos Exemplares
[00183] A Figura 19 ilustra vários dispositivos eletrônicos que podem ser integrados com qualquer um dos dispositivos integrados acima mencionados, dispositivo semicondutor, circuito integrado, pastilha, elemento de interposição, pacote ou pacote sobre pacote (PoP). Por exemplo, um dispositivo de telefone móvel 1902, um dispositivo de computador laptop 1904, e um dispositivo terminal de localização fixa 1906 podem incluir um dispositivo integrado 1900 conforme descrito aqui. O dispositivo integrado 1900 pode ser, por exemplo, qualquer um dos circuitos integrados, pastilhas, pacotes, pacotes sobre pacotes descritos aqui. Os dispositivos 1902, 1904, 1906 ilustrados na Figura 19 são meramente exemplares. Outros dispositivos eletrônicos também podem apresentar o dispositivo integrado 1900 incluindo, mas não limitado a, um grupo de dispositivos que inclui dispositivos móveis, unidades de sistemas de comunicação pessoal (PCS) portáteis, unidades de dados portáteis tais como assistentes digitais pessoais Dispositivos habilitados para sistema de posicionamento global (GPS), dispositivos de navegação, set top boxes, reprodutores de música, reprodutores de vídeo, unidades de entretenimento, unidades de dados de localização fixa tais como equipamento de leitura de medidor, dispositivos de comunicações, telefones inteligentes, computadores de mesa, computadores, dispositivos usáveis, terminais de localização fixa, um computador laptop, telefones móveis, ou qualquer outro dispositivo que armazena ou recupera dados ou instruções de computador, ou qualquer combinação dos mesmos.
[00184] Um ou mais dos componentes, características e/ou funções ilustradas nas Figuras 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13A-13C, 14, 15, 16, 17, 18 e/ou 19 pode ser rearranjado e/ou combinado em um único componente, etapa, característica ou função ou incorporada em vários componentes, etapas ou funções. Elementos, componentes, etapas e/ou funções adicionais também podem ser adicionados sem se afastar da descrição. Deve-se também notar que As Figuras 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13 A-13C, 14, 15, 16, 17, 18 e/ou 19 e sua descrição correspondente na presente descrição não são limitadas a pastilhas e/ou ICs. Em algumas implementações, as Figuras 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13A-13C, 14, 15, 16, 17, 18 e/ou 19 e sua descrição correspondente podem ser usadas para fabricar, criar, prover e/ou produzir dispositivos integrados. Em algumas implementações, um dispositivo pode incluir uma pastilha, um pacote de pastilha, um circuito integrado (IC), um dispositivo integrado, um pacote de dispositivo integrado, uma pastilha, dispositivo semicondutor, uma estrutura de pacote sobre pacote e/ou um elemento de interposição.
[00185] A palavra “exemplar” é usada aqui para significar “servindo como um exemplo, caso ou ilustração.” Qualquer implementação ou aspecto aqui descrito como “exemplar” não deve ser necessariamente considerado como preferido ou vantajoso em relação a outros aspectos da revelação. Da mesma forma, o termo “aspectos” não requer que todos os aspectos da revelação incluam a característica discutida, vantagem ou modo de operação. O termo “acoplado” é usado aqui para se referir ao acoplamento direto ou indireto entre dois objetos. Por exemplo, se o objeto A tocar fisicamente o objeto B, e o objeto B tocar o objeto C, então os objetos A e C podem ainda ser considerados como acoplados um ao outro - mesmo se eles não se tocarem diretamente entre si.
[00186] Além disso, observa-se que as modalidades podem ser descritas como um processo que é representado como um fluxograma, um diagrama de fluxo, um diagrama de estrutura, ou um diagrama de bloco. Embora um fluxograma possa descrever as operações como um processo sequencial, muitas das operações podem ser realizadas em paralelo ou simultaneamente. Além disso, a ordem das operações pode ser reordenada. Um processo é terminado quando suas operações são completadas.
[00187] As várias características da descrição aqui descritas podem ser implementadas em diferentes sistemas sem se afastar da descrição. Deve ser observado que os aspectos precedentes da descrição são meramente exemplos e não devem ser interpretados como limitando a descrição. A descrição dos aspectos da presente descrição é pretendida para ser ilustrativa, e não para limitar o escopo das reivindicações. Como tal, os presentes ensinamentos podem ser aplicados facilmente a outros tipos de aparelhos e muitas alternativas, modificações e variações serão evidentes para aqueles versados na técnica.

Claims (9)

1. Base de pacote de dispositivo integrado (600) caracterizada pelo fato de que compreende: uma porção de encapsulamento (210) compreendendo: uma camada de encapsulamento (606); uma ponte (602), pelo menos parcialmente embutida na camada de encapsulamento (606), configurada para fornecer um primeiro caminho elétrico para um primeiro sinal entre uma primeira pastilha (202) e uma segunda pastilha (204); e uma primeira via (605), na camada de encapsulamento (606), acoplada à ponte, em que a primeira via (605) e a ponte (602) são configuradas para fornecer um segundo caminho elétrico para um segundo sinal para a primeira pastilha (202); e uma porção de redistribuição (604) acoplada à porção de encapsulamento (210), a porção de redistribuição (604) compreendendo: pelo menos uma camada dielétrica (642); e pelo menos uma interconexão (653), na pelo menos uma camada dielétrica (642), acoplada à primeira via (605); em que a ponte compreende: um substrato (402); uma camada dielétrica (404); um primeiro conjunto de interconexões configurado para fornecer o primeiro caminho elétrico para o primeiro sinal entre a primeira pastilha e a segunda pastilha; e uma via através de substrato (TSV) (408, 410, 418, 420) atravessando pelo menos o substrato (402), a TSV acoplada à primeira via, a TSV configurada para fornecer o segundo caminho elétrico para o segundo sinal para a primeira pastilha.
2. Base de pacote de dispositivo integrado, de acordo com a reivindicação 1, caracterizada pelo fato de que o primeiro conjunto de interconexões compreende uma largura de cerca de 2 microns (μm) ou menos, e/ou um espaçamento de cerca de 2 mícrons (μm) ou menos.
3. Base de pacote de dispositivo integrado, de acordo com a reivindicação 1, caracterizada pelo fato de que o primeiro conjunto de interconexões compreende: um conjunto de vias; e um conjunto de traços acoplados ao conjunto de vias.
4. Base de pacote de dispositivo integrado, de acordo com a reivindicação 1, caracterizada pelo fato de que a TSV (408, 410, 418, 420) atravessa o substrato (402) e a camada dielétrica (404) da ponte.
5. Base de pacote de dispositivo integrado, de acordo com a reivindicação 1, caracterizada pelo fato de que a primeira via tem uma seção transversal de perfil que compreende uma forma em V ou uma forma em U (805).
6. Base de pacote de dispositivo integrado de acordo com a reivindicação 1, caracterizada pelo fato de que o segundo sinal é pelo menos um entre um sinal de energia e/ou um sinal de referência terra.
7. Base de pacote de dispositivo integrado, de acordo com a reivindicação 1, caracterizada pelo fato de que a camada de encapsulamento é um material litográfico.
8. Base de pacote de dispositivo integrado, de acordo com a reivindicação 1, caracterizada pelo fato de que a camada de encapsulamento é pelo menos um dentre um molde e/ou um enchimento de epóxi.
9. Base de pacote de dispositivo integrado de acordo com a reivindicação 1, caracterizada pelo fato de que a base de pacote de dispositivo integrado é incorporada em um dispositivo selecionado a partir do grupo consistindo um reprodutor de música, um reprodutor de vídeo, uma unidade de entretenimento, um dispositivo de navegação, um dispositivo de comunicação, um dispositivo móvel, um telefone móvel, um telefone inteligente, um assistente digital pessoal, um terminal de localização fixa, um computador tablet, um computador, um dispositivo vestível, e um computador laptop.
BR112018003233-6A 2015-08-21 2016-06-03 Pacote de dispositivo integrado compreendendo ponte em camada litográfica BR112018003233B1 (pt)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/832,363 2015-08-21
US14/832,363 US9368450B1 (en) 2015-08-21 2015-08-21 Integrated device package comprising bridge in litho-etchable layer
PCT/US2016/035895 WO2017034641A1 (en) 2015-08-21 2016-06-03 Integrated device package comprising bridge in litho-etchable layer

Publications (2)

Publication Number Publication Date
BR112018003233A2 BR112018003233A2 (pt) 2018-09-25
BR112018003233B1 true BR112018003233B1 (pt) 2023-01-31

Family

ID=56100638

Family Applications (1)

Application Number Title Priority Date Filing Date
BR112018003233-6A BR112018003233B1 (pt) 2015-08-21 2016-06-03 Pacote de dispositivo integrado compreendendo ponte em camada litográfica

Country Status (8)

Country Link
US (1) US9368450B1 (pt)
EP (1) EP3338303B1 (pt)
JP (1) JP6748186B2 (pt)
KR (1) KR102541861B1 (pt)
CN (1) CN107924905B (pt)
BR (1) BR112018003233B1 (pt)
CA (1) CA2991933C (pt)
WO (1) WO2017034641A1 (pt)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583426B2 (en) 2014-11-05 2017-02-28 Invensas Corporation Multi-layer substrates suitable for interconnection between circuit modules
US10283492B2 (en) 2015-06-23 2019-05-07 Invensas Corporation Laminated interposers and packages with embedded trace interconnects
US10438881B2 (en) * 2015-10-29 2019-10-08 Marvell World Trade Ltd. Packaging arrangements including high density interconnect bridge
US10163856B2 (en) * 2015-10-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuit structure and method of forming
US9852994B2 (en) * 2015-12-14 2017-12-26 Invensas Corporation Embedded vialess bridges
US11089689B2 (en) * 2016-04-02 2021-08-10 Intel Corporation Fine feature formation techniques for printed circuit boards
US20170287838A1 (en) * 2016-04-02 2017-10-05 Intel Corporation Electrical interconnect bridge
WO2018063316A1 (en) 2016-09-30 2018-04-05 Robert Alan May Device and method of very high density routing used with embedded multi-die interconnect bridge
US11277922B2 (en) * 2016-10-06 2022-03-15 Advanced Micro Devices, Inc. Circuit board with bridge chiplets
KR102666151B1 (ko) * 2016-12-16 2024-05-17 삼성전자주식회사 반도체 패키지
US20180240778A1 (en) * 2017-02-22 2018-08-23 Intel Corporation Embedded multi-die interconnect bridge with improved power delivery
US10468374B2 (en) 2017-03-31 2019-11-05 Intel Corporation Die interconnect substrates, a semiconductor device and a method for forming a die interconnect substrate
US11476185B2 (en) 2017-04-01 2022-10-18 Intel Corporation Innovative way to design silicon to overcome reticle limit
US10593563B2 (en) * 2017-04-13 2020-03-17 Invensas Corporation Fan-out wafer level package with resist vias
US10403599B2 (en) 2017-04-27 2019-09-03 Invensas Corporation Embedded organic interposers for high bandwidth
US11233025B2 (en) * 2017-05-31 2022-01-25 Futurewei Technologies, Inc. Merged power pad for improving integrated circuit power delivery
US10943869B2 (en) 2017-06-09 2021-03-09 Apple Inc. High density interconnection using fanout interposer chiplet
US10727198B2 (en) * 2017-06-30 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method manufacturing the same
US10622311B2 (en) * 2017-08-10 2020-04-14 International Business Machines Corporation High-density interconnecting adhesive tape
KR102069659B1 (ko) 2017-08-31 2020-01-23 해성디에스 주식회사 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
US10658281B2 (en) * 2017-09-29 2020-05-19 Intel Corporation Integrated circuit substrate and method of making
US10867954B2 (en) * 2017-11-15 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect chips
US10784202B2 (en) * 2017-12-01 2020-09-22 International Business Machines Corporation High-density chip-to-chip interconnection with silicon bridge
US10651126B2 (en) * 2017-12-08 2020-05-12 Applied Materials, Inc. Methods and apparatus for wafer-level die bridge
DE112017008336T5 (de) * 2017-12-29 2020-09-17 Intel Corporation Mikroelektronische Anordnungen
US11508663B2 (en) * 2018-02-02 2022-11-22 Marvell Israel (M.I.S.L) Ltd. PCB module on package
KR102101712B1 (ko) * 2018-03-21 2020-04-21 (주)심텍 브릿지 기판을 포함하는 인쇄회로기판
US10742217B2 (en) 2018-04-12 2020-08-11 Apple Inc. Systems and methods for implementing a scalable system
US11088123B1 (en) * 2018-05-15 2021-08-10 Marvell Israel (M.I.S.L) Ltd. Package system having laterally offset and ovelapping chip packages
US20200020634A1 (en) * 2018-07-16 2020-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package and method of manufacturing the same
KR102560697B1 (ko) 2018-07-31 2023-07-27 삼성전자주식회사 인터포저를 가지는 반도체 패키지
CN110896066B (zh) * 2018-09-13 2022-08-30 欣兴电子股份有限公司 具有内埋基板的线路载板及其制作方法与芯片封装结构
US10937762B2 (en) * 2018-10-04 2021-03-02 iCometrue Company Ltd. Logic drive based on multichip package using interconnection bridge
US10916494B2 (en) * 2019-01-02 2021-02-09 Qualcomm Incorporated Device comprising first solder interconnects aligned in a first direction and second solder interconnects aligned in a second direction
CN111599687B (zh) * 2019-02-21 2022-11-15 奥特斯科技(重庆)有限公司 具有高刚度的超薄部件承载件及其制造方法
US11164818B2 (en) 2019-03-25 2021-11-02 Intel Corporation Inorganic-based embedded-die layers for modular semiconductive devices
TWI707408B (zh) * 2019-04-10 2020-10-11 力成科技股份有限公司 天線整合式封裝結構及其製造方法
US11581292B2 (en) 2019-06-10 2023-02-14 Marvell Israel (M.I.S.L) Ltd. IC package with top-side memory module
US20200395300A1 (en) * 2019-06-13 2020-12-17 Intel Corporation Substrateless double-sided embedded multi-die interconnect bridge
TW202111907A (zh) 2019-09-05 2021-03-16 力成科技股份有限公司 以矽中介層作為互連橋的封裝晶片結構
DE102020119181A1 (de) * 2019-10-29 2021-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterpackages und verfahren zu deren herstellung
US11164817B2 (en) * 2019-11-01 2021-11-02 International Business Machines Corporation Multi-chip package structures with discrete redistribution layers
KR20220015573A (ko) 2020-07-31 2022-02-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN112435981A (zh) * 2020-09-30 2021-03-02 日月光半导体制造股份有限公司 半导体封装装置及其制造方法
CN112736031A (zh) * 2020-12-23 2021-04-30 海光信息技术股份有限公司 转接板及其制作方法，半导体器件及其制作方法
US11791270B2 (en) * 2021-05-10 2023-10-17 International Business Machines Corporation Direct bonded heterogeneous integration silicon bridge
US20230035627A1 (en) * 2021-07-27 2023-02-02 Qualcomm Incorporated Split die integrated circuit (ic) packages employing die-to-die (d2d) connections in die-substrate standoff cavity, and related fabrication methods
US11848273B2 (en) 2021-11-17 2023-12-19 International Business Machines Corporation Bridge chip with through via
US20230317618A1 (en) * 2022-03-29 2023-10-05 Intel Corporation Glass bridge for connecting dies
CN117995806A (zh) * 2022-10-31 2024-05-07 奥特斯奥地利科技与系统技术有限公司 封装件和制造封装件的方法
CN116504651A (zh) * 2023-03-28 2023-07-28 华天科技（昆山）电子有限公司 硅桥嵌入三维互联封装结构的制造方法及其结构

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4581768B2 (ja) 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
US7969009B2 (en) 2008-06-30 2011-06-28 Qualcomm Incorporated Through silicon via bridge interconnect
KR101479506B1 (ko) 2008-06-30 2015-01-07 삼성전자주식회사 임베디드 배선 기판, 이를 포함하는 반도체 패키지 및 그제조 방법
US8227904B2 (en) * 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
WO2012009831A1 (zh) * 2010-07-23 2012-01-26 欣兴电子股份有限公司 线路板及其制造方法
US8097490B1 (en) 2010-08-27 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interconnect layer for stacked semiconductor die
US8288209B1 (en) * 2011-06-03 2012-10-16 Stats Chippac, Ltd. Semiconductor device and method of using leadframe bodies to form openings through encapsulant for vertical interconnect of semiconductor die
TWI476888B (zh) * 2011-10-31 2015-03-11 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
TWI528876B (zh) * 2012-03-22 2016-04-01 矽品精密工業股份有限公司 中介板及其電性測試方法
US8653626B2 (en) 2012-07-18 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures including a capacitor and methods of forming the same
US8872349B2 (en) * 2012-09-11 2014-10-28 Intel Corporation Bridge interconnect with air gap in package assembly
US8866287B2 (en) * 2012-09-29 2014-10-21 Intel Corporation Embedded structures for package-on-package architecture
US9190380B2 (en) * 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
US8901748B2 (en) * 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package
US9119313B2 (en) 2013-04-25 2015-08-25 Intel Corporation Package substrate with high density interconnect design to capture conductive features on embedded die
JP2014236188A (ja) * 2013-06-05 2014-12-15 イビデン株式会社 配線板及びその製造方法
US9147638B2 (en) * 2013-07-25 2015-09-29 Intel Corporation Interconnect structures for embedded bridge
KR101754843B1 (ko) * 2013-10-16 2017-07-06 인텔 코포레이션 집적 회로 패키지 기판
US9642259B2 (en) * 2013-10-30 2017-05-02 Qualcomm Incorporated Embedded bridge structure in a substrate
US9754890B2 (en) * 2014-02-26 2017-09-05 Intel Corporation Embedded multi-device bridge with through-bridge conductive via signal connection

Also Published As

Publication number Publication date
JP6748186B2 (ja) 2020-08-26
CA2991933A1 (en) 2017-03-02
JP2018523925A (ja) 2018-08-23
WO2017034641A1 (en) 2017-03-02
EP3338303B1 (en) 2022-04-20
KR20180044905A (ko) 2018-05-03
KR102541861B1 (ko) 2023-06-08
CN107924905B (zh) 2020-10-30
BR112018003233A2 (pt) 2018-09-25
EP3338303A1 (en) 2018-06-27
CA2991933C (en) 2024-05-21
US9368450B1 (en) 2016-06-14
CN107924905A (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
BR112018003233B1 (pt) Pacote de dispositivo integrado compreendendo ponte em camada litográfica
EP3216055B1 (en) Integrated device package comprising silicon bridge in an encapsulation layer
US20160141234A1 (en) Integrated device package comprising silicon bridge in photo imageable layer
US9806063B2 (en) Reinforced wafer level package comprising a core layer for reducing stress in a solder joint and improving solder joint reliability
US8901748B2 (en) Direct external interconnect for embedded interconnect bridge package
BR112017016758B1 (pt) Pacote de dispositivo integrado compreendendo um indutor de núcleo magnético com anel de proteção embutido em um substrato do pacote
BR112016018580B1 (pt) Dispositivo integrado compreendendo matrizes empilhadas nas camadas de redistribuição
BR112017017604B1 (pt) Pacote e método para fabricar um substrato de acondicionamento
BR112015010159B1 (pt) Macro rígida tendo locais de bloqueio, circuito integrado incluindo o mesmo e método de rotear através de uma macro rígida
US10916494B2 (en) Device comprising first solder interconnects aligned in a first direction and second solder interconnects aligned in a second direction
TWI723436B (zh) 包括核心層的嵌入式跡線襯底（ets）中的高密度互連
US10037941B2 (en) Integrated device package comprising photo sensitive fill between a substrate and a die
BR112018001783B1 (pt) Estrutura de pacote sobre pacote (pop) incluindo várias matrizes
CN107112310B (zh) 包括高性能封装间连接的层叠封装(pop)器件
BR112018016132B1 (pt) Dispositivo integrado e método para fabricação de um dispositivo integrado
TW201921590A (zh) 具有保留互連部分之精細節距及間隔互連
TWI850290B (zh) 封裝裝置及其製造方法

Legal Events

Date Code Title Description
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B06A Patent application procedure suspended [chapter 6.1 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 03/06/2016, OBSERVADAS AS CONDICOES LEGAIS