BR102014016375A2 - método para fabricar um dispositivo semicondutor e dispositivo semicondutor - Google Patents

método para fabricar um dispositivo semicondutor e dispositivo semicondutor Download PDF

Info

Publication number
BR102014016375A2
BR102014016375A2 BR102014016375A BR102014016375A BR102014016375A2 BR 102014016375 A2 BR102014016375 A2 BR 102014016375A2 BR 102014016375 A BR102014016375 A BR 102014016375A BR 102014016375 A BR102014016375 A BR 102014016375A BR 102014016375 A2 BR102014016375 A2 BR 102014016375A2
Authority
BR
Brazil
Prior art keywords
type
jte
region
dopant
semiconductor device
Prior art date
Application number
BR102014016375A
Other languages
English (en)
Inventor
Alexander Viktorovich Bolotnikov
Peter Almern Losee
Stacey Joy Kennerly
Original Assignee
Gen Electric
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gen Electric filed Critical Gen Electric
Publication of BR102014016375A2 publication Critical patent/BR102014016375A2/pt

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Abstract

método para fabricar um dispositivo semicondutor e dispositivo semicondutor. [001] trata-se de um método para fabricar um dispositivo semicondutor. o método inclui fornecer uma camada semicondutora que compreende carboneto de silício, em que a camada semicondutora compreende uma primeira região dopada com um primeiro tipo de dopante. o método inclui adicionalmente implantar a camada semicondutora com um segundo tipo de dopante com o uso de uma única máscara de implantação e uma dose de implantação substancialmente similar para formar uma segunda região e uma extensão de terminação de junção (jte) na camada semicondutora, em que a dose de implantação esta em uma faixa de cerca de 2 x 1013 cm'2 a cerca de 12 x 1013 cm'2. dispositivos semicondutores são também apresentados.

Description

“MÉTODO PARA FABRICAR UM DISPOSITIVO SEMICONDUTOR E DISPOSITIVO SEMICONDUTOR” Antecedentes da Invenção [001] A invenção refere-se de modo geral a métodos para fabricar dispositivos semicondutores e, mais particularmente, a métodos para fabricar dispositivos à base de carboneto de silício que utilizam uma extensão de terminação de junção.
[002] A tensão de ruptura da junção de bloqueio inverso define tipicamente a tensão inversa máxima que um dispositivo semicondutor (que tem uma junção p-n) pode resistir. Tal junção de bloqueio pode compreender, por exemplo, uma junção p-n de um tiristor, um diodo schottky de barreira de junção (JBS), um transistor de junção bipolar (BJT), um transistor bipolar de porta isolada (IGBT) ou uma junção correspondente em um transistor de efeito de campo de metal-óxido-semicondutor (MOSFET). Usualmente, a ruptura por avalanche ocorre em tais dispositivos a uma tensão substancialmente menor do que a tensão de ruptura se nenhuma terminação estiver presente, porque os campos elétricos excessivamente altos estão presentes em determinadas localizações (“pontos de campo alto”) no dispositivo sob polarização inversa. Um ponto de campo alto de junção de bloqueio sob polarização inversa ocorre usualmente em localizações em que a junção p-n não é mais plana, por exemplo, em uma região de curvatura, tal como essa na periferia ou bordas da área ativa de dispositivo.
[003] Particularmente, a tensão de ruptura é crítica para dispositivos de potência alta, tais como dispositivos de carboneto de silício (SiC). Também, as propriedades, tal como insensibilidade de projeto de dispositivo (incluindo terminação) para ativar a variação de carga de interface e dose, são mais substanciais em dispositivos de SiC do que em dispositivos à base de silício (Si) devido às diferenças materiais estruturais fundamentais.
[004] Os dispositivos semicondutores podem utilizar qualquer um dentre os vários métodos e estruturas para alcançar um aumento na tensão de ruptura. Por exemplo, as regiões de extensão de terminação de junção (JTE) podem ser utilizadas próximas às porções de borda da junção p-n formada pela área ativa do dispositivo. Em geral, uma região de JTE pode ser considerada côo uma extensão mais levemente dopada de uma região semicondutora mais pesadamente dopada que está contígua a uma região semicondutora levemente dopada que tem o tipo oposto de condutividade para formar a junção p-n antecedente. A principal função da região de JTE é reduzir a concentração alta do campo elétrico que existiría de outra maneira nas vizinhanças da porção não terminada da junção p-n, estendendo lateralmente a junção de bloqueio.
[005] Adicionalmente à tensão de ruptura, o projeto da JTE afeta várias propriedades críticas do dispositivo semicondutor, incluindo a confiabilidade e tolerância de variação de carga de superfície e muitas das propriedades afetadas têm interrelações complexas. Entretanto, os métodos típicos para fabricar os dispositivos semicondutores incluem múltiplas etapas de implantação realizadas sequencialmente, o que leva a custos de implante maiores.
[006] Consequentemente, há uma necessidade de métodos melhorados para fabricar os dispositivos semicondutores incluindo um projeto de JTE. Ademais, pode ser desejável fornecer um projeto de JTE que melhora as propriedades críticas dos dispositivos semicondutores à base de carboneto de silício, tal como a tensão de ruptura, variação de tolerância à carga para carga de superfície e confiabilidade.
Breve Descrição da Invenção [007] Uma realização é direcionada a um método para fabricar um dispositivo semicondutor. O método compreende fornecer uma camada semicondutora que compreende carboneto de silício, em que a camada semicondutora compreende uma primeira região dopada com um primeiro tipo de dopante. O método compreende adicionalmente implantar a camada semicondutora com um segundo tipo de dopante com o uso de uma única máscara de implantação e uma dose de implantação substancialmente similar para formar uma segunda região e uma extensão de terminação de junção (JTE) na camada semicondutora, em que a dose de implantação está em uma faixa de cerca de 2 x 1013 cm'2 a cerca de 12 x 1013 cm'2.
[008] Outra realização é direcionada a um dispositivo semicondutor. O dispositivo semicondutor compreende um substrato e uma camada semicondutora que compreende carboneto de silício disposto no substrato. A camada semicondutora compreende uma primeira região, uma segunda região e uma extensão de terminação de junção (JTE), em que a primeira região é dopada com um primeiro tipo de dopante para ter um primeiro tipo de condutividade e a segunda região e a JTE são dopadas com um segundo tipo de dopante para ter um segundo tipo de condutividade. Uma dose implantada na segunda região e na JTE está em uma faixa de cerca de 2 x 1013 cm'2 a cerca de 12 x 1013 cm'2 e uma concentração de dopante na segunda região é substancialmente a mesma que a concentração de dopante na JTE.
[009] Outra realização é direcionada a um dispositivo semicondutor. O dispositivo semicondutor compreende um substrato e uma camada semicondutora que compreende carboneto de silício disposto no substrato. A camada semicondutora compreende uma primeira região, uma segunda região e uma extensão de terminação de junção (JTE), em que a primeira região é dopada com um primeiro tipo de dopante para ter um primeiro tipo de condutividade e a segunda região e a JTE são dopadas com um segundo tipo de dopante para ter um segundo tipo de condutividade. Uma dose implantada na segunda região e na JTE está em uma faixa de cerca de 2 x 1013 cm'2 a cerca de 7,5 x 1013 cm'2 e uma concentração de dopante na segunda região é substancialmente a mesma que a concentração de dopante na JTE.
Desenhos [010] Esses e outros recursos, aspectos e vantagens da presente invenção se tornarão mais bem entendidos quando a seguinte descrição detalhada for lida em referência aos desenhos anexos em que caracteres iguais representam partes iguais por todos os desenhos, em que: A Figura 1 é uma vista em corte transversal que demonstra esquematicamente uma etapa de método para fabricar um dispositivo semicondutor, em concordância com algumas realizações da invenção. A Figura 2 é uma vista em corte transversal que demonstra esquematicamente uma etapa de método para fabricar um dispositivo semicondutor, em concordância com algumas realizações da invenção. A Figura 3 é uma vista em corte transversal que demonstra esquematicamente uma etapa de método para fabricar um dispositivo semicondutor, em concordância com algumas realizações da invenção. A Figura 4 é uma vista em corte transversal que demonstra esquematicamente uma etapa de método para fabricar um MOSFET, em concordância com algumas realizações da invenção. A Figura 5 é uma vista em corte transversal que demonstra esquematicamente uma etapa de método para fabricar um MOSFET, em concordância com algumas realizações da invenção. A Figura 6 é uma vista em corte transversal que demonstra esquematicamente uma etapa de método para fabricar um MOSFET, em concordância com algumas realizações da invenção. A Figura 7 é uma vista em corte transversal que demonstra esquematicamente uma etapa de método para fabricar um MOSFET, em concordância com algumas realizações da invenção. A Figura 8 é uma vista em corte transversal de um dispositivo semicondutor, em concordância com algumas realizações da invenção.
Descrição Detalhada [011] Conforme discutido em detalhes abaixo, algumas das realizações da invenção incluem métodos para fazer dispositivos semicondutores de carboneto de silício (SiC) que incluem uma extensão de terminação de junção (JTE).
[012] A aproximação da linguagem, conforme usada no presente documento por todo o relatório descritivo e reivindicações, pode ser aplicada para modificar qualquer representação quantitativa que podería variar permissivamente sem resultar em uma alteração na função básica a qual é relacionada. Consequentemente, um valor modificado por um termo ou termos, tais como “cerca de” e “substancialmente”, não deve ser limitado ao valor preciso especificado. Em algumas ocorrências, a aproximação de linguagem pode corresponder à precisão de um instrumento para medir o valor. Aqui e por todo o relatório descritivo e reivindicações, as limitações de faixa podem ser combinadas e/ou alternadas, tais faixas são identificadas e incluem todas as subfaixas contidas nas mesmas a não ser que o contexto ou linguagem indique de outra maneira.
[013] No seguinte relatório descritivo e reivindicações, as formas singulares “um”, “uma”, “o” e “a” incluem referentes no plural a não ser que o contexto dite claramente de outra forma. Conforme usado no presente documento, o termo “ou” não de destina a ser exclusivo e se refere a pelo menos um dos componentes referenciados (por exemplo, uma região) que estão presentes e inclui ocorrências nas quais uma combinação dos inclui componentes referenciados pode estar presente, a não ser que o contexto dite claramente de outra maneira.
[014] Conforme usado no presente documento, o termo “camada” refere-se a um material disposto em pelo menos uma porção de uma superfície subjacente de uma maneira contínua ou descontínua. Ademais, o termo “camada” não significa necessariamente uma espessura uniforme do material disposto e o material disposto pode ter uma espessura uniforme ou variável. Ademais, o termo “camada” conforme usado no presente documento refere-se a uma única camada ou uma pluralidade de camadas, a não ser que o contexto dite claramente de outra maneira.
[015] Conforme usado no presente documento, o termo “disposto em” refere-se a camadas dispostas diretamente em contato uma com a outra ou indiretamente tendo camadas intervenientes entre as mesmas, a não ser que indicado especificamente de outra maneira. O termo “adjacente” conforme usado no presente documento significa que as duas camadas são dispostas contiguamente e estão em contato direto uma com a outra.
[016] Na presente revelação, quando uma camada está sendo descrita como "em" outra camada ou substrato, deve ser entendido que as camadas podem ou estar fazendo contato direto uma com a outra ou ter uma (ou mais) camada ou recurso entre as camadas. Ademais, o termo “em” descreve a posição relativa das camadas entre si e não significa necessariamente “em cima de” já que a posição relativa acima ou abaixo depende da orientação do dispositivo ao visualizador. Além disso, o uso de “topo”, “fundo”, “acima”, “abaixo” e variações desses termos é feito para conveniência e não exige qualquer orientação particular dos componentes a não ser que determinado de outra maneira.
[017] Conforme descrito em detalhes posteriormente, um método para fabricar um dispositivo semicondutor é apresentado. As Figuras 1 a 3 representam esquematicamente um método para fabricar um dispositivo semicondutor 100, em concordância com uma realização da invenção.
Conforme indicado na Figura 1, o método inclui fornecer uma camada semicondutora 120 que inclui carboneto de silício (SiC). A camada semicondutora inclui uma primeira região 121 dopada com um primeiro tipo de dopante (por exemplo, dopantes do tipo n) de modo que a mesma tenha um primeiro tipo de condutividade (por exemplo, tipo n).
[018] Em algumas realizações, a camada semicondutora 120 pode ser disposta adicionalmente em um substrato 110. O substrato 110 e a camada semicondutora 120 podem ser do tipo n ou tipo p. Por exemplo, a camada semicondutora pode ser uma camada de SiC de qualquer politipo de carboneto de silício, tal com politipos 3C-SÍC, 4H-SÍC ou 6H-SÍC. O substrato 110 pode compreender carboneto de silício. Em uma realização, o substrato pode ser um substrato de n+ SiC pesadamente dopado e a camada semicondutora de SiC pode ser do tipo η. A concentração de dopante no substrato pode estar em uma faixa de cerca de 1018 cm"3 a cerca de 1021 cm"3, em algumas realizações. A concentração de dopante na camada de dispositivo semicondutor de SiC pode estar em uma faixa de cerca de 1014 cm-3 a cerca de 1017 cm, em algumas realizações. Em algumas realizações, uma camada de tampão (não mostrada) pode ser adicionalmente disposta entre o substrato 110 e a camada semicondutora 120.
[019] A camada semicondutora 120 pode ser epitaxialmente crescida sobre o substrato. Por exemplo, uma técnica de deposição tal como deposição por vapor químico (CVD) pode ser realizada para formar a camada semicondutora 120. Em determinadas realizações, a espessura da camada semicondutora 120 pode estar em uma faixa de cerca de 1 mícron a cerca de 200 mícrons.
[020] O método inclui adicionalmente, conforme indicado nas Figuras 2 e 3, implantar a camada semicondutora 120 com um segundo tipo de dopante (por exemplo, dopantes do tipo p) com o uso de uma única máscara de implantação 130 e uma dose de implantação substancialmente similar 140 para formar uma segunda região 122 e uma extensão de terminação de junção (JTE) 124 na camada semicondutora 120. O termo “JTE” conforme usado no presente documento refere-se a uma extensão mais levemente dopada de uma região semicondutora mais pesadamente dopada (segunda região) que está contígua a uma região semicondutora levemente dopada que tem o tipo oposto de condutividade para formar uma junção p-n. Uma das funções da JTE é reduzir o campo elétrico alto que existiría de outra maneira nas vizinhanças da porção não terminada da junção p-n e espacialmente na periferia de área ativa de dispositivo, estendendo lateralmente a junção de bloqueio.
[021] A primeira região 122 pode ser referida como uma “região de poço” nos dispositivos semicondutores, tal como, um transistor de efeito de campo de metal-óxido-semicondutor (MOSFET) ou um transistor bipolar de porta isolada (IGBT). Ademais, nos dispositivos semicondutores, tal como, um transistor de junção bipolar (BJT) ou um tiristor, a primeira região 122 pode também ser referido como uma “região de base”. Para o propósito da descrição adicional, os termos “região de poço” e “primeira região” são usados no presente documento alternadamente. Entretanto, deve ser notado que a descrição abaixo é também aplicável à “região de base” no contexto do BJT ou tiristor.
[022] Conforme ilustrado na Figura 3, pelo menos uma porção da JTE é disposta dentro de uma área dopada simultaneamente com e contígua com a primeira região 122. Essa área pode ser referida como uma “região de terminação de poço” e pode incluir adicionalmente a junção de bloqueio mencionada anteriormente. Referindo-se novamente à Figura 3, o numeral de referência 125 indica a junção de bloqueio definida pela região de poço 122 na camada semicondutora 120.
[023] O termo “máscara de implantação única” conforme usado no presente documento refere-se a uma única máscara usada para fornecer o perfil/dose de dopante exigido na área ativa (por exemplo, a região de poço 122) e a dose eficaz exigida na região JTE 124. Em algumas realizações, o método pode incluir adicionalmente a padronagem da máscara de implantação única 130 na camada semicondutora 120, por exemplo, por meio da fotolitografia e os dopantes podem ser implantados na segunda camada semicondutora 120 com o uso de procedimentos de implantação de íon convencionais (Figura 2).
[024] Conforme ilustrado nas Figuras 2 e 3, a máscara de implantação única 130 inclui adicionalmente um número de regiões de janela 131 que define a região de poço 122 e a JTE 124 na camada semicondutora 120. As regiões de janela 131 são adicionalmente caracterizadas por uma densidade de janela aberta. O termo “densidade de janela aberta” conforme usado no presente documento refere-se à razão de área não mascarada para total. O termo “perfil de densidade de janela aberta” conforme usado no presente documento refere-se ao número de densidade de janela aberta como uma função da distância lateralmente crescente da junção de bloqueio primária.
[025] Em algumas realizações, a pluralidade de regiões de janela 131 inclui adicionalmente uma região 135 que define a junção de bloqueio primária 125 na camada semicondutora 120, conforme ilustrado nas Figuras 2 e 3. Em tais ocorrências, a densidade de janela aberta das regiões de janela 131 diminui lateralmente em uma direção afastada da região 135 que define a junção de bloqueio primária 125 (conforme indicado por uma seta na Figura 2).
[026] Em algumas realizações, uma densidade de janela aberta das regiões de janela varia lateralmente de modo que uma dose implantada eficaz varie em uma faixa de cerca de 80 por cento da dose implantada total na junção de bloqueio primária a cerca de 10 por cento da dose implantada total em uma porção de terminal da JTE e mais particularmente de cerca de 70 por cento a cerca de 10 por cento.
[027] Conforme notado anteriormente, a densidade de janela aberta das regiões de janela 134 que definem a JTE 124 diminui lateralmente. Em algumas realizações, a densidade de janela aberta das regiões de janela 134 varia ao longo de uma faixa de cerca de 90 por cento na junção de bloqueio primária 135 a cerca de 5 por cento em uma porção de terminal 136 da JTE 124. Mais particularmente, a densidade de janela aberta das regiões de janela 134 pode variar ao longo de uma faixa de cerca de 80 por cento na junção de bloqueio primária 135 a cerca de 10 por cento em uma porção de terminal 136 da JTE 124. Ainda mais particularmente, a densidade de janela aberta das regiões de janela 134 pode variar ao longo de uma faixa de cerca de 70 por cento na junção de bloqueio primária 135 a cerca de 10 por cento em uma porção de terminal 136 da JTE 124.
[028] O termo “dose de implantação substancialmente similar” conforme usado no presente documento significa que a dose de implantação única usada para fornecer o perfil de dopagem exigido da região de poço 122 e da JTE 124 varia por menos do que cerca de 5 por cento. Isto é em contraste aos métodos típicos para fabricar a região de poço 122 e JTE 12, em que diferentes máscaras de implantação assim como diferentes doses de implantação são empregadas para variar o perfil de concentração de dopante na região de poço e JTE. Conforme será apreciado por um elemento de habilidade comum na técnica, o uso de duas máscaras e doses de implantação diferentes leva ao número aumentado de etapas de processo e custo de processo aumentado.
[029] Em algumas realizações, a dose de implantação está em uma faixa de cerca de 2 x 1013 cm'2 a cerca de 12 x 1013 cm'2. Mais particularmente, a dose de implantação pode estar em uma faixa de cerca de 2 χ 1013 cm'2 a cerca de 7,5 x 1013 cm'2. Ainda mais particularmente, a dose de implantação pode estar em uma faixa de cerca de 2 χ 1013 cm"2 a cerca de 5 x 1013 cm'2.
[030] Conforme será apreciado por um elemento de habilidade comum na técnica, a etapa de implantação pode incluir uma ou mais subetapas de processo de alimentação, em que a implantação pode ser executada com o uso de uma dose/energia de implantação única ou com o uso de múltiplas doses/energias de implantação, em cada uma das subetapas de processo de alimentação. Entretanto, conforme notado anteriormente, a implantação é realizada com o uso de uma máscara de implantação única e uma dose de implantação substancialmente similar para formar regiões de poço e JTE.
[031] Em algumas realizações, a implantação da camada semicondutora 120 com um segundo tipo de dopante é realizada em uma ou mais energias de implantação em uma faixa maior do que 5 keV e menor do que 700 keV. Mais particularmente, a implantação da camada semicondutora 120 com um segundo tipo de dopante pode ser realizada em uma ou mais energias de implantação em uma faixa maior do que 20 keV e menor do que 400 keV para fornecer a dose de implantação total na faixa definida acima.
[032] A região de poço 122 e a JTE 124 podem incluir adicionalmente uma única estrutura de poço ou várias estruturas, conforme indicado na Figura 3. Em determinadas realizações, a região de poço 122 inclui várias estruturas de poço e a JTE 124 inclui várias estruturas de JTE.
[033] Em determinadas realizações, a JTE 124 inclui várias regiões distintas que podem ser separadas uma da outra (dependendo da dose eficaz na região de JTE específica). As regiões distintas na JTE 124 são dopadas com o segundo tipo de dopante (por exemplo, o tipo p), de modo que uma dopagem eficaz da JTE diminui em uma direção afastada de uma borda da junção de bloqueio primária. A dopagem de JTE eficaz (definida pela carga de aceitante menos a carga de doador em 124) pode ser controlada em parte variando-se a densidade da área mascarada versus a área não mascarada durante o implante. A dopagem/dose de JTE eficaz é definida como o produto da dose/dopagem implantada e a densidade espacial da razão de área não mascarada para área total (densidade de janela aberta). A dopagem de JTE eficaz pode ser variada ao longo da distância lateralmente crescente da junção de bloqueio primária alterando-se a razão de área não mascarada para área total de acordo com a densidade de janela aberta.
[034] Conforme notado anteriormente, a camada semicondutora 120 pode ser dopada com um primeiro tipo de dopante para ter um primeiro tipo de condutividade. A região de poço 122 e a JTE 124 podem ser adicionalmente dopadas com um segundo tipo de dopante para ter um segundo tipo de condutividade. Por exemplo, o primeiro e o segundo tipos de condutividade podem ser o tipo p e o tipo n. Em determinadas realizações, o primeiro e o segundo tipos de condutividade podem ser o tipo n e o tipo p. Em tais ocorrências, o método inclui formar uma região de poço p e uma JTE dopada com p na camada semicondutora de SiC do tipo n. Os exemplos não limitantes adequados de dopantes do tipo p incluem boro, alumínio, gálio, magnésio, carbono, cálcio ou combinações dos mesmos. Os exemplos não limitantes adequados dos dopantes do tipo n incluem nitrogênio, fósforo, arsênico, antimônio ou combinações dos mesmos.
[035] Deve ser notado que o método para fabricar um dispositivo semicondutor é aplicável a vários tipos de dispositivo, dependendo da dopagem específica. Assim, os exemplos não limitantes adequados do dispositivo semicondutor 100 incluem um transistor de efeito de campo de metal-óxido-semicondutor (MOSFET), um transistor bipolar de porta isolada (IGBT), um transistor de junção bipolar (BJT), um tiristor ou um diodo. Em determinadas realizações, o dispositivo semicondutor é um MOSFET.
[036] Referindo-se às Figuras 4 a 7, um método para fabricar um MOSFET 100 em concordância com algumas realizações da invenção é apresentado. Em tais ocorrências, o método pode incluir adicionalmente a etapa de remover a máscara de implantação 130, seguida pela dopagem da camada semicondutora para formar uma região de fonte 123 que tem um primeiro tipo de condutividade (por exemplo, tipo n), conforme indicado na Figura 4. A região de fonte pode ser formada, por exemplo, por meio da fotolitografia e implantação de íon, conforme contemplado anteriormente para outras regiões.
[037] Portanto, uma região de base (região p+-) 141 pode ser formada, conforme indicado na Figura 5. Um eletrodo de dreno 127 pode também ser formado, por exemplo, por meio do depósito de vapor e/ou galvanização em contato com uma superfície do substrato 110 oposta à superfície em contato com a camada semicondutora 120 (Figura 6).
[038] Um eletrodo de porta 128 pode também ser formado na camada semicondutora, primeiro dispondo uma camada isolante 129 na camada semicondutora 120, seguido pela formação do eletrodo de porta 128 na camada de isolamento 129 (Figura 7). O exemplo não limitante adequado do material de camada de isolamento 129 pode incluir dióxido de silício. Um eletrodo de fonte 126 pode ser formado em contato com a região de fonte 123, por exemplo, por meio da deposição de vapor e/ou galvanização (Figura 5).
[039] Conforme notado anteriormente, os métodos convencionais para formar poço p e JTE incluem diferentes sequências de máscara e etapas de implantação. Os métodos em concordância com algumas realizações da invenção permitem o uso de uma máscara de implantação única e uma dose de implantação substancialmente similar para formar a região de poço e JTE simultaneamente. Assim, as etapas de processo para a formação de poço e JTE podem ser mescladas, o que poderia simplificar o fluxo de processo geral e economizar custos de processamento e implantação.
[040] Ademais, ao contrário de dispositivos semicondutores à base de Si, mesclar a implantação de JTE com a implantação de região de poço/base em um única etapa de processo ou perfil nos dispositivos semicondutores SiC é mais complexo devido a vários fatores tecnológicos e materiais. Em MOSFETs de potência SiC, a mobilidade de canal de inversão é muito menor do que em MOSFETs de Si convencionais. Para reduzir as perdas de condução, MOSFETS de SiC são tipicamente projetados com canais muito curtos, por exemplo, menores do que 0,7 pm. Portanto, a fim de adiar a perfuração prematura ou ruptura limitada de redução de parreira induzida por dreno, uma dose implantada maior do que a dose crítica é usada para formar a região de poços. Também, já que os dopantes em SiC difundem muito lentamente e exigem temperaturas muito altas, a implantação de íon é o método preferencial para formar regiões de poço. Os equipamentos de implantação de íon convencionais são limitados a energias de modo que as profundidades de junção resultantes estejam na ordem de xj=1 pm ou menos. Isso aciona adicionalmente a concentração de poço exigida para adiar a perfuração e obter resistências de difusão suficientemente baixas sob a região de fonte. As doses implantadas de região de poço/base ótimas resultantes tendem a ser múltiplas vezes maiores do que QC (definido por QC= sSEC, em que eSéa constante dielétrica e Ec é o campo crítico) nos dispositivos de SiC. Um exemplo de região de poço de MOSFET de SiC pode ser implantado com uma dose de 5 x 1013 cm'2 enquanto que a dose implantada de JTE ótima pode ser 1 a 2 x 1013 cm"2. As realizações da presente invenção permitem tanto as regiões de poço de SiC quanto as regiões de JTE com a mesma dose implantada, enquanto usa as tecnologias de implante de íon convencionais que são menos custosas e têm capacidade de volume tipicamente maior.
[041] Em uma realização, um dispositivo semicondutor é apresentado. A Figura 8 ilustra um dispositivo semicondutor 100, em concordância com uma realização da invenção. O dispositivo semicondutor 100 inclui um substrato 110 e uma camada semicondutora 120 que compreende carboneto de silício disposto no substrato 110. Conforme ilustrado na Figura 3, a camada semicondutora 120 inclui uma primeira região 121, uma segunda região 122 e uma JTE 124. A primeira região 121 é dopada com um primeiro tipo de dopante para ter um primeiro tipo de condutividade. A segunda região 122 e a JTE 124 são dopadas com um segundo tipo de dopante para ter um segundo tipo de condutividade.
[042] Em algumas realizações, o primeiro tipo de dopante é o tipo p e o segundo tipo de dopante é o tipo n. Em outras realizações, o primeiro tipo de dopante é o tipo n e o segundo tipo de dopante é o tipo p. Em tais ocorrências, o semicondutor inclui uma segunda região do tipo p 122 (também referido como região de poço p) e uma JTE do tipo p 124 em uma camada semicondutora 120.
[043] A segunda região 122 e a JTE 124 são caracterizadas adicionalmente por uma dose implantada e uma concentração de dopante. O termo dose implantada conforme usado no presente documento refere-se a uma quantidade de dopante que é implantada na segunda região e é diferenciada do termo “dose de implantação” que se refere à dose usada para a implantação. O termo “dose implantada” conforme usado no presente documento refere-se à concentração integrada de uma superfície da camada semicondutora à junção metalúrgica.
[044] Em algumas realizações, uma dose implantada na segunda região e na JTE está em uma faixa de cerca de 2 x 1013 cm'2 a cerca de 12 x 1013 cm'2. More particularmente, a dose implantada pode estar em uma faixa de cerca de 2 x 1013 cm'2 a cerca de 7,5 x 1013 cm'2. Ainda mais particularmente, a dose implantada pode estar em uma faixa de cerca de 2 x 1013 cm'2 a cerca de 5 x 1013 cm'2. Ademais, a concentração de dopante a uma localização pontual dada na segunda região é substancialmente a mesma que a concentração de dopante em uma localização pontual dada na JTE.
[045] Conforme notado anteriormente, os exemplos não limitantes adequados do dispositivo semicondutor 100 incluem um transistor de efeito de campo de metal-óxido-semicondutor (MOSFET), um transistor bipolar de porta isolada (IGBT), um transistor de junção bipolar (BJT), um tiristor ou um diodo. Em determinadas realizações, o dispositivo semicondutor é um MOSFET. Em determinadas realizações, o dispositivo semicondutor é um IGBT.
[046] Referindo-se novamente à Figura 7, um MOSFET 100 em concordância com algumas realizações da invenção é ilustrado. O MOSFET 100 inclui um substrato 110 e uma camada semicondutora 120 disposta no substrato 110. O MOSFET 100 inclui adicionalmente um eletrodo de porta 128 disposto em uma superfície da camada semicondutora 120. Por exemplo, o eletrodo de porta 128 pode ser disposto em um isolador 129, que está em contato direto com a camada semicondutora 120, conforme indicado na Figura 7. O MOSFET 100 inclui adicionalmente um eletrodo de dreno 127 disposto adjacente a uma superfície do substrato 110 que é oposta à superfície na qual a camada semicondutora 120 é disposta.
[047] Ademais, conforme ilustrado na Figura 7, a camada semicondutora 120 inclui uma primeira região 121 que tem um primeiro tipo de condutividade (por exemplo, tipo n); e uma segunda região 122 (por exemplo, região de poço) e JTE 124 que tem uma condutividade de um segundo tipo (por exemplo, tipo p). O MOSFET 100 inclui adicionalmente uma região de fonte 123 do primeiro tipo de condutividade (por exemplo, tipo n) em contato com um eletrodo de fonte 126.
[048] As reivindicações anexas destinam-se a reivindicar a invenção tão amplamente quanto a mesma foi concebida e os exemplos apresentados no presente documento são ilustrativos das realizações selecionados dentre uma variedade de todas as realizações possíveis. Consequentemente, é a intenção do Requerente que as reivindicações anexas não sejam limitadas pela escolha de exemplos utilizados para ilustrar os recursos da presente invenção. Conforme usado nas reivindicações, a palavra "compreende" e seus variantes gramaticais também subtendem logicamente e incluem as frases de extensão variável e diferente tal como, por exemplo, porém sem limitação, "que consiste essencialmente em" e "que consiste em". Quando necessário, as faixas foram supridas; essas faixas são inclusivas de todas as subfaixas entre as mesmas. Deve ser esperado que variações nessas faixas serão evidentes para um elemento de habilidade comum na técnica e em que ainda não dedicadas ao público, essas variações devem, quando possível, ser construídas para serem cobertas pelas reivindicações anexas. É também antecipado que avanços na ciência e tecnologia farão equivalentes e substituições possíveis que não são contempladas por razões da imprecisão da linguagem e essas variações também devem ser construídas quando possível para serem cobertas pelas reivindicações anexas.

Claims (20)

1. MÉTODO PARA FABRICAR UM DISPOSITIVO SEMICONDUTOR, caracterizado pelo fato de que o método compreende: fornecer uma camada semicondutora que compreende carboneto de silício, em que a camada semicondutora compreende uma primeira região dopada com um primeiro tipo de dopante; e implantar a camada semicondutora com um segundo tipo de dopante com o uso de uma única máscara de implantação e uma dose de implantação substancialmente similar para formar uma segunda região e uma extensão de terminação de junção (JTE) na camada semicondutora; em que a dose de implantação está em uma faixa de cerca de 2 x 1013 cm'2 a cerca de 12 x 1013 cm'2.
2. MÉTODO, de acordo com a reivindicação 1, caracterizado pelo fato de que a única máscara de implantação compreende uma pluralidade de regiões de janela que definem a segunda região e a JTE na camada semicondutora, em que as regiões de janela compreendem adicionalmente uma região que define uma junção de bloqueio primária na camada semicondutora e em que uma densidade de janela aberta das regiões de janela diminui lateralmente em uma direção afastada da região que define a junção de bloqueio primária.
3. MÉTODO, de acordo com a reivindicação 2, caracterizado pelo fato de que uma densidade de janela aberta na região que define a junção de bloqueio primária é menor do que 80 por cento.
4. MÉTODO, de acordo com a reivindicação 2, caracterizado pelo fato de que uma densidade de janela aberta das regiões de janela varie lateralmente de modo que uma dose implantada eficaz varie em uma faixa de cerca de 80 por cento na junção de bloqueio primária a cerca de 10 por cento da dose implantada total em uma porção de terminal da JTE.
5. MÉTODO, de acordo com a reivindicação 2, caracterizado pelo fato de que uma densidade de janela aberta das regiões de janela varie lateralmente de modo que uma dose implantada eficaz varie em uma faixa de cerca de 70 por cento na junção de bloqueio primária a cerca de 10 por cento da dose implantada total em uma porção de terminal da JTE.
6. MÉTODO, de acordo com a reivindicação 1, caracterizado pelo fato de que a dose de implantação está em uma faixa de cerca de 2 x 1013 cm'2 a cerca de 7,5 x 1013 cm'2.
7. MÉTODO, de acordo com a reivindicação 1, caracterizado pelo fato de que a dose de implantação está em uma faixa de cerca de 2 x 1013 cm"2 a cerca de 5 x 1013 cm'2.
8. MÉTODO, de acordo com a reivindicação 1, caracterizado pelo fato de que a implantação da camada semicondutora com um segundo tipo de dopante é realizada em uma ou mais energias de implantação em uma faixa maior do que 5 keV e menor do que 700 keV.
9. MÉTODO, de acordo com a reivindicação 1, caracterizado pelo fato de que o primeiro tipo de dopante é o tipo n e o segundo tipo de dopante é o tipo p.
10. MÉTODO, de acordo com a reivindicação 1, caracterizado pelo fato de que a JTE compreende uma pluralidade de regiões distintas que são separadas uma da outra e em que as regiões distintas na JTE são dopadas com o segundo tipo de dopante, de modo que um perfil de dopagem eficaz da JTE diminua em uma direção afastada de uma borda da junção de bloqueio primária.
11. MÉTODO, de acordo com a reivindicação 1, caracterizado pelo fato de que o dispositivo semicondutor é um transistor de efeito de campo de metal-óxido-semicondutor (MOSFET).
12. MÉTODO, de acordo com a reivindicação 1, caracterizado pelo fato de que o dispositivo semicondutor é um transistor bipolar de porta isolada (IGBT).
13. DISPOSITIVO SEMICONDUTOR, caracterizado pelo fato de que compreende: um substrato de carboneto de silício (SiC); uma camada semicondutora que compreende carboneto de silício disposto no substrato, em que a camada semicondutora compreende uma primeira região, uma segunda região e uma extensão de terminação de junção (JTE); em que a primeira região é dopada com um primeiro tipo de dopante para ter um primeiro tipo de condutividade e a segunda região e a JTE são dopadas um segundo tipo de dopante para ter um segundo tipo de condutividade; em que uma dose implantada na segunda região e na JTE está em uma faixa de cerca de 2 x 1013 cm’2 a cerca de 12 x 1013 cm'2; e em que uma concentração de dopante na segunda região é substancialmente a mesma que a concentração de dopante na JTE.
14. DISPOSITIVO SEMICONDUTOR, de acordo com a reivindicação 13, caracterizado pelo fato de que o primeiro tipo de dopante é o tipo n e o segundo tipo de dopante é o tipo p.
15. DISPOSITIVO SEMICONDUTOR, de acordo com a reivindicação 13, caracterizado pelo fato de que a JTE compreende uma pluralidade de regiões distintas que são separadas uma da outra e em que as regiões distintas na JTE são dopadas com o segundo tipo de dopante, de modo que um perfil de dopagem eficaz da JTE diminua em uma direção afastada de uma borda da junção de bloqueio primária.
16. DISPOSITIVO SEMICONDUTOR, de acordo com a reivindicação 13, caracterizado pelo fato de que o dispositivo semicondutor é um transistor de efeito de campo de metal-óxido-semicondutor (MOSFET).
17. DISPOSITIVO SEMICONDUTOR caracterizado pelo fato de que compreende: um substrato; uma camada semicondutora que compreende carboneto de silício disposto no substrato, em que a camada semicondutora compreende uma primeira região, uma segunda região e uma extensão de terminação de junção (JTE); em que a primeira região é dopada com um primeiro tipo de dopante para ter um primeiro tipo de condutividade, a segunda região e a JTE são dopadas um segundo tipo de dopante para ter um segundo tipo de condutividade; em que uma dose implantada na segunda região e na JTE está em uma faixa de cerca de 2 x 1013 cm'2 a cerca de 7,5 x 1013 cm"2; e em que uma concentração de dopante na segunda região é substancialmente a mesma que a concentração de dopante na JTE.
18. DISPOSITIVO SEMICONDUTOR, de acordo com a reivindicação 17, caracterizado pelo fato de que o primeiro tipo de dopante é o tipo n e o segundo tipo de dopante é o tipo p.
19. DISPOSITIVO SEMICONDUTOR, de acordo com a reivindicação 17, caracterizado pelo fato de que a JTE compreende uma pluralidade de regiões distintas que são separadas uma da outra e em que a pluralidade de regiões distintas na JTE é dopada com o segundo tipo de dopante, de modo que um perfil de dopagem eficaz da JTE diminua em uma direção afastada de uma borda da junção de bloqueio primária.
20. DISPOSITIVO SEMICONDUTOR, de acordo com a reivindicação 17, caracterizado pelo fato de que o dispositivo semicondutor é um transistor de efeito de campo de metal-óxido-semicondutor (MOSFET).
BR102014016375A 2013-07-02 2014-07-01 método para fabricar um dispositivo semicondutor e dispositivo semicondutor BR102014016375A2 (pt)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/933,366 US10347489B2 (en) 2013-07-02 2013-07-02 Semiconductor devices and methods of manufacture

Publications (1)

Publication Number Publication Date
BR102014016375A2 true BR102014016375A2 (pt) 2016-05-31

Family

ID=51410409

Family Applications (1)

Application Number Title Priority Date Filing Date
BR102014016375A BR102014016375A2 (pt) 2013-07-02 2014-07-01 método para fabricar um dispositivo semicondutor e dispositivo semicondutor

Country Status (8)

Country Link
US (1) US10347489B2 (pt)
JP (1) JP6812087B2 (pt)
CN (1) CN104282537B (pt)
BR (1) BR102014016375A2 (pt)
CA (1) CA2855304C (pt)
FR (1) FR3008226B1 (pt)
GB (1) GB2517285B (pt)
IN (1) IN2014CH03234A (pt)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10431654B2 (en) * 2015-06-25 2019-10-01 International Business Machines Corporation Extrinsic base doping for bipolar junction transistors
JP6809330B2 (ja) * 2017-03-28 2021-01-06 豊田合成株式会社 半導体装置の製造方法
DE102018103550B4 (de) * 2018-02-16 2021-08-12 Infineon Technologies Ag Halbleitervorrichtung mit einem halbleiterkörper aus siliziumcarbid
CN111584623A (zh) * 2020-06-02 2020-08-25 吉林华微电子股份有限公司 一种双极结型晶体管器件及其制造方法、电子产品
WO2022096120A1 (en) * 2020-11-06 2022-05-12 Hitachi Energy Switzerland Ag Power semiconductor device and operating method

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2131603B (en) 1982-12-03 1985-12-18 Philips Electronic Associated Semiconductor devices
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US6956238B2 (en) 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US7033950B2 (en) 2001-12-19 2006-04-25 Auburn University Graded junction termination extensions for electronic devices
US9515135B2 (en) 2003-01-15 2016-12-06 Cree, Inc. Edge termination structures for silicon carbide devices
US6927153B2 (en) 2003-02-25 2005-08-09 Xerox Corporation Ion implantation with multiple concentration levels
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2008010506A (ja) 2006-06-27 2008-01-17 Matsushita Electric Ind Co Ltd 半導体装置
US8377812B2 (en) 2006-11-06 2013-02-19 General Electric Company SiC MOSFETs and self-aligned fabrication methods thereof
US20090227095A1 (en) * 2008-03-05 2009-09-10 Nicholas Bateman Counterdoping for solar cells
US8564088B2 (en) * 2008-08-19 2013-10-22 Infineon Technologies Austria Ag Semiconductor device having variably laterally doped zone with decreasing concentration formed in an edge region
US7800196B2 (en) 2008-09-30 2010-09-21 Northrop Grumman Systems Corporation Semiconductor structure with an electric field stop layer for improved edge termination capability
US8637386B2 (en) * 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
JP5601849B2 (ja) * 2010-02-09 2014-10-08 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2012064873A (ja) * 2010-09-17 2012-03-29 Rohm Co Ltd 半導体装置およびその製造方法
EP2610914B1 (en) * 2010-10-29 2015-01-07 Panasonic Corporation Semiconductor element
JP5787655B2 (ja) * 2010-11-26 2015-09-30 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
CN103460392B (zh) 2011-04-04 2016-02-10 三菱电机株式会社 半导体装置及其制造方法
US9318623B2 (en) 2011-04-05 2016-04-19 Cree, Inc. Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
JP5845714B2 (ja) 2011-08-19 2016-01-20 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CN103189984A (zh) 2011-10-26 2013-07-03 丰田自动车株式会社 半导体装置
US9406762B2 (en) 2012-05-17 2016-08-02 General Electric Company Semiconductor device with junction termination extension
US8901639B2 (en) * 2012-07-26 2014-12-02 Cree, Inc. Monolithic bidirectional silicon carbide switching devices
JP2014138048A (ja) * 2013-01-16 2014-07-28 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
US9035395B2 (en) * 2013-04-04 2015-05-19 Monolith Semiconductor, Inc. Semiconductor devices comprising getter layers and methods of making and using the same
US9224816B2 (en) * 2014-05-21 2015-12-29 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device

Also Published As

Publication number Publication date
GB201411664D0 (en) 2014-08-13
FR3008226B1 (fr) 2019-05-31
CN104282537A (zh) 2015-01-14
US20150008446A1 (en) 2015-01-08
CN104282537B (zh) 2020-10-09
GB2517285A (en) 2015-02-18
JP6812087B2 (ja) 2021-01-13
CA2855304C (en) 2021-09-28
IN2014CH03234A (pt) 2015-09-18
JP2015015468A (ja) 2015-01-22
FR3008226A1 (fr) 2015-01-09
GB2517285B (en) 2017-03-29
US10347489B2 (en) 2019-07-09
CA2855304A1 (en) 2015-01-02

Similar Documents

Publication Publication Date Title
JP5357014B2 (ja) サージ電流保護を伴う半導体デバイスとその製造方法
US11011606B2 (en) Semiconductor component having a SiC semiconductor body and method for producing a semiconductor component
JP6066219B2 (ja) 低いソース抵抗を有する電界効果トランジスタデバイス
US20140113421A1 (en) Silicon carbide semiconductor apparatus and method of manufacturing same
US11201216B2 (en) Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device
US20100200931A1 (en) Mosfet devices and methods of making
JP2005518672A5 (pt)
US8269262B2 (en) Vertical junction field effect transistor with mesa termination and method of making the same
JP2005518672A (ja) 高くなったガードリングを有するパワーＳｉＣデバイス
EP2248178A1 (en) Silicon carbide semiconductor device
BR102014016375A2 (pt) método para fabricar um dispositivo semicondutor e dispositivo semicondutor
EP0380340A2 (en) Silicon carbide Schottky diode and method of making same
CN103563087A (zh) 凹陷终端结构和带有凹陷终端结构的电子器件的制备方法
US9349797B2 (en) SiC devices with high blocking voltage terminated by a negative bevel
CN109478569B (zh) 碳化硅半导体装置以及碳化硅半导体装置的制造方法
US10593751B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN105210193A (zh) 具有埋置阱区和外延层的场效应晶体管器件
US9761706B2 (en) SiC trench transistor and method for its manufacture
US8164100B2 (en) Semiconductor device and method of manufacturing thereof
US11271076B2 (en) Systems and methods for junction termination in semiconductor devices
CN111276540A (zh) 沟槽栅功率mosfet及其制造方法
CN113491013A (zh) 用于集成二极管场效应晶体管半导体器件的系统和方法

Legal Events

Date Code Title Description
B03A Publication of a patent application or of a certificate of addition of invention [chapter 3.1 patent gazette]
B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B11B Dismissal acc. art. 36, par 1 of ipl - no reply within 90 days to fullfil the necessary requirements