AT412175B - Vorrichtung zur vermeidung von funkenüberschlägen bei der hochspannungsprüfung von halbleiter-bauelementen - Google Patents

Vorrichtung zur vermeidung von funkenüberschlägen bei der hochspannungsprüfung von halbleiter-bauelementen Download PDF

Info

Publication number
AT412175B
AT412175B AT5722002A AT5722002A AT412175B AT 412175 B AT412175 B AT 412175B AT 5722002 A AT5722002 A AT 5722002A AT 5722002 A AT5722002 A AT 5722002A AT 412175 B AT412175 B AT 412175B
Authority
AT
Austria
Prior art keywords
chip
pressure chamber
semiconductor wafer
pressure
gas supply
Prior art date
Application number
AT5722002A
Other languages
English (en)
Other versions
ATA5722002A (de
Inventor
Rainer Dr Gaggl
Original Assignee
Rainer Dr Gaggl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rainer Dr Gaggl filed Critical Rainer Dr Gaggl
Priority to AT5722002A priority Critical patent/AT412175B/de
Publication of ATA5722002A publication Critical patent/ATA5722002A/de
Application granted granted Critical
Publication of AT412175B publication Critical patent/AT412175B/de

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G01R31/1263Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
    • G01R31/129Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of components or parts made of semiconducting materials; of LV components or parts
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/27Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description


   <Desc/Clms Page number 1> 
 



   Die vorliegende Erfindung bezieht sich auf eine Messvornchtung zur Hochspannungsprüfung von Halbleiterbauelementen (in weiterer Folge mit Chip bezeichnet) sowohl auf Scheiben des Halbleitermaterials (in weiterer Folge mit Halbleiterscheibe bezeichnet) (Fig. 2,5) als auch aus bereits aus den Halbleiterscheiben herausgetrennten einzelnen Chips. 



   Im Bereich der elektrischen Prüfung von Halbleiter-Bauelementen werden Hochspannungs- Bauelemente, wie zum Beispiel Hochspannungs-Transistoren, IGBTs oder Dioden, durch Anlegen von Hochspannung auf ihre Spannungsfestigkeit getestet. Dabei werden die Chips, die noch nicht in ihr Gehäuse eingebaut sind und sich beispielsweise aneinanderliegend (noch nicht vereinzelt) auf der Halbleiterscheibe befinden, über Prüfkontakte an den Kontaktflächen der Chipvorderseite (Fig. 2,3) bzw. eine leitfähige Trägerplatte auf der Chiprückseite (Fig. 2,4) mit Hochspannung beaufschlagt und elektrische Eigenschaften wie zum Beispiel der Leckstrom bei gesperrtem Bau- element gemessen. 



   Fig. 2 zeigt einen Schnitt durch eine typische Prüfanordnung. Dabei ist die Kontaktfläche (Fig. 1, 1) mit einem Pol der Hochspannungsquelle verbunden, die Kontaktfläche (Fig. 2,2) über die elektrisch leitfähige Rückseite der Halbleiterscheibe, die Rückseitenkontaktierung (Fig. 2,4) und eine sich in der Chipstruktur befindliche elektrisch leitfähige Verbindung mit dem zweiten Pol der Hochspannungsquelle verbunden. Dabei können abhängig von der Chipgeometrie und der Höhe der Prüfspannung zwischen den Kontaktflächen am Wafer (Fig. 2,1 und Fig. 2,2) so hohe elektrische Feldstärken auftreten, dass es zu unerwünschten Funkenüberschlägen (Fig. 2,6) zwi- schen diesen Kontaktflächen in der darüberliegenden Atmosphäre (Luft) kommt.

   Die neben dem kontaktierten Chip liegenden weiteren Chips auf der Halbleiterscheibe sind dabei elektrisch auf der Chipvorderseite nicht kontaktiert, bei diesen treten daher auch keine Funkenüberschläge auf. 



   Bislang wurde das Problem beispielsweise durch Messen des Chips unter Atmosphärendruck in einem Gas hoher elektrischer Durchschlagsfestigkeit, beispielsweise SF6 (Schwefelhexafluorid), gelöst. 



   Die Erfindung nutzt die Abhängigkeit der Überschlagsfeldstärke bzw. der Zündspannung eines Funkens vom Druck der umliegenden Gasatmosphäre. Die Abhängigkeit der Zündspannung vom Gasdruck und Abstand der Kontaktflächen wird von den "Paschen-Kurven" beschrieben, diese sind charakteristisch für jedes Gas. Im Bereich hoher Drücke (ansteigender "Ast" der Paschen-Kurve) gilt, dass die Zündspannung eines Funkens mit steigendem Druck zunimmt. Die vorliegende Erfin- dung nutzt diese Eigenschaft, indem der mit Hochspannung beaufschlagte Chip während der Messung als ganzes oder nur teilweise über den überschlagsgefährdeten Bereichen einem erhöh- ten Gasdruck (beispielsweise Druckluft) ausgesetzt wird.

   Bei genügend hohem Gasdruck kann so die Zündspannung des Funkenüberschlags über die maximal am Prüfling anliegende Testspan- nung erhöht werden und somit Überschläge am Bauteil wirkungsvoll unterdrückt werden. 



   Die vorliegende Erfindung nutzt diesen Effekt, indem durch ein Druckkammer-Bauteil (Fig. 1, 7), das auf die Oberfläche der Halbleiterscheibe aufgesetzt wird und das an eine Druckgasversor- gung (Fig. 1,8) angeschlossen ist, der zu messende Chip beziehungsweise die überschlagsge- fährdeten Bereiche des Chips (Fig. 1,1 und 2) unter Überdruck gesetzt werden. Das Druckkam- mer-Bauteil ist zur Chipoberfläche hin offen. Nach Aufsetzen des Druckkammer-Bauteils auf die Halbleiterscheibe bildet eben die Oberfläche der Halbleiterscheibe eine Wand der Druckkammer und schliesst diese. Dadurch kann sich über die Druckgaszuführung ein Überdruck über dem Chip (Fig. 1,9) aufbauen. 



   Diese Vorrichtung kann eine Einheit mit der Anordnung der Prüfkontakte (der sogenannten Prüf- oder Nadelkarte) bilden. Durch das Aufsetzen der Anordnung auf die Oberfläche der Halblei- terscheibe wird gleichzeitig mit der elektrischen Kontaktierung der Chipvorderseite (Fig. 1,3) die Druckkammer geschlossen. 



   Eine Ausführung der Erfindung besteht aus einer den gesamten Chip einschliesslich der elektri- schen Kontakte der Chipvorderseite umschliessenden Druckkammer, die gemeinsam mit den elektrischen Kontakten auf der Prüfkarte montiert ist (Fig. 1). 



   Eine weitere Ausführung der Erfindung besteht aus einem die Prüfkontakte umschliessenden Ring, in dem sich eine zum Chip hin offene, ringförmige Druckkammer befindet. Dieser Druck- kammer-Ring ist gemeinsam mit den elektrischen Kontakten auf der Prüfkarte montiert, die Druck- kammer wird gemeinsam mit den Prüfkontakten auf die Oberfläche der Halbleiterscheibe gedrückt (Fig. 3). 

 <Desc/Clms Page number 2> 

 



   Eine weitere Ausführung besteht aus einer einen einzelnen, aus der Halbleiterscheibe bereits herausegetrennten Chip umschliessenden Druckkammer. Bei dieser Anordnung liegt der einzelne Chip auf einem Träger auf. Die Druckkammer ist wiederum auf Seite der Chipoberfläche offen und wird in diesem Ausführungsbeispiel mit der offenen Seite auf den Chip-Träger aufgesetzt, womit die Druckkammer geschlossen wird. Eine Druckgaszuführung in die Druckkammer ermöglicht den Aufbau des Überdrucks. 



   Abgrenzungen zum Stand der Technik:
Im Unterschied zum in DE 3309658 A (Siemens AG) beschriebenen Verfahren, nämlich der Isolationsprüfung von Oberflächen unter verringertem Druck, nutzt die Erfindung nun genau den gegenteiligen Effekt, nämlich dass durch Erhöhung des Druckes über dem zu prüfenden Bauteil Überschläge an der Oberfläche des Bauteils selbst vermieden werden sollen. 



   Die Patentschrift DE 2633240 B (Siemens AG) bezieht sich auf ein Verfahren zur Prüfung von elektrischen Geräten auf Spannungsfestigkeit. Dabei wird durch Prüfung des Geräts unter vermindertem Druck erreicht, dass fehlerhafte oder zu geringe Isolation schon bei Spannungen, die innerhalb der zulässigen Betriebsspannungen liegen, durch das Auftreten von Überschlägen erkannt werden. 



   Das in Erfindung beschriebene Verfahren nutzt den Paschen Effekt nun in anderer Weise. Bei der Prüfung unter normalem Atmosphärendruck würde es aufgrund der Geometrie des zu prüfenden Bauteils schon bei geringeren elektrischen Spannungen Überschläge geben als es der maximal zulässige Spannung am Prüfling entspricht. Eben dieses Auftreten von Überschlägen wird durch die in der Patentschrift dargestellte Vorrichtung vermieden. 



   Die in JP-B-3262063 (Sanken Denki KK) beschriebene Vorrichtung bezieht sich auf die Sperrspannungsprüfung von Hochspannungsdioden und anderen elektrischen Bauteilen, die bereits in ein Gehäuse mit Drahtanschlüssen verpackt wurden. Dabei kann es bei Messung unter LuftAtmosphäre zu Überschlägen zwischen den Drahtanschlüssen kommen. Die Lösung dieses technischen Problems ist in der angeführten Patentschrift mittels einer Isolierung hoher elektrischer Durchschlagsfestigkeit, die auf das zu prüfende Bauteil zwischen den Drahtanschlüssen während der Messung aufgedrückt wird, realisiert. 



   Die vorliegende Erfindung beruht auf einem anderen Prinzip, nämlich der Vermeidung von Überschlägen durch Erhöhung des Gasdrucks (entsprechend den Paschen-Kurven). 



   Das Patent US 3775686 A (Schuler R. et al.) beschreibt ein Verfahren, das die physikalische Eigenschaft elektronegativer Gase (SF6, Freon) nutzt, bei Atmosphärendruck eine höhere elektrische Durchschlagsfestigkeit als Luft zu haben. Diese Methode wird auch derzeit zur Hochspannungsprüfung der in der gegenständlichen Patentschrift A572/02 beschriebenen Halbleiterbauelemente eingesetzt. 



   Das in der Erfindung beschriebene Verfahren unterscheidet sich davon wesentlich, als das nicht die physikalische Eigenschaften eines bestimmten Gases ausgenutzt werden, um eine gegenüber Luft erhöhte Durchschlagsfestigkeit zu erreichen, sondern eine Vorrichtung genutzt wird, die es ermöglicht, das Bauelement unter erhöhtem Luftdruck elektrisch zu prüfen. 



   Legende zu Zeichnungen 
1 ... Kontaktfläche am Chip
2 ... Kontaktfläche am Chip
3 ... elektrische Kontaktierung auf Chipvorderseite, z.B. Prüfnadel
4 ... elektrische Kontaktierung auf Chiprückseite
5 ... Halbleiterscheibe
6 ... Funkenüberschlag zwischen Kontaktflächen 1 und 2
7 ... Druckkammer
8 ... Gaszuführung Druckkammer
9 ... Bereich unter Überdruck
10 ... einzelnes, bereits aus der Halbleiterscheibe herausgetrenntes Halbleiter-Bauelement

Claims (5)

  1. PATENTANSPRÜCHE: 1. Vorrichtung zur elektrischen Hochspannungsmessung an Halbleiter-Bauelementen auf der Halbleiterscheibe, die zur Vermeidung von Funkenüberschlägen zwischen Kontaktflächen des Chips (1, 2) den zu messenden Chip unter Überdruck (9) setzt gekennzeichnet durch eine den zu messenden Chip unter Überdruck setzende, an eine Druckgasversorgung (8) angeschlossene Druckkammer (7), die auf die den Chip beinha)- tende Halbleiterscheibe aufgesetzt wird, wobei nach dem Aufsetzen auf die Halbleiter- scheibe (5) eine Wand der Druckkammer durch die Halbleiterscheibe selbst gebildet wird.
  2. 2. Vorrichtung zur elektrischen Hochspannungsmessung an Halbleiter-Bauelementen auf der Halbleiterscheibe, die zur Vermeidung von Funkenüberschlägen zwischen Kontaktflächen des Chips den zu messenden Chip unter Überdruck setzt gekennzeichnet durch eine den zu messenden Chip nur teilweise, nämlich über den überschlagsgefährdeten Bereichen, unter Überdruck (9) setzende, an eine Druckgasver- sorgung (8) angeschlossene Druckkammer (7), die auf die den Chip beinhaltende Chip- oberfläche aufgesetzt wird, wobei nach dem Aufsetzen auf die Halbleiterscheibe (5) eine Wand der Druckkammer durch die Halbleiterscheibe selbst gebildet wird.
  3. 3. Vorrichtung zur elektrischen Hochspannungsmessung an Halbleiter-Bauelementen, die be- reits aus der Halbleiterscheibe herausgetrennt wurden (10), gekennzeichnet durch eine den zu messenden Chip unter Überdruck (9) setzende, an eine Druckgasversorgung (8) angeschlossene Druckkammer (7), die auf den Chipträger aufgesetzt wird, so dass nach dem Aufsetzen auf den Chipträger eine Wand der Druckkammer durch den Chipträger selbst gebildet wird und der zu prüfende Chip innerhalb dieser Kammer liegt.
  4. 4. Vorrichtung nach einem der Ansprüche 1 und 2, gekennzeichnet dadurch, dass die Druckkammer nach dem Aufsetzen der Anordnung zur Hochspannungsprüfung mechani- schen Kontakt mit der Chip-Oberfläche hat.
  5. 5. Vorrichtung nach einem der Ansprüche 1 und 2, gekennzeichnet dadurch, dass die Druckkammer nach dem Aufsetzen der Anordnung zur Hochspannungsprüfung mit gerin- gem Spalt zur Chip-Oberfläche positioniert ist, wobei der Anstand so gering gewählt wird, dass das durch den Spalt ausströmende Gas aus der Druckkammer von der Druckgasver- sorgung soweit nachgeliefert werden kann, dass der Druck in der Druckkammer nicht unter die Überschlagsgrenze absinkt.
    HIEZU 2 BLATT ZEICHNUNGEN
AT5722002A 2002-04-12 2002-04-12 Vorrichtung zur vermeidung von funkenüberschlägen bei der hochspannungsprüfung von halbleiter-bauelementen AT412175B (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AT5722002A AT412175B (de) 2002-04-12 2002-04-12 Vorrichtung zur vermeidung von funkenüberschlägen bei der hochspannungsprüfung von halbleiter-bauelementen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
AT5722002A AT412175B (de) 2002-04-12 2002-04-12 Vorrichtung zur vermeidung von funkenüberschlägen bei der hochspannungsprüfung von halbleiter-bauelementen

Publications (2)

Publication Number Publication Date
ATA5722002A ATA5722002A (de) 2004-03-15
AT412175B true AT412175B (de) 2004-10-25

Family

ID=31892548

Family Applications (1)

Application Number Title Priority Date Filing Date
AT5722002A AT412175B (de) 2002-04-12 2002-04-12 Vorrichtung zur vermeidung von funkenüberschlägen bei der hochspannungsprüfung von halbleiter-bauelementen

Country Status (1)

Country Link
AT (1) AT412175B (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012122578A1 (de) 2011-03-17 2012-09-20 Rainer Gaggl Vorrichtung zum hochspannungsprüfen von halbleiterbauelementen
EP2824467A1 (de) * 2013-07-11 2015-01-14 Tokyo Electron Limited Sondenvorrichtung
WO2015106302A1 (de) * 2014-01-20 2015-07-23 Rainer Gaggl Vertikalnadelkarte
DE102022107767A1 (de) 2022-04-01 2023-10-05 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Vorrichtung und Verfahren zum elektrischen Prüfen einer elektrischen Komponente

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3775686A (en) * 1971-06-15 1973-11-27 Bbc Brown Boveri & Cie Method of and apparatus for voltage testing of high-voltage equipment and electrical machines
DE2633240B1 (de) * 1976-07-23 1977-08-11 Siemens Ag Verfahren zur pruefung der spannungsfestigkeit elektrischer geraete und schaltungsanordnung zur durchfuehrung des verfahrens
DE3309658A1 (de) * 1983-03-17 1984-09-27 Siemens AG, 1000 Berlin und 8000 München Vorrichtung zur optischen pruefung der durchschlagsfestigkeit einer elektrischen isolation
JP3262063B2 (ja) * 1998-03-23 2002-03-04 サンケン電気株式会社 高電圧試験装置及び高電圧試験方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3775686A (en) * 1971-06-15 1973-11-27 Bbc Brown Boveri & Cie Method of and apparatus for voltage testing of high-voltage equipment and electrical machines
DE2633240B1 (de) * 1976-07-23 1977-08-11 Siemens Ag Verfahren zur pruefung der spannungsfestigkeit elektrischer geraete und schaltungsanordnung zur durchfuehrung des verfahrens
DE3309658A1 (de) * 1983-03-17 1984-09-27 Siemens AG, 1000 Berlin und 8000 München Vorrichtung zur optischen pruefung der durchschlagsfestigkeit einer elektrischen isolation
JP3262063B2 (ja) * 1998-03-23 2002-03-04 サンケン電気株式会社 高電圧試験装置及び高電圧試験方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012122578A1 (de) 2011-03-17 2012-09-20 Rainer Gaggl Vorrichtung zum hochspannungsprüfen von halbleiterbauelementen
AT511226A1 (de) * 2011-03-17 2012-10-15 Rainer Dr Gaggl Vorrichtung zum hochspannungsprüfen von halbleiterbauelementen
AT511226B1 (de) * 2011-03-17 2013-03-15 Rainer Dr Gaggl Vorrichtung zum hochspannungsprüfen von halbleiterbauelementen
US20140002118A1 (en) * 2011-03-17 2014-01-02 Rainer Gaggl Device for high voltage testing of semiconductor components
US9291664B2 (en) 2011-03-17 2016-03-22 Rainer Gaggl Device for high voltage testing of semiconductor components
EP2824467A1 (de) * 2013-07-11 2015-01-14 Tokyo Electron Limited Sondenvorrichtung
US9562942B2 (en) 2013-07-11 2017-02-07 Tokyo Electron Limited Probe apparatus
WO2015106302A1 (de) * 2014-01-20 2015-07-23 Rainer Gaggl Vertikalnadelkarte
DE102022107767A1 (de) 2022-04-01 2023-10-05 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Vorrichtung und Verfahren zum elektrischen Prüfen einer elektrischen Komponente

Also Published As

Publication number Publication date
ATA5722002A (de) 2004-03-15

Similar Documents

Publication Publication Date Title
AT511226B1 (de) Vorrichtung zum hochspannungsprüfen von halbleiterbauelementen
DE102012205786A1 (de) Haltevorrichtung für Halbleitertest
DE69831457T2 (de) Halbleiteranordnung mit zwei mit einem Erdungsanschluss verbundenen Erdungsverbindungspunkten und Testverfahren dafür
DE2256373A1 (de) Steckvorrichtung fuer elektrizitaetszaehler
DE3231598A1 (de) Verfahren und vorrichtung zur elektrischen pruefung von mikroverdrahtungen
DE10118402A1 (de) Kontaktkette für das Testen und deren relevantes Fehlerbeseitungsverfahren
AT412175B (de) Vorrichtung zur vermeidung von funkenüberschlägen bei der hochspannungsprüfung von halbleiter-bauelementen
DE102015105573A1 (de) Prüfsonde und Verfahren zum Herstellen einer Prüfsonde
EP0612411B1 (de) Hochspannungsmesseinrichtung
EP0205747A1 (de) Einrichtung zur Prüfung elektrischer oder elektronischer Systeme mit elektro-magnetischen Pulsen
WO2021013446A1 (de) Verfahren sowie vorrichtung zur prüfung der isolation eines elektrischen bauteils, insbesondere eines hv-kabelsatzes
EP0489052B1 (de) Vorrichtung für die elektrische funktionsprüfung von verdrahtungsfeldern, inbesondere von leiterplatten
EP0322607A2 (de) Ansteuereinrichtung für die Vorrichtung zur elektrischen Funktionsprüfung von Verdrahtungsfeldern
DE3850638T2 (de) Lötstellenprüfvorrichtung durch electronische Messung der Lötstellenfläche.
DE833215C (de) Dreifachsteckvorrichtung zur gleichzeitigen Strom- und Spannungsmessung
DE102019122930A1 (de) Vorrichtung zur Erzeugung einer Gasentladung
DE102021209852A1 (de) Kontaktvorrichtung einer Testvorrichtung für eine elektrische Isolationsprüfung
DE102009054515A1 (de) Verfahren zur Detektierung von Defekten an Solarzellen mittels Elektrolumineszenzmessung
DE499797C (de) Anordnung zum staendigen UEberwachen der Isolierfestigkeit des OEles elektrischer Apparate
DE112014006442T5 (de) Halbleitervorrichtung und Verfahren zum Testen derselben
DE10200649A1 (de) Verfahren zum Testen eines zellenartig aufgebauten Leistungshalbleiterbauelements
DE717343C (de) Anordnung zum Messen der Leitfaehigkeit von dielektrischen Werkstoffen mit an eine Stromquelle angeschlossenen, abgeschirmten Pruefelektroden
DE921461C (de) Leistungsschalter
DE1943400C3 (de) Elektrischer Schalter
DE2204169A1 (de) Tastkopf fuer pruefzwecke

Legal Events

Date Code Title Description
ELJ Ceased due to non-payment of the annual fee
EWE Authorization for restitution
MK07 Expiry

Effective date: 20220412