JPS61233852A - メモリ編集方式 - Google Patents
メモリ編集方式Info
- Publication number
- JPS61233852A JPS61233852A JP7347085A JP7347085A JPS61233852A JP S61233852 A JPS61233852 A JP S61233852A JP 7347085 A JP7347085 A JP 7347085A JP 7347085 A JP7347085 A JP 7347085A JP S61233852 A JPS61233852 A JP S61233852A
- Authority
- JP
- Japan
- Prior art keywords
- program
- main memory
- ram
- memory
- shadow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ処理装置に関し、特にメモリ編集方式に
関する。
関する。
従来、コンピュータのプログラムの編集によりデータの
挿入、削除を行なう場合、大量のメモリの移動が必要と
なり、大容量のプログラムが有るとそれだけで長い時間
を必要とした。
挿入、削除を行なう場合、大量のメモリの移動が必要と
なり、大容量のプログラムが有るとそれだけで長い時間
を必要とした。
制御用のコンピュータのサービスルーチンでこれを行な
うと、自分自身のプログラムの編集が終了するまでメイ
ンプログラムの実行は不可能であり、実時間の処理を行
なうことは不可能であった。同容量のメモリにプログラ
ムを退避させ、切り換える方式も考えられるが、大容量
プログラム時にこそこれが必要となりコストの大幅な上
昇となる。
うと、自分自身のプログラムの編集が終了するまでメイ
ンプログラムの実行は不可能であり、実時間の処理を行
なうことは不可能であった。同容量のメモリにプログラ
ムを退避させ、切り換える方式も考えられるが、大容量
プログラム時にこそこれが必要となりコストの大幅な上
昇となる。
本発明の目的は１編集中のプログラムのアクセスを防止
して実時間のプログラム編集を可能としたメモリ編集方
式を提供することである。
して実時間のプログラム編集を可能としたメモリ編集方
式を提供することである。
（問題点を解決するための手段〕
本発明のメモリ編集方式はＲＡＭよりなるメインメモリ
の他にメインメモリのアドレスにＣＰＵの設定により自
由にアドレッシング可能なシャドウＲＡＭとＣＰＵがこ
のアドレスをアクセスしたときはメインメモリのアクセ
スを防止し、シャドウＲＡＭのアクセスを可能とする手
段を備え、メインメモリ内のプログラムの編集を行なう
ときにメインメモリの内容をシャドウＲＡＭに転送し、
プログラムの実行をシャドウＲＡＭに移行させることを
特徴とする。
の他にメインメモリのアドレスにＣＰＵの設定により自
由にアドレッシング可能なシャドウＲＡＭとＣＰＵがこ
のアドレスをアクセスしたときはメインメモリのアクセ
スを防止し、シャドウＲＡＭのアクセスを可能とする手
段を備え、メインメモリ内のプログラムの編集を行なう
ときにメインメモリの内容をシャドウＲＡＭに転送し、
プログラムの実行をシャドウＲＡＭに移行させることを
特徴とする。
本発明の実施例について図面を参照して説明する。
第１図は本発明によるメモリ編集方式を構成するアドレ
スデコード回路のブロック図、第２図はメモリ空間を示
す図、第３図はデータ処理装置の処理サイクルを示す図
である。
スデコード回路のブロック図、第２図はメモリ空間を示
す図、第３図はデータ処理装置の処理サイクルを示す図
である。
デコーダ３ 、４ （ＬＳＩ３Ｂ）は通常アドレスの上
位４ビツト Ａ１２・Ａ１３・Ａ１４ｅＡＩＳをデコー
ドしてメインメモリを選択するメインメモリ選択信号Ｒ
ＡＭ５ＥＬを出力する。Ｄ−フリップフロップ１ （Ｌ
Ｓ ２７３）のデータ端子−〜島にはＣＰＵによりメイ
ンメモリのアクセスを禁止するアドレスの上位４ビツト
が設定される。コンパレータ２（ＬＳ８５）はＤ−７リ
ツプフロツプｌの出力ＳｔがＬ″のときに出力Ｓ２は”
Ｌ″であるが、Ｄ−フリップフロブｌの設定値とアドレ
スＡ１□＋ＡＩ３ ＋Ａ１４ ＋ Ａ Ｉｓが一致する
と出力Ｓ２が”Ｈ”になって、デコーダ３．４をディセ
ーブルにする。デコーダ５（ＬＳＩ３Ｂ）、インバータ
６、オア回路７からなる回路はコンパレータ２の出力Ｓ
２が”Ｈ”のとき、シャドウメモリ（第２図のメモリの
（ＥＯＯＯ〜 ＥＦＦＦ）寵）を選択するシャドウＲＡＭ選択信号５Ｈ
ＡＤＯＷＳＥＬとメモリの編集を行なうサービスルーチ
ンを起動するサービスルーチン起動信号５ＥＲＶＩＣＥ
を出力する。
位４ビツト Ａ１２・Ａ１３・Ａ１４ｅＡＩＳをデコー
ドしてメインメモリを選択するメインメモリ選択信号Ｒ
ＡＭ５ＥＬを出力する。Ｄ−フリップフロップ１ （Ｌ
Ｓ ２７３）のデータ端子−〜島にはＣＰＵによりメイ
ンメモリのアクセスを禁止するアドレスの上位４ビツト
が設定される。コンパレータ２（ＬＳ８５）はＤ−７リ
ツプフロツプｌの出力ＳｔがＬ″のときに出力Ｓ２は”
Ｌ″であるが、Ｄ−フリップフロブｌの設定値とアドレ
スＡ１□＋ＡＩ３ ＋Ａ１４ ＋ Ａ Ｉｓが一致する
と出力Ｓ２が”Ｈ”になって、デコーダ３．４をディセ
ーブルにする。デコーダ５（ＬＳＩ３Ｂ）、インバータ
６、オア回路７からなる回路はコンパレータ２の出力Ｓ
２が”Ｈ”のとき、シャドウメモリ（第２図のメモリの
（ＥＯＯＯ〜 ＥＦＦＦ）寵）を選択するシャドウＲＡＭ選択信号５Ｈ
ＡＤＯＷＳＥＬとメモリの編集を行なうサービスルーチ
ンを起動するサービスルーチン起動信号５ＥＲＶＩＣＥ
を出力する。
次ｋ、本実施例の動作を説明する。
通常、Ｄ−フリップフロップ１の出力Ｓ１は”Ｌ”でコ
ンパレータ１の出力Ｓ２も”Ｌ”であり、デコーダ３，
４からはアドレスＡ１２〜ＡＩＳをデコードしたＲＡＭ
選択信号ＲＡＭ５ＥＬが出力され、メインメモリがアク
セスされる。
ンパレータ１の出力Ｓ２も”Ｌ”であり、デコーダ３，
４からはアドレスＡ１２〜ＡＩＳをデコードしたＲＡＭ
選択信号ＲＡＭ５ＥＬが出力され、メインメモリがアク
セスされる。
次に、メインメモリに変更があった場合、変更領域を指
定するために、本発明ではＤ−フリップフロップｌの入
力としてＤ４ ＝ １ ＊ Ｄ３”’ Ｄｏ ＝ ３
ｍを設定する。モしてＣＰＵのアクセスするアドレスが
（３０００〜３ＦＦＦ） ＊ （ＡＩ２〜Ａｌ５＝ ３
１ ）となると、コンパレータ２の入力Ａ、 ＃ Ａ３
＝Ｂ０〜Ｂ３となって、コンパレータ２の出力Ｓ２はＨ
″となる。したがって、デコーダ３，４はディセーブル
になり、メインメモリ選択信号ＲＡＭ５ＥＬは出力され
ない、このときオア回路７からシャドウＲＡＭ選択信号
５ＨＡＤＯＷＳＥＬが出力され、ＲＡＭの（ＥＯＯＯ〜
Ｅ Ｆ Ｆ Ｈ） ｎの領域、つまりシャドウＲＡＭが
選択されるとともにサービスルーチン起動信号５ＥＲＶ
Ｉ ＣＥが出力される。
定するために、本発明ではＤ−フリップフロップｌの入
力としてＤ４ ＝ １ ＊ Ｄ３”’ Ｄｏ ＝ ３
ｍを設定する。モしてＣＰＵのアクセスするアドレスが
（３０００〜３ＦＦＦ） ＊ （ＡＩ２〜Ａｌ５＝ ３
１ ）となると、コンパレータ２の入力Ａ、 ＃ Ａ３
＝Ｂ０〜Ｂ３となって、コンパレータ２の出力Ｓ２はＨ
″となる。したがって、デコーダ３，４はディセーブル
になり、メインメモリ選択信号ＲＡＭ５ＥＬは出力され
ない、このときオア回路７からシャドウＲＡＭ選択信号
５ＨＡＤＯＷＳＥＬが出力され、ＲＡＭの（ＥＯＯＯ〜
Ｅ Ｆ Ｆ Ｈ） ｎの領域、つまりシャドウＲＡＭが
選択されるとともにサービスルーチン起動信号５ＥＲＶ
Ｉ ＣＥが出力される。
第４図は、プログラムの編集を行なうサービスルーチン
の処理を示すフローチャートである。
の処理を示すフローチャートである。
まず、Ｄ−フリップ７０ツブｌに００．を設定して（処
理１１）、メインメモリの（３０００〜３ＦＦＦ）１１
の内容をシャドウメモリである（ＥＯＯＯ〜ＥＦＦＦ）
ｇに転送する（処理１２）０次に、Ｄ−フリップフロッ
プ１に１３．を設定し、メインルーチンを実行する（処
理１３） 、 Ｄ−フリップフロップ１に再び００Ｉを
設定しく処理１４）、プログラムの編集を行なう（処理
１５）、処理１３〜１５は繰返され、最後にＣＰＵによ
るメインメモリのアクセスを可能にするためにＤ−フリ
ップフロップ１にＯＯＨが設定される（処理１８）。
理１１）、メインメモリの（３０００〜３ＦＦＦ）１１
の内容をシャドウメモリである（ＥＯＯＯ〜ＥＦＦＦ）
ｇに転送する（処理１２）０次に、Ｄ−フリップフロッ
プ１に１３．を設定し、メインルーチンを実行する（処
理１３） 、 Ｄ−フリップフロップ１に再び００Ｉを
設定しく処理１４）、プログラムの編集を行なう（処理
１５）、処理１３〜１５は繰返され、最後にＣＰＵによ
るメインメモリのアクセスを可能にするためにＤ−フリ
ップフロップ１にＯＯＨが設定される（処理１８）。
本実施例によれば、第３図のように１サイクルが決って
いるプログラム中のサービスルーチンで１サイクルごと
にメインプログラムを遂−書き変えることが可能となり
、実行プログラムの処理には全く影響を及ぼさない。
いるプログラム中のサービスルーチンで１サイクルごと
にメインプログラムを遂−書き変えることが可能となり
、実行プログラムの処理には全く影響を及ぼさない。
以上説明したように本発明は、プログラムをメインメモ
リからシャドウＲＡＭに移してプログラムの編集を行な
うことにより、実時間の処理プログラムの実行に全く影
響を与えずオンラインでプログラムを編集することがで
きる。
リからシャドウＲＡＭに移してプログラムの編集を行な
うことにより、実時間の処理プログラムの実行に全く影
響を与えずオンラインでプログラムを編集することがで
きる。
第１図は本発明によるメモリ編集方式を構成するアドレ
スデコード回路の一実施例のプロック図、′ｌ！４２図
はメモリ空間の配置を示す図、第３図は処理サイクルを
示す図、第４図はサービスルーチンの処理を示すフロー
チャートである。 ｌ：Ｄ−フリップフロップ ２：コンパレータ ３．４，５：デコーダ ６：インバータ ７二オ７回路。 第２図 第３図
スデコード回路の一実施例のプロック図、′ｌ！４２図
はメモリ空間の配置を示す図、第３図は処理サイクルを
示す図、第４図はサービスルーチンの処理を示すフロー
チャートである。 ｌ：Ｄ−フリップフロップ ２：コンパレータ ３．４，５：デコーダ ６：インバータ ７二オ７回路。 第２図 第３図
Claims (1)
- ＲＡＭよりなるメインメモリの他に、メインメモリのア
ドレスにＣＰＵの設定により自由にアドレッシング可能
なシャドウＲＡＭとＣＰＵがこのアドレスをアクセスし
たときはメインメモリのアクセスを防止し、シャドウＲ
ＡＭのアクセスを可能とする手段を備え、メインメモリ
内のプログラムの編集を行なうときにメインメモリの内
容をシャドウＲＡＭに転送し、プログラムの実行をシャ
ドウＲＡＭに移行させることを特徴とするメモリ編集方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7347085A JPS61233852A (ja) | 1985-04-09 | 1985-04-09 | メモリ編集方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7347085A JPS61233852A (ja) | 1985-04-09 | 1985-04-09 | メモリ編集方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61233852A true JPS61233852A (ja) | 1986-10-18 |
Family
ID=13519189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7347085A Pending JPS61233852A (ja) | 1985-04-09 | 1985-04-09 | メモリ編集方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61233852A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008509583A (ja) * | 2004-08-05 | 2008-03-27 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 通信モジュールのメッセージメモリのデータへアクセスする方法および装置 |
-
1985
- 1985-04-09 JP JP7347085A patent/JPS61233852A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008509583A (ja) * | 2004-08-05 | 2008-03-27 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 通信モジュールのメッセージメモリのデータへアクセスする方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61233852A (ja) | メモリ編集方式 | |
| JPS6136661B2 (ja) | ||
| JPS6229817B2 (ja) | ||
| JP2737524B2 (ja) | トレース回路 | |
| JP3024719B2 (ja) | プログラマブルコントローラの演算処理方法 | |
| JP3441262B2 (ja) | データ処理装置 | |
| JP3074809B2 (ja) | プログラマブル・コントローラ | |
| JP2544533B2 (ja) | プログラマブルコントロ―ラのシ―ケンス命令処理装置 | |
| JP2985244B2 (ja) | 情報処理装置 | |
| JPS62271003A (ja) | プログラマブルコントロ−ラ | |
| JPS6126693B2 (ja) | ||
| JPH01209533A (ja) | マイクロプログラム制御装置 | |
| JPS6059442A (ja) | 制御装置 | |
| JPS6214234A (ja) | デ−タ処理装置 | |
| JPH0810429B2 (ja) | マイクロプログラム制御装置 | |
| JPH03288228A (ja) | 情報処理装置 | |
| JPS63265332A (ja) | プログラムジヤンプ方式 | |
| JPS6246024B2 (ja) | ||
| JPS6129940A (ja) | 演算装置 | |
| JPH05241853A (ja) | プログラマブルコントローラ | |
| JPH09190345A (ja) | メモリ編集方式 | |
| JPH0287221A (ja) | マイクロコンピュータ | |
| JPS59116989A (ja) | 情報処理装置 | |
| JPS63214805A (ja) | プログラマブル・コントロ−ラ | |
| JPS6113258B2 (ja) |