JPH0287221A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH0287221A JPH0287221A JP63239222A JP23922288A JPH0287221A JP H0287221 A JPH0287221 A JP H0287221A JP 63239222 A JP63239222 A JP 63239222A JP 23922288 A JP23922288 A JP 23922288A JP H0287221 A JPH0287221 A JP H0287221A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- comparison
- voltage
- converted value
- correspondence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 17
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータに関し、特にＡ／Ｄ変換
回路に関するらのである。
回路に関するらのである。
従来、この種のマイクロコンピュータのＡ／Ｄ変換回路
では、Ａ／Ｄ変換終了時に、Ａ／Ｄ変換値に関係なく割
、込みが発生していた。
では、Ａ／Ｄ変換終了時に、Ａ／Ｄ変換値に関係なく割
、込みが発生していた。
上述した従来のマイクロコンピュータのＡ／Ｄ変換回路
では、変換終了時に割込みがＡ／Ｄ変換値に関係なく発
生するため、割込みプログラム内でＡ／Ｄ変換値を参照
し、そのＡ／Ｄ変換値に応じたそれぞれの処理へ分岐し
なければならないという欠点があった。
では、変換終了時に割込みがＡ／Ｄ変換値に関係なく発
生するため、割込みプログラム内でＡ／Ｄ変換値を参照
し、そのＡ／Ｄ変換値に応じたそれぞれの処理へ分岐し
なければならないという欠点があった。
本発明のマイクロコンピュータの構成は、アナログ信号
を入力する入力回路と、その入力されたアナログ信号電
圧との比較電圧を発生する比較電圧発生回路と、その比
較電圧を制御する制御回路と、前記アナログ信号電圧と
前記比較電圧とを比較する電圧コンパレータと、それら
の電圧の比較終了後のＡ／Ｄ変換値を格納するレジスタ
とを有するＡ／Ｄ変換回路と、そのＡ／Ｄ変換値により
任意のエントリアドレスを選択して割込みを発生する割
込み制御回路を含んで構成されることを特徴とする。
を入力する入力回路と、その入力されたアナログ信号電
圧との比較電圧を発生する比較電圧発生回路と、その比
較電圧を制御する制御回路と、前記アナログ信号電圧と
前記比較電圧とを比較する電圧コンパレータと、それら
の電圧の比較終了後のＡ／Ｄ変換値を格納するレジスタ
とを有するＡ／Ｄ変換回路と、そのＡ／Ｄ変換値により
任意のエントリアドレスを選択して割込みを発生する割
込み制御回路を含んで構成されることを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図であり、１は入
力されるアナログ信号、２は入力回路、３はアナログ信
号１と比較するための比較電圧を発生する比較電圧発生
回路、４は電圧コンパレータ、５は制御回路、６は割込
み制御回路、７は割込み要求信号、８はＡ／Ｄ変換値を
格納するレジスタ、９は内部バス、１０はＡ／Ｄ変換終
了信号である。
力されるアナログ信号、２は入力回路、３はアナログ信
号１と比較するための比較電圧を発生する比較電圧発生
回路、４は電圧コンパレータ、５は制御回路、６は割込
み制御回路、７は割込み要求信号、８はＡ／Ｄ変換値を
格納するレジスタ、９は内部バス、１０はＡ／Ｄ変換終
了信号である。
制御回路５は比較電圧発生回路３を制御し、その出力と
入力回路２の出力を電圧コンパレータ４で比較する。
入力回路２の出力を電圧コンパレータ４で比較する。
比較データは逐次レジスタ８に格納され、比較が終了す
るとレジスタ８の変換値によって割込み制御回路６は、
任意のエントリアドレスを選択して割込み要求信号７を
発生する。
るとレジスタ８の変換値によって割込み制御回路６は、
任意のエントリアドレスを選択して割込み要求信号７を
発生する。
〔発明の効果〕
以上説明したように本発明は、Ａ／Ｄ変換終了後の変換
値に応じたエントリアドレスに対して割込みを発生する
ため、変換値に応じたすばやい対応処理が出来る効果が
ある。
値に応じたエントリアドレスに対して割込みを発生する
ため、変換値に応じたすばやい対応処理が出来る効果が
ある。
第１図は本発明の一実施例のブロック図である。
１・・・アナログ信号、２・・・入力回路、３・・・比
較電圧発生回路、４・・・電圧コンパレータ、５・・・
制御回路、６・・・割込み制御回路、７・・・割込み要
求信号、８・・・レジスタ、９・・・内部バス、１０・
・・変換終了信号。
較電圧発生回路、４・・・電圧コンパレータ、５・・・
制御回路、６・・・割込み制御回路、７・・・割込み要
求信号、８・・・レジスタ、９・・・内部バス、１０・
・・変換終了信号。
Claims (1)
- アナログ信号を入力する入力回路と、その入力されたア
ナログ信号電圧との比較電圧を発生する比較電圧発生回
路と、その比較電圧を制御する制御回路と、前記アナロ
グ信号電圧と前記比較電圧とを比較する電圧コンパレー
タと、それらの電圧の比較終了後のＡ／Ｄ変換値を格納
するレジスタとを有するＡ／Ｄ変換回路と、そのＡ／Ｄ
変換値により任意のエントリアドレスを選択して割込み
を発生する割込み制御回路を含んで構成されることを特
徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63239222A JPH0287221A (ja) | 1988-09-22 | 1988-09-22 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63239222A JPH0287221A (ja) | 1988-09-22 | 1988-09-22 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0287221A true JPH0287221A (ja) | 1990-03-28 |
Family
ID=17041564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63239222A Pending JPH0287221A (ja) | 1988-09-22 | 1988-09-22 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0287221A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05204549A (ja) * | 1992-01-28 | 1993-08-13 | Mitsubishi Electric Corp | マイクロコンピュータ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54104259A (en) * | 1978-02-03 | 1979-08-16 | Toshiba Corp | Analog input system |
-
1988
- 1988-09-22 JP JP63239222A patent/JPH0287221A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54104259A (en) * | 1978-02-03 | 1979-08-16 | Toshiba Corp | Analog input system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05204549A (ja) * | 1992-01-28 | 1993-08-13 | Mitsubishi Electric Corp | マイクロコンピュータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2882426B2 (ja) | アドレス発生装置 | |
| JPH0287221A (ja) | マイクロコンピュータ | |
| US4807178A (en) | Programmable sequence controller having indirect and direct input/output apparatus | |
| JPH057157A (ja) | 集積回路 | |
| JP2530585B2 (ja) | プログラム記憶式制御装置 | |
| JPH0619806A (ja) | データ圧縮用アドレス発生回路 | |
| JPS5914005A (ja) | マイクロコンピユ−タによるシ−ケンス制御方式 | |
| JP2919841B2 (ja) | データ処理装置のテスト方法 | |
| JPS63206872A (ja) | 画像記憶装置 | |
| JPH028927A (ja) | アナログ入出力装置 | |
| JPS62221059A (ja) | 中央処理装置 | |
| JPH0751610Y2 (ja) | オーバーライド機能を備えたプログラマブルコントローラ | |
| JP3045731B2 (ja) | シーケンス制御方式 | |
| JPH03154138A (ja) | アドレス制御装置 | |
| JPH07219607A (ja) | デジタル制御装置 | |
| JPH04255116A (ja) | アナログ・ディジタル変換回路 | |
| JPS63274215A (ja) | Ａ−ｄ変換装置 | |
| JPH01161537A (ja) | 割込制御装置 | |
| JPS5969825A (ja) | 入出力装置のアドレス設定方式 | |
| JPH03184136A (ja) | アドレス・トレース回路 | |
| JPH0290234A (ja) | マイクロコンピュータの割込制御回路 | |
| JPS59200356A (ja) | プログラムトレ−ス方式 | |
| JPH04138582A (ja) | 単一命令型並列計算機 | |
| JPH01250127A (ja) | データ入力方法 | |
| JPH04313918A (ja) | 逐次比較型ａ／ｄ変換器 |