JPS6136661B2 - - Google Patents
Info
- Publication number
- JPS6136661B2 JPS6136661B2 JP56104236A JP10423681A JPS6136661B2 JP S6136661 B2 JPS6136661 B2 JP S6136661B2 JP 56104236 A JP56104236 A JP 56104236A JP 10423681 A JP10423681 A JP 10423681A JP S6136661 B2 JPS6136661 B2 JP S6136661B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- sub
- address
- register
- extension area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4482—Procedural
- G06F9/4484—Executing subprograms
- G06F9/4486—Formation of subprogram jump address
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】
本発明は、プログラム呼出し制御方式、特に拡
張領域指定レジスタを用て拡張領域をアクセスす
るデータ処理システムにおいて、各サブ・プログ
ラムへのエントリ処理を実行するサブ・プログラ
ム・アドレス・テーブル処理部を各サブ・プログ
ラム対応に用意し、プログラム呼出し処理に要す
るダイナミツク・ステツプを減小させて処理効率
を向上させたプログラム呼出し制御方式に関する
ものである。
張領域指定レジスタを用て拡張領域をアクセスす
るデータ処理システムにおいて、各サブ・プログ
ラムへのエントリ処理を実行するサブ・プログラ
ム・アドレス・テーブル処理部を各サブ・プログ
ラム対応に用意し、プログラム呼出し処理に要す
るダイナミツク・ステツプを減小させて処理効率
を向上させたプログラム呼出し制御方式に関する
ものである。
従来から、アドレス・レジスタの内容によつて
直接指定できるアドレス範囲が、必要とする記憶
容量にくらべて小さい場合に、第１図に示す如
き、記憶容量の拡張方式が採用されている。
直接指定できるアドレス範囲が、必要とする記憶
容量にくらべて小さい場合に、第１図に示す如
き、記憶容量の拡張方式が採用されている。
第１図において、１は記憶装置、２はアドレ
ス・レジスタであつて番地「0000」から
「FFFF」までを指定できるもの、図示斜線部は
アドレス空間、３は拡張領域指定レジスタ、４は
ベース領域、５―１，５―２，……は夫々拡張領
域、６ないし８は夫々プログラムまたはサブ・プ
ログラム、９はエントリ処理部を表わしている。
ス・レジスタであつて番地「0000」から
「FFFF」までを指定できるもの、図示斜線部は
アドレス空間、３は拡張領域指定レジスタ、４は
ベース領域、５―１，５―２，……は夫々拡張領
域、６ないし８は夫々プログラムまたはサブ・プ
ログラム、９はエントリ処理部を表わしている。
アドレス・レジスタ２によつて直接指定できる
アドレス空間即ち番地「0000」から番地
「FFFF」までの空間が不足する場合に、例えば
図示の場合には番地「C000」から番地
「FFFF」までの領域に対応して複数個の拡張領
域５―１，５―２，……を用意する。そして例え
ば、プログラム６の処理に間にサブ・プログラム
７にジヤンプするに当つては、プログラム６がエ
ントリ処理部９に対して呼出し処理を依頼する。
エントリ処理部９は、サブ・プログラムが拡張領
域５―２に存在することから、拡張領域指定レジ
スタ３に対して拡張領域EM２を指示する拡張領
域指定情報をセツトしかつサブ・プログラム７の
先頭アドレスをアドレス・レジスタ２にセツトす
るようにする。図示のサブ・プログラム８にジヤ
ンプする場合には、エントリ処理部９はサブ・プ
ログラム８の先頭アドレスをアドレス・レジスタ
２にセツトする。
アドレス空間即ち番地「0000」から番地
「FFFF」までの空間が不足する場合に、例えば
図示の場合には番地「C000」から番地
「FFFF」までの領域に対応して複数個の拡張領
域５―１，５―２，……を用意する。そして例え
ば、プログラム６の処理に間にサブ・プログラム
７にジヤンプするに当つては、プログラム６がエ
ントリ処理部９に対して呼出し処理を依頼する。
エントリ処理部９は、サブ・プログラムが拡張領
域５―２に存在することから、拡張領域指定レジ
スタ３に対して拡張領域EM２を指示する拡張領
域指定情報をセツトしかつサブ・プログラム７の
先頭アドレスをアドレス・レジスタ２にセツトす
るようにする。図示のサブ・プログラム８にジヤ
ンプする場合には、エントリ処理部９はサブ・プ
ログラム８の先頭アドレスをアドレス・レジスタ
２にセツトする。
勿論、エントリ処理部９には、予め、各サブ・
プログラムやプログラムがどの位置に格納されて
いるかを例えばシステムの立上り時に受取つてい
る。
プログラムやプログラムがどの位置に格納されて
いるかを例えばシステムの立上り時に受取つてい
る。
従来から、上述の如き拡張方式が採用されてい
るが、第２図を参照して後述する如く、従来の呼
出し制御においては、第１図図示のエントリ処理
部におけるダイナミツク・ステツプが比較的大で
あつて呼出し制御に要する時間が大となつてい
た。
るが、第２図を参照して後述する如く、従来の呼
出し制御においては、第１図図示のエントリ処理
部におけるダイナミツク・ステツプが比較的大で
あつて呼出し制御に要する時間が大となつてい
た。
本発明は、この点を解決することを目的として
おり、いわば各プログラムおよびサブ・プログラ
ム対応に夫々エントリ処理部９に相当する処理部
を用意し、ダイナミツク・ステツプを減少するこ
とを目的としている。そしてそのため、本発明の
プログラム呼出し制御方式は、記憶装置上のアド
レス空間の一部の領域に対応して同一アドレスを
もつ複数の拡張領域を用意し、当該拡張領域を指
定する拡張領域指定レジスタの内容をプログラム
によつてセツトし該内容とアドレス・レジスタの
内容とで協同して上記複数の拡張領域の１つをア
クセスするデータ処理システムにおいて、各サ
ブ・プログラム毎に１対１に対応する複数個のサ
ブ・プログラム・アドレス・テーブル処理部をも
うけると共に、上記各サブ・プログラムを上記記
憶装置上のアドレス空間上に用意し、かつ上記各
サブ・プログラム・アドレス・テーブル処理部
は、自己に対応するサブ・プログラムの先頭アド
レスと当該サブ・プログラムが上記拡張領域の１
つに存在する場合に当該拡張領域を拡張する拡張
領域指定情報とを処理に先立つてセツトされ、当
該サブ・プログラム・アドレス・テーブル処理部
に分岐された際に上記拡張領域指定情報を上記拡
張領域指定レジスタにセツトする処理と上記先頭
アドレスをアドレス・レジスタにセツトする処理
とを実行するよう構成されてなり、上記アドレス
空間上に存在するプログラムが上記複数のサブ・
プログラム・アドレス・テーブル処理部の１つに
対して分岐して対応するサブ・プログラムを呼出
すよう構成したことを特徴としている。以下図面
を参照しつつ説明する。
おり、いわば各プログラムおよびサブ・プログラ
ム対応に夫々エントリ処理部９に相当する処理部
を用意し、ダイナミツク・ステツプを減少するこ
とを目的としている。そしてそのため、本発明の
プログラム呼出し制御方式は、記憶装置上のアド
レス空間の一部の領域に対応して同一アドレスを
もつ複数の拡張領域を用意し、当該拡張領域を指
定する拡張領域指定レジスタの内容をプログラム
によつてセツトし該内容とアドレス・レジスタの
内容とで協同して上記複数の拡張領域の１つをア
クセスするデータ処理システムにおいて、各サ
ブ・プログラム毎に１対１に対応する複数個のサ
ブ・プログラム・アドレス・テーブル処理部をも
うけると共に、上記各サブ・プログラムを上記記
憶装置上のアドレス空間上に用意し、かつ上記各
サブ・プログラム・アドレス・テーブル処理部
は、自己に対応するサブ・プログラムの先頭アド
レスと当該サブ・プログラムが上記拡張領域の１
つに存在する場合に当該拡張領域を拡張する拡張
領域指定情報とを処理に先立つてセツトされ、当
該サブ・プログラム・アドレス・テーブル処理部
に分岐された際に上記拡張領域指定情報を上記拡
張領域指定レジスタにセツトする処理と上記先頭
アドレスをアドレス・レジスタにセツトする処理
とを実行するよう構成されてなり、上記アドレス
空間上に存在するプログラムが上記複数のサブ・
プログラム・アドレス・テーブル処理部の１つに
対して分岐して対応するサブ・プログラムを呼出
すよう構成したことを特徴としている。以下図面
を参照しつつ説明する。
第２図は従来の呼出し制御方式の一例、第３図
は本発明によるプログラム呼出し制御方式の一実
施例を示す。
は本発明によるプログラム呼出し制御方式の一実
施例を示す。
第２図において、符号３，４，５，６，７，８
は夫々第１図に対応しており、１０はサブジヤン
プ処理部であつて各プログラムやサブ・プログラ
ムに対して共通に存在するもの、１１はアドレ
ス・テーブルであつて各プログラムやサブ・プロ
グラム対応に存在位置（EM／BM）情報と先頭
アドレスとを保持しているものを表わしている。
は夫々第１図に対応しており、１０はサブジヤン
プ処理部であつて各プログラムやサブ・プログラ
ムに対して共通に存在するもの、１１はアドレ
ス・テーブルであつて各プログラムやサブ・プロ
グラム対応に存在位置（EM／BM）情報と先頭
アドレスとを保持しているものを表わしている。
第２図図示の場合、次のように動作する。即ち
(1) 今プログラム（PROG）６が例えばサブ・プ
ログラム（SUB１）７を呼ぶ場合には、プロ
グラム６は、サブ・プログラム７に関する情報
が格納されているプログラム・テーブル１１上
の位置を示すパラメータを指定して、サブ・ジ
ヤンプ処理部１０にジヤンプする。
ログラム（SUB１）７を呼ぶ場合には、プロ
グラム６は、サブ・プログラム７に関する情報
が格納されているプログラム・テーブル１１上
の位置を示すパラメータを指定して、サブ・ジ
ヤンプ処理部１０にジヤンプする。
(2) サブ・ジヤンプ処理部１０は、受取つたパラ
メータを用いて、アドレス・テーブル
（ADRT）１１を索引する。そしてサブ・プロ
グラム（SUB１）７が拡張領域（EM２）５―
２に存在することから、レジスタ３に対して
EM２をセツトする。
メータを用いて、アドレス・テーブル
（ADRT）１１を索引する。そしてサブ・プロ
グラム（SUB１）７が拡張領域（EM２）５―
２に存在することから、レジスタ３に対して
EM２をセツトする。
(3) 次いでサブ・ジヤンプ処理部１０は上記パラ
メータを用いて、アドレス・テーブル１１を索
引する。そして、サブ・プログラム（SUB
１）７の先頭アドレスをアドレス・レジスタ２
（第１図）にセツトする。
メータを用いて、アドレス・テーブル１１を索
引する。そして、サブ・プログラム（SUB
１）７の先頭アドレスをアドレス・レジスタ２
（第１図）にセツトする。
(4) プログラム（PROG）６がサブ・プログラム
（SUB２）８を呼ぶ場合にも同様であるが、ベ
ース領域（BM）４上に存在することから、ア
ドレス・レジスタ２に対してサブ・プログラム
（SUB２）の先頭アドレスをセツトする。
（SUB２）８を呼ぶ場合にも同様であるが、ベ
ース領域（BM）４上に存在することから、ア
ドレス・レジスタ２に対してサブ・プログラム
（SUB２）の先頭アドレスをセツトする。
従来上述のように動作するよう構成されてい
る。この場合には、共通に１つのサブ・ジヤンプ
処理部１０が存在するだけで足りる利点は存在す
るけれども、アドレス・テーブル１１の内容を読
取つて判断する処理が存在し、ダイナミツク・ス
テツプが大となる難点をもつている。
る。この場合には、共通に１つのサブ・ジヤンプ
処理部１０が存在するだけで足りる利点は存在す
るけれども、アドレス・テーブル１１の内容を読
取つて判断する処理が存在し、ダイナミツク・ス
テツプが大となる難点をもつている。
第３図は本発明の一実施例構成を示す。図中の
符号３，４，５，６，７，８，１１は第２図に対
応し、１２はサブ・プログラム（SUB１）・アド
レス・テーブル処理部であつて、サブ・プログラ
ム（SUB１）７に対応して用意されるもの、１
３はサブ・プログラム（SUB２）・アドレス・テ
ーブル処理部であつてサブ・プログラム（SUB
２）８に対応して用意されるものを表わしてい
る。
符号３，４，５，６，７，８，１１は第２図に対
応し、１２はサブ・プログラム（SUB１）・アド
レス・テーブル処理部であつて、サブ・プログラ
ム（SUB１）７に対応して用意されるもの、１
３はサブ・プログラム（SUB２）・アドレス・テ
ーブル処理部であつてサブ・プログラム（SUB
２）８に対応して用意されるものを表わしてい
る。
サブ・プログラム・アドレス・テーブル処理部
１２内には、サブ・プログラム（SUB１）７が
格納されている拡張領域（EM２）５―２を指定
する拡張領域指定情報〔EM２〕と当該プログラ
ムの先頭アドレスとが予め書替え可能に書込まれ
ている。また同様にサブ・プログラム・アドレ
ス・テーブル処理部１３内には、サブ・プログラ
ム（SUB２）８の先頭アドレスが予め書替え可
能に書込まれている。そして次のように動作す
る。即ち (5) 今プログラム（PROG）６が例えばサブ・プ
ログラム（SUB１）７を呼ぶ場合には、プロ
グラム６は、サブ・プログラム７に対応するサ
ブ・プログラム（SUB１）・アドレス・テーブ
ル処理部１２にジヤンプする。
１２内には、サブ・プログラム（SUB１）７が
格納されている拡張領域（EM２）５―２を指定
する拡張領域指定情報〔EM２〕と当該プログラ
ムの先頭アドレスとが予め書替え可能に書込まれ
ている。また同様にサブ・プログラム・アドレ
ス・テーブル処理部１３内には、サブ・プログラ
ム（SUB２）８の先頭アドレスが予め書替え可
能に書込まれている。そして次のように動作す
る。即ち (5) 今プログラム（PROG）６が例えばサブ・プ
ログラム（SUB１）７を呼ぶ場合には、プロ
グラム６は、サブ・プログラム７に対応するサ
ブ・プログラム（SUB１）・アドレス・テーブ
ル処理部１２にジヤンプする。
(6) 当該処理部１２は、拡張領域指定情報〔EM
２〕を拡張領域指定レジスタ３にセツトし、か
つサブ・プログラム（SUB１）７の先頭アド
レスをアドレス・レジスタ２（第１図）にセツ
トする。即ち、サブ・プログラム（SUB１）
７の処理に入る。
２〕を拡張領域指定レジスタ３にセツトし、か
つサブ・プログラム（SUB１）７の先頭アド
レスをアドレス・レジスタ２（第１図）にセツ
トする。即ち、サブ・プログラム（SUB１）
７の処理に入る。
(7) プログラム（PROG）６がサブ・プログラム
（SUB２）８を呼ぶ場合にも同様であるが、ベ
ース領域（BM）４上に存在することから、ア
ドレス・レジスタ２に対してサブ・プログラム
（SUB２）の先頭アドレスをセツトする。
（SUB２）８を呼ぶ場合にも同様であるが、ベ
ース領域（BM）４上に存在することから、ア
ドレス・レジスタ２に対してサブ・プログラム
（SUB２）の先頭アドレスをセツトする。
なお第３図において上記処理部１２と１３，…
との全体をアドレス・テーブル１１としたのは、
図示しない処理によつて、拡張領域指定情報
〔EM１〕，〔EM２〕や各プログラムの先頭アドレ
スを予めセツトするに当つて、既存の第２図図示
のものと同じ態様で、アドレス・テーブル１１を
指定してセツトすることができるようにしている
ものと考えてよい。
との全体をアドレス・テーブル１１としたのは、
図示しない処理によつて、拡張領域指定情報
〔EM１〕，〔EM２〕や各プログラムの先頭アドレ
スを予めセツトするに当つて、既存の第２図図示
のものと同じ態様で、アドレス・テーブル１１を
指定してセツトすることができるようにしている
ものと考えてよい。
以上説明した如く、本発明によれば、各サブ・
プログラム・アドレス・テーブル処理部１２，１
３，……を複数個もうけることが必要をなるが、
第２図図示の場合において必要としていたテーブ
ル参照処理と判断処理とを省略することができ、
呼び出しに当つてのダイナミツク・ステツプが大
きく減少され、処理効率が向上する。
プログラム・アドレス・テーブル処理部１２，１
３，……を複数個もうけることが必要をなるが、
第２図図示の場合において必要としていたテーブ
ル参照処理と判断処理とを省略することができ、
呼び出しに当つてのダイナミツク・ステツプが大
きく減少され、処理効率が向上する。
第１図は領域拡張について説明する説明図、第
２図は従来の呼出し制御方式の一例、第３図は本
発明によるプログラム呼出し制御方式の一実施例
を示す。 図中、２はアドレス・レジスタ、３は拡張領域
指定レジスタ、４はベース領域、５は拡張領域、
６ないし８は夫々プログラム、１２，１３は夫々
サブ・プログラム・アドレス・テーブル処理部を
表わす。
２図は従来の呼出し制御方式の一例、第３図は本
発明によるプログラム呼出し制御方式の一実施例
を示す。 図中、２はアドレス・レジスタ、３は拡張領域
指定レジスタ、４はベース領域、５は拡張領域、
６ないし８は夫々プログラム、１２，１３は夫々
サブ・プログラム・アドレス・テーブル処理部を
表わす。
Claims (1)
- １ 記憶装置上のアドレス空間の一部を領域に対
応して同一アドレスをもつ複数の拡張領域を用意
し、当該拡張領域を指定する拡張領域指定レジス
タの内容をプログラムによつてセツトし該内容と
アドレス・レジスタの内容とで協同して上記複数
の拡張領域の１つをアクセスするデータ処理シス
テムにおいて、各サブ・プログラム毎に１対１に
対応する複数個のサブ・プログラム・アドレス・
テーブル処理部をもうけると共に、上記各サブ・
プログラムを上記記憶装置上のアドレス空間上に
用意し、かつ上記各サブ・プログラム・アドレ
ス・テーブル処理部は、自己に対応するサブ・プ
ログラムの先頭アドレスと当該サブ・プログラム
が上記拡張領域の１つに存在する場合に当該拡張
領域を指定する拡張領域指定情報とを処理に先立
つてセツトされ、当該サブ・プログラム・アドレ
ス・テーブル処理部に分岐された際に上記拡張領
域指定情報を上記拡張領域指定レジスタにセツト
する処理と上記先頭アドレスをアドレス・レジス
タにセツトする処理とを実行するよう構成されて
なり、上記アドレス空間上に存在するプログラム
が上記複数のサブ・プログラム・アドレス・テー
ブル処理部の１つに対して分岐して対応するサ
ブ・プログラムを呼出すよう構成したことを特徴
とするプログラム呼出し制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56104236A JPS585848A (ja) | 1981-07-03 | 1981-07-03 | プログラム呼出し制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56104236A JPS585848A (ja) | 1981-07-03 | 1981-07-03 | プログラム呼出し制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS585848A JPS585848A (ja) | 1983-01-13 |
| JPS6136661B2 true JPS6136661B2 (ja) | 1986-08-19 |
Family
ID=14375320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56104236A Granted JPS585848A (ja) | 1981-07-03 | 1981-07-03 | プログラム呼出し制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS585848A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59231661A (ja) * | 1983-06-13 | 1984-12-26 | Fujitsu Ltd | プログラム分割に伴なうバンク制御方式 |
| JPS59230748A (ja) * | 1983-06-13 | 1984-12-25 | 凸版印刷株式会社 | 化粧シ−ト |
| JPS61168436U (ja) * | 1985-04-09 | 1986-10-18 | ||
| FR2667417B1 (fr) * | 1990-10-02 | 1992-11-27 | Gemplus Card Int | Carte a microprocesseur concue pour recevoir des programmes multiples en memoire programmable. |
| JPH04353930A (ja) * | 1991-05-31 | 1992-12-08 | Nec Software Kansai Ltd | 被起動パラメータ取り込み制御方式 |
| WO2015046183A1 (ja) | 2013-09-24 | 2015-04-02 | 味の素株式会社 | 糖アミノ酸およびその用途 |
-
1981
- 1981-07-03 JP JP56104236A patent/JPS585848A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS585848A (ja) | 1983-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5077654A (en) | Virtual machine system which translates virtual address from a selected virtual machine into real address of main storage | |
| JPS6136661B2 (ja) | ||
| US4719564A (en) | Interpreter linkage system for linking extension interpreters to a basic interpreter | |
| US5032980A (en) | Information processing system with instruction address saving function corresponding to priority levels of interruption information | |
| JPH11249873A (ja) | ドライバ機能の動的管理方式及び動的管理方法 | |
| JPS583177A (ja) | デ−タ処理方式 | |
| JPH0344328B2 (ja) | ||
| JP2990609B2 (ja) | 計算機システム | |
| JPH0281227A (ja) | プログラム実行制御方式 | |
| JPH05297911A (ja) | シーケンスコントローラ用シーケンス制御回路 | |
| JPS61115124A (ja) | 固定デイスク装置の制御方法 | |
| JPH01112333A (ja) | システムパラメータの時間的変更処理方式 | |
| JPS63187368A (ja) | Ｃａｄ部品ライブラリのアクセス方式 | |
| JPH04260141A (ja) | データ共有処理装置 | |
| JPS6126701B2 (ja) | ||
| JPH0338610B2 (ja) | ||
| JPH05204636A (ja) | ロードアドレス設定方法 | |
| JPH09319608A (ja) | ソフトウェア開発支援装置 | |
| JPS61233852A (ja) | メモリ編集方式 | |
| JPH02115958A (ja) | データ転送制御方式 | |
| JPH05134860A (ja) | 実行形式フアイル修正方式 | |
| JPH08314755A (ja) | トレース情報記録方法 | |
| JPH08339303A (ja) | Ｏｓ切換装置 | |
| JPH0675757A (ja) | 仮想空間常駐プログラムのリンク方式 | |
| JPH05233265A (ja) | 読み出し専用メモリのパッチ方式 |