JPS63265332A - プログラムジヤンプ方式 - Google Patents
プログラムジヤンプ方式Info
- Publication number
- JPS63265332A JPS63265332A JP10061587A JP10061587A JPS63265332A JP S63265332 A JPS63265332 A JP S63265332A JP 10061587 A JP10061587 A JP 10061587A JP 10061587 A JP10061587 A JP 10061587A JP S63265332 A JPS63265332 A JP S63265332A
- Authority
- JP
- Japan
- Prior art keywords
- jump
- instruction
- program
- decoder
- main memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 6
- 230000009191 jumping Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はコンピュータシステムにおけるプログラムジ
ャンプ方式に関する。
ャンプ方式に関する。
マイクロコンピュータシステムにおけるプログラムジャ
ンプ方式としては、例えば、特開昭５６−７２７４３号
公報に示されたものがある 第３図はこの種の従来のジ
ャンプ方式を説明するためのブロック図であって、ｌは
プログラムおよびジャンプ先アドレス等を記憶させであ
るメインメモリ、２はこのメインメモリｌに格納されて
いるデータを読み出すデータバス、３はメインメモリ１
のプログラムからジャンプ命令を検出するインストラク
ションデコーダ、４はインストラクションデコーダ３か
らの指示により次に読み出されるメインメモリ１のアド
レスを指定するプログラムカウンタ、５ はメインメモ
リ１のアドレスを決定するアドレスバス、６はインスト
ラクシンデコーダ３の指示によりプログラムカウンタ４
の出力に特定のデータを加算してアドレスバスに送出す
るための加算器、７はメインメモリ１の出力を２倍にし
て加算器６へ送るための２倍回路である。
ンプ方式としては、例えば、特開昭５６−７２７４３号
公報に示されたものがある 第３図はこの種の従来のジ
ャンプ方式を説明するためのブロック図であって、ｌは
プログラムおよびジャンプ先アドレス等を記憶させであ
るメインメモリ、２はこのメインメモリｌに格納されて
いるデータを読み出すデータバス、３はメインメモリ１
のプログラムからジャンプ命令を検出するインストラク
ションデコーダ、４はインストラクションデコーダ３か
らの指示により次に読み出されるメインメモリ１のアド
レスを指定するプログラムカウンタ、５ はメインメモ
リ１のアドレスを決定するアドレスバス、６はインスト
ラクシンデコーダ３の指示によりプログラムカウンタ４
の出力に特定のデータを加算してアドレスバスに送出す
るための加算器、７はメインメモリ１の出力を２倍にし
て加算器６へ送るための２倍回路である。
この構成において、メインメモリ１から読み出されたプ
ログラムはデータバス２を経由してインストラクシンデ
コーダ３へ入力される。このプログラムの命令が普通の
ジャンプ命令である場合には−、インストラクションデ
コーダ３は加算器６を動作させず、プログラムカウンタ
４へ該ジャンプ命令を入力し、アドレスバス５にはプロ
グラムカウンタ４の出力だけが送り出される。上記プロ
グラムの命令がサブルーチンジャンプ命令である場合に
は、インストラクションデコーダ３は、加算器６により
、メインメモリ１に予め設定されているサブルーチン用
のジャンプデープルのベースアドレスに、該サブルーチ
ンジャンプ命令のオペランドで示された該ジャンプテー
ブルの番号を、２倍回路７で２倍した値を加算し、アド
レスバス５へ送出し、メインメモリ１の該ジャンプテー
ブルより、次に実行すべきアドレスを読み出し、プログ
ラムカウンタ４に入力する。以後は普通のジャンプ命令
と同様である。
ログラムはデータバス２を経由してインストラクシンデ
コーダ３へ入力される。このプログラムの命令が普通の
ジャンプ命令である場合には−、インストラクションデ
コーダ３は加算器６を動作させず、プログラムカウンタ
４へ該ジャンプ命令を入力し、アドレスバス５にはプロ
グラムカウンタ４の出力だけが送り出される。上記プロ
グラムの命令がサブルーチンジャンプ命令である場合に
は、インストラクションデコーダ３は、加算器６により
、メインメモリ１に予め設定されているサブルーチン用
のジャンプデープルのベースアドレスに、該サブルーチ
ンジャンプ命令のオペランドで示された該ジャンプテー
ブルの番号を、２倍回路７で２倍した値を加算し、アド
レスバス５へ送出し、メインメモリ１の該ジャンプテー
ブルより、次に実行すべきアドレスを読み出し、プログ
ラムカウンタ４に入力する。以後は普通のジャンプ命令
と同様である。
この従来の方式では、ジャンプテーブルを用いているの
で、Ｉ繁に実行されるサブルーチンジャンプ命令におい
て、オペランド部はジャンプテーブル番号を指定するだ
けでよく、メモリの節約を行うことができるという利点
があるが、必ず、メインメモリを使用しなくてはならず
、上記ベースアドレスを設定することが必要で、また、
サブルーチンの使用頻度によっては、メインメモリの浪
費につながるといった問題があった。
で、Ｉ繁に実行されるサブルーチンジャンプ命令におい
て、オペランド部はジャンプテーブル番号を指定するだ
けでよく、メモリの節約を行うことができるという利点
があるが、必ず、メインメモリを使用しなくてはならず
、上記ベースアドレスを設定することが必要で、また、
サブルーチンの使用頻度によっては、メインメモリの浪
費につながるといった問題があった。
この発明は上記のような問題を解決するためになされた
もので、メインメモリを自由に使用できるとともに、メ
インメモリ以外のメモリや入出力機器からジャンプ先ア
ドレスを指定できるプログラムジャンプ方式を得ること
を目的とする。
もので、メインメモリを自由に使用できるとともに、メ
インメモリ以外のメモリや入出力機器からジャンプ先ア
ドレスを指定できるプログラムジャンプ方式を得ること
を目的とする。
この発明は上記目的を達成するため、ジャンプ先アドレ
スをメインメモリ以外の記憶手段に記憶させ、ジャンプ
命令のインストラクションとオペランドにより等該ジャ
ンプ命令のジャンプ先アドレスエリアを検知させて該ジ
ャンプ先アドレスを上記記憶手段から読み出させるよう
にしたものである。
スをメインメモリ以外の記憶手段に記憶させ、ジャンプ
命令のインストラクションとオペランドにより等該ジャ
ンプ命令のジャンプ先アドレスエリアを検知させて該ジ
ャンプ先アドレスを上記記憶手段から読み出させるよう
にしたものである。
この発明では、ジャンプ先アドレスが、メインメモリ以
外のサブメモリまたは入出力機器のデータにより決定さ
、ジャンプ命令を実行する。
外のサブメモリまたは入出力機器のデータにより決定さ
、ジャンプ命令を実行する。
以下、この発明の一実施例について説明する第１図にお
いて、８はジャンプ先アドレスを記憶するサブメモリ及
び入出力機器、９はアドレスデコーダであって、プログ
ラムのオペランド部がかサブメモリ及び入出力機器８を
指定しているかかを検出し、インストラクションデコー
ダ３の指示により、ジャンプ命令の際にサブメモリまた
は入出力機器８のデータを読み出す。１０はサブメモリ
または入出力機器８からデータを読み出す間のゲートで
ある。
いて、８はジャンプ先アドレスを記憶するサブメモリ及
び入出力機器、９はアドレスデコーダであって、プログ
ラムのオペランド部がかサブメモリ及び入出力機器８を
指定しているかかを検出し、インストラクションデコー
ダ３の指示により、ジャンプ命令の際にサブメモリまた
は入出力機器８のデータを読み出す。１０はサブメモリ
または入出力機器８からデータを読み出す間のゲートで
ある。
次に、この装置の動作を第２図のジャンプ動作説明図を
参照して説明する 第２図において、アドレスａとａ＋
ｌでジャンプＸが構成されているメインメモリ１から読
み出されたプログラムはデータバス２を経由してインス
トラクションデコーダ３へ入力される。プログラムの命
令がジャンプ命令であれば、インストラクションデコー
ダ３はアドレスデコーダ９に該プログラムのオペランド
部をラッチ及びデコードさせる。アドレスデコーダ９は
該オペランド部をラッチ後、ゲート１０を閉じ、サブメ
モリ及び入出力機器８のデータをプログラムカウンタ４
へ送る。プログラムカウンタ４はインストラクションデ
コーダ３の指示により該データを受は取って次に実行す
べきアドレスとしてアドレスバス５へ送る。ゲート１０
はサブメモリ及び入出力機器８のデータを必要としない
ジャンプ命令の場合は開いたままとなる。
参照して説明する 第２図において、アドレスａとａ＋
ｌでジャンプＸが構成されているメインメモリ１から読
み出されたプログラムはデータバス２を経由してインス
トラクションデコーダ３へ入力される。プログラムの命
令がジャンプ命令であれば、インストラクションデコー
ダ３はアドレスデコーダ９に該プログラムのオペランド
部をラッチ及びデコードさせる。アドレスデコーダ９は
該オペランド部をラッチ後、ゲート１０を閉じ、サブメ
モリ及び入出力機器８のデータをプログラムカウンタ４
へ送る。プログラムカウンタ４はインストラクションデ
コーダ３の指示により該データを受は取って次に実行す
べきアドレスとしてアドレスバス５へ送る。ゲート１０
はサブメモリ及び入出力機器８のデータを必要としない
ジャンプ命令の場合は開いたままとなる。
なお、上記実施例では、サブメモリ及び入出力機器８に
、絶対番地を記憶したものとして説明したが、相対番地
、直接番地、間接番地指定、及び、メインメモリｌとサ
ブメモリ及び入出力機器８の併用でもよく、また、サブ
メモリ及び入出力機器８はジャンプ命令専用に限定する
必要はない。
、絶対番地を記憶したものとして説明したが、相対番地
、直接番地、間接番地指定、及び、メインメモリｌとサ
ブメモリ及び入出力機器８の併用でもよく、また、サブ
メモリ及び入出力機器８はジャンプ命令専用に限定する
必要はない。
この発明は以上説明した通り、ジャンプ先アドレスを記
憶する手段をメインメモリ以外に設けたことにより、従
来に比して、メインメモリを有効に活用することができ
る他、同一命令るよるジャンプ先の任意変更が可能にな
るといった効果がある。
憶する手段をメインメモリ以外に設けたことにより、従
来に比して、メインメモリを有効に活用することができ
る他、同一命令るよるジャンプ先の任意変更が可能にな
るといった効果がある。
第１図はこの発明の実施例を示すブロック図、第２図は
上記実施例におけるジャンプ動作を説明するための図、
第３図は従来のジャンプ方式を説明するためのブロック
図である 図において、１・−・メインメモリ、２・〜データバス
、３−・インストラクションデコーダ、４−・プログラ
ムカウンタ、５−アドレスバス、８−サブメチ゛ モリ及び大勢出力機器、９・・−アドレスバスダ、１０
−・ゲート。 なお２、図中、同一符号は同一または相当部分を示す。
上記実施例におけるジャンプ動作を説明するための図、
第３図は従来のジャンプ方式を説明するためのブロック
図である 図において、１・−・メインメモリ、２・〜データバス
、３−・インストラクションデコーダ、４−・プログラ
ムカウンタ、５−アドレスバス、８−サブメチ゛ モリ及び大勢出力機器、９・・−アドレスバスダ、１０
−・ゲート。 なお２、図中、同一符号は同一または相当部分を示す。
Claims (1)
- プログラムジャンプ機能を備えた電子計算機において、
ジャンプ先アドレスをメインメモリ以外の記憶手段に記
憶させ、ジャンプ命令のインストラクシンとオペランド
により当該ジャンプ命令のジャンプ先アドレスエリアを
検知させて該ジャンプ先アドレスを上記記憶手段から読
み出させることを特徴とするプログラムジャンプ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10061587A JPS63265332A (ja) | 1987-04-22 | 1987-04-22 | プログラムジヤンプ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10061587A JPS63265332A (ja) | 1987-04-22 | 1987-04-22 | プログラムジヤンプ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63265332A true JPS63265332A (ja) | 1988-11-01 |
Family
ID=14278749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10061587A Pending JPS63265332A (ja) | 1987-04-22 | 1987-04-22 | プログラムジヤンプ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63265332A (ja) |
-
1987
- 1987-04-22 JP JP10061587A patent/JPS63265332A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63265332A (ja) | プログラムジヤンプ方式 | |
| JP2503634B2 (ja) | マイクロプログラム制御装置 | |
| JP2533245Y2 (ja) | データ処理装置 | |
| US5151980A (en) | Buffer control circuit for data processor | |
| JPH03184136A (ja) | アドレス・トレース回路 | |
| JPH0323938B2 (ja) | ||
| JPS6020769B2 (ja) | マイクロプログラム制御方式 | |
| JPH03191447A (ja) | デコード方式 | |
| JPS6320631A (ja) | レジスタ選択方式 | |
| JPS60105048A (ja) | マイクロプログラム制御方式 | |
| JPS6226738B2 (ja) | ||
| JPH01222328A (ja) | データ処理方式 | |
| JPH01184561A (ja) | 読み出し専用メモリ | |
| JPS61260330A (ja) | マイクロプログラム制御装置 | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPS63317857A (ja) | メモリアクセス回路 | |
| JPS62256139A (ja) | デ−タ処理装置 | |
| JPS5815203U (ja) | プログラマブル・コントロ−ラ | |
| JPH01209533A (ja) | マイクロプログラム制御装置 | |
| JPH01246647A (ja) | メモリサイクル選択方式 | |
| JPH0250229A (ja) | アドレス・トレース回路 | |
| JPS62256138A (ja) | デ−タ処理装置 | |
| JPS6362769B2 (ja) | ||
| JPH047739A (ja) | 命令実行時間制御方式 |