WO2024114165A1 - 驱动背板、显示面板及驱动背板的制备方法 - Google Patents

驱动背板、显示面板及驱动背板的制备方法 Download PDF

Info

Publication number
WO2024114165A1
WO2024114165A1 PCT/CN2023/125738 CN2023125738W WO2024114165A1 WO 2024114165 A1 WO2024114165 A1 WO 2024114165A1 CN 2023125738 W CN2023125738 W CN 2023125738W WO 2024114165 A1 WO2024114165 A1 WO 2024114165A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
pad
solder
bonding
sublayer
Prior art date
Application number
PCT/CN2023/125738
Other languages
English (en)
French (fr)
Inventor
董小彪
黄秀颀
吕冲
徐加荣
谢洋
李波
胡明
Original Assignee
成都辰显光电有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202211505096.8A external-priority patent/CN118136766A/zh
Priority claimed from CN202223167498.XU external-priority patent/CN219778912U/zh
Application filed by 成都辰显光电有限公司 filed Critical 成都辰显光电有限公司
Publication of WO2024114165A1 publication Critical patent/WO2024114165A1/zh

Links

Definitions

  • the present application relates to the field of display technology, and in particular to a driving backplane, a display panel, and a method for preparing the driving backplane.
  • the bonding process is to use thermal bonding to achieve electrical connection between the chip and the solder on the backplane. Compared with ACF bonding, the bonding process has the advantages of low cost and suitability for large-area integration. In the bonding process, metal pads are crucial, but currently metal pads generally have defects such as easy peeling and low processing yield.
  • the present application provides a driving backplane, a display panel and a method for preparing the driving backplane, which can improve the stability of the pad and improve the processing yield.
  • the first technical solution provided in the present application is: providing a driving backplane, the driving backplane comprising: a substrate; a first solder pad, arranged on the substrate, the first solder pad comprising a first solder pad layer, a first bonding layer and a first solder layer which are stacked in sequence in a direction away from the substrate and form an electrical connection, wherein the first bonding layer is used to bond the first solder pad layer and the first solder layer, and the surface of the first bonding layer is in direct contact with the surface of the first solder layer.
  • the second technical solution provided by the present application is: to provide a display panel, comprising any one of the driving backplanes described above and an electronic component welded on the first pad.
  • the third technical solution provided in the present application is: providing a method for preparing a driving backplane, the preparation method comprising: forming a first solder pad on a substrate, wherein the first solder pad comprises a first solder pad layer, a first bonding layer and a first solder layer which are sequentially stacked in a direction away from the substrate and form an electrical connection, wherein the first bonding layer is used to bond the first solder pad layer and the first solder layer, and the surface of the first bonding layer is in direct contact with the surface of the first solder layer.
  • the present application sets a first adhesive layer to bond the first pad layer and the first solder layer, which can avoid peeling between the first pad layer and the first solder layer, thereby improving the yield of the first pad.
  • the surface of the first adhesive layer is directly in contact with the surface of the first solder layer, that is, no other film layer is set between the first adhesive layer and the first solder layer.
  • the bonding strength between the first adhesive layer and the first solder layer can be guaranteed, and on the other hand, the increase in the thickness of the first pad can be avoided, which is conducive to the miniaturization of the driving backplane, especially the driving backplane can be applied to small-size, highly integrated display panels, such as Mirco-LED display panels.
  • FIG1 is a schematic structural diagram of an embodiment of a driving backplane of the present application.
  • FIG2 is a schematic structural diagram of the first pad layer in FIG1 ;
  • FIG3 is a schematic flow chart of a method for preparing the driving backplane of FIG1 ;
  • FIG4 is a diagram of the preparation process corresponding to the preparation method of FIG3 ;
  • FIG5 is a diagram of a specific preparation process of step S110 in an application scenario
  • FIG6 is a diagram showing a specific preparation process of step S110 in another application scenario
  • FIG7 is a schematic structural diagram of an embodiment of a display panel of the present application.
  • FIG8 is a schematic diagram of the structure of the electronic component in FIG7 in an application scenario
  • FIG9 is a schematic diagram of the structure of the electronic component in FIG7 in another application scenario.
  • FIG. 10 is a schematic structural diagram of the second pad layer in FIG. 8 or FIG. 9 .
  • first and second in this application are only used for descriptive purposes and cannot be understood as indicating or implying relative importance or implicitly indicating the number of technical features indicated. Therefore, the features defined as “first” and “second” may explicitly or implicitly include at least one of the features. In the description of this application, the meaning of “multiple” is at least two, such as two, three, etc., unless otherwise clearly and specifically defined.
  • the terms “including” and “having” and any variations thereof are intended to cover non-exclusive inclusions. For example, a process, method, system, or other system that includes a series of steps or units. The product or apparatus is not limited to the listed steps or units, but may optionally include steps or units that are not listed, or may optionally include other steps or units inherent to these processes, methods, products or apparatuses.
  • the driving backplane 1000 includes a substrate 1100 and a first soldering pad 1200 arranged on the substrate 1100, wherein a conductive circuit (not shown) is also arranged on the substrate 1100, and the first soldering pad 1200 is electrically connected to the conductive circuit.
  • a conductive circuit (not shown) is also arranged on the substrate 1100, and the first soldering pad 1200 is electrically connected to the conductive circuit.
  • Various electronic components can be welded on the first soldering pad 1200 subsequently, so that signal transmission can be achieved between the electronic components and the conductive circuit.
  • the substrate 1100 plays a supporting role, and can be one of a PCB substrate, a LTPS substrate, a CMOS substrate, and an IGZO substrate, which is not limited here.
  • the driving backplane 1000 can be one of a PCB backplane, a LTPS backplane, a CMOS backplane, and an IGZO backplane.
  • the number of the first pads 1200 disposed on the substrate 1100 at the same time may be one or more, which is not limited herein.
  • the first pad 1200 includes a first pad layer 1210, a first bonding layer 1220 and a first solder layer 1230 which are stacked in sequence in a direction away from the substrate 1100 and form an electrical connection, wherein the first bonding layer 1220 is used to bond the first pad layer 1210 and the first solder layer 1230, and the surface of the first bonding layer 1220 is in direct contact with the surface of the first solder layer 1230.
  • the first pad layer 1210 is arranged between the first adhesive layer 1220 and the substrate 1100, and the first solder layer 1230 is arranged on the side of the first adhesive layer 1220 away from the first pad layer 1210.
  • the materials of the first pad layer 1210, the first adhesive layer 1220 and the first solder layer 1230 are all conductive materials, so that the three form an electrical connection.
  • the first solder layer 1230 is used to solder the electronic component to the first pad 1200, so that when the electronic component is subsequently soldered to the first pad 1200, no additional solder is needed, that is, the first pad 1200 is integrated with solder.
  • the pad is not integrated with solder.
  • solder is first formed on the pad, and then the electronic component is placed on the pad, and the pad and the electronic component are soldered together by solder.
  • this method is cumbersome and not conducive to improving processing efficiency.
  • the solder when solder is formed on the pad, the solder is easily formed on the periphery of the pad, which may cause a short circuit between the pads and may also cause welding leakage.
  • the present application integrates the solder on the first pad 1200, which can not only improve the welding efficiency, but also avoid the phenomenon of short circuit and welding leakage in the process of welding electronic components, thereby reducing the welding difficulty, improving the welding efficiency, and ensuring the welding success rate.
  • the first adhesive layer 1220 bonds the first pad layer 1210 and the first solder layer 1230, which can avoid peeling between the first pad layer 1210 and the first solder layer 1230, thereby improving the yield of the first pad 1200.
  • the present application also arranges for the surface of the first adhesive layer 1220 to be in direct contact with the surface of the first solder layer 1230, that is, no other film layer is arranged between the first adhesive layer 1220 and the first solder layer 1230.
  • the bonding strength between the first adhesive layer 1220 and the first solder layer 1230 can be guaranteed, and on the other hand, an increase in the thickness of the first pad 1200 can be avoided, which is conducive to the miniaturization development of the driving backplane 1000, especially the driving backplane 1000 can be applied to small-sized and highly integrated display panels, such as Mirco-LED display panels.
  • the surface of the first adhesive layer 1220 is in direct contact with the surface of the first pad layer 1210 .
  • first adhesive layer 1220 directly bonds the first pad layer 1210 and the first solder layer 1230, which can further ensure the bonding strength between the first pad layer 1210 and the first solder layer 1230 to avoid peeling between the two, and can also further avoid increasing the thickness of the first pad 1200, which is conducive to the miniaturization development of the driving backplane 1000.
  • film layers may also be disposed between the first adhesive layer 1220 and the first pad layer 1210 .
  • the first bonding layer 1220 and the first solder layer 1230 are set to be made of the same material. It should be noted that, although the first bonding layer 1220 and the first solder layer 1230 are made of the same material, they are not completed simultaneously in the same process, so the first bonding layer 1220 and the first solder layer 1230 are still different film layers.
  • the materials of the first bonding layer 1220 and the first solder layer 1230 may also be different, which is not limited here.
  • the first adhesive layer 1220 may be a single-layer structure or a multi-layer structure, which is not limited here.
  • the material of the first bonding layer 1220 includes at least one of tin (Sn), indium (In), and silver (Ag). Specifically, the material of the first bonding layer 1220 includes one or a combination of tin, indium, and silver.
  • the thickness of the first adhesive layer 1220 is in the range of 0.01 micrometer to 5 micrometers.
  • the thickness of the first adhesive layer 1220 is 0.01 micrometer, 2 micrometers, 3 micrometers, 4 micrometers or 5 micrometers.
  • the thickness, material, etc. of the first adhesive layer 1220 can be set according to requirements, and the present application does not impose any limitation on the material, thickness, specific structure, etc. of the first adhesive layer 1220.
  • the first solder layer 1230 may be a single-layer structure or a multi-layer structure, which is not limited here.
  • the material of the first solder layer 1230 includes at least one of indium (In), tin (Sn), and gold (Au). Specifically, the material of the first solder layer 1230 includes one or a combination of indium, tin, and gold.
  • the present application does not impose any limitation on the material, structure, etc. of the first solder layer 1230 , as long as the surface of the first adhesive layer 1220 is in direct contact with the surface of the first solder layer 1230 .
  • the first pad layer 1210 includes a first bonding sublayer 1211 , a first barrier sublayer 1212 , and a first wetting sublayer 1213 which are sequentially stacked on the substrate 1100 .
  • the first bonding sublayer 1211 is used to bond the substrate 1100 and other film layers disposed on the first bonding sublayer 1211 together, thereby ensuring the bonding strength between the substrate 1100 and the film layers.
  • the first blocking sublayer 1212 is disposed on the first bonding sublayer 1211 , and the first blocking sublayer 1212 plays a blocking role to prevent materials in other film layers on the first blocking sublayer 1212 from diffusing into the substrate 1100 and affecting the performance of the substrate 1100 .
  • the first wetting sublayer 1213 is used to form a stable welding structure together with the first adhesive layer 1220 and the first solder layer 1230 during the welding process of the electronic component, so as to weld the electronic component to the first solder pad 1200 .
  • the first pad layer 1210 may not include the first barrier sublayer 1212, or may not include the first bonding sublayer 1211, or may not include the first barrier sublayer 1212 or the first bonding sublayer 1211. In other words, the first pad layer 1210 may include only the first wetting sublayer 1213, and whether to include the first barrier sublayer 1212 and the first bonding sublayer 1211 may be set according to actual needs.
  • the material of the first wetting sublayer 1213 includes at least one of gold and copper; and/or the material of the first bonding sublayer 1211 includes at least one of titanium (Ti) and chromium (Cr); and/or the material of the first blocking sublayer 1212 includes nickel (Ni).
  • the material of the first wetting sublayer 1213 is set to copper.
  • the first bonding sublayer 1211, the first barrier sublayer 1212, and the first wettable can be set according to actual needs, and this application does not impose any limitation.
  • a first solder pad 1200 is formed on a substrate 1100, wherein the first solder pad 1200 includes a first solder pad layer 1210, a first adhesive layer 1220 and a first solder layer 1230 which are sequentially stacked in a direction away from the substrate 1100 and form an electrical connection, wherein the first adhesive layer 1220 is used to bond the first solder pad layer 1210 and the first solder layer 1230, and a surface of the first adhesive layer 1220 is in direct contact with a surface of the first solder layer 1230.
  • step S110 specifically includes:
  • a first conductive layer 11 and a second conductive layer 12 are formed on the entire surface of the substrate 1100 .
  • the specific method of forming the first conductive layer 11 and the second conductive layer 12 may be electron beam evaporation, vapor deposition, etc., which is not limited here.
  • the first pad layer 1210 includes a first bonding sublayer 1211 and a first wetting sublayer 1213, and the material of the first bonding sublayer 1211 is titanium, and the material of the first wetting sublayer 1213 is copper
  • the first conductive layer 11 includes a titanium layer and a copper layer sequentially arranged on the substrate 1100
  • the second conductive layer 12 is a tin layer, or when the material of the first bonding layer 1220 is silver, the second conductive layer 12 is a silver layer.
  • the first conductive layer 11 and the second conductive layer 12 are patterned to remove a portion of the first conductive layer 11 and a portion of the second conductive layer 12 , so that the remaining first conductive layer 11 is the first pad layer 1210 , and the remaining second conductive layer 12 is the first adhesive layer 1220 .
  • first conductive layer 11 and the second conductive layer 12 are patterned together, the shapes of the remaining first conductive layer 11 and the second conductive layer 12 match.
  • the patterning can be performed by photolithography.
  • a photoresist is spin-coated on the substrate 1100 , thereby forming a photoresist layer 13 covering the exposed substrate 1100 and the first bonding layer 1220 .
  • the photoresist layer 13 is exposed and developed to expose the first adhesive layer 1220 , while the photoresist layer 13 on the substrate 1100 is still retained.
  • the third conductive layer 14 may be formed by electron beam evaporation, vapor deposition or the like.
  • the third conductive layer 14 is a tin layer.
  • the remaining photoresist layer 13 is peeled off from the substrate 1100.
  • the third conductive layer 14 on the photoresist layer 13 is also peeled off, so that only the third conductive layer 14 on the first adhesive layer 1220 remains.
  • the remaining third conductive layer 14 forms the first solder layer 1230.
  • the process of stripping the photoresist layer 13 in step S1106 can avoid the third conductive layer 14 on the first bonding layer 1220 from being stripped, thereby improving the processing yield and ensuring the bonding strength between the first pad layer 1210 and the first solder layer 1230.
  • step S110 specifically includes:
  • a first conductive layer 11 , a second conductive layer 12 , and a third conductive layer 14 are formed entirely on the substrate 1100 .
  • the patterned first conductive layer 11, the second conductive layer 12 and the third conductive layer 14 are removed to remove part of the first conductive layer 11, part of the second conductive layer 12 and part of the third conductive layer 14, so that the remaining first conductive layer 11 is the first pad layer 1210, the remaining second conductive layer 12 is the first adhesive layer 1220, and the remaining third conductive layer 14 is the first solder layer 1230.
  • the patterning can be performed by photolithography.
  • FIG. 7 is a schematic diagram of the structure of an embodiment of a display panel of the present application.
  • the display panel 3000 includes the aforementioned driving backplane 1000 and an electronic component 2000 soldered on a first soldering pad 1200 .
  • the electronic component 2000 includes an electronic component body 2100 and a The second soldering pad 2200 on 2100 is used to realize signal communication between the electronic component body 2100 and the outside world.
  • the second solder pad 2200 includes an electrically connected second solder pad layer 2210 and a second solder layer 2220.
  • the second solder pad layer 2210 and the second solder layer 2220 are stacked in sequence on the electronic component body 2100, and the electronic component 2000 is soldered to the first solder pad 1200 through the second solder layer 2220.
  • the electronic component 2000 is first placed on the driving backplane 1000 so that the first solder layer 1230 is in contact with the second solder layer 2220 , and then during the welding process, the first solder pad 1200 and the second solder pad 2200 are welded together with the first solder layer 1230 and the second solder layer 2220 .
  • connection structure A located between the substrate 1100 and the electronic component body 2100.
  • the connection structure A is an alloy structure or an intermetallic compound structure. It can be understood that through the connection structure A, a stable electrical connection between the electronic component body 2100 and the substrate 1100 can be guaranteed.
  • the second soldering pad 2200 is provided with integrated solder, which can reduce the difficulty of soldering, improve the soldering efficiency, and ensure the success rate of soldering.
  • the second pad 2200 may not include the second solder layer 2220 .
  • the first solder layer 1230 and the second solder layer 2220 are set to be made of the same material.
  • the materials of the first solder layer 1230 and the second solder layer 2220 may also be different, which is not limited here.
  • the second pad 2200 further includes a second adhesive layer 2230 , and an electrical connection is formed among the second pad layer 2210 , the second adhesive layer 2230 and the second solder layer 2220 .
  • the material of the second adhesive layer 2230 may be the same as or different from the material of the first adhesive layer 1220 , and is not limited here.
  • the thickness of the second adhesive layer 2230 may be the same as or different from the thickness of the first adhesive layer 1220 , and this is not limited here.
  • the surface of the second adhesive layer 2230 is in direct contact with the surface of at least one of the second pad layer 2210 and the second solder layer 2220 .
  • the second adhesive layer 2230 may be in direct contact with the second pad layer 2210, and the second Other film layers are arranged between the adhesive layer 2230 and the second solder layer 2220, or the second adhesive layer 2230 is in direct contact with the second solder layer 2220, and other film layers are arranged between the second adhesive layer 2230 and the second pad layer 2210, or the second adhesive layer 2230 is in direct contact with both the second pad layer 2210 and the second solder layer 2220, and there is only the second adhesive layer 2230 between the second pad layer 2210 and the second solder layer 2220.
  • the second pad layer 2210 includes a second bonding sublayer 2211 , a second barrier sublayer 2212 , and a second wetting sublayer 2213 which are sequentially stacked on the electronic component body 2100 .
  • the second bonding sublayer 2211 is used to bond the electronic component body 2100 and other film layers disposed on the second bonding sublayer 2211 together, thereby ensuring the bonding strength between the electronic component body 2100 and the film layers.
  • the second blocking sublayer 2212 is disposed on the second bonding sublayer 2211 , and plays a blocking role to prevent materials in other film layers on the second blocking sublayer 2212 from diffusing into the electronic component body 2100 and affecting the normal performance of the electronic component 2000 .
  • the second wetting sublayer 2213 is used to form a stable welding structure together with the second bonding layer 2230 and the second solder layer 2220 during the welding process.
  • the second pad layer 2210 may not include the second barrier sublayer 2212, or may not include the second bonding sublayer 2211, or may not include the second barrier sublayer 2212 or the second bonding sublayer 2211. In other words, the second pad layer 2210 may only include the second wetting sublayer 2213.
  • the material of the second wetting sublayer 2213 includes at least one of gold and copper, and/or the material of the second bonding sublayer 2211 includes at least one of titanium and chromium, and/or the material of the second blocking sublayer 2212 includes nickel.
  • the structure of the second wetting sublayer 2213 can be the same as or different from the first wetting sublayer 1213; the structure of the second blocking sublayer 2212 can be the same as or different from the first blocking sublayer 1212; the structure of the second bonding sublayer 2211 can be the same as or different from the first bonding sublayer 1211, and there is no limitation here.
  • the material of the second wetting sublayer 2213 is set to copper.
  • the structures of the second pad layer 2210 and the first pad layer 1210 may be the same or different, and may be specifically configured according to actual requirements.
  • the structure of the second pad 2200 and the first pad 1200 may be the same or different.
  • the body can be set according to actual needs.
  • the display panel 3000 is a Mirco-LED display panel
  • the electronic component 2000 is a micro-light emitting component, wherein the type of the micro-light emitting component can be Mirco-LED or Mini-LED.
  • micro-luminescent element When the micro-luminescent element is a Mirco-LED, it can be transferred to the driving backplane 1000 by laser transfer or stamp transfer during the preparation process. When the micro-luminescent element is a Mini-LED, it can be transferred to the driving backplane 1000 by single point, laser transfer, needle transfer, etc.
  • the micro-light-emitting element when the micro-light-emitting element is an R-LED (emitting red light), it can specifically be an AlGaInP-based LED (aluminum gallium indium phosphorus-based LED); when the micro-light-emitting element is a G-LED (emitting green light) or a B-LED (emitting blue light), it can specifically be a gallium nitride-based LED.
  • the display panel 3000 may also be other types of display panels such as LCD (Liquid Crystal Display) or OLED (Organic Light-Emitting Diode), which is not limited here.
  • LCD Liquid Crystal Display
  • OLED Organic Light-Emitting Diode
  • the driving backplane 1000 of the present application can be applied not only to display panels, but also to any type of electronic devices, such as speakers, etc., without limitation herein.

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种驱动背板（1000）、显示面板（3000）及驱动背板（1000）的制备方法，驱动背板（1000）包括基板（1100）以及设置在基板（1100）上的第一焊盘（1200），第一焊盘（1200）包括在远离基板（1100）的方向上依次层叠设置且形成电连接的第一焊盘层（1210）、第一粘结层（1220）以及第一焊料层（1230），其中，第一粘结层（1220）用于粘结第一焊盘层（1210）以及第一焊料层（1230），且第一粘结层（1220）的表面与第一焊料层（1230）的表面直接接触。驱动背板（1000）能够提高焊盘的稳定性，提高加工良率。

Description

驱动背板、显示面板及驱动背板的制备方法
相关申请的交叉引用
本申请基于2022年11月28日提交的中国专利申请202211505096.8主张其优先权，此处通过参照引入其全部记载内容。
【技术领域】
本申请涉及显示技术领域，特别是涉及一种驱动背板、显示面板及驱动背板的制备方法。
【背景技术】
Bonding工艺是指利用热键合的方式实现芯片与背板上焊料的电连接，相比于ACF键合，Bonding工艺具备成本低、适合大面积集成等优势。其中在Bonding工艺中，金属焊盘至关重要，但是目前金属焊盘普遍存在容易剥离、加工良率低等缺陷。
【申请内容】
本申请提供一种驱动背板、显示面板及驱动背板的制备方法，能够提高焊盘的稳定性，提高加工良率。
本申请提供的第一个技术方案为：提供一种驱动背板，所述驱动背板包括：基板；第一焊盘，设置在所述基板上，所述第一焊盘包括在远离所述基板的方向上依次层叠设置且形成电连接的第一焊盘层、第一粘结层以及第一焊料层，其中，所述第一粘结层用于粘结所述第一焊盘层以及所述第一焊料层，且所述第一粘结层的表面与所述第一焊料层的表面直接接触。
本申请提供的第二个技术方案为：提供一种显示面板，包括上述任一项的驱动背板以及焊接在所述第一焊盘上的电子元件。
本申请提供的第三个技术方案为：提供一种驱动背板的制备方法，所述制备方法包括：在基板上形成第一焊盘，其中，所述第一焊盘包括在远离所述基板的方向上依次层叠设置且形成电连接的第一焊盘层、第一粘结层以及第一焊料层，其中，所述第一粘结层用于粘结所述第一焊盘层以及所述第一焊料层，且所述第一粘结层的表面与所述第一焊料层的表面直接接触。
有益效果是：本申请设置第一粘结层粘结第一焊盘层以及第一焊料层，可以避免第一焊盘层与第一焊料层之间发生剥离，从而可以提高第一焊盘的良率，同时还设置第一粘结层的表面与第一焊料层的表面直接接触，也就是第一粘结层与第一焊料层之间不设置其他膜层，一方面可以保证第一粘结层与第一焊料层之间的粘结强度，另一方面可以避免增大第一焊盘的厚度，有利于驱动背板的小型化发展，特别是可以将驱动背板应用于小尺寸、集成度高的显示面板，例如Mirco-LED显示面板。
【附图说明】
图1是本申请驱动背板一实施方式的结构示意图；
图2是图1中第一焊盘层的结构示意图；
图3是图1驱动背板的制备方法的流程示意图；
图4是对应图3制备方法的制备过程图；
图5是一应用场景中步骤S110的具体制备过程图；
图6是另一应用场景中步骤S110的具体制备过程图；
图7是本申请显示面板一实施方式的结构示意图；
图8是图7中电子元件在一应用场景中的结构示意图；
图9是图7中电子元件在另一应用场景中的结构示意图；
图10是图8或者图9中第二焊盘层的结构示意图。
【具体实施方式】
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
需要说明的是，本申请中的术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、 产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
参阅图1，图1是本申请驱动背板一实施方式的结构示意图，该驱动背板1000包括基板1100以及设置在基板1100上的第一焊盘1200，其中基板1100上还设置有导电线路(图未示)，第一焊盘1200与导电线路电连接，后续将可以将各种电子元件焊接在第一焊盘1200上，从而使得电子元件与导电线路之间实现信号传输。
其中，基板1100起支撑作用，其具体可以是PCB基板、LTPS基板、CMOS基板、IGZO基板中的一种，在此不做限制。也就是说，驱动背板1000可以是PCB背板、LTPS背板、CMOS背板、IGZO背板中的一种。
同时设置在基板1100上的第一焊盘1200的数量可以是一个，也可以是多个，在此不做限制。
继续参阅图1，第一焊盘1200包括在远离基板1100的方向上依次层叠设置且形成电连接的第一焊盘层1210、第一粘结层1220以及第一焊料层1230，其中，第一粘结层1220用于粘结第一焊盘层1210以及第一焊料层1230，且第一粘结层1220的表面与第一焊料层1230的表面直接接触。
具体地，第一焊盘层1210设置在第一粘结层1220与基板1100之间，第一焊料层1230设置在第一粘结层1220背离第一焊盘层1210一侧，同时第一焊盘层1210、第一粘结层1220以及第一焊料层1230的材料均为导电材料，从而三者形成电连接。
其中，第一焊料层1230用于将电子元件焊接在第一焊盘1200上，从而后续在将电子元件焊接在第一焊盘1200上时，无需再使用额外的焊料，也就是说第一焊盘1200集成有焊料。在相关技术中，焊盘不集成有焊料，后续在将电子元件焊接在焊盘上时，首先在焊盘上形成焊料，然后再将电子元件放置在焊盘上，通过焊料将焊盘与电子元件焊接在一起，这种做法一方面繁琐，不利于提高加工效率，另一方面在焊盘上形成焊料时，容易将焊料形成在焊盘的外围，既可能造成焊盘之间发生短路，也有可能造成漏焊，而本申请将焊料集成在第一焊盘1200上，既可以提高焊接效率，也可以避免在焊接电子元件的过程中发生短路、漏焊的现象，从而可以降低焊接难度，提高焊接效率，保证焊接成功率。
同时第一粘结层1220粘结第一焊盘层1210以及第一焊料层1230，可以避免第一焊盘层1210与第一焊料层1230之间发生剥离，从而可以提高第一焊盘1200的良率，且本申请还设置第一粘结层1220的表面与第一焊料层1230的表面直接接触，也就是第一粘结层1220与第一焊料层1230之间不设置其他膜层，一方面可以保证第一粘结层1220与第一焊料层1230之间的粘结强度，另一方面可以避免增大第一焊盘1200的厚度，有利于驱动背板1000的小型化发展，特别是可以将驱动背板1000应用于小尺寸、集成度高的显示面板，例如Mirco-LED显示面板。
继续参阅图1，在本实施方式中，第一粘结层1220的表面与第一焊盘层1210的表面直接接触。
具体地，第一粘结层1220与第一焊盘层1210之间也不设置有其他膜层，第一粘结层1220直接粘结第一焊盘层1210与第一焊料层1230，可以进一步保证第一焊盘层1210与第一焊料层1230之间的粘结强度，避免两者剥离，且也可以进一步避免增大第一焊盘1200的厚度，有利于驱动背板1000的小型化发展。
需要说明的是，在其他实施方式中，也可以在第一粘结层1220与第一焊盘层1210之间设置其他膜层。
在本实施方式中，为了减少加工过程中所使用材料的种类，降低制备过程中材料切换的繁琐，设置第一粘结层1220与第一焊料层1230的材料相同。其中需要说明的是，此时虽然第一粘结层1220与第一焊料层1230的材料相同，但是因为不是在同一制程中同时完成，所以第一粘结层1220与第一焊料层1230依然为不同的膜层。
但是在其他实施方式中，第一粘结层1220与第一焊料层1230的材料也可以不同，在此不做限制。
在本实施方式中，第一粘结层1220可以是单层结构，也可以是多层结构，在此不做限制。
同时在本实施方式中，第一粘结层1220的材料包括锡(Sn)、铟(In)、银(Ag)中的至少一种。具体地，第一粘结层1220的材料包括锡、铟、银中的一种或者几种的组合。
在本实施方式中，第一粘结层1220的厚度范围为0.01微米～5微米，例如，第一粘结层1220的厚度为0.01微米、2微米、3微米、4微米或者5微米。
需要说明的是，第一粘结层1220的厚度、材料等均可以根据需求设定，本申请对第一粘结层1220的材料、厚度、具体结构等均不做任何限定。
在本实施方式中，第一焊料层1230可以是单层结构，也可以是多层结构，在此不做限制。
在本实施方式中，第一焊料层1230的材料包括铟(In)、锡(Sn)、金(Au)中的至少一种。具体地，第一焊料层1230的材料包括铟、锡、金中的一种或者几种的组合。
与第一粘结层1220相同，本申请对第一焊料层1230的材料、结构等也不做任何限定，只要保证第一粘结层1220的表面与第一焊料层1230的表面直接接触即可。
结合图1和图2，在本实施方式中，第一焊盘层1210包括依次层叠设置在基板1100上的第一粘结子层1211、第一阻挡子层1212以及第一浸润子层1213。
具体地，第一粘结子层1211用于将基板1100与设置在第一粘结子层1211上的其他膜层粘结在一起，保证基板1100与膜层的粘结强度。
第一阻挡子层1212设置在第一粘结子层1211上，第一阻挡子层1212起阻挡作用，避免第一阻挡子层1212上其他膜层中的材料扩散到基板1100中去而影响基板1100的性能。
第一浸润子层1213用于在焊接电子元件的过程中，与第一粘结层1220以及第一焊料层1230一起形成稳定的焊接结构，从而将电子元件焊接在第一焊盘1200上。
需要说明的是，在其他实施方式中，第一焊盘层1210可以不包括第一阻挡子层1212，或者可以不包括第一粘结子层1211，或者既不包括第一阻挡子层1212，也不包括第一粘结子层1211。也就是说，第一焊盘层1210可以只包括第一浸润子层1213，而是否包括第一阻挡子层1212以及第一粘结子层1211可以根据实际需求进行设置。
在本实施方式中，第一浸润子层1213的材料包括金、铜中的至少一种；和/或，第一粘结子层1211的材料包括钛(Ti)、铬(Cr)中的至少一种；和/或第一阻挡子层1212的材料包括镍(Ni)。
在一应用场景中，考虑到铜是一种廉价且易获得的材料，将第一浸润子层1213的材料设置为铜。
在其他实施方式中，第一粘结子层1211、第一阻挡子层1212以及第一浸润 子层1213的材料均可以根据实际需求进行设置，本申请不做任何限定。
参阅图3和图4，下面介绍上述驱动背板1000的制备方法，该方法包括：
S110：在基板1100上形成第一焊盘1200，其中，第一焊盘1200包括在远离基板1100的方向上依次层叠设置且形成电连接的第一焊盘层1210、第一粘结层1220以及第一焊料层1230，其中，第一粘结层1220用于粘结第一焊盘层1210以及第一焊料层1230，且第一粘结层1220的表面与第一焊料层1230的表面直接接触。
其中，采用上述方法制备的驱动背板1000的具体结构可参见上述内容，在此不再赘述。
结合图5，在一应用场景中，步骤S110具体包括：
S1101：在基板1100上依次形成层叠设置的第一导电层11以及第二导电层12。
具体地，在基板1100上形成整面的第一导电层11以及第二导电层12。
其中，形成第一导电层11以及第二导电层12的具体方式可以是电子束蒸镀、气相沉积等方式，在此不做限制。
其中，当第一焊盘层1210包括第一粘结子层1211以及第一浸润子层1213，且第一粘结子层1211的材料为钛，第一浸润子层1213的材料为铜时，此时第一导电层11包括依次设置在基板1100上的钛层以及铜层，同时当第一粘结层1220的材料为锡时，此时第二导电层12为锡层，或者当第一粘结层1220的材料为银时，此时第二导电层12为银层。
S1102：图案第一导电层11以及第二导电层12，以使剩余的第一导电层11形成第一焊盘层1210以及剩余的第二导电层12形成第一粘结层1220。
具体地，图案第一导电层11以及第二导电层12，以去除部分第一导电层11以及部分第二导电层12，从而剩余的第一导电层11为第一焊盘层1210，剩余的第二导电层12为第一粘结层1220。
可以理解的是，由于是对第一导电层11和第二导电层12一起进行图案，因此剩余的第一导电层11和第二导电层12的形状匹配。
其中，对图案的具体过程不做限制，例如可以采用光刻的方式进行图案。
S1103：形成覆盖裸露的基板1100以及第一粘结层1220的光刻胶层13。
具体地，在基板1100上旋涂光刻胶，从而形成覆盖裸露的基板1100以及第一粘结层1220的光刻胶层13。
S1104：图案光刻胶层13，以裸露出第一粘结层1220。
具体地，对光刻胶层13进行曝光、显影，裸露出第一粘结层1220，而继续保留基板1100上的光刻胶层13。
S1105：形成覆盖剩余的光刻胶层13以及第一粘结层1220的第三导电层14。
具体地，可以采用电子束蒸镀、气相沉积等方式形成第三导电层14。
其中，当第一焊料层1230的材料为锡时，此时第三导电层14为锡层。
S1106：去除剩余的光刻胶层13以及光刻胶层13上的第三导电层14，以使剩余的第三导电层14形成第一焊料层1230。
具体地，将剩余的光刻胶层13与基板1100剥离，此时随着光刻胶层13与基板1100的剥离，光刻胶层13上的第三导电层14也随之剥离，从而只剩下第一粘结层1220上的第三导电层14，该剩余的第三导电层14也就形成了第一焊料层1230。
在上述过程中，由于第一粘结层1220的存在，因此在步骤S1106剥离光刻胶层13的过程，可以避免第一粘结层1220上的第三导电层14被剥离，从而可以提高加工良率，保证第一焊盘层1210与第一焊料层1230之间的粘结强度。
结合图6，在另一应用场景中，步骤S110具体包括：
S1107：在基板1100上依次形成层叠设置的第一导电层11、第二导电层12以及第三导电层14。
具体地，在基板1100上形成整面的第一导电层11、第二导电层12以及第三导电层14。
S1108：图案第一导电层11、第二导电层12以及第三导电层14，以使剩余的第一导电层11、第二导电层12以及第三导电层14分别形成第一焊盘层1210、第一粘结层1220以及第一焊料层1230。
具体地，图案第一导电层11、第二导电层12以及第三导电层14，以去除部分第一导电层11、部分第二导电层12以及部分第三导电层14，从而剩余的第一导电层11为第一焊盘层1210，剩余的第二导电层12为第一粘结层1220，剩余的第三导电层14为第一焊料层1230。
其中，对图案的具体过程不做限制，例如可以采用光刻的方式进行图案。
参阅图7，图7是本申请显示面板一实施方式的结构示意图，该显示面板3000包括上述的驱动背板1000以及焊接在第一焊盘1200上的电子元件2000。
结合图8，电子元件2000包括电子元件本体2100以及设置在电子元件本体 2100上的第二焊盘2200，第二焊盘2200用于实现电子元件本体2100与外界的信号通信。
在一应用场景中，如图8所示，第二焊盘2200包括电连接的第二焊盘层2210以及第二焊料层2220，第二焊盘层2210、第二焊料层2220依次层叠设置在电子元件本体2100上，且电子元件2000通过第二焊料层2220焊接在第一焊盘1200上。
具体地，在组装过程中，首先将电子元件2000放置在驱动背板1000上以使第一焊料层1230与第二焊料层2220接触，然后在焊接过程中，第一焊盘1200和第二焊盘2200借助第一焊料层1230、第二焊料层2220焊接在一起。
且在焊接后，第一焊盘1200与第二焊盘2200可以焊接在一起而形成位于基板1100与电子元件本体2100之间的连接结构A，该连接结构A是合金结构或者金属间化合物结构，可以理解的是，通过连接结构A，可以保证电子元件本体2100与基板1100之间的稳定电连接。
在本实施方式中，与第一焊盘1200类似，设置第二焊盘2200集成有焊料，可以降低焊接难度，提高焊接效率，保证焊接成功率。
需要说明的是，在其他实施方式中，第二焊盘2200也可以不包括第二焊料层2220。
在本实施方式中，为了减少加工过程中所使用材料的种类，降低制备过程中材料切换的繁琐度，设置第一焊料层1230与第二焊料层2220的材料相同。当然在其他实施方式中，第一焊料层1230与第二焊料层2220的材料也可以不同，在此不做限制。
在另一应用场景中，参阅图9，为了保证第二焊盘层2210与第二焊料层2220之间的粘结强度，避免两者剥离，第二焊盘2200进一步包括第二粘结层2230，第二焊盘层2210、第二粘结层2230以及第二焊料层2220之间形成电连接。
其中，第二粘结层2230的材料与第一粘结层1220的材料可以相同，也可以不同，在此不做限制。
其中，第二粘结层2230的厚度与第一粘结层1220的厚度可以相同，也可以不同，在此不做限制。
其中，为了实现显示面板3000的小型化、高集成度，第二粘结层2230的表面与第二焊盘层2210、第二焊料层2220中至少一个的表面直接接触。
也就是说，可以是第二粘结层2230与第二焊盘层2210直接接触，而第二 粘结层2230与第二焊料层2220之间设置有其他膜层，也可以是第二粘结层2230与第二焊料层2220直接接触，而在第二粘结层2230与第二焊盘层2210之间设置有其他膜层，还可以是第二粘结层2230均与第二焊盘层2210、第二焊料层2220直接接触，第二焊盘层2210与第二焊料层2220之间此时只有第二粘结层2230。
参阅图10，第二焊盘层2210包括依次层叠设置在电子元件本体2100上的第二粘结子层2211、第二阻挡子层2212以及第二浸润子层2213。
具体地，第二粘结子层2211用于将电子元件本体2100与设置在第二粘结子层2211上的其他膜层粘结在一起，保证电子元件本体2100与膜层的粘结强度。
第二阻挡子层2212设置在第二粘结子层2211上，第二阻挡子层2212起阻挡作用，避免第二阻挡子层2212上其他膜层中的材料扩散到电子元件本体2100中去，影响电子元件2000的正常性能。
第二浸润子层2213用于在焊接过程中，与第二粘结层2230以及第二焊料层2220一起形成稳定的焊接结构。
需要说明的是，在其他实施方式中，第二焊盘层2210可以不包括第二阻挡子层2212，或者也可以不包括第二粘结子层2211，或者既不包括第二阻挡子层2212，也不包括第二粘结子层2211。也就是说，第二焊盘层2210可以只包括第二浸润子层2213。
其中，第二浸润子层2213的材料包括金、铜中的至少一种，和/或，第二粘结子层2211的材料包括钛、铬中的至少一种，和/或，第二阻挡子层2212的材料包括镍。
其中，第二浸润子层2213与第一浸润子层1213的结构可以相同，也可以不同；第二阻挡子层2212与第一阻挡子层1212的结构可以相同，也可以不同；第二粘结子层2211与第一粘结子层1211的结构可以相同，也可以不同，在此均不做限制。
在一应用场景中，考虑到铜是一种廉价且易获得的材料，将第二浸润子层2213的材料设置为铜。
其中，第二焊盘层2210与第一焊盘层1210的结构可以相同，也可以不同，具体可以根据实际需求设置。
其中，第二焊盘2200与第一焊盘1200的结构可以相同，也可以不同，具 体可以根据实际需求设置。
在本实施方式中，显示面板3000为Mirco-LED显示面板，电子元件2000为微发光元件，其中，微发光元件的类型可以是Mirco-LED，也可以是Mini-LED。
当微发光元件是Mirco-LED时，在制备过程中可以通过激光转移或者印章转移方式将微发光元件转移到驱动背板1000上，当微发光元件是Mini-LED时，可以通过单点、激光转移、针刺转移等方式将微发光元件转移到驱动背板1000上。
其中，当微发光元件是R-LED(发出红光)时，其具体可以是AlGaInP基LED(铝镓铟磷基LED)，当微发光元件是G-LED(发出绿光)或者B-LED(发出蓝光)时，其具体可以是氮化镓基LED。
在其他实施方式中，显示面板3000也可以是LCD(Liquid Crystal Display，液晶显示器)或者OLED(Organic Light-Emitting Diode，有机发光二极管)等其他类型的显示面板，在此不做限制。
同时，本申请的驱动背板1000不仅仅可以应用于显示面板，其可以应用于任何一种类型的电子设备，例如扬声器等，在此不做限制。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (20)

  1. 一种驱动背板，所述驱动背板包括：
    基板；
    第一焊盘，设置在所述基板上，所述第一焊盘包括在远离所述基板的方向上依次层叠设置且形成电连接的第一焊盘层、第一粘结层以及第一焊料层，其中，所述第一粘结层用于粘结所述第一焊盘层以及所述第一焊料层，且所述第一粘结层的表面与所述第一焊料层的表面直接接触。
  2. 根据权利要求1所述的驱动背板，其中，所述第一粘结层的表面与所述第一焊盘层的表面直接接触。
  3. 根据权利要求1所述的驱动背板，其中，所述第一粘结层与所述第一焊料层的材料相同。
  4. 根据权利要求1所述的驱动背板，其中，所述第一粘结层的材料包括锡、铟、银中的至少一种；和/或，所述第一焊料层的材料包括铟、锡、金中的至少一种。
  5. 根据权利要求1所述的驱动背板，其中，所述第一粘结层的厚度范围为0.01微米～5微米。
  6. 根据权利要求1所述的驱动背板，其中，所述第一焊盘层包括设置在所述基板上的第一浸润子层。
  7. 根据权利要求6所述的驱动背板，其中，所述第一浸润子层的材料包括金、铜中的至少一种。
  8. 根据权利要求6所述的驱动背板，其中，所述第一焊盘层进一步包括设置在所述第一浸润子层与所述基板之间的第一粘结子层以及第一阻挡子层，其中，在远离所述基板的方向上，所述第一粘结子层、所述第一阻挡子层以及所述第一浸润子层依次层叠设置。
  9. 根据权利要求8所述的驱动背板，其中，所述第一粘结子层的材料包括钛、铬中的至少一种；和/或，所述第一阻挡子层的材料包括镍。
  10. 一种显示面板，包括如权利要求1至9任一项所述的驱动背板以及焊接在所述第一焊盘上的电子元件。
  11. 根据权利要求10所述的显示面板，其中，所述电子元件包括：
    电子元件本体；
    第二焊盘，设置在所述电子元件本体上，所述第二焊盘包括设置在所述电子元件本体上的第二焊盘层，所述电子元件通过所述第二焊盘层焊接在所述第一焊盘上。
  12. 根据权利要求11所述的显示面板，其中，所述第二焊盘进一步包括设置在所述第二焊盘层上的第二焊料层。
  13. 根据权利要求12所述的显示面板，其中，所述第一焊料层与所述第二焊料层的材料相同。
  14. 根据权利要求11所述的显示面板，其中，
    所述第二焊盘层包括设置在所述电子元件本体上的第二浸润子层。
  15. 根据权利要求14所述的显示面板，其中，所述第二焊盘层进一步包括设置在所述第二浸润子层与所述电子元件本体之间的第二粘结子层以及第二阻挡子层，其中，在远离所述电子元件本体的方向上，所述第二粘结子层、所述第二阻挡子层以及所述第二浸润子层依次层叠设置。
  16. 根据权利要求12所述的显示面板，其中，
    所述第二焊盘进一步包括设置在所述第二焊盘层以及所述第二焊料层之间的第二粘结层，所述第二焊盘层、所述第二粘结层以及所述第二焊料层之间形成电连接，且所述第二粘结层的表面与所述第二焊盘层、所述第二焊料层中至少一个的表面直接接触。
  17. 根据权利要求10所述的显示面板，其中，所述显示面板为Mirco-LED显示面板，所述电子元件为微发光元件。
  18. 一种驱动背板的制备方法，所述方法包括：
    在基板上形成第一焊盘，其中，所述第一焊盘包括在远离所述基板的方向上依次层叠设置且形成电连接的第一焊盘层、第一粘结层以及第一焊料层，其中，所述第一粘结层用于粘结所述第一焊盘层以及所述第一焊料层，且所述第一粘结层的表面与所述第一焊料层的表面直接接触。
  19. 根据权利要求18所述的方法，其中，所述在基板上形成第一焊盘的步骤，包括：
    在基板上依次形成层叠设置的第一导电层以及第二导电层；
    图案所述第一导电层以及所述第二导电层，以使剩余的所述第一导电层形成所述第一焊盘层以及剩余的所述第二导电层形成所述第一粘结层；
    形成覆盖裸露的所述基板以及所述第一粘结层的光刻胶层；
    图案所述光刻胶层，以裸露出所述第一粘结层；
    形成覆盖剩余的所述光刻胶层以及所述第一粘结层的第三导电层；
    去除剩余的所述光刻胶层以及所述光刻胶层上的所述第三导电层，以使剩余的所述第三导电层形成所述第一焊料层。
  20. 根据权利要求18所述的方法，其中，所述在基板上形成第一焊盘的步骤，包括：
    在所述基板上依次形成层叠设置的第一导电层、第二导电层以及第三导电层；
    图案所述第一导电层、所述第二导电层以及所述第三导电层，以使剩余的所述第一导电层、所述第二导电层以及所述第三导电层分别形成所述第一焊盘层、所述第一粘结层以及所述第一焊料层。
PCT/CN2023/125738 2022-11-28 2023-10-20 驱动背板、显示面板及驱动背板的制备方法 WO2024114165A1 (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN202211505096.8 2022-11-28
CN202211505096.8A CN118136766A (zh) 2022-11-28 2022-11-28 驱动背板、显示面板及驱动背板的制备方法
CN202223167498.X 2022-11-28
CN202223167498.XU CN219778912U (zh) 2022-11-28 2022-11-28 驱动背板以及显示面板

Publications (1)

Publication Number Publication Date
WO2024114165A1 true WO2024114165A1 (zh) 2024-06-06

Family

ID=91228344

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2023/125738 WO2024114165A1 (zh) 2022-11-28 2023-10-20 驱动背板、显示面板及驱动背板的制备方法

Country Status (2)

Country Link
TW (1) TW202410441A (zh)
WO (1) WO2024114165A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1998074A (zh) * 2004-06-17 2007-07-11 德克萨斯仪器股份有限公司 具有利用电镀接触焊盘的衬底的半导体组件
CN101150163A (zh) * 2007-11-09 2008-03-26 哈尔滨工业大学 Led芯片与热沉直接封装的散热组件及其制造设备和方法
CN101159304A (zh) * 2007-11-20 2008-04-09 哈尔滨工业大学 单束激光辅助led芯片与热沉直接钎焊的方法
CN101304064A (zh) * 2008-07-11 2008-11-12 哈尔滨工业大学 采用激光在热沉背部加热的led芯片与热沉键合方法
KR20120122637A (ko) * 2011-04-29 2012-11-07 에스케이하이닉스 주식회사 기판, 플립칩 패키지 및 그 제조방법
CN111916550A (zh) * 2019-05-09 2020-11-10 群创光电股份有限公司 电子装置
CN219778912U (zh) * 2022-11-28 2023-09-29 成都辰显光电有限公司 驱动背板以及显示面板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1998074A (zh) * 2004-06-17 2007-07-11 德克萨斯仪器股份有限公司 具有利用电镀接触焊盘的衬底的半导体组件
CN101150163A (zh) * 2007-11-09 2008-03-26 哈尔滨工业大学 Led芯片与热沉直接封装的散热组件及其制造设备和方法
CN101159304A (zh) * 2007-11-20 2008-04-09 哈尔滨工业大学 单束激光辅助led芯片与热沉直接钎焊的方法
CN101304064A (zh) * 2008-07-11 2008-11-12 哈尔滨工业大学 采用激光在热沉背部加热的led芯片与热沉键合方法
KR20120122637A (ko) * 2011-04-29 2012-11-07 에스케이하이닉스 주식회사 기판, 플립칩 패키지 및 그 제조방법
CN111916550A (zh) * 2019-05-09 2020-11-10 群创光电股份有限公司 电子装置
CN219778912U (zh) * 2022-11-28 2023-09-29 成都辰显光电有限公司 驱动背板以及显示面板

Also Published As

Publication number Publication date
TW202410441A (zh) 2024-03-01

Similar Documents

Publication Publication Date Title
JPS629642A (ja) 半導体装置の製造方法
CN219778912U (zh) 驱动背板以及显示面板
JPH10173003A (ja) 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
WO2021203501A1 (zh) 阵列基板的制造方法、阵列基板和显示装置
WO2022007074A1 (zh) 一种显示面板及其制备方法、显示装置
WO2021217607A1 (zh) 一种键合方法、显示背板及显示背板制造系统
CN211604089U (zh) 一种绑定结构及电子设备
WO2024114165A1 (zh) 驱动背板、显示面板及驱动背板的制备方法
JP3998878B2 (ja) 半導体装置、半導体装置の製造方法、およびパッケージの製造方法
TWI246733B (en) Fabrication method of under bump metallurgy structure
CN114156395A (zh) 阵列基板及其制备方法、显示面板和背光模组
CN118136766A (zh) 驱动背板、显示面板及驱动背板的制备方法
WO2022048538A1 (zh) 阵列基板及其制备方法、显示面板和背光模组
WO2022155971A1 (zh) 一种显示基板、其制备方法及显示装置
CN113451490B (zh) 一种键合方法、显示背板及显示背板制造系统
CN115036275A (zh) 一种显示面板的制备方法及显示面板
US11271021B2 (en) Fabrication method of array substrate with greater adhesion between conductive layer and connection member
KR20010064618A (ko) 레이저를 이용한 유리 기판에서의 회로 소자 접합 및 탈착방법
WO2024113143A1 (zh) 显示基板和显示装置
WO2023230977A1 (zh) 布线基板及其制造方法、发光基板及显示装置
TWI734963B (zh) 顯示面板及其製造方法
KR100385289B1 (ko) 투과 가열에 의한 회로소자의 유리기판상 접합 및 탈착 방법과 그것을 위한 접합 패드
WO2021120932A1 (zh) 导电电极及其制备方法和电子设备
WO2023040454A1 (zh) 堆叠封装结构及其封装方法和移动终端设备
US20230032729A1 (en) Display panel and method for making the same