WO2024090289A1 - 半導体装置、ｄｃ／ｄｃコンバータ、車両及びモータ駆動回路 - Google Patents

半導体装置、ｄｃ／ｄｃコンバータ、車両及びモータ駆動回路 Download PDF

Info

Publication number
WO2024090289A1
WO2024090289A1 PCT/JP2023/037545 JP2023037545W WO2024090289A1 WO 2024090289 A1 WO2024090289 A1 WO 2024090289A1 JP 2023037545 W JP2023037545 W JP 2023037545W WO 2024090289 A1 WO2024090289 A1 WO 2024090289A1
Authority
WO
WIPO (PCT)
Prior art keywords
external connection
switching element
connection terminal
semiconductor device
terminal
Prior art date
Application number
PCT/JP2023/037545
Other languages
English (en)
French (fr)
Inventor
優 酒井
直史 赤穂
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Publication of WO2024090289A1 publication Critical patent/WO2024090289A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Definitions

  • the present invention relates to a semiconductor device, and to a DC/DC converter, a vehicle, and a motor drive circuit that use the semiconductor device.
  • semiconductor devices have been used that have a resin-sealed package that is rectangular in plan view, with multiple external terminals exposed from each side of the bottom surface of the package (see, for example, Patent Document 1).
  • the mounting area is smaller than when using a semiconductor device with leads protruding from the package.
  • the present disclosure provides a semiconductor device having a package, a first switching element and a second switching element disposed within the package, a control circuit configured to be able to control the on/off of each of the first switching element and the second switching element, a first external connection terminal exposed to the outside at the edge of the bottom surface of the package and electrically connected to a first terminal of the first switching element, a second external connection terminal exposed to the outside inside the edge of the bottom surface of the package and electrically connected to a second terminal of the first switching element, a third external connection terminal exposed to the outside at the edge of the bottom surface of the package, electrically connected to the first terminal of the second switching element and insulated from the second external connection terminal, and a fourth external connection terminal exposed to the outside at the edge of the bottom surface of the package and electrically connected to the second terminal of the second switching element.
  • This disclosure makes it possible to provide a semiconductor device that can further reduce the mounting area.
  • FIG. 1 is a schematic circuit diagram of a DC/DC converter.
  • FIG. 2 is a perspective view of the semiconductor device as seen from below.
  • FIG. 3 is a bottom view of the semiconductor device.
  • FIG. 4 is a perspective view of a circuit board on which a semiconductor device is mounted.
  • FIG. 5 is a plan view of the package.
  • FIG. 6 is a side view of the package.
  • FIG. 7 is a bottom view showing the arrangement of conductive members used in the package.
  • FIG. 8 is a timing chart showing the operation of the DC/DC converter shown in FIG.
  • FIG. 9 is a timing chart showing the operation of a DC/DC converter to which a second externally connected element is not connected.
  • FIG. 10 is a schematic circuit diagram of a DC/DC converter using the semiconductor device of the first modification.
  • FIG. 10 is a schematic circuit diagram of a DC/DC converter using the semiconductor device of the first modification.
  • FIG. 11 is a schematic circuit diagram of a DC/DC converter using the semiconductor device of the second modification.
  • FIG. 12 is a schematic circuit diagram of a DC/DC converter according to a third modified example.
  • FIG. 13 is a schematic circuit diagram of a motor drive circuit using a semiconductor device according to the fourth modification.
  • FIG. 14 is a bottom view of the package Pg of the semiconductor device according to the fourth modified example.
  • FIG. 15 is an external view (front) of a vehicle on which a light emitting device is mounted.
  • FIG. 16 is an external view (rear view) of a vehicle on which a light emitting device is mounted.
  • FIG. 17 is an external view of the LED headlight module.
  • FIG. 18 is an external view of the LED turn lamp module.
  • FIG. 19 is an external view of the LED rear lamp module.
  • a MOS Metal Oxide Semiconductor field effect transistor
  • a MOS field effect transistor refers to a transistor whose gate structure is made up of at least three layers: a layer made of a conductor or a semiconductor such as polysilicon with a low resistance value, an insulating layer, and a P-channel, N-channel, or intrinsic semiconductor layer.
  • the gate structure of a MOS field effect transistor is not limited to a three-layer structure of metal, oxide, and semiconductor.
  • connection includes the case where they are “electrically connected.”
  • Fig. 1 is a schematic circuit diagram of a DC/DC converter A.
  • the DC/DC converter A shown in Fig. 1 is a step-down DC/DC converter that generates a DC output voltage VOUT by stepping down a DC input voltage VIN and supplies the DC output voltage VOUT to a load Z.
  • the DC/DC converter A has a semiconductor device 100, an inductor L1, and a capacitor C1.
  • the inductor L1 and the capacitor C1 are externally connected to the semiconductor device 100.
  • ⁇ Semiconductor device 100> 2 is a perspective view seen from below of the semiconductor device 100.
  • the semiconductor device 100 is an IC (Integrated Circuit) having an internal electric circuit and integrating a plurality of electronic elements.
  • the semiconductor device 100 has a first switching element 1, a second switching element 2, and a control circuit 3.
  • the first switching element 1 here is a p-channel MOS transistor.
  • the second switching element 2 here is an n-channel MOS transistor.
  • the semiconductor device 100 has a first external connection terminal SW1, a second external connection terminal SW2, a third external connection terminal SW3, and a fourth external connection terminal SW4 to establish electrical connection with the outside.
  • the first external connection terminal SW1, the second external connection terminal SW2, the third external connection terminal SW3, and the fourth external connection terminal SW4 are themselves conductive.
  • the first terminal, or source, of the first switching element 1 is connected to the first external connection terminal SW1 within the semiconductor device 100.
  • the second terminal, or drain, of the first switching element 1 is connected to the second external connection terminal SW2 within the semiconductor device 100.
  • the drain which is the first terminal of the second switching element 2 is connected to the third external connection terminal SW3 within the semiconductor device 100.
  • the source which is the second terminal of the second switching element 2, is connected to the fourth external connection terminal SW4 within the semiconductor device 100.
  • the first external connection terminal SW1 of the semiconductor device 100 is a terminal to which the input voltage VIN is supplied.
  • the input voltage VIN is supplied to the source, which is the first terminal, of the first switching element 1 via the first external connection terminal SW1.
  • the first end of the inductor L1 is connected to both the second external connection terminal SW2 and the third external connection terminal SW3.
  • the second external connection terminal SW2 and the third external connection terminal SW3 are connected at an external connection point P1.
  • the connection point P1 is then connected to the first end of the inductor L1.
  • the second end of the inductor L1 and the first end of the capacitor C1 are then connected to the load Z.
  • the second end of the capacitor C1 is connected to the ground potential GND.
  • the drain which is the second terminal of the first switching element 1 of the semiconductor device 100, is connected to the first end of the inductor L1 via the second external connection terminal SW2.
  • the drain which is the first terminal of the second switching element 2 of the semiconductor device 100, is connected to the first end of the inductor L1 via the third external connection terminal SW3.
  • the fourth external connection terminal SW4 of the semiconductor device 100 is connected to the ground potential GND.
  • the source which is the second terminal of the second switching element 2, is connected to the ground potential GND via the fourth external connection terminal SW4.
  • the control circuit 3 supplies a first drive signal G1 that controls the ON/OFF of the first switching element 1 to the gate of the first switching element 1 using PWM (Pulse Width Modulation) control.
  • the control circuit 3 also supplies a second drive signal G2 that controls the ON/OFF of the second switching element 2 to the gate of the second switching element 2.
  • the first switching element 1 is OFF when the first drive signal G1 is at a high level, and ON when the first drive signal G1 is at a low level.
  • the second switching element 2 is ON when the second drive signal G2 is at a high level, and OFF when the second drive signal G2 is at a low level.
  • Fig. 2 is a perspective view of the semiconductor device 100 as viewed from below.
  • Fig. 3 is a bottom view of the semiconductor device 100.
  • Fig. 4 is a perspective view of a circuit board Bd on which the semiconductor device 100 is mounted.
  • the semiconductor device 100 has an insulating package Pg.
  • the package Pg is made of an insulating material, for example, resin.
  • the package Pg has a rectangular parallelepiped shape.
  • the first external connection terminal SW1, the third external connection terminal SW3, and the fourth external connection terminal SW4 are disposed on the edge of the bottom surface Pg1 of the package Pg and exposed downward.
  • the second external connection terminal SW2 is exposed downward from inside the edge of the bottom surface Pg1 of the package Pg.
  • the first external connection terminal SW1 and the fourth external connection terminal SW4 are arranged in pairs, one on each of the long sides of the bottom surface Pg1 (the left and right sides in Figure 2). Both of the pair of first external connection terminals SW1 are connected to the same terminal of the same element, in this case the source of the first switching element 1.
  • either one of the first external connection terminals SW1 may be configured to be able to input the input voltage VIN, for example, connected to the pattern wiring Pt to which the input voltage VIN is supplied, or both may be connected. By configuring in this way, it is possible to increase the versatility of the semiconductor device 100 for the pattern wiring Pt.
  • the pair of fourth external connection terminals SW4 are both connected to the sources of the second switching element 2. As with the first external connection terminal SW1, the fourth external connection terminals SW4 may be configured so that both are connected to the ground potential GND, or so that only one of them is connected.
  • three third external connection terminals SW3 are provided on the short side (top side in FIG. 2) of the bottom surface Pg1 of the package Pg. All of the third external connection terminals SW3 are connected to the drain of the second switching element 2. All of the third external connection terminals SW3 may be connected to the pattern wiring Pt so as to be connected to the first end of the inductor L1, or at least one of them may be connected to the pattern wiring Pt.
  • Connection terminals SWX other than the first external connection terminal SW1, the second external connection terminal SW2, the third external connection terminal SW3, and the fourth external connection terminal SW4 may be arranged on the bottom surface Pg1 of the package Pg of the semiconductor device 100 (see Figures 2, 3, 4, etc.).
  • a portion of the first external connection terminal SW1, the third external connection terminal SW3, and the fourth external connection terminal SW4 are also exposed on the side surface of the package Pg.
  • the second external connection terminal SW2 is arranged in a portion of the bottom surface Pg1 of the package Pg that is inside the edge portion where no connection terminals are arranged.
  • the length of the edge portion is short even if the terminals are arranged so that the distance W between adjacent external connection terminals is equal to or greater than the minimum length. In other words, the mounting area of the semiconductor device 100 can be kept small.
  • Fig. 5 is a plan view of the package Pg.
  • Fig. 6 is a side view of the package Pg.
  • Fig. 7 is a bottom view showing the arrangement of conductive members 300 used in the package Pg. Note that Figs. 5 and 6 show the package Pg in a state seen through the sealing resin 500.
  • the horizontal direction in FIG. 5 is defined as the X direction, and the vertical direction as the Y direction.
  • the left side of the X direction will be described as one side, and the right side as the other side.
  • the X direction and the Y direction are perpendicular directions.
  • the direction perpendicular to the X direction and the Y direction is defined as the Z direction.
  • the Z direction is the thickness direction of package Pg.
  • the package Pg has a conductive member 300 and a semiconductor chip 400.
  • the semiconductor chip 400 has a configuration in which the main parts of the circuit shown in FIG. 1, that is, the first switching element 1, the second switching element 2, and the control circuit 3, are integrated into a chip.
  • the conductive member 300 is made of, for example, copper or a copper alloy, and is conductive. As shown in FIG. 5 and FIG. 7, the conductive member 300 has a plurality of first leads 31, a plurality of second leads 32, a third lead 33, and a plurality of pairs of fourth leads 34.
  • the semiconductor chip 400 is electrically joined to the first lead 31, the second lead 32, the third lead 33, and the fourth lead 34 of the conductive member 300 by flip-chip bonding, and is supported by these.
  • the upper surface of the conductive member 300 and the semiconductor chip 400 are covered with a sealing resin 500, and the semiconductor chip 400 and the conductive member 300 are connected via columnar electrodes 41 extending in the Z direction (see FIG. 7).
  • the conductive member 300 here has three first leads 31.
  • Each first lead 31 is configured to extend in the Y direction.
  • the three first leads 31 respectively constitute a first terminal 31a, a second terminal 31b, and a third terminal 31c, and are arranged in the order of the first terminal 31a, the second terminal 31b, and the third terminal 31c from one side to the other side in the X direction.
  • the upper surfaces of the first terminal 31a and the third terminal 31c are entirely formed on the same plane. Furthermore, at both ends of the first terminal 31a and the third terminal 31c in the Y direction, thick portions 311a and 311c are formed that bulge downward from the center portion.
  • the center of the first terminal 31a and the third terminal 31c are covered by the package Pg.
  • the thick portions 311a, 311c of the first terminal 31a and the third terminal 31c are exposed from the bottom surface Pg1 and the side surface of the package Pg. That is, the thick portion 311a of the first terminal 31a in the Y direction constitutes the first external connection terminal SW1.
  • the thick portion 311c of the third terminal 31c in the Y direction constitutes the fourth external connection terminal SW4.
  • the first terminal 31a and the semiconductor chip 400, and the third terminal 31c and the semiconductor chip 400 are connected via a plurality of electrodes 41 (here, 10 each). However, this is not limited to this, and any number that can reliably connect may be used.
  • the upper surface of the second terminal 31b is entirely formed on the same plane.
  • the second terminal 31b has a thick portion 311b in the center in the Y direction that bulges downward from both ends.
  • both ends of the second terminal 31b in the Y direction are covered by the package Pg, and the thick portion 311b is exposed from the bottom surface Pg1 of the package Pg.
  • the thick portion 311b of the second terminal 31b forms the second external connection terminal SW2.
  • the second terminal 31b and the semiconductor chip 400 are connected via multiple (here, nine) electrodes 41. However, this is not limited to this, and any number that ensures a reliable connection may be used.
  • the conductive member 300 has three second leads 32. All surfaces of each second lead 32 form the same plane.
  • Each second lead 32 is arranged side by side in the Y direction on one side of the first lead 31 in the X direction.
  • the second leads 32 extend from one side of the conductive member 300 in the X direction to the other side.
  • a thick portion 321 that bulges downward is formed at the end on one side of the X direction of each second lead 32.
  • the thick portion 321 of the second lead 32 is exposed from the bottom surface Pg1 of the package Pg.
  • the thick portion 321 of the second lead 32 forms part of the connection terminal SWX.
  • the second lead 32 is configured in a bent shape, but this shape is for connecting to the control circuit 3 of the semiconductor chip 400, and depending on the location of connection, it may be configured in a non-bent shape.
  • the third lead 33 is provided on the other side in the X direction from the first lead 31.
  • the upper surface of the third lead 33 is entirely formed in the same plane.
  • the end of the third lead 33 on the other side in the X direction has multiple (here, three) thick portions 331 that bulge downward.
  • the thick portion 331 of the third lead 33 is exposed from the bottom surface Pg1 of the package Pg.
  • the thick portion 331 of the third lead 33 constitutes part of the third external connection terminal SW3.
  • the number of thick portions 331 of the third lead 33 is not limited to three, and may be any number that matches the number of third external connection terminals SW3 required for the package Pg.
  • the second terminal 31b and the semiconductor chip 400 are connected via multiple (here, seven) electrodes 41. However, this is not limited to this, and any number that ensures a reliable connection may be used.
  • the conductive member 300 has two pairs of fourth leads 24.
  • the two pairs of fourth leads 24 are arranged between the first lead 31 and the second lead 32 in the X direction.
  • the fourth leads 24 of each pair extend in a direction approaching each other in the Y direction from positions separated in the Y direction, and are configured so as not to be connected to each other.
  • the fourth leads 24 adjacent in the X direction are also configured so as not to be connected.
  • the fourth leads 24 are configured so as not to come into contact with the first lead 31 and the second lead 32.
  • a thick portion 241 that bulges downward is formed at the end of the paired fourth lead 24 opposite the other fourth lead 24 in the Y direction.
  • the thick portion 241 of the fourth lead 24 is exposed from the bottom surface Pg1 of the package Pg.
  • the thick portion 241 of the fourth lead 24 forms part of the connection terminal SWX.
  • the fourth lead 24 is formed in a bent shape, but this shape is for connecting to the control circuit 3 of the semiconductor chip 400, and depending on the location of connection, it may be formed in a non-bent shape.
  • the semiconductor chip 400 has an element body 30 and a control circuit 3.
  • the element body 30 is a member that forms the main part of the semiconductor chip 400, and includes a first switching element 1 and a second switching element 2.
  • one end of the electrode 41 is arranged so as to connect to each of the first switching element, the second switching element 2, and the control circuit 3.
  • the other end of the electrode 41 connects to any one of the first lead 31, the second lead 32, the third lead 33, and the fourth lead 24 of the conductive member 300.
  • the source of the first switching element 1 is connected to the first terminal 31a of the first lead 31 via the electrode 41.
  • the drain of the first switching element 1 is connected to the second terminal 31b of the first lead 31 via the electrode 41.
  • the drain of the second switching element 2 is connected to the third lead 33 via the electrode 41.
  • the source of the second switching element 2 is connected to the third terminal 31c of the first lead 31 via the electrode 41.
  • the control circuit 3 is also connected to the second lead 32 and the fourth lead 24 via the electrode 41.
  • the second lead 32 and the fourth lead 24 serve as terminals for supplying power to drive the connection circuit 3 and a signal for driving it.
  • the fourth lead 24 may be supplied with a driving voltage and connected to a ground potential.
  • the second lead 32 may also be configured to be supplied with a signal for driving it.
  • the conductive member 300 and the semiconductor chip 400 are covered with the sealing resin 500.
  • a portion of each lead is exposed from the bottom surface Pg1 of the package Pg.
  • Fig. 8 is a timing chart showing the operation of the DC/DC converter A shown in Fig. 1.
  • Fig. 8 shows the voltage V1 at the first end of the inductor L1, the current IL flowing through the inductor L1, the first drive signal G1, the second drive signal G2, the first switching element 1, and the second switching element 2.
  • the DC/DC converter A is a synchronous rectification type switching power supply device in which the first switching element 1 and the second switching element 2 operate in synchronization with each other to rectify the input voltage.
  • the first switching element 1 when the first drive signal G1 is pulled down to a LOW level, the first switching element 1 is controlled to be ON.
  • the second drive signal G2 When the first drive signal G1 is at a LOW level, the second drive signal G2 is also at a LOW level.
  • the second switching element 2 is controlled to be OFF at the same timing.
  • the first switching element 1 is turned ON, the voltage V1 at the first end of the inductor L1 becomes the input voltage VIN. As a result, the current IL flowing through the inductor L1 increases.
  • the first switching element 1 When the first drive signal G1 is pulled up to a high level, the first switching element 1 is controlled to be turned OFF. When the first drive signal G1 is pulled up to a high level, the second drive signal G2 is also pulled up to a high level. As a result, the second switching element 2 is controlled to be turned ON at the same timing.
  • Capacitor C1 is charged when current IL increases, and discharged when current IL decreases. This smooths the voltage applied to load Z. In other words, a smoothed voltage, that is, a voltage that is constant or falls within a certain range, is supplied to load Z.
  • the first switching element 1 and the second switching element 2 are complementarily turned ON/OFF to convert the input voltage VIN (here, stepping it down to a constant voltage) and supply it to the load Z.
  • VIN input voltage
  • “complementary” refers to a state in which the first switching element 1 and the second switching element 2 alternate between ON/OFF. To explain further, this does not only mean a complete switch, but may also include a case in which the first switching element 1 and the second switching element 2 are both OFF, for example.
  • Figure 9 is a timing chart showing the operation of the DC/DC converter A when the second external connection terminal SW2 is not connected.
  • the first drive signal G1 and the second drive signal G2 are the same as those in the timing chart shown in FIG. 8. In other words, the first drive signal G1 and the second drive signal G2 are lowered to a LOW level. As a result, the first switching element 1 is controlled to be ON, and the second switching element 2 is controlled to be OFF.
  • the input voltage VIN is applied to the source, which is the first terminal of the first switching element 1, via the first external connection terminal SW1.
  • the drain which is the second terminal of the first switching element 1
  • the inductor L1 remains at "0".
  • the first switching element 1 is controlled to be turned OFF, and the second switching element 2 is controlled to be turned ON.
  • the voltage V1 at the first end of the inductor L1 becomes the ground potential GND.
  • the first switching element 1 is ON, no voltage is applied to the inductor L1 and no energy is stored. Therefore, even when the second switching element 2 is turned ON, the current IL flowing through the inductor L1 is "0". Therefore, no current is supplied to the load, and the load Z does not operate.
  • the semiconductor device 100 is operated to check the operating state of the load Z, thereby making it possible to check the connection state of the second external connection terminal SW2 located on the inside of the bottom surface Pg1 of the package Pg of the semiconductor device 100.
  • the semiconductor device 100 is mounted on the circuit board Bd by soldering the external connection terminals to the pattern wiring Pt formed on the upper surface of the circuit board Bd. At this time, the connection state of the external connection terminals (here, the first external connection terminal SW1, the third external connection terminal SW3, the fourth external connection terminal SW4, and the other connection terminals SWX) arranged on the peripheral portion of the bottom surface Pg1 of the package Pg of the semiconductor device 100 can be confirmed by visually checking from the outside.
  • the connection state of the external connection terminals here, the first external connection terminal SW1, the third external connection terminal SW3, the fourth external connection terminal SW4, and the other connection terminals SWX
  • the second external connection terminal SW2 and the third external connection terminal SW3, or the second terminal of the first switching element 1 and the first terminal of the second switching element are insulated inside the package Pg. This prevents the first switching element 1 from being connected to the inductor L1 via the third external connection terminal SW3.
  • the DC/DC converter A does not operate even if the first switching element 1 is driven. In other words, no voltage is applied to the load Z, and the load Z does not operate.
  • a detection element such as an LED (Light Emitted Diode) may be used to detect the voltage V1 at the first end of the inductor L1 or the current IL flowing through the inductor L1. Also, a detection element other than an LED may be used to detect the voltage V1 or the current IL.
  • the first switching element 1 is a p-channel MOS transistor. However, this is not limited to this, and the first switching element 1 may be an n-channel MOS transistor, similar to the second switching element 2.
  • a bootstrap circuit (not shown) or a charge pump circuit (not shown) is provided to boost the first drive signal G1 to a voltage required to drive the first switching element 1. At least a part of the bootstrap circuit and at least a part of the charge pump circuit may be provided inside the semiconductor device 100.
  • the first drive signal G1 is a signal in which the Hjgh and LOW of the second drive signal G2 are interchanged.
  • the configuration is such that it operates in a continuous current mode in which current flows continuously through inductor L1, but this is not limiting. Even if the configuration has a reverse current prevention function and operates in a discontinuous current mode in which the current flowing through inductor L1 is interrupted under light loads, the connection state of the second external connection terminal SW2 can be checked in a similar manner.
  • Fig. 10 is a schematic circuit diagram of a DC/DC converter A1 using a semiconductor device 100A of a first modified example.
  • the DC/DC converter A1 shown in Fig. 10 differs from the semiconductor device 100 of the DC/DC converter A shown in Fig. 1 in that the semiconductor device 100A is a semiconductor device.
  • Other parts of the DC/DC converter A1 have the same configuration as the DC/DC converter A shown in Fig. 1. Therefore, parts of the DC/DC converter A1 that are substantially the same as those of the DC/DC converter A are given the same reference numerals, and detailed description of the same parts is omitted.
  • the semiconductor device 100A has a first switching element 1A, a second switching element 2A, and a control circuit 3A.
  • the first switching element 1A is a pnp channel bipolar transistor.
  • the second switching element 2A is an npn channel bipolar transistor.
  • the control circuit 3A supplies a first drive signal G1A to the base of the first switching element 1A, and a second drive signal G2A to the base of the second switching element 2A.
  • the package and bottom surface of the package of the semiconductor device 100A have the same configuration as the semiconductor device 100.
  • the first external connection terminal SW1 is connected to the emitter, which is the first terminal of the first switching element 1A.
  • the second external connection terminal SW2 is connected to the collector, which is the second terminal of the first switching element 1A.
  • the third external connection terminal SW3 is connected to the collector, which is the first terminal of the second switching element 2A.
  • the fourth external connection terminal SW4 is connected to the emitter, which is the second terminal of the second switching element 2A.
  • the second external connection terminal SW2 and the third external connection terminal SW3 are arranged insulated from each other. Furthermore, in the semiconductor device 100A, the second terminal of the first switching element 1A and the first terminal of the second switching element 2A are also insulated from each other within the package.
  • the first external connection terminal SW1, the second external connection terminal SW2, the third external connection terminal SW3, and the fourth external connection terminal SW4 are connected to the same external elements (inductor L1, capacitor C1, and load Z) as the DC/DC converter A shown in FIG. 1.
  • the connection state between the second external connection terminal SW2 located on the inside of the bottom surface of the package and the pattern wiring Pt can be confirmed by driving the DC/DC converter A1 and checking the operating state of the load Z.
  • Fig. 11 is a schematic circuit diagram of a DC/DC converter A2 using a semiconductor device 100B of a second modified example.
  • the DC/DC converter A2 shown in Fig. 11 differs from the semiconductor device 100 of the DC/DC converter A shown in Fig. 1 in that the semiconductor device 100B is a semiconductor device.
  • Other parts of the DC/DC converter A2 have the same configuration as the DC/DC converter A shown in Fig. 1. Therefore, parts of the DC/DC converter A2 that are substantially the same as those of the DC/DC converter A are given the same reference numerals, and detailed descriptions of the same parts are omitted.
  • the semiconductor device 100B has a first switching element 1, a second switching element 4, and a control circuit 3B.
  • the second switching element 4 is a diode.
  • the DC/DC converter A2 when a diode is used for the second switching element 4, the DC/DC converter A2 is an asynchronous rectification type.
  • the control circuit 3B controls the bias voltage applied to the second switching element 4 (diode) by controlling the ON/OFF of the first switching element 1. Since the ON/OFF of the second switching element 4 (diode) is determined by the bias voltage applied to the second switching element 4 (diode), the control circuit 3B indirectly controls the ON/OFF of the second switching element 4 (diode).
  • the third external connection terminal SW3 is connected to the cathode of the second switching element 4.
  • the fourth external connection terminal SW4 is connected to the anode of the second switching element 4.
  • the control circuit 3B supplies the first drive signal G1 to the gate of the first switching element 1.
  • Fig. 12 is a schematic circuit diagram of a DC/DC converter B of a third modified example.
  • the external connection terminals to which the inductor L1 and the capacitor C1 are connected are different, but the semiconductor device 100 has the same configuration as the semiconductor device 100 shown in Fig. 1. Therefore, in the DC/DC converter C, the same parts as those in the DC/DC converter A are denoted by the same reference numerals, and detailed description of the same parts will be omitted.
  • inductor L1 is connected so that input voltage VIN is supplied to a first terminal.
  • the second external connection terminal SW2 of semiconductor device 100 is connected to a first terminal of capacitor C1 and a first terminal of load Z.
  • the second terminal of capacitor C1 and the second terminal of load Z are connected to ground potential GND.
  • the first external connection terminal SW1 and the third external connection terminal SW3 are connected at an external connection point P2.
  • the connection point P2 is connected to the second end of the inductor L1.
  • the first external connection terminal SW1 and the third external connection terminal SW3 are each connected to the second end of the inductor L1.
  • the fourth external connection terminal SW4 is connected to the ground potential GND.
  • the first switching element 1 and the second switching element 2 can be driven at the same timing by the same signals as the first drive signal G1 and the second drive signal G2 of DC/DC converter A.
  • DC/DC converter B the first switching element 1 and the second switching element 2 are complementarily driven to supply the output voltage VOUT, which is the input voltage VIN boosted to a constant voltage, to the load Z.
  • DC/DC converter B is a boost converter.
  • Fig. 13 is a schematic circuit diagram of a motor drive circuit using the semiconductor device 100C of the fourth modification.
  • Fig. 14 is a bottom view of the package Pg of the semiconductor device 100C of the fourth modification.
  • the semiconductor device 100C shown in Fig. 13 is used as a motor drive circuit for driving a DC brushless motor 200.
  • the DC brushless motor 200 has a U-phase coil 5U, a V-phase coil 5V, and a W-phase coil 5W.
  • the semiconductor device 100C has a U-phase first switching element 1U, a U-phase second switching element 2U, a V-phase first switching element 1V, a V-phase second switching element 2V, a W-phase first switching element 1W, a W-phase second switching element 2W, and a control circuit 6.
  • the set of U-phase first switching element 1U and U-phase second switching element 2U has the same configuration as the first switching element 1 and second switching element 2 of the semiconductor device 100, and is connected to the U-phase coil 5U.
  • the set of V-phase first switching element 1V and V-phase second switching element 2V has the same configuration as the first switching element 1 and second switching element 2 of the semiconductor device 100, and is connected to the V-phase coil 5V.
  • the set of W-phase first switching element 1W and W-phase second switching element 2W has the same configuration as the first switching element 1 and second switching element 2 of the semiconductor device 100, and is connected to the W-phase coil 5W.
  • the semiconductor device 100C has three sets of first switching elements 1 and second switching elements 2, with the first switching element 1 and second switching element 2 of the semiconductor device 100 being one set.
  • the first switching elements 1U, 1V, and 1W of each phase are high-side switching elements, and the second switching elements 2U, 2V, and 2W of each phase are low-side switching elements.
  • the bottom surface Pg1 of the package Pg of the semiconductor device 100C has a first external connection terminal SW1, a U-phase second external connection terminal SW2U, a V-phase second external connection terminal SW2V, a W-phase second external connection terminal SW2W, a U-phase third external connection terminal SW3U, a V-phase third external connection terminal SW3V, a W-phase third external connection terminal SW3W, and a fourth external connection terminal SW4.
  • the sources which are the first terminals of the U-phase first switching element 1U, the V-phase first switching element 1V, and the W-phase first switching element 1W, are connected to a common first external connection terminal SW1.
  • the first external connection terminal SW1 has a configuration that allows the input voltage VIN to be supplied.
  • the sources which are second terminals of the U-phase first switching element 1U, the V-phase first switching element 1V, and the W-phase first switching element 1W, are connected to the U-phase second external connection terminal SW2U, the V-phase second external connection terminal SW2V, and the W-phase second external connection terminal SW2W, respectively.
  • the U-phase second external connection terminal SW2U, the V-phase second external connection terminal SW2V, and the W-phase second external connection terminal SW2W are connected to the U-phase coil 5U, the V-phase coil 5V, and the W-phase coil 5W, respectively.
  • the drains which are first terminals of the U-phase second switching element 2U, the V-phase second switching element 2V, and the W-phase second switching element 2W are connected to the U-phase third external connection terminal SW3U, the V-phase third external connection terminal SW3V, and the W-phase third external connection terminal SW3W, respectively.
  • the U-phase third external connection terminal SW3U, the V-phase third external connection terminal SW3V, and the W-phase third external connection terminal SW3W are connected to the U-phase coil 5U, the V-phase coil 5V, and the W-phase coil 5W, respectively.
  • the sources which are the second terminals of the U-phase second switching element 2U, the V-phase second switching element 2V, and the W-phase second switching element 2W, are connected to a common fourth external connection terminal SW4.
  • the fourth external connection terminal SW4 is configured to be connectable to the ground potential GND.
  • the control circuit 6 supplies drive signals G1U, G1V, G1W to the first switching elements 1U, 1V, 1W of the semiconductor device 100C.
  • the control circuit 6 also supplies drive signals G2U, G2V, G2W to the gates of the second switching elements 2U, 2V, 2W.
  • Each switching element is ON/OFF controlled by the control circuit 6.
  • the DC brushless motor 200 rotates by switching ON/OFF the first switching elements 1U, 1V, 1W and the second switching elements 2U, 2V, 2W in a timely manner.
  • the semiconductor device 100C and the coils 5U, 5V, and 5W are not connected. If one of the three second external connection terminals is not connected to the pattern wiring Pt, an appropriate current will not flow through the coils of the DC brushless motor 200. As a result, the DC brushless motor 200 will not rotate or the rotation will become unstable.
  • a brushless DC motor drive circuit is described as an example in which three sets of first switching elements and second switching elements are used to supply current to three-phase coils, but the present invention is not limited to this.
  • the DC/DC converter A using the semiconductor device 100 described above can be a light-emitting device that employs an LED as the load Z.
  • a light-emitting device can be suitably used as a light-emitting device such as a headlight X11 (including high beam/low beam/small lamp/fog lamp, etc. as appropriate) of a vehicle X10, a light source X12 for daytime running (DRL), a tail lamp (including small lamp, back lamp, etc. as appropriate) X13, a stop lamp X14, and a turn lamp X15.
  • the light emitting device described above may be provided as a light emitting device for a module (such as the LED headlight module Y10 in FIG. 17, the LED turn signal module Y20 in FIG. 18, and the LED rear lamp module Y30 in FIG. 19).
  • the DC/DC converter A may also be provided in the form of a light emission control device that controls the light emission of the LED.
  • the light emission control device used in the light emitting device is not limited to DC/DC converter A, and any of DC/DC converters A1, A2, B, and C may be used.
  • a configuration using a semiconductor device in a step-up/step-down DC/DC converter has been described as an example, but the configuration of the present invention is not limited to this, and can be widely adopted in circuits using a half-bridge type semiconductor device in which a first switching element and a second switching element are connected in series.
  • a PWM signal is used, but a pulse signal other than a PWM signal may be used instead of the PWM signal.
  • pulse signals other than a PWM signal include a PFM (Pulse Frequency Modulation) signal and a PDM (Pulse Density Modulation) signal.
  • the semiconductor device (100) described above comprises a package (Pg), a first switching element (1) and a second switching element (2) arranged in the package (Pg), a control circuit (3) configured to be able to control the on/off of each of the first switching element (2) and the second switching element (2), a first external connection terminal (SW1) exposed to the outside at the edge of the bottom surface (Pg1) of the package (Pg) and electrically connected to the first terminal of the first switching element (1), and a second external connection terminal (SW2) located inside the edge of the bottom surface (Pg1) of the package (Pg).
  • SW1 first external connection terminal
  • SW2 second external connection terminal
  • the configuration (first configuration) has a second external connection terminal (SW2) exposed to the outside at the side and electrically connected to the second terminal of the first switching element (1), a third external connection terminal (SW3) exposed to the outside at the edge of the bottom surface (Pg1) of the package (Pg), electrically connected to the first terminal of the second switching element (2), and insulated from the second external connection terminal (SW2), and a fourth external connection terminal (SW4) exposed to the outside at the edge of the bottom surface (Pg1) of the package (Pg) and electrically connected to the second terminal of the second switching element (2).
  • SW2 second external connection terminal
  • SW3 exposed to the outside at the edge of the bottom surface (Pg1) of the package (Pg)
  • SW4 fourth external connection terminal
  • the semiconductor device of the first configuration described above can reliably check the connection state of the second external connection element (SW2), which is difficult to detect.
  • the first switching element (1) may be a p-channel MOS transistor or an n-channel MOS transistor
  • the second switching element (2) may be an n-channel MOS transistor (second configuration).
  • the first switching element (1A) may be a pnp channel bipolar transistor or an npn channel bipolar transistor
  • the second switching element (2A) may be an npn channel bipolar transistor (third configuration).
  • the second switching element (4) may be a diode
  • the third external connection terminal (SW3) may be connected to the cathode of the second switching element (4)
  • the fourth external connection terminal (SW4) may be connected to the anode of the second switching element (4) (fourth configuration).
  • the first external connection terminal (SW1) is configured to be supplied with a voltage (VIN) from outside, and the second external connection terminal (SW2) and the third external connection terminal (SW3) are configured to be connectable to the same side of the inductor L1 outside the package Pg.
  • the fourth external connection terminal (SW4) can be connected to a ground potential GND.
  • a configuration (sixth configuration) that is a DC/DC converter (C) having a semiconductor device (100, 100A, 100B) of any one of the first to third configurations and an inductor L1.
  • the second external connection terminal (SW2) is configured to be connectable to a load Z.
  • the first external connection terminal (SW1) and the third external connection terminal (SW3) are configured to be connectable to one side of the inductor (L1) outside the package (Pg), and a voltage (VIN) can be supplied from the other side of the inductor (L1).
  • the fourth external connection terminal (SW4) is connectable to ground potential (GND).
  • the vehicle (X10) described above has a configuration (seventh configuration) that includes a semiconductor device having any of the first to fourth configurations.
  • the semiconductor device (100, 100A, 100B) of any one of the first to third configurations has three sets of first switching elements (1U, 1V, 1W) and second switching elements (2U, 2V, 2W), three second external connection terminals (SW2U, SW2V, SW2W) and three third external connection terminals (SW3U, SW3V, SW3W).
  • the second terminals of the first switching elements of each set are connected to different second external connection terminals, and the first terminals of the second switching elements of each set are connected to different third external connection terminals, and the second external connection terminals connected to the second terminals of the first switching elements of each set and the third external connection terminals connected to the first terminals of the second switching elements of each set can be connected to coils of different phases (5U, 5V, 5W) of a brushless DC motor (8th configuration).

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dc-Dc Converters (AREA)

Abstract

半導体装置（１００）は、パッケージ（Ｐｇ）の底面（Ｐｇ１）の辺縁部で外部に露出し、第１スイッチング素子（１）の第１端子と接続された第１外部接続端子（ＳＷ１）と、底面の辺縁部よりも内側で外部に露出し、第１スイッチング素子（１）の第２端子と接続された第２外部接続端子（ＳＷ２）と、底面の辺縁部で外部に露出し、第２スイッチング素子（２）の第１端子と接続され、第２外部接続端子（ＳＷ２）と絶縁された第３外部接続端子（ＳＷ３）と、底面の辺縁部で外部に露出し、第２スイッチング素子（２）の第２端子と接続された第４外部接続端子（ＳＷ４）と、を有する。

Description

半導体装置、ＤＣ／ＤＣコンバータ、車両及びモータ駆動回路
　本発明は、半導体装置に関するものであり、半導体装置を用いたＤＣ／ＤＣコンバータ、車両及びモータ駆動回路に関する。
　従来、平面視矩形状の樹脂封止体のパッケージを持ち、そのパッケージのボトム面の各辺から複数の外部端子が露出する半導体装置が用いられている（例えば、特許文献１参照）。
　ボトム面の各辺から露出する外部端子を有する半導体装置を用いることで、パッケージからリードが突出する半導体装置を用いる場合に比べ、実装面積が小さくなる。
特開２０２０－１８８６４３号公報
　上述の半導体装置において、さらなる実装面積の小型化が望まれている。
　上記目的を達成するために本開示は、半導体装置であって、パッケージと、前記パッケージ内に配置された第１スイッチング素子及び第２スイッチング素子と、前記第１スイッチング素子及び前記第２スイッチング素子それぞれをオン／オフ制御可能に構成された制御回路と、前記パッケージの底面の辺縁部で外部に露出し、前記第１スイッチング素子の第１端子と電気的に接続された第１外部接続端子と、前記パッケージの底面の辺縁部よりも内側で外部に露出し、前記第１スイッチング素子の第２端子と電気的に接続された第２外部接続端子と、前記パッケージの底面の辺縁部で外部に露出し、前記第２スイッチング素子の第１端子と電気的に接続され、前記第２外部接続端子と絶縁された第３外部接続端子と、前記パッケージの底面の辺縁部で外部に露出し、前記第２スイッチング素子の第２端子と電気的に接続された第４外部接続端子と、を有する。
　本開示によれば、さらなる実装面積の小型化ができる半導体装置を提供することができる。
図１はＤＣ／ＤＣコンバータの概略回路図である。 図２は、半導体装置の下方から見た斜視図である。 図３は、半導体装置の下面図である。 図４は、半導体装置が実装された回路基板の斜視図である。 図５は、パッケージの状態の平面図である。 図６は、パッケージの側面図である。 図７は、パッケージに用いられる導電部材の配置を示す底面図である。 図８は、図１に示すＤＣ／ＤＣコンバータの動作を示すタイミングチャートである。 図９は、第２外部接続素子が接続されていないＤＣ／ＤＣコンバータの動作を示すタイミングチャートである。 図１０は、第１変形例の半導体装置を用いたＤＣ／ＤＣコンバータの概略回路図である。 図１１は、第２変形例の半導体装置を用いたＤＣ／ＤＣコンバータの概略回路図である。 図１２は、第３変形例のＤＣ／ＤＣコンバータの概略回路図である。 図１３は、第４変形例の半導体装置を用いたモータ駆動回路の概略回路図である。 図１４は、第４変形例の半導体装置のパッケージＰｇの底面図である。 図１５は、発光装置が搭載される車両の外観図（前面）である。 図１６は、発光装置が搭載される車両の外観図（背面）である。 図１７は、ＬＥＤヘッドライトモジュールの外観図である。 図１８は、ＬＥＤターンランプモジュールの外観図である。 図１９は、ＬＥＤリアランプモジュールの外観図である。
　本明細書において、ＭＯＳ（Metal　Oxide　Semiconductor電界効果トランジスタとは、ゲートの構造が、「導電体または抵抗値が小さいポリシリコン等の半導体からなる層」、「絶縁層」、及び「Ｐチャンネル型、Ｎチャンネル型、又は真性の半導体層」の少なくとも３層からなるトランジスタをいう。つまり、ＭＯＳ電界効果トランジスタのゲートの構造は、金属、酸化物、及び半導体の３層構造に限定されない。
　以下に本発明の実施形態を図面を参照して説明する。なお、本明細書において、素子同士が接続されると記載されている場合、機械的に接続される場合を含むとともに、電気的に接続される、換言すると、電気が流れる状態になる場合も含まれるものとする。そのため、「接続する」は、「電気的に接続する」場合を含むものである。
＜ＤＣ／ＤＣコンバータＡ＞
　図１はＤＣ／ＤＣコンバータＡの概略回路図である。図１に示す、ＤＣ／ＤＣコンバータＡは、直流の入力電圧ＶＩＮから降圧した直流の出力電圧ＶＯＵＴを生成し、負荷Ｚに供給する降圧型ＤＣ／ＤＣコンバータである。ＤＣ／ＤＣコンバータＡは、半導体装置１００と、インダクタＬ１と、コンデンサＣ１と、を有する。インダクタＬ１及びコンデンサＣ１は、半導体装置１００に外付け接続される。
＜半導体装置１００＞
　図２は、半導体装置１００の下方から見た斜視図である。図１に示すように、半導体装置１００は、内部に電気回路を有し複数の電子素子を集積したＩＣ（Integrated　Circuit）である。半導体装置１００は、第１スイッチング素子１と、第２スイッチング素子２と、制御回路３と、を有する。
　第１スイッチング素子１は、ここでは、ｐチャンネル型ＭＯＳトランジスタである。第２スイッチング素子２は、ここでは、ｎチャンネル型ＭＯＳトランジスタである。
　半導体装置１００は、外部との電気的な接続を確立するために、第１外部接続端子ＳＷ１、第２外部接続端子ＳＷ２、第３外部接続端子ＳＷ３、第４外部接続端子ＳＷ４を有する。第１外部接続端子ＳＷ１、第２外部接続端子ＳＷ２、第３外部接続端子ＳＷ３、第４外部接続端子ＳＷ４は、それ自体、導電性を有する。
　第１スイッチング素子１の第１端子であるソースは、半導体装置１００内で第１外部接続端子ＳＷ１と接続される。第１スイッチング素子１の第２端子であるドレインは、半導体装置１００内で第２外部接続端子ＳＷ２に接続される。
　第２スイッチング素子２の第１端子であるドレインは、半導体装置１００内で第３外部接続端子ＳＷ３と接続される。第２スイッチング素子２の第２端子であるソースは、半導体装置１００内で第４外部接続端子ＳＷ４に接続される。
　半導体装置１００の第１外部接続端子ＳＷ１は、入力電圧ＶＩＮが供給される端子である。第１スイッチング素子１の第１端子であるソースには、第１外部接続端子ＳＷ１を介して入力電圧ＶＩＮが供給される。
　インダクタＬ１の第１端は第２外部接続端子ＳＷ２及び第３外部接続端子ＳＷ３の両方に接続される。換言すると、第２外部接続端子ＳＷ２と第３外部接続端子ＳＷ３とは、外部の接続点Ｐ１で接続される。そして、接続点Ｐ１は、インダクタＬ１の第１端に接続される。そして、インダクタＬ１の第２端及びコンデンサＣ１の第１端は、負荷Ｚに接続される。コンデンサＣ１の第２端は、グラウンド電位ＧＮＤに接続される。
　半導体装置１００の第１スイッチング素子１の第２端子であるドレインは、第２外部接続端子ＳＷ２を介してインダクタＬ１の第１端に接続される。また、半導体装置１００の第２スイッチング素子２の第１端子であるドレインは、第３外部接続端子ＳＷ３を介してインダクタＬ１の第１端に接続される。
　半導体装置１００の第４外部接続端子ＳＷ４は、グラウンド電位ＧＮＤに接続される。第２スイッチング素子２の第２端子であるソースは、第４外部接続端子ＳＷ４を介してグラウンド電位ＧＮＤに接続される。
　制御回路３は、ＰＷＭ（Pulse　Width　Modulation）制御にて、第１スイッチング素子１をＯＮ／ＯＦＦ制御する第１駆動信号Ｇ１を第１スイッチング素子１のゲートに供給する。また、制御回路３は、第２スイッチング素子２をＯＮ／ＯＦＦ制御する第２駆動信号Ｇ２を第２スイッチング素子２のゲートに供給する。
　第１スイッチング素子１は、第１駆動信号Ｇ１がＨｉｇｈレベルのときＯＦＦであり、ＬＯＷレベルのときＯＮである。また、第２スイッチング素子２は、第２駆動信号Ｇ２がＨｉｇｈレベルのときＯＮであり、ＬＯＷレベルのときＯＦＦである。
＜半導体装置１００のパッケージＰｇ＞
　次に、半導体装置１００のパッケージＰｇについて図面を参照して説明する。図２は、半導体装置１００の下方から見た斜視図である。図３は、半導体装置１００の下面図である。図４は、半導体装置１００が実装された回路基板Ｂｄの斜視図である。
　図２に示すように、半導体装置１００は、絶縁性を有するパッケージＰｇを有する。なお、パッケージＰｇは、絶縁性を有する材料、例えば、樹脂で形成されている。図２に示すように、パッケージＰｇは直方体形状である。第１外部接続端子ＳＷ１、第３外部接続端子ＳＷ３及び第４外部接続端子ＳＷ４は、パッケージＰｇの底面Ｐｇ１の辺縁部に配置されて下方に露出している。そして、図２、図４に示すように、第２外部接続端子ＳＷ２は、パッケージＰｇの底面Ｐｇ１の辺縁部よりも内側から下方に露出している。
　図２、図４に示すように、第１外部接続端子ＳＷ１及び第４外部接続端子ＳＷ４は、底面Ｐｇ１の長辺（図２における左右の各辺）に１つずつ対をなして配置されている。一対の第１外部接続端子ＳＷ１はともに、同じ素子の同じ端子、ここでは、第１スイッチング素子１のソースと接続されている。本実施形態のＤＣ／ＤＣコンバータＡにおいて、第１外部接続端子ＳＷ１は、いずれか一方を入力電圧ＶＩＮが入力可能な構成、例えば、入力電圧ＶＩＮが供給されるパターン配線Ｐｔに接続されてもよいし、両方が接続されてもよい。このように構成することで、パターン配線Ｐｔに対する半導体装置１００の汎用性を高めることが可能となる。
　一対の第４外部接続端子ＳＷ４はともに、第２スイッチング素子２のソースが接続される。第４外部接続端子ＳＷ４も第１外部接続端子ＳＷ１と同様、両方がグラウンド電位ＧＮＤに接続される構成であってもよいし、いずれか一方が接続される構成であってもよい。
　さらに、第３外部接続端子ＳＷ３は、パッケージＰｇの底面Ｐｇ１の短辺（図２における上辺）に３つ設けられている。第３外部接続端子ＳＷ３は、いずれも、第２スイッチング素子２のドレインに接続されている。そして、第３外部接続端子ＳＷ３は、全てインダクタＬ１の第１端に接続されるようにパターン配線Ｐｔに接続されてもよいし、少なくとも１つが、パターン配線Ｐｔに接続されてもよい。
　半導体装置１００のパッケージＰｇの底面Ｐｇ１には、第１外部接続端子ＳＷ１、第２外部接続端子ＳＷ２、第３外部接続端子ＳＷ３及び第４外部接続端子ＳＷ４以外のその他の接続端子ＳＷＸが配置されてもよい（図２、図３、図４等参照）。
　また、図４に示すように、第１外部接続端子ＳＷ１、第３外部接続端子ＳＷ３及び第４外部接続端子ＳＷ４の一部は、パッケージＰｇの側面にも露出している。このように、パッケージＰｇの側面に露出する構成とすることで、視認により接続が不十分な場合でも、実装後にパターン配線Ｐｔとの電気的な接続が可能になる。
　図３に示すように、半導体装置１００では、パッケージＰｇの底面Ｐｇ１の辺縁部よりも内側の接続端子が配置されない部分に第２外部接続端子ＳＷ２を配置している。これにより、辺縁部に配置される端子が少なくなるため、隣接する外部接続端子との距離Ｗが最低長さ以上となるように配置しても、辺縁部の長さが短くなる。つまり、半導体装置１００の実装面積を小さく抑えることができる。
　パッケージＰｇの一例の詳細について図面を参照して説明する。図５は、パッケージＰｇの状態の平面図である。図６は、パッケージＰｇの側面図である。図７は、パッケージＰｇに用いられる導電部材３００の配置を示す底面図である。なお、図５、図６に示すパッケージＰｇでは、封止樹脂５００を透過した状態を示している。
　パッケージＰｇの説明において、図５における横方向をＸ方向、縦方向をＹ方向と定義する。また、図５において、Ｘ方向の左側を一方側、右側を他方側として説明する。平面視において、Ｘ方向及びＹ方向は直交する方向である。また、図６に示すように、Ｘ方向及びＹ方向と直交する方向をＺ方向とする。Ｚ方向は、パッケージＰｇの厚み方向である。
　パッケージＰｇは、導電部材３００と、半導体チップ４００とを有する。半導体チップ４００は、図１に示す回路の要部、つまり、第１スイッチング素子１、第２スイッチング素子２及び制御回路３が集積されてチップ化された構成を有する。
　図６に示すように、導電部材３００は、例えば、銅又は銅合金で構成され、導電性を有する。図５、図７に示すように、導電部材３００は、複数の第１リード３１と、複数の第２リード３２と、第３リード３３と、複数対の第４リード３４と、とを有する。
　パッケージＰｇにおいて、半導体チップ４００は、フリップチップ接合により、導電部材３００の第１リード３１、第２リード３２、第３リード３３及び第４リード３４に電気的に接合され、且つ、これらに支持される。そして、導電部材３００の上面及び半導体チップ４００は封止樹脂５００に覆われ、半導体チップ４００と、導電部材３００とは、Ｚ方向に延びる柱状の電極４１を介して接続される（図７参照）。
　図５～図７に示すように、導電部材３００は、ここでは、３個の第１リード３１を有する。各第１リード３１は、Ｙ方向に延びる構成を有する。３個の第１リード３１は、それぞれ、第１端子３１ａ、第２端子３１ｂ及び第３端子３１ｃを構成し、Ｘ方向の一方側から他方側に向かって、第１端子３１ａ、第２端子３１ｂ及び第３端子３１ｃの順に並んで配置される。
　第１端子３１ａ及び第３端子３１ｃの上面は全体が同一平面で構成される。そして、第１端子３１ａ及び第３端子３１ｃのＹ方向の両端には、中央部よりも下方に膨らんだ肉厚部３１１ａ、３１１ｃが構成されている。
　封止樹脂５００で封止してパッケージＰｇを形成したとき、第１端子３１ａ及び第３端子３１ｃの中央部はパッケージＰｇに覆われる。そして、第１端子３１ａ及び第３端子３１ｃの肉厚部３１１ａ、３１１ｃが、パッケージＰｇの底面Ｐｇ１及び側面から露出する。つまり、第１端子３１ａＹ方向の肉厚部３１１ａが第１外部接続端子ＳＷ１を構成する。また、第３端子３１ｃのＹ方向の肉厚部３１１ｃが第４外部接続端子ＳＷ４を構成する。なお、図５に示すように、第１端子３１ａと半導体チップ４００、第３端子３１ｃと半導体チップ４００とは、複数（ここでは、それぞれ、１０個）の電極４１を介して接続されている。しかしながら、これに限定されず、確実に接続できる個数であればよい。
　第２端子３１ｂの上面は全体が同一平面で構成される。そして、第２端子３１ｂには、Ｙ方向の中央部に両端部よりも下方に膨らんだ肉厚部３１１ｂが構成されている。封止樹脂５００で封止してパッケージＰｇを形成したとき、第２端子３１ｂのＹ方向の両端部はパッケージＰｇに覆われ、肉厚部３１１ｂはパッケージＰｇの底面Ｐｇ１から露出する。つまり、第２端子３１ｂの肉厚部３１１ｂが第２外部接続端子ＳＷ２を構成する。なお、図５に示すように、第２端子３１ｂと半導体チップ４００とは、複数（ここでは、９個）の電極４１を介して接続されている。しかしながら、これに限定されず、確実に接続できる個数であればよい。
　導電部材３００は、ここでは、３個の第２リード３２を有する。各第２リード３２の全ての面が、同一平面を構成する。各第２リード３２は、第１リード３１よりもＸ方向の一方側で、Ｙ方向に並んで配置される。第２リード３２は、導電部材３００のＸ方向の一方側から他方側に向かって延びる。また、各第２リード３２のＸ方向の一方側の端部には、下方に膨らんだ肉厚部３２１が構成されている。
　封止樹脂５００で封止してパッケージＰｇを形成したとき、第２リード３２の肉厚部３２１がパッケージＰｇの底面Ｐｇ１から露出する。つまり、第２リード３２の肉厚部３２１が、接続端子ＳＷＸの一部を構成する。なお、第２リード３２は、屈曲した形状で構成されるが、この形状は、半導体チップ４００の制御回路３と接続するための形状であり、接続する場所によっては、屈曲しない形状で構成される場合もある。
　導電部材３００において、第３リード３３は、第１リード３１よりもＸ方向の他方側に設けられる。第３リード３３の上面は全体が同一平面で構成される。また、第３リード３３のＸ方向の他方側の端部には、複数箇所（ここでは、３か所）の下方に膨らんだ肉厚部３３１が構成されている。
　封止樹脂５００で封止してパッケージＰｇを形成したとき、第３リード３３の肉厚部３３１がパッケージＰｇの底面Ｐｇ１から露出する。つまり、第３リード３３の肉厚部３３１が、第３外部接続端子ＳＷ３の一部を構成する。なお、第３リード３３の肉厚部３３１は、３か所に限定されず、パッケージＰｇに対して、要求される第３外部接続端子ＳＷ３の個数に合わせた個数であってよい。また、図５に示すように、第２端子３１ｂと半導体チップ４００とは、複数（ここでは、７個）の電極４１を介して接続されている。しかしながら、これに限定されず、確実に接続できる個数であればよい。
　導電部材３００は、ここでは、２対の第４リード２４を有する。２対の第４リード２４は、Ｘ方向において、第１リード３１と第２リード３２の間に配置される。各対の第４リード２４は、Ｙ方向に離れた位置からＹ方向に互いに接近する方向に延びており、互いに他方と接続しないように構成されている。また、Ｘ方向に隣り合う第４リード２４も、接続しないように構成されている。第４リード２４は、第１リード３１、第２リード３２とも接触しないように構成されている。
　対をなす第４リード２４のＹ方向の他方の第４リード２４と反対側の端部には、の下方に膨らんだ肉厚部２４１が構成されている。封止樹脂５００で封止してパッケージＰｇを形成したとき、第４リード２４の肉厚部２４１がパッケージＰｇの底面Ｐｇ１から露出する。つまり、第４リード２４の肉厚部２４１が、接続端子ＳＷＸの一部を構成する。なお、第４リード２４は、屈曲した形状で構成されるが、この形状は、半導体チップ４００の制御回路３と接続するための形状であり、接続する場所によっては、屈曲しない形状で構成される場合もある。
　半導体チップ４００は、素子本体３０と、制御回路３と、を有する。素子本体３０は、半導体チップ４００の主要部をなす部材であり、第１スイッチング素子１と第２スイッチング素子２とが含まれる。半導体チップ４００において、電極４１の一方の端部は、第１スイッチング素子、第２スイッチング素子２及び制御回路３のそれぞれと接続するように配置されている。半導体チップ４００を導電部材３００に接合したとき、電極４１の他方の端部は、導電部材３００の第１リード３１、第２リード３２、第３リード３３及び第４リード２４のいずれかに接続する。
　半導体チップ４００において、第１スイッチング素子１のソースは、電極４１を介して、第１リード３１の第１端子３１ａと接続される。また、第１スイッチング素子１のドレインは、電極４１を介して第１リード３１の第２端子３１ｂと接続される。第２スイッチング素子２のドレインは、電極４１を介して第３リード３３に接続される。第２スイッチング素子２のソースは、電極４１を介して第１リード３１の第３端子３１ｃに接続される。
　また、制御回路３は、電極４１を介して第２リード３２及び第４リード２４に接続される。第２リード３２及び第４リード２４は、接続回路３を駆動する電力、駆動のための信号を供給するための端子となる。例えば、第４リード２４は、駆動電圧が供給されるとともにグラウンド電位に接続されてよい。また、第２リード３２には、駆動のための信号が供給されるように構成されてよい。
　以上示したように、半導体チップ４００を導電部材３００に接合した後、封止樹脂５００で導電部材３００及び半導体チップ４００を覆う。上述したとおり、各リードでは、一部が、パッケージＰｇの底面Ｐｇ１から露出する。これにより、図２、図３に示すような、底面Ｐｇ１に第１外部接続端子ＳＷ１、第２外部接続端子ＳＷ２、第３外部接続端子ＳＷ３、第４外部接続端子ＳＷ４、接続端子ＳＷＸを有するパッケージＰｇが形成される。
＜ＤＣ／ＤＣコンバータＡの動作＞
　まず、ＤＣ／ＤＣコンバータＡの動作について、図面を参照して説明する。図８は、図１に示すＤＣ／ＤＣコンバータＡの動作を示すタイミングチャートである。図８では、インダクタＬ１の第１端の電圧Ｖ１、インダクタＬ１を流れる電流ＩＬ、第１駆動信号Ｇ１、第２駆動信号Ｇ２、第１スイッチング素子１及び第２スイッチング素子２それぞれの動作を示している。ＤＣ／ＤＣコンバータＡは、第１スイッチング素子１と第２スイッチング素子２とが同期して動作することで入力電圧を整流する、同期整流型スイッチング電源装置である。
　図８に示すように、第１駆動信号Ｇ１が、ＬＯＷレベル引き下げられると、第１スイッチング素子１がＯＮに制御される。第１駆動信号Ｇ１がＬＯＷレベルのとき、第２駆動信号Ｇ２もＬＯＷレベルである。これにより、第２スイッチング素子２は、同じタイミングでＯＦＦに制御される。第１スイッチング素子１がＯＮになることで、インダクタＬ１の第１端の電圧Ｖ１が入力電圧ＶＩＮになる。これにより、インダクタＬ１を流れる電流ＩＬは、増加する。
　そして、第１駆動信号Ｇ１が、Ｈｉｇｈレベルに引き上げられると、第１スイッチング素子１がＯＦＦに制御される。第１駆動信号Ｇ１がＨｉｇｈレベルに引き上げられるとき、第２駆動信号Ｇ２もＨｉｇｈレベルに引き上げれる。これにより、第２スイッチング素子２は、同じタイミングでＯＮに制御される。
　これにより、第１スイッチング素子１のソースに対する入力電圧の供給が停止する。一方で、第２スイッチング素子２がＯＮになることで、インダクタＬ１の第１端の電圧Ｖ１がグラウンド電位ＧＮＤになる。これにより、インダクタＬ１には、第１端の電圧Ｖ１を入力電圧ＶＩＮに維持しようとする方向、つまり、第１端から第２端に電流ＩＬが流れる。この電流ＩＬは、インダクタＬ１に蓄積されたエネルギを消費することで流れるため、電流ＩＬは、時間経過とともに減少する。
　コンデンサＣ１は、電流ＩＬが増加するときに充電され、電流ＩＬが減少するときに放電する。これにより、負荷Ｚに印加される電圧は、平滑化される。つまり、負荷Ｚには、平滑化された、つまり、一定、又は、一定の範囲内に収まっている電圧が供給される。
　図８に示すように、ＤＣ／ＤＣコンバータＡでは、第１スイッチング素子１及び第２スイッチング素子２を、相補的にＯＮ／ＯＦＦにすることで、入力電圧ＶＩＮを変換（ここでは、一定の電圧に降圧）して負荷Ｚに供給する。なお、「相補的」とは、第１スイッチング素子１と第２スイッチング素子２のＯＮ／ＯＦＦが交互に入れ替わる状態を指す。さらに説明すると、完全に入れ替わっている場合だけでなく、例えば、第１スイッチング素子１及び第２スイッチング素子２がともにＯＦＦである場合を含むものであってもよい。
　次に、第２外部接続端子ＳＷ２とパターン配線Ｐｔとが接続されていないときのＤＣ／ＤＣコンバータＡの動作について説明する。図９は、第２外部接続端子ＳＷ２が接続されていないＤＣ／ＤＣコンバータＡの動作を示すタイミングチャートである。
　図９に示すタイミングチャートにおいて、ＤＣ／ＤＣコンバータＡの動作開始時において、第１駆動信号Ｇ１及び第２駆動信号Ｇ２は、図８に示すタイミングチャートと同じである。つまり、第１駆動信号Ｇ１及び第２駆動信号Ｇ２は、ＬＯＷレベルに立下げられる。これにより、第１スイッチング素子１はＯＮに制御され、第２スイッチング素子２はＯＦＦに制御される。
　これにより、第１スイッチング素子１の第１端子であるソースには、第１外部接続端子ＳＷ１を介して、入力電圧ＶＩＮが印加される。しかし、第２外部接続端子ＳＷ２がパターン配線Ｐｔに接続されていなため、第１スイッチング素子１の第２端子であるドレインは、インダクタＬ１と接続されていない。そのため、第１スイッチング素子１がＯＮになっても、インダクタＬ１の第１端の電圧Ｖ１は「０」のままである。
　その結果、インダクタＬ１を流れる電流ＩＬは、「０」のままである。そのため、負荷Ｚに電流が供給されず、負荷Ｚが動作しない。また、インダクタＬ１にも電圧が供給されず、インダクタＬ１にエネルギが蓄積されない。
　また、第１駆動信号Ｇ１及び第２駆動信号Ｇ２がともにＨｉｇｈレベルに立ち上げられると、第１スイッチング素子１がＯＦＦに制御され、第２スイッチング素子２がＯＮに制御される。これにより、インダクタＬ１の第１端の電圧Ｖ１は、グラウンド電位ＧＮＤになる。インダクタＬ１は、第１スイッチング素子１がＯＮのときに、電圧が印加されておらず、エネルギを蓄えていない。そのため、第２スイッチング素子２がＯＮになっても、インダクタＬ１を流れる電流ＩＬは「０」である。そのため、負荷に電流が供給されず、負荷Ｚが動作しない。
　つまり、回路基板Ｂｄに半導体装置１００を実装した後、半導体装置１００を動作させて、負荷Ｚの動作状態を確認することで、半導体装置１００のパッケージＰｇの底面Ｐｇ１の内側に配置された第２外部接続端子ＳＷ２の接続状態を確認することができる。
　半導体装置１００は、外部接続端子を回路基板Ｂｄの上面に形成されたパターン配線Ｐｔをはんだ付けして回路基板Ｂｄに実装される。このとき、半導体装置１００のパッケージＰｇの底面Ｐｇ１の辺縁部に配置される外部接続端子（ここでは、第１外部接続端子ＳＷ１、第３外部接続端子ＳＷ３、第４外部接続端子ＳＷ４及びその他の接続端子ＳＷＸ）は、外部からの視認により、接続状態を確認できる。
　半導体装置１００では、パッケージＰｇの内部で第２外部接続端子ＳＷ２と第３外部接続端子ＳＷ３、又は、第１スイッチング素子１の第２端子と第２スイッチング素子の第１端子とを絶縁する。これにより、第１スイッチング素子１が、第３外部接続端子ＳＷ３を介して、インダクタＬ１に接続されないようにしている。このように接続することで、第２外部接続端子ＳＷ２が接続されていないとき、第１スイッチング素子１を駆動しても、ＤＣ／ＤＣコンバータＡは動作しない。つまり、負荷Ｚに電圧が印加されず、負荷Ｚが動作しない。
　これにより、外部からの視認による接続の確認が困難な第２外部接続端子ＳＷ２の接続状を、正確に確認することができる。
　なお、負荷Ｚの動作を確認する以外に、例えば、ＬＥＤ（Light　Emitted　Diode）等の検出素子を用いて、インダクタＬ１の第１端の電圧Ｖ１又はインダクタＬ１を流れる電流ＩＬを検出するようにしてもよい。また、ＬＥＤ以外の検出素子を用いて、電圧Ｖ１又は電流ＩＬを検出するようにしてもよい。
　図１に示すＤＣ／ＤＣコンバータＡに用いられる半導体装置１００において、第１スイッチング素子１は、ｐチャンネル型ＭＯＳトランジスタであった。しかしながら、これに限定されず、第１スイッチング素子１は、第２スイッチング素子２と同様、ｎチャンネル型ＭＯＳトランジスタであってもよい。この場合、第１駆動信号Ｇ１を第１スイッチング素子１の駆動に必要な電圧まで引き上げるためのブートストラップ回路（不図示）又はチャージポンプ回路（不図示）が配置される。なお、ブートストラップ回路の少なくとも一部及びチャージポンプ回路の少なくとも一部は、半導体装置１００の内部に配置されてもよい。
　また、第１スイッチング素子１にｎチャンネル型ＭＯＳトランジスタを用いる場合、第１駆動信号Ｇ１は、第２駆動信号Ｇ２のＨｊｇｈとＬＯＷとが入れ替わった信号である。
　ＤＣ／ＤＣコンバータＡでは、インダクタＬ１に連続して電流が流れる電流連続モードで動作する構成としているが、これに限定されない。逆流防止機能を有し軽負荷時にインダクタＬ１に流れる電流が途切れる電流不連続モードで動作する構成であっても、同様の方法で、第２外部接続端子ＳＷ２の接続状態を確認することができる。
＜第１変形例＞
　図１０は、第１変形例の半導体装置１００Ａを用いたＤＣ／ＤＣコンバータＡ１の概略回路図である。図１０に示すＤＣ／ＤＣコンバータＡ１は、半導体装置１００Ａが、図１に示すＤＣ／ＤＣコンバータＡの半導体装置１００と異なる。ＤＣ／ＤＣコンバータＡ１のこれ以外の部分については、図１に示すＤＣ／ＤＣコンバータＡと同じ構成を有する。そのため、ＤＣ／ＤＣコンバータＡ１の、ＤＣ／ＤＣコンバータＡと実質上同じ部分には、同じ符号を付すとともに、同じ部分の詳細な説明は省略する。
　図１０に示すように、半導体装置１００Ａは、第１スイッチング素子１Ａと、第２スイッチング素子２Ａと、制御回路３Ａと、を有する。第１スイッチング素子１Ａは、ｐｎｐチャンネル型バイポーラトランジスタである。また、第２スイッチング素子２Ａは、ｎｐｎチャンネル型バイポーラトランジスタである。そして、制御回路３Ａは、第１スイッチング素子１Ａのベースに第１駆動信号Ｇ１Ａを供給し、第２スイッチング素子２Ａのベースに第２駆動信号Ｇ２Ａを供給する。半導体装置１００Ａのパッケージ及びパッケージの底面は、半導体装置１００と同じ構成である。
　第１外部接続端子ＳＷ１には、第１スイッチング素子１Ａの第１端子であるエミッタが接続される。また、第２外部接続端子ＳＷ２には、第１スイッチング素子１Ａの第２端子であるコレクタが接続される。第３外部接続端子ＳＷ３には、第２スイッチング素子２Ａの第１端子であるコレクタが接続される。第４外部接続端子ＳＷ４は、第２スイッチング素子２Ａの第２端子であるエミッタが接続される。半導体装置１００Ａでは、第２外部接続端子ＳＷ２と第３外部接続端子ＳＷ３とは互いに他方と絶縁して配置している。さらに、半導体装置１００Ａにおいて第１スイッチング素子１Ａの第２端子と、第２スイッチング素子２Ａの第１端子とも、パッケージ内では、互いに他方と絶縁されている。
　そして、第１外部接続端子ＳＷ１、第２外部接続端子ＳＷ２、第３外部接続端子ＳＷ３及び第４外部接続端子ＳＷ４は、図１に示すＤＣ／ＤＣコンバータＡと同じ外部素子（インダクタＬ１、コンデンサＣ１、負荷Ｚ）に接続される。
　このように構成された半導体装置１００Ａでも、半導体装置１００と同様、ＤＣ／ＤＣコンバータＡ１を駆動し、負荷Ｚの動作状態を確認することで、パッケージ底面の内側に配置された第２外部接続端子ＳＷ２とパターン配線Ｐｔとの接続状態を確認することができる。
＜第２変形例＞
　図１１は、第２変形例の半導体装置１００Ｂを用いたＤＣ／ＤＣコンバータＡ２の概略回路図である。図１１に示すＤＣ／ＤＣコンバータＡ２は、半導体装置１００Ｂが、図１に示すＤＣ／ＤＣコンバータＡの半導体装置１００と異なる。ＤＣ／ＤＣコンバータＡ２のこれ以外の部分については、図１に示すＤＣ／ＤＣコンバータＡと同じ構成を有する。そのため、ＤＣ／ＤＣコンバータＡ２の、ＤＣ／ＤＣコンバータＡと実質上同じ部分には、同じ符号を付すとともに、同じ部分の詳細な説明は省略する。
　図１１に示すように、半導体装置１００Ｂは、第１スイッチング素子１と、第２スイッチング素子４と、制御回路３Ｂとを有する。第２スイッチング素子４は、ダイオードである。半導体装置１００Ｂにおいて、第２スイッチング素子４にダイオードを用いる場合、ＤＣ／ＤＣコンバータＡ２は、非同期整流型である。ＤＣ／ＤＣコンバータＡ２が非同期整流型である場合、制御回路３Ｂは、第１スイッチング素子１のＯＮ／ＯＦＦを制御することで第２スイッチング素子４（ダイオード）にかかるバイアス電圧を制御する。第２スイッチング素子４（ダイオード）のＯＮ／ＯＦＦは第２スイッチング素子４（ダイオード）にかかるバイアス電圧によって決まるので、制御回路３Ｂは、第２スイッチング素子４（ダイオード）のＯＮ／ＯＦＦを間接的に制御している。
　そして、半導体装置１００Ｂにおいて、第３外部接続端子ＳＷ３は第２スイッチング素子４のカソードが接続される。第４外部接続端子ＳＷ４は第２スイッチング素子４のアノードが接続される。そして、制御回路３Ｂは、第１スイッチング素子１のゲートに第１駆動信号Ｇ１を供給する。
　ＤＣ／ＤＣコンバータＡ２でも、第２外部接続端子ＳＷ２が接続されていないとき、インダクタＬ１の第１端の電圧Ｖ１は「０」のままであり、負荷Ｚに電圧が供給されない。そのため、負荷Ｚが駆動されない。つまり、ＤＣ／ＤＣコンバータＡ２でも、動作開始から、一定時間経過したときの負荷Ｚの動作状態によって、第２外部接続端子ＳＷ２とパターン配線Ｐｔとの接続状態を確認することができる。
＜第３変形例＞
　図１２は、第３変形例のＤＣ／ＤＣコンバータＢの概略回路図である。図１２に示すＤＣ／ＤＣコンバータＣでは、インダクタＬ１及びコンデンサＣ１が接続される外部接続端子が異なるが、半導体装置１００は、図１に示す半導体装置１００と同じ構成を有する。そのため、ＤＣ／ＤＣコンバータＣにおいて、実質上、ＤＣ／ＤＣコンバータＡと同じ部分には、同じ符号を付すとともに、同じ部分の詳細な説明は省略する。
　図１２に示すように、ＤＣ／ＤＣコンバータＢでは、インダクタＬ１は、第１端に入力電圧ＶＩＮが供給されるように接続される。半導体装置１００の第２外部接続端子ＳＷ２は、コンデンサＣ１の第１端及び負荷Ｚの第１端に接続される。コンデンサＣ１の第２端及び負荷Ｚの第２端は、グラウンド電位ＧＮＤに接続される。
　第１外部接続端子ＳＷ１及び第３外部接続端子ＳＷ３は、外部の接続点Ｐ２で接続される。そして、接続点Ｐ２は、インダクタＬ１の第２端に接続される。つまり、第１外部接続端子ＳＷ１及び第３外部接続端子ＳＷ３は、それぞれ、インダクタＬ１の第２端に接続される。第４外部接続端子ＳＷ４は、グラウンド電位ＧＮＤに接続される。
　ＤＣ／ＤＣコンバータＢにおいて、第１スイッチング素子１及び第２スイッチング素子２は、ＤＣ／ＤＣコンバータＡの第１駆動信号Ｇ１及び第２駆動信号Ｇ２と同様の信号で同様のタイミングで駆動できる。
　ＤＣ／ＤＣコンバータＢにおいて、第１スイッチング素子１及び第２スイッチング素子２を相補的に駆動することで、入力電圧ＶＩＮを一定の電圧に引き上げた出力電圧ＶＯＵＴを負荷Ｚに供給する。つまり、ＤＣ／ＤＣコンバータＢは、昇圧コンバータである。
　ＤＣ／ＤＣコンバータＢにおいて、第２外部接続端子ＳＷ２とパターン配線Ｐｔとが接続されていない場合、インダクタＬ１と負荷Ｚとが断線している。そのため、インダクタＬ１を流れる電流は、負荷Ｚに流れない。そのため、ＤＣ／ＤＣコンバータＢを駆動しても、負荷Ｚは動作しない。これにより、ＤＣ／ＤＣコンバータＢで、駆動開始した後一定時間経過後の負荷Ｚの動作状態を確認することで、第２外部接続端子ＳＷ２の接続状態を確認することができる。
＜第４変形例＞
　図１３は、第４変形例の半導体装置１００Ｃを用いたモータ駆動回路の概略回路図である。図１４は、第４変形例の半導体装置１００ＣのパッケージＰｇの底面図である。図１３に示す半導体装置１００Ｃは、ＤＣブラシレスモータ２００を駆動するモータ駆動回路として用いられる。
　ＤＣブラシレスモータ２００には、Ｕ相コイル５Ｕ、Ｖ相コイル５Ｖ及びＷ相コイル５Ｗを有する。そして、半導体装置１００Ｃは、Ｕ相第１スイッチング素子１Ｕ、Ｕ相第２スイッチング素子２Ｕ、Ｖ相第１スイッチング素子１Ｖ、Ｖ相第２スイッチング素子２Ｖ、Ｗ相第１スイッチング素子１Ｗ、Ｗ相第２スイッチング素子２Ｗ、制御回路６を有する。
　１組のＵ相第１スイッチング素子１Ｕ及びＵ相第２スイッチング素子２Ｕは、半導体装置１００の第１スイッチング素子１及び第２スイッチング素子２と同様の構成を有し、Ｕ相コイル５Ｕに接続される。同様に、１組のＶ相第１スイッチング素子１Ｖ及びＶ相第２スイッチング素子２Ｖは、半導体装置１００の第１スイッチング素子１及び第２スイッチング素子２と同様の構成を有し、Ｖ相コイル５Ｖに接続される。１組のＷ相第１スイッチング素子１Ｗ及びＷ相第２スイッチング素子２Ｗは、半導体装置１００の第１スイッチング素子１及び第２スイッチング素子２と同様の構成を有し、Ｗ相コイル５Ｗに接続される。つまり、半導体装置１００Ｃは、半導体装置１００が有する第１スイッチング素子１及び第２スイッチング素子２を１組として、３組の第１スイッチング素子１及び第２スイッチング素子２を有する。
　図１３に示すように、半導体装置１００Ｃにおいて、各相の第１スイッチング素子１Ｕ、１Ｖ、１Ｗは、ハイサイドのスイッチング素子であり、各相の第２スイッチング素子２Ｕ、２Ｖ、２Ｗは、ローサイドのスイッチング素子である。
　図１４に示すように、半導体装置１００ＣのパッケージＰｇの底面Ｐｇ１には、第１外部接続端子ＳＷ１と、Ｕ相第２外部接続端子ＳＷ２Ｕ、Ｖ相第２外部接続端子ＳＷ２Ｖ、Ｗ相第２外部接続端子ＳＷ２Ｗ、Ｕ相第３外部接続端子ＳＷ３Ｕ、Ｖ相第３外部接続端子ＳＷ３Ｖ、Ｗ相第３外部接続端子ＳＷ３Ｗ及び第４外部接続端子ＳＷ４を有する。
　半導体装置１００ＣのパッケージＰｇの内部において、Ｕ相第１スイッチング素子１Ｕ、Ｖ相第１スイッチング素子１Ｖ及びＷ相第１スイッチング素子１Ｗの第１端子であるソースは、共通の第１外部接続端子ＳＷ１に接続される。第１外部接続端子ＳＷ１は、入力電圧ＶＩＮが供給可能な構成を有する。
　また、半導体装置１００ＣのパッケージＰｇの内部において、Ｕ相第１スイッチング素子１Ｕ、Ｖ相第１スイッチング素子１Ｖ及びＷ相第１スイッチング素子１Ｗの第２端子であるソースは、それぞれ、Ｕ相第２外部接続端子ＳＷ２Ｕ、Ｖ相第２外部接続端子ＳＷ２Ｖ及びＷ相第２外部接続端子ＳＷ２Ｗに接続される。Ｕ相第２外部接続端子ＳＷ２Ｕ、Ｖ相第２外部接続端子ＳＷ２Ｖ及びＷ相第２外部接続端子ＳＷ２Ｗは、それぞれ、Ｕ相コイル５Ｕ、Ｖ相コイル５Ｖ及びＷ相コイル５Ｗに接続される。
　さらに、半導体装置１００ＣのパッケージＰｇの内部において、Ｕ相第２スイッチング素子２Ｕ、Ｖ相第２スイッチング素子２Ｖ及びＷ相第２スイッチング素子２Ｗの第１端子であるドレインは、それぞれ、Ｕ相第３外部接続端子ＳＷ３Ｕ、Ｖ相第３外部接続端子ＳＷ３Ｖ及びＷ相第３外部接続端子ＳＷ３Ｗに接続される。Ｕ相第３外部接続端子ＳＷ３Ｕ、Ｖ相第３外部接続端子ＳＷ３Ｖ及びＷ相第３外部接続端子ＳＷ３Ｗは、それぞれ、Ｕ相コイル５Ｕ、Ｖ相コイル５Ｖ及びＷ相コイル５Ｗに接続される。
　半導体装置１００ＣのパッケージＰｇの内部において、Ｕ相第２スイッチング素子２Ｕ、Ｖ相第２スイッチング素子２Ｖ及びＷ相第２スイッチング素子２Ｗの第２端子であるソースは、共通の第４外部接続端子ＳＷ４に接続される。第４外部接続端子ＳＷ４は、グラウンド電位ＧＮＤに接続可能な構成を有する。
　制御回路６は、半導体装置１００Ｃの第１スイッチング素子１Ｕ、１Ｖ、１Ｗに駆動信号Ｇ１Ｕ、Ｇ１Ｖ、Ｇ１Ｗを供給する。また、制御回路６は、第２スイッチング素子２Ｕ、２Ｖ、２Ｗの各ゲートに駆動信号Ｇ２Ｕ、Ｇ２Ｖ、Ｇ２Ｗを供給する。各スイッチング素子は、制御回路６によってＯＮ／ＯＦＦ制御される。詳細は省略するが、第１スイッチング素子１Ｕ、１Ｖ、１Ｗ及び第２スイッチング素子２Ｕ、２Ｖ、２ＷのＯＮ／ＯＦＦをタイミング良く切り替えることで、ＤＣブラシレスモータ２００は、回転する。
　図１３に示すように、Ｕ相第２外部接続端子ＳＷ２Ｕ、Ｖ相第２外部接続端子ＳＷ２Ｖ及びＷ相第２外部接続端子ＳＷ２Ｗがパターン配線Ｐｔに接続されていない場合、半導体装置１００Ｃとコイル５Ｕ、５Ｖ、５Ｗとが接続されなくなる。３つの第２外部接続端子のうち、１つがパターン配線Ｐｔに接続されていない場合、ＤＣブラシレスモータ２００のコイルに適切な電流が流れなくなる。その結果、ＤＣブラシレスモータ２００が回転しなかったり、回転が不安定になったりする。
　つまり、半導体装置１００Ｃを駆動して、ＤＣブラシレスモータ２００の動作を確認することで、第２外部接続端子ＳＷ２Ｕ、ＳＷ２Ｖ、ＳＷ２Ｗとパターン配線Ｐｔとの接続状態を確認することができる。
　本変形例では、３組の第１スイッチング素子及び第２スイッチング素子を用いて、３相のコイルに電流を供給する、ブラシレスＤＣモータの駆動回路を例に説明したが、これに限定されない。例えば、２組の第１スイッチング素子及び第２スイッチング素子を用いて、ブラシモータを駆動するモータ駆動回路を構成することも可能である。
＜用途＞
　先述した半導体装置１００を用いたＤＣ／ＤＣコンバータＡは、負荷ＺとしてＬＥＤを採用した発光装置とすることができる。このような発光装置は、例えば、図１５及び図１６で示す通り、車両Ｘ１０のヘッドライト（ハイビーム／ロービーム／スモールランプ／フォグランプなどを適宜含む）Ｘ１１、白昼夜走行（ＤＲＬ）用光源Ｘ１２、テールランプ（スモールランプやバックランプなどを適宜含む）Ｘ１３、ストップランプＸ１４、及び、ターンランプＸ１５などの発光装置として好適に用いることができる。
　なお、先述した発光装置は、モジュール（図１７のＬＥＤヘッドライトモジュールＹ１０、図１８のＬＥＤターンランプモジュールＹ２０、及び、図１９のＬＥＤリアランプモジュールＹ３０など）の発光装置として提供されてもよい。また、ＤＣ／ＤＣコンバータＡを、ＬＥＤの発光を制御する発光制御装置の形態で提供されてもよい。
　また、発光装置に用いられる、発光制御装置としてＤＣ／ＤＣコンバータＡに限定されず、ＤＣ／ＤＣコンバータＡ１、Ａ２、Ｂ及びＣのいずれかを用いてもよい。
＜その他＞
　上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
　上記の実施形態では、昇降圧ＤＣ／ＤＣコンバータに半導体装置を用いた構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、第１スイッチング素子及び第２スイッチング素子が直列に接続されたハーフブリッジ型の半導体装置を用いた回路に広く採用することが可能である。
　上記の実施形態では、ＰＷＭ信号が用いられたが、ＰＷＭ信号の代わりにＰＷＭ信号以外のパルス信号が用いられてもよい。ＰＷＭ信号以外のパルス信号としては、例えばＰＦＭ（Pulse　Frequency　Modulation）信号、ＰＤＭ（Pulse　Density　Modulation）信号などを挙げることができる。
　以上説明した半導体装置（１００）は、　パッケージ（Ｐｇ）と、パッケージ（Ｐｇ）内に配置された第１スイッチング素子（１）及び第２スイッチング素子（２）と、第１スイッチング素子（２）及び第２スイッチング素子（２）それぞれをオン／オフ制御可能に構成された制御回路（３）と、パッケージ（Ｐｇ）の底面（Ｐｇ１）の辺縁部で外部に露出し、第１スイッチング素子（１）の第１端子と電気的に接続された第１外部接続端子（ＳＷ１）と、パッケージ（Ｐｇ）の底面（Ｐｇ１）の辺縁部よりも内側で外部に露出し、第１スイッチング素子（１）の第２端子と電気的に接続された第２外部接続端子（ＳＷ２）と、パッケージ（Ｐｇ）の底面（Ｐｇ１）の辺縁部で外部に露出し、第２スイッチング素子（２）の第１端子と電気的に接続され、第２外部接続端子（ＳＷ２）と絶縁された第３外部接続端子（ＳＷ３）と、パッケージ（Ｐｇ）の底面（Ｐｇ１）の辺縁部で外部に露出し、第２スイッチング素子（２）の第２端子と電気的に接続された第４外部接続端子（ＳＷ４）と、を有する構成（第１の構成）である。
　上記第１の構成の半導体装置は、死人が困難な第２外部接続素子（ＳＷ２）の接続状態を確実に確認することができる。
　上記第１の構成の半導体装置において、第１スイッチング素子（１）はｐチャンネル型ＭＯＳトランジスタ又はｎチャンネル型ＭＯＳトランジスタであり、第２スイッチング素子（２）はｎチャンネル型ＭＯＳトランジスタである構成（第２の構成）であってもよい。
　上記第１の構成の半導体装置において、第１スイッチング素子（１Ａ）はｐｎｐチャンネル型バイポーラトランジスタ又はｎｐｎチャンネル型バイポーラトランジスタであり、第２スイッチング素子（２Ａ）はｎｐｎチャンネル型バイポーラトランジスタである構成（第３の構成）であってもよい。
　上記第１の構成の半導体装置において、第２スイッチング素子（４）がダイオードであり、第３外部接続端子（ＳＷ３）が第２スイッチング素子（４）のカソードと接続され、第４外部接続端子（ＳＷ４）が第２スイッチング素子（４）のアノードと接続される構成（第４の構成）であってもよい。
　上記第１の構成から第４の構成のいずれかの半導体装置（１００、１００Ａ、１００Ｂ）と、インダクタＬ１と、を有するＤＣ／ＤＣコンバータ（Ａ、Ａ１、Ｂ）である構成（第５の構成）である。第１外部接続端子（ＳＷ１）は、外部からの電圧（ＶＩＮ）が供給されうる構成を有し、第２外部接続端子（ＳＷ２）と第３外部接続端子（ＳＷ３）と、がパッケージＰｇの外部でインダクタＬ１の同じ側に接続できる構成を有する。第４外部接続端子（ＳＷ４）は、グラウンド電位ＧＮＤに接続可能である。
　上記第１の構成から第３の構成のいずれかの半導体装置（１００、１００Ａ、１００Ｂ）と、インダクタＬ１と、を有するＤＣ／ＤＣコンバータ（Ｃ）である構成（第６の構成）である。第２外部接続端子（ＳＷ２）は、負荷Ｚと接続可能な構成を有する。第１外部接続端子（ＳＷ１）と第３外部接続端子（ＳＷ３）と、がパッケージ（Ｐｇ）の外部でインダクタ（Ｌ１）の一方に接続可能であり、かつインダクタ（Ｌ１）の他方からの電圧（ＶＩＮ）が供給されうる構成を有する。第４外部接続端子（ＳＷ４）は、グラウンド電位（ＧＮＤ）に接続可能である。
　以上説明した車両（Ｘ１０）は、上記第１から第４の構成いずれか半導体装置を備える構成（第７の構成）である。
　上記第１の構成から第３の構成のいずれかの半導体装置（１００、１００Ａ、１００Ｂ）に備えられる１組の第１スイッチング素子（１Ｕ、１Ｖ、１Ｗ）及び第２スイッチング素子（２Ｕ、２Ｖ、２Ｗ）を３組備えるとともに、３個の第２外部接続端子（ＳＷ２Ｕ、ＳＷ２Ｖ、ＳＷ２Ｗ）と、３個の第３外部接続端子（ＳＷ３Ｕ、ＳＷ３Ｖ、ＳＷ３Ｗ）と、を有する。各組の第１スイッチング素子の第２端子は、それぞれ、異なる第２外部接続端子に接続され、各組の前記第２スイッチング素子の第１端子は、それぞれ、異なる第３外部接続端子に接続され、各組の第１スイッチング素子の第２端子に接続された第２外部接続端子及び第２スイッチング素子の第１端子に接続された第３外部接続端子が、ブラシレスＤＣモータの異なる相のコイル（５Ｕ、５Ｖ、５Ｗ）に接続可能な構成（第８の構成）である。
１００、１００Ａ、１００Ｂ、１００Ｃ　　半導体装置
Ａ１、Ａ２、Ｂ、Ｃ　　ＤＣ／ＤＣコンバータ
　１、１Ａ　　第１スイッチング素子
　　　１Ｕ　　Ｕ相第１スイッチング素子
　　　１Ｖ　　Ｖ相第１スイッチング素子
　　　１Ｗ　　Ｗ相第１スイッチング素子
　２、２Ａ　　第２スイッチング素子
　　　２Ｕ　　Ｕ相第２スイッチング素子
　　　２Ｖ　　Ｖ相第２スイッチング素子
　　　２Ｗ　　Ｗ相第２スイッチング素子
　３、３Ａ、３Ｂ　　制御回路
　　　４　　　ダイオード
　　　５Ｕ　　Ｕ相コイル
　　　５Ｖ　　Ｖ相コイル
　　　５Ｗ　　Ｗ相コイル
　　　６　　　制御回路
　２００　　　ＤＣブラシレスモータ
　３００　　　導電部材
　　３１　　　第１リード
　　３１ａ　　第１端子
　　３１ｂ　　第２端子
　　３１ｃ　　第３端子
　　３２　　　第２リード
　　３３　　　第３リード
　　３４　　　第４リード
３１１ａ、３１１ｂ、３１１ｃ、３２１、３３１、３４１　　肉厚部
　４００　　　半導体チップ
　　４１　　　電極
　　Ｂｄ　　　回路基板
　　Ｃ１　　　コンデンサ
　ＳＷ１　　　第１外部接続端子
ＳＷ２、ＳＷ２Ｕ、ＳＷ２Ｖ、ＳＷ２Ｗ　第２外部接続端子
ＳＷ３、ＳＷ３Ｕ、Ｖ　Ｕ相第３外部接続端子
　ＳＷ４　　　第４外部接続端子
　ＳＷＸ　　　接続端子

Claims (8)

  1. 　パッケージと、
    　前記パッケージ内に配置された第１スイッチング素子及び第２スイッチング素子と、
    　前記第１スイッチング素子及び前記第２スイッチング素子それぞれをオン／オフ制御可能に構成された制御回路と、
    　前記パッケージの底面の辺縁部で外部に露出し、前記第１スイッチング素子の第１端子と電気的に接続された第１外部接続端子と、
    　前記パッケージの底面の辺縁部よりも内側で外部に露出し、前記第１スイッチング素子の第２端子と電気的に接続された第２外部接続端子と、
    　前記パッケージの底面の辺縁部で外部に露出し、前記第２スイッチング素子の第１端子と電気的に接続され、前記第２外部接続端子と絶縁された第３外部接続端子と、
    　前記パッケージの底面の辺縁部で外部に露出し、前記第２スイッチング素子の第２端子と電気的に接続された第４外部接続端子と、
    　を有する半導体装置。
  2. 　前記第１スイッチング素子はｐチャンネル型ＭＯＳトランジスタ又はｎチャンネル型ＭＯＳトランジスタであり、前記第２スイッチング素子はｎチャンネル型ＭＯＳトランジスタである請求項１に記載の半導体装置。
  3. 　前記第１スイッチング素子はｐｎｐチャンネル型バイポーラトランジスタ又はｎｐｎチャンネル型バイポーラトランジスタであり、前記第２スイッチング素子はｎｐｎチャンネル型バイポーラトランジスタである請求項１に記載の半導体装置。
  4. 　前記第２スイッチング素子がダイオードであり、前記第３外部接続端子が前記第２スイッチング素子のカソードと接続され、前記第４外部接続端子が前記第２スイッチング素子のアノードと接続される請求項１に記載の半導体装置。
  5. 　請求項１から請求項４のいずれかに記載の半導体装置と、
    　インダクタと、を有するＤＣ／ＤＣコンバータであって、
    　前記第１外部接続端子は、外部からの電圧が供給されうる構成を有し、
    　前記第２外部接続端子と前記第３外部接続端子と、が前記パッケージの外部で前記インダクタの同じ側に接続できる構成を有し、
    　前記第４外部接続端子は、グラウンド電位に接続可能な構成を有するＤＣ／ＤＣコンバータ。
  6. 　請求項１から請求項３のいずれかに記載の半導体装置と、
    　インダクタと、を有するＤＣ／ＤＣコンバータであって、
    　前記第２外部接続端子は、負荷と接続可能な構成を有し、
    　前記第１外部接続端子と前記第３外部接続端子と、が前記パッケージの外部で前記インダクタの一方に接続可能であり、かつ前記インダクタの他方からの電圧が前記インダクタを介して供給されうる構成を有し、
    　前記第４外部接続端子は、グラウンド電位に接続可能な構成を有するＤＣ／ＤＣコンバータ。
  7. 　請求項１から請求項４のいずれかに記載の半導体装置を有する、車両。
  8. 　請求項１から請求項３のいずれかに記載の半導体装置に備えられる１組の第１スイッチング素子及び第２スイッチング素子を複数組備えるとともに、
    　複数個の前記第２外部接続端子と、
    　複数個の前記第３外部接続端子と、を有し、
    　各組の前記第１スイッチング素子の第２端子は、それぞれ、異なる前記第２外部接続端子に接続され、
    　各組の前記第２スイッチング素子の第１端子は、それぞれ、異なる前記第３外部接続端子に接続され、
    　各組の前記第１スイッチング素子の第２端子に接続された前記第２外部接続端子及び前記第２スイッチング素子の第１端子に接続された第３外部接続端子が、モータに接続可能な構成を有するモータ駆動回路。
PCT/JP2023/037545 2022-10-26 2023-10-17 半導体装置、ｄｃ／ｄｃコンバータ、車両及びモータ駆動回路 WO2024090289A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-171293 2022-10-26
JP2022171293 2022-10-26

Publications (1)

Publication Number Publication Date
WO2024090289A1 true WO2024090289A1 (ja) 2024-05-02

Family

ID=90830695

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/037545 WO2024090289A1 (ja) 2022-10-26 2023-10-17 半導体装置、ｄｃ／ｄｃコンバータ、車両及びモータ駆動回路

Country Status (1)

Country Link
WO (1) WO2024090289A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160218623A1 (en) * 2014-10-02 2016-07-28 Navitas Semiconductor Inc. Zero Voltage Soft Switching Scheme for Power Converters
US20170194237A1 (en) * 2015-02-24 2017-07-06 Navitas Semiconductor, Inc. Leadless electronic packages for gan devices
US20180102306A1 (en) * 2016-10-06 2018-04-12 Infineon Technologies Americas Corp. Multi-phase common contact package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160218623A1 (en) * 2014-10-02 2016-07-28 Navitas Semiconductor Inc. Zero Voltage Soft Switching Scheme for Power Converters
US20170194237A1 (en) * 2015-02-24 2017-07-06 Navitas Semiconductor, Inc. Leadless electronic packages for gan devices
US20180102306A1 (en) * 2016-10-06 2018-04-12 Infineon Technologies Americas Corp. Multi-phase common contact package

Similar Documents

Publication Publication Date Title
TWI463775B (zh) Semiconductor device and power supply device
CN101325197B (zh) 具有共同封装的肖特基二极管的高压高功率升压变换器
US9230893B2 (en) High efficiency module including a plurality of MOSFETS
US8497666B2 (en) Semiconductor device and power source device
US9379096B2 (en) Semiconductor device
JP4010792B2 (ja) 半導体装置
JP7119842B2 (ja) Ｍｏｓトランジスタ内蔵基板及びこれを用いたスイッチング電源装置
US8519687B2 (en) Semiconductor device and power source device with a current detection circuit
CN111181391B (zh) 半导体装置
JP2011152011A (ja) 半導体装置及びそれを用いた電源装置
JP2005216876A (ja) 電力用半導体モジュール
JP4344776B2 (ja) 半導体装置
WO2024090289A1 (ja) 半導体装置、ｄｃ／ｄｃコンバータ、車両及びモータ駆動回路
JP4064741B2 (ja) 半導体装置
WO2022004420A1 (ja) 電源モジュール
JP2006253734A (ja) 半導体装置
CN109687692B (zh) 车载用的半导体开关装置及车载用电源装置
JP2012120355A (ja) 電源装置および半導体装置
JP2008130719A (ja) 半導体装置及びｄｃ−ｄｃコンバータ
JP2020123643A (ja) 半導体装置
CN117673061B (zh) 智能功率模块和电子设备
JP6373901B2 (ja) 高効率モジュール
CN118074510A (zh) 电压转换模块
JP2004055755A (ja) 混成集積回路装置
JP2014140080A (ja) 高効率モジュール