JP2004055755A - 混成集積回路装置 - Google Patents
混成集積回路装置 Download PDFInfo
- Publication number
- JP2004055755A JP2004055755A JP2002209971A JP2002209971A JP2004055755A JP 2004055755 A JP2004055755 A JP 2004055755A JP 2002209971 A JP2002209971 A JP 2002209971A JP 2002209971 A JP2002209971 A JP 2002209971A JP 2004055755 A JP2004055755 A JP 2004055755A
- Authority
- JP
- Japan
- Prior art keywords
- conductive pattern
- integrated circuit
- conductive
- switching
- conductive patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
【課題】混成集積回路装置の小型化及び薄型化を図ると共に、混成集積回路装置を取り付ける回路基板の印刷配線のレイアウト設計を容易にする。
【解決手段】負荷に動作電圧を供給するスイッチング回路Ｓが形成される混成集積回路において、水平方向に近接して配置されスイッチング素子Ｑ１、Ｑ２を固着する第１の導電パターン３０Ａ、３０Ｂに沿って裏面に電極３１ａ、３１ｂを設けた第２の導電パターン３１Ａ、３１Ｂを設け、前記第１の導電パターン上方中央に集積回路を載置する第３の導電パターン３２を設ける。
【選択図】 図６
【解決手段】負荷に動作電圧を供給するスイッチング回路Ｓが形成される混成集積回路において、水平方向に近接して配置されスイッチング素子Ｑ１、Ｑ２を固着する第１の導電パターン３０Ａ、３０Ｂに沿って裏面に電極３１ａ、３１ｂを設けた第２の導電パターン３１Ａ、３１Ｂを設け、前記第１の導電パターン上方中央に集積回路を載置する第３の導電パターン３２を設ける。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
本発明は支持基板を不要にし薄型のスイッチング回路を内蔵するのに適した小型で薄型の混成集積回路装置に関するものである。
【０００２】
【従来の技術】
携帯電話、携帯用のコンピュータ等に採用される回路装置は、小型化、薄型化及び軽量化が一段と求められている。特に二次電池より昇圧された電源電圧を用いる携帯機器では必ずＤＣ−ＤＣコンバータが不可欠であり、小型化、薄型化及び軽量化したＤＣ−ＤＣコンバータが求められる。かかるＤＣ−ＤＣコンバータでは二次電池に直列にスイッチング素子を接続するので、このスイッチング素子のＯＮ抵抗も極めて小さくするニーズがある。
【０００３】
図１２は従来のＤＣ−ＤＣコンバータのブロック図である。
【０００４】
スイッチング制御回路１からパルス状のスイッチング信号を発生する。昇圧回路３、４は前記スイッチング信号を昇圧するもので、昇圧したスイッチング信号はパワーＭＯＳＦＥＴＱ１、Ｑ２のゲート電極に加わる。前記パワーＭＯＳＦＥＴＱ１、Ｑ２の結合されたソース電極とドレイン電極にはチョークコイル５とコンデンサ６とよりなる平滑回路を介して負荷７が接続されている。
【０００５】
次に前記ＤＣ−ＤＣコンバータの動作を説明する。前記スイッチング制御回路１から発生されるパルス状のスイッチング信号はインバータ２を介して上側の昇圧回路３に加わると共に下側の昇圧回路４に直接加わる。前記昇圧回路３、４に加わったスイッチング信号は昇圧され、パワーＭＯＳＦＥＴＱ１、Ｑ２のゲート電極に加わる。
【０００６】
前記パワーＭＯＳＦＥＴＱ１とパワーＭＯＳＦＥＴＱ２のゲート電極に加わる前記スイッチング信号は交互にハイレベルとローレベルを繰返す。上側のパワーＭＯＳＦＥＴＱ１のゲート電極に加わるスイッチング信号がハイレベルのとき、前記上側のパワーＭＯＳＦＥＴＱ１がオンし、ドレイン・ソース電流ＩＤ１が流れる。
【０００７】
次に下側のパワーＭＯＳＦＥＴＱ２のゲート電極に加わるスイッチング信号がハイレベルになると、前記した下側のパワーＭＯＳＦＥＴＱ２がオンし、ドレイン・ソース電流ＩＤ２が流れる。
【０００８】
このような動作を繰返すことにより負荷電流が流れ、負荷７に所定の動作電圧を供給する。前記ＭＯＳＦＥＴＱ１、Ｑ２のオン・オフ期間を変えることにより、負荷７に供給される所定の動作電圧の大きさが決められ、負荷電流を供給する。前記ＤＣ−ＤＣコンバータに用いられる昇圧回路３、４及びパワーＭＯＳＦＥＴＱ１、Ｑ２等は回路基板に取り付けれ組立てられる。
【０００９】
図１３は上記パワーＭＯＳＦＥＴＱ１を回路基板に実装した断面図である。銅を素材とした打ち抜きフレームであり、このフレームのヘッダー１０上に半田あるいは銀ペーストよりなるプリフォーム材１１でパワーＭＯＳＦＥＴＱ１のベアチップが固着される。パワーＭＯＳＦＥＴＱ１のベアチップ１２の下面は金の裏張り電極（図示せず）によりドレイン電極が形成され、上面にはアルミニウムの蒸着によりゲート電極とソース電極が形成される。
【００１０】
フレームのドレイン端子１３にはヘッダー１０と連結されているので、ドレイン電極と直結され、ゲート電極およびソース電極は金のボンディング細線１４を用いたボールボンディングによりソース端子１５及びゲート端子１６と電気的に接続される。従って、パワーＭＯＳＦＥＴＱ１のＯＮ抵抗を減少させるためにはフレーム材、プリフォーム材、ボンディング細線１４、チップ上面のソース電極の電極材料の持つ抵抗を少なくする必要がある。
【００１１】
図１４および図１５はボンディング細線に工夫をしてＯＮ抵抗を引き下げた従来の技術を説明する平面図である。
【００１２】
図１４はソース電極とソース端子１５を接続するボンディング細線１４を４本に増やし、電流容量を改善したものである。又図１５はソース電極とソース端子１５を接続するボンディング細線１４を短い２本と長い２本の４本に増やし、電流容量を改善し、さらにソース電極へのボンディング個所を広げることによりソース電極の持つ抵抗を減少させたものである。
【００１３】
【発明が解決しようとする課題】
携帯機器では小型化、薄型化が要求される。しかし従来はＭＯＳＦＥＴＱ１、Ｑ２を銅等の打ち抜きフレームに固着すると共に、フレームを延長し側方にドレイン端子を引き出す。またソース電極およびゲート電極を側方に設けたソース端子およびゲート端子にボンディグ細線で接続し、これらを樹脂でモールドし、かる個別モールドしたＭＯＳＦＥＴＱ１、Ｑ２をプリント基板に実装するために、各端子が側方に伸び専有面積が大きくなり小型化出来ず、また端子の分薄型化が出来ない。
【００１４】
またＭＯＳＦＥＴＱ１、Ｑ２、スイッチング制御回路および付属回路素子を個別に回路基板に取り付けていたため、回路基板のレイアウトの設計を回路毎にする必要があり面倒であり、且つこれらＭＯＳＦＥＴＱ１、Ｑ２およびスイッチング制御回路等の回路基板での取り付け密度が上がらず、回路基板自体が大型化した。
【００１５】
【課題を解決するための手段】
本発明は混成集積回路装置自体の小型化、薄型化を図ると共に、混成集積回路装置を取り付ける回路基板の設計の容易化および小型化を図るもので、
スイッチング制御回路から発生されるスイッチング信号により２つのスイッチング素子を交互にスイッチングし、負荷に所定の動作電圧を供給するスイッチング回路を内蔵する混成集積回路装置において、水平方向に第１の導電パターンを近接して配置し、該第１の導電パターンに沿って第２の導電パターンを設け、前記第１の導電パターン上方中央に第３の導電パターンを設け、前記第３の導電パターンの両側に複数の第４の導電パターンを設け、
前記第１の導電パターンにスイッチング素子を載置し、スイッチング素子の上面電極と前記第２の導電パターンとをボンディング細線で接続し、第３の導電パターンにスイッチング制御集積回路を固着し、該スイッチング制御集積回路の各電極端子を対応する第４の導電パターンにボンディング細線で接続すると共に、前記第４の導電パターンに付属回路素子を取り付け、
前記第１、第２、および第３及び第４の導電パターンの裏面に第１、第２および第３の外部電極を設け、露出させて前記第１、第２および第３及び第４の導電パターンおよびこれら導電パターンに固着した回路素子前記スイッチング素子と前記スイッチング制御集積回路を絶縁性樹脂で一体にモールドした混成集積回路装置を提供する。
【００１６】
また本発明は絶縁性樹脂のサイズは、横方向では前記第１および第２の導電パターンでほぼ決められ、縦方向は前記第１および第３の導電パターンで決められる付属回路素子はチップコンデンサであり、延長して対向させた第４の導電パターン間に前記チップコンデンサの電極を固着した混成集積回路装置を提供する。
【００１７】
さらに本発明は第３の導電パターンの側に第４の導電パターンを設け、該第４の導電パターンに前記スイッチング制御集積回路の外付けのチップ部品を固着し前記絶縁性樹脂で一体にモールドする前記第１、第２、第３及び第４の裏面に外部電極を設け、前記第１、第２、第３及び第４の導電パターンから直接外部電極に取出し、薄型化及び小型化した混成集積回路装置を提供する。
【００１８】
本発明はスイッチング素子としてＭＯＳＦＥＴを用い、ゲート電極を前記スイッチング制御集積回路の方向にボンディング細線で引き出し、ソース電極は前記第２の導電パターンにボンディング細線で引き出し、前記ボンディング細線の長さを短く接続する混成集積回路装置を提供する。
【００１９】
【発明の実施の形態】
本発明の混成集積回路装置を図１〜図９に従って説明する。
【００２０】
図１は本発明の混成集積回路を用いたＤＣ−ＤＣコンバータのブロック図である。
【００２１】
前記ＤＣ−ＤＣコンバータはＰＷＭ変換されたスイッチング信号ｆを発生するスイッチング制御回路２１と、ドライバ集積回路ＤとパワーＭＯＳＦＥＴＱ１、Ｑ２とで構成されるスイッチング回路Ｓおよび負荷回路Ｆとよりなる。前記ドライバ集積回路ＤはＢＯＯＴ型昇圧回路２２及び昇圧回路２３よりなる。
【００２２】
前記ＢＯＯＴ型昇圧回路２２及び昇圧回路２３はＰＷＭ端子に加えられるスイッチング制御回路２１からのＰＷＭ変調されたスッチング信号ｆを昇圧して、ゲート信号を高め前記パワーＭＯＳＦＥＴＱ１、Ｑ２の低損失化を図っている。
【００２３】
又ＢＯＯＴ型昇圧回路２２の端子ＢＯＯＴと端子ＰＨＡＳＥ間にはチップコンデンサＣが接続されおり、前記ＢＯＯＴ型昇圧回路２２の端子ＵＧＡＴＥからは前記ＰＷＭ変換されたスイッチング信号ｆを昇圧しゲート信号Ｇ１を発生する。
【００２４】
昇圧回路２３は前記ＰＷＭ変換されたスイッチング信号ｆを昇圧し端子ＬＧＡＴＥからゲート信号Ｇ２を発生する。前記ゲート信号Ｇ１とゲート信号Ｇ２は何れか一方がハイレベルのときローレベルになるようにしている。
【００２５】
前記上側のＭＯＳＦＥＴＱ１のソース電極と下側のＭＯＳＦＥＴＱ２のドレイン電極は結合されている。前記上側のＭＯＳＦＥＴＱ１のドレイン電極は入力電源ＶＤＤに接続され、また下側のＭＯＳＦＥＴＱ２のソース電極はＧＮＤに接続されている。
【００２６】
前記上側のＭＯＳＦＥＴＱ１のゲート電極には端子ＵＧＡＴＥからのゲート信号Ｇ１が加わり、下側のＭＯＳＦＥＴＱ２のゲート電極には端子ＬＧＡＴＥからのゲート信号Ｇ２が加わる。前記結合された上側のＭＯＳＦＥＴＱ１のソース電極と下側のＭＯＳＦＥＴＱ２のドレイン電極にはチップコンデンサＣの一端が接続されると共に平滑回路を構成するチョークコイル２４、平滑コンデンサ２５及び負荷２６が接続されている。
【００２７】
図２及び図３に基づいて前記ＤＣ−ＤＣコンバータの動作を説明する。
【００２８】
スイッチング制御回路１からＰＷＭ変換されたスイッチング信号ｆを発生すると、ドライバ集積回路Ｄの端子ＰＷＭに加わる。前記ドライバ集積回路Ｄに加えられたスイッチング信号はＢＯＯＴ型昇圧回路２及び昇圧回路３で昇圧され、端子ＵＧＡＴＥ及びＬＧＡＴＥから夫々ゲート信号Ｇ１、Ｇ２を発生する。ゲート信号Ｇ２がハイレベルとなると下側のＭＯＳＦＥＴＱ２がオンされ、ドレイン・ソース電流ＩＤ２が流れる。これと同時にチップコンデンサＣにチャージされる。
【００２９】
次にゲート信号Ｇ２がローレベルとなり、ゲート信号Ｇ１がハイレベルとなると、ＭＯＳＦＥＴＱ２がオフされチップコンデンサＣにチャージされた電圧と端子ＰＨＡＳＥの端子電圧がゲート電極に加わり、上側のＭＯＳＦＥＴＱ１がオンされるので、ドレイン・ソース電流ＩＤ１が流れる。
【００３０】
このような動作を繰返すことにより、負荷電流Ｉ０が流れ負荷２６に動作電圧を供給する。前記ＭＯＳＦＥＴＱ１、Ｑ２のオン・オフ期間はスイッチング信号ｆとスイッチング制御回路１の端子ＶＳＥＮに帰還される出力帰還信号によるＤＵＴＹ制御によって決まり、負荷２６に供給される負荷電流Ｉ０の大きさが決められる。従ってＰＷＭ変換されたスイッチング信号ｆのデューテイを決めることにより必要とする大きさの動作電圧を負荷２６に供給できる。
【００３１】
図４〜図６に従って前記ＤＣ−ＤＣコンバータのドライバ集積回路ＤとＭＯＳＦＥＴＱ１、Ｑ２よりなるスイッチング回路Ｓが形成された本発明に係る混成集積回路装置を説明する。
【００３２】
図４は本発明の混成集積回路装置に用いられた導電パターンの平面図である。下方には矩形をなす二つの第１の導電パターン３０Ａ、３０Ｂが水平方向に近接し配置されている。前記第１の導電パターン３０Ａ、３０Ｂは前記ＭＯＳＦＥＴＱ１、Ｑ２のベアチップのドレイン電極が接合される。前記第１の導電パターン３０Ａ、３０Ｂの２辺に沿ってソース電極が接続されるＬ字状の第２の導電パターン３１Ａ、３１Ｂが設けられている。
【００３３】
前記第１の導電パターン３０Ａ、３０Ｂが設けられている上方中央には第１の導電パターン３０Ａ、３０Ｂより小さい第３の導電パターン３２が設けられている。第３の導電パターン３２は前記ドライバ集積回路Ｄが載置される。前記第３の導電パターン３２の両側には複数個の第４の導電パターン３３Ａ、３３Ｂ、３３Ｃ・・・が設けられている。
【００３４】
前記導電パターン３３Ａ、３３Ｂはドライバ集積回路Ｄの端子ＵＧＡＴＥ、ＬＧＡＴＥが接続されると共に前記ＭＯＳＦＥＴＱ１、Ｑ２のゲート電極が接続される。導電パターン３３Ｃ、３３Ｄはドライバ集積回路Ｄの端子ＰＨＡＳＥと端子ＢＯＯＴとが接続される。
【００３５】
図５は本発明の混成集積回路装置に用いられた導電パターンの裏面図である。後述する如く、前記第１、第２、第３及び第４の導電パターン３０Ａ、３０Ｂ、３１Ａ、３１Ｂ、３２，３３Ａ、３３Ｂ、３３Ｃ・・・の裏面を外部電極となる部分を除いて樹脂で覆う。そして樹脂で覆われていない部分を露出させ外部電極３０ａ、３０ｂ、３１ａ、３１ｂ、３２ａ、３３ａ、３３ｂ、３３ｃ・・・等を形成している。
【００３６】
図６は前記各導電パターンにＭＯＳＦＥＴＱ１、Ｑ２のベアチップ、ドライバ集積回路Ｄ及びチップ状のチップコンデンサＣ１、Ｃ２、Ｃ３・・・を取付け構成された本発明の混成集積回路の平面図である。
【００３７】
前記第１の導電パターン３０Ａ、３０Ｂには前述したスイッチング回路Ｓを構成するＭＯＳＦＥＴＱ１、Ｑ２のベアチップを載せ、これらＭＯＳＦＥＴＱ１、Ｑ２のベアチップのドレイン電極を固着している。
【００３８】
又表面のソース電極Ｓ１、Ｓ２はＸＹ二方向に引き出された複数本のボンディング細線３５Ａ、３５Ｂで第２の導電パターン３１Ａ、３１Ｂにボールボンディングし電気的に接続している。前記第２の導電パターン３１Ａ、３１ＢはＬ字状をなすので、ＸＹ二方向に引出され多くのボンディング細線３５Ａ、３５Ｂをボンディングすることができる。そのためＭＯＳＦＥＴＱ１、Ｑ２のソース電極Ｓ１、Ｓ２と第２導電パターン３１Ａ、３１Ｂ間のＯＮ抵抗値を小さくできる。
【００３９】
又前記第３の導電パターン３２にはドライバ集積回路Ｄが取り付けられる。前記ドライバ集積回路Ｄの端子ＵＧＡＴＥは細長い第４の導電パターン３３Ａの一端にボンディング細線３８Ａで接続されている。同様にドライバ集積回路Ｄの端子ＬＧＡＴＥは第４の導電パターン３３Ｂにボンディング細線３８Ｂで接続されている。
【００４０】
前記第４の導電パターン３３Ａには前記ＭＯＳＦＥＴＱ１のゲート電極がボンディング細線３７Ａをワイヤーボンデイングし接続され、第４の導電パターン３３ＢにはＭＯＳＦＥＴＱ２のゲート電極がボンディング細線３７Ｂをワイヤーボンデイングし接続されている。
【００４１】
ＭＯＳＦＥＴＱ１、Ｑ２はドレイン電極を直接第１の導電パターン３０Ａ、３０Ｂに取り付け、且つソース電極及びゲート電極を第２の導電パターン３１Ａ、３１Ｂに接続した後、単一モールドするので、図１３から図１５に示めす各ソース、ドレインあるいはゲート電極を取出す各端子１３、１４、１５を必要とせず、小型化且つ薄型化できる。
【００４２】
又ＭＯＳＦＥＴＱ１、Ｑ２は第１の導電パターン上に固着されるので、それぞれのドレイン電極は第１の導電パターンから直接第１の外部電極で取り出されるので、実装するプリント基板のパターンまでが最短である。
【００４３】
ソース電極も２１本のボンデイング細線で第２の導電パターンに取り出されるので、従来の図１４および図１５に示す個別モールド構造よりも５倍以上のボンディング細線があり、両者でＯＮ抵抗を大幅に低減できる。
【００４４】
前記ドライバ集積回路Ｄの端子ＰＨＡＳＥと端子ＢＯＯＴは導電パターン３３Ｃと導電パターン３３Ｄにボンディング細線３９Ａ、３９Ｂで接続されている。又前記第４の導電パターン３３Ｃと導電パターン３３Ｄは延長し対向する細長部３３ＣＣ及び３３ＤＤを形成している。そして対向する前記細長部３３ＣＣと３３ＤＤ間にはチップのチップコンデンサＣ１、Ｃ２、Ｃ３・・・が取り付けられている。チップコンデンサＣ１、Ｃ２、Ｃ３・・・は必要とする容量値に応じて数が決められる。前記ドライバ集積回路Ｄの端子ＶＣＣと端子ＰＶＣＣは導電パターン３３Ｆと導電パターン３３Ｅにボンディング細線４０、４１で接続されている。
【００４５】
前記下方にスイッチング用の２つのＭＯＳＦＥＴＱ１、Ｑ２を設ける第１の導電パターン３０Ａ、３０Ｂを水平方向に並設し、前記第１の導電パターン３０Ａ、３０Ｂに沿って側方にソース電極となる第２の導電パターン３１Ａ、３１Ｂを設け、上方中央にドライバ集積回路Ｄが設けられる第３の導電パターン３２を形成し、且つ第３の導電パターンを形成した側方に電極および付属回路素子が設けられる第４の導電パターン３３Ａ、３３Ｂ、３３Ｃを設けている。
【００４６】
従って混成集積回路装置の縦横の大きさは共に約９ｍｍと小さくできる。即ち縦の寸法は約第１の導電パターン３０Ａ、３０Ｂの３．３ｍｍと第２の導電パターン３１Ａ、３１Ｂの幅０．６ｍｍ及び第４の導電パターン３３Ｄの長さ３．８ｍｍの和となり、一方横の寸法は約第１の導電パターン３０Ａ、３０Ｂの合計寸法５．９ｍｍと第２の導電パターン３１Ａ、３１Ｂの長さの合計寸法１．２ｍｍとの和である。上述したように、混成集積回路装置の横方向のサイズはほぼ第１および第２の導電パターン３０Ａ、Ｂ、３１Ａ、Ｂの大きさで決められ、縦方向のサイズはほぼ第１および第３の導電パターン３０Ａ、Ｂ、３２の大きさで決められる。
【００４７】
このように本発明の混成集積回路装置は端子を必要とせず各導電パターンの裏面に電極を形成したので、図１３から図１４に示した半導体装置でスイッチング回路Ｓを形成したものに比較し、縦の寸法で１／３にされ、横の寸法で１／２になった。
【００４８】
しかも第１の導電パターン３０Ａ、３０Ｂ、第２の導電パターン３１Ａ、３１Ｂ、第３の導電パターン３２、第４の導電パターン３３Ａ、３３Ｂ、３３Ｃ、ＭＯＳＦＥＴＱ１、Ｑ２とドライバ集積回路Ｄ及びチップコンデンサＣ１、Ｃ２、Ｃ３・・・等は絶縁性樹脂５３にて一体に構成され、絶縁基板を不要にしたので薄くされる。
【００４９】
図７及び図８は本発明の混成集積回路の一部分の製造工程を示す断面図である。ここでは前記第１及び第２の導電パターン３０Ａ、３０Ｂ、３１Ａ、３１Ｂと、これら第１の導電パターン３０Ａ、３０Ｂ上に固着されたＭＯＳＦＥＴＱ１、Ｑ２のベアチップ部分について説明する。
【００５０】
図７（Ａ）は第１及び第２の導電パターン３０Ａ、３０Ｂ、３１Ａ、３１Ｂとなるシート状の導電箔５０である。この導電箔５０はＣｕを主材料とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の合金から成る導電箔等を用いることができる。もちろん、他の導電材料でも可能であり、特にエッチングできる導電材、レーザで蒸発できる導電材が好ましい。
【００５１】
図７（Ｂ）に示す如く、導電箔５０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、前記第１及び第２の導電パターン３０Ａ、３０Ｂ、３１Ａ、３１Ｂとなる領域を除いて導電箔５０が露出するようにホトレジストＰＲをパターンニングする。
【００５２】
図７（ｃＣ）に示すごとく、導電箔５０を選択的にエッチングして分離溝５１Ａ、５１Ｂ、５１Ｃを形成する。それにより前記分離溝５１Ａ、５１Ｂ、５１Ｃで分離された第１及び第２の導電パターン３０Ａ、３０Ｂ、３１Ａ、３１Ｂを形成する。このとき分離溝５１Ａ、５１Ｂ、５１Ｃの下部は繋がっている。
【００５３】
次に図８（Ａ）に示すように、第１の導電パターン３０Ａ、３０Ｂ上にパワーＭＯＳＦＥＴＱ１、Ｑ２のベアチップのドレイン電極側を固着する。またソース電極と第２の導電パターン３１Ａ、３１Ｂとにボンディング細線３５Ａ、３５Ｂをボールボンディングして接続する。
【００５４】
然る後、前記パワーＭＯＳＦＥＴＱ１、Ｑ２及びボンディング細線３５Ａ、３５Ｂを一括して被覆し、且つ分離溝５１Ａ、５１Ｂ、５１Ｃに充填されるように絶縁性樹脂５３で共通モールドする。
【００５５】
図８（Ａ）に示すように、絶縁性樹脂５３はパワーＭＯＳＦＥＴＱ１、Ｑ２及び第１および第２の導電パターン３０Ａ、３０Ｂ、３１Ａ、３１Ｂを完全に被覆し、分離溝５１Ａ、５１Ｂ、５１Ｃには絶縁性樹脂５３が充填され一体化される。
【００５６】
本工程の特徴は、絶縁性樹脂５３を被覆するまでは、導電パターンとなる導電箔５０が支持基板となり、図１３、図１４に示す支持基板となるヘッダー１０を不要としたことである。
【００５７】
次に点線で示すように、第１および第２の導電パターン３０Ａ、３０Ｂ、３１Ａ、３１Ｂの裏面の電極となる部分が露出するまで絶縁性樹脂５３を除去する。
【００５８】
図８（Ｂ）に示すように、前記点線まで絶縁性樹脂５３を除去すると、第１および第２の導電パターン３０Ａ、３０Ｂ、３１Ａ、３１Ｂは分離される。そして前記第１および第２の導電パターン３０Ａ、３０Ｂ、３１Ａ、３１Ｂの裏面が露出された部分にハンダ等の導電材を付着し、裏面電極３０ａ、３０ｂ、３１ａ、３１ｂを形成する。
【００５９】
図９は前記前述した方法により形成されたスイッチング回路Ｓの混成集積回路のブロック図である。端子Ｓ１、Ｓ２は第２の導電パターン３１Ａ、３１Ｂの露出された裏面電極３１ａ、３１ｂであり、端子Ｄ１、Ｄ２は第１の導電パターン３０Ａ、３０Ｂの露出された裏面電極３０ａ、３０ｂである。また端子ＧＥ１、ＧＥ２は第４の導電パターン３３Ａ、３３Ｂの露出された裏面電極３３ａ、３３ｂで、測定等に使用される。このように各端子は各導電パターンの露出された裏面電極でそのまま回路基板の印刷配線に接合される。
【００６０】
図１０はＤＣ−ＤＣコンバータの他の実施例を示すブロック図である。
【００６１】
前記ＤＣ−ＤＣコンバータにより２０Ａの負荷電流Ｉ０を得ることができるが、それでは負荷電流が不足する場合は前記スイッチング回路Ｓを並列接続する。本実施例では８０Ａを必要とする場合で、前記スイッチング回路Ｓを４つ並列接続している。
【００６２】
外付けのスイッチング制御回路１の端子ＰＷＭ１、２、３、４からのＰＷＭ変調されたスイッチング信号ｆ１、ｆ２、ｆ３、ｆ４がドライバ集積回路ＤＡ、ＤＢ、ＤＣ、ＤＤに順次加わると、各ドライバ集積回路ＤＡ、ＤＢ、ＤＣ、ＤＤのＭＯＳＦＥＴＱ１が順次オンする。一方ドライバ集積回路ＤＡ、ＤＢ、ＤＣ、ＤＤのＭＯＳＦＥＴＱ２もＭＯＳＦＥＴＱ１がオフしたときに順次オンする。
【００６３】
従ってチョークコイル２４Ａ、２４Ｂ、２４Ｃ、２４Ｄには、前述したように各ドライバ集積回路ＤＡ、ＤＢ、ＤＣ、ＤＤのＭＯＳＦＥＴＱ１、Ｑ２のオン・オフに応じて負荷電流Ｉ０が流れる。その結果負荷２６には前記各チョークコイル２４Ａ、２４Ｂ、２４Ｃ、２４Ｄに流れる負荷電流Ｉ０の４倍の負荷電流Ｉ０が取出される。
【００６４】
尚、端子ＩＳＥＮ１、２、３、４は各ドライバ集積回路ＤＡ、ＤＢ、ＤＣ、ＤＤの過電流検出端子である。また端子ＶＳＥＮは負荷回路２６の過大電圧検出端子である。
【００６５】
図１１は前記混成集積回路を取付ける印刷基板の平面図である。回路基板３００には前記混成集積回路の第１の導電パターン３０Ａ、３０Ｂ、第２の導電パターン３１Ａ、３１Ｂ、第３の導電パターン３２、第４の導電パターン３３Ａ、３３Ｂ、３３Ｃの裏面電極に対応して印刷配線３００Ａ、３００Ｂ、３１０Ａ、３１０Ｂ、３２０、３３０が設ける。
【００６６】
従って回路基板３００前記の印刷配線は第１の導電パターン３０Ａ、３０Ｂ、第２の導電パターン３１Ａ、３１Ｂ、第３の導電パターン３２、第４の導電パターン３３Ａ、３３Ｂ、３３Ｃと略同様でよいので、レイアウト設計が容易となる。
【００６７】
前記以外に回路基板３００にはアースとなる印刷配線ＧＮＤ、電源となる印刷配線ＶＣＣ及び負荷が接続される印刷配線ＨＣＣが設けられている。前記印刷配線はスイッチング回路Ｓを構成するに必要な個所は接続されている。例えば前記印刷配線ＶＣＣは第４の導電パターン３３Ｇに対応して設けられた印刷配線３３０の一つに接続されている。
【００６８】
また印刷配線ＧＮＤは第３の導電パターン３２に対応して設けられた印刷配線の一つに接続されている。さらに印刷配線３１０Ａに結合された印刷配線３４０Ａ、３４０Ｂ、３４０Ｃ、３４０Ｄと印刷配線ＨＣＣ間にはチョークコイル２４Ａ、２４Ｂ、２４Ｃ、２４Ｄが接続される。従って本発明の混成集積回路の裏面電極を前記各対応する印刷配線に接合されるだけで、図１に示すＤＣ−ＤＣコンバータが形成される。
【００６９】
さらに、負荷電流を多く必要とする場合に同じスイッチング回路Ｓを並列接続して使用する場合に、図１０に示すような同じパターンの印刷配線を繰り返し配列することでいくつでも対応でき、設計のやり直しも必要としない。
【００７０】
【発明の効果】
本発明の混成集積回路はスイッチング素子の一電極を固着した導電パターン及び他の電極を取り付けた導電パターンの裏面電極を直接回路基板の印刷配線に固着するので、従来のごとく回路素子の電極を取り付ける端子を必要とせず、電極小型化及び薄型化できる。
【００７１】
また２つのスイッチング素子を設けた第１の導電パターンを水平方向に並設し、前記第１の導電パターンに沿って一電極となる第２の導電パターンを設け、第１の導電パターン上方中央にドライバ集積回路が設けられる第３の導電パターンを形成したので、モールドする絶縁性樹脂のサイズは、横方向では第１および第２の導電パターンでほぼ決められ、縦方向は第１および第３の導電パターンで決められ、端子を必要とした従来のものに比して縦横とも大幅に小さくされる。
【００７２】
本発明は第３の導電パターン側方に電極および付属回路素子が設けられる第４の導電パターンを設けたので、コンデンサ等の付属回路素子も絶縁性樹脂の大きさを変えることなく設けることができる。
【００７３】
しかも第１の導電パターン、第２の導電パターン、第３の導電パターン、第４の導電パターン、スイッチング素子とドライバ集積回路及び付属回路素子は絶縁性樹脂にて一体に構成され、絶縁基板を不要にしたので薄くされる。
【００７４】
さらに第１の導電パターン、第２の導電パターン、第３の導電パターン、第４の導電パターンの裏面に直接外部に露出する電極を設けたので、回路基板の印刷配線は第１の導電パターン、第２の導電パターン、第３の導電パターン、第４の導電パターンと略同一でよく、印刷配線のレイアウト設計が簡単となる。
【００７５】
スイッチング回路を構成するチップ状のパワースイッチング素子を固着する第１の導電パターンの少なくとも二辺に沿ってＬ字状をなす第２の導電パターンを形成し、前記スイッチング素子の電極と第２の導電パターンを二方向に引き出されたボンディング細線で接続する。従ってスイッチング素子の電極と第２の導電パターン間に数多くののボンディング細線をボンディングすることができるので、前記スイッチング素子の電極と第２導電パターン間の抵抗値を小さくできる。
【００７６】
さらに第２の導電パターンの裏面に外部電極を設け、前記パワーＭＯＳＦＥＴのドレイン電極を前記第１の導電パターンから直接外部電極に取出すようにしたので、前記パワーＭＯＳＦＥＴのＯＮ抵抗を低減することができる。
【図面の簡単な説明】
【図１】本発明の混成集積回路装置を用いたＤＣ−ＤＣコンバータのブロック図である。
【図２】図１の各部分の信号波形図である。
【図３】同じく図１の各部分の信号波形図である。
【図４】本発明の混成集積回路装置に用いられた導電パターンの平面図である。
【図５】本発明の混成集積回路装置に用いられた導電パターンの裏面図である。
【図６】本発明の混成集積回路装置の平面図である。
【図７】本発明の混成集積回路装置の製造工程を示す断面図である。
【図８】同じく本発明の混成集積回路装置の製造工程を示す断面図である。
【図９】本発明の混成集積回路装置により形成されたスイッチング回路のブロック図である。
【図１０】本発明の混成集積回路装置をＤＣ−ＤＣコンバータの他の実施例を示すブロック図である。
【図１１】本発明の混成集積回路装置を取付ける回路基板の平面図である。
【図１２】従来のＤＣ−ＤＣコンバータのブロック図である。
【図１３】従来の半導体装置の断面図である。
【図１４】従来の半導体装置の平面図である。
【図１５】同じく従来の半導体装置の平面図である。
【符号の説明】
２１ スイッチング制御回路
３０Ａ、３０Ｂ 第１の導電パターン
３１Ａ、３１Ｂ 第２の導電パターン
３２ 第３の導電パターン
３３Ａ、３３Ｂ 第４の導電パターン
３５Ａ、３５Ｂ ボンディング細線
Ｑ１、Ｑ２ ＭＯＳＦＥＴ
Ｄ ドライバ回路
Ｓ スイッチング回路
【発明の属する技術分野】
本発明は支持基板を不要にし薄型のスイッチング回路を内蔵するのに適した小型で薄型の混成集積回路装置に関するものである。
【０００２】
【従来の技術】
携帯電話、携帯用のコンピュータ等に採用される回路装置は、小型化、薄型化及び軽量化が一段と求められている。特に二次電池より昇圧された電源電圧を用いる携帯機器では必ずＤＣ−ＤＣコンバータが不可欠であり、小型化、薄型化及び軽量化したＤＣ−ＤＣコンバータが求められる。かかるＤＣ−ＤＣコンバータでは二次電池に直列にスイッチング素子を接続するので、このスイッチング素子のＯＮ抵抗も極めて小さくするニーズがある。
【０００３】
図１２は従来のＤＣ−ＤＣコンバータのブロック図である。
【０００４】
スイッチング制御回路１からパルス状のスイッチング信号を発生する。昇圧回路３、４は前記スイッチング信号を昇圧するもので、昇圧したスイッチング信号はパワーＭＯＳＦＥＴＱ１、Ｑ２のゲート電極に加わる。前記パワーＭＯＳＦＥＴＱ１、Ｑ２の結合されたソース電極とドレイン電極にはチョークコイル５とコンデンサ６とよりなる平滑回路を介して負荷７が接続されている。
【０００５】
次に前記ＤＣ−ＤＣコンバータの動作を説明する。前記スイッチング制御回路１から発生されるパルス状のスイッチング信号はインバータ２を介して上側の昇圧回路３に加わると共に下側の昇圧回路４に直接加わる。前記昇圧回路３、４に加わったスイッチング信号は昇圧され、パワーＭＯＳＦＥＴＱ１、Ｑ２のゲート電極に加わる。
【０００６】
前記パワーＭＯＳＦＥＴＱ１とパワーＭＯＳＦＥＴＱ２のゲート電極に加わる前記スイッチング信号は交互にハイレベルとローレベルを繰返す。上側のパワーＭＯＳＦＥＴＱ１のゲート電極に加わるスイッチング信号がハイレベルのとき、前記上側のパワーＭＯＳＦＥＴＱ１がオンし、ドレイン・ソース電流ＩＤ１が流れる。
【０００７】
次に下側のパワーＭＯＳＦＥＴＱ２のゲート電極に加わるスイッチング信号がハイレベルになると、前記した下側のパワーＭＯＳＦＥＴＱ２がオンし、ドレイン・ソース電流ＩＤ２が流れる。
【０００８】
このような動作を繰返すことにより負荷電流が流れ、負荷７に所定の動作電圧を供給する。前記ＭＯＳＦＥＴＱ１、Ｑ２のオン・オフ期間を変えることにより、負荷７に供給される所定の動作電圧の大きさが決められ、負荷電流を供給する。前記ＤＣ−ＤＣコンバータに用いられる昇圧回路３、４及びパワーＭＯＳＦＥＴＱ１、Ｑ２等は回路基板に取り付けれ組立てられる。
【０００９】
図１３は上記パワーＭＯＳＦＥＴＱ１を回路基板に実装した断面図である。銅を素材とした打ち抜きフレームであり、このフレームのヘッダー１０上に半田あるいは銀ペーストよりなるプリフォーム材１１でパワーＭＯＳＦＥＴＱ１のベアチップが固着される。パワーＭＯＳＦＥＴＱ１のベアチップ１２の下面は金の裏張り電極（図示せず）によりドレイン電極が形成され、上面にはアルミニウムの蒸着によりゲート電極とソース電極が形成される。
【００１０】
フレームのドレイン端子１３にはヘッダー１０と連結されているので、ドレイン電極と直結され、ゲート電極およびソース電極は金のボンディング細線１４を用いたボールボンディングによりソース端子１５及びゲート端子１６と電気的に接続される。従って、パワーＭＯＳＦＥＴＱ１のＯＮ抵抗を減少させるためにはフレーム材、プリフォーム材、ボンディング細線１４、チップ上面のソース電極の電極材料の持つ抵抗を少なくする必要がある。
【００１１】
図１４および図１５はボンディング細線に工夫をしてＯＮ抵抗を引き下げた従来の技術を説明する平面図である。
【００１２】
図１４はソース電極とソース端子１５を接続するボンディング細線１４を４本に増やし、電流容量を改善したものである。又図１５はソース電極とソース端子１５を接続するボンディング細線１４を短い２本と長い２本の４本に増やし、電流容量を改善し、さらにソース電極へのボンディング個所を広げることによりソース電極の持つ抵抗を減少させたものである。
【００１３】
【発明が解決しようとする課題】
携帯機器では小型化、薄型化が要求される。しかし従来はＭＯＳＦＥＴＱ１、Ｑ２を銅等の打ち抜きフレームに固着すると共に、フレームを延長し側方にドレイン端子を引き出す。またソース電極およびゲート電極を側方に設けたソース端子およびゲート端子にボンディグ細線で接続し、これらを樹脂でモールドし、かる個別モールドしたＭＯＳＦＥＴＱ１、Ｑ２をプリント基板に実装するために、各端子が側方に伸び専有面積が大きくなり小型化出来ず、また端子の分薄型化が出来ない。
【００１４】
またＭＯＳＦＥＴＱ１、Ｑ２、スイッチング制御回路および付属回路素子を個別に回路基板に取り付けていたため、回路基板のレイアウトの設計を回路毎にする必要があり面倒であり、且つこれらＭＯＳＦＥＴＱ１、Ｑ２およびスイッチング制御回路等の回路基板での取り付け密度が上がらず、回路基板自体が大型化した。
【００１５】
【課題を解決するための手段】
本発明は混成集積回路装置自体の小型化、薄型化を図ると共に、混成集積回路装置を取り付ける回路基板の設計の容易化および小型化を図るもので、
スイッチング制御回路から発生されるスイッチング信号により２つのスイッチング素子を交互にスイッチングし、負荷に所定の動作電圧を供給するスイッチング回路を内蔵する混成集積回路装置において、水平方向に第１の導電パターンを近接して配置し、該第１の導電パターンに沿って第２の導電パターンを設け、前記第１の導電パターン上方中央に第３の導電パターンを設け、前記第３の導電パターンの両側に複数の第４の導電パターンを設け、
前記第１の導電パターンにスイッチング素子を載置し、スイッチング素子の上面電極と前記第２の導電パターンとをボンディング細線で接続し、第３の導電パターンにスイッチング制御集積回路を固着し、該スイッチング制御集積回路の各電極端子を対応する第４の導電パターンにボンディング細線で接続すると共に、前記第４の導電パターンに付属回路素子を取り付け、
前記第１、第２、および第３及び第４の導電パターンの裏面に第１、第２および第３の外部電極を設け、露出させて前記第１、第２および第３及び第４の導電パターンおよびこれら導電パターンに固着した回路素子前記スイッチング素子と前記スイッチング制御集積回路を絶縁性樹脂で一体にモールドした混成集積回路装置を提供する。
【００１６】
また本発明は絶縁性樹脂のサイズは、横方向では前記第１および第２の導電パターンでほぼ決められ、縦方向は前記第１および第３の導電パターンで決められる付属回路素子はチップコンデンサであり、延長して対向させた第４の導電パターン間に前記チップコンデンサの電極を固着した混成集積回路装置を提供する。
【００１７】
さらに本発明は第３の導電パターンの側に第４の導電パターンを設け、該第４の導電パターンに前記スイッチング制御集積回路の外付けのチップ部品を固着し前記絶縁性樹脂で一体にモールドする前記第１、第２、第３及び第４の裏面に外部電極を設け、前記第１、第２、第３及び第４の導電パターンから直接外部電極に取出し、薄型化及び小型化した混成集積回路装置を提供する。
【００１８】
本発明はスイッチング素子としてＭＯＳＦＥＴを用い、ゲート電極を前記スイッチング制御集積回路の方向にボンディング細線で引き出し、ソース電極は前記第２の導電パターンにボンディング細線で引き出し、前記ボンディング細線の長さを短く接続する混成集積回路装置を提供する。
【００１９】
【発明の実施の形態】
本発明の混成集積回路装置を図１〜図９に従って説明する。
【００２０】
図１は本発明の混成集積回路を用いたＤＣ−ＤＣコンバータのブロック図である。
【００２１】
前記ＤＣ−ＤＣコンバータはＰＷＭ変換されたスイッチング信号ｆを発生するスイッチング制御回路２１と、ドライバ集積回路ＤとパワーＭＯＳＦＥＴＱ１、Ｑ２とで構成されるスイッチング回路Ｓおよび負荷回路Ｆとよりなる。前記ドライバ集積回路ＤはＢＯＯＴ型昇圧回路２２及び昇圧回路２３よりなる。
【００２２】
前記ＢＯＯＴ型昇圧回路２２及び昇圧回路２３はＰＷＭ端子に加えられるスイッチング制御回路２１からのＰＷＭ変調されたスッチング信号ｆを昇圧して、ゲート信号を高め前記パワーＭＯＳＦＥＴＱ１、Ｑ２の低損失化を図っている。
【００２３】
又ＢＯＯＴ型昇圧回路２２の端子ＢＯＯＴと端子ＰＨＡＳＥ間にはチップコンデンサＣが接続されおり、前記ＢＯＯＴ型昇圧回路２２の端子ＵＧＡＴＥからは前記ＰＷＭ変換されたスイッチング信号ｆを昇圧しゲート信号Ｇ１を発生する。
【００２４】
昇圧回路２３は前記ＰＷＭ変換されたスイッチング信号ｆを昇圧し端子ＬＧＡＴＥからゲート信号Ｇ２を発生する。前記ゲート信号Ｇ１とゲート信号Ｇ２は何れか一方がハイレベルのときローレベルになるようにしている。
【００２５】
前記上側のＭＯＳＦＥＴＱ１のソース電極と下側のＭＯＳＦＥＴＱ２のドレイン電極は結合されている。前記上側のＭＯＳＦＥＴＱ１のドレイン電極は入力電源ＶＤＤに接続され、また下側のＭＯＳＦＥＴＱ２のソース電極はＧＮＤに接続されている。
【００２６】
前記上側のＭＯＳＦＥＴＱ１のゲート電極には端子ＵＧＡＴＥからのゲート信号Ｇ１が加わり、下側のＭＯＳＦＥＴＱ２のゲート電極には端子ＬＧＡＴＥからのゲート信号Ｇ２が加わる。前記結合された上側のＭＯＳＦＥＴＱ１のソース電極と下側のＭＯＳＦＥＴＱ２のドレイン電極にはチップコンデンサＣの一端が接続されると共に平滑回路を構成するチョークコイル２４、平滑コンデンサ２５及び負荷２６が接続されている。
【００２７】
図２及び図３に基づいて前記ＤＣ−ＤＣコンバータの動作を説明する。
【００２８】
スイッチング制御回路１からＰＷＭ変換されたスイッチング信号ｆを発生すると、ドライバ集積回路Ｄの端子ＰＷＭに加わる。前記ドライバ集積回路Ｄに加えられたスイッチング信号はＢＯＯＴ型昇圧回路２及び昇圧回路３で昇圧され、端子ＵＧＡＴＥ及びＬＧＡＴＥから夫々ゲート信号Ｇ１、Ｇ２を発生する。ゲート信号Ｇ２がハイレベルとなると下側のＭＯＳＦＥＴＱ２がオンされ、ドレイン・ソース電流ＩＤ２が流れる。これと同時にチップコンデンサＣにチャージされる。
【００２９】
次にゲート信号Ｇ２がローレベルとなり、ゲート信号Ｇ１がハイレベルとなると、ＭＯＳＦＥＴＱ２がオフされチップコンデンサＣにチャージされた電圧と端子ＰＨＡＳＥの端子電圧がゲート電極に加わり、上側のＭＯＳＦＥＴＱ１がオンされるので、ドレイン・ソース電流ＩＤ１が流れる。
【００３０】
このような動作を繰返すことにより、負荷電流Ｉ０が流れ負荷２６に動作電圧を供給する。前記ＭＯＳＦＥＴＱ１、Ｑ２のオン・オフ期間はスイッチング信号ｆとスイッチング制御回路１の端子ＶＳＥＮに帰還される出力帰還信号によるＤＵＴＹ制御によって決まり、負荷２６に供給される負荷電流Ｉ０の大きさが決められる。従ってＰＷＭ変換されたスイッチング信号ｆのデューテイを決めることにより必要とする大きさの動作電圧を負荷２６に供給できる。
【００３１】
図４〜図６に従って前記ＤＣ−ＤＣコンバータのドライバ集積回路ＤとＭＯＳＦＥＴＱ１、Ｑ２よりなるスイッチング回路Ｓが形成された本発明に係る混成集積回路装置を説明する。
【００３２】
図４は本発明の混成集積回路装置に用いられた導電パターンの平面図である。下方には矩形をなす二つの第１の導電パターン３０Ａ、３０Ｂが水平方向に近接し配置されている。前記第１の導電パターン３０Ａ、３０Ｂは前記ＭＯＳＦＥＴＱ１、Ｑ２のベアチップのドレイン電極が接合される。前記第１の導電パターン３０Ａ、３０Ｂの２辺に沿ってソース電極が接続されるＬ字状の第２の導電パターン３１Ａ、３１Ｂが設けられている。
【００３３】
前記第１の導電パターン３０Ａ、３０Ｂが設けられている上方中央には第１の導電パターン３０Ａ、３０Ｂより小さい第３の導電パターン３２が設けられている。第３の導電パターン３２は前記ドライバ集積回路Ｄが載置される。前記第３の導電パターン３２の両側には複数個の第４の導電パターン３３Ａ、３３Ｂ、３３Ｃ・・・が設けられている。
【００３４】
前記導電パターン３３Ａ、３３Ｂはドライバ集積回路Ｄの端子ＵＧＡＴＥ、ＬＧＡＴＥが接続されると共に前記ＭＯＳＦＥＴＱ１、Ｑ２のゲート電極が接続される。導電パターン３３Ｃ、３３Ｄはドライバ集積回路Ｄの端子ＰＨＡＳＥと端子ＢＯＯＴとが接続される。
【００３５】
図５は本発明の混成集積回路装置に用いられた導電パターンの裏面図である。後述する如く、前記第１、第２、第３及び第４の導電パターン３０Ａ、３０Ｂ、３１Ａ、３１Ｂ、３２，３３Ａ、３３Ｂ、３３Ｃ・・・の裏面を外部電極となる部分を除いて樹脂で覆う。そして樹脂で覆われていない部分を露出させ外部電極３０ａ、３０ｂ、３１ａ、３１ｂ、３２ａ、３３ａ、３３ｂ、３３ｃ・・・等を形成している。
【００３６】
図６は前記各導電パターンにＭＯＳＦＥＴＱ１、Ｑ２のベアチップ、ドライバ集積回路Ｄ及びチップ状のチップコンデンサＣ１、Ｃ２、Ｃ３・・・を取付け構成された本発明の混成集積回路の平面図である。
【００３７】
前記第１の導電パターン３０Ａ、３０Ｂには前述したスイッチング回路Ｓを構成するＭＯＳＦＥＴＱ１、Ｑ２のベアチップを載せ、これらＭＯＳＦＥＴＱ１、Ｑ２のベアチップのドレイン電極を固着している。
【００３８】
又表面のソース電極Ｓ１、Ｓ２はＸＹ二方向に引き出された複数本のボンディング細線３５Ａ、３５Ｂで第２の導電パターン３１Ａ、３１Ｂにボールボンディングし電気的に接続している。前記第２の導電パターン３１Ａ、３１ＢはＬ字状をなすので、ＸＹ二方向に引出され多くのボンディング細線３５Ａ、３５Ｂをボンディングすることができる。そのためＭＯＳＦＥＴＱ１、Ｑ２のソース電極Ｓ１、Ｓ２と第２導電パターン３１Ａ、３１Ｂ間のＯＮ抵抗値を小さくできる。
【００３９】
又前記第３の導電パターン３２にはドライバ集積回路Ｄが取り付けられる。前記ドライバ集積回路Ｄの端子ＵＧＡＴＥは細長い第４の導電パターン３３Ａの一端にボンディング細線３８Ａで接続されている。同様にドライバ集積回路Ｄの端子ＬＧＡＴＥは第４の導電パターン３３Ｂにボンディング細線３８Ｂで接続されている。
【００４０】
前記第４の導電パターン３３Ａには前記ＭＯＳＦＥＴＱ１のゲート電極がボンディング細線３７Ａをワイヤーボンデイングし接続され、第４の導電パターン３３ＢにはＭＯＳＦＥＴＱ２のゲート電極がボンディング細線３７Ｂをワイヤーボンデイングし接続されている。
【００４１】
ＭＯＳＦＥＴＱ１、Ｑ２はドレイン電極を直接第１の導電パターン３０Ａ、３０Ｂに取り付け、且つソース電極及びゲート電極を第２の導電パターン３１Ａ、３１Ｂに接続した後、単一モールドするので、図１３から図１５に示めす各ソース、ドレインあるいはゲート電極を取出す各端子１３、１４、１５を必要とせず、小型化且つ薄型化できる。
【００４２】
又ＭＯＳＦＥＴＱ１、Ｑ２は第１の導電パターン上に固着されるので、それぞれのドレイン電極は第１の導電パターンから直接第１の外部電極で取り出されるので、実装するプリント基板のパターンまでが最短である。
【００４３】
ソース電極も２１本のボンデイング細線で第２の導電パターンに取り出されるので、従来の図１４および図１５に示す個別モールド構造よりも５倍以上のボンディング細線があり、両者でＯＮ抵抗を大幅に低減できる。
【００４４】
前記ドライバ集積回路Ｄの端子ＰＨＡＳＥと端子ＢＯＯＴは導電パターン３３Ｃと導電パターン３３Ｄにボンディング細線３９Ａ、３９Ｂで接続されている。又前記第４の導電パターン３３Ｃと導電パターン３３Ｄは延長し対向する細長部３３ＣＣ及び３３ＤＤを形成している。そして対向する前記細長部３３ＣＣと３３ＤＤ間にはチップのチップコンデンサＣ１、Ｃ２、Ｃ３・・・が取り付けられている。チップコンデンサＣ１、Ｃ２、Ｃ３・・・は必要とする容量値に応じて数が決められる。前記ドライバ集積回路Ｄの端子ＶＣＣと端子ＰＶＣＣは導電パターン３３Ｆと導電パターン３３Ｅにボンディング細線４０、４１で接続されている。
【００４５】
前記下方にスイッチング用の２つのＭＯＳＦＥＴＱ１、Ｑ２を設ける第１の導電パターン３０Ａ、３０Ｂを水平方向に並設し、前記第１の導電パターン３０Ａ、３０Ｂに沿って側方にソース電極となる第２の導電パターン３１Ａ、３１Ｂを設け、上方中央にドライバ集積回路Ｄが設けられる第３の導電パターン３２を形成し、且つ第３の導電パターンを形成した側方に電極および付属回路素子が設けられる第４の導電パターン３３Ａ、３３Ｂ、３３Ｃを設けている。
【００４６】
従って混成集積回路装置の縦横の大きさは共に約９ｍｍと小さくできる。即ち縦の寸法は約第１の導電パターン３０Ａ、３０Ｂの３．３ｍｍと第２の導電パターン３１Ａ、３１Ｂの幅０．６ｍｍ及び第４の導電パターン３３Ｄの長さ３．８ｍｍの和となり、一方横の寸法は約第１の導電パターン３０Ａ、３０Ｂの合計寸法５．９ｍｍと第２の導電パターン３１Ａ、３１Ｂの長さの合計寸法１．２ｍｍとの和である。上述したように、混成集積回路装置の横方向のサイズはほぼ第１および第２の導電パターン３０Ａ、Ｂ、３１Ａ、Ｂの大きさで決められ、縦方向のサイズはほぼ第１および第３の導電パターン３０Ａ、Ｂ、３２の大きさで決められる。
【００４７】
このように本発明の混成集積回路装置は端子を必要とせず各導電パターンの裏面に電極を形成したので、図１３から図１４に示した半導体装置でスイッチング回路Ｓを形成したものに比較し、縦の寸法で１／３にされ、横の寸法で１／２になった。
【００４８】
しかも第１の導電パターン３０Ａ、３０Ｂ、第２の導電パターン３１Ａ、３１Ｂ、第３の導電パターン３２、第４の導電パターン３３Ａ、３３Ｂ、３３Ｃ、ＭＯＳＦＥＴＱ１、Ｑ２とドライバ集積回路Ｄ及びチップコンデンサＣ１、Ｃ２、Ｃ３・・・等は絶縁性樹脂５３にて一体に構成され、絶縁基板を不要にしたので薄くされる。
【００４９】
図７及び図８は本発明の混成集積回路の一部分の製造工程を示す断面図である。ここでは前記第１及び第２の導電パターン３０Ａ、３０Ｂ、３１Ａ、３１Ｂと、これら第１の導電パターン３０Ａ、３０Ｂ上に固着されたＭＯＳＦＥＴＱ１、Ｑ２のベアチップ部分について説明する。
【００５０】
図７（Ａ）は第１及び第２の導電パターン３０Ａ、３０Ｂ、３１Ａ、３１Ｂとなるシート状の導電箔５０である。この導電箔５０はＣｕを主材料とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の合金から成る導電箔等を用いることができる。もちろん、他の導電材料でも可能であり、特にエッチングできる導電材、レーザで蒸発できる導電材が好ましい。
【００５１】
図７（Ｂ）に示す如く、導電箔５０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、前記第１及び第２の導電パターン３０Ａ、３０Ｂ、３１Ａ、３１Ｂとなる領域を除いて導電箔５０が露出するようにホトレジストＰＲをパターンニングする。
【００５２】
図７（ｃＣ）に示すごとく、導電箔５０を選択的にエッチングして分離溝５１Ａ、５１Ｂ、５１Ｃを形成する。それにより前記分離溝５１Ａ、５１Ｂ、５１Ｃで分離された第１及び第２の導電パターン３０Ａ、３０Ｂ、３１Ａ、３１Ｂを形成する。このとき分離溝５１Ａ、５１Ｂ、５１Ｃの下部は繋がっている。
【００５３】
次に図８（Ａ）に示すように、第１の導電パターン３０Ａ、３０Ｂ上にパワーＭＯＳＦＥＴＱ１、Ｑ２のベアチップのドレイン電極側を固着する。またソース電極と第２の導電パターン３１Ａ、３１Ｂとにボンディング細線３５Ａ、３５Ｂをボールボンディングして接続する。
【００５４】
然る後、前記パワーＭＯＳＦＥＴＱ１、Ｑ２及びボンディング細線３５Ａ、３５Ｂを一括して被覆し、且つ分離溝５１Ａ、５１Ｂ、５１Ｃに充填されるように絶縁性樹脂５３で共通モールドする。
【００５５】
図８（Ａ）に示すように、絶縁性樹脂５３はパワーＭＯＳＦＥＴＱ１、Ｑ２及び第１および第２の導電パターン３０Ａ、３０Ｂ、３１Ａ、３１Ｂを完全に被覆し、分離溝５１Ａ、５１Ｂ、５１Ｃには絶縁性樹脂５３が充填され一体化される。
【００５６】
本工程の特徴は、絶縁性樹脂５３を被覆するまでは、導電パターンとなる導電箔５０が支持基板となり、図１３、図１４に示す支持基板となるヘッダー１０を不要としたことである。
【００５７】
次に点線で示すように、第１および第２の導電パターン３０Ａ、３０Ｂ、３１Ａ、３１Ｂの裏面の電極となる部分が露出するまで絶縁性樹脂５３を除去する。
【００５８】
図８（Ｂ）に示すように、前記点線まで絶縁性樹脂５３を除去すると、第１および第２の導電パターン３０Ａ、３０Ｂ、３１Ａ、３１Ｂは分離される。そして前記第１および第２の導電パターン３０Ａ、３０Ｂ、３１Ａ、３１Ｂの裏面が露出された部分にハンダ等の導電材を付着し、裏面電極３０ａ、３０ｂ、３１ａ、３１ｂを形成する。
【００５９】
図９は前記前述した方法により形成されたスイッチング回路Ｓの混成集積回路のブロック図である。端子Ｓ１、Ｓ２は第２の導電パターン３１Ａ、３１Ｂの露出された裏面電極３１ａ、３１ｂであり、端子Ｄ１、Ｄ２は第１の導電パターン３０Ａ、３０Ｂの露出された裏面電極３０ａ、３０ｂである。また端子ＧＥ１、ＧＥ２は第４の導電パターン３３Ａ、３３Ｂの露出された裏面電極３３ａ、３３ｂで、測定等に使用される。このように各端子は各導電パターンの露出された裏面電極でそのまま回路基板の印刷配線に接合される。
【００６０】
図１０はＤＣ−ＤＣコンバータの他の実施例を示すブロック図である。
【００６１】
前記ＤＣ−ＤＣコンバータにより２０Ａの負荷電流Ｉ０を得ることができるが、それでは負荷電流が不足する場合は前記スイッチング回路Ｓを並列接続する。本実施例では８０Ａを必要とする場合で、前記スイッチング回路Ｓを４つ並列接続している。
【００６２】
外付けのスイッチング制御回路１の端子ＰＷＭ１、２、３、４からのＰＷＭ変調されたスイッチング信号ｆ１、ｆ２、ｆ３、ｆ４がドライバ集積回路ＤＡ、ＤＢ、ＤＣ、ＤＤに順次加わると、各ドライバ集積回路ＤＡ、ＤＢ、ＤＣ、ＤＤのＭＯＳＦＥＴＱ１が順次オンする。一方ドライバ集積回路ＤＡ、ＤＢ、ＤＣ、ＤＤのＭＯＳＦＥＴＱ２もＭＯＳＦＥＴＱ１がオフしたときに順次オンする。
【００６３】
従ってチョークコイル２４Ａ、２４Ｂ、２４Ｃ、２４Ｄには、前述したように各ドライバ集積回路ＤＡ、ＤＢ、ＤＣ、ＤＤのＭＯＳＦＥＴＱ１、Ｑ２のオン・オフに応じて負荷電流Ｉ０が流れる。その結果負荷２６には前記各チョークコイル２４Ａ、２４Ｂ、２４Ｃ、２４Ｄに流れる負荷電流Ｉ０の４倍の負荷電流Ｉ０が取出される。
【００６４】
尚、端子ＩＳＥＮ１、２、３、４は各ドライバ集積回路ＤＡ、ＤＢ、ＤＣ、ＤＤの過電流検出端子である。また端子ＶＳＥＮは負荷回路２６の過大電圧検出端子である。
【００６５】
図１１は前記混成集積回路を取付ける印刷基板の平面図である。回路基板３００には前記混成集積回路の第１の導電パターン３０Ａ、３０Ｂ、第２の導電パターン３１Ａ、３１Ｂ、第３の導電パターン３２、第４の導電パターン３３Ａ、３３Ｂ、３３Ｃの裏面電極に対応して印刷配線３００Ａ、３００Ｂ、３１０Ａ、３１０Ｂ、３２０、３３０が設ける。
【００６６】
従って回路基板３００前記の印刷配線は第１の導電パターン３０Ａ、３０Ｂ、第２の導電パターン３１Ａ、３１Ｂ、第３の導電パターン３２、第４の導電パターン３３Ａ、３３Ｂ、３３Ｃと略同様でよいので、レイアウト設計が容易となる。
【００６７】
前記以外に回路基板３００にはアースとなる印刷配線ＧＮＤ、電源となる印刷配線ＶＣＣ及び負荷が接続される印刷配線ＨＣＣが設けられている。前記印刷配線はスイッチング回路Ｓを構成するに必要な個所は接続されている。例えば前記印刷配線ＶＣＣは第４の導電パターン３３Ｇに対応して設けられた印刷配線３３０の一つに接続されている。
【００６８】
また印刷配線ＧＮＤは第３の導電パターン３２に対応して設けられた印刷配線の一つに接続されている。さらに印刷配線３１０Ａに結合された印刷配線３４０Ａ、３４０Ｂ、３４０Ｃ、３４０Ｄと印刷配線ＨＣＣ間にはチョークコイル２４Ａ、２４Ｂ、２４Ｃ、２４Ｄが接続される。従って本発明の混成集積回路の裏面電極を前記各対応する印刷配線に接合されるだけで、図１に示すＤＣ−ＤＣコンバータが形成される。
【００６９】
さらに、負荷電流を多く必要とする場合に同じスイッチング回路Ｓを並列接続して使用する場合に、図１０に示すような同じパターンの印刷配線を繰り返し配列することでいくつでも対応でき、設計のやり直しも必要としない。
【００７０】
【発明の効果】
本発明の混成集積回路はスイッチング素子の一電極を固着した導電パターン及び他の電極を取り付けた導電パターンの裏面電極を直接回路基板の印刷配線に固着するので、従来のごとく回路素子の電極を取り付ける端子を必要とせず、電極小型化及び薄型化できる。
【００７１】
また２つのスイッチング素子を設けた第１の導電パターンを水平方向に並設し、前記第１の導電パターンに沿って一電極となる第２の導電パターンを設け、第１の導電パターン上方中央にドライバ集積回路が設けられる第３の導電パターンを形成したので、モールドする絶縁性樹脂のサイズは、横方向では第１および第２の導電パターンでほぼ決められ、縦方向は第１および第３の導電パターンで決められ、端子を必要とした従来のものに比して縦横とも大幅に小さくされる。
【００７２】
本発明は第３の導電パターン側方に電極および付属回路素子が設けられる第４の導電パターンを設けたので、コンデンサ等の付属回路素子も絶縁性樹脂の大きさを変えることなく設けることができる。
【００７３】
しかも第１の導電パターン、第２の導電パターン、第３の導電パターン、第４の導電パターン、スイッチング素子とドライバ集積回路及び付属回路素子は絶縁性樹脂にて一体に構成され、絶縁基板を不要にしたので薄くされる。
【００７４】
さらに第１の導電パターン、第２の導電パターン、第３の導電パターン、第４の導電パターンの裏面に直接外部に露出する電極を設けたので、回路基板の印刷配線は第１の導電パターン、第２の導電パターン、第３の導電パターン、第４の導電パターンと略同一でよく、印刷配線のレイアウト設計が簡単となる。
【００７５】
スイッチング回路を構成するチップ状のパワースイッチング素子を固着する第１の導電パターンの少なくとも二辺に沿ってＬ字状をなす第２の導電パターンを形成し、前記スイッチング素子の電極と第２の導電パターンを二方向に引き出されたボンディング細線で接続する。従ってスイッチング素子の電極と第２の導電パターン間に数多くののボンディング細線をボンディングすることができるので、前記スイッチング素子の電極と第２導電パターン間の抵抗値を小さくできる。
【００７６】
さらに第２の導電パターンの裏面に外部電極を設け、前記パワーＭＯＳＦＥＴのドレイン電極を前記第１の導電パターンから直接外部電極に取出すようにしたので、前記パワーＭＯＳＦＥＴのＯＮ抵抗を低減することができる。
【図面の簡単な説明】
【図１】本発明の混成集積回路装置を用いたＤＣ−ＤＣコンバータのブロック図である。
【図２】図１の各部分の信号波形図である。
【図３】同じく図１の各部分の信号波形図である。
【図４】本発明の混成集積回路装置に用いられた導電パターンの平面図である。
【図５】本発明の混成集積回路装置に用いられた導電パターンの裏面図である。
【図６】本発明の混成集積回路装置の平面図である。
【図７】本発明の混成集積回路装置の製造工程を示す断面図である。
【図８】同じく本発明の混成集積回路装置の製造工程を示す断面図である。
【図９】本発明の混成集積回路装置により形成されたスイッチング回路のブロック図である。
【図１０】本発明の混成集積回路装置をＤＣ−ＤＣコンバータの他の実施例を示すブロック図である。
【図１１】本発明の混成集積回路装置を取付ける回路基板の平面図である。
【図１２】従来のＤＣ−ＤＣコンバータのブロック図である。
【図１３】従来の半導体装置の断面図である。
【図１４】従来の半導体装置の平面図である。
【図１５】同じく従来の半導体装置の平面図である。
【符号の説明】
２１ スイッチング制御回路
３０Ａ、３０Ｂ 第１の導電パターン
３１Ａ、３１Ｂ 第２の導電パターン
３２ 第３の導電パターン
３３Ａ、３３Ｂ 第４の導電パターン
３５Ａ、３５Ｂ ボンディング細線
Ｑ１、Ｑ２ ＭＯＳＦＥＴ
Ｄ ドライバ回路
Ｓ スイッチング回路
Claims (5)
- スイッチング制御回路から発生されるスイッチング信号により２つのスイッチング素子を交互にスイッチングし、負荷に所定の動作電圧を供給するスイッチング回路を内蔵する混成集積回路装置において、
水平方向に第１の導電パターンを近接して配置し、該第１の導電パターンに沿って第２の導電パターンを設け、前記第１の導電パターン上方中央に第３の導電パターンを設け、
前記第３の導電パターンの両側に複数の第４の導電パターンを設け、
前記第１の導電パターンにスイッチング素子を載置し、スイッチング素子の上面電極と前記第２の導電パターンとをボンディング細線で接続し、第３の導電パターンにスイッチング制御集積回路を固着し、
該スイッチング制御集積回路の各電極端子を対応する第４の導電パターンにボンディング細線で接続すると共に、前記第４の導電パターンに付属回路素子を取り付け、
前記第１、第２、および第３及び第４の導電パターンの裏面に第１、第２および第３の外部電極を設け、露出させて前記第１、第２および第３及び第４の導電パターンおよびこれら導電パターンに固着した回路素子前記スイッチング素子と前記スイッチング制御集積回路を絶縁性樹脂で一体にモールドしたことを特徴とする混成集積回路装置。 - 前記絶縁性樹脂のサイズは、横方向では前記第１および第２の導電パターンでほぼ決められ、縦方向は前記第１および第３の導電パターンで決められる付属回路素子はチップコンデンサであり、延長して対向させた第４の導電パターン間に前記チップコンデンサの電極を固着したことを特徴とする請求項１記載の混成集積回路装置。
- 前記第３の導電パターンの側に第４の導電パターンを設け、該第４の導電パターンに前記スイッチング制御集積回路の外付けのチップ部品を固着し前記絶縁性樹脂で一体にモールドする前記第１、第２、第３及び第４の裏面に外部電極を設け、前記第１、第２、第３及び第４の導電パターンから直接外部電極に取出し、薄型化及び小型化したことを特徴とする請求項１記載の混成集積回路装置。
- 前記チップ部品としてチップコンデンサを用いることを特徴とする請求項３記載の混成集積回路装置。
- 前記スイッチング素子としてＭＯＳＦＥＴを用い、ゲート電極を前記スイッチング制御集積回路の方向にボンディング細線で引き出し、ソース電極は前記第２の導電パターンにボンディング細線で引き出し、前記ボンディング細線の長さを短く接続することを特徴とする請求項１記載の混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002209971A JP2004055755A (ja) | 2002-07-18 | 2002-07-18 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002209971A JP2004055755A (ja) | 2002-07-18 | 2002-07-18 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004055755A true JP2004055755A (ja) | 2004-02-19 |
Family
ID=31933654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002209971A Pending JP2004055755A (ja) | 2002-07-18 | 2002-07-18 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004055755A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227416A (ja) * | 2006-02-21 | 2007-09-06 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| JP2012216858A (ja) * | 2012-06-15 | 2012-11-08 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
-
2002
- 2002-07-18 JP JP2002209971A patent/JP2004055755A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227416A (ja) * | 2006-02-21 | 2007-09-06 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| JP2012216858A (ja) * | 2012-06-15 | 2012-11-08 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104040715B (zh) | 半导体器件 | |
| US8373074B2 (en) | Integrated inductor | |
| JP4999684B2 (ja) | 集積トランジスタモジュール及びその製造方法 | |
| JP2009043820A (ja) | 高効率モジュール | |
| WO2005086978A2 (en) | Embedded power management control circuit | |
| JP2011513952A (ja) | 一体化薄膜インダクタを含むマイクロモジュール及びその製造方法 | |
| KR20080087161A (ko) | 오픈 프레임 패키지를 가지는 하이 파워 모듈 | |
| JP2004055756A (ja) | 混成集積回路装置 | |
| JP2008021996A (ja) | 電源一体型パッケージ基板 | |
| US7420266B2 (en) | Circuit device and manufacturing method thereof | |
| US20230268253A1 (en) | Packaged Electronic Device With Film Isolated Power Stack | |
| CN111952293A (zh) | 功率模块及其制造方法 | |
| CN111564956B (zh) | 用于功率级模块和集成电感器的具有载体框架的功率级设备 | |
| US6943455B1 (en) | Packaging system for power supplies | |
| JP2008270844A (ja) | 半導体装置 | |
| KR20070048248A (ko) | 반도체 장치 및 그것을 이용한 전원 장치, 및 전자 기기 | |
| JP2008251901A (ja) | 複合半導体装置 | |
| JP2010219244A (ja) | 半導体装置及び半導体装置製造方法 | |
| JP2004055755A (ja) | 混成集積回路装置 | |
| US7750445B2 (en) | Stacked synchronous buck converter | |
| JP2006253734A (ja) | 半導体装置 | |
| JP2008130719A (ja) | 半導体装置及びｄｃ−ｄｃコンバータ | |
| JP6365772B2 (ja) | パワーモジュール | |
| JP4974009B2 (ja) | 電子部品 | |
| US20230282569A1 (en) | Power supply circuit module |