WO2024053372A1 - 固体撮像素子および製造方法、並びに、電子機器 - Google Patents

固体撮像素子および製造方法、並びに、電子機器 Download PDF

Info

Publication number
WO2024053372A1
WO2024053372A1 PCT/JP2023/029937 JP2023029937W WO2024053372A1 WO 2024053372 A1 WO2024053372 A1 WO 2024053372A1 JP 2023029937 W JP2023029937 W JP 2023029937W WO 2024053372 A1 WO2024053372 A1 WO 2024053372A1
Authority
WO
WIPO (PCT)
Prior art keywords
solid
state imaging
imaging device
wiring
pixel
Prior art date
Application number
PCT/JP2023/029937
Other languages
English (en)
French (fr)
Inventor
健士 石崎
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2024053372A1 publication Critical patent/WO2024053372A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Definitions

  • the present disclosure relates to a solid-state image sensor, a manufacturing method, and an electronic device, and particularly relates to a solid-state image sensor, a manufacturing method, and an electronic device that can achieve higher image quality.
  • DRAM Dynamic Random Access Memory
  • Patent Document 1 discloses a DRAM element having a configuration in which one memory cell region having a plurality of capacitor elements is separated from a peripheral circuit region by a groove formed at the periphery of the memory cell region.
  • the present disclosure has been made in view of this situation, and is intended to make it possible to achieve higher image quality.
  • a solid-state imaging device includes a plurality of pixels, a capacitor provided for each pixel and configured in a three-dimensional shape between an upper wiring and a lower wiring of a wiring layer of the pixel, and and an isolation section that electrically isolates the capacitors from each other.
  • a manufacturing method includes forming a three-dimensional capacitor that is provided for each of a plurality of pixels and has a three-dimensional shape between an upper wiring and a lower wiring of a wiring layer of the pixel; The method further includes forming an isolation portion that electrically isolates the capacitors from each other.
  • An electronic device includes a plurality of pixels, a capacitor provided for each pixel and configured in a three-dimensional shape between an upper wiring and a lower wiring of a wiring layer of the pixel;
  • the solid-state imaging device includes a separation portion that electrically isolates the capacitors from each other.
  • a three-dimensional capacitor is provided between the upper wiring and the lower wiring of the wiring layer of the pixel for each of the plurality of pixels, and the capacitors of adjacent pixels are separated by the separation part. electrically isolated.
  • FIG. 2 is a circuit diagram illustrating an embodiment of a pixel included in an image sensor to which the present technology is applied.
  • FIG. 3 is a diagram illustrating a configuration example of a MIM capacitor when viewed from above.
  • FIG. 3 is a diagram illustrating a cross-sectional configuration example of a MIM capacitor. It is a figure explaining a 1st process. It is a figure explaining a 2nd process. It is a figure explaining a 3rd process. It is a figure explaining the 4th process. It is a figure explaining the 5th process. It is a figure explaining a 6th process. It is a figure explaining a 7th process. It is a figure explaining the 8th process.
  • FIG. 7 is a cross-sectional view showing a modified example of the MIM capacitor.
  • 1 is a block diagram showing a configuration example of an imaging device.
  • FIG. It is a figure which shows the example of use which uses an image sensor.
  • FIG. 1 shows a circuit diagram of the pixel 11.
  • the pixel 11 includes a photoelectric conversion section 12, a transfer transistor 13, a first FD (Floating Diffusion) section 14, a connection transistor 15, a second FD section 16, an MIM capacitor 17, a reset transistor 18, It is configured to include an amplification transistor 19 and a selection transistor 20, and outputs a pixel signal via a vertical signal line 21.
  • the pixel 11 is a LOFIC (Lateral Over Flow Integration Capacitor) pixel, which guides charges overflowing from the photoelectric conversion unit 12 in the lateral direction when it is irradiated with light strong enough to exceed the saturation capacity of the photoelectric conversion unit 12. It has a structure in which the energy is accumulated in the MIM capacitor 17.
  • the photoelectric conversion section 12 has an anode terminal grounded and a cathode terminal connected to the first FD section 14 via the transfer transistor 13.
  • the photoelectric conversion unit 12 receives light irradiated onto the light-receiving surface of the image sensor, and photoelectrically converts the light into an electric charge corresponding to the amount of light.
  • the transfer transistor 13 is arranged to connect the photoelectric conversion section 12 and the first FD section 14.
  • the transfer transistor 13 is driven according to the transfer signal TG, and transfers the charge photoelectrically converted by the photoelectric conversion section 12 to the first FD section 14.
  • the first FD section 14 accumulates charges transferred from the photoelectric conversion section 12 via the transfer transistor 13 in order to convert them into pixel signals.
  • connection transistor 15 is arranged to connect the first FD section 14 and the second FD section 16.
  • the connection transistor 15 is driven according to the connection signal FDG to turn on/off the connection between the first FD section 14 and the second FD section 16.
  • the second FD section 16 is connected to the first FD section 14 with the connection transistor 15 turned on, and accumulates charges together with the first FD section 14.
  • the MIM capacitor 17 is a capacitor with an MIM (Metal-Insulator-Metal) structure provided in the wiring layer of the image sensor, and is arranged to connect the second FD section 16 and the signal wiring MIMVDD. Then, the MIM capacitor 17 accumulates charge similarly to the second FD section 16. Furthermore, the MIM capacitor 17 has a plurality of cylindrical shapes (a shape in which a dielectric film is sandwiched between a cylindrical upper electrode and a cylindrical lower electrode, as will be explained with reference to FIGS. 2 and 3 later). It has a structure.
  • MIM Metal-Insulator-Metal
  • the reset transistor 18 is arranged to connect the second FD section 16 and the power supply wiring VDD. Then, the reset transistor 18 is driven according to the reset signal RST, and the connection transistor 15 and the reset transistor 18 are turned on, so that the data stored in the first FD section 14, the second FD section 16, and the MIM capacitor 17 is removed. The accumulated charge is discharged to the power supply wiring VDD to reset the charge.
  • the amplification transistor 19 is arranged so that the first FD section 14 is connected to the gate electrode, and the power supply wiring VDD and the selection transistor 20 are connected. Then, the amplification transistor 19 transfers the charges accumulated by the first FD section 14 or the charges accumulated by the first FD section 14, the second FD section 16, and the MIM capacitor 17 to each It is converted into a pixel signal with a level corresponding to the charge on the capacitor.
  • the selection transistor 20 is arranged to connect the amplification transistor 19 and the vertical signal line 21.
  • the selection transistor 20 is driven according to the selection signal SEL, and the pixel signal converted by the amplification transistor 19 is output to the vertical signal line 21 while the selection transistor 20 is on.
  • the connection transistor 15 when the connection transistor 15 is turned off according to the connection signal FDG, the charge transferred from the photoelectric conversion section 12 via the transfer transistor 13 is accumulated in the capacitance of only the first FD section 14. Ru. Further, when the connection transistor 15 is turned on according to the connection signal FDG, the charge transferred from the photoelectric conversion section 12 via the transfer transistor 13 is transferred to the first FD section 14, the second FD section 16, and the MIM. It is accumulated in the combined capacity of the capacitor 17. In this way, the pixel 11 having the structure in which the MIM capacitor 17 is provided can switch the capacitance for accumulating the charge transferred from the photoelectric conversion unit 12.
  • FIG. 2 shows a schematic configuration example of MIM capacitors 17-1 and 17-2 included in two adjacent pixels 11-1 and 11-2 when viewed from above. Note that the pixels 11-1 and 11-2 have the same configuration, and if there is no need to distinguish between them, they will be simply referred to as the pixel 11, and each part constituting the pixel 11 will also be referred to in the same manner.
  • the MIM capacitor 17 has a structure having a plurality of cylinder shapes, and in FIG. It represents the cylinder shape. Note that the cylinder shape of the MIM capacitor 17 is not limited to a circular shape, and may be, for example, a rectangular shape.
  • the pixel 11 is configured such that an isolation structure 31 is provided to surround the outer periphery of the MIM capacitor 17, and an interlayer insulating film 32 is provided between the isolation structures 31.
  • the MIM capacitors 17 of adjacent pixels 11 are configured to be electrically and physically isolated from each other by the isolation structure 31 and the interlayer insulating film 32. That is, as shown in the figure, the MIM capacitor 17-1 of the pixel 11-1 and the MIM capacitor 17-2 of the pixel 11-2 are separated by the separation structures 31-1 and 31-2 and the interlayer insulating film 32. There is.
  • a through electrode 33 is arranged between the pixels 11 so as to penetrate the interlayer insulating film 32. Further, as will be explained later with reference to FIG. 3, the pixel 11 is provided with a slit 34.
  • FIG. 3 shows a schematic cross-sectional configuration example of MIM capacitors 17-1 and 17-2 included in two adjacent pixels 11-1 and 11-2.
  • the MIM capacitor 17 is configured to have a three-dimensional shape between the lower wiring 41 and the upper wiring 42, and the MIM capacitor 17 and the upper wiring 42 are connected via an electrode 43.
  • the MIM capacitor 17 is arranged in the wiring layer of the pixel 11 (the wiring layer on either the sensor board side or the logic board side).
  • an insulating film 44 is provided at the lower end portion of the MIM capacitor 17, and an insulating film 45 is provided at the upper end portion of the MIM capacitor 17.
  • silicon nitride can be used for the insulating film 44 and the insulating film 45.
  • the insulating film 45 is formed so as to be partially opened by the slit 34.
  • the MIM capacitor 17 is configured such that upper electrodes 53a and 53b are provided to face both surfaces of the lower electrode 51, respectively.
  • the MIM capacitor 17 has a dielectric film 52a sandwiched between one surface of the lower electrode 51 and the upper electrode 53a, and a dielectric film 52b sandwiched between the other surface of the lower electrode 51 and the upper electrode 53b. It is composed of Further, the lower electrode 51 is connected to the lower wiring 41, and the upper electrodes 53a and 53b are connected to the upper wiring 42 via the electrode 43.
  • the lower electrode 51 is formed in a concave shape along each high aspect ratio concave portion constituting the cylinder shape, and the dielectric film 52a is formed inside the lower electrode 51. It is constructed by embedding an upper electrode 53a inside.
  • a dielectric film 52b is formed on the outside of each lower electrode 51 forming a cylinder shape, and an upper electrode 53b is formed outside the dielectric film 52b and between adjacent cylinder shapes. Constructed by being embedded.
  • titanium nitride can be used for the lower electrode 51 and the upper electrode 53
  • a high-k film for example, a ZrO/AlO/ZrO laminated film
  • An isolation structure 31 is provided around the outer periphery of the MIM capacitor 17, and an interlayer insulating film 32 is provided between adjacent isolation structures 31.
  • the isolation structure 31 is formed by filling a trench formed by penetrating the interlayer insulating film 32 by wet etching to surround the MIM capacitor 17 with a material that has a selectivity with SiO2 constituting the interlayer insulating film 32. Consisted of.
  • silicon nitride, silicon carbide, or the like SiN, SiC(N) film
  • metals e.g., Ti, Ta, W, Mo, Al, Cu, Co, Ni, Ru, etc.
  • compounds containing these metals e.g., TiN, TaN, WN, MoN
  • a through electrode 33 is provided between the MIM capacitors 17, and the lower wiring 41-3 and the upper wiring 42-3 are electrically connected by the through electrode 33.
  • tungsten can be used as the material for forming the through electrode 33.
  • the pixel 11 configured in this manner can electrically isolate the MIM capacitor 17 from other adjacent pixels 11. In other words, even if the MIM capacitors 17 are applied to a CMOS image sensor, conduction between the MIM capacitors 17 can be avoided. Further, by employing the MIM capacitor 17 having a three-dimensional structure using a cylinder shape, the pixel 11 can achieve higher capacitance than, for example, an MIM capacitor having a two-dimensional structure.
  • the image sensor having the pixels 11 can expand the dynamic range when capturing an HDR (High Dynamic Range) image, for example, and can capture a higher quality image.
  • HDR High Dynamic Range
  • a lower wiring 41 and an insulating film 44 are formed below the interlayer insulating film 32, and an insulating film 45 is formed above the interlayer insulating film 32.
  • the insulating film 45 is opened and the trench formed by wet etching to the insulating film 44 so as to penetrate the interlayer insulating film 32 is etched with SiO2 as described above.
  • the separation structure 31 is formed by embedding a material that provides a selectivity.
  • a plurality of recesses 61 for forming the cylinder shape of the MIM capacitor 17 are formed to penetrate the interlayer insulating film 32, the insulating film 44, and the insulating film 45. Ru. That is, the plurality of recesses 61 are formed such that the lower wiring 41 is exposed at the bottom surface of each recess.
  • a plurality of lower electrodes 51 are formed by depositing titanium nitride on the side and bottom surfaces of each of the plurality of recesses 61. That is, the lower electrode 51 is formed in a concave shape along the shape of the concave portion 61 .
  • the interlayer insulating film 32 is selectively etched back to remove the interlayer insulating film inside the isolation structure 31. Remove 32. That is, the interlayer insulating film 32 between the plurality of lower electrodes 51 is removed through the slit 34 so that only the interlayer insulating film 32 between adjacent interlayer insulating films 32 remains. At this time, the upper end of each lower electrode 51 is supported by the insulating film 45.
  • a dielectric film is formed on both sides of the lower electrode 51.
  • a dielectric film 52a is formed on the inside of the concave shape of the lower electrode 51
  • a dielectric film 52b is formed on the outside of the concave shape of the lower electrode 51.
  • a film of titanium nitride is formed on both sides of the lower electrode 51.
  • the upper electrode 53a is formed so as to sandwich the dielectric film 52a between it and the lower electrode 51
  • the upper electrode 53b is formed so that the dielectric film 52b is sandwiched between it and the lower electrode 51.
  • the interlayer insulating film 32 is stacked, the interlayer insulating film 32, the insulating film 44, and the insulating film 45 are penetrated between adjacent isolation structures 31.
  • the through electrode 33 is formed by filling tungsten into the trench formed until the lower wiring 41-3 is exposed. Further, an electrode 43 is formed so as to be connected to the upper electrode 53a.
  • the upper wiring 42 is formed so as to be connected to the electrode 43 and the through electrode 33, respectively, thereby forming the MIM capacitor 17 as shown in FIG. 3 described above.
  • the mechanical strength of the MIM capacitor 17 formed through the steps described above can be improved by, for example, supporting the individual lower electrodes 51 with the insulating film 45. Furthermore, when selectively etching back the interlayer insulating film 32, the isolation structure 31 can stop the etching.
  • FIG. 12 is a cross-sectional view showing an example of a modification of the MIM capacitor 17.
  • an isolation structure is created by filling a trench formed to penetrate the interlayer insulating film 32 with a material that has a selectivity with SiO2 constituting the interlayer insulating film 32.
  • a body 31 was constructed.
  • the isolation structure 31A is formed of the same material as the lower electrode 51, the upper electrode 53a, and the dielectric film 52a. That is, in the MIM capacitor 17A, the isolation structure 31A is configured by a laminated structure in which a metal forming the lower electrode 51, a dielectric forming the dielectric film 52a, and a metal forming the upper electrode 53a are stacked.
  • the separation structure 31A is formed by stacking metals.
  • the MIM capacitor 17A can form the isolation structure 31 by a portion of its outer periphery, and for example, costs can be reduced by reducing the manufacturing process.
  • the present technology is not limited to application to the MIM capacitor 17 used for switching the capacitance for accumulating charges transferred from the photoelectric conversion unit 12, but is applicable to Therefore, it may be applied to MIM capacitors used for other purposes.
  • the image sensor including the pixels 11 as described above can be used in various electronic devices such as an imaging system such as a digital still camera or a digital video camera, a mobile phone with an imaging function, or other equipment with an imaging function. Can be applied.
  • an imaging system such as a digital still camera or a digital video camera
  • a mobile phone with an imaging function or other equipment with an imaging function. Can be applied.
  • FIG. 13 is a block diagram showing a configuration example of an imaging device installed in an electronic device.
  • the imaging device 101 includes an optical system 102, an image sensor 103, a signal processing circuit 104, a monitor 105, and a memory 106, and is capable of capturing still images and moving images.
  • the optical system 102 is configured with one or more lenses, guides image light (incident light) from the subject to the image sensor 103, and forms an image on the light-receiving surface (sensor section) of the image sensor 103.
  • an image sensor including the pixels 11 described above is applied as the image sensor 103. Electrons are accumulated in the image sensor 103 for a certain period of time depending on the image formed on the light-receiving surface via the optical system 102. A signal corresponding to the electrons accumulated in the image sensor 103 is then supplied to the signal processing circuit 104.
  • the signal processing circuit 104 performs various signal processing on the pixel signals output from the image sensor 103.
  • An image (image data) obtained by signal processing performed by the signal processing circuit 104 is supplied to a monitor 105 for display, or supplied to a memory 106 for storage (recording).
  • the imaging device 101 configured in this way, by applying an imaging element including the above-described pixels 11, it is possible to capture, for example, a higher quality image.
  • FIG. 14 is a diagram showing an example of use of the above-described image sensor (imaging device).
  • the above-described image sensor can be used in various cases for sensing light such as visible light, infrared light, ultraviolet light, and X-rays, for example, as described below.
  • ⁇ Digital cameras, mobile devices with camera functions, and other devices that take images for viewing purposes Devices used for transportation, such as in-vehicle sensors that take pictures of the rear, surroundings, and interior of the car, surveillance cameras that monitor moving vehicles and roads, and distance sensors that measure the distance between vehicles, etc.
  • Devices used for transportation such as in-vehicle sensors that take pictures of the rear, surroundings, and interior of the car, surveillance cameras that monitor moving vehicles and roads, and distance sensors that measure the distance between vehicles, etc.
  • User gestures Devices used in home appliances such as TVs, refrigerators, and air conditioners to take pictures and operate devices according to the gestures.
  • - Endoscopes devices that perform blood vessel imaging by receiving infrared light, etc.
  • Devices used for medical and healthcare purposes - Devices used for security, such as surveillance cameras for crime prevention and cameras for person authentication - Skin measurement devices that take pictures of the skin, and devices that take pictures of the scalp - Devices used for beauty purposes, such as microscopes for skin care.
  • - Devices used for sports such as action cameras and wearable cameras.
  • - Cameras, etc. used to monitor the condition of fields and crops. , equipment used for agricultural purposes
  • the present technology can also have the following configuration.
  • a solid-state imaging device comprising: an isolation section that electrically isolates the capacitors of the adjacent pixels.
  • the isolation section is provided for each pixel surrounding the capacitor,
  • the solid-state imaging device according to (1) above, wherein an interlayer insulating film is provided between the separation portions of each of the pixels.
  • the material is a metal or a compound containing the metal.
  • the capacitor is configured to have a plurality of cylindrical shapes in which a dielectric film is sandwiched between a cylindrical upper electrode connected to the upper wiring and a cylindrical lower electrode connected to the lower wiring.
  • the dielectric film is formed on both sides of the concave lower electrode formed along each high aspect ratio concave portion constituting the cylinder shape, and the dielectric film is formed on both sides of the concave lower electrode, and the dielectric film is formed on both sides of the concave lower electrode formed along each of the high aspect ratio concave portions constituting the cylinder shape.
  • the solid-state imaging device according to (7) above which is configured by providing an upper electrode.
  • the separation part is formed by a laminated structure in which the same materials as the upper electrode, the lower wiring, and the dielectric film that constitute the capacitor are laminated.
  • solid-state image sensor (11) forming a capacitor that is provided for each of a plurality of pixels and has a three-dimensional shape between an upper wiring and a lower wiring of a wiring layer of the pixel; A method for manufacturing a solid-state imaging device, comprising: forming an isolation portion that electrically isolates the capacitors of the adjacent pixels.
  • An electronic device comprising: a solid-state imaging device; and a separation section that electrically isolates the capacitors of the adjacent pixels.

Abstract

本開示は、より高画質化を図ることができるようにする固体撮像素子および製造方法、並びに、電子機器に関する。 固体撮像素子は、複数の画素と、画素ごとに設けられ、画素の配線層の上部配線および下部配線の間に立体形状で構成されるキャパシタと、隣接する画素のキャパシタどうしの間を電気的に分離する分離部とを備える。そして、分離部は、キャパシタを囲って画素ごとに設けられ、それぞれの画素の分離部どうしの間には層間絶縁膜が設けられる。本技術は、例えば、CMOSイメージセンサに適用できる。

Description

固体撮像素子および製造方法、並びに、電子機器
　本開示は、固体撮像素子および製造方法、並びに、電子機器に関し、特に、より高画質化を図ることができるようにした固体撮像素子および製造方法、並びに、電子機器に関する。
　従来、DRAM（Dynamic Random Access Memory）素子の微細化に伴ってメモリセルの面積が縮小することになるため、キャパシタを立体形状に形成することによって高容量化を図る技術の開発が進められている。
　例えば、特許文献１には、複数のキャパシタ素子を有する１つのメモリセル領域を、そのメモリセル領域の周縁部に形成された溝部によって周辺回路領域から分離した構成のDRAM素子が開示されている。
特開２０１０－２８７７１６号公報
　ところで、上述の特許文献１に開示されているメモリセルで用いられている立体形状のキャパシタを、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサに適用することによって、例えば、高画質化を図ることが検討されている。しかしながら、立体形状のキャパシタ間で電気的な分離が行われていないため、隣接する画素の立体形状のキャパシタどうしが導通してしまうことが想定され、CMOSイメージセンサに適用することは困難であった。
　本開示は、このような状況に鑑みてなされたものであり、より高画質化を図ることができるようにするものである。
　本開示の一側面の固体撮像素子は、複数の画素と、前記画素ごとに設けられ、前記画素の配線層の上部配線および下部配線の間に立体形状で構成されるキャパシタと、隣接する前記画素の前記キャパシタどうしの間を電気的に分離する分離部とを備える。
　本開示の一側面の製造方法は、複数の画素ごとに設けられ、前記画素の配線層の上部配線および下部配線の間に立体形状で構成されるキャパシタを形成することと、隣接する前記画素の前記キャパシタどうしの間を電気的に分離する分離部を形成することとを含む。
　本開示の一側面の電子機器は、複数の画素と、前記画素ごとに設けられ、前記画素の配線層の上部配線および下部配線の間に立体形状で構成されるキャパシタと、隣接する前記画素の前記キャパシタどうしの間を電気的に分離する分離部とを有する固体撮像素子を備える。
　本開示の一側面においては、複数の画素ごとに、画素の配線層の上部配線および下部配線の間に立体形状で構成されるキャパシタが設けられ、隣接する画素のキャパシタどうしの間が分離部によって電気的に分離される。
本技術を適用した撮像素子が有する画素の一実施の形態を説明する回路図である。 MIMキャパシタを平面視した構成例を示す図である。 MIMキャパシタを断面視した構成例を示す図である。 第１の工程を説明する図である。 第２の工程を説明する図である。 第３の工程を説明する図である。 第４の工程を説明する図である。 第５の工程を説明する図である。 第６の工程を説明する図である。 第７の工程を説明する図である。 第８の工程を説明する図である。 MIMキャパシタの変形例を示す断面図である。 撮像装置の構成例を示すブロック図である。 イメージセンサを使用する使用例を示す図である。
　以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
　＜画素の構成例＞
　図１乃至図３を参照して、本技術を適用した撮像素子が有する画素の一実施の形態について説明する。
　図１には、画素１１の回路図が示されている。
　図１に示すように、画素１１は、光電変換部１２、転送トランジスタ１３、第１のＦＤ（Floating Diffusion）部１４、接続トランジスタ１５、第２のＦＤ部１６、MIMキャパシタ１７、リセットトランジスタ１８、増幅トランジスタ１９、および選択トランジスタ２０を備えて構成され、垂直信号線２１を介して画素信号を出力する。例えば、画素１１は、LOFIC（Lateral Over Flow Integration Capacitor）画素であり、光電変換部１２の飽和容量を超えるほど強い光が照射された場合に、光電変換部１２から溢れる電荷を横方向に導いてMIMキャパシタ１７に蓄積する構造である。
　光電変換部１２は、アノード端子が接地され、カソード端子が転送トランジスタ１３を介して第１のＦＤ部１４に接続される。そして、光電変換部１２は、撮像素子の受光面に照射される光を受光し、その光の光量に応じた電荷に光電変換する。
　転送トランジスタ１３は、光電変換部１２と第１のＦＤ部１４とを接続するように配置される。そして、転送トランジスタ１３は、転送信号ＴＧに従って駆動し、光電変換部１２で光電変換された電荷を第１のＦＤ部１４へ転送する。
　第１のＦＤ部１４は、転送トランジスタ１３を介して光電変換部１２から転送されてくる電荷を、画素信号に変換するために蓄積する。
　接続トランジスタ１５は、第１のＦＤ部１４と第２のＦＤ部１６とを接続するように配置される。そして、接続トランジスタ１５は、接続信号FDGに従って駆動し、第１のＦＤ部１４と第２のＦＤ部１６との接続をオン／オフする。
　第２のＦＤ部１６は、接続トランジスタ１５がオンとなった状態で第１のＦＤ部１４に接続され、第１のＦＤ部１４とともに電荷を蓄積する。
　MIMキャパシタ１７は、撮像素子の配線層に設けられたMIM（Metal-Insulator-Metal）構造のキャパシタであって、第２のＦＤ部１６と信号配線MIMVDDとを接続するように配置される。そして、MIMキャパシタ１７は、第２のＦＤ部１６と同様に電荷を蓄積する。また、MIMキャパシタ１７は、複数のシリンダ形状（後述の図２および図３を参照して説明するように、筒形の上部電極と筒形の下部電極とで誘電膜を挟み込んだ形状）を有する構造となっている。
　リセットトランジスタ１８は、第２のＦＤ部１６と電源配線VDDとを接続するように配置される。そして、リセットトランジスタ１８は、リセット信号RSTに従って駆動し、接続トランジスタ１５およびリセットトランジスタ１８がオンとなることで、第１のＦＤ部１４、第２のＦＤ部１６、およびMIMキャパシタ１７に蓄積されていた電荷を電源配線VDDに排出して、電荷をリセットする。
　増幅トランジスタ１９は、第１のＦＤ部１４がゲート電極に接続されるとともに、電源配線VDDと選択トランジスタ２０とを接続するように配置される。そして、増幅トランジスタ１９は、第１のＦＤ部１４によって蓄積されている電荷、または、第１のＦＤ部１４、第２のＦＤ部１６、およびMIMキャパシタ１７によって蓄積されている電荷を、それぞれの容量に対する電荷に応じたレベルの画素信号に変換する。
　選択トランジスタ２０は、増幅トランジスタ１９と垂直信号線２１とを接続するように配置される。そして、選択トランジスタ２０は、選択信号SELに従って駆動し、選択トランジスタ２０がオンとなっている間に、増幅トランジスタ１９によって変換された画素信号が垂直信号線２１に出力される。
　例えば、画素１１では、接続信号FDGに従って接続トランジスタ１５がオフとなっている場合、光電変換部１２から転送トランジスタ１３を介して転送される電荷は、第１のＦＤ部１４のみの容量に蓄積される。また、接続信号FDGに従って接続トランジスタ１５がオンとなっている場合、光電変換部１２から転送トランジスタ１３を介して転送される電荷は、第１のＦＤ部１４、第２のＦＤ部１６、およびMIMキャパシタ１７を合わせた容量に蓄積される。このように、MIMキャパシタ１７を設けた構造の画素１１は、光電変換部１２から転送される電荷を蓄積するための容量を切り替えることができる。
　図２および図３を参照して、MIMキャパシタ１７の構成例について説明する。
　図２には、隣接する２つの画素１１－１および１１－２が有するMIMキャパシタ１７－１および１７－２を平面視した概略的な構成例が示されている。なお、画素１１－１および１１－２は、同様に構成されており、それらを区別する必要がない場合には、単に画素１１と称し、画素１１を構成する各部についても同様に称する。
　上述したように、MIMキャパシタ１７は、複数のシリンダ形状を有する構造となっており、図２では、MIMキャパシタ１７を表す破線で囲われている領域に図示されている複数の円形が、複数のシリンダ形状を表している。なお、MIMキャパシタ１７のシリンダ形状は、円形の形状に限定されることなく、例えば、矩形の形状であってもよい。
　そして、画素１１は、MIMキャパシタ１７の外周を囲うように分離構造体３１が設けられて構成されており、分離構造体３１どうしの間には層間絶縁膜３２が設けられている。これにより、隣接する画素１１のMIMキャパシタ１７どうしの間が、分離構造体３１および層間絶縁膜３２によって電気的および物理的に分離されるように構成されている。つまり、図示するように、画素１１－１のMIMキャパシタ１７－１と画素１１－２のMIMキャパシタ１７－２とは、分離構造体３１－１および３１－２並びに層間絶縁膜３２によって分離されている。
　また、画素１１どうしの間には、層間絶縁膜３２を貫通するように貫通電極３３が配置されている。また、後述する図３を参照して説明するように、画素１１にはスリット３４が設けられている。
　図３には、隣接する２つの画素１１－１および１１－２が有するMIMキャパシタ１７－１および１７－２を断面視した概略的な構成例が示されている。
　図３に示すように、MIMキャパシタ１７は、下部配線４１および上部配線４２の間に立体形状となるように構成され、MIMキャパシタ１７と上部配線４２とが電極４３を介して接続される。例えば、MIMキャパシタ１７は、画素１１の配線層（センサ基板側およびロジック基板側いずれかの配線層）に配置される。また、MIMキャパシタ１７の下端部分には絶縁膜４４が設けられており、MIMキャパシタ１７の上端部分には絶縁膜４５が設けられている。例えば、絶縁膜４４および絶縁膜４５には、窒化ケイ素を用いることができる。また、絶縁膜４５は、スリット３４によって部分的に開口するように形成される。
　MIMキャパシタ１７は、下部電極５１の両面それぞれに対向するように上部電極５３ａおよび５３ｂが設けられて構成される。そして、MIMキャパシタ１７は、下部電極５１の一方の面と上部電極５３ａとの間に誘電膜５２ａを挟み込むとともに、下部電極５１の他方の面と上部電極５３ｂとの間に誘電膜５２ｂを挟み込むように構成される。また、下部電極５１は下部配線４１に接続され、上部電極５３ａおよび５３ｂは電極４３を介して上部配線４２に接続される。
　例えば、MIMキャパシタ１７は、シリンダ形状を構成する個々の高アスペクト比の凹部に沿って下部電極５１が凹形状に形成され、下部電極５１の内側に誘電膜５２ａが成膜され、誘電膜５２ａの内側に上部電極５３ａが埋め込まれることによって構成される。さらに、MIMキャパシタ１７は、シリンダ形状を構成する個々の下部電極５１の外側に誘電膜５２ｂが成膜され、誘電膜５２ｂの外側であって、隣接するシリンダ形状どうしの間に、上部電極５３ｂが埋め込まれることによって構成される。例えば、下部電極５１および上部電極５３には、窒化チタンを用いることができ、誘電膜５２には、High-k膜（例えば、ZrO/AlO/ZrO積層膜）を用いることができる。
　MIMキャパシタ１７の外周には分離構造体３１が設けられ、隣接する分離構造体３１どうしの間に層間絶縁膜３２が設けられている。
　分離構造体３１は、MIMキャパシタ１７を囲うように、ウェットエッチングにより層間絶縁膜３２を貫通して形成されるトレンチに対して、層間絶縁膜３２を構成するSiO2と選択比が取れる材質を埋め込むことによって構成される。例えば、分離構造体３１を構成する材質として、窒化ケイ素や炭化ケイ素など（SiN, SiC(N)膜）を用いることができる。また、分離構造体３１を構成する材質として、金属（例えば、Ti, Ta, W, Mo, Al, Cu, Co, Ni, Ruなど）を用いたり、それらの金属を含む化合物（例えば、TiN, TaN, WN, MoN）を用いたりしてもよい。
　MIMキャパシタ１７どうしの間には貫通電極３３が設けられ、貫通電極３３によって下部配線４１－３および上部配線４２－３が電気的に接続される。例えば、貫通電極３３を構成する材質としては、タングステンを用いることができる。
　このように構成される画素１１は、隣接する他の画素１１との間でMIMキャパシタ１７を電気的に分離することができる。つまり、MIMキャパシタ１７をCMOSイメージセンサに適用しても、MIMキャパシタ１７どうしが導通することを回避することができる。また、画素１１は、シリンダ形状を用いた三次元的な構造のMIMキャパシタ１７を採用することで、例えば、二次元的な構造のMIMキャパシタと比較して高容量化を図ることができる。
　これにより、画素１１を有する撮像素子は、例えば、HDR（High Dynamic Range）画像の撮像時におけるダイナミックレンジの拡大を図ることができ、より高画質な画像を撮像することができる。
　＜撮像素子の製造方法＞
　図４乃至図１１を参照して、撮像素子の製造方法のうち、MIMキャパシタ１７を形成する工程について説明する。
　第１の工程において、図４に示すように、層間絶縁膜３２の下側に下部配線４１および絶縁膜４４が形成され、層間絶縁膜３２の上側に絶縁膜４５が形成される。
　第２の工程において、図５に示すように、絶縁膜４５を開口し、層間絶縁膜３２を貫通するように絶縁膜４４までウェットエッチングにより形成されたトレンチに対して、上述したようなSiO2と選択比が取れる材質を埋め込むことによって分離構造体３１が形成される。
　第３の工程において、図６に示すように、MIMキャパシタ１７のシリンダ形状を形成するための複数の凹部６１が、層間絶縁膜３２、絶縁膜４４、および絶縁膜４５を貫通するように形成される。即ち、複数の凹部６１は、それぞれの底面に下部配線４１が露出するように形成される。
　第４の工程において、図７に示すように、複数の凹部６１それぞれの側面および底面に対して窒化チタンを成膜することで、複数の下部電極５１が形成される。即ち、下部電極５１は、凹部６１の形状に沿って凹形状に形成される。
　第５の工程において、図８に示すように、絶縁膜４５に対してスリット３４を加工した後、層間絶縁膜３２を選択的にエッチバックして、分離構造体３１よりも内側の層間絶縁膜３２を除去する。即ち、隣接する層間絶縁膜３２どうしの間の層間絶縁膜３２だけが残るように、複数の下部電極５１どうしの間の層間絶縁膜３２がスリット３４を介して除去される。このとき、個々の下部電極５１の上端が絶縁膜４５によって支持されている。
　第６の工程において、図９に示すように、下部電極５１の両面に対して誘電体を成膜する。これにより、下部電極５１の凹形状の内側に対して誘電膜５２ａが形成され、下部電極５１の凹形状の外側に対して誘電膜５２ｂが形成される。
　第７の工程において、図１０に示すように、下部電極５１の両面に対して窒化チタンを成膜する。これにより、下部電極５１との間で誘電膜５２ａを挟み込むように上部電極５３ａが形成され、下部電極５１との間で誘電膜５２ｂを挟み込むように上部電極５３ｂが形成される。
　第８の工程において、図１１に示すように、層間絶縁膜３２を積み増した後、隣接する分離構造体３１どうしの間において、層間絶縁膜３２、絶縁膜４４、および絶縁膜４５を貫通するように下部配線４１－３が露出するまで形成されたトレンチに対してタングステンを埋め込むことによって、貫通電極３３が形成される。また、上部電極５３ａに接続するように電極４３を形成する。
　その後、電極４３および貫通電極３３それぞれに接続するように上部配線４２を形成することで、上述の図３に示したようなMIMキャパシタ１７が形成される。
　以上のような工程で形成されるMIMキャパシタ１７は、例えば、個々の下部電極５１を絶縁膜４５によって支持することで、機械的強度の向上を図ることができる。また、層間絶縁膜３２を選択的にエッチバックする際に、分離構造体３１によってエッチングを止めることができる。
　＜MIMキャパシタの変形例＞
　図１２は、MIMキャパシタ１７の変形例の一例を示す断面図である。
　上述したように、図３に示したMIMキャパシタ１７では、層間絶縁膜３２を貫通するように形成されるトレンチに、層間絶縁膜３２を構成するSiO2と選択比が取れる材質を埋め込むことによって分離構造体３１が構成されていた。
　これに対し、図１２に示すMIMキャパシタ１７Ａでは、分離構造体３１Ａは、下部電極５１、上部電極５３ａ、および誘電膜５２ａと同一の材質によって形成される。つまり、MIMキャパシタ１７Ａでは、下部電極５１を形成する金属、誘電膜５２ａを形成する誘電体、および上部電極５３ａを形成する金属が積層された積層構造によって分離構造体３１Ａが構成されている。
　これにより、分離構造体３１を形成するためだけの工程が不要となり、下部電極５１、上部電極５３ａ、および誘電膜５２ａを形成する工程で、同時に、分離構造体３１Ａを形成することができる。つまり、MIMキャパシタ１７Ａのシリンダ形状を形成するための複数の凹部６１（図６参照）と同時に、分離構造体３１Ａを形成するためのトレンチを形成する。そして、下部電極５１、上部電極５３ａ、および誘電膜５２ａを形成する際に、そのトレンチに対して、下部電極５１を形成する金属、誘電膜５２ａを形成する誘電体、および上部電極５３ａを形成する金属が積層されることで分離構造体３１Ａが形成される。
　このように、MIMキャパシタ１７Ａは、その外周の一部分によって分離構造体３１を構成することができ、例えば、製造工程を削減することでコストダウンを図ることができる。
　なお、本技術は、上述したように、光電変換部１２から転送される電荷を蓄積するための容量を切り替える用途に用いられるMIMキャパシタ１７に適用するのに限定されることはなく、画素１１内で、他の用途に用いられるMIMキャパシタに適用してもよい。
　＜電子機器の構成例＞
　上述したような画素１１を備える撮像素子は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
　図１３は、電子機器に搭載される撮像装置の構成例を示すブロック図である。
　図１３に示すように、撮像装置１０１は、光学系１０２、撮像素子１０３、信号処理回路１０４、モニタ１０５、およびメモリ１０６を備えて構成され、静止画像および動画像を撮像可能である。
　光学系１０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子１０３に導き、撮像素子１０３の受光面（センサ部）に結像させる。
　撮像素子１０３としては、上述した画素１１を備える撮像素子が適用される。撮像素子１０３には、光学系１０２を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、撮像素子１０３に蓄積された電子に応じた信号が信号処理回路１０４に供給される。
　信号処理回路１０４は、撮像素子１０３から出力された画素信号に対して各種の信号処理を施す。信号処理回路１０４が信号処理を施すことにより得られた画像（画像データ）は、モニタ１０５に供給されて表示されたり、メモリ１０６に供給されて記憶（記録）されたりする。
　このように構成されている撮像装置１０１では、上述した画素１１を備える撮像素子を適用することで、例えば、より高画質な画像を撮像することができる。
　＜イメージセンサの使用例＞
　図１４は、上述のイメージセンサ（撮像素子）を使用する使用例を示す図である。
　上述したイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
　・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
　・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
　・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
　・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
　・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
　・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
　・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
　・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
　＜構成の組み合わせ例＞
　なお、本技術は以下のような構成も取ることができる。
（１）
　複数の画素と、
　前記画素ごとに設けられ、前記画素の配線層の上部配線および下部配線の間に立体形状で構成されるキャパシタと、
　隣接する前記画素の前記キャパシタどうしの間を電気的に分離する分離部と
　を備える固体撮像素子。
（２）
　前記分離部は、前記キャパシタを囲って前記画素ごとに設けられ、
　それぞれの前記画素の前記分離部どうしの間には層間絶縁膜が設けられる
　上記（１）に記載の固体撮像素子。
（３）
　前記分離部どうしの間の前記層間絶縁膜を貫通し、前記上部配線および前記下部配線を接続する貫通電極
　をさらに備える上記（２）に記載の固体撮像素子。
（４）
　前記分離部は、前記層間絶縁膜と選択比が取れる材質をトレンチに埋め込むことで形成される
　上記（２）または（３）に記載の固体撮像素子。
（５）
　前記材質として、窒化ケイ素または炭化ケイ素が用いられる
　上記（４）に記載の固体撮像素子。
（６）
　前記材質として、金属、または、前記金属を含む化合物が用いられる
　上記（４）に記載の固体撮像素子。
（７）
　前記キャパシタは、前記上部配線に接続される筒形の上部電極と前記下部配線に接続される筒形の下部電極とで誘電膜を挟み込んだシリンダ形状を複数有して構成される
　上記（１）から（６）までのいずれかに記載の固体撮像素子。
（８）
　前記キャパシタは、前記シリンダ形状を構成する個々の高アスペクト比の凹部に沿って形成された凹形状の前記下部電極の両面に前記誘電膜が成膜され、それぞれの前記誘電膜を挟み込むように前記上部電極を設けることにより構成される
　上記（７）に記載の固体撮像素子。
（９）
　前記シリンダ形状を構成する個々の前記下部電極の上端が絶縁膜によって支持される
　上記（７）または（８）に記載の固体撮像素子。
（１０）
　前記分離部は、前記キャパシタを構成する前記上部電極、前記下部配線、および前記誘電膜と同一の材質が積層された積層構造によって形成される
　上記（７）から（９）までのいずれかに記載の固体撮像素子。
（１１）
　複数の画素ごとに設けられ、前記画素の配線層の上部配線および下部配線の間に立体形状で構成されるキャパシタを形成することと、
　隣接する前記画素の前記キャパシタどうしの間を電気的に分離する分離部を形成することと
　を含む固体撮像素子の製造方法。
（１２）
　複数の画素と、
　前記画素ごとに設けられ、前記画素の配線層の上部配線および下部配線の間に立体形状で構成されるキャパシタと、
　隣接する前記画素の前記キャパシタどうしの間を電気的に分離する分離部と
　を有する固体撮像素子を備える電子機器。
　なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。また、本明細書に記載された効果はあくまで例示であって限定されるものではなく、他の効果があってもよい。
　１１　画素，　１２　光電変換部，　１３　転送トランジスタ，　１４　第１のＦＤ部，　１５　接続トランジスタ，　１６　第２のＦＤ部，　１７　MIMキャパシタ，　１８　リセットトランジスタ，　１９　増幅トランジスタ，　２０　選択トランジスタ，　２１　垂直信号線，　３１　分離構造体，　３２　層間絶縁膜，　３３　貫通電極，　３４　スリット，　４１　下部配線，　４２　上部配線，　４３　電極，　４４および４５　絶縁膜，　５１　下部電極，　５２　誘電膜，　５３　上部電極

Claims (12)

  1. 　複数の画素と、
    　前記画素ごとに設けられ、前記画素の配線層の上部配線および下部配線の間に立体形状で構成されるキャパシタと、
    　隣接する前記画素の前記キャパシタどうしの間を電気的に分離する分離部と
    　を備える固体撮像素子。
  2. 　前記分離部は、前記キャパシタを囲って前記画素ごとに設けられ、
    　それぞれの前記画素の前記分離部どうしの間には層間絶縁膜が設けられる
    　請求項１に記載の固体撮像素子。
  3. 　前記分離部どうしの間の前記層間絶縁膜を貫通し、前記上部配線および前記下部配線を接続する貫通電極
    　をさらに備える請求項２に記載の固体撮像素子。
  4. 　前記分離部は、前記層間絶縁膜と選択比が取れる材質をトレンチに埋め込むことで形成される
    　請求項２に記載の固体撮像素子。
  5. 　前記材質として、窒化ケイ素または炭化ケイ素が用いられる
    　請求項４に記載の固体撮像素子。
  6. 　前記材質として、金属、または、前記金属を含む化合物が用いられる
    　請求項４に記載の固体撮像素子。
  7. 　前記キャパシタは、前記上部配線に接続される筒形の上部電極と前記下部配線に接続される筒形の下部電極とで誘電膜を挟み込んだシリンダ形状を複数有して構成される
    　請求項１に記載の固体撮像素子。
  8. 　前記キャパシタは、前記シリンダ形状を構成する個々の高アスペクト比の凹部に沿って形成された凹形状の前記下部電極の両面に前記誘電膜が成膜され、それぞれの前記誘電膜を挟み込むように前記上部電極を設けることにより構成される
    　請求項７に記載の固体撮像素子。
  9. 　前記シリンダ形状を構成する個々の前記下部電極の上端が絶縁膜によって支持される
    　請求項７に記載の固体撮像素子。
  10. 　前記分離部は、前記キャパシタを構成する前記上部電極、前記下部配線、および前記誘電膜と同一の材質が積層された積層構造によって形成される
    　請求項７に記載の固体撮像素子。
  11. 　複数の画素ごとに設けられ、前記画素の配線層の上部配線および下部配線の間に立体形状で構成されるキャパシタを形成することと、
    　隣接する前記画素の前記キャパシタどうしの間を電気的に分離する分離部を形成することと
    　を含む固体撮像素子の製造方法。
  12. 　複数の画素と、
    　前記画素ごとに設けられ、前記画素の配線層の上部配線および下部配線の間に立体形状で構成されるキャパシタと、
    　隣接する前記画素の前記キャパシタどうしの間を電気的に分離する分離部と
    　を有する固体撮像素子を備える電子機器。
PCT/JP2023/029937 2022-09-08 2023-08-21 固体撮像素子および製造方法、並びに、電子機器 WO2024053372A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-142692 2022-09-08
JP2022142692 2022-09-08

Publications (1)

Publication Number Publication Date
WO2024053372A1 true WO2024053372A1 (ja) 2024-03-14

Family

ID=90190988

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/029937 WO2024053372A1 (ja) 2022-09-08 2023-08-21 固体撮像素子および製造方法、並びに、電子機器

Country Status (1)

Country Link
WO (1) WO2024053372A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554788B2 (en) * 2002-06-12 2009-06-30 Samsung Electronics Co., Ltd. Capacitor for a semiconductor device
US20120306057A1 (en) * 2011-05-30 2012-12-06 Hynix Semiconductor Inc. Method for manufacturing semiconductor device
JP2013153103A (ja) * 2012-01-26 2013-08-08 Elpida Memory Inc 半導体装置及びその製造方法
JP2020129795A (ja) * 2019-02-11 2020-08-27 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． イメージセンサ及びその駆動方法
WO2020261817A1 (ja) * 2019-06-25 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の製造方法
US20220052086A1 (en) * 2020-08-13 2022-02-17 Samsung Electronics Co., Ltd. Image sensor
JP2022045912A (ja) * 2020-09-09 2022-03-22 三星電子株式会社 イメージセンサ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554788B2 (en) * 2002-06-12 2009-06-30 Samsung Electronics Co., Ltd. Capacitor for a semiconductor device
US20120306057A1 (en) * 2011-05-30 2012-12-06 Hynix Semiconductor Inc. Method for manufacturing semiconductor device
JP2013153103A (ja) * 2012-01-26 2013-08-08 Elpida Memory Inc 半導体装置及びその製造方法
JP2020129795A (ja) * 2019-02-11 2020-08-27 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． イメージセンサ及びその駆動方法
WO2020261817A1 (ja) * 2019-06-25 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の製造方法
US20220052086A1 (en) * 2020-08-13 2022-02-17 Samsung Electronics Co., Ltd. Image sensor
JP2022045912A (ja) * 2020-09-09 2022-03-22 三星電子株式会社 イメージセンサ

Similar Documents

Publication Publication Date Title
US11830766B2 (en) Imaging device, method of manufacturing imaging device, and electronic device
KR102536429B1 (ko) 촬상 소자 및 그 제조 방법 및 전자 기기
CN107851607B (zh) 固态图像传感器和电子设备
US10341592B2 (en) Imaging element, driving method, and electronic device
CN114520885B (zh) 摄像设备和电子装置
WO2017169884A1 (ja) 固体撮像素子、センサ装置、および電子機器
TW201640664A (zh) 固體攝像裝置及其製造方法、以及電子機器
CN105934826A (zh) 固态图像传感器、成像装置和电子设备
JP6856974B2 (ja) 固体撮像素子および電子機器
TW201201364A (en) Solid-state image capturing device and electronic device
JP7279768B2 (ja) 固体撮像素子、および電子装置
JP7403993B2 (ja) 固体撮像装置およびその製造方法、並びに電子機器
KR20200140445A (ko) 이미지 센서
CN116759431A (zh) 封装和电子设备
JP6816014B2 (ja) 固体撮像素子、製造方法、および電子機器
WO2024053372A1 (ja) 固体撮像素子および製造方法、並びに、電子機器
CN107408567B (zh) 固态图像捕获元件与电子设备
WO2023153300A1 (ja) 固体撮像素子および製造方法、並びに電子機器
JP4631661B2 (ja) 固体撮像素子
US20120083067A1 (en) Method for forming photodetector isolation in imagers
WO2024043069A1 (ja) 固体撮像装置
WO2023157620A1 (ja) 固体撮像装置および電子機器
WO2019224936A1 (ja) 固体撮像装置および撮像装置
JP2023068696A (ja) 撮像素子および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23862912

Country of ref document: EP

Kind code of ref document: A1