WO2023248758A1 - 半導体発光装置、接合構造体、および、半導体発光装置の製造方法 - Google Patents

半導体発光装置、接合構造体、および、半導体発光装置の製造方法 Download PDF

Info

Publication number
WO2023248758A1
WO2023248758A1 PCT/JP2023/020551 JP2023020551W WO2023248758A1 WO 2023248758 A1 WO2023248758 A1 WO 2023248758A1 JP 2023020551 W JP2023020551 W JP 2023020551W WO 2023248758 A1 WO2023248758 A1 WO 2023248758A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
emitting device
submount
semiconductor light
bonding
Prior art date
Application number
PCT/JP2023/020551
Other languages
English (en)
French (fr)
Inventor
恭太郎 小池
吉鎬 梁
佳織 立花
Original Assignee
スタンレー電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スタンレー電気株式会社 filed Critical スタンレー電気株式会社
Publication of WO2023248758A1 publication Critical patent/WO2023248758A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present invention relates to a semiconductor light emitting device having a structure in which a submount substrate on which a semiconductor light emitting element is mounted and a metal substrate are directly bonded.
  • semiconductor light-emitting devices are known in which a submount substrate on which a light-emitting element is die-bonded is mounted on a metal mounting substrate with excellent thermal conductivity.
  • the submount substrate is generally a ceramic substrate made of aluminum nitride or the like with metal layers provided on the upper and lower surfaces thereof.
  • a wiring pattern is formed on the surface of the metal board with an insulating layer interposed therebetween.
  • solder joints for example, solder material is printed in a predetermined pattern on a metal substrate, a submount board is set on top of it, and the joint is heated (230°C to 260°C) in a reflow oven. Form.
  • metal bump bonding for example, gold balls of about 10 to 100 ⁇ m are ultrasonically bonded onto a metal substrate at intervals of 10 to 100 ⁇ m or more, then a submount substrate is set on top of them, and bump bonding is performed using ultrasonic waves. I do.
  • the silver filler resin is printed on a metal substrate, the submount substrate is set on top of it, and the bond is performed by heat curing (50°C to 150°C, about 2 hours).
  • Patent Documents 1 and 2 an ultrasonic bonding technique is known in which two metal materials are directly bonded without using an adhesive.
  • Patent Document 3 discloses ultrasonic bonding of an electrode pad of a bare chip light emitting element to a pattern electrode of a submount substrate.
  • Patent Document 4 discloses ultrasonic bonding of a frame and a lid of a package that seals a light emitting element.
  • an inclination angle may occur on the light emitting surface due to the solder thickness distribution at the bonded portion, which may result in a defective product. Further, if the thickness of the solder is thin (for example, less than 100 ⁇ m), the crack resistance of the solder becomes poor, and the solder joint may break because it cannot withstand thermal shock. Furthermore, as the solder thickness increases, the thermal resistance increases. The light emitting part of the light emitting element may be contaminated by the antioxidant (flux) contained in the solder.
  • the thermal conductivity of the bonding material is low, so the thermal resistance of the bonded portion increases.
  • the metal filler-containing resin is in a liquid state, there is a problem in that the thickness of the adhesive layer varies, and the thermal resistance of the bonded portion varies greatly. Furthermore, the thickness of the bonded portion may become non-uniform in the in-plane direction, causing an inclination angle on the light emitting surface, resulting in a defective product.
  • ultrasonic bonding can be used when bonding the submount board to the metal substrate, the two will be directly bonded, eliminating the need for bonding material and eliminating problems such as decreased thermal conductivity at the bonded area. .
  • the thermal expansion coefficients of the ceramic substrate and the metal substrate that make up the submount substrate will differ greatly. Therefore, the bonding surface between the submount substrate and the metal substrate may break due to high temperature heating during die bonding of the light emitting element. Furthermore, since the eutectic point of AuSn eutectic is higher than the temperature range in which the manufacturer guarantees the performance of the mounting board, AuSn eutectic cannot be used as a die bonding material.
  • Patent Document 3 uses bare chip electrode pads with a small bonding area, so the pressure applied to the bare chip is also small. Since the ultrasonic bonding technique disclosed in Patent Document 4 is for bonding the lid member of a semiconductor package, the structure is such that no pressure is applied to the light emitting element. Therefore, even if the techniques of Patent Documents 3 and 4 are used, it is not possible to solve the problem of pressure being applied to the light emitting element or the problem of breakage or cracking of the bonding surface between the submant substrate and the metal substrate.
  • An object of the present invention is to provide a semiconductor light emitting device which has a structure in which a submount substrate on which a light emitting element is mounted is ultrasonically bonded to a metal substrate, and yet has a highly reliable bonded surface.
  • a semiconductor light emitting device of the present invention includes a light emitting element, a ceramic submount board on which the light emitting element is mounted, and a metal mounting board on which the submount board is mounted.
  • the submount board includes a metal layer on the surface to be bonded to the mounting board.
  • the metal layer of the submount board and the mounting board are directly bonded to each other without using a bonding material, and the bonded surface contains voids.
  • the central area within the main plane within the joint surface is larger than the peripheral area.
  • the semiconductor light emitting device of the present invention has a structure in which a submount substrate carrying a light emitting element is ultrasonically bonded to a metal substrate, a void is contained in the central region of the bonding surface, which alleviates thermal stress. possible and highly reliable.
  • FIG. 2 is a flow diagram showing a manufacturing process of a semiconductor light emitting device according to an embodiment.
  • (a) to (g) Cross-sectional views showing the manufacturing process of the semiconductor light emitting device of the embodiment.
  • (a) is an enlarged view of the process of FIG. 3(d)
  • (b) and (c) are a top view and a cross-sectional view of the fixing jig 50.
  • FIG. 3 is an explanatory diagram showing the pressure distribution of the ultrasonic bonding process of the embodiment.
  • FIG. 7 is a cross-sectional view showing an ultrasonic bonding process according to a modification of the embodiment.
  • a semiconductor light emitting device according to an embodiment of the present invention will be described below.
  • FIG. 1(a) and (b) are both cross-sectional views of the semiconductor light emitting device of this embodiment, FIG. 1(a) is an example in which the upper surface of the metal substrate 31 is flat, and FIG. 1(b) is an example in which the upper surface of the metal substrate 31 is flat. , is an example in which a step is provided on the upper surface of the metal substrate 31.
  • FIG. 1(c) is an explanatory diagram showing the distribution of voids on the bonding surface.
  • the light emitting element 10 is bonded onto a submount substrate 20 whose base is a ceramic substrate, and the lower surface of the submount substrate 20 is bonded to a mounting substrate 30.
  • the submount substrate 20 includes a ceramic substrate 21 serving as a base, a pair of wiring patterns 22 arranged on the upper surface of the ceramic substrate 21, and a back metal layer 23 arranged on the entire lower surface of the ceramic substrate 21.
  • a light emitting element 10 is die-bonded onto the wiring pattern 22 on the upper surface using an element bonding material 11.
  • the ceramic substrate 21 is made of a material with excellent thermal conductivity (for example, AlN, SiN, Al2O3 , etc.).
  • the back metal layer 23 is a metal film with excellent thermal conductivity and excellent adhesion to the ceramic substrate 21, and the metal on the outermost surface has a hardness comparable to or lower than that of the metal substrate 31 of the mounting board 30. This is desirable.
  • the element bonding material 11 a conductive paste, a solder bonding material, a eutectic bonding material such as AuSn, etc. can be used as the element bonding material 11.
  • a metal laminated film is used in which a Cu layer/N layer/Pd layer/Au layer is laminated in this order from the ceramic substrate 21 side.
  • the outermost Au layer has a hardness comparable to that of the metal substrate 31 of the mounting board 30.
  • the outermost surface is not limited to an Au layer, and a metal with high corrosion resistance is preferable.
  • the film thicknesses can be set to 50 ⁇ m/4 ⁇ m/0.1 ⁇ m/0.1 ⁇ m, respectively.
  • the ceramic substrate 21 is used here, it is also possible to use a sapphire substrate, a silicon (Si) substrate, a gallium nitride (GaN) substrate, a carbon nitride (SiC) substrate, or the like.
  • the mounting board 30 has a structure in which an insulating layer 32 is provided on the surface of a metal board 31 serving as a base, and a circuit pattern 33 is mounted on the insulating layer 32.
  • the metal substrate 31 is made of a metal with excellent thermal conductivity (for example, an Al substrate or a Cu substrate).
  • a mounting area 31a for mounting the submount board 20 is set on the metal substrate 31, and the mounting area 31a is not provided with the insulating layer 32 and the circuit pattern 33, and the upper surface of the metal substrate 31 is exposed.
  • the metal substrate 31 may have a flat top surface, as shown in FIG. The height may be increased by the thickness of .
  • the insulating layer 32 is made of a material that can insulate the circuit pattern 33 and the metal substrate 31 with a predetermined withstand voltage.
  • the material of the insulating layer 32 has a very low thermal conductivity compared to metal or the like.
  • a fibrous reinforcing material called prepreg is evenly impregnated with a thermosetting resin such as epoxy to a semi-cured state, processed into a desired pattern, mounted on the metal substrate 31, and then A hardened insulating layer 32 is used.
  • the circuit pattern 33 is made of a metal with low electrical resistance (for example, Cu).
  • the submount substrate 20 is mounted on the mounting area 31a of the metal substrate 31, and the lower surface of the back metal layer 23 of the submount substrate 20 is directly bonded to the upper surface of the metal substrate 31 by ultrasonic bonding without using a bonding material. It is joined. That is, the metal on the lower surface of the back metal layer 23 of the submount substrate 20 and the metal substrate 31 are metal-to-metal bonded by atomic force between different metals without using an adhesive material.
  • Au of the back metal layer 23 on the submount substrate 20 side and Al of the metal substrate 31 are metal-to-metal bonded.
  • the interface between the bottom surface of the submount board 20 and the top surface of the mounting board 30 forms a bonding surface, and specifically, the interface between the entire bottom surface of the back metal layer 23 and the top surface of the metal substrate 31 forms a bonding surface. It consists of
  • the combination of the back metal layer 23 on the bonding surface and the metal substrate 31 may be made of other metals as long as a hard metal (such as Ni) is avoided on the outermost bonding surface, and in addition to Al-Au bonding, for example, It can be made into Al-Al bond, Cu-Au bond, Au-Au bond, etc.
  • a hard metal such as Ni
  • the bonding surface 40 between the lower surface of the back metal layer 23 of the submount substrate 20 and the upper surface of the metal substrate 31 is ultrasonically bonded so that minute voids are included at the bonding interface.
  • the size of the voids is preferably 5 ⁇ m or less, particularly preferably 1 ⁇ m or less on average.
  • the content of voids per unit area of the joint surface 40 varies depending on the position within the main plane of the joint surface 40.
  • the central region 41 of the joint surface 40 contains more voids than the peripheral region 42.
  • the content of voids is desirably 5% or more and 15% or less per unit area in the central region 41, and 0% or more and 5% or less per unit area in the peripheral region.
  • the central region 41 be 1.0% or more and 15% or less per unit area
  • the peripheral region 42 be 0% or more and 5% or less.
  • the central region 41 includes the bottom region of the light emitting element 10.
  • the distance from the central region 41 to the periphery of the bonding surface 40 (the periphery of the submount substrate 20) be within a range of 5% or more and 30% or less of the vertical and horizontal size of the submount substrate 20.
  • the size of the void depends on the surface roughness of the lower surface of the back metal layer 23 and the upper surface of the metal substrate 31 before bonding, and the conditions during ultrasonic bonding, so by controlling these, voids of 5 ⁇ m or less can be formed. can be formed on the joint surface.
  • the surface roughness of the lower surface of the back metal layer 23 and the upper surface of the metal substrate 31 before bonding is preferably Rz (23) ⁇ 5 ⁇ m, Rz (31) ⁇ 8 ⁇ m, particularly Rz (23) ⁇ 3 ⁇ m, Rz (31) It is preferable that ⁇ 5 ⁇ m.
  • the surface with greater surface roughness of the surface of the back metal layer 23 of the submount substrate 20 and the surface of the metal substrate 31 before being bonded in the bonding process has a surface roughness of Rz( The maximum height) is preferably 0.5 ⁇ m or more and 5 ⁇ m or less.
  • the size of the central region 41 containing many voids depends on the opening area of the cavity provided in the fixing jig in order to prevent pressure from being applied to the light emitting element 10 during ultrasonic bonding. There are upper and lower limits to the opening area depending on bonding conditions such as the size of the light emitting element 10 and the size and thickness of the ceramic substrate 21. Therefore, by determining these conditions in advance, it is possible to bond so that the central region 41 of a desired size contains many voids.
  • the shape of the central region 41 depends on the opening shape of the cavity of the fixing jig during ultrasonic bonding, so it can be formed into any shape other than a circle, such as a square.
  • the opening area and shape of the fixing jig, as well as the setting conditions during ultrasonic bonding, will be specifically explained later.
  • this embodiment has a structure in which the submount board 20 and the metal substrate 31 of the mounting board 30 are directly bonded without using a bonding material on the bonding surface 40, so that the thermal resistance at the bonding surface 40 can be maximized. can be lowered to Thereby, the heat generated by the light emitting element 10 can be conducted to the metal substrate 31 via the element bonding material 11, the submount substrate 20, and the bonding surface 40, and radiated.
  • the bonding surface 40 does not use a bonding material, there is no variation in thermal resistance due to the thickness distribution of the bonding material, and the heat of the light emitting element 10 can be uniformly conducted from the entire bonding surface 40.
  • the bonding surface 40 is configured to contain voids of 5% to 15% in the central region 41 and 0% to 5% in the peripheral region 42, the ceramic substrate 21 and the metal substrate Even if internal stress is generated in the bonding surface 40 due to the heat of the light emitting element 10 due to the large difference in the coefficient of thermal expansion of the elements 31, the stress can be alleviated by shrinking or expanding the void. At this time, since the central region 41 includes more voids than the peripheral region 42, the stress can be relaxed in the region immediately below the light emitting element 10 where the temperature increases the most and the largest stress occurs.
  • peripheral region 42 has a smaller amount of voids than the central region 41, the contact area between the back metal layer 23 of the submount substrate 20 and the metal substrate 31 of the mounting substrate 30 is large, and the bonding strength is high. Therefore, even if thermal stress is applied, the bonding is strong and the occurrence of cracks is suppressed.
  • FIG. 2 is a flow diagram showing the manufacturing process
  • FIGS. 3(a) to 3(g) are cross-sectional views showing the manufacturing process
  • 4(a) is an enlarged view of the process of FIG. 3(d)
  • FIGS. 4(b) and 4(c) are a top view and a sectional view of the fixing jig 50.
  • FIG. 5 shows the pressure distribution during ultrasonic bonding
  • FIG. 6 shows the metal bonding process using ultrasonic waves.
  • Step S1 First, as shown in FIG. 3A, the light emitting element 10 is mounted (die bonding) on the wiring pattern 22 on the upper surface of the submant substrate 20 using AuSn eutectic as the element bonding material 11.
  • Step S2 As shown in FIG. 3B, the submount substrate 20 is set on the fixture 50 so that the top surface of the light emitting element 10 faces downward.
  • the fixing jig 50 is provided with a hollow part 51 in the center for accommodating the light emitting element 10, a first stepped part 52 for accommodating and supporting the submount board 20 on the outside thereof, and further outside the hollow part 51 for accommodating the light emitting element 10.
  • a second stepped portion 53 for accommodating the mounting board 30 is provided at the bottom (see FIG. 3(b) and FIGS. 4(a) to (c)).
  • the light emitting device 10 has already been mounted on the submount substrate 20 in step S1, but when the submount substrate 20 is mounted on the first step portion 52 of the fixing jig 50, the light emitting device 10 is accommodated in the cavity portion 51. , does not touch the fixing jig 50. Thereby, the submount substrate 20 can be supported by the fixing jig 50 so that no pressure is applied to the light emitting element 10 in the step S4 of FIG. 3(d).
  • the opening shape of the cavity 51 is provided in a circular shape. .
  • the opening size of the cavity 51 needs to be larger than the size of the light emitting element 10.
  • the submount board 20 since the submount board 20 is supported by the area of the lower surface of the first stepped part 52 excluding the opening of the cavity part 51, the submount board 20 may be It is necessary to ensure that the first stepped portion 52 has an area that can provide sufficient support. Therefore, the size of the opening of the cavity 51 is set to be larger than or equal to the size of the light emitting element 10 and smaller than a size that can ensure the minimum area required for the lower surface of the first stepped portion 52.
  • Step S3 Next, as shown in FIG. 3(c), the mounting board 30 is mounted on the submount board 20 within the fixture 50.
  • Step S4 Next, as shown in FIGS. 3(d) and 4(a), the ultrasonic tool 60 is brought into contact with the mounting board 30, and the mounting board 30 is submounted by the ultrasonic tool 60 as shown in FIG. Ultrasonic energy is applied to the metal substrate through the ultrasonic tool 60 while applying pressure in the direction of pressing the substrate 20.
  • the fixing jig 50 is provided with a cavity 51, and the first step 52 around the cavity 51 supports the peripheral part of the submount substrate 20 where the light emitting element 10 is not provided, so that the joining
  • the pressure applied to the central region is smaller than the pressure applied to the outer peripheral region on the joint surface 40 at this time, resulting in a pressure distribution. Therefore, in the peripheral region 42 of the bonding surface 40, the surface irregularities of the lower surface of the back metal layer 23 and the upper surface of the metal substrate 31 are deformed by pressure and ultrasonic vibration, and the contact area increases, so that voids are less likely to occur. , strongly bonded.
  • the vibration mode of the ultrasonic tool 60 may be linear vibration, but ultrasonic compound vibration (circular or elliptical vibration obtained by adding torsional vibration to linear vibration) vibrates circularly. Pressure is more easily applied to the outer periphery of the joint surface 40, and the outer periphery of the joint surface can be more firmly joined.
  • Step S5 the bonded mounting board 30 and submount board 20 are taken out from the fixing jig 50. Then, as shown in FIG. 3E, the upper electrode of the light emitting element 10 and one of the pair of wiring patterns 22 of the submount substrate 20 are connected by a wire 71 by wire bonding. Further, the pair of wiring patterns 22 and the circuit pattern 33 on the mounting board 30 are connected by a pair of wires 72 by wire bonding.
  • the wire 71 is not necessary. Furthermore, when the light emitting element 10 has two upper surface electrodes, the pair of wiring patterns 22 of the submount substrate 20 are connected by two wires 71, respectively.
  • Step S6 Next, as shown in FIG. 3(f), a phosphor plate 80 is mounted on the upper surface of the light emitting element 10, and a light reflective frame 81 is mounted on the mounting board 30 at a predetermined distance from the submount board 20. do.
  • Step S7 Finally, as shown in FIG. 3(g), a light reflective filler was dispersed inside the frame 81 so as to embed the light emitting element 10 and the submount substrate 20, except for the top surface of the phosphor plate 80. A sealing resin 82 is filled and cured.
  • a semiconductor light emitting device can be manufactured.
  • steps S6 and S7 may be performed as necessary.
  • an arbitrary surface unevenness structure can be provided on the surface of the ultrasonic tool that comes into contact with the mounting board 30 and the surface of the first stepped portion 52 of the fixing jig 50 that comes into contact with the submount board 20. Thereby, ultrasonic energy can be efficiently applied to the bonding surface 40.
  • the uneven structure is transferred to each surface of the submount substrate 20 or the mounting substrate 30 that is in contact with the uneven structure.
  • a plurality of light emitting elements may be arranged on the submount substrate.
  • a plurality of light emitting elements can be accommodated in one cavity, or a plurality of light emitting elements can be appropriately accommodated in a plurality of cavities at the time of setting in the fixing jig in step S2.
  • a semiconductor light emitting device was manufactured by the manufacturing method of the embodiment described above.
  • the material of the metal board 31 was Al, and the size was 36 mm x 36 mm x 2.0 mm.
  • the submount substrate 20 used was one in which the material of the ceramic substrate 21 was AlN, the outermost surface of the back metal layer 23 was Au, and the size was 3.0 mm x 4.0 mm x 0.48 mm.
  • the ultrasonic tool 60 is made of tool steel, and the contact area with the mounting board 30 is equal to or larger than the area of the bonding surface 40.
  • the surface of the ultrasonic tool 60 in contact with the mounting board 30 was provided with knurling (fine periodic irregularities) as a surface treatment to prevent slipping.
  • the fixing jig 50 was made of stainless steel (pre-hardened). Note that the first stepped portion 52 of the fixing jig 50 that supports the submount substrate 20 may be knurled similarly to the ultrasonic tool 60.
  • the diameter of the opening of the cavity 51 of the fixing jig 50 was 1.8 mm.
  • the size of the light emitting element 10 is about 1 mm square.
  • the ultrasonic mode was set to complex vibration, frequency: 20 kHz, static applied pressure: 2000 N or less, oscillation time: 2.0 sec or less, and AMPL (current ratio corresponding to vibration amplitude): 100% or less.
  • frequency 20kHz
  • AMPL 10-80% (0-100%)
  • static pressure 100-1000N (0-2000N)
  • oscillation time 0.1-2.0sec (0-5.0sec ) was set.
  • FIGS. 8(a) and 8(b) show cross-sectional photographs of the joint surface 40 obtained in the example.
  • FIG. 8(a) shows a cross section of a bonded surface obtained by ultrasonically bonding using an Al substrate as the metal substrate 31 and a Cu/Ni/Pd/Au laminated film (uppermost surface: Au layer) as the back metal layer 23. It is a diagram.
  • the surface of the metal substrate (Al substrate) 31 has a bonding surface similar to the surface irregularities of the Au layer of the back metal layer 23 to which it is bonded.
  • FIG. 8(b) a Cu substrate (uppermost Au layer) with Au/Pd/Ni laminated on the surface is used as the metal substrate 31, and the back metal layer 23 is a laminated film of Cu/Ni/Pd/Au ( FIG. 3 is a cross-sectional view of a bonded surface ultrasonically bonded using the outermost surface (Au layer).
  • the bonding surface is formed by reconfiguring the Au metal within the plane. From FIG. 8(b), due to the surface reconfiguration of the Au metal, the bonding surface is not a simple surface, but a portion where the lower surface of the Au layer of the back metal layer 23 and the upper surface of the Au layer of the metal substrate 31 are in contact. The non-contact parts are repeated, and the non-contact parts become voids.
  • FIG. 7(a) is an image of the joint surface 40 with adjusted gradations. It can be seen that the central region is whitish than the peripheral region, indicating that there is a large amount of voids.
  • FIG. 7(c) is a graph of the ultrasonic reflectance of the bonding surface 40 determined from the gradation of FIG. 7(a). Since the ultrasonic reflectance on the outside of the bonded surface, that is, in the interface region with air, is 100%, it is considered that the ultrasonic reflectance on the bonded surface indicates the areal density of voids. From the graph of FIG. 7(c), it can be seen that the reflectance in the central region of the joint surface is significantly lower than that in the peripheral region, and voids are distributed.
  • the ultrasonic reflectance of the central region 41 in FIG. 7(c) is 5 to 10%, and the surface density of voids in the central region 41 can be assumed to be 5 to 10%.
  • the value of the thermal stress at the end of the bonding surface 40 in the thermal stress distribution shown in FIG. 9(b) is shown in the graph of FIG. 9(c).
  • the model that includes voids in the central region 41 at a rate of 5%, 10%, and 15% of the present embodiment is better than the comparative example that does not include voids (0%). It can be seen that the thermal stress is significantly reduced. Furthermore, the larger the content of voids, the lower the thermal stress.
  • thermal stress can be reduced by forming minute voids in the central region 41 of the bonding surface 40 that do not significantly affect heat conduction, and creating a structure of the bonding surface 40 with no voids in the outer periphery. was confirmed. This suppresses the occurrence of cracks in the outer periphery of the bonding surface 40 due to thermal shock and improves reliability.
  • the central region 41 containing voids becomes wider, further stress relaxation can be expected, but since the peripheral region 42 decreases, the bonding strength in the peripheral region decreases, and the voids in the peripheral region prevent the occurrence of cracks. There is a risk that it will be encouraged. That is, since there is a trade-off relationship between stress relaxation and cracks occurring at the outermost periphery of the bonding surface 40, the size of the central region 41 is set within a range that allows both the amount of stress relaxation and the bonding strength at the outermost periphery. This is desirable. Furthermore, considering the percentage of voids in the central region 41 that does not affect thermal resistance, the percentage of voids per unit area is preferably less than about 30%, and more preferably about 15% or less.
  • the inventors have confirmed through experiments that even if a cavity exists directly under the element, there is no significant change in thermal resistance as long as 70% or more of the bonding area is secured.
  • the size of the void that affects the thermal resistance. Voids with a size of 10 ⁇ m or less do not have a large effect on thermal resistance even if the void proportion in the central region 41 is large, but as the void proportion in the central region 41 increases, large-sized voids are more likely to occur. Therefore, as mentioned above, the percentage of voids per unit area is preferably less than about 30%, more preferably about 15% or less.
  • the ultrasonic tool 60 is pressed against the back side of the mounting board 30 as shown in FIGS.
  • the configuration is such that sonic vibration is applied to the mounting board 30, as a modification, the ultrasonic tool 60 may be pressed against the upper surface of the submount board 20 as shown in FIG.
  • the ultrasonic tool 60 is provided with a cavity 61 that accommodates the light emitting element 10 so that the ultrasonic tool 60 does not come into contact with the light emitting element 10.
  • the fixing jig 50 only needs to be provided with a recess that supports the mounting board 30.
  • the ultrasonic bonding process of the modified example shown in FIG. 10 only needs to vibrate a small submount board 20, compared to the case where a large mounting board 30 is vibrated as in the ultrasonic bonding of FIG. 4(a).
  • the bonding surface 40 can be bonded while minimizing damage to the submount substrate 20 using ultrasonic energy smaller than that in FIG. 4(a). Thereby, even if the mounting board 30 is thick, the ultrasonic energy can be efficiently applied to the bonding surface without being attenuated.
  • the technology of the semiconductor light emitting device of this embodiment can be used for a lamp light source unit and a white light source module.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Die Bonding (AREA)

Abstract

発光素子を搭載したサブマウント基板を金属基板に、超音波接合した構造でありながら、接合面の信頼性の高い半導体発光装置を提供する。　発光素子と、発光素子を搭載したセラミック製のサブマウント基板と、サブマウント基板を搭載した金属製の実装基板とを有する。サブマウント基板は、実装基板との接合面に金属層を備える。サブマウント基板の金属層と、実装基板は、接合材を介することなく直接接合している。その接合面には、ボイドが含有されている。ボイドの含有割合は、接合面内の主平面内の中央領域の方が、周辺部の領域より多い。

Description

半導体発光装置、接合構造体、および、半導体発光装置の製造方法
　本発明は、半導体発光素子を搭載したサブマウント基板と金属基板が直接接合された構造の半導体発光装置に関する。
　従来、発光素子をダイボンディングしたサブマウント基板を、熱伝導性に優れた金属製の実装基板に実装した半導体発光装置が知られている。サブマウント基板としては、窒化アルミ等のセラミック基板の上面および下面に金属層が設けられたものが一般的である。金属製の実装基板は、金属基板の表面に絶縁層を介して配線パターンが形成されている。サブマウント基板を金属製の実装基板に実装する際には、熱伝導率の高い接着剤（ハンダ、金属バンプあるいは金属フィラー入り伝熱接着剤）が用いられる。
　ハンダ接合の場合、例えば、ハンダ材を所定のパターンで金属基板上に印刷し、その上にサブマウント基板をセットし、リフロー炉などで加熱(230℃～260℃)する処理を経て接合部を形成する。
　金属バンプ接合の場合、例えば、10～100μm程度の金のボールを10～100μm以上の間隔で金属基板上に超音波接合したあと、それらの上にサブマウント基板をセットし、超音波でバンプ接合を行う。
　銀フィラー樹脂で接合する場合、例えば、銀フィラー樹脂を金属基板上に印刷し、その上にサブマウント基板をセットし、熱硬化（50℃～150℃、2時間程度）を行って接合する。
　また、特許文献１，２のように、接着剤を用いることなく、２つの金属材を直接接合する超音波接合技術が知られている。特許文献３には、ベアチップの発光素子の電極パッドを、サブマウント基板のパターン電極に超音波接合することが開示されている。特許文献４には、発光素子を封止するパッケージの蓋材と枠体とを超音波接合することが開示されている。
特開1999-010362号公報 特開2010-023052号公報 特開2022-065415号公報 特開2022-018490号公報
　発光素子をダイボンディングしたサブマウント基板を、金属基板に接合する際に、ハンダ接合を用いる場合、接合部のハンダ厚分布により発光面に傾斜角が発生し、不良品となることがある。また、ハンダの厚さが薄い（例えば１００μ未満）の場合、ハンダのクラック耐性が悪くなり、熱衝撃に耐えられずハンダ接合部の破断をきたすことがある。また、ハンダ厚が厚くなると熱抵抗が増加する。ハンダに含まれる酸化防止剤（フラックス）によって、発光素子の発光部が汚染される可能性がある。
　金バンプを用いてサブマウント基板を金属基板に接合する場合、接合部が厚くなる。また、バンプ間のスペースにより熱抵抗が増加する。また、金バンプは、高価であり、バンプを接合する装置も高価であるために、製造コストが高くなるという問題もある。
　金属フィラー入り樹脂を用いてサブマウント基板を金属基板に接合する場合、接合材の熱伝導率が低いため、接合部の熱抵抗が大きくなる。また、金属フィラー入り樹脂は液状であるため接着層の厚さばらつきが発生し、接合部の熱抵抗のばらつきが大きいという問題もある。さらに、接合部の厚みが面内方向で不均一になり、発光面に傾斜角が発生し、不良品となることもある。
　サブマウント基板を金属基板に接合する際に、超音波接合を用いることができれば、両者は直接接合され、接合材が不要になるため、接合部で熱伝導率が低下する等の問題も生じない。
　しかしながら、発光素子を予め搭載したサブマウント基板を金属基板に超音波接合する場合、超音波ツールでサブマウント基板を金属基板に押し付ける際に発光素子に力が加わり、発光素子が壊れる可能性がある。
　一方、金属基板上にサブマウント基板のみを超音波接合し、その後、発光素子をサブマウント基板にダイボンディングする手順にすると、サブマウント基板を構成するセラミック基板と金属基板の熱膨張係数が大きく異なるため、発光素子のダイボンディング時の高温加熱により、サブマウント基板と金属基板との接合面が破断する可能性がある。また、AuSn共晶の共晶点は、実装基板の性能をメーカーが保証する温度範囲よりも高いため、ダイボンディング材としてAuSn共晶を使用することができない。
　また、発光素子に力が加わる問題を解決し、発光素子を搭載したサブマウント基板を金属基板に超音波接合したとしても、セラミック基板と金属基板の熱膨張係数が大きく異なることに起因して、使用時の発光素子が発する熱により接合面にクラックが生じやすい。
　特許文献３の超音波接合の技術は、接合面積が微小なベアチップの電極パッドであるため、ベアチップに加わる圧力も小さい。特許文献４の超音波接合の技術は、半導体パッケージの蓋部材の接合であるため、発光素子には圧力は加わらない構造である。そのため、特許文献３および４の技術を用いても、発光素子に圧力が加わる問題や、サブマント基板と金属基板の接合面の破断やクラックの問題を解決することはできない。
　本発明の目的は、発光素子を搭載したサブマウント基板を金属基板に、超音波接合した構造でありながら、接合面の信頼性の高い半導体発光装置を提供することにある。
　上記目的を達成するために、本発明の半導体発光装置は、発光素子と、発光素子を搭載したセラミック製のサブマウント基板と、サブマウント基板を搭載した金属製の実装基板とを有する。サブマウント基板は、実装基板との接合面に金属層を備える。サブマウント基板の金属層と、実装基板は、接合材を介することなく直接接合しており、その接合面には、ボイドが含有されている。接合面内の主平面内の中央領域の方が、周辺部の領域より多い。
　本発明の半導体発光装置によれば、発光素子を搭載したサブマウント基板を金属基板に、超音波接合した構造でありながら、接合面の中央領域にボイドが含有されているため、熱応力を緩和でき、信頼性が高い。
（ａ）および（ｂ）実施形態の半導体発光装置の断面図、（ｃ）接合面４０のボイドの分布を示す説明図。 実施形態の半導体発光装置の製造工程を示すフロー図。 （ａ）～（ｇ）実施形態の半導体発光装置の製造工程を示す断面図。 （ａ）は、図３（ｄ）の工程の拡大図であり、（ｂ）および（ｃ）は、固定治具５０の上面図と断面図である。 実施形態の超音波接合工程の圧力分布を示す説明図。 超音波による金属接合プロセスを示す説明図。 （ａ）および（ｂ）実施形態の半導体発光装置の接合面を超音波顕微鏡で撮影した画像、（ｃ）実施形態の半導体発光装置の接合面の超音波反射率の変化を示すグラフ。 実施形態の半導体発光装置の断面写真。 （ａ）実施形態の半導体発光装置の熱応力のシミュレーションモデルを説明する図、（ｂ）シミュレーション結果の熱応力の分布を示す図、（ｃ）熱応力緩和効果とボイドの含有率との関係を示すグラフ。 実施形態の変形例の超音波接合工程を示す断面図。
　本発明の一実施形態の半導体発光装置について以下に説明する。
　＜＜＜実施形態＞＞＞
　＜半導体発光装置の構成＞
　実施形態の半導体発光装置の構成について図１を用いて説明する。図１（ａ）および（ｂ）は、いずれも本実施形態の半導体発光装置の断面図であり、図１（ａ）は金属基板３１の上面が平面な例であり、図１（ｂ）は、金属基板３１の上面に段差が設けられている例である。図１（ｃ）は、接合面のボイドの分布を示す説明図である。
　本実施形態の半導体発光装置は、ベースがセラミック基板のサブマウント基板２０の上に、発光素子１０が接合され、サブマウント基板２０の下面は、実装基板３０に接合されている。
　（サブマウント基板２０）
　サブマウント基板２０は、ベースとなるセラミック基板２１と、セラミック基板２１の上面に配置された一対の配線パターン２２と、セラミック基板２１の下面全面に配置された裏面金属層２３とを備えている。上面の配線パターン２２の上には、発光素子１０が素子接合材１１によりダイボンディングされている。セラミック基板２１としては、熱伝導性に優れた材質（例えばＡｌＮ、ＳｉＮ、Ａｌ２Ｏ３など）のものを用いる。裏面金属層２３としては、熱伝導性に優れ、セラミック基板２１との密着性にすぐれた金属膜であり、かつ、最表面の金属は、実装基板３０の金属基板３１の硬度と同等程度もしくは低いことが望ましい。また、素子接合材１１としては、導電性ペースト、はんだ接合材料、ＡｕＳｎなどの共晶接合材料を用いることができる。
　例えば、セラミック基板２１側からCu層/N層/Pd層/Au層をこの順に積層した金属積層膜を用いる。最表面のAu層は、実装基板３０の金属基板３１の硬度と同等程度である。ただし、最表面がAu層のものに限定されるものではなく、耐食性の高い金属が好ましい。一例としては、Cu層/Ni層/(Pd層)/Au層の場合、膜厚はそれぞれ50μｍ/4μｍ/0.1μｍ/0.1μｍにすることができる。
　なお、ここでは、セラミック基板２１を用いているが、サファイア基板やシリコン(Si)基板、基板窒化ガリウム(GaN)基板、窒化炭素(SiC)基板などを用いることも可能である。
　（実装基板３０）
　実装基板３０は、ベースとなる金属基板３１の表面に絶縁層３２を設け、その上に回路パターン３３を搭載した構造である。金属基板３１は、熱伝導性に優れた金属（例えば、Al基板またはCu基板等）を用いる。金属基板３１には、サブマウント基板２０を搭載する搭載領域３１ａが設定され、搭載領域３１ａには絶縁層３２および回路パターン３３は設けられておらず、金属基板３１の上面が露出している。金属基板３１は、図１（ａ）のように、上面が平面であってもよいし、図１（ｂ）のように、搭載領域３１ａの上面が、周囲よりも絶縁層３２および回路パターン３３の厚さ分だけ高くなるように形成されていてもよい。
　絶縁層３２は、回路パターン３３と金属基板３１とを、所定の耐電圧で絶縁できる材料により構成されている。絶縁層３２の材料は、熱伝導率が金属などに比べて非常に低い。例えば、プリプレグと呼ばれる繊維状補強材に、エポキシ等の熱硬化性樹脂等を均等に含浸させ、半硬化状態にしたものを所望のパターンに加工して、金属基板３１上に搭載し、その後、硬化させた絶縁層３２を用いる。回路パターン３３は、電気抵抗が小さい金属（例えばCu）により構成されている。
　（接合面４０）
　金属基板３１の搭載領域３１ａには、サブマウント基板２０が搭載され、サブマウント基板２０の裏面金属層２３の下面は、金属基板３１の上面と、接合材を介することなく、超音波接合により直接接合されている。すなわち、サブマウント基板２０の裏面金属層２３の再下面の金属と、金属基板３１とが異種金属同士の原子間力により接着材料なしで金属間接合されている。ここでは、サブマウント基板２０側の裏面金属層２３のAuと、金属基板３１のAｌとが金属間接合している。つまり、サブマウント基板２０の底面と実装基板３０の上面との界面が接合面を構成し、具体的には、裏面金属層２３の下面の全面と金属基板３１の上面との界面が接合面を構成している。
　なお、接合面の裏面金属層２３と、金属基板３１の組み合わせは、接合最表面に硬い金属(例えばＮｉなど)を避ければ他の金属であってもよく、Al-Au接合の他に、例えばAl-Al接合、Cu-Au接合、Au-Au接合等にすることができる。
　（ボイド）
　サブマウント基板２０の裏面金属層２３の下面と、金属基板３１の上面との接合面４０は、接合の界面に微小なボイドが含有されるように超音波接合されている。
　ボイドのサイズは、５μｍ以下であることが好ましく、特に平均１μｍ以下であることが好ましい。
　接合面４０のおける単位面積当たりのボイドの含有量は、接合面４０の主平面内の位置によって異なる。接合面４０の中央領域４１は、周辺部の領域４２よりも多くのボイドを含んでいる。
　具体的には、ボイドの含有量は、中央領域４１において、単位面積当たり５％以上１５％以下、周辺部の領域が単位面積当たり０％以上５％以下であることが望ましい。特に、中央領域４１が単位面積当たり１．０％以上１５％以下、周辺部の領域４２が０％以上５％以下であることが望ましい。
　なお、発光素子１０を上面視した場合、中央領域４１は、発光素子１０の底面領域を含んでいる。
　中央領域４１は、接合面４０の周縁（サブマウント基板２０の周縁）までの距離が、サブマウント基板２０の縦横サイズの５％以上３０％以下の範囲で離れていることが望ましい。
　ボイドのサイズは、接合前の、裏面金属層２３の下面と金属基板３１の上面の表面粗さ、及び、超音波接合時の条件に依存するため、これらを制御することにより、５μｍ以下のボイドを接合面に形成することができる。接合前の裏面金属層２３の下面と金属基板３１の上面の表面粗さは、Ｒｚ（２３）＜５μｍ，Ｒｚ（３１）＜８μｍであることが好ましく、特に、Ｒｚ（２３）＜３μｍ，Ｒｚ（３１）＜５μｍであることが好ましい。
　さらに具体的には、接合工程で接合される前のサブマウント基板２０の裏面金属層２３の表面および金属基板３１の表面のうち、表面粗さの大きい方の表面は、表面粗さにおけるＲｚ（最大高さ）が０．５μｍ以上５μｍ以下であることが好ましい。
　ボイドが多く含まれる中央領域４１の大きさは、超音波接合時に発光素子１０に圧力が加わらないようにするために、固定治具に設けた空洞部の開口面積に依存する。開口面積は、発光素子１０のサイズやセラミック基板２１のサイズや厚みなど接合時の条件により上下限が存在する。よって、これらの条件を予め求めておくことにより、所望のサイズの中央領域４１にボイドを多く含まれるように接合することができる。
　中央領域４１の形状は、超音波接合時の固定治具の空洞部の開口形状に依存するため、丸以外にも四角など任意の形状に形成可能である。
　固定治具の開口面積や形状、ならびに、超音波接合時の設定条件については、後で具体的に説明する。
　＜接合面４０の作用＞
　上述のように本実施形態では、接合面４０に接合材を用いることなくサブマウント基板２０と実装基板３０の金属基板３１とを直接接合した構造であるため、接合面４０における熱抵抗を最大限に低下させることができる。これにより、発光素子１０が発した熱を、素子接合材１１、サブマウント基板２０、および、接合面４０を介して金属基板３１に伝導して放熱することができる。
　接合面４０は、接合材を用いないため、接合材の厚み分布による熱抵抗のばらつきがなく、接合面４０の全体から均一に発光素子１０の熱を伝導することができる。
　また、接合面４０には、中央領域４１に５％以上１５％以下、周辺部の領域４２に０％以上５％以下のボイドを含有するように構成しているため、セラミック基板２１と金属基板３１の熱膨張係数が大きく異なることに起因して、発光素子１０の熱により接合面４０に内部応力が生じた場合でも、ボイドが収縮または膨張することにより、応力を緩和することができる。このとき、中央領域４１には、周辺部領域４２より多くのボイドが含まれるため、発光素子１０直下の最も温度が上昇し、最も大きな応力が生じる領域において、応力を緩和できる。また、周辺部領域４２は、中央領域４１よりもボイドの量が少ないため、サブマウント基板２０の裏面金属層２３と実装基板３０の金属基板３１と接触面積が大きく、接合強度が高い。よって、熱応力が加わっても強固に接合し、クラックの発生を抑制する。
　超音波接合は、常温下で接合するため、接合面における金属間化合物の生成がない。また、高温加熱が不要であるため、接合時に、発光素子１０に与える熱影響が少ないというメリットもある。
＜半導体発光装置の製造工程＞
　つぎに、本実施形態の半導体発光装置の製造方法について説明する。
　図２は、製造工程を示すフロー図であり、図３（ａ）～（ｇ）は、製造工程を示す断面図である。図４（ａ）は、図３（ｄ）の工程の拡大図であり、図４（ｂ）、（ｃ）は、固定治具５０の上面図と断面図である。図５は、超音波接合時の圧力分布を示し、図６は、超音波による金属接合プロセスを示す。
　（ステップＳ１）
　まず、図３（ａ）のように、サブマント基板２０の上面の配線パターン２２の上に、発光素子１０を素子接合材１１としてAuSn共晶を用いて実装（ダイボンディング）する。
　（ステップＳ２）
　図３（ｂ）のように、固定治具５０に、サブマウント基板２０を発光素子１０の上面が下向きになるようにセットする。
　固定治具５０は、中央に発光素子１０を収容するための空洞部５１が設けられ、その外側にサブマウント基板２０を収容し、かつ、支持する第１段差部５２が設けられ、さらにその外側に実装基板３０を収容する第２段差部５３が設けられている（図３（ｂ）、図４（ａ）～（ｃ）参照）。
　サブマウント基板２０には、ステップＳ１において発光素子１０がすでに実装されているが、サブマウント基板２０を固定治具５０の第１段差部５２に搭載すると、発光素子１０は空洞部５１に収容され、固定治具５０には接しない。これにより、図３（ｄ）のステップＳ４の工程で発光素子１０に圧力が加わらないようにサブマウント基板２０を固定治具５０により支持することができる。
　なお、ここでは、接合面４０に多くのボイドが含有される中央領域４１として、円形の領域を形成するため（図１（ｂ）参照）、空洞部５１の開口形状は円形に設けられている。また、空洞部５１の開口サイズは、発光素子１０のサイズより大きく設ける必要がある。さらに、空洞部５１の開口を除いた第１段差部５２の下面の面積でサブマウント基板２０を支持するため、サブマウント基板２０のサイズや材質・厚み、接合条件などによって、サブマウント基板２０を十分支持することができる面積を第１段差部５２で確保する必要がある。よって、空洞部５１の開口のサイズは、発光素子１０のサイズ以上であって、かつ、第１段差部５２の下面に必要な最小面積を確保できるサイズ以下に設定されている。
　（ステップＳ３）
　次に、図３（ｃ）のように、固定治具５０内のサブマウント基板２０の上に実装基板３０を搭載する。
　（ステップＳ４）
　つぎに、図３（ｄ）および図４（ａ）のように、実装基板３０の上に超音波ツール６０を接触させ、図５に示すように超音波ツール６０により、実装基板３０をサブマウント基板２０に押し付ける方向に加圧しながら、超音波ツール６０を通じて金属基板へ超音波エネルギーを印加する。
　これにより、図６の（１）のように、実装基板３０の金属基板３１と、サブマウント基板２０の裏面金属層２３には、超音波ツール６０からの圧力と、超音波振動が加わり、図６の（２）のように、金属基板３１の表面と接触している裏面金属層２３との間に摩擦/塑性流動が生じ、図６の（３）のように、金属表面の酸化膜が排斥され金属の新生面が露出する。その露出した金属同士の接触部を中心に金属基板３１と裏面金属層２３は変形し、接触面積が増大することで、図６の（４）のように接触面全体が原子間力により固相接合される。この固相接合は、溶融接合とは異なり、金属材料の融点を遥かに下回る、常温近辺の固相状態で接合が行われる。
　このとき、固定治具５０に空洞部５１を設けて、空洞部５１の周囲の第1段差部５２によりサブマウント基板２０の発光素子１０が設けられていない周縁部を支持しているため、接合時の接合面４０には、図５に矢印で示したように、外周領域に加わる圧力よりも中央領域に加わる圧力の方が小さくなり、圧力の分布が生じる。このため、接合面４０の周辺部領域４２では、裏面金属層２３の下面と金属基板３１の上面の表面の凹凸が圧力と超音波振動により変形して接触面積が増大するため、ボイドは生じにくく、強固に接合される。一方、接合面４０の中央領域４１では、圧力が周辺部領域よりも小さいため、裏面金属層２３の下面と金属基板３１の上面の表面の凹凸の隙間が一部残存し、ボイドとなる。
　これにより、ボイドが多く含まれる中央領域４１と、ボイドの少ない周辺部領域４２から構成される接合面４０を形成することができる。
　なお、超音波ツール６０の振動モードは、直線振動であってもよいが、超音波複合振動(直線振動にねじり振動を加えた円形または楕円形の振動）の方が、円形に振動するため、接合面４０の外周部により圧力が加わりやすく、接合面外周部をより強固に接合することができる。
　（ステップＳ５）
　つぎに、接合された実装基板３０とサブマウント基板２０を固定治具５０から取り出す。そして、図３（ｅ）のように、発光素子１０の上面電極と、サブマウント基板２０の一対の配線パターン２２の一方とをワイヤボンディングによりワイヤ７１で接続する。さらに、一対の配線パターン２２と、実装基板３０上の回路パターン３３とをワイヤボンディングにより一対のワイヤ７２でそれぞれ接続する。
　なお、発光素子１０がフリップチップである場合は、ワイヤ７１は不要である。また、発光素子１０の２つの上面電極を備える場合には、２本のワイヤ７１により、サブマウント基板２０の一対の配線パターン２２をそれぞれ接続する。
　（ステップＳ６）
　つぎに、図３（ｆ）のように、発光素子１０の上面に蛍光体プレート８０を実装し、光反射性の枠体８１をサブマウント基板２０から所定距離だけ離れた実装基板３０上に搭載する。
　（ステップＳ７）
　最後に、図３（ｇ）のように、蛍光体プレート８０の上面を除いて、発光素子１０、サブマウント基板２０を埋め込むように、枠体８１の内側に光反射性のフィラーが分散された封止樹脂８２を充填し、硬化させる。
　以上により、半導体発光装置を製造することができる。
　なお、ステップＳ６、Ｓ７は、必要に応じて行えばよい。
　また、超音波ツールの実装基板３０に当接する面、および、固定治具５０の第１段差部５２におけるサブマウント基板２０に当接する面には、任意の表面凹凸構造を設けることができる。これにより効率良く接合面４０へ超音波エネルギーを印加することができる。この場合、凹凸構造が当接したサブマウント基板２０あるいは実装基板３０の各面には、凹凸構造が転写される。
　なお、本実施形態の半導体発光装置、およびその製造方法において、発光素子１０は１つで説明したが、サブマウント基板上に発光素子を複数配置するものとしてもよい。この場合において、ステップＳ２における固定治具へのセットの際に、１つの空洞部に複数の発光素子が収容することもでき、また、複数の空洞部に発光素子を適宜収容することもできる。
　実施例として、上述した実施形態の製造方法により、半導体発光装置を製造した。
　（実装基板３０）
　実装基板３０は、金属基板３１の材質はＡｌ、サイズは、３６ｍｍ×３６ｍｍ×２．０ｍｍｔのものを用いた。
　（サブマウント基板２０）
　サブマウント基板２０は、セラミック基板２１の材質はＡｌＮ，裏面金属層２３の最表面はＡｕ、サイズは、３．０ｍｍ×４．０ｍｍ×０．４８ｍｍｔのものを用いた。
　（超音波ツール）
　超音波ツール６０は、材質が工具鋼であり、実装基板３０との接触面積は、接合面４０の面積と同等かそれ以上の面積である。超音波ツール６０が実装基板３０と接する面には、滑り止めの表面加工としてローレット加工（周期的な細かい凹凸）が設けられたものを用いた。
　（固定治具５０）
　固定治具５０は、材質がステンレス鋼（プリハードン）のものを用いた。なお、固定治具５０のサブマウント基板２０を支持する第1段差部５２に、超音波ツール６０と同様にローレット加工が施されていてもよい。
　固定治具５０の空洞部５１の開口部の直径φ１．８ｍｍとした。発光素子１０のサイズは約１ｍｍ角である。
　（接合条件）
　超音波モードは、複合振動とし、周波数：２０ｋＨｚ、静加圧力：２０００Ｎ以下、発振時間：２．０ｓｅｃ以下、ＡＭＰＬ（振動振幅に該当する電流比）：１００％以下に設定した。
　具体的には、周波数：２０ｋＨｚ、ＡＭＰＬ：１０～８０％（０～１００％）、静圧力：１００～１０００Ｎ（０～２０００Ｎ）、発振時間：０．１～２．０ｓｅｃ（０～５．０ｓｅｃ）に設定した。
　＜接合面４０の断面写真＞
　図８（ａ）および図８（ｂ）は、実施例で得られた接合面４０の断面写真を示す。
　図８（ａ）は、金属基板３１としてＡｌ基板を用い、裏面金属層２３は、Ｃｕ／Ｎｉ／Ｐｄ／Ａｕの積層膜（最表面：Ａｕ層）を用いて超音波接合した接合面の断面図である。
　図８（ａ）から、金属基板（Ａｌ基板）３１の表面は、接合の相手である裏面金属層２３のＡｕ層の表面凹凸に相似した接合面を持っている。このことから、超音波接合では、硬度が大きい方（裏面金属層２３のＡｕ層）の表面形状に沿った接合面が形成されることがわかる。よって、接合される面のうち、硬度が大きい方の表面凹凸が大きすぎる場合、硬度が小さい方がその表面形状に追従しきれずボイドを発生すると考えられる。
　図８（ｂ）は、金属基板３１としてＡｕ／Ｐｄ／Ｎｉが表面に積層されたＣｕ基板（最表面Ａｕ層）を用い、裏面金属層２３は、Ｃｕ／Ｎｉ／Ｐｄ／Ａｕの積層膜（最表面：Ａｕ層）を用いて超音波接合した接合面の断面図である。
　接合面の両側は、いずれも最表面がＡｕ層であるため、接合面はAu金属の平面内の再構成により形成される。図８（ｂ）から、Au金属の表面再構成により、接合面は単純な面ではなく、裏面金属層２３のＡｕ層の下面と、金属基板３１のＡｕ層の上面とが接触している部分と、接触していない部分が繰り返され、接触していない部分がボイドとなっている。
　図８（ｂ）より、５μｍ以下、1μｍ程度の微小ボイドが形成されていることが確認できた。
　＜ボイドの分布の確認方法＞
　ここで、半導体発光装置の接合面のボイド量を求める方法について説明する。
　超音波顕微鏡（Ｃ－ＳＡＭ：Constant-depth mode Scanning Acoustic Microscorpe）により、発光素子１０の上面から接合面４０の画像を撮影すると、超音波顕微鏡画像は、接合面４０にボイドがない接合部は黒（低反射率）、ボイドがある接合部は白（高反射率）の画像となる（図７（ａ）参照）。これにより、超音波顕微鏡画像の階調により、ボイド量を算出することができる。図７（ｂ）は、階調を調整した接合面４０の画像である。中央領域が周辺部領域よりも白っぽくなっており、ボイド量が多いことがわかる。
　図７（ｃ）は、図７（ａ）の階調から求めた接合面４０の超音波の反射率をグラフにしたものである。接合面の外側、すなわち空気との界面領域における超音波反射率が100%であることより、接合面における超音波反射率は、ボイドの面密度を示すと考えられる。図７（ｃ）のグラフより、接合面中央領域は反射率が周辺部領域よりも顕著に低く、空隙（ボイド）が分布していることがわかる。
　また、図７（ｃ）の中央領域４１の超音波反射率が５～１０％であり、中央領域４１のボイドの面密度は、５～１０％と想定できる。
　＜熱応力シミュレーション結果＞
　ここで、接合面４０の中央領域４１に単位面積当たり５％以上１５％以下のボイド量を含むことにより、接合面４０の熱応力を緩和できることをシミュレーションにより確認した。
　接合面４０の中央領域４１にサイズ（幅）１μｍのボイドを等間隔に、単位面積当たり、５％、１０％、１５％の割合で配置し、周辺部領域４２には、ボイドを配置しない半導体発光素子のモデル（図９（ａ））について、二次元簡易モデルにてTa=150℃時の熱応力分布を算出した（Ta:T[atmosphere], (接合部周辺の)環境温度）)。算出には、公知の解析シミュレーションソフト（Femted（登録商標）村田製作所（株）製）用いた。算出結果を図９（ｂ）に示す。
　また、比較例として、中央領域４１にも周辺部領域４２にもボイドを含まない（０％）のモデルについても、熱応力分布を算出した。その結果を図９（ｂ）に併せて示す。
　また、図９（ｂ）に示した熱応力分布の接合面４０の端部における熱応力の値を、図９（ｃ）のグラフに示す。図９（ｃ）から明らかなように、ボイドを含まない（０％）の比較例よりも、本実施形態の５％、１０％、１５％の割合でボイドを中央領域４１に含むモデルは、顕著に熱応力が減少していることがわかる。また、ボイドの含有割合が大きいほど、熱応力が減少している。
　よって、接合面４０の中央領域４１に、熱伝導に大きな影響のない程度の微小なボイドを形成し、外周部にはボイドがない接合面４０の構造にすることにより、熱応力が減少することが確認できた。これにより、熱衝撃による接合面４０の外周部のクラック発生が抑えられ信頼性が向上する。
　なお、ボイドを含有する中央領域４１がさらに広くなれば、更に応力緩和が見込まれるが、周辺部領域４２が減少するため、周辺部の接合強度が減少し、周辺部のボイドがクラックの発生を助長させる恐れがある。すなわち、応力緩和と接合面４０の最外周に発生するクラックはトレードオフの関係性を有するため、中央領域４１の領域のサイズは、応力緩和量と最外周の接合強度が両立できる範囲に設定することが望ましい。また、中央領域４１のボイド割合は熱抵抗に影響しない割合を加味すると、単位面積当たりのボイドの割合は約３０％未満が好ましく、さらに約１５％以下が好ましい。
　素子直下に空洞が存在しても、接合面積が7割以上確保できている場合は、熱抵抗に大きな変化はみられないことを発明者らは実験により確認している。
　また、発明者らの実験によると、熱抵抗に影響するのは、ボイドの大きさである。サイズが10μm以下のボイドは、中央領域４１に占めるボイド割合が大きくても、熱抵抗に大きな影響を及ぼさないが、中央領域４１に占めるボイド割合が大きくなると、サイズの大きいボイドが発生しやすくなるため、上述のように単位面積当たりのボイドの割合は約３０％未満が好ましく、さらに約１５％以下が好ましい。
　＜＜変形例＞＞
　上述実施形態では、図２のフローのステップS４の超音波接合工程において、図３（ｄ）、図４（ａ）のように、実装基板３０の裏面側に超音波ツール６０を押し当てて超音波振動を実装基板３０に加える構成であったが、変形例として、図１０のように、超音波ツール６０をサブマウント基板２０の上面に押し当ててもよい。
　この場合、超音波ツール６０が発光素子１０に接触しないように、超音波ツール６０に発光素子１０を収容する空洞部６１を設ける。
　固定治具５０は、実装基板３０を支持する凹部のみ設ければよい。
　変形例の図１０の超音波接合工程は、図４（ａ）の超音波接合のように大きな実装基板３０を振動させる場合と比較して、小さなサブマウント基板２０を振動させればよいため、図４（ａ）よりも小さい超音波エネルギーでサブマウント基板２０へのダメージを最小限に抑えながら、接合面４０を接合できる。これにより、実装基板３０の厚みが厚い場合であっても、超音波エネルギーを減衰させずに効率よく接合面に与えることができる。
　本実施形態の半導体発光装置の技術は、灯具光源ユニット、白色光源モジュールに用いることができる。
１０　発光素子
１１　素子接合材
２０　サブマウント基板
２１　セラミック基板
２２　配線パターン
２３　裏面金属層
３０　実装基板
３１　金属基板
３１ａ　搭載領域
３２　絶縁層
３３　回路パターン
４０　接合面
４１　中央領域
４２　周辺部領域
５０　固定治具
５１　空洞部
６０　超音波ツール
６１　空洞部
７１　ワイヤ
７２　ワイヤ
８０　蛍光体プレート
８１　枠体
８２　封止樹脂

Claims (13)

  1. 　発光素子と、前記発光素子を搭載したサブマウント基板と、サブマウント基板を搭載した金属製の実装基板とを有し、
    　前記サブマウント基板は、前記実装基板との接合面に金属層を備え、
    　前記サブマウント基板の金属層と、前記実装基板は、接合材を介することなく直接接合しており、接合面には、ボイドが含有され、
    　前記接合面における単位面積当たりのボイドの含有量は、前記接合面の主平面内の中央領域の方が、周辺部の領域よりも多いことを特徴とする半導体発光装置。
  2. 　請求項１に記載の半導体発光装置であって、前記ボイドの面密度は、前記中央領域が５％以上１５％以下、周辺部の領域が５％以下であることを特徴とする半導体発光装置。
  3. 　請求項１に記載の半導体発光装置であって、前記発光素子を上面視した場合、前記中央領域は、前記発光素子の底面領域より大きいことを特徴とする半導体発光装置。
  4. 　請求項１に記載の半導体発光装置であって、前記ボイドのサイズは、５μｍ以下であることを特徴とする半導体発光装置。
  5. 　請求項１に記載の半導体発光装置であって、前記サブマウント基板の前記実装基板との接合面に備えられた金属層は、前記金属製の実装基板よりも硬度が低いことを特徴とする半導体発光装置。
  6. 　請求項１に記載の半導体発光装置であって前記金属製の実装基板は、Ａｌ、Ｃｕのいずれかまたはこれら合金から構成され、
    　前記サブマウント基板は、ベースとなるセラミック基板を有し、前記セラミック基板は、ＡｌＮ、ＳｉＮ、Ａｌ２Ｏ３のいずれかから構成され、
    　前記金属層は、前記セラミック基板の前記実装基板との接合面に形成され、前記金属層は、Ａｕ層であることを特徴とする半導体発光装置。
  7. 　一方の面に金属層が形成されたセラミック基板と、前記セラミック基板の前記金属層が形成され側の面に接合された金属基板とを有し、
    　前記セラミック基板の金属層と、前記金属基板は、接合材を介することなく直接接合しており、接合面には、ボイドが含有され、
    　前記接合面における単位面積当たりのボイドの含有量は、前記接合面の主平面内の中央領域の方が、周辺部の領域よりも多いことを特徴とする接合構造体。
  8. 　発光素子が上面に搭載され、下面に金属層を備えたサブマウント基板と、前記サブマウント基板の下面側に、金属製の実装基板とを重ねて配置する工程と、
    　前記サブマウント基板の上面または前記実装基板の下面に超音波ツールを押し付け、サブマウント基板の周辺部の領域を中央領域よりも大きな力で押圧しながら超音波振動させることにより、前記サブマウント基板の前記金属層と、接合面を直接接合させながら、接合面の中央領域に、ボイドを含有させる接合工程とを有する
    ことを特徴とする半導体発光装置の製造方法。
  9. 　請求項８に記載の半導体発光装置の製造方法であって、
    　前記接合工程で接合される前の前記サブマウント基板の前記金属層の表面および前記金属製の実装基板の表面のうち、表面粗さの大きい方の表面は、表面粗さにおけるRz（最大高さ）が0.5μｍ以上５μｍ以下であることを特徴とする半導体発光装置の製造方法。
  10. 　請求項９に記載の半導体発光装置の製造方法であって、
    　前記接合工程で接合される前の前記サブマウント基板の前記金属層の膜厚は、前記表面粗さのRzの値より大きいことを特徴とする半導体発光装置の製造方法。
  11. 　請求項８に記載の半導体発光装置の製造方法であって、
    　前記配置する工程では、固定治具に、前記発光素子が前記サブマウント基板の下に位置するように前記サブマウント基板を搭載し、前記サブマウント基板の上に前記実装基板の上面が前記サブマウント基板に接するように搭載し、
    　前記接合工程は、前記固定治具に支持された前記実装基板の上から前記超音波ツールを押し付けて、超音波振動を加える工程であり、
    　前記固定治具には、前記発光装置が前記固定治具に接触しないようにするための空洞部が設けられていることを特徴とする半導体発光装置の製造方法。
  12. 　請求項８に記載の半導体発光装置の製造方法であって、
    　前記配置する工程では、固定治具に、前記実装基板を搭載し、前記実装基板の上に前記サブマウント基板を搭載し、
    　前記接合工程は、前記サブマウント基板の上面から前記超音波ツールを押し付けて、超音波振動を加える工程であり、
    　前記超音波ツールには、前記発光装置が前記超音波ツールに接触しないようにするための空洞部が設けられていることを特徴とする半導体発光装置の製造方法。
  13. 　請求項１１に記載の半導体発光装置の製造方法であって、前記固定治具の空洞部の開口サイズは、前記発光素子のサイズよりも大きいことを特徴とする半導体発光装置の製造方法。
PCT/JP2023/020551 2022-06-23 2023-06-01 半導体発光装置、接合構造体、および、半導体発光装置の製造方法 WO2023248758A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-101274 2022-06-23
JP2022101274A JP2024002209A (ja) 2022-06-23 2022-06-23 半導体発光装置、接合構造体、および、半導体発光装置の製造方法

Publications (1)

Publication Number Publication Date
WO2023248758A1 true WO2023248758A1 (ja) 2023-12-28

Family

ID=89379890

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/020551 WO2023248758A1 (ja) 2022-06-23 2023-06-01 半導体発光装置、接合構造体、および、半導体発光装置の製造方法

Country Status (2)

Country Link
JP (1) JP2024002209A (ja)
WO (1) WO2023248758A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07231117A (ja) * 1994-02-16 1995-08-29 Mitsubishi Electric Corp 発光素子の集光レンズ
JP2008135789A (ja) * 2002-05-27 2008-06-12 Nichia Chem Ind Ltd 窒化物半導体発光素子、発光素子、素子積層体、並びにそれらを用いた発光装置
JP2014022530A (ja) * 2012-07-18 2014-02-03 Nichia Chem Ind Ltd 半導体発光素子及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07231117A (ja) * 1994-02-16 1995-08-29 Mitsubishi Electric Corp 発光素子の集光レンズ
JP2008135789A (ja) * 2002-05-27 2008-06-12 Nichia Chem Ind Ltd 窒化物半導体発光素子、発光素子、素子積層体、並びにそれらを用いた発光装置
JP2014022530A (ja) * 2012-07-18 2014-02-03 Nichia Chem Ind Ltd 半導体発光素子及びその製造方法

Also Published As

Publication number Publication date
JP2024002209A (ja) 2024-01-11

Similar Documents

Publication Publication Date Title
US7582964B2 (en) Semiconductor package having non-ceramic based window frame
JP6433590B2 (ja) 電力用半導体装置の製造方法および電力用半導体装置
JP2001313314A (ja) バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
US8651359B2 (en) Flip chip bonder head for forming a uniform fillet
JP3832334B2 (ja) 半導体チップ実装基板およびその製造方法
JP2012119597A (ja) 半導体装置及びその製造方法
JP2015220341A (ja) 金属ベース基板、パワーモジュール、および金属ベース基板の製造方法
WO2018092319A1 (ja) 半導体装置
JP3438711B2 (ja) 圧電デバイス及びその製造方法
WO2023248758A1 (ja) 半導体発光装置、接合構造体、および、半導体発光装置の製造方法
JP2011204968A (ja) 半導体装置及び半導体装置の製造方法
WO2013058020A1 (ja) 半導体装置および半導体装置製造方法
US6797530B2 (en) Semiconductor device-manufacturing method for manufacturing semiconductor devices with improved heat radiating efficiency and similar in size to semiconductor elements
WO2024111058A1 (ja) 半導体装置および半導体装置の製造方法
JPH11288975A (ja) ボンディング方法及びボンディング装置
JP5506899B1 (ja) 超音波接合方法及び超音波接合装置
Xu et al. Thermal performance and reliability management for novel power electronic packaging using integrated base plate
JP2002299374A (ja) 半導体装置及びその製造方法
JP3368140B2 (ja) 電子部品の実装方法及びその構造
JP2021012977A (ja) 半導体装置およびその製造方法
JP2020167234A (ja) モジュールおよびその製造方法
JP3494048B2 (ja) バンプ付電子部品の実装構造および実装方法
JP2000277568A (ja) 電子部品の実装方法及び実装構造
JPH11274378A (ja) 半導体装置用封止材料およびそれを用いたフリップチップ接続方法および半導体パッケージ
TW200843005A (en) Method for designing a leadless chip carrier

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23826945

Country of ref document: EP

Kind code of ref document: A1