WO2022244794A1 - 半導体ウエハの加工方法 - Google Patents

半導体ウエハの加工方法 Download PDF

Info

Publication number
WO2022244794A1
WO2022244794A1 PCT/JP2022/020625 JP2022020625W WO2022244794A1 WO 2022244794 A1 WO2022244794 A1 WO 2022244794A1 JP 2022020625 W JP2022020625 W JP 2022020625W WO 2022244794 A1 WO2022244794 A1 WO 2022244794A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor wafer
rim
spacer
base
outer peripheral
Prior art date
Application number
PCT/JP2022/020625
Other languages
English (en)
French (fr)
Inventor
涼輔 山田
雄一 中尾
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to DE112022002246.9T priority Critical patent/DE112022002246T5/de
Priority to CN202280035541.0A priority patent/CN117321734A/zh
Priority to JP2023522688A priority patent/JPWO2022244794A1/ja
Publication of WO2022244794A1 publication Critical patent/WO2022244794A1/ja
Priority to US18/512,025 priority patent/US20240087942A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Definitions

  • the present disclosure relates to a method of processing a semiconductor wafer.
  • the semiconductor wafer to which the adhesive tape is attached is placed on the recess holding portion and the annular spacer of the holding table.
  • the difference between the height position of the recess holding portion and the height position of the annular spacer is equal to the difference in thickness between the outer peripheral portion of the semiconductor wafer and the flat portion inside the outer peripheral portion of the semiconductor wafer.
  • the flat portion of the semiconductor wafer is placed on the holding table so that the adhesive tape is in contact with the recess holding portion, and the outer peripheral portion of the semiconductor wafer is placed on the annular spacer so that the adhesive tape is in contact with the annular spacer.
  • the entire adhesive tape is sucked by the negative pressure suction source, whereby the semiconductor wafer is sucked and held on the holding table. Subsequently, the portion of the flat portion of the semiconductor wafer that is adjacent to the outer peripheral portion is cut.
  • a semiconductor wafer processing method for solving the above-mentioned problems has a body portion having a first surface on which a semiconductor element is formed and a second surface facing the opposite side of the first surface, and a thickness greater than that of the body portion. and a protruding portion that surrounds the main body portion in an annular shape when viewed from the thickness direction of the main body portion and that protrudes in the direction opposite to the first surface in the thickness direction with respect to the second surface of the main body portion.
  • preparing a base including a stage portion and a peripheral portion having a surface at a height position lower than the support surface of the stage portion; installing the base so as to be supported by the support surface; and cutting the peripheral edge of the main body while the main body is supported by the stage to separate the main body and the rim. and the step of placing the semiconductor wafer on the base is such that the main body is supported by the stage while the protruding portion is separated from the surface of the outer peripheral portion of the base. placing the semiconductor wafer on the base.
  • FIG. 1 is a cross-sectional view showing the cross-sectional structure of a semiconductor wafer.
  • FIG. 2 is a plan view of the holding tape with the frame attached.
  • 3 is a cross-sectional view taken along line 3-3 of FIG. 2.
  • FIG. 4 is a plan view of the semiconductor wafer supported by the holding tape.
  • 5 is a cross-sectional view taken along line 5-5 of FIG. 4.
  • FIG. 6 is a perspective view of part of a processing apparatus used in the process of processing a semiconductor wafer.
  • 7 is a plan view of the processing apparatus of FIG. 6.
  • FIG. 8 is a cross-sectional view of the processing apparatus of FIG. 7 taken along line 8-8.
  • FIG. 9 is a perspective view of a state in which a semiconductor wafer supported by a holding tape is installed in the processing apparatus of FIG.
  • FIG. 10 is a partial cross-sectional view of a state in which a semiconductor wafer supported by a holding tape is installed in a processing apparatus.
  • FIG. 11 is a perspective view showing a process of separating the body portion and the rim portion of the semiconductor wafer supported by the holding tape.
  • 12 is a cross-sectional view of part of the processing device, holding tape, frame, and semiconductor wafer in FIG. 11.
  • FIG. FIG. 13 is a schematic cross-sectional view showing a step of separating the rim portion from the holding tape.
  • FIG. 14 is a perspective view showing a process of cutting a semiconductor wafer into predetermined chip sizes.
  • FIG. 14 is a perspective view showing a process of cutting a semiconductor wafer into predetermined chip sizes.
  • FIG. 15 is a cross-sectional view of part of a processing apparatus, a holding tape, a frame, and a semiconductor wafer in a semiconductor wafer processing method of a comparative example.
  • FIG. 16 is a cross-sectional view of part of a processing apparatus, a holding tape, a frame, and a semiconductor wafer in a semiconductor wafer processing method of a comparative example different from that of FIG.
  • FIG. 17 is a partial cross-sectional view of a processing device, a holding tape, a frame, and a semiconductor wafer in a semiconductor wafer processing method according to a modification.
  • FIG. 18 is a plan view of the base of the processing apparatus in the semiconductor wafer processing method of the modification.
  • FIG. 19 is a partial cross-sectional view of a processing apparatus, a holding tape, a frame, and a semiconductor wafer in a semiconductor wafer processing method according to a modification.
  • FIG. 1 shows a cross-sectional structure of a semiconductor wafer 10.
  • the semiconductor wafer 10 has a body portion 11 and a rim portion 12 which is formed so as to surround the body portion 11 and has a greater thickness than the body portion 11 and serves as an outer peripheral portion.
  • the shape of the semiconductor wafer 10 viewed from the thickness direction of the body portion 11 is circular.
  • Semiconductor wafer 10 is made of a material containing silicon (Si), for example.
  • the outer diameter of the semiconductor wafer 10 is, for example, about 200 mm.
  • a recess 13 is formed in the semiconductor wafer 10 .
  • the recess 13 is formed by grinding a flat semiconductor wafer.
  • the body portion 11 and the rim portion 12 are formed.
  • the rim portion 12 constitutes a portion outside the recess 13 . That is, the body portion 11 of the semiconductor wafer 10 is thinner than the rim portion 12 by grinding. In other words, the rim portion 12 is formed to be thicker than the body portion 11 .
  • the body portion 11 is a region in which semiconductor elements such as transistors are formed.
  • the shape of the body portion 11 viewed from the thickness direction of the body portion 11 is circular.
  • the thickness of main body portion 11 of semiconductor wafer 10 is, for example, 300 ⁇ m or less. In one example, the thickness of the body portion 11 of the semiconductor wafer 10 is 70 ⁇ m or more and 220 ⁇ m or less.
  • the body portion 11 has a first surface 11s and a second surface 11r facing opposite sides in the thickness direction.
  • the thickness direction of the body portion 11 is the same as "the direction perpendicular to the first surface 11s".
  • plan view view is the same as "viewed from the thickness direction of the main body portion 11".
  • the first surface 11s is a surface on which a semiconductor element is formed as the surface structure of the device.
  • the first surface 11s is formed as a flat surface. Therefore, it can be said that the first surface 11s is an element formation region.
  • the second surface 11r is a surface on which the recess 13 is formed, and is formed as a flat surface.
  • the second surface 11 r constitutes the bottom surface of the recess 13 .
  • the thickness of the body portion 11 is defined as the distance between the first surface 11s and the second surface 11r.
  • the rim portion 12 has a thickness greater than that of the main body portion 11, surrounds the main body portion 11 annularly when viewed from the thickness direction of the main body portion 11, and has the thickness of the main body portion 11 with respect to the second surface 11r of the main body portion 11. It has a projecting portion 12A projecting in the direction opposite to the first surface 11s.
  • the projecting portion 12A is provided so as to surround the main body portion 11 in plan view. In plan view, the projecting portion 12A is provided so as to be adjacent to the main body portion 11 .
  • the projecting portion 12A is formed in a ring shape.
  • the projecting portion 12A has a first surface 12s and a second surface 12r facing opposite sides in the thickness direction.
  • the first surface 12s faces the same side as the first surface 11s of the body portion 11 .
  • the first surface 12s has a portion flush with the first surface 11s.
  • the second surface 12r faces the same side as the second surface 11r of the body portion 11 .
  • the second surface 12r is provided so as to be separated from the second surface 11r of the main body portion 11 .
  • the second surface 12r is spaced apart from the second surface 11r of the body portion 11 on the side opposite to the first surface 11s in the thickness direction of the body portion 11 .
  • An inclined surface 12ra is provided between the second surface 12r and the second surface 11r.
  • the inclined surface 12ra is a surface connecting the second surface 12r and the second surface 11r.
  • the inclined surface 12ra is a surface forming the projecting portion 12A. It can also be said that the inclined surface 12ra is a surface forming the inner side surface of the recess 13 .
  • the inclined surface 12ra is inclined away from the first surface 12s as it goes from the second surface 11r toward the second surface 12r.
  • the thickness of the protrusion 12A is defined as the distance between the first surface 12s and the second surface 12r.
  • the thickness of the projecting portion 12A is, for example, 500 ⁇ m or more. In one example, the thickness of the projecting portion 12A is 600 ⁇ m or more and 720 ⁇ m or less.
  • the rim portion 12 is formed to increase the strength of the semiconductor wafer 10 and suppress warping of the semiconductor wafer 10 . This facilitates transportation of the semiconductor wafer 10 .
  • the rim portion 12 is cut and removed from the semiconductor wafer 10 before being cut into a predetermined chip size.
  • the method for processing the semiconductor wafer 10 includes a semiconductor wafer preparation process, a tape attachment process, a base preparation process, an installation process, a cutting process, a removal process, and a singulation process. Details of each step will be described below.
  • the semiconductor wafer preparation process is a process of preparing the semiconductor wafer 10 shown in FIG.
  • the semiconductor wafer 10 may be prepared by delivering the semiconductor wafer 10, or the semiconductor wafer 10 may be formed by grinding the semiconductor substrate.
  • the tape attaching process is a process performed after the semiconductor wafer preparation process.
  • the dicing tape 20 to which the frame 30 is attached is prepared.
  • the dicing tape 20 is an example of a "holding tape”.
  • the frame 30 is annular in plan view.
  • frame 30 is formed in a flat plate shape having opening 31 .
  • the shape of the opening 31 in plan view is circular.
  • the outer edge of frame 30 has four flats 32 .
  • the four flat portions 32 are arranged at regular intervals in the direction (circumferential direction) around the center of the frame 30 .
  • the frame 30 has a first surface 30s and a second surface 30r facing opposite sides in the thickness direction.
  • the dicing tape 20 is attached to the frame 30 so as to cover the opening 31 of the frame 30.
  • the shape of the dicing tape 20 in plan view is circular.
  • a peripheral edge portion 20 ⁇ /b>A of the dicing tape 20 is attached to the inner peripheral end portion of the frame 30 .
  • the peripheral edge portion 20 ⁇ /b>A constitutes the outer peripheral end portion of the dicing tape 20 .
  • the dicing tape 20 is fixed to the frame 30 at its peripheral portion 20A.
  • the dicing tape 20 is made of flexible material.
  • the dicing tape 20 has a first surface 20s and a second surface 20r facing opposite sides in the thickness direction.
  • the dicing tape 20 is attached to the frame 30 with the first surface 20s of the dicing tape 20 and the second surface 30r of the frame 30 in contact with each other.
  • the first surface 20s of the dicing tape 20 constitutes a tape application surface.
  • the first surface 30s of the frame 30 faces the same side as the first surface 20s of the dicing tape 20 .
  • the thickness direction of the frame 30 and the thickness direction of the dicing tape 20 match.
  • the thickness of the frame 30 is thicker than the thickness of the dicing tape 20 .
  • the thickness of frame 30 is, for example, about 1.2 mm.
  • the dicing tape 20 is attached to the second surface 11r (see FIG. 1) of the body portion 11 of the semiconductor wafer 10.
  • the inside of the chamber (not shown) is evacuated while the semiconductor wafer 10 is installed therein.
  • the dicing tape 20 to which the frame 30 is attached is attached to the second surface 11 r of the body portion 11 .
  • the chamber is then opened and brought back to atmospheric pressure.
  • FIG. 4 and 5 show a state in which a dicing tape 20 with a frame 30 attached thereto is attached to the second surface 11r of the body portion 11 of the semiconductor wafer 10.
  • FIG. 4 the semiconductor wafer 10 is arranged in the opening 31 of the frame 30 in plan view.
  • frame 30 is formed to surround semiconductor wafer 10 .
  • the inner periphery of frame 30 has a shape and size that can accommodate semiconductor wafer 10 .
  • the semiconductor wafer 10 is arranged on the first surface 20 s of the dicing tape 20 .
  • the dicing tape 20 is deformed so as to enter the concave portion 13 of the semiconductor wafer 10 . It can be said that the semiconductor wafer 10 is supported by the dicing tape 20 to which the frame 30 is attached. That is, the tape attaching step is a step of attaching the dicing tape 20 (holding tape) to the second surface 11 r of the semiconductor wafer 10 to support the semiconductor wafer 10 .
  • the step of supporting semiconductor wafer 10 by dicing tape 20 includes a step of supporting semiconductor wafer 10 by dicing tape 20 fixed to frame 30 .
  • the dicing tape 20 is attached to the second surface 11r of the body portion 11 and the second surface 12r of the rim portion 12 of the semiconductor wafer 10 .
  • the first surface 20 s of the dicing tape 20 is attached to both the second surface 11 r of the body portion 11 and the second surface 12 r of the rim portion 12 .
  • the dicing tape 20 may not be attached to the inclined surface 12ra of the rim portion 12 of the semiconductor wafer 10 .
  • the dicing tape 20 has the body sticking portion 21 stuck to the body portion 11 and the rim sticking portion 22 stuck to the rim portion 12 .
  • the dicing tape 20 has an inclined portion 23 connecting the body sticking portion 21 and the rim sticking portion 22 .
  • the main body attachment portion 21 is attached to the second surface 11 r of the main body portion 11 of the semiconductor wafer 10 .
  • the rim attachment portion 22 is attached to the second surface 12r of the projecting portion 12A of the rim portion 12 of the semiconductor wafer 10. As shown in FIG.
  • the rim sticking portion 22 is spaced apart from the main body sticking portion 21 on the side opposite to the first surface 11 s of the main body portion 11 .
  • the inclined portion 23 is inclined from the second surface 11r of the main body portion 11 toward the second surface 12r of the rim portion 12 as it goes from the main body sticking portion 21 toward the rim sticking portion 22 .
  • the dicing tape 20 has a protruding portion 24 protruding outward from the outer edge of the semiconductor wafer 10 when viewed in its thickness direction.
  • the protruding portion 24 is formed along the entire circumference of the outer edge of the semiconductor wafer 10 .
  • the protruding portion 24 includes a tape outer peripheral portion 25 that is a portion between the outer edge of the semiconductor wafer 10 and the frame 30 in the radial direction of the dicing tape 20 .
  • the tape peripheral portion 25 is exposed from both the semiconductor wafer 10 and the frame 30 in plan view.
  • the protruding portion 24 is composed of the tape outer peripheral portion 25 and the peripheral edge portion 20A of the dicing tape 20 .
  • the peripheral portion 20A of the dicing tape 20 is a portion of the dicing tape 20 that overlaps the frame 30 in plan view.
  • the radial length LP of the tape outer peripheral portion 25 of the dicing tape 20 is longer than the width WR of the rim portion 12 .
  • the radial length LP of the tape outer peripheral portion 25 is the distance between the outer edge of the semiconductor wafer 10 and the inner periphery of the frame 30 in the dicing tape 20 in the radial direction of the dicing tape 20 in plan view.
  • the width WR of the rim portion 12 is the length of the rim portion 12 in the radial direction of the semiconductor wafer 10 in plan view.
  • the thickness of the frame 30 is thicker than the thickness of the rim portion 12 of the semiconductor wafer 10 .
  • the inner diameter of frame 30 is, for example, about 250 mm. Therefore, the radial length LP of the tape outer peripheral portion 25 of the dicing tape 20 is, for example, about 25 mm.
  • the semiconductor wafer 10 to which the dicing tape 20 fixed to the frame 30 is attached in other words, the semiconductor wafer 10 manufactured by the tape attachment process is referred to as "wafer unit 10U".
  • a base preparation process is a process of preparing the processing apparatus 40 which performs an installation process and a cutting process.
  • 6 and 7 show an example of the processing device 40 that performs the installation process and the cutting process.
  • FIG. 8 is a cross-sectional view showing the cross-sectional structure of the processing apparatus 40 of FIG. 7 taken along line 8-8.
  • the processing apparatus 40 has a base 41 on which the wafer unit 10U (see FIG. 4) is installed.
  • the base 41 has a stage portion 42 that supports the wafer unit 10U and an outer peripheral portion 43 that is provided on the outer peripheral side of the stage portion 42 .
  • the outer peripheral portion 43 of the base 41 is configured such that a spacer 44 having a predetermined thickness can be installed. More specifically, a spacer 44 is attached at a predetermined position on the outer peripheral portion 43 .
  • the shape of the base 41 in plan view is a rectangular shape with four curved corners.
  • a stage portion 42 and a spacer 44 are provided on the base 41 .
  • the base 41 has a surface 41s.
  • the surface 41 s of the base 41 includes the surface of the outer peripheral portion 43 . In this embodiment, the surface 41s of the base 41 faces upward in the vertical direction.
  • the stage part 42 is provided in the central part of the base 41 and the spacer 44 is provided in the outer part of the base 41 .
  • the spacer 44 is arranged outside the stage portion 42 with a gap therebetween.
  • the stage part 42 has a support surface 42s.
  • the support surface 42s faces the same side as the surface 41s of the base 41 .
  • 42 s of support surfaces of the stage part 42 are surfaces on which the semiconductor wafer 10 is mounted. It can also be said that the support surface 42 s of the stage portion 42 is a surface that supports the semiconductor wafer 10 .
  • the semiconductor wafer 10 is supported by the stage portion 42 by placing the semiconductor wafer 10 on the support surface 42s.
  • the shape of the stage portion 42 seen from a direction perpendicular to the surface 41s of the base 41 (that is, in plan view) is circular.
  • the stage portion 42 has a suction portion 42A and a surrounding portion 42B.
  • the adsorption portion 42A is made of, for example, a porous material.
  • the suction portion 42A provided on the base 41 sucks the semiconductor wafer 10 onto the suction portion 42A.
  • the shape of the adsorption portion 42A in plan view is circular.
  • the adsorption portion 42A forms most of the stage portion 42. As shown in FIG.
  • the surrounding part 42B is formed so as to surround the adsorption part 42A.
  • the shape of the peripheral portion 42B in plan view is an annular shape.
  • Surrounding portion 42B is made of, for example, a metal material.
  • the upper surface of the peripheral portion 42B is flush with the upper surface of the adsorption portion 42A (see FIG. 8).
  • the upper surface of the peripheral portion 42B and the upper surface of the suction portion 42A constitute a support surface 42s of the stage portion 42. As shown in FIG.
  • the spacers 44 are intermittently formed in plan view. More specifically, a plurality of spacers 44 (four in this embodiment) are provided. The plurality of spacers 44 are spaced apart from each other in a direction (circumferential direction) around the center of the surface 41s of the base 41 in plan view. A spacer 44 is provided at each of the four corners of the base 41 . In this embodiment, each spacer 44 is provided separately from the base 41 and attached to the surface 41 s of the base 41 . Each spacer 44 may be formed integrally with the base 41 .
  • both the stage portion 42 and the spacer 44 stand up from the base 41 as shown in FIG. It can also be said that both the stage portion 42 and the spacer 44 protrude upward from the surface 41 s of the base 41 .
  • the surface 41s of the base 41 is at a height position lower than the support surface 42s of the stage portion 42 . Therefore, it can be said that the outer peripheral portion 43 has a surface at a height position lower than the support surface 42 s of the stage portion 42 .
  • the base 41 is configured such that the height H2 of the upper surface 44s of the spacer 44 is lower than the height H1 of the support surface 42s of the stage portion 42 .
  • the height H2 of the upper surface 44s of the spacer 44 is the difference between the height position of the surface 41s of the base 41 and the height position of the upper surface 44s of the spacer 44 in the vertical direction.
  • the height H1 of the support surface 42s of the stage portion 42 is the difference between the height position of the surface 41s of the base 41 and the height position of the support surface 42s of the stage portion 42 in the vertical direction.
  • the height H1 of the support surface 42s of the stage portion 42 is 5.5 mm
  • the height H2 of the upper surface 44s of the spacer 44 is 4.8 mm.
  • FIG. 9 shows a state in which the wafer unit 10U is mounted on the processing device 40.
  • FIG. 10 is a cross-sectional view of the wafer unit 10U mounted on the processing apparatus 40, and is an enlarged view of the rim portion 12 and its periphery.
  • the installation process is a process performed after the tape attaching process, and is a process of installing the wafer unit 10U in the processing apparatus 40.
  • FIG. Specifically, the installation step is a step of installing the wafer unit 10U on the base 41 so that the body portion 11 of the semiconductor wafer 10 is supported by the support surface 42s of the stage portion 42 .
  • the setting step includes a step of setting the semiconductor wafer 10 on the base 41 such that the main body portion 11 of the semiconductor wafer 10 is supported by the stage portion 42 and the frame 30 is supported by the outer peripheral portion 43 .
  • the mounting step includes a step of mounting the semiconductor wafer 10 on the base 41 so that the body portion 11 of the semiconductor wafer 10 is supported by the stage portion 42 and the frame 30 is supported by the spacers 44 .
  • the wafer unit 10U is installed on the stage section 42 so that the second surface 20r of the body attachment section 21 of the dicing tape 20 is in contact with the support surface 42s of the stage section 42. More specifically, most of the main body sticking portion 21 of the dicing tape 20 is in contact with the suction portion 42A, and the outer peripheral end portion 21A of the main body sticking portion 21 is in contact with the peripheral portion 42B. That is, the suction portion 42A supports the main body portion 11 of the semiconductor wafer 10, and the peripheral portion 42B supports the peripheral edge portion 11A of the main body portion 11. As shown in FIG.
  • the peripheral edge portion 11A of the main body portion 11 is a portion of the main body portion 11 located outside the suction portion 42A of the stage portion 42 . Therefore, the peripheral edge portion 11A of the main body portion 11 can also be said to be the outer peripheral portion of the main body portion 11 .
  • the stage portion 42 supports the body portion 11 .
  • the outer peripheral edge of the peripheral portion 11A of the main body portion 11 is positioned further outward than the peripheral portion 42B.
  • the rim portion 12 of the semiconductor wafer 10 is arranged outside the stage portion 42 . Since both the inclined portion 23 and the rim attaching portion 22 of the dicing tape 20 are located outside the stage portion 42 , they are not in contact with the support surface 42 s of the stage portion 42 .
  • the rim sticking portion 22 is positioned closer to the surface 41 s of the base 41 than the body sticking portion 21 . In other words, the rim sticking portion 22 is positioned closer to the surface 41 s of the base 41 than the support surface 42 s of the stage portion 42 .
  • the protruding portion 24 of the dicing tape 20 is also positioned outside the stage portion 42 , the protruding portion 24 is not in contact with the support surface 42 s of the stage portion 42 .
  • the protruding portion 24 is positioned closer to the surface 41 s of the base 41 than the body sticking portion 21 . In other words, the protruding portion 24 is positioned closer to the surface 41 s of the base 41 than the support surface 42 s of the stage portion 42 .
  • each spacer 44 is arranged outside the semiconductor wafer 10 .
  • the spacers 44 are arranged in the outer peripheral portion 43 at intervals outside the rim portion 12 of the semiconductor wafer 10 .
  • the stage portion 42 and each spacer 44 are spaced apart via the lower portion of the rim portion 12 .
  • the lower portion of the rim portion 12 is arranged between the stage portion 42 and each spacer 44 .
  • a gap is formed between the rim sticking portion 22 of the dicing tape 20 and the base 41 .
  • the second surface 20 r of the rim sticking portion 22 is located above the surface 41 s of the base 41 .
  • the wafer unit 10U is placed on the stage portion 42 so that the semiconductor wafer 10 is supported by the stage portion 42 with both the rim portion 12 of the semiconductor wafer 10 and the rim attaching portion 22 of the dicing tape 20 floating.
  • the semiconductor wafer 10 is placed on the base such that the body portion 11 is supported by the stage portion 42 with the projecting portion 12A of the rim portion 12 separated from the surface of the outer peripheral portion 43 of the base 41 (surface 41s of the base 41).
  • the height H1 of the support surface 42s of the stage portion 42 is greater than the projection length HP of the projecting portion 12A of the rim portion 12.
  • the difference between the height position of the support surface 42s of the stage portion 42 and the height position of the surface 41s of the base 41 (the surface of the outer peripheral portion 43) is greater than the projection length HP of the projection portion 12A of the rim portion 12. big.
  • the second surface 12r of the rim portion 12 is located above the surface 41s of the base 41 (the surface of the outer peripheral portion 43).
  • the second surface 20r of the rim attaching portion 22 is located above the surface 41s of the base 41 (the surface of the outer peripheral portion 43).
  • the projection length HP of the projecting portion 12A is the distance between the second surface 11r of the main body portion 11 and the second surface 12r of the projecting portion 12A in the thickness direction of the main body portion 11 .
  • the difference (H1-H2) between the height H1 of the support surface 42s of the stage portion 42 and the height H2 of the upper surface 44s of the spacer 44 is greater than the projection length HP of the projection portion 12A of the rim portion 12. small.
  • the difference between the height position of the support surface 42 s of the stage portion 42 and the height position of the upper surface 44 s of the spacer 44 is smaller than the projection length HP of the projection portion 12 A of the rim portion 12 .
  • the difference (H1-H2) between the height H1 of the support surface 42s of the stage portion 42 and the height H2 of the upper surface 44s of the spacer 44 can be changed arbitrarily.
  • the difference (H1-H2) between the height H1 of the support surface 42s of the stage portion 42 and the height H2 of the upper surface 44s of the spacer 44 is equal to or greater than the projection length HP of the projection portion 12A of the rim portion 12. good too.
  • the semiconductor wafer 10 is installed on the base 41 so that the frame 30 is supported by the spacers 44 .
  • spacers 44 are arranged only at positions corresponding to frames 30 . That is, the spacer 44 of this embodiment does not have a portion extending inwardly of the frame 30 or a portion arranged inwardly of the frame 30 .
  • the frame 30 is installed on the spacer 44 so that the second surface 30r of the frame 30 is in contact with the upper surface 44s of the spacer 44.
  • the peripheral portion 20A of the dicing tape 20 is placed on the spacer 44. As shown in FIG.
  • the tape outer peripheral portion 25 floats without being supported by the spacer 44 and the stage portion 42 . That is, a gap is formed between the tape outer peripheral portion 25 and the surface 41s of the base 41 (the surface of the outer peripheral portion 43). It can be said that the tape outer peripheral portion 25 is located above the surface 41 s of the base 41 .
  • the semiconductor wafer 10 is placed on the stage portion 42, and with the frame 30 placed on the spacer 44, the upper surface of the spacer 44 is arranged such that the protruding portion 24 of the dicing tape 20 extends along the horizontal direction orthogonal to the vertical direction.
  • Both the height H2 of 44s and the height H1 of the support surface 42s of the stage portion 42 are set. That is, the distance between the surface 41 s of the base 41 and the second surface 20 r of the rim attachment portion 22 in the vertical direction is equal to the height H2 of the upper surface 44 s of the spacer 44 .
  • the height H2 of the upper surface 44s of the spacer 44 and the height H1 of the support surface 42s of the stage section 42 are determined by the dicing tape when the wafer unit 10U is installed on the stage section 42 and the frame 30 is installed on the spacer 44, respectively.
  • the protruding portion 24 of 20 may be set to extend in a direction inclined with respect to the horizontal direction. That is, the distance between the surface 41s of the base 41 and the second surface 20r of the rim attachment portion 22 in the vertical direction is the height H2 of the upper surface 44s of the spacer 44 so that it differs from the height H2 of the upper surface 44s of the spacer 44. and the height H1 of the support surface 42s of the stage portion 42 may be set.
  • the radial length LP (see FIG. 5) of the outer peripheral portion 25 of the dicing tape 20 is longer than the amount of deviation between the second surface 20r of the rim attachment portion 22 and the upper surface 44s of the spacer 44 in the vertical direction. is preferred.
  • the radial length LP of the tape outer peripheral portion 25 is about 25 mm, and the deviation amount is 100 ⁇ m or more and 300 ⁇ m or less.
  • the radial length LP of the tape outer peripheral portion 25 is ten times or more the deviation amount.
  • the radial length LP of the tape outer peripheral portion 25 can be arbitrarily changed, and may be, for example, 20 mm or more and 80 mm or less.
  • FIG. 11 shows how the processing device 40 cuts the semiconductor wafer 10 .
  • FIG. 12 is a cross-sectional view showing a state in which the semiconductor wafer 10 is cut by the processing apparatus 40, and is an enlarged view of the rim portion 12 and its periphery.
  • the cutting process is a process performed after the installation process, and is a process of cutting the rim part 12 from the body part 11 of the semiconductor wafer 10 by the processing device 40 .
  • the body portion 11 and the rim portion 12 are separated by cutting the peripheral portion 11A of the body portion 11 while the semiconductor wafer 10 is supported by the stage portion 42 (see FIG. 12).
  • the semiconductor wafer 10 is cut using a dicing blade 45 in the cutting step. More specifically, with the wafer unit 10U installed on the base 41, the dicing blade 45 is used to cut the semiconductor wafer 10 from the first surface 11s side of the body portion 11. As shown in FIG.
  • the main body sticking portion 21 is sucked toward the suction portion 42A by a suction device (not shown) of the processing device 40 .
  • the second surface 20r of the main body sticking portion 21 is brought into close contact with the support surface 42s of the adsorption portion 42A.
  • the rim portion 12 and the rim sticking portion 22 are in a floating state as described above. That is, the rim portion 12 and the rim sticking portion 22 are in contact with neither the stage portion 42 nor the spacer 44 .
  • a gap is formed between the rim attachment portion 22 and the surface 41s of the base 41 (the surface of the outer peripheral portion 43) in the direction perpendicular to the surface 41s of the base 41 (the surface of the outer peripheral portion 43). It is A direction perpendicular to the surface 41 s of the base 41 (the surface of the outer peripheral portion 43 ) is the same direction as the thickness direction of the main body portion 11 . In this embodiment, the direction perpendicular to the surface 41s of the base 41 (the surface of the outer peripheral portion 43) is the vertical direction.
  • a gap is formed between the surface 41s of the base 41 and the surface 41s of the base 41 over the entire circumferential direction of the dicing tape 20 in the portion of the rim sticking portion 22 that faces the surface 41s of the base 41 in the vertical direction. Also, in the cutting process, the tape outer peripheral portion 25 floats without being supported by the stage portion 42 or the spacer 44 .
  • the dicing blade 45 cuts the peripheral edge portion 11A of the body portion 11 from the side of the first surface 11s of the body portion 11 .
  • the peripheral edge portion 11A to be cut is a portion supported by the peripheral portion 42B of the stage portion 42 in the peripheral edge portion 11A.
  • the rim portion 12 is cut off from the body portion 11 .
  • the dicing blade 45 cuts the peripheral edge portion 11A of the main body portion 11 into a circular shape by rotating the base 41 about the center of the stage portion 42 as the center of rotation. That is, the semiconductor wafer 10 is circle cut. As a result, the body portion 11 and the rim portion 12 are separated.
  • FIG. 13 shows an example of the removing process, showing how the rim part 12 separated from the body part 11 by the cutting process is peeled off from the dicing tape 20 .
  • the removal process is a process performed after the cutting process, and is a process of separating the rim portion 12 from the dicing tape 20 . More specifically, first, the wafer unit 10U is transferred from the processing device 40 to the removal device 50 . Subsequently, the wafer unit 10U is placed on the mask table 51 of the removing device 50 so that the second surface 20r of the body attaching portion 21 of the dicing tape 20 is in contact with the wafer unit 10U. In this case, the rim portion 12 and the rim sticking portion 22 are arranged outside the mask base 51 .
  • the ultraviolet irradiation unit 52 provided in the removing device 50 irradiates the mask base 51 and the rim sticking unit 22 with ultraviolet rays from below in the vertical direction. Since the ultraviolet rays are blocked by the mask base 51 , the ultraviolet rays are not emitted to the body portion 11 but are emitted to the rim attachment portion 22 . Thereby, the rim portion 12 can be peeled off from the rim sticking portion 22 . Then, the rim portion 12 cut from the body portion 11 is separated from the rim sticking portion 22 by a clamp (not shown) provided in the removing device 50 . As a result, the semiconductor wafer 10 becomes only the body portion 11 .
  • the orientation of the semiconductor wafer 10 in the thickness direction of the body portion 11 is maintained when the cutting process is shifted to the removal process.
  • the concave portion 13 of the semiconductor wafer 10 is maintained facing downward in the vertical direction.
  • FIG. 14 shows an example of the singulation process, and is a perspective view of the wafer unit 10U installed in the dicing device 60. As shown in FIG.
  • the dicing device 60 includes a base 61 and a dicing blade 63 that cuts the semiconductor wafer 10 in the same way as the processing device 40 .
  • the base 61 includes a stage portion (not shown) that supports the semiconductor wafer 10 and spacers 62 that support the frame 30 .
  • the positional relationship between base 61 and wafer unit 10U is the same as the positional relationship between base 41 of processing apparatus 40 and wafer unit 10U. Therefore, a process such as reversing the orientation of the semiconductor wafer 10 is not required.
  • the singulation process is a process performed after the removal process, and is a process of cutting the semiconductor wafer 10 into predetermined chip sizes.
  • the body portion 11 of the semiconductor wafer 10 is cut by the dicing blade 63 . More specifically, first, wafer unit 10U is transferred from removing device 50 (see FIG. 13) to dicing device 60 . Subsequently, the second surface 20r (see FIG. 10) of the body attachment portion 21 of the dicing tape 20 is in contact with the stage portion of the dicing device 60, and the second surface 30r (see FIG. 10) of the frame 30 is in contact with the spacer 62. A wafer unit 10U is installed. Subsequently, the semiconductor wafer 10 is cut from the first surface 11 s of the body portion 11 of the semiconductor wafer 10 by the dicing blade 63 .
  • the orientation of the semiconductor wafer 10 in the thickness direction of the body portion 11 is maintained when shifting from the removal process to the singulation process.
  • the second surface 11r of the semiconductor wafer 10 is maintained facing downward in the vertical direction. Therefore, in both the cutting process and the singulation process, the semiconductor wafer 10 is cut from the first surface 11 s side of the body portion 11 .
  • 15 and 16 are explanatory diagrams showing the cutting process of the semiconductor wafer 10 of the comparative example.
  • the spacer 44X extends to a position overlapping the rim portion 12 when viewed from the thickness direction of the main body portion 11 .
  • the dicing tape 20 is sucked to the spacer 44X by the suction holes 44Y provided in the spacer 44X. Therefore, in each of the steps of cutting the semiconductor wafer 10 of the comparative example shown in FIGS. 15 and 16, the rim attachment portion 22 of the dicing tape 20 is in contact with the spacer 44X.
  • FIG. 15 shows a case where the protruding length HP of the protruding portion 12A in the rim portion 12 of the semiconductor wafer 10 is smaller than the step SX formed between the upper surface 44Xs of the spacer 44X and the support surface 42s of the stage portion 42. .
  • the step SX is the difference between the height position of the upper surface 44Xs of the spacer 44X and the height position of the support surface 42s of the stage section 42 in the vertical direction.
  • the protruding portion 24 of the dicing tape 20 is sucked onto the spacer 44X by the suction holes 44Y, so that the protruding portion 24 is in close contact with the upper surface 44Xs of the spacer 44X.
  • the rim sticking portion 22 is pulled toward the spacer 44X, the rim portion 12 of the semiconductor wafer 10 deforms toward the spacer 44X.
  • the peripheral portion 42B of the stage portion 42 does not adhere to the peripheral edge portion 11A of the main body portion 11, the outer peripheral end portion 21A of the main body attaching portion 21 is lifted from the support surface 42s of the peripheral portion 42B.
  • the peripheral portion 11A of the main body portion 11 is deformed so as to protrude upward. If the dicing blade 45 is used to cut the peripheral edge portion 11A of the main body portion 11 in this state, there is a risk that the portion of the main body portion 11 inside the peripheral edge portion 11A will be damaged.
  • the breakage of the body portion 11 means that the body portion 11 is cracked, chipped, or chipped.
  • FIG. 16 shows a case where the projection length HP of the projecting portion 12A in the rim portion 12 of the semiconductor wafer 10 is larger than the step SX formed by the spacer 44X and the stage portion 42.
  • FIG. 15 the protruding portion 24 of the dicing tape 20 is attracted to the spacer 44X by the suction holes 44Y of the spacer 44X, so that the protruding portion 24 is in close contact with the upper surface 44Xs of the spacer 44X.
  • the rim attachment portion 22 and the rim portion 12 are pulled toward the spacer 44X, and unnecessary stress is applied to the semiconductor wafer 10.
  • the reaction force from the spacer 44X when the rim sticking portion 22 and the rim portion 12 are in contact with the spacer 44X causes the peripheral portion 11A of the main body portion 11 and The outer peripheral end portion 21A of the main body attaching portion 21 is lifted from the peripheral portion 42B of the stage portion 42. - ⁇ If the dicing blade 45 is used to cut the peripheral edge portion 11A of the main body portion 11 in this state, there is a risk that the portion of the main body portion 11 inside the peripheral edge portion 11A will be damaged.
  • the projection length HP of the projection portion 12A and the step SX It is necessary to set the height of the spacer 44X so that the are equal to each other.
  • the height of the spacer 44X is the difference between the height position of the upper surface 44Xs of the spacer 44X and the height position of the surface 41s of the base 41 .
  • a plurality of types of spacers 44X are required according to the types of semiconductor wafers 10 having different protruding lengths HP of the protruding portions 12A.
  • the operator may set the type of spacer 44X that does not match the type of semiconductor wafer 10 .
  • both the rim portion 12 and the rim sticking portion 22 are in a floating state, that is, both the rim portion 12 and the rim sticking portion 22 are in contact with neither the stage portion 42 nor the spacer 44 .
  • processing device 40 does not have suction hole 44Y unlike processing device 40X of the comparative example shown in FIGS. Therefore, no force is applied to the protruding portion 24 to bring the protruding portion 24 into close contact with the spacer 44 . As a result, generation of unnecessary stress in the semiconductor wafer 10 unlike the cutting process of the semiconductor wafer 10 of the comparative example is suppressed.
  • both the peripheral edge portion 11A of the main body portion 11 and the outer peripheral end portion 21A of the main body attaching portion 21 can be prevented from floating from the peripheral portion 42B of the stage portion 42 . Therefore, it is not necessary to prepare different types of spacers 44 for different types of semiconductor wafers 10 .
  • the method for processing the semiconductor wafer 10 includes an installation step and a cutting step.
  • the semiconductor wafer 10 to which the dicing tape 20 is attached is placed in a state where both the rim attachment portion 22 of the dicing tape 20 and the rim portion 12 of the semiconductor wafer 10 are floating, and the body portion 11 of the semiconductor wafer 10 is placed in the processing apparatus.
  • 40 is a step of installing on the stage portion 42 so as to be supported by the stage portion 42 .
  • the cutting step is a step performed after the installation step, and is a step of separating the rim portion 12 from the main body portion 11 in a state in which the body attaching portion 21 of the dicing tape 20 is adsorbed by the adsorption portion 42A of the stage portion 42. be.
  • the surface 41s of the base 41 is extended to the rim portion. 12 can be reliably spaced apart.
  • the stage section 42 and the spacer 44 of the processing device 40 are erected from the base 41 .
  • the height H2 of the upper surface 44s of the spacer 44 is lower than the height H1 of the support surface 42s of the stage portion 42 .
  • the spacer 44 is configured so that the frame 30 attached to the dicing tape 20 is placed thereon.
  • the second surface 30r of the frame 30 faces the second surface of the rim portion 12 in the vertical direction. Positioning above the surface 12r can be suppressed. Therefore, it is possible to prevent unnecessary stress from being applied to the semiconductor wafer 10 in the cutting process.
  • a gap is formed between the rim sticking portion 22 and the surface 41s of the base 41 in the vertical direction. According to this configuration, since the rim sticking portion 22 is in a floating state with respect to the base 41 in the cutting process, it is possible to suppress unnecessary stress from being applied to the semiconductor wafer 10 due to the rim sticking portion 22 .
  • the tape outer peripheral portion 25 of the dicing tape 20 floats without being supported by the stage portion 42 or the spacer 44 . According to this configuration, it is possible to suppress the generation of unnecessary stress in the semiconductor wafer 10 due to the tape outer peripheral portion 25 .
  • the radial length LP of the tape outer peripheral portion 25 of the dicing tape 20 is longer than the width WR of the rim portion 12 .
  • the difference (H1-H2) between the height H1 of the support surface 42s of the stage portion 42 and the height H2 of the upper surface 44s of the spacer 44 varies from a preset value.
  • the stress generated in the semiconductor wafer 10 can be reduced. Therefore, when the semiconductor wafer 10 is cut, it is possible to suppress the occurrence of cracks, chipping, or chips in the main body portion 11 of the semiconductor wafer 10 .
  • the method for processing the semiconductor wafer 10 further includes a singulation step.
  • the singulation process is a process performed after the removal process of removing the rim portion 12 cut from the semiconductor wafer 10 by the cutting process, and is a process of cutting the semiconductor wafer 10 into a predetermined chip size. In both the cutting process and the singulation process, the semiconductor wafer 10 is cut from the first surface 11 s of the body portion 11 .
  • the orientation of the semiconductor wafer 10 in the thickness direction of the body portion 11 is not changed in the cutting step and the singulation step, the orientation of the semiconductor wafer 10 in the thickness direction of the body portion 11 is changed. Addition of facilities and processes can be suppressed. Therefore, an increase in equipment costs can be suppressed, and an increase in the number of steps in the method of processing the semiconductor wafer 10 can be suppressed.
  • a semiconductor wafer processing method according to the present disclosure may take a form different from the form illustrated in the above embodiment.
  • One example is a form in which part of the configuration of the above embodiment is replaced, changed, or omitted, or a form in which a new configuration is added to the above embodiment.
  • each of the following modifications can be combined with each other as long as they are not technically inconsistent.
  • the same reference numerals as those in the above-described embodiment are attached to the portions common to the above-described embodiment, and the description thereof will be omitted.
  • each spacer 44 can be changed arbitrarily.
  • each spacer 44 may be provided adjacent to the stage section 42 .
  • each spacer 44 extends from a position corresponding to the rim portion 12 of the semiconductor wafer 10 to a position corresponding to the frame 30 in plan view. Therefore, each spacer 44 is also interposed vertically between the rim portion 12 of the semiconductor wafer 10 and the surface 41s of the base 41 (the surface of the outer peripheral portion 43).
  • a gap is formed between the rim-attached portion 22 of the dicing tape 20 and each spacer 44 in the vertical direction. According to this configuration, the same effects as those of the above-described embodiment can be obtained.
  • the spacer 44 may be formed in an annular shape in plan view. In this case, it can be said that the spacer 44 is formed over the entire outer peripheral portion 43 of the base 41 .
  • the radial length LP of the tape outer peripheral portion 25 of the dicing tape 20 can be arbitrarily changed.
  • the radial length LP of the tape outer peripheral portion 25 may be less than or equal to the width WR of the rim portion 12 .
  • the spacer 44 is only in contact with the outer peripheral portion 25 of the tape, and suction is not performed by the suction holes 44Y unlike the spacer 44X of the comparative example.
  • the shape of the frame 30 can be changed arbitrarily.
  • flats 32 may be omitted from frame 30 .
  • the shape of the frame 30 viewed from the thickness direction of the body portion 11 is annular.
  • the arrangement positions of the four spacers 44 are not limited to the four corners of the base 41, and can be arbitrarily changed. - In the above-mentioned embodiment, the number of spacers 44 can be changed arbitrarily.
  • the shape of the spacer 44 in plan view can be arbitrarily changed.
  • the spacer 44 may be annular in plan view.
  • the spacer 44 is arranged with a gap outward from the stage portion 42 .
  • Spacer 44 is formed to surround stage portion 42 .
  • the shape of the spacer 44 in plan view is an annular shape along the outer peripheral edge of the base 41 .
  • the height position of the spacer 44 can be changed arbitrarily.
  • the height position of the spacer 44 may be the same as the height position of the stage section 42 .
  • the height position of the spacer 44 is set to the height position of the stage portion 42 in the vertical direction, as shown in FIG. It may be positioned farther from the surface 41s of the base 41 than.
  • the height position of the spacer 44 may be higher than the height position of the stage section 42 .
  • the height H2 of the upper surface 44s of the spacer 44 may be higher than the height H1 of the support surface 42s of the stage section 42 .
  • the height position of the upper surface 44 s of the spacer 44 is the same as the height position of the first surface 11 s of the body portion 11 of the semiconductor wafer 10 .
  • the tape outer peripheral portion 25 of the dicing tape 20 is inclined away from the surface 41 s of the base 41 toward the spacer 44 .
  • a peripheral portion 20A of the dicing tape 20 is sandwiched between the upper surface 44s of the spacer 44 and the frame 30, as in the above embodiment.
  • the spacer 44 may be omitted from the processing device 40 .
  • the frame 30 may be in contact with the surface 41s of the base 41 (the surface of the outer peripheral portion 43). That is, the installation process includes a process of installing the semiconductor wafer 10 on the base 41 so that the main body portion 11 of the semiconductor wafer 10 is supported by the stage portion 42 and the frame 30 is supported by the outer peripheral portion 43 .
  • the cutting step the semiconductor wafer 10 is placed on the base 41 so that the body portion 11 of the semiconductor wafer 10 is supported by the stage portion 42 and the frame 30 is supported by the outer peripheral portion 43 .
  • the body portion 11 and the rim portion 12 are separated by cutting the peripheral edge portion 11A of 11 .
  • the dicing blade 45 is used to cut the peripheral portion 11A of the main body portion 11 of the semiconductor wafer 10, but the method of cutting the peripheral portion 11A is not limited to this.
  • a laser may be used to cut the peripheral portion 11A.
  • a laser may be used to cut the main body 11.
  • the singulation step may be omitted from the method of processing the semiconductor wafer 10 .
  • the removal step may be omitted from the method for processing the semiconductor wafer 10 .
  • the term “above” as used in this disclosure includes the meanings “above” and “above” unless the context clearly indicates otherwise.
  • the expression “A is formed on B” means that although in this embodiment A may be placed directly on B with A touching B, as a variant, A does not touch B. It is intended that it can be positioned above. That is, the term “on” does not exclude structures in which other members are formed between A and B.
  • the semiconductor wafer (10) supported by the holding tape (20) is placed on the base (41) such that the body (11) is supported by the support surface (42s) of the stage (42).
  • a method of processing a semiconductor wafer comprising: placing the semiconductor wafer (10) on the base (41) so that the portion (11) is supported by the stage portion (42).
  • the step of placing the semiconductor wafer (10) on the base (41) includes: the main body (11) is supported by the stage (42), and the frame (30) is mounted on the outer peripheral portion (43). 3.
  • the outer peripheral portion (43) of the base (41) is configured to allow installation of a spacer (44) having a predetermined thickness
  • the height position of the upper surface (44s) of the spacer (44) is the height of the support surface (42s) of the stage portion (42). It is configured to be lower than the vertical position
  • the step of placing the semiconductor wafer (10) on the base (41) includes: the main body (11) is supported by the stage (42) and the frame (30) is supported by the spacer (44). 3.
  • the method of processing a semiconductor wafer according to appendix 3 further comprising the step of placing the semiconductor wafer (10) on the base (41) such that
  • Appendix 6 The method of processing a semiconductor wafer according to appendix 5, wherein the spacer (44) is arranged only at a position corresponding to the frame (30).
  • Appendix 7 The method for processing a semiconductor wafer according to appendix 6, wherein the spacer (44) is formed in a ring shape when viewed from the thickness direction.
  • Appendix 8 The method of processing a semiconductor wafer according to appendix 6, wherein the spacers (44) are intermittently formed when viewed from the thickness direction.
  • the spacer (44) is also interposed between the rim portion (12) and the outer peripheral portion (43), In the step of separating the body portion (11) and the rim portion (12), the holding tape (20) is separated from the holding tape (20) in a direction perpendicular to the surface (41s) of the outer peripheral portion (43) of the base (41). 4. The method of processing a semiconductor wafer according to appendix 4, wherein a gap is formed between the rim attachment portion (22) attached to the rim portion (12) and the spacer (44).
  • the spacer (44) extends from a position corresponding to the rim (12) to a position corresponding to the frame (30), and is annularly formed when viewed in the thickness direction.
  • the holding tape (20) is formed in a circular shape,
  • the radial length (LP) of the portion (25) of the retaining tape (20) between the rim portion (12) and the frame (30) is greater than the width (WR) of the rim portion (12). 12.
  • the holding tape (20) is a dicing tape
  • the spacer (44) extends from a position corresponding to the rim (12) to a position corresponding to the frame (30), and is formed intermittently when viewed in the thickness direction. of semiconductor wafer processing method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

半導体ウエハの加工方法は、本体部と、本体部よりも大きい厚さを有する突出部を有するリム部と、を有する半導体ウエハを準備する工程と、半導体ウエハの第２面にダイシングテープを貼り付けて半導体ウエハを支持する工程と、ベースのステージ部にダイシングテープによって支持された半導体ウエハを設置する工程と、本体部がステージ部に支持された状態で本体部の周縁部を切断することによって本体部とリム部とを分離する工程と、を備えている。半導体ウエハをベースに設置する工程は、突出部がベース４１の表面と離間した状態で本体部がステージ部に支持されるように半導体ウエハをベースに設置する工程を含む。

Description

半導体ウエハの加工方法
　本開示は、半導体ウエハの加工方法に関する。
　トランジスタ等の半導体素子の製造に用いられる半導体ウエハを薄くするように研削すると半導体ウエハが反ってしまうため、半導体ウエハの外周部を研削せずに残すことによって半導体ウエハの反りを抑制した構成が知られている。このような半導体ウエハから半導体素子を個片化する場合、半導体素子を個片化する前に、半導体ウエハの外周部を切断して平坦な半導体ウエハを形成する（たとえば特許文献１参照）。
特開２０１３－９８２４８号公報
　特許文献１における半導体ウエハの外周部を切断する工程では、まず、粘着テープが貼り付けられた半導体ウエハが保持テーブルの凹部保持部および環状スペーサに設置される。ここで、凹部保持部の高さ位置と環状スペーサの高さ位置との差は、半導体ウエハの外周部と半導体ウエハの外周部よりも内方の平坦部との厚さの差と等しい。この場合、凹部保持部に粘着テープが接するように半導体ウエハの平坦部が保持テーブルに設置され、環状スペーサに粘着テープが接するように半導体ウエハの外周部が環状スペーサに設置される。続いて、負圧吸引源によって粘着テープが全体的に吸引されることによって、半導体ウエハが保持テーブルに吸引保持される。続いて、半導体ウエハの平坦部のうち外周部と隣り合う部分を切断する。
　ところで、凹部保持部の高さ位置と環状スペーサの高さ位置との差と、半導体ウエハの外周部と半導体ウエハの外周部よりも内方の平坦部との厚さの差とが異なる場合、半導体ウエハの切断する部分が凹部保持部から浮いてしまう場合がある。この状態で半導体ウエハを切断する場合、半導体ウエハの平坦部が破損するおそれがある。
　上記課題を解決する半導体ウエハの加工方法は、半導体素子が形成される第１面および前記第１面とは反対側を向く第２面を有する本体部と、前記本体部よりも大きい厚みを有するとともに、前記本体部の厚み方向から視て前記本体部を環状に囲み、かつ前記本体部の前記第２面に対して前記厚み方向における前記第１面とは反対方向に突出した突出部を有するリム部と、を有する半導体ウエハを準備する工程と、前記半導体ウエハの前記第２面に保持テープを貼り付けて前記半導体ウエハを支持する工程と、前記本体部を支持するための支持面を有するステージ部および前記ステージ部の前記支持面よりも低い高さ位置の表面を有する外周部を含むベースを準備する工程と、前記保持テープによって支持された前記半導体ウエハを前記本体部が前記ステージ部の前記支持面に支持されるように前記ベースに設置する工程と、前記本体部が前記ステージ部に支持された状態で前記本体部の周縁部を切断することによって前記本体部と前記リム部とを分離する工程と、を備え、前記半導体ウエハを前記ベースに設置する工程は、前記突出部が前記ベースの前記外周部の前記表面と離間した状態で前記本体部が前記ステージ部に支持されるように前記半導体ウエハを前記ベースに設置する工程を含む。
　上記半導体ウエハの加工方法によれば、半導体ウエハを切断するときに半導体ウエハの破損を抑制できる。
図１は、半導体ウエハの断面構造を示す断面図である。 図２は、フレームが貼り付けられた保持テープの平面図である。 図３は、図２の３－３線の断面図である。 図４は、保持テープに半導体ウエハが支持された状態の平面図である。 図５は、図４の５－５線の断面図である。 図６は、半導体ウエハを加工する工程に用いられる加工装置の一部の斜視図である。 図７は、図６の加工装置の平面図である。 図８は、図７の加工装置の８－８線の断面図である。 図９は、図６の加工装置に、保持テープによって支持された半導体ウエハを設置した状態の斜視図である。 図１０は、加工装置に、保持テープによって支持された半導体ウエハを設置した状態の一部の断面図である。 図１１は、保持テープによって支持された半導体ウエハの本体部とリム部とを分離する工程を示す斜視図である。 図１２は、図１１における加工装置、保持テープ、フレーム、および半導体ウエハの一部の断面図である。 図１３は、リム部を保持テープから離間させる工程を示す模式的な断面図である。 図１４は、半導体ウエハを予め定められたチップサイズに切断する工程を示す斜視図である。 図１５は、比較例の半導体ウエハの加工方法における加工装置、保持テープ、フレーム、および半導体ウエハの一部の断面図である。 図１６は、図１５とは別の比較例の半導体ウエハの加工方法における加工装置、保持テープ、フレーム、および半導体ウエハの一部の断面図である。 図１７は、変更例の半導体ウエハの加工方法における加工装置、保持テープ、フレーム、および半導体ウエハの一部の断面図である。 図１８は、変更例の半導体ウエハの加工方法における加工装置のベースの平面図である。 図１９は、変更例の半導体ウエハの加工方法における加工装置、保持テープ、フレーム、および半導体ウエハの一部の断面図である。
　以下、半導体ウエハの加工方法の実施形態について図面を参照して説明する。以下に示す実施形態は、技術的思想を具体化するための構成や方法を例示するものであり、各構成部品の材質、形状、構造、配置、寸法等を下記のものに限定するものではない。
　［実施形態］
　図１～図１４を参照して、本実施形態の半導体ウエハの加工方法について説明する。
　図１は、半導体ウエハ１０の断面構造を示している。図１に示すように、半導体ウエハ１０は、本体部１１と、本体部１１を囲むように形成され、本体部１１よりも大きい厚みを有する外周部となるリム部１２と、を有している。本体部１１の厚み方向から視た半導体ウエハ１０の形状は円形状である。半導体ウエハ１０は、たとえばシリコン（Ｓｉ）を含む材料によって形成されている。本実施形態では、半導体ウエハ１０の外径は、たとえば２００ｍｍ程度である。
　半導体ウエハ１０には、凹部１３が形成されている。凹部１３は、平板状の半導体ウエハを研削することによって形成されている。これにより、本体部１１およびリム部１２が形成されている。リム部１２は、凹部１３よりも外方の部分を構成している。つまり、半導体ウエハ１０の本体部１１は、研削されることによってリム部１２よりも厚さが薄くなっている。換言すると、リム部１２は、本体部１１よりも厚くなるように形成されている。
　本体部１１は、トランジスタなどの半導体素子が形成される領域である。本体部１１の厚み方向から視た本体部１１の形状は円形である。半導体ウエハ１０の本体部１１の厚さは、たとえば３００μｍ以下である。一例では、半導体ウエハ１０の本体部１１の厚さは、７０μｍ以上２２０μｍ以下である。
　本体部１１は、その厚み方向において互いに反対側を向く第１面１１ｓおよび第２面１１ｒを有している。本体部１１の厚み方向は「第１面１１ｓに垂直な方向」と同じである。以降では、「第１面１１ｓに垂直な方向から視て」を「平面視」と称する。このため、平面視は、「本体部１１の厚み方向から視て」と同じである。
　第１面１１ｓは、デバイスの表面構造として半導体素子が形成されている面である。第１面１１ｓは、平坦面として形成されている。このため、第１面１１ｓは素子形成領域であるといえる。
　第２面１１ｒは、凹部１３が形成される側の面であり、平坦面として形成されている。第２面１１ｒは、凹部１３の底面を構成している。本体部１１の厚さは、第１面１１ｓと第２面１１ｒとの間の距離として規定される。
　リム部１２は、本体部１１よりも大きい厚みを有するとともに、本体部１１の厚み方向から視て本体部１１を環状に囲み、かつ本体部１１の第２面１１ｒに対して本体部１１の厚み方向において第１面１１ｓとは反対方向に突出した突出部１２Ａを有している。
　平面視において、突出部１２Ａは、本体部１１を囲むように設けられている。平面視において、突出部１２Ａは、本体部１１と隣接するように設けられている。突出部１２Ａは、リング状に形成されている。突出部１２Ａは、その厚み方向において互いに反対側を向く第１面１２ｓおよび第２面１２ｒを有している。
　第１面１２ｓは、本体部１１の第１面１１ｓと同じ側を向く面である。本実施形態では、第１面１２ｓは、第１面１１ｓと面一となる部分を有している。
　第２面１２ｒは、本体部１１の第２面１１ｒと同じ側を向く面である。平面視において、第２面１２ｒは、本体部１１の第２面１１ｒから離間するように設けられている。第２面１２ｒは、本体部１１の厚み方向において、本体部１１の第２面１１ｒに対して第１面１１ｓとは反対側に離間して配置されている。
　第２面１２ｒと第２面１１ｒとの間には、傾斜面１２ｒａが設けられている。傾斜面１２ｒａは、第２面１２ｒと第２面１１ｒとを繋ぐ面である。つまり、傾斜面１２ｒａは突出部１２Ａを構成する面である。また、傾斜面１２ｒａは、凹部１３の内側面を構成する面であるともいえる。傾斜面１２ｒａは、第２面１１ｒから第２面１２ｒに向かうにつれて第１面１２ｓから離れる側に傾斜している。
　突出部１２Ａの厚さは、第１面１２ｓと第２面１２ｒとの間の距離として規定される。突出部１２Ａの厚さは、たとえば５００μｍ以上である。一例では、突出部１２Ａの厚さは、６００μｍ以上７２０μｍ以下である。リム部１２は、半導体ウエハ１０の強度を高めて半導体ウエハ１０の反りを抑制するために形成されている。これにより、半導体ウエハ１０の搬送が容易となる。
　このような半導体ウエハ１０は、予め定められたチップサイズに切断する前に半導体ウエハ１０からリム部１２を切断し除去する。本実施形態では、半導体ウエハ１０の加工方法は、半導体ウエハ準備工程、テープ貼り付け工程、ベース準備工程、設置工程、切断工程、除去工程、および個片化工程を備えている。以下、各工程の詳細について説明する。
　（半導体ウエハ準備工程）
　半導体ウエハ準備工程は、図１に示す半導体ウエハ１０を用意する工程である。半導体ウエハ準備工程では、半導体ウエハ１０を納入することによって半導体ウエハ１０を用意してもよいし、半導体基板を研削することによって半導体ウエハ１０を形成してもよい。
　（テープ貼り付け工程）
　テープ貼り付け工程は、半導体ウエハ準備工程の後に行われる工程である。テープ貼り付け工程では、まず、フレーム３０が貼り付けられたダイシングテープ２０を用意する。ここで、ダイシングテープ２０は「保持テープ」の一例である。
　図２に示すように、平面視において、フレーム３０は、環状に形成されている。換言すると、フレーム３０は、開口部３１を有する平板状に形成されている。平面視における開口部３１の形状は円形である。本実施形態では、フレーム３０の外縁は、４つの平坦部３２を有している。４つの平坦部３２は、フレーム３０の中心周りの方向（周方向）において等間隔に配置されている。図３に示すように、フレーム３０は、その厚み方向において互いに反対側を向く第１面３０ｓおよび第２面３０ｒを有している。
　図２に示すように、ダイシングテープ２０は、フレーム３０の開口部３１を覆うようにフレーム３０に貼り付けられている。平面視におけるダイシングテープ２０の形状は円形である。ダイシングテープ２０の周縁部２０Ａは、フレーム３０の内周端部に貼り付けられている。周縁部２０Ａは、ダイシングテープ２０の外周端部を構成している。このように、ダイシングテープ２０は、その周縁部２０Ａがフレーム３０に固定されている。ダイシングテープ２０は、可撓性を有する材料によって形成されている。図３に示すように、ダイシングテープ２０は、その厚み方向において互いに反対側を向く第１面２０ｓおよび第２面２０ｒを有している。本実施形態では、ダイシングテープ２０は、ダイシングテープ２０の第１面２０ｓとフレーム３０の第２面３０ｒとが接した状態でフレーム３０に貼り付けられている。このように、ダイシングテープ２０の第１面２０ｓは、テープ貼付面を構成している。また、フレーム３０の第１面３０ｓは、ダイシングテープ２０の第１面２０ｓと同じ側を向く面である。フレーム３０の厚み方向とダイシングテープ２０の厚み方向とは一致している。本実施形態では、フレーム３０の厚みは、ダイシングテープ２０の厚みよりも厚い。フレーム３０の厚みは、たとえば１．２ｍｍ程度である。
　続いて、貼り付け工程では、半導体ウエハ１０の本体部１１の第２面１１ｒ（図１参照）にダイシングテープ２０が貼り付けられる。一例では、まず、チャンバ（図示略）内に半導体ウエハ１０を設置した状態でチャンバ内を真空引きする。この状態において、本体部１１の第２面１１ｒに、フレーム３０が貼り付けられたダイシングテープ２０を貼り付ける。その後、チャンバを開放し、大気圧に戻す。
　図４および図５は、半導体ウエハ１０の本体部１１の第２面１１ｒに、フレーム３０が貼り付けられたダイシングテープ２０が貼り付けられた状態を示している。
　図４に示すように、平面視において、半導体ウエハ１０は、フレーム３０の開口部３１内に配置されている。換言すると、フレーム３０は、半導体ウエハ１０を囲むように形成されている。つまり、フレーム３０の内周は、半導体ウエハ１０を収容可能な形状および大きさを有している。半導体ウエハ１０は、ダイシングテープ２０の第１面２０ｓに配置されている。
　図５に示すように、ダイシングテープ２０は、半導体ウエハ１０の凹部１３に入り込むように変形している。半導体ウエハ１０は、フレーム３０が貼り付けられたダイシングテープ２０によって支持されているともいえる。つまり、テープ貼り付け工程は、半導体ウエハ１０の第２面１１ｒにダイシングテープ２０（保持テープ）を貼り付けて半導体ウエハ１０を支持する工程である。ダイシングテープ２０によって半導体ウエハ１０を支持する工程は、フレーム３０に固定されたダイシングテープ２０によって半導体ウエハ１０を支持する工程を含む。
　ダイシングテープ２０は、半導体ウエハ１０のうち本体部１１の第２面１１ｒおよびリム部１２の第２面１２ｒに貼り付けられる。ダイシングテープ２０の第１面２０ｓは、本体部１１の第２面１１ｒおよびリム部１２の第２面１２ｒの双方に貼り付けられる。一方、ダイシングテープ２０は、半導体ウエハ１０のうちリム部１２の傾斜面１２ｒａに貼り付けられていなくてもよい。このように、ダイシングテープ２０は、本体部１１に貼り付けられた本体貼付部２１と、リム部１２に貼り付けられたリム貼付部２２と、を有している。また、ダイシングテープ２０は、本体貼付部２１とリム貼付部２２とを繋ぐ傾斜部２３を有している。
　本体貼付部２１は、半導体ウエハ１０の本体部１１の第２面１１ｒに貼り付けられている。リム貼付部２２は、半導体ウエハ１０のリム部１２における突出部１２Ａの第２面１２ｒに貼り付けられている。リム貼付部２２は、本体貼付部２１に対して本体部１１の第１面１１ｓとは反対側に離間して配置されている。傾斜部２３は、本体貼付部２１からリム貼付部２２に向かうにつれて本体部１１の第２面１１ｒからリム部１２の第２面１２ｒに向けて傾斜している。
　ダイシングテープ２０は、その厚み方向から視て、半導体ウエハ１０の外縁よりも外方にはみ出すはみ出し部２４を有している。はみ出し部２４は、半導体ウエハ１０の外縁の全周にわたり形成されている。はみ出し部２４は、ダイシングテープ２０の径方向における半導体ウエハ１０の外縁とフレーム３０との間の部分であるテープ外周部２５を含む。図４に示すように、テープ外周部２５は、平面視において、半導体ウエハ１０およびフレーム３０の双方から露出している。本実施形態では、はみ出し部２４は、テープ外周部２５とダイシングテープ２０の周縁部２０Ａとから構成されている。図５に示すように、ダイシングテープ２０の周縁部２０Ａは、平面視においてダイシングテープ２０のうちフレーム３０と重なる部分である。
　図５に示すように、本実施形態では、ダイシングテープ２０のテープ外周部２５の径方向の長さＬＰは、リム部１２の幅ＷＲよりも長い。ここで、テープ外周部２５の径方向の長さＬＰは、平面視においてダイシングテープ２０の径方向におけるダイシングテープ２０のうち半導体ウエハ１０の外縁とフレーム３０の内周との間の距離である。また、リム部１２の幅ＷＲは、平面視において、半導体ウエハ１０の径方向におけるリム部１２の長さである。また、本実施形態では、フレーム３０の厚みは、半導体ウエハ１０のリム部１２の厚みよりも厚い。フレーム３０の内径は、たとえば２５０ｍｍ程度である。このため、ダイシングテープ２０のテープ外周部２５の径方向の長さＬＰは、たとえば２５ｍｍ程度である。なお、以降の説明において、フレーム３０に固定されたダイシングテープ２０が貼り付けられた半導体ウエハ１０、換言すると、テープ貼り付け工程によって製造された半導体ウエハ１０を「ウエハユニット１０Ｕ」とする。
　（ベース準備工程）
　ベース準備工程は、設置工程および切断工程を行う加工装置４０を準備する工程である。図６および図７は、設置工程および切断工程を行う加工装置４０の一例を示している。図８は、図７の加工装置４０の８－８線の断面構造を示す断面図である。
　図６および図７に示すように、加工装置４０は、ウエハユニット１０Ｕ（図４参照）を設置するベース４１を備えている。ベース４１は、ウエハユニット１０Ｕを支持するステージ部４２と、ステージ部４２よりも外周側に設けられた外周部４３と、を有している。本実施形態では、ベース４１の外周部４３は、所定の厚みを有するスペーサ４４を設置可能に構成されている。より詳細には、外周部４３における所定位置には、スペーサ４４が取り付けられている。
　平面視におけるベース４１の形状は、四隅の角が湾曲した矩形状である。ベース４１には、ステージ部４２およびスペーサ４４が設けられている。ベース４１は、表面４１ｓを有している。ベース４１の表面４１ｓは、外周部４３の表面を含む。本実施形態では、ベース４１の表面４１ｓは、鉛直方向の上方を向く面である。
　ステージ部４２はベース４１の中央部に設けられ、スペーサ４４はベース４１の外方部に設けられている。スペーサ４４は、ステージ部４２に対して間隔をあけて外方に配置されている。
　ステージ部４２は、支持面４２ｓを有している。支持面４２ｓは、ベース４１の表面４１ｓと同じ側を向いている。ステージ部４２の支持面４２ｓは、半導体ウエハ１０が載置される面である。ステージ部４２の支持面４２ｓは、半導体ウエハ１０を支持する面であるともいえる。支持面４２ｓに半導体ウエハ１０が載置されることによって、半導体ウエハ１０はステージ部４２によって支持される。
　ベース４１の表面４１ｓと垂直な方向から視た（すなわち平面視における）ステージ部４２の形状は、円形である。ステージ部４２は、吸着部４２Ａと周囲部４２Ｂとを有している。
　吸着部４２Ａは、たとえば多孔質材料によって形成されている。吸着部４２Ａに半導体ウエハ１０が載置された場合、ベース４１に設けられた吸引部によって吸着部４２Ａを吸引することで半導体ウエハ１０が吸着部４２Ａに吸着される。平面視における吸着部４２Ａの形状は円形である。吸着部４２Ａは、ステージ部４２の大部分を形成している。
　周囲部４２Ｂは吸着部４２Ａを囲むように形成されている。平面視における周囲部４２Ｂの形状は円環状である。周囲部４２Ｂは、たとえば金属材料によって形成されている。周囲部４２Ｂの上面は、吸着部４２Ａの上面と面一である（図８参照）。周囲部４２Ｂの上面および吸着部４２Ａの上面はステージ部４２の支持面４２ｓを構成している。
　本実施形態では、平面視において、スペーサ４４は、間欠状に形成されている。より詳細には、スペーサ４４は、複数（本実施形態では４つ）設けられている。複数のスペーサ４４は、平面視において、ベース４１の表面４１ｓの中心周りの方向（周方向）において互いに間隔をあけて配置されている。ベース４１の四隅にはそれぞれ、スペーサ４４が設けられている。本実施形態では、各スペーサ４４は、ベース４１とは別体に設けられており、ベース４１の表面４１ｓに取り付けられている。なお、各スペーサ４４は、ベース４１と一体に形成されていてもよい。
　図８に示すように、ステージ部４２およびスペーサ４４の双方は、ベース４１から起立している。ステージ部４２およびスペーサ４４の双方は、ベース４１の表面４１ｓから上方に突出しているともいえる。つまり、ベース４１の表面４１ｓは、ステージ部４２の支持面４２ｓよりも低い高さ位置となる。このため、外周部４３は、ステージ部４２の支持面４２ｓよりも低い高さ位置の表面を有しているともいえる。
　本実施形態では、スペーサ４４の上面４４ｓの高さＨ２は、ステージ部４２の支持面４２ｓの高さＨ１よりも低くなるようにベース４１が構成されている。ここで、スペーサ４４の上面４４ｓの高さＨ２は、鉛直方向におけるベース４１の表面４１ｓの高さ位置とスペーサ４４の上面４４ｓの高さ位置との差である。ステージ部４２の支持面４２ｓの高さＨ１は、鉛直方向におけるベース４１の表面４１ｓの高さ位置とステージ部４２の支持面４２ｓの高さ位置との差である。本実施形態では、ステージ部４２の支持面４２ｓの高さＨ１は５．５ｍｍであり、スペーサ４４の上面４４ｓの高さＨ２は４．８ｍｍである。
　（設置工程）
　図９は、加工装置４０にウエハユニット１０Ｕを載置した状態を示している。図１０は、加工装置４０にウエハユニット１０Ｕを載置した状態の断面図であり、リム部１２およびその周辺を拡大した図である。
　図９に示すように、設置工程は、テープ貼り付け工程の後に行われる工程であって、ウエハユニット１０Ｕを加工装置４０に設置する工程である。具体的には、設置工程は、ウエハユニット１０Ｕを半導体ウエハ１０の本体部１１がステージ部４２の支持面４２ｓに支持されるようにベース４１に設置する工程である。一例では、設置工程は、半導体ウエハ１０の本体部１１がステージ部４２に支持され、かつ、外周部４３にフレーム３０が支持されるように半導体ウエハ１０をベース４１に設置する工程を含む。より詳細には、設置工程は、半導体ウエハ１０の本体部１１がステージ部４２に支持され、かつ、スペーサ４４にフレーム３０が支持されるように半導体ウエハ１０をベース４１に設置する工程を含む。
　図１１に示すように、設置工程では、ダイシングテープ２０の本体貼付部２１の第２面２０ｒがステージ部４２の支持面４２ｓに接するようにウエハユニット１０Ｕをステージ部４２に設置する。より詳細には、ダイシングテープ２０のうち本体貼付部２１の大部分は吸着部４２Ａに接しており、本体貼付部２１の外周端部２１Ａは周囲部４２Ｂに接している。つまり、吸着部４２Ａは半導体ウエハ１０の本体部１１を支持し、周囲部４２Ｂは本体部１１の周縁部１１Ａを支持している。ここで、本体部１１の周縁部１１Ａは、本体部１１のうちステージ部４２の吸着部４２Ａよりも外方に位置する部分である。このため、本体部１１の周縁部１１Ａは、本体部１１の外周部であるともいえる。このように、ステージ部４２は、本体部１１を支持している。本実施形態では、本体部１１の周縁部１１Ａにおける外周端部は、周囲部４２Ｂよりも外方に位置している。
　図１０に示すとおり、半導体ウエハ１０のリム部１２は、ステージ部４２よりも外方に配置されている。ダイシングテープ２０の傾斜部２３およびリム貼付部２２の双方はステージ部４２よりも外方に位置しているので、ステージ部４２の支持面４２ｓと接していない。リム貼付部２２は、本体貼付部２１よりもベース４１の表面４１ｓの近くに位置している。換言すると、リム貼付部２２は、ステージ部４２の支持面４２ｓよりもベース４１の表面４１ｓの近くに位置している。加えて、ダイシングテープ２０のはみ出し部２４もステージ部４２よりも外方に位置しているので、はみ出し部２４はステージ部４２の支持面４２ｓと接していない。はみ出し部２４は、本体貼付部２１よりもベース４１の表面４１ｓの近くに位置している。換言すると、はみ出し部２４は、ステージ部４２の支持面４２ｓよりもベース４１の表面４１ｓの近くに位置している。
　図１０に示すように、各スペーサ４４は、半導体ウエハ１０よりも外方に配置されている。本実施形態では、各スペーサ４４は、外周部４３のうち半導体ウエハ１０のリム部１２よりも外方に間隔をあけて配置されている。換言すると、ステージ部４２と各スペーサ４４とは、リム部１２の下方部分を介して離間している。つまり、リム部１２の下方部分は、ステージ部４２と各スペーサ４４との間に配置されているともいえる。
　ダイシングテープ２０のリム貼付部２２とベース４１との間には、隙間が形成されている。具体的には、リム貼付部２２の第２面２０ｒは、ベース４１の表面４１ｓよりも上方に位置している。つまり、設置工程では、半導体ウエハ１０のリム部１２およびダイシングテープ２０のリム貼付部２２の双方が浮いた状態で半導体ウエハ１０がステージ部４２に支持されるようにウエハユニット１０Ｕをステージ部４２に設置する。設置工程は、リム部１２の突出部１２Ａがベース４１の外周部４３の表面（ベース４１の表面４１ｓ）と離間した状態で本体部１１がステージ部４２に支持されるように半導体ウエハ１０をベース４１に設置する工程を含む。
　ステージ部４２の支持面４２ｓの高さＨ１は、リム部１２の突出部１２Ａの突出長さＨＰよりも大きい。換言すると、ステージ部４２の支持面４２ｓの高さ位置とベース４１の表面４１ｓ（外周部４３の表面）の高さ位置との差は、リム部１２の突出部１２Ａの突出長さＨＰよりも大きい。これにより、図１０に示すとおり、リム部１２の第２面１２ｒがベース４１の表面４１ｓ（外周部４３の表面）よりも上方に位置する。加えて、リム貼付部２２の第２面２０ｒがベース４１の表面４１ｓ（外周部４３の表面）よりも上方に位置する。つまり、リム貼付部２２とベース４１の表面４１ｓ（外周部４３の表面）との鉛直方向の間には、隙間が形成されている。ここで、突出部１２Ａの突出長さＨＰとは、本体部１１の厚み方向における本体部１１の第２面１１ｒと突出部１２Ａの第２面１２ｒとの間の距離である。このようにステージ部４２の支持面４２ｓの高さＨ１を設定することによって、リム貼付部２２の第２面２０ｒは、ベース４１の表面４１ｓよりも上方に位置するようになる。
　本実施形態では、ステージ部４２の支持面４２ｓの高さＨ１とスペーサ４４の上面４４ｓの高さＨ２との差（Ｈ１－Ｈ２）は、リム部１２の突出部１２Ａの突出長さＨＰよりも小さい。換言すると、ステージ部４２の支持面４２ｓの高さ位置と、スペーサ４４の上面４４ｓの高さ位置との差は、リム部１２の突出部１２Ａの突出長さＨＰよりも小さい。なお、ステージ部４２の支持面４２ｓの高さＨ１とスペーサ４４の上面４４ｓの高さＨ２との差（Ｈ１－Ｈ２）は任意に変更可能である。一例では、ステージ部４２の支持面４２ｓの高さＨ１とスペーサ４４の上面４４ｓの高さＨ２との差（Ｈ１－Ｈ２）は、リム部１２の突出部１２Ａの突出長さＨＰ以上であってもよい。
　図１０に示すとおり、設置工程では、フレーム３０がスペーサ４４によって支持されるように、半導体ウエハ１０をベース４１に設置する。つまり、フレーム３０は、スペーサ４４を介して外周部４３によって支持されているともいえる。本実施形態では、スペーサ４４は、フレーム３０に対応する位置のみに配置されている。つまり、本実施形態のスペーサ４４は、フレーム３０よりも内方に延びている部分、または、フレーム３０よりも内方に配置された部分を有していない。フレーム３０の第２面３０ｒがスペーサ４４の上面４４ｓに接するように、フレーム３０がスペーサ４４に設置されている。ここで、本実施形態では、ダイシングテープ２０の周縁部２０Ａがスペーサ４４に設置されている。
　テープ外周部２５は、スペーサ４４およびステージ部４２に支持されることなく浮いている。つまり、テープ外周部２５とベース４１の表面４１ｓ（外周部４３の表面）との間には、隙間が形成されている。テープ外周部２５は、ベース４１の表面４１ｓよりも上方に位置しているともいえる。
　一例では、半導体ウエハ１０をステージ部４２に設置し、フレーム３０をスペーサ４４に設置した状態でダイシングテープ２０のはみ出し部２４が鉛直方向と直交する水平方向に沿って延びるように、スペーサ４４の上面４４ｓの高さＨ２とステージ部４２の支持面４２ｓの高さＨ１の双方は設定される。つまり、鉛直方向におけるベース４１の表面４１ｓとリム貼付部２２の第２面２０ｒとの間の距離は、スペーサ４４の上面４４ｓの高さＨ２と等しい。
　なお、スペーサ４４の上面４４ｓの高さＨ２およびステージ部４２の支持面４２ｓの高さＨ１のそれぞれは、ウエハユニット１０Ｕをステージ部４２に設置し、フレーム３０をスペーサ４４に設置した状態でダイシングテープ２０のはみ出し部２４が水平方向に対して傾斜した方向に延びるように設定されてもよい。つまり、鉛直方向におけるベース４１の表面４１ｓとリム貼付部２２の第２面２０ｒとの間の距離は、スペーサ４４の上面４４ｓの高さＨ２と異なるように、スペーサ４４の上面４４ｓの高さＨ２およびステージ部４２の支持面４２ｓの高さＨ１のそれぞれが設定されてもよい。
　この場合、ダイシングテープ２０のテープ外周部２５の径方向の長さＬＰ（図５参照）は、鉛直方向におけるリム貼付部２２の第２面２０ｒとスペーサ４４の上面４４ｓとのずれ量よりも長いことが好ましい。一例では、テープ外周部２５の径方向の長さＬＰは２５ｍｍ程度であり、上記ずれ量は１００μｍ以上３００μｍ以下である。つまり、テープ外周部２５の径方向の長さＬＰは、上記ずれ量の１０倍以上である。なお、テープ外周部２５の径方向の長さＬＰは、任意に変更可能であり、たとえば２０ｍｍ以上８０ｍｍ以下であってもよい。
　（切断工程）
　図１１は、加工装置４０によって半導体ウエハ１０を切断する様子を示している。図１２は、加工装置４０に半導体ウエハ１０を切断する状態の断面図であり、リム部１２およびその周辺を拡大した図である。
　図１１に示すように、切断工程は、設置工程の後に行われる工程であって、加工装置４０によって半導体ウエハ１０の本体部１１からリム部１２を切断する工程である。具体的には、切断工程は、半導体ウエハ１０がステージ部４２（図１２参照）に支持された状態で本体部１１の周縁部１１Ａを切断することによって本体部１１とリム部１２とを分離する工程である。本実施形態では、切断工程では、ダイシングブレード４５を用いて半導体ウエハ１０を切断する。より詳細には、ベース４１にウエハユニット１０Ｕが設置された状態で、ダイシングブレード４５を用いて、本体部１１の第１面１１ｓ側から半導体ウエハ１０を切断する。
　一例では、図１２に示すように、まず、加工装置４０の吸引装置（図示略）によって、本体貼付部２１が吸着部４２Ａに向けて吸引される。これにより、本体貼付部２１の第２面２０ｒが吸着部４２Ａの支持面４２ｓに密着する。一方、リム部１２およびリム貼付部２２は、上述のとおり浮いた状態である。つまり、リム部１２およびリム貼付部２２は、ステージ部４２およびスペーサ４４のいずれにも接していない。このため、切断工程では、ベース４１の表面４１ｓ（外周部４３の表面）に垂直な方向においてリム貼付部２２とベース４１の表面４１ｓ（外周部４３の表面）との間には、隙間が形成されている。ベース４１の表面４１ｓ（外周部４３の表面）に垂直な方向は、本体部１１の厚み方向と同じ方向である。本実施形態では、ベース４１の表面４１ｓ（外周部４３の表面）に垂直な方向は鉛直方向となる。リム貼付部２２のうちベース４１の表面４１ｓと鉛直方向に対向する部分のダイシングテープ２０の円周方向の全体にわたってベース４１の表面４１ｓとの鉛直方向の間に隙間が形成されている。また切断工程では、テープ外周部２５は、ステージ部４２またはスペーサ４４に支持されることなく浮いている。
　続いて、ダイシングブレード４５によって本体部１１の第１面１１ｓ側から本体部１１の周縁部１１Ａを切断する。ここで、切断される周縁部１１Ａは、周縁部１１Ａのうちステージ部４２の周囲部４２Ｂによって支持された部分である。これにより、本体部１１からリム部１２が切断される。たとえば、図１１に示すように、ステージ部４２の中心を回転中心として、ベース４１が回転することによって、ダイシングブレード４５が本体部１１の周縁部１１Ａを円形状に切断する。つまり、半導体ウエハ１０はサークルカットされる。これにより、本体部１１とリム部１２とが分離される。
　（除去工程）
　図１３は、除去工程の一例を示し、切断工程によって本体部１１から分離したリム部１２をダイシングテープ２０から剥がす様子を示している。
　除去工程では、切断工程の後に行われる工程であって、リム部１２をダイシングテープ２０から離間させる工程である。より詳細には、まず、加工装置４０から除去装置５０に、ウエハユニット１０Ｕが搬送される。続いて、除去装置５０のマスク台５１にダイシングテープ２０の本体貼付部２１の第２面２０ｒが接するようにウエハユニット１０Ｕが設置される。この場合、リム部１２およびリム貼付部２２は、マスク台５１よりも外方に配置される。続いて、除去装置５０に設けられた紫外線照射部５２が鉛直方向下方からマスク台５１およびリム貼付部２２に向けて紫外線を照射する。紫外線は、マスク台５１によって遮断されるため、本体部１１に照射されることなく、リム貼付部２２に照射される。これにより、リム部１２がリム貼付部２２から剥離可能となる。そして、除去装置５０に設けられたクランプ（図示略）によって本体部１１から切断されたリム部１２がリム貼付部２２から剥離される。これにより、半導体ウエハ１０は、本体部１１のみとなる。
　このように、切断工程から除去工程に移行する際に、本体部１１の厚み方向における半導体ウエハ１０の向きは維持される。つまり、切断工程および除去工程の双方において、半導体ウエハ１０の凹部１３が鉛直方向下方に向く向きが維持される。
　（個片化工程）
　図１４は、個片化工程の一例を示し、ウエハユニット１０Ｕをダイシング装置６０に設置した状態の斜視図である。
　ダイシング装置６０は、加工装置４０と同様に、ベース６１と、半導体ウエハ１０を切断するダイシングブレード６３と、を備えている。ベース６１は、半導体ウエハ１０を支持するステージ部（図示略）と、フレーム３０を支持するスペーサ６２と、を備えている。ベース６１とウエハユニット１０Ｕとの位置関係は、加工装置４０のベース４１とウエハユニット１０Ｕとの位置関係と同じである。このため、半導体ウエハ１０の向きを反転させる等の工程を必要としない。
　個片化工程は、除去工程の後に行われる工程であって、半導体ウエハ１０を予め定められたチップサイズに切断する工程である。個片化工程では、ダイシングブレード６３によって半導体ウエハ１０の本体部１１が切断される。より詳細には、まず、除去装置５０（図１３参照）からダイシング装置６０にウエハユニット１０Ｕを搬送する。続いて、ダイシング装置６０のステージ部にダイシングテープ２０の本体貼付部２１の第２面２０ｒ（図１０参照）が接し、フレーム３０の第２面３０ｒ（図１０参照）がスペーサ６２に接するようにウエハユニット１０Ｕを設置する。続いて、ダイシングブレード６３によって、半導体ウエハ１０の本体部１１の第１面１１ｓから半導体ウエハ１０を切断する。
　このように、除去工程から個片化工程に移行する際に、本体部１１の厚み方向における半導体ウエハ１０の向きは維持される。つまり、除去工程および個片化工程の双方において、半導体ウエハ１０の第２面１１ｒが鉛直方向下方に向く向きが維持される。このため、切断工程および個片化工程の双方では、本体部１１の第１面１１ｓ側から半導体ウエハ１０を切断する。
　（作用）
　本実施形態の作用について説明する。
　図１５および図１６はそれぞれ、比較例の半導体ウエハ１０の切断工程を示す説明図である。図１５および図１６に示す比較例の半導体ウエハ１０の切断工程で用いられる加工装置４０Ｘにおいては、スペーサ４４Ｘがステージ部４２に隣接するように設けられている。つまり、本体部１１の厚み方向から視て、スペーサ４４Ｘは、リム部１２と重なる位置まで延びている。
　図１５および図１６に示す比較例の半導体ウエハ１０の切断工程はそれぞれ、スペーサ４４Ｘに設けられた吸着穴４４Ｙによってダイシングテープ２０がスペーサ４４Ｘに吸引されている。このため、図１５および図１６に示す比較例の半導体ウエハ１０の切断工程はそれぞれ、ダイシングテープ２０のリム貼付部２２がスペーサ４４Ｘと接した状態となる。
　図１５は、半導体ウエハ１０のリム部１２における突出部１２Ａの突出長さＨＰが、スペーサ４４Ｘの上面４４Ｘｓとステージ部４２の支持面４２ｓとから形成される段差ＳＸよりも小さい場合を示している。段差ＳＸは、鉛直方向におけるスペーサ４４Ｘの上面４４Ｘｓの高さ位置とステージ部４２の支持面４２ｓの高さ位置との差である。
　図１５に示すように、ダイシングテープ２０のはみ出し部２４が吸着穴４４Ｙによってスペーサ４４Ｘに吸引されるため、はみ出し部２４がスペーサ４４Ｘの上面４４Ｘｓに密着している。これにより、半導体ウエハ１０に対して不要な応力が生じる。より詳細には、リム貼付部２２がスペーサ４４Ｘに向けて引っ張られるため、半導体ウエハ１０のリム部１２がスペーサ４４Ｘに向けて変形する。その結果、ステージ部４２の周囲部４２Ｂは本体部１１の周縁部１１Ａを吸着していないため、本体貼付部２１の外周端部２１Ａが周囲部４２Ｂの支持面４２ｓから浮いてしまう。つまり、本体部１１の周縁部１１Ａが上方に突状となるように変形してしまう。この状態で、ダイシングブレード４５を用いて本体部１１の周縁部１１Ａを切断すると、本体部１１のうち周縁部１１Ａよりも内方の部分が破損してしまうおそれがある。ここで、本体部１１の破損とは、本体部１１にクラック、チッピング、またはかけが発生することを意味している。
　図１６は、半導体ウエハ１０のリム部１２における突出部１２Ａの突出長さＨＰが、スペーサ４４Ｘとステージ部４２とから形成される段差ＳＸよりも大きい場合を示している。図１５と同様に、スペーサ４４Ｘの吸着穴４４Ｙによってダイシングテープ２０のはみ出し部２４がスペーサ４４Ｘに吸引されるため、はみ出し部２４がスペーサ４４Ｘの上面４４Ｘｓに密着している。これにより、リム貼付部２２およびリム部１２がスペーサ４４Ｘに向けて引っ張られ、半導体ウエハ１０に対して不要な応力が生じる。一方、突出部１２Ａの突出長さＨＰが段差ＳＸよりも大きいため、リム貼付部２２およびリム部１２がスペーサ４４Ｘに接した状態におけるスペーサ４４Ｘからの反力によって、本体部１１の周縁部１１Ａおよび本体貼付部２１の外周端部２１Ａがステージ部４２の周囲部４２Ｂから浮いてしまう。この状態で、ダイシングブレード４５を用いて本体部１１の周縁部１１Ａを切断すると、本体部１１のうち周縁部１１Ａよりも内方の部分が破損してしまうおそれがある。
　このような本体部１１の周縁部１１Ａおよび本体貼付部２１の外周端部２１Ａの浮きを抑制するため、比較例の半導体ウエハ１０の切断工程では、突出部１２Ａの突出長さＨＰと段差ＳＸとが等しくなるようにスペーサ４４Ｘの高さを設定する必要がある。ここで、スペーサ４４Ｘの高さとは、スペーサ４４Ｘの上面４４Ｘｓの高さ位置と、ベース４１の表面４１ｓの高さ位置との差である。その結果、突出部１２Ａの突出長さＨＰが異なる半導体ウエハ１０の種類に応じて、複数種類のスペーサ４４Ｘが必要となり、半導体ウエハ１０の種類に合わせたスペーサ４４Ｘの種類の設定が煩雑である。また、作業者が半導体ウエハ１０の種類に合わないスペーサ４４Ｘの種類を設定してしまうおそれもある。
　本実施形態では、リム部１２およびリム貼付部２２の双方が浮いた状態、つまりリム部１２およびリム貼付部２２の双方がステージ部４２およびスペーサ４４のいずれにも接していない状態である。加えて、加工装置４０は、図１５および図１６に示す比較例の加工装置４０Ｘのように吸着穴４４Ｙを有していない。このため、はみ出し部２４をスペーサ４４に密着させるような力がはみ出し部２４に加えられない。その結果、比較例の半導体ウエハ１０の切断工程のように半導体ウエハ１０に不要な応力が生じることが抑制される。これにより、本体部１１の周縁部１１Ａおよび本体貼付部２１の外周端部２１Ａの双方がステージ部４２の周囲部４２Ｂから浮いた状態となることを抑制できる。このため、半導体ウエハ１０の種類に合わせたスペーサ４４の種類を用意する必要がなくなる。
　（効果）
　本実施形態によれば、以下の効果が得られる。
　（１）半導体ウエハ１０の加工方法は、設置工程と切断工程とを備えている。設置工程は、ダイシングテープ２０が貼り付けられた半導体ウエハ１０を、ダイシングテープ２０のリム貼付部２２および半導体ウエハ１０のリム部１２の双方が浮いた状態で半導体ウエハ１０の本体部１１が加工装置４０のステージ部４２に支持されるようにステージ部４２に設置する工程である。切断工程は、設置工程の後に行われる工程であって、ダイシングテープ２０の本体貼付部２１がステージ部４２の吸着部４２Ａによって吸着された状態で、本体部１１からリム部１２を分離する工程である。
　この構成によれば、切断工程においてリム部１２に起因して半導体ウエハ１０に不要な応力が生じることを抑制できる。これにより、半導体ウエハ１０を切断するときに半導体ウエハ１０の本体部１１にクラック、チッピング、またはかけが発生することを抑制できる。
　（２）加工装置４０のステージ部４２の支持面４２ｓの高さ位置とベース４１の表面４１ｓ（外周部４３の表面）の高さ位置との差は、半導体ウエハ１０のリム部１２における突出部１２Ａの突出長さＨＰよりも大きい。
　この構成によれば、ステージ部４２の支持面４２ｓにウエハユニット１０Ｕが載置されたとき、すなわちステージ部４２によって半導体ウエハ１０の本体部１１が支持されたとき、ベース４１の表面４１ｓからリム部１２を確実に離間して配置することができる。
　（３）加工装置４０のステージ部４２およびスペーサ４４は、ベース４１から起立している。スペーサ４４の上面４４ｓの高さＨ２は、ステージ部４２の支持面４２ｓの高さＨ１よりも低い。スペーサ４４は、ダイシングテープ２０に貼り付けられたフレーム３０が設置されるように構成されている。
　この構成によれば、ステージ部４２に半導体ウエハ１０の本体部１１が設置され、スペーサ４４にフレーム３０が設置された状態において、鉛直方向においてフレーム３０の第２面３０ｒがリム部１２の第２面１２ｒよりも上方に位置することを抑制できる。したがって、切断工程において半導体ウエハ１０に不要な応力が生じることを抑制できる。
　（４）切断工程において、リム貼付部２２とベース４１の表面４１ｓとの鉛直方向の間には、隙間が形成されている。
　この構成によれば、切断工程においてリム貼付部２２がベース４１に対して浮いた状態となるため、リム貼付部２２に起因して半導体ウエハ１０に不要な応力が生じることを抑制できる。
　（５）ダイシングテープ２０のテープ外周部２５は、ステージ部４２またはスペーサ４４に支持されることなく浮いている。
　この構成によれば、テープ外周部２５に起因して半導体ウエハ１０に不要な応力が生じることを抑制できる。
　（６）ダイシングテープ２０のテープ外周部２５の径方向の長さＬＰは、リム部１２の幅ＷＲよりも長い。
　この構成によれば、ステージ部４２の支持面４２ｓの高さＨ１とスペーサ４４の上面４４ｓの高さＨ２との差（Ｈ１－Ｈ２）が予め設定された値に対してばらついたことに起因する半導体ウエハ１０に生じる応力を小さくできる。したがって、半導体ウエハ１０を切断するときに半導体ウエハ１０の本体部１１にクラック、チッピング、またはかけが発生することを抑制できる。
　（７）半導体ウエハ１０の加工方法は、個片化工程をさらに備えている。個片化工程は、切断工程によって半導体ウエハ１０から切断されたリム部１２を除去する除去工程の後に行われる工程であって、半導体ウエハ１０を予め定められたチップサイズに切断する工程である。切断工程および個片化工程の双方では、本体部１１の第１面１１ｓから半導体ウエハ１０を切断する。
　この構成によれば、切断工程および個片化工程において、本体部１１の厚み方向における半導体ウエハ１０の向きを変更することがないため、本体部１１の厚み方向における半導体ウエハ１０の向きを変更する設備および工程を追加することを抑制できる。したがって、設備費用の増大を抑制できるとともに半導体ウエハ１０の加工方法の工程数の増加を抑制できる。
　［変更例］
　上記実施形態は本開示に関する半導体ウエハの加工方法が取り得る形態の例示であり、その形態を制限することを意図していない。本開示に関する半導体ウエハの加工方法は、上記実施形態に例示された形態とは異なる形態を取り得る。その一例は、上記実施形態の構成の一部を置換、変更、もしくは省略した形態、または上記実施形態に新たな構成を付加した形態である。また、以下の各変更例は、技術的に矛盾しない限り、互いに組み合わせることができる。以下の各変更例において、上記実施形態に共通する部分については、上記実施形態と同一符号を付してその説明を省略する。
　・上記実施形態において、各スペーサ４４の形状は任意に変更可能である。一例では、図１７に示すように、各スペーサ４４は、ステージ部４２と隣接するように設けられていてもよい。図示された例においては、各スペーサ４４は、平面視において、半導体ウエハ１０のリム部１２と対応する位置からフレーム３０に対応する位置まで延びている。このため、各スペーサ４４は、半導体ウエハ１０のリム部１２とベース４１の表面４１ｓ（外周部４３の表面）との鉛直方向の間にも介在している。この場合、切断工程では、ダイシングテープ２０のリム貼付部２２と各スペーサ４４との鉛直方向の間には、隙間が形成されている。この構成によれば、上記実施形態の効果と同様の効果が得られる。
　・図１７に示す変更例において、スペーサ４４は、平面視において環状に形成されていてもよい。この場合、スペーサ４４は、ベース４１の外周部４３の全体にわたり形成されているともいえる。
　・上記実施形態において、ダイシングテープ２０のテープ外周部２５の径方向の長さＬＰは任意に変更可能である。一例では、テープ外周部２５の径方向の長さＬＰは、リム部１２の幅ＷＲ以下であってもよい。
　・上記実施形態において、ダイシングテープ２０のテープ外周部２５の少なくとも一部がスペーサ４４によって支持されていてもよい。この場合、スペーサ４４は、テープ外周部２５と接しているのみであり、比較例のスペーサ４４Ｘのような吸着穴４４Ｙによる吸引を行わない。
　・上記実施形態において、フレーム３０の形状は任意に変更可能である。一例では、フレーム３０から平坦部３２を省略してもよい。この場合、本体部１１の厚み方向から視たフレーム３０の形状は円環状である。
　・上記実施形態において、４つのスペーサ４４の配置位置はベース４１の四隅に限られず、任意に変更可能である。
　・上記実施形態において、スペーサ４４の個数は任意に変更可能である。
　・上記実施形態において、平面視におけるスペーサ４４の形状は任意に変更可能である。一例では、図１８に示すように、スペーサ４４は、平面視において環状に形成されていてもよい。スペーサ４４は、ステージ部４２に対して外方に隙間をあけて配置されている。スペーサ４４は、ステージ部４２を囲むように形成されている。図示された例では、平面視におけるスペーサ４４の形状は、ベース４１の外周縁に沿った環状である。
　・上記実施形態において、スペーサ４４の高さ位置は任意に変更可能である。一例では、スペーサ４４の高さ位置は、ステージ部４２の高さ位置と同じ位置であってもよい。また一例では、設置工程および切断工程において半導体ウエハ１０に不要な応力が生じないことを前提として、図１９に示すように、スペーサ４４の高さ位置は、鉛直方向においてステージ部４２の高さ位置よりもベース４１の表面４１ｓから遠い位置であってもよい。換言すると、スペーサ４４の高さ位置は、ステージ部４２の高さ位置よりも高くてもよい。つまり、スペーサ４４の上面４４ｓの高さＨ２は、ステージ部４２の支持面４２ｓの高さＨ１よりも高くてもよい。図示された例においては、スペーサ４４の上面４４ｓの高さ位置は、半導体ウエハ１０の本体部１１の第１面１１ｓの高さ位置と同じ位置である。
　この場合、ダイシングテープ２０のテープ外周部２５は、スペーサ４４に向かうにつれてベース４１の表面４１ｓから離れるように傾斜している。ダイシングテープ２０の周縁部２０Ａは、上記実施形態と同様に、スペーサ４４の上面４４ｓとフレーム３０とに挟み込まれている。
　・上記実施形態において、加工装置４０からスペーサ４４を省略してもよい。この場合、設置工程では、フレーム３０は、ベース４１の表面４１ｓ（外周部４３の表面）に接していてもよい。つまり、設置工程は、半導体ウエハ１０の本体部１１がステージ部４２に支持され、かつ、外周部４３にフレーム３０が支持されるように半導体ウエハ１０をベース４１に設置する工程を含む。そして、切断工程では、半導体ウエハ１０の本体部１１がステージ部４２に支持され、かつ、外周部４３にフレーム３０が支持されるように半導体ウエハ１０がベース４１に設置された状態で、本体部１１の周縁部１１Ａを切断することによって本体部１１とリム部１２とを分離する。
　・上記実施形態の切断工程では、ダイシングブレード４５を用いて半導体ウエハ１０の本体部１１の周縁部１１Ａを切断したが、周縁部１１Ａを切断する方法はこれに限られない。たとえば、ダイシングブレード４５に代えて、レーザを用いて周縁部１１Ａを切断してもよい。また、個片化工程についても同様に、ダイシングブレード６３に代えて、レーザを用いて本体部１１を切断してもよい。
　・上記実施形態において、半導体ウエハ１０の加工方法から個片化工程を省略してもよい。また、半導体ウエハ１０の加工方法から除去工程を省略してもよい。
　本開示で使用される「～上に」という用語は、文脈によって明らかにそうでないことが示されない限り、「～上に」と「～の上方に」の意味を含む。したがって、「ＡがＢ上に形成される」という表現は、本実施形態ではＡがＢに接触してＢ上に直接配置され得るが、変更例として、ＡがＢに接触することなくＢの上方に配置され得ることが意図される。すなわち、「～上に」という用語は、ＡとＢとの間に他の部材が形成される構造を排除しない。
　［付記］
　上記実施形態および上記各変更例から把握できる技術的思想を以下に記載する。なお、各付記に記載された構成要素に対応する実施形態の構成要素の符号を括弧書きで示す。符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、符号で示される構成要素に限定されるべきではない。
　（付記１）
　半導体ウエハ（１０）の加工方法であって、
　半導体素子が形成される第１面（１１ｓ）および前記第１面（１１ｓ）とは反対側を向く第２面（１１ｒ）を有する本体部（１１）と、前記本体部（１１）よりも大きい厚みを有するとともに、前記本体部（１１）の厚み方向から視て前記本体部（１１）を環状に囲み、かつ前記本体部（１１）の前記第２面（１１ｒ）に対して前記厚み方向における前記第１面（１１ｓ）とは反対方向に突出した突出部（１２Ａ）を有するリム部（１２）と、を有する半導体ウエハ（１０）を準備する工程と、
　前記半導体ウエハ（１０）の前記第２面（１１ｒ）に保持テープ（２０）を貼り付けて前記半導体ウエハ（１０）を支持する工程と、
　前記本体部（１１）を支持するための支持面（４２ｓ）を有するステージ部（４２）および前記ステージ部（４２）の前記支持面（４２ｓ）よりも低い高さ位置の表面（４１ｓ）を有する外周部（４３）を含むベース（４１）を準備する工程と、
　前記保持テープ（２０）によって支持された前記半導体ウエハ（１０）を前記本体部（１１）が前記ステージ部（４２）の前記支持面（４２ｓ）に支持されるように前記ベース（４１）に設置する工程と、
　前記本体部（１１）が前記ステージ部（４２）に支持された状態で前記本体部（１１）の周縁部（１１Ａ）を切断することによって前記本体部（１１）と前記リム部（１２）とを分離する工程と、
を備え、
　前記半導体ウエハ（１０）を前記ベース（４１）に設置する工程は、前記突出部（１２Ａ）が前記ベース（４１）の前記外周部（４３）の前記表面（４１ｓ）と離間した状態で前記本体部（１１）が前記ステージ部（４２）に支持されるように前記半導体ウエハ（１０）を前記ベース（４１）に設置する工程を含む
　半導体ウエハの加工方法。
　（付記２）
　前記ステージ部（４２）の前記支持面（４２ｓ）の高さ位置と前記外周部（４３）の前記表面（４１ｓ）の高さ位置との差（Ｈ１）は、前記リム部（１２）の前記突出部（１２Ａ）の突出長さ（ＨＰ）よりも大きい
　付記１に記載の半導体ウエハの加工方法。
　（付記３）
　前記保持テープ（２０）はその周縁部（２０Ａ）が環状のフレーム（３０）に固定されており、
　前記フレーム（３０）の内周は前記半導体ウエハ（１０）を収容可能な形状および大きさを有しており、
　前記保持テープ（２０）によって前記半導体ウエハ（１０）を支持する工程は、前記フレーム（３０）に固定された前記保持テープ（２０）によって前記半導体ウエハ（１０）を支持する工程を含み、
　前記半導体ウエハ（１０）を前記ベース（４１）に設置する工程は、前記本体部（１１）が前記ステージ部（４２）に支持され、かつ、前記外周部（４３）に前記フレーム（３０）が支持されるように前記半導体ウエハ（１０）を前記ベース（４１）に設置する工程を含む
　付記１または２に記載の半導体ウエハの加工方法。
　（付記４）
　前記ベース（４１）の前記外周部（４３）は、所定の厚みを有するスペーサ（４４）を設置可能に構成されており、
　前記外周部（４３）に前記スペーサ（４４）が設置された状態において、前記スペーサ（４４）の上面（４４ｓ）の高さ位置は、前記ステージ部（４２）の前記支持面（４２ｓ）の高さ位置よりも低くなるように構成されており、
　前記半導体ウエハ（１０）を前記ベース（４１）に設置する工程は、前記本体部（１１）が前記ステージ部（４２）に支持され、かつ、前記スペーサ（４４）に前記フレーム（３０）が支持されるように前記半導体ウエハ（１０）を前記ベース（４１）に設置する工程を含む
　付記３に記載の半導体ウエハの加工方法。
　（付記５）
　前記本体部（１１）と前記リム部（１２）とを分離する工程では、前記ベース（４１）の前記外周部（４３）の前記表面（４１ｓ）と垂直な方向において前記保持テープ（２０）における前記リム部（１２）に貼り付けられたリム貼付部（２２）と前記ベース（４１）の前記外周部（４３）との間には、隙間が形成されており、
　前記スペーサ（４４）は、前記外周部（４３）のうち前記リム部（１２）よりも外方に配置されている
　付記４に記載の半導体ウエハの加工方法。
　（付記６）
　前記スペーサ（４４）は、前記フレーム（３０）に対応する位置のみに配置されている
　付記５に記載の半導体ウエハの加工方法。
　（付記７）
　前記スペーサ（４４）は、前記厚み方向から視て環状に形成されている
　付記６に記載の半導体ウエハの加工方法。
　（付記８）
　前記スペーサ（４４）は、前記厚み方向から視て間欠状に形成されている
　付記６に記載の半導体ウエハの加工方法。
　（付記９）
　前記スペーサ（４４）は、前記リム部（１２）と前記外周部（４３）との間にも介在しており、
　前記本体部（１１）と前記リム部（１２）とを分離する工程では、前記ベース（４１）の前記外周部（４３）の前記表面（４１ｓ）と垂直な方向において前記保持テープ（２０）における前記リム部（１２）に貼り付けられたリム貼付部（２２）と前記スペーサ（４４）との間には隙間が形成されている
　付記４に記載の半導体ウエハの加工方法。
　（付記１０）
　前記スペーサ（４４）は、前記リム部（１２）と対応する位置から前記フレーム（３０）に対応する位置まで延びており、かつ前記厚み方向から視て環状に形成されている
　付記９に記載の半導体ウエハの加工方法。
　（付記１１）
　前記本体部（１１）と前記リム部（１２）とを分離する工程では、前記保持テープ（２０）における前記リム部（１２）と前記フレーム（３０）との間の部分（２５）は、前記ステージ部（４２）または前記スペーサ（４４）に支持されることなく浮いている
　付記４～１０のいずれか１つに記載の半導体ウエハの加工方法。
　（付記１２）
　前記保持テープ（２０）は円形に形成されており、
　前記保持テープ（２０）における前記リム部（１２）と前記フレーム（３０）との間の部分（２５）の径方向の長さ（ＬＰ）は、前記リム部（１２）の幅（ＷＲ）よりも長い
　付記３～１１のいずれか１つに記載の半導体ウエハの加工方法。
　（付記１３）
　前記保持テープ（２０）はダイシングテープであり、
　前記本体部（１１）と前記リム部（１２）とを分離する工程では、ダイシングブレード（４５）を用いて前記半導体ウエハ（１０）を切断する
　付記１～１２のいずれか１つに記載の半導体ウエハの加工方法。
　（付記１４）
　前記本体部（１１）と前記リム部（１２）とを分離する工程では、前記ステージ部（４２）が前記保持テープ（２０）を吸着し、前記外周部（４３）が前記保持テープ（２０）を吸着していない状態で前記半導体ウエハ（１０）を切断する
　付記１３に記載の半導体ウエハの加工方法。
　（付記１５）
　前記本体部（１１）と前記リム部（１２）とを分離する工程の後に行われる工程であって、前記リム部（１２）を前記保持テープ（２０）から離間させる工程をさらに備える
　付記１～１４のいずれか１つに記載の半導体ウエハの加工方法。
　（付記１６）
　前記リム部（１２）を前記保持テープ（２０）から離間させる工程の後に行われる工程であって、前記半導体ウエハ（１０）を予め定められたチップサイズに切断する工程をさらに備える
　付記１５に記載の半導体ウエハの加工方法。
　（付記１７）
　前記本体部（１１）と前記リム部（１２）とを分離する工程および前記半導体ウエハ（１０）を予め定められたチップサイズに切断する工程の双方では、前記第１面（１１ｓ）から前記半導体ウエハ（１０）を切断する
　付記１６に記載の半導体ウエハの加工方法。
　（付記１８）
　前記スペーサ（４４）は、前記リム部（１２）と対応する位置から前記フレーム（３０）に対応する位置まで延びており、かつ前記厚み方向から視て間欠状に形成されている
　付記９に記載の半導体ウエハの加工方法。
　（付記１９）
　前記ベース（４１）における前記ステージ部（４２）の前記支持面（４２ｓ）の高さ位置と前記スペーサ（４４）の前記上面（４４ｓ）の高さ位置との差は、前記リム部（１２）の前記突出部（１２Ａ）の突出長さ（ＨＰ）よりも大きい
　付記１０または１８に記載の半導体ウエハの加工方法。
　１０Ｕ…ウエハユニット
　１０…半導体ウエハ
　１１…本体部
　１１Ａ…周縁部
　１１ｓ…第１面
　１１ｒ…第２面
　１２…リム部
　１２Ａ…突出部
　１２ｓ…第１面
　１２ｒ…第２面
　１２ｒａ…傾斜面
　１３…凹部
　２０…ダイシングテープ（保持テープ）
　２０Ａ…周縁部
　２０ｓ…第１面
　２０ｒ…第２面
　２１…本体貼付部
　２１Ａ…外周端部
　２２…リム貼付部
　２３…傾斜部
　２４…はみ出し部
　２５…テープ外周部
　３０…フレーム
　３０ｓ…第１面
　３０ｒ…第２面
　３１…開口部
　３２…平坦部
　４０…加工装置
　４１…ベース
　４１ｓ…表面
　４２…ステージ部
　４２Ａ…吸着部
　４２Ｂ…周囲部
　４２ｓ…支持面
　４３…外周部
　４４…スペーサ
　４４ｓ…上面
　４５…ダイシングブレード
　５０…除去装置
　５１…マスク台
　５２…紫外線照射部
　６０…ダイシング装置
　６１…ベース
　６２…スペーサ
　６３…ダイシングブレード
　Ｈ１…ステージ部の支持面の高さ
　Ｈ２…スペーサの上面の高さ
　ＨＰ…突出長さ
　ＬＰ…テープ外周部の径方向の長さ
　ＷＲ…リム部の幅

Claims (17)

  1. 　半導体ウエハの加工方法であって、
    　半導体素子が形成される第１面および前記第１面とは反対側を向く第２面を有する本体部と、前記本体部よりも大きい厚みを有するとともに、前記本体部の厚み方向から視て前記本体部を環状に囲み、かつ前記本体部の前記第２面に対して前記厚み方向における前記第１面とは反対方向に突出した突出部を有するリム部と、を有する半導体ウエハを準備する工程と、
    　前記半導体ウエハの前記第２面に保持テープを貼り付けて前記半導体ウエハを支持する工程と、
    　前記本体部を支持するための支持面を有するステージ部および前記ステージ部の前記支持面よりも低い高さ位置の表面を有する外周部を含むベースを準備する工程と、
    　前記保持テープによって支持された前記半導体ウエハを前記本体部が前記ステージ部の前記支持面に支持されるように前記ベースに設置する工程と、
    　前記本体部が前記ステージ部に支持された状態で前記本体部の周縁部を切断することによって前記本体部と前記リム部とを分離する工程と、
    を備え、
    　前記半導体ウエハを前記ベースに設置する工程は、前記突出部が前記ベースの前記外周部の前記表面と離間した状態で前記本体部が前記ステージ部に支持されるように前記半導体ウエハを前記ベースに設置する工程を含む
    　半導体ウエハの加工方法。
  2. 　前記ステージ部の前記支持面の高さ位置と前記外周部の前記表面の高さ位置との差は、前記リム部の前記突出部の突出長さよりも大きい
    　請求項１に記載の半導体ウエハの加工方法。
  3. 　前記保持テープはその周縁部が環状のフレームに固定されており、
    　前記フレームの内周は前記半導体ウエハを収容可能な形状および大きさを有しており、
    　前記保持テープによって前記半導体ウエハを支持する工程は、前記フレームに固定された前記保持テープによって前記半導体ウエハを支持する工程を含み、
    　前記半導体ウエハを前記ベースに設置する工程は、前記本体部が前記ステージ部に支持され、かつ、前記外周部に前記フレームが支持されるように前記半導体ウエハを前記ベースに設置する工程を含む
    　請求項１または２に記載の半導体ウエハの加工方法。
  4. 　前記ベースの前記外周部は、所定の厚みを有するスペーサを設置可能に構成されており、
    　前記外周部に前記スペーサが設置された状態において、前記スペーサの上面の高さ位置は、前記ステージ部の前記支持面の高さ位置よりも低くなるように構成されており、
    　前記半導体ウエハを前記ベースに設置する工程は、前記本体部が前記ステージ部に支持され、かつ、前記スペーサに前記フレームが支持されるように前記半導体ウエハを前記ベースに設置する工程を含む
    　請求項３に記載の半導体ウエハの加工方法。
  5. 　前記本体部と前記リム部とを分離する工程では、前記ベースの前記外周部の前記表面と垂直な方向において前記保持テープにおける前記リム部に貼り付けられたリム貼付部と前記ベースの前記外周部との間には、隙間が形成されており、
    　前記スペーサは、前記外周部のうち前記リム部よりも外方に配置されている
    　請求項４に記載の半導体ウエハの加工方法。
  6. 　前記スペーサは、前記フレームに対応する位置のみに配置されている
    　請求項５に記載の半導体ウエハの加工方法。
  7. 　前記スペーサは、前記厚み方向から視て環状に形成されている
    　請求項６に記載の半導体ウエハの加工方法。
  8. 　前記スペーサは、前記厚み方向から視て間欠状に形成されている
    　請求項６に記載の半導体ウエハの加工方法。
  9. 　前記スペーサは、前記リム部と前記外周部との間にも介在しており、
    　前記本体部と前記リム部とを分離する工程では、前記ベースの前記外周部の前記表面と垂直な方向において前記保持テープにおける前記リム部に貼り付けられたリム貼付部と前記スペーサとの間には隙間が形成されている
    　請求項４に記載の半導体ウエハの加工方法。
  10. 　前記スペーサは、前記リム部と対応する位置から前記フレームに対応する位置まで延びており、かつ前記厚み方向から視て環状に形成されている
    　請求項９に記載の半導体ウエハの加工方法。
  11. 　前記本体部と前記リム部とを分離する工程では、前記保持テープにおける前記リム部と前記フレームとの間の部分は、前記ステージ部または前記スペーサに支持されることなく浮いている
    　請求項４～１０のいずれか一項に記載の半導体ウエハの加工方法。
  12. 　前記保持テープは円形に形成されており、
    　前記保持テープにおける前記リム部と前記フレームとの間の部分の径方向の長さは、前記リム部の幅よりも長い
    　請求項３～１１のいずれか一項に記載の半導体ウエハの加工方法。
  13. 　前記保持テープはダイシングテープであり、
    　前記本体部と前記リム部とを分離する工程では、ダイシングブレードを用いて前記半導体ウエハを切断する
    　請求項１～１２のいずれか一項に記載の半導体ウエハの加工方法。
  14. 　前記本体部と前記リム部とを分離する工程では、前記ステージ部が前記保持テープを吸着し、前記外周部が前記保持テープを吸着していない状態で前記半導体ウエハを切断する
    　請求項１３に記載の半導体ウエハの加工方法。
  15. 　前記本体部と前記リム部とを分離する工程の後に行われる工程であって、前記リム部を前記保持テープから離間させる工程をさらに備える
    　請求項１～１４のいずれか一項に記載の半導体ウエハの加工方法。
  16. 　前記リム部を前記保持テープから離間させる工程の後に行われる工程であって、前記半導体ウエハを予め定められたチップサイズに切断する工程をさらに備える
    　請求項１５に記載の半導体ウエハの加工方法。
  17. 　前記本体部と前記リム部とを分離する工程および前記半導体ウエハを予め定められたチップサイズに切断する工程の双方では、前記第１面から前記半導体ウエハを切断する
    　請求項１６に記載の半導体ウエハの加工方法。
PCT/JP2022/020625 2021-05-21 2022-05-18 半導体ウエハの加工方法 WO2022244794A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112022002246.9T DE112022002246T5 (de) 2021-05-21 2022-05-18 Verfahren zur Bearbeitung von Halbleiter-Wafern
CN202280035541.0A CN117321734A (zh) 2021-05-21 2022-05-18 半导体晶片的加工方法
JP2023522688A JPWO2022244794A1 (ja) 2021-05-21 2022-05-18
US18/512,025 US20240087942A1 (en) 2021-05-21 2023-11-17 Method for processing semiconductor wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-085887 2021-05-21
JP2021085887 2021-05-21

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/512,025 Continuation US20240087942A1 (en) 2021-05-21 2023-11-17 Method for processing semiconductor wafer

Publications (1)

Publication Number Publication Date
WO2022244794A1 true WO2022244794A1 (ja) 2022-11-24

Family

ID=84141613

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/020625 WO2022244794A1 (ja) 2021-05-21 2022-05-18 半導体ウエハの加工方法

Country Status (5)

Country Link
US (1) US20240087942A1 (ja)
JP (1) JPWO2022244794A1 (ja)
CN (1) CN117321734A (ja)
DE (1) DE112022002246T5 (ja)
WO (1) WO2022244794A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227521A (ja) * 2008-04-07 2008-09-25 Renesas Technology Corp 半導体ウエハおよび半導体装置の製造方法
JP2010016146A (ja) * 2008-07-03 2010-01-21 Disco Abrasive Syst Ltd 加工装置のチャックテーブル
JP2013098248A (ja) * 2011-10-28 2013-05-20 Disco Abrasive Syst Ltd 保持テーブル
JP2014207386A (ja) * 2013-04-15 2014-10-30 株式会社ディスコ ウエーハの加工方法
JP2016187004A (ja) * 2015-03-27 2016-10-27 株式会社ディスコ ウェーハの加工方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227521A (ja) * 2008-04-07 2008-09-25 Renesas Technology Corp 半導体ウエハおよび半導体装置の製造方法
JP2010016146A (ja) * 2008-07-03 2010-01-21 Disco Abrasive Syst Ltd 加工装置のチャックテーブル
JP2013098248A (ja) * 2011-10-28 2013-05-20 Disco Abrasive Syst Ltd 保持テーブル
JP2014207386A (ja) * 2013-04-15 2014-10-30 株式会社ディスコ ウエーハの加工方法
JP2016187004A (ja) * 2015-03-27 2016-10-27 株式会社ディスコ ウェーハの加工方法

Also Published As

Publication number Publication date
DE112022002246T5 (de) 2024-02-22
US20240087942A1 (en) 2024-03-14
JPWO2022244794A1 (ja) 2022-11-24
CN117321734A (zh) 2023-12-29

Similar Documents

Publication Publication Date Title
JP5181728B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
JP5273791B2 (ja) 基板への接着テープ貼り付け装置
JP2008103494A (ja) 固定ジグおよびチップのピックアップ方法並びにピックアップ装置
TW201515079A (zh) 半導體元件之製造方法以及晶圓安裝裝置
TW200411755A (en) Method of processing a semiconductor wafer
KR20080098018A (ko) 웨이퍼 개별화용의 지지체
TWI566325B (zh) A substrate holding device and a close contact exposure device and a proximity exposure device
JP2008290170A (ja) 半導体装置の製造方法
JP5458531B2 (ja) 半導体装置の製造方法
JP4797027B2 (ja) 基板体の貼着装置及び基板体の取り扱い方法
JP5651361B2 (ja) エキスパンド装置およびエキスパンド方法
JP4143623B2 (ja) テープ貼付装置
JP2009206475A (ja) バンプが形成されたウェーハを処理するウェーハ処理方法およびウェーハ処理装置
TWI270160B (en) Semiconductor wafer protection unit and semiconductor wafer processing method
WO2022244794A1 (ja) 半導体ウエハの加工方法
JP5197037B2 (ja) バンプが形成されたウェーハを処理するウェーハ処理方法
JP2002059363A (ja) ウエーハ支持体
JP2011258638A (ja) 保護テープ剥離方法
JP2009141173A (ja) 貼り合わせ装置
CN110605636B (zh) 卡盘台、磨削装置及磨削品的制造方法
JP2015008191A (ja) 半導体装置の製造方法
JP2014116455A (ja) 半導体装置の製造方法および半導体製造装置
JP7305276B2 (ja) 被加工物の保持方法
WO2019031374A1 (ja) 基板処理方法
TWI734549B (zh) 基板移轉方法及裝置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22804705

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023522688

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202280035541.0

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112022002246

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22804705

Country of ref document: EP

Kind code of ref document: A1