WO2022239695A1

WO2022239695A1 - 半導体装置

Info

Publication number: WO2022239695A1
Application number: PCT/JP2022/019512
Authority: WO
Inventors: 匡司林口
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2021-05-13
Filing date: 2022-05-02
Publication date: 2022-11-17
Anticipated expiration: 2023-11-13
Also published as: CN117280465A; US20240006402A1; DE112022002122T5; JPWO2022239695A1

Abstract

半導体装置は、第１ＭＯＳＦＥＴと、第１ＩＧＢＴとを備えている。前記第１ＭＯＳＦＥＴのドレインと前記第１ＩＧＢＴのコレクタとは、電気的に接続されている。前記第１ＭＯＳＦＥＴのソースと前記第１ＩＧＢＴのエミッタとは、電気的に接続されている。前記第１ＭＯＳＦＥＴの素子耐圧は、前記第１ＩＧＢＴの素子耐圧よりも大きい。

Description

半導体装置

　本開示は、半導体装置に関する。

　従来、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）およびＩＧＢＴ（Insulated Gate Bipolar Transistor）などのスイッチング素子を備える半導体装置が知られている。たとえば、特許文献１には、ＭＯＳＦＥＴまたはＩＧＢＴのいずれかのスイッチング素子を備えるパワーモジュール（半導体装置）が開示されている。このようなパワーモジュールは、たとえばインバータに用いられており、スイッチング素子のスイッチング動作により、電力変換を行う。

特開２０１８－１７４２５２号公報

　上記パワーモジュールにおいて、各スイッチング素子のスイッチング動作時に、サージ電圧が発生することがある。このサージ電圧がパワーモジュールの定格電圧を超えると、パワーモジュールが故障する虞があり、パワーモジュールの信頼性を低下させる。このような信頼性の低下を抑制するには、サージ電圧の発生を抑制させることの他、仮にサージ電圧が発生しても、パワーモジュールの故障を発生させない対応も重要である。

　本開示は、上記事情に鑑みて考え出されたものであり、仮にサージ電圧が発生しても故障の発生を抑制できる半導体装置を提供することを一の課題とする。

　本開示の半導体装置は、第１ＭＯＳＦＥＴと、第１ＩＧＢＴと、を備えており、前記第１ＭＯＳＦＥＴのドレインと前記第１ＩＧＢＴのコレクタとは、電気的に接続され、前記第１ＭＯＳＦＥＴのソースと前記第１ＩＧＢＴのエミッタとは、電気的に接続されており、前記第１ＭＯＳＦＥＴの素子耐圧は、前記第１ＩＧＢＴの素子耐圧よりも大きい。

　本開示の上記構成によれば、半導体装置において故障の発生を抑制し、当該半導体装置に対する信頼性の低下を抑制することができる。

図１は、第１実施形態にかかる半導体装置を示す斜視図である。図２は、第１実施形態にかかる半導体装置を示す平面図であって、封止部材を想像線で示している。図３は、図２のＩＩＩ－ＩＩＩ線に沿う断面図である。図４は、図２のＩＶ－ＩＶ線に沿う断面図である。図５は、図２のＶ－Ｖ線に沿う断面図である。図６は、第１実施形態にかかる半導体装置の回路構成例を示す図である。図７は、第２実施形態にかかる半導体装置を示す斜視図である。図８は、図７の斜視図において、ケースの一部（天板）および樹脂部材を省略した図である。図９は、第２実施形態にかかる半導体装置を示す平面図であって、ケースの一部（天板）および樹脂部材を省略した図である。図１０は、図９のＸ－Ｘ線に沿う断面図である。図１１は、図９のＸＩ－ＸＩ線に沿う断面図である。図１２は、図９のＸＩＩ－ＸＩＩ線に沿う断面図である。図１３は、図９のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。図１４は、第３実施形態にかかる半導体装置を示す斜視図である。図１５は、第３実施形態にかかる半導体装置を示す平面図であって、封止部材を想像線で示している。図１６は、図１５の平面図において、主面金属層、複数の外部端子、複数の接続部材および樹脂部材を省略した図である。図１７は、図１６の平面図において、絶縁基板を省略した図である。図１８は、図１５のＸＶＩＩＩ－ＸＶＩＩＩ線に沿う断面図である。図１９は、図１５のＸＩＸ－ＸＩＸ線に沿う断面図である。図２０は、第４実施形態にかかる半導体装置を示す斜視図である。図２１は、図２０の斜視図において、封止部材を省略した図である。図２２は、第４実施形態にかかる半導体装置を示す平面図であって、封止部材を想像線で示している。図２３は、図２２のＸＸＩＩＩ－ＸＸＩＩＩ線に沿う断面図である。図２４は、図２２のＸＸＩＶ－ＸＸＩＶ線に沿う断面図である。図２５は、変形例にかかる半導体装置を示す平面図であって、封止部材を想像線で示している。図２６は、変形例にかかる半導体装置を示す平面図であって、封止部材を想像線で示している。

　本開示の半導体装置の好ましい実施の形態について、図面を参照して、以下に説明する。以下では、同一あるいは類似の構成要素には同じ符号を付して、重複する説明を省略する。本開示における「第１」、「第２」、「第３」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。

　本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ（の）上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ（の）上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ（の）上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ（の）上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ（の）上に位置していること」を含む。また、「ある方向に見てある物Ａがある物Ｂに重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。

　図１～図６は、第１実施形態にかかる半導体装置Ａ１を示している。半導体装置Ａ１は、２つのスイッチング回路１，２、支持部材３、複数の外部端子、複数の接続部材および封止部材６を備える。複数の外部端子は、複数の電力端子４１，４２，４３、複数の信号端子４４Ａ，４４Ｂ，４５Ａ，４５Ｂ，４９を含む。複数の接続部材は、複数の電力用接続部材５１１～５１３，５２１～５２３および複数の信号用接続部材５４１Ａ，５４１Ｂ，５４２Ａ，５４２Ｂ，５５１Ａ，５５１Ｂ，５５２Ａ，５５２Ｂを含む。

　説明の便宜上、互いに直交する３つの方向を、第１方向ｘ、第２方向ｙ、第３方向ｚとする。第３方向ｚは、半導体装置Ａ１の厚さ方向である。第１方向ｘは、半導体装置Ａ１の平面図（図２参照）における左右方向である。第２方向ｙは、半導体装置Ａ１の平面図（図２参照）における上下方向である。

　２つのスイッチング回路１，２は、半導体装置Ａ１の電気的機能を発揮する。２つのスイッチング回路１，２はそれぞれ、半導体装置Ａ１の外部に設置される駆動回路によって制御され、導通状態と遮断状態とが切り替わる。導通状態と遮断状態との切り替わりをスイッチング動作という。２つのスイッチング回路１，２は、たとえば、入力される電源電圧（直流電圧）を、各スイッチング動作によって交流電圧に変換する。なお、電源電圧は、直流電圧ではなく交流電圧であってもよいし、変換後の電圧は、交流電圧ではなく直流電圧であってもよい。半導体装置Ａ１における主電流は、この電源電圧および変換後の電圧によって発生するものである。

　スイッチング回路１は、第１ＭＯＳＦＥＴとしてのＭＯＳＦＥＴ１１、第１ＩＧＢＴとしてのＩＧＢＴ１２、および、第１ショットキーバリアダイオードとしてのショットキーバリアダイオード（以下「ＳＢＤ」という）１３を含む。ＭＯＳＦＥＴ１１は、たとえば第１半導体材料を含んで構成される。ＩＧＢＴ１２は、たとえば第２半導体材料を含んで構成される。ＳＢＤ１３は、たとえば第３半導体材料を含んで構成される。第１半導体材料、第２半導体材料および第３半導体材料は、たとえばＳｉ（シリコン）、ＳｉＣ（炭化ケイ素）、ＧａＡｓ（ヒ化ガリウム）、ＧａＮ（窒化ガリウム）、あるいは、Ｇａ₂Ｏ₃（酸化ガリウム）などのいずれかである。好ましくは、第１半導体材料および第３半導体材料は、第２半導体材料よりもバンドギャップが広いものがよい。半導体装置Ａ１では、たとえば、ＭＯＳＦＥＴ１１およびＳＢＤ１３はそれぞれ、ＳｉＣを含んで構成され、ＩＧＢＴ１２は、Ｓｉを含んで構成される。

　ＭＯＳＦＥＴ１１は、主面１１ａおよび裏面１１ｂを有する。主面１１ａおよび裏面１１ｂは、ＭＯＳＦＥＴ１１の厚さ方向に離間する。半導体装置Ａ１において、ＭＯＳＦＥＴ１１の厚さ方向と第３方向ｚとが同じ方向（あるいは略同じ方向）となるように、ＭＯＳＦＥＴ１１が配置される。ＭＯＳＦＥＴ１１は、縦型構造であって、ドレイン１１１が裏面１１ｂに配置され、ソース１１２およびゲート１１３が主面１１ａに配置されている。ＭＯＳＦＥＴ１１は、ゲート１１３に入力される第１駆動信号（たとえばゲート電圧）により、スイッチング動作が制御される。ＭＯＳＦＥＴ１１は、第３方向ｚに視て（以下、「平面視」とも言う）たとえば矩形状である。

　ＩＧＢＴ１２は、主面１２ａおよび裏面１２ｂを有する。主面１２ａおよび裏面１２ｂは、ＩＧＢＴ１２の厚さ方向に離間する。半導体装置Ａ１において、ＩＧＢＴ１２の厚さ方向と第３方向ｚとが一致（あるいは略一致）するように、ＩＧＢＴ１２が配置される。ＩＧＢＴ１２は、縦型構造であって、コレクタ１２１が裏面１２ｂに配置され、エミッタ１２２およびゲート１２３が主面１２ａに配置されている。ＩＧＢＴ１２は、ゲート１２３に入力される第１駆動信号（たとえばゲート電圧）により、スイッチング動作が制御される。ＩＧＢＴ１２は、たとえば平面視矩形状である。半導体装置Ａ１では、ＭＯＳＦＥＴ１１およびＩＧＢＴ１２に共通の第１駆動信号が入力される。

　ＳＢＤ１３は、主面１３ａおよび裏面１３ｂを有する。主面１３ａおよび裏面１３ｂは、ＳＢＤ１３の厚さ方向に離間する。半導体装置Ａ１において、ＳＢＤ１３の厚さ方向と第３方向ｚとが一致（あるいは略一致）するように、ＳＢＤ１３が配置されている。ＳＢＤ１３は、カソード１３２が主面１３ａに配置され、アノード１３１が裏面１３ｂに配置されている。ＳＢＤ１３は、たとえば平面視矩形状である。

　スイッチング回路１において、ＭＯＳＦＥＴ１１の素子耐圧（ドレイン耐圧）は、ＩＧＢＴ１２の素子耐圧（コレクタ耐圧）よりも大きい。たとえば、上記電源電圧（直流電圧）が４００Ｖ以上５００Ｖ以下である例において、ＭＯＳＦＥＴ１１の素子耐圧は７５０Ｖであり、ＩＧＢＴ１２の素子耐圧は６５０Ｖである。スイッチング回路１において、ＭＯＳＦＥＴ１１の平面視面積はＩＧＢＴ１２の平面視面積よりも小さく、ＳＢＤ１３の平面視面積は、ＭＯＳＦＥＴ１１の平面視面積よりも大きく、ＩＧＢＴ１２の平面視面積よりも小さい。ＭＯＳＦＥＴ１１、ＩＧＢＴ１２、ＳＢＤ１３の各平面視面積の関係は、上記した例に限定されない。

　スイッチング回路１は、後に詳述される構成によって、ＭＯＳＦＥＴ１１のドレイン１１１と、ＩＧＢＴ１２のコレクタ１２１と、ＳＢＤ１３のカソード１３２とが電気的に接続され、且つ、ＭＯＳＦＥＴ１１のソース１１２と、ＩＧＢＴ１２のエミッタ１２２と、ＳＢＤ１３のアノード１３１とが電気的に接続される。これにより、ＭＯＳＦＥＴ１１とＩＧＢＴ１２とが電気的に並列に接続され、これらに対して、ＳＢＤ１３が逆並列に接続される。ＭＯＳＦＥＴ１１およびＩＧＢＴ１２のいずれか一方が導通状態のときに、スイッチング回路１が導通状態となり、ＭＯＳＦＥＴ１１およびＩＧＢＴ１２の両方が遮断状態のときに、スイッチング回路１が遮断状態となる。ＭＯＳＦＥＴ１１およびＩＧＢＴ１２の各スイッチング動作により、スイッチング回路１がスイッチング動作する。

　スイッチング回路２は、第２ＭＯＳＦＥＴとしてのＭＯＳＦＥＴ２１、第２ＩＧＢＴとしてのＩＧＢＴ２２、および、第２ショットキーバリアダイオードとしてのＳＢＤ２３を含む。ＭＯＳＦＥＴ２１は、ＭＯＳＦＥＴ１１と同様に、たとえば第１半導体材料を含んで構成される。ＩＧＢＴ２２は、ＩＧＢＴ１２と同様に、たとえば第２半導体材料を含んで構成される。ＳＢＤ２３は、ＳＢＤ１３と同様に、たとえば第３半導体材料を含んで構成される。半導体装置Ａ１では、たとえば、ＭＯＳＦＥＴ２１およびＳＢＤ２３はそれぞれ、ＳｉＣを含んで構成され、ＩＧＢＴ２２は、Ｓｉを含んで構成される。

　ＭＯＳＦＥＴ２１は、主面２１ａおよび裏面２１ｂを有する。主面２１ａおよび裏面２１ｂは、ＭＯＳＦＥＴ２１の厚さ方向に離間する。半導体装置Ａ１において、ＭＯＳＦＥＴ２１の厚さ方向と第３方向ｚとが同じ（あるいは略同じ）方向となるように、ＭＯＳＦＥＴ２１が配置される。ＭＯＳＦＥＴ２１は、縦型構造であって、ドレイン２１１が裏面２１ｂに配置され、ソース２１２およびゲート２１３が主面２１ａに配置されている。ＭＯＳＦＥＴ２１は、ゲート２１３に入力される第２駆動信号（たとえばゲート電圧）により、スイッチング動作が制御される。ＭＯＳＦＥＴ２１は、たとえば平面視矩形状である。

　ＩＧＢＴ２２は、主面２２ａおよび裏面２２ｂを有する。主面２２ａおよび裏面２２ｂは、ＩＧＢＴ２２の厚さ方向に離間する。半導体装置Ａ１において、ＩＧＢＴ２２の厚さ方向と第３方向ｚとが一致（あるいは略一致）するように、ＩＧＢＴ２２が配置される。ＩＧＢＴ２２は、縦型構造であって、コレクタ２２１が裏面２２ｂに配置され、エミッタ２２２およびゲート２２３が主面２２ａに配置されている。ＩＧＢＴ２２は、ゲート２２３に入力される第２駆動信号（たとえばゲート電圧）により、スイッチング動作が制御される。ＩＧＢＴ２２は、たとえば平面視矩形状である。半導体装置Ａ１では、ＭＯＳＦＥＴ２１およびＩＧＢＴ２２に共通の第２駆動信号が入力される。

　ＳＢＤ２３は、主面２３ａおよび裏面２３ｂを有する。主面２３ａおよび裏面２３ｂは、ＳＢＤ２３の厚さ方向に離間する。半導体装置Ａ１において、ＳＢＤ２３の厚さ方向と第３方向ｚとが一致（あるいは略一致）するように、ＳＢＤ２３が配置されている。ＳＢＤ２３は、カソード２３２が主面２３ａに配置され、アノード２３１が裏面２３ｂに配置されている。ＳＢＤ２３は、たとえば平面視矩形状である。

　スイッチング回路２において、ＭＯＳＦＥＴ２１の素子耐圧（ドレイン耐圧）は、ＩＧＢＴ２２の素子耐圧（コレクタ耐圧）よりも大きい。たとえば、上記電源電圧（直流電圧）が４００Ｖ以上５００Ｖ以下である例において、ＭＯＳＦＥＴ２１の素子耐圧は７５０Ｖであり、ＩＧＢＴ２２の素子耐圧は６５０Ｖである。スイッチング回路２において、ＭＯＳＦＥＴ２１の平面視面積はＩＧＢＴ２２の平面視面積よりも小さく、ＳＢＤ２３の平面視面積は、ＭＯＳＦＥＴ２１の平面視面積よりも大きく、ＩＧＢＴ２２の平面視面積よりも小さい。ＭＯＳＦＥＴ２１、ＩＧＢＴ２２、ＳＢＤ２３の各平面視面積の関係は、上記した例に限定されない。

　スイッチング回路２は、後に詳述される構成によって、ＭＯＳＦＥＴ２１のドレイン２１１と、ＩＧＢＴ２２のコレクタ２２１と、ＳＢＤ２３のカソード２３２とが電気的に接続され、且つ、ＭＯＳＦＥＴ２１のソース２１２と、ＩＧＢＴ２２のエミッタ２２２と、ＳＢＤ２３のアノード２３１とが電気的に接続される。これにより、ＭＯＳＦＥＴ２１とＩＧＢＴ２２とが電気的に並列に接続され、これらに対して、ＳＢＤ２３が逆並列に接続される。ＭＯＳＦＥＴ２１およびＩＧＢＴ２２のいずれか一方が導通状態のときに、スイッチング回路２が導通状態となり、ＭＯＳＦＥＴ２１およびＩＧＢＴ２２の両方が遮断状態のときに、スイッチング回路２が遮断状態となる。ＭＯＳＦＥＴ２１およびＩＧＢＴ２２の各スイッチング動作により、スイッチング回路２がスイッチング動作する。

　図６に示すように、半導体装置Ａ１は、たとえばハーフブリッジ回路として構成される。スイッチング回路１とスイッチング回路２とは、直列に接続されている。具体的には、ＭＯＳＦＥＴ１１のソース１１２、ＩＧＢＴ１２のエミッタ１２２およびＳＢＤ１３のアノード１３１と、ＭＯＳＦＥＴ２１のドレイン２１１、ＩＧＢＴ２２のコレクタ２２１およびＳＢＤ２３のカソード２３２とが、電気的に接続されている。スイッチング回路１は、半導体装置Ａ１の上アーム回路を構成し、スイッチング回路２は、半導体装置Ａ１の下アーム回路を構成する。

　支持部材３は、２つのスイッチング回路１，２をそれぞれ支持するとともに、２つのスイッチング回路１，２と、複数の電力端子４１～４３および複数の信号端子４４Ａ，４４Ｂ，４５Ａ，４５Ｂ，４９との導通経路をなす。支持部材３は、絶縁基板３１、主面金属層３２および裏面金属層３３を含む。

　絶縁基板３１は、たとえば熱伝導性に優れたセラミックスにより構成される。このようなセラミックスとしては、たとえばＡｌＮ（窒化アルミニウム）、ＳｉＮ（窒化ケイ素）、Ａｌ₂Ｏ₃（酸化アルミニウム）などが用いられる。絶縁基板３１は、たとえば平板状である。

　絶縁基板３１は、主面３１ａおよび裏面３１ｂを有する。主面３１ａと裏面３１ｂとは、第３方向ｚにおいて離間する。図３に示すように、主面３１ａは、第３方向ｚの一方（上方）を向き、裏面３１ｂは、第３方向ｚの他方（下方）を向く。

　主面金属層３２は、絶縁基板３１の主面３１ａに形成されている。主面金属層３２の構成材料は、たとえば銅または銅合金である。当該構成材料は、銅または銅合金のいずれでもなく、アルミニウムまたはアルミニウム合金であってもよい。主面金属層３２は、封止部材６に覆われている。主面金属層３２は、第１導電体としての電力配線部３２１、第３導電体としての電力配線部３２２、第２導電体としての電力配線部３２３、および、複数の信号配線部３２４Ａ，３２４Ｂ，３２５Ａ，３２５Ｂ，３２９を含む。複数の電力配線部３２１，３２２，３２３および複数の信号配線部３２４Ａ，３２４Ｂ，３２５Ａ，３２５Ｂ，３２９は、互いに離れて配置されている。

　電力配線部３２１は、２つのパッド部３２１ａ，３２１ｂを含む。２つのパッド部３２１ａ，３２１ｂとは、互いに一体的に形成されている。

　パッド部３２１ａは、ＭＯＳＦＥＴ１１、ＩＧＢＴ１２およびＳＢＤ１３が搭載される。図２および図３に示す例では、パッド部３２１ａ上において、ＭＯＳＦＥＴ１１、ＳＢＤ１３およびＩＧＢＴ１２は、第１方向ｘに沿ってこの順に配置される。つまり、ＭＯＳＦＥＴ１１、ＩＧＢＴ１２およびＳＢＤ１３の配列方向（以下「第１配列方向」という）は、第１方向ｘに一致（あるいは略一致）する。また、図２および図３に示す例では、ＭＯＳＦＥＴ１１は、ＩＧＢＴ１２よりも第１方向ｘの一方側（電力端子４１，４２が位置する側）にある。パッド部３２１ａには、ＭＯＳＦＥＴ１１のドレイン１１１、ＩＧＢＴ１２のコレクタ１２１およびＳＢＤ１３のカソード１３２がそれぞれ、導電性接合材（たとえばはんだ、金属ペースト材、あるいは、焼結金属など）により、導通接合されている。このような構成により、ＭＯＳＦＥＴ１１のドレイン１１１とＩＧＢＴ１２のコレクタ１２１とＳＢＤ１３のカソード１３２とが電気的に接続されている。パッド部３２１ａは、たとえば、平面視において、第１方向ｘを長手方向とする矩形状である。

　パッド部３２１ｂは、電力端子４１が接合されている。パッド部３２１ｂは、たとえば、平面視において、第２方向ｙに延びる帯状である。パッド部３２１ａは、パッド部３２１ｂから第１方向ｘに沿って延びる。

　電力配線部３２２は、２つのパッド部３２２ａ，３２２ｂを含む。２つのパッド部３２２ａ，３２２ｂは、互いに一体的に形成されている。

　パッド部３２２ａは、複数の電力用接続部材５２１，５２２，５２３が接合される。パッド部３２２ａは、これらの電力用接続部材５２１，５２２，５２３を介して、ＭＯＳＦＥＴ２１のソース２１２、ＩＧＢＴ２２のエミッタ２２２およびＳＢＤ２３のアノード２３１に導通する。パッド部３２２ａは、たとえば、平面視において、第１方向ｘを長手方向とする矩形状である。

　パッド部３２２ｂは、電力端子４２が接合されている。パッド部３２２ｂは、たとえば、平面視において、第２方向ｙに延びる帯状である。パッド部３２２ａは、パッド部３２２ｂから第１方向ｘに沿って延びる。

　電力配線部３２３は、２つのパッド部３２３ａ，３２３ｂを含む。２つのパッド部３２３ａ，３２３ｂは、互いに一体的に形成されている。

　パッド部３２３ａは、ＭＯＳＦＥＴ２１、ＩＧＢＴ２２およびＳＢＤ２３が搭載される。図２および図４に示す例では、パッド部３２３ａ上において、ＭＯＳＦＥＴ２１、ＳＢＤ２３およびＩＧＢＴ２２は、第１方向ｘに沿ってこの順に配置される。つまり、ＭＯＳＦＥＴ２１、ＩＧＢＴ２２およびＳＢＤ２３の配列方向（以下「第２配列方向」という）は、第１方向ｘおよび第１配列方向のそれぞれに一致（あるいは略一致）する。また、図２および図４に示す例は、ＭＯＳＦＥＴ２１は、ＩＧＢＴ２２よりも第１方向ｘの一方側（電力端子４１，４２が位置する側）にある。パッド部３２３ａには、ＭＯＳＦＥＴ２１のドレイン２１１、ＩＧＢＴ２２のコレクタ２２１およびＳＢＤ２３のカソード２３２がそれぞれ、導電性接合材（たとえばはんだ、金属ペースト材、あるいは、焼結金属など）により、導通接合されている。このような構成により、ＭＯＳＦＥＴ２１のコレクタ２２１とＩＧＢＴ２２のコレクタ２２１とＳＢＤ２３のカソード２３２とが電気的に接続されている。また、パッド部３２３ａは、複数の電力用接続部材５１１，５１２，５１３が接合される。パッド部３２３ａは、これらの電力用接続部材５１１，５１２，５１３を介して、ＭＯＳＦＥＴ１１のソース１１２、ＩＧＢＴ１２のエミッタ１２２およびＳＢＤ１３のアノード１３１に導通する。パッド部３２３ａは、たとえば、平面視において、第１方向ｘを長手方向とする矩形状である。

　パッド部３２３ｂは、電力端子４３が接合されている。パッド部３２３ｂは、たとえば平面視において、第２方向ｙに延びる帯状である。パッド部３２３ａは、パッド部３２３ｂから第１方向ｘに沿って延びる。

　半導体装置Ａ１では、３つのパッド部３２１ａ，３２２ａ，３２３ａは、平面視において、第２方向ｙに配列され、且つ、平行（あるいは略平行）に配置されている。パッド部３２３ａは、第２方向ｙにおいて、パッド部３２１ａとパッド部３２２ａとの間に位置する。

　信号配線部３２４Ａは、２つの信号用接続部材５４１Ａ，５４２Ａがそれぞれ接続される。信号配線部３２４Ａは、信号用接続部材５４１Ａを介して、ＭＯＳＦＥＴ１１のゲート１１３に導通する。また、信号配線部３２４Ａは、信号用接続部材５４２Ａを介して、ＩＧＢＴ１２のゲート１２３に導通する。信号配線部３２４Ａは、スイッチング回路１のスイッチング動作（ＭＯＳＦＥＴ１１のスイッチング動作およびＩＧＢＴ１２のスイッチング動作）を制御する第１駆動信号を伝送する。

　信号配線部３２４Ｂは、２つの信号用接続部材５４１Ｂ，５４２Ｂがそれぞれ接続される。信号配線部３２４Ｂは、信号用接続部材５４１Ｂを介して、ＭＯＳＦＥＴ２１のゲート２１３に導通する。また、信号配線部３２４Ｂは、信号用接続部材５４２Ｂを介して、ＩＧＢＴ２２のゲート２２３に導通する。信号配線部３２４Ｂは、スイッチング回路２のスイッチング動作（ＭＯＳＦＥＴ２１のスイッチング動作およびＩＧＢＴ２２のスイッチング動作）を制御する第２駆動信号を伝送する。

　信号配線部３２５Ａは、２つの信号用接続部材５５１Ａ，５５２Ａがそれぞれ接続される。信号配線部３２５Ａは、信号用接続部材５５１Ａを介して、ＭＯＳＦＥＴ１１のソース１１２に導通する。また、信号配線部３２５Ａは、信号用接続部材５５２Ａを介して、ＩＧＢＴ１２のエミッタ１２２に導通する。信号配線部３２５Ａは、スイッチング回路１の導通状態を示す第１検出信号を伝送する。信号配線部３２５Ａには、ＭＯＳＦＥＴ１１のソース１１２およびＩＧＢＴ１２のエミッタ１２２の電圧が印加される。

　信号配線部３２５Ｂは、２つの信号用接続部材５５１Ｂ，５５２Ｂがそれぞれ接続される。信号配線部３２５Ｂは、信号用接続部材５５１Ｂを介して、ＭＯＳＦＥＴ２１のソース２１２に導通する。また、信号配線部３２５Ｂは、信号用接続部材５５２Ｂを介して、ＩＧＢＴ２２のエミッタ２２２に導通する。信号配線部３２５Ｂは、スイッチング回路２の導通状態を示す第２検出信号を伝送する。信号配線部３２５Ｂには、ＭＯＳＦＥＴ２１のソース２１２およびＩＧＢＴ２２のエミッタ２２２の電圧が印加される。

　複数の信号配線部３２９は、２つのスイッチング回路１，２（２つのＭＯＳＦＥＴ１１，２１、２つのＩＧＢＴ１２，２２および２つのＳＢＤ１３，２３）のいずれにも導通していない。つまり、複数の信号配線部３２９はいずれも、主電流も電気信号も流れていない。

　裏面金属層３３は、絶縁基板３１の裏面３１ｂに形成されている。裏面金属層３３の構成材料は、主面金属層３２の構成材料と同じである。裏面金属層３３は、第３方向ｚの下方を向く面が封止部材６から露出している。なお、裏面金属層３３の第３方向ｚの下方を向く面は、封止部材６に覆われていてもよい。また、支持部材３は、裏面金属層３３を含んでいなくてもよい。この場合、絶縁基板３１の裏面３１ｂは、封止部材６に覆われていてもよいし、封止部材６から露出していてもよい。

　複数の外部端子は、第１電力端子としての電力端子４１、第３電力端子としての電力端子４２、第２電力端子としての電力端子４３、および、複数の信号端子４４Ａ，４４Ｂ，４５Ａ，４５Ｂ，４９を含む。複数の電力端子４１～４３および複数の信号端子４４Ａ，４４Ｂ，４５Ａ，４５Ｂ，４９はそれぞれ、一部が封止部材６から露出する。複数の電力端子４１～４３および複数の信号端子４４Ａ，４４Ｂ，４５Ａ，４５Ｂ，４９はそれぞれ、封止部材６の内部において、主面金属層３２に接合されている。複数の電力端子４１～４３および複数の信号端子４４Ａ，４４Ｂ，４５Ａ，４５Ｂ，４９は、たとえば同一のリードフレームから形成されており、各々が金属製の板材から形成される。複数の電力端子４１～４３および複数の信号端子４４Ａ，４４Ｂ，４５Ａ，４５Ｂ，４９の各構成材料は、たとえば銅または銅合金である。

　電力端子４１は、ＭＯＳＦＥＴ１１のドレイン１１１、ＩＧＢＴ１２のコレクタ１２１およびＳＢＤ１３のカソード１３２に導通する。電力端子４１は、接合部４１１および端子部４１２を含む。

　接合部４１１は、図２および図３に示すように、封止部材６に覆われている。接合部４１１は、図２および図３に示すように、電力配線部３２１のパッド部３２１ｂに接合されている。これにより、電力端子４１と電力配線部３２１とが導通する。接合部４１１とパッド部３２１ｂとの接合は、導電性接合材（はんだや焼結金属など）を用いた接合、レーザ接合あるいは超音波接合などのいずれの手法であってもよい。

　端子部４１２は、図２および図３に示すように、封止部材６から露出する。端子部４１２は、図２に示すように、平面視において封止部材６から第１方向ｘの一方側に延びている。端子部４１２の表面には、たとえば銀めっきが施されていてもよい。

　電力端子４２は、ＭＯＳＦＥＴ２１のソース２１２、ＩＧＢＴ２２のエミッタ２２２およびＳＢＤ２３のアノード２３１に導通する。電力端子４２は、接合部４２１および端子部４２２を含む。

　接合部４２１は、図２および図４に示すように、封止部材６に覆われている。接合部４２１は、図２および図４に示すように、電力配線部３２２のパッド部３２２ｂに接合されている。これにより、電力端子４２と電力配線部３２２とが導通する。接合部４２１とパッド部３２２ｂとの接合は、導電性接合材（はんだや焼結金属など）を用いた接合、レーザ接合あるいは超音波接合などのいずれの手法であってもよい。

　端子部４２２は、図２および図４に示すように、封止部材６から露出する。端子部４２２は、図２に示すように、平面視において封止部材６から第１方向ｘの一方側に延びている。端子部４２２の表面には、たとえば銀めっきが施されていてもよい。

　電力端子４３は、ＭＯＳＦＥＴ１１のソース１１２、ＩＧＢＴ１２のエミッタ１２２およびＳＢＤ１３のアノード１３１に導通しつつ、ＭＯＳＦＥＴ２１のドレイン２１１、ＩＧＢＴ２２のコレクタ２２１およびＳＢＤ２３のカソード２３２に導通する。電力端子４３は、接合部４３１および端子部４３２を含む。

　接合部４３１は、図２および図４に示すように、封止部材６に覆われている。接合部４３１は、図２および図４に示すように、電力配線部３２３のパッド部３２３ｂに接合されている。これにより、電力端子４３と電力配線部３２３とが導通する。接合部４３１とパッド部３２３ｂとの接合は、導電性接合材（はんだや焼結金属など）を用いた接合、レーザ接合あるいは超音波接合などのいずれの手法であってもよい。

　端子部４３２は、図２および図４に示すように、封止部材６から露出する。端子部４３２は、図２に示すように、平面視において封止部材６から第１方向ｘの他方側に延びている。端子部４３２の表面には、たとえば銀めっきが施されていてもよい。

　半導体装置Ａ１において、電力端子４１および電力端子４２は、電源に接続され、上記電源電圧（たとえば直流電圧）が印加される。たとえば、電力端子４１は正極（Ｐ端子）であり、電力端子４２は負極（Ｎ端子）である。電力端子４１および電力端子４２は、互いに離間し、第２方向ｙに沿って配置されている。電力端子４３は、スイッチング回路１およびスイッチング回路２の各スイッチング動作によって電力変換された電圧（たとえば交流電圧）を出力する。電力端子４３は、たとえば電力出力端子（ＯＵＴ端子）である。

　半導体装置Ａ１では、電力端子４１および電力端子４２は、支持部材３の第１方向ｘの一方側に配置され、電力端子４３は、支持部材３の第１方向ｘの他方側に配置される。半導体装置Ａ１では、電力端子４１および電力端子４２は、第１方向ｘにおいて、各ＭＯＳＦＥＴ１１，２１に対して、各ＩＧＢＴ１２，２２とは反対側に位置する。

　信号端子４４Ａは、図２に示すように、信号配線部３２４Ａに接合されている。信号端子４４Ａは、信号配線部３２４Ａおよび各信号用接続部材５４１Ａ，５４２Ａを介して、ＭＯＳＦＥＴ１１のゲート１１３およびＩＧＢＴ１２のゲート１２３に導通する。信号端子４４Ａは、第１駆動信号の入力端子であり、たとえば外部の駆動回路に接続される。

　信号端子４４Ｂは、図２に示すように、信号配線部３２４Ｂに接合されている。信号端子４４Ｂは、信号配線部３２４Ｂおよび各信号用接続部材５４１Ｂ，５４２Ｂを介して、ＭＯＳＦＥＴ２１のゲート２１３およびＩＧＢＴ２２のゲート２２３に導通する。信号端子４４Ｂは、第２駆動信号の入力端子であり、たとえば外部の駆動回路に接続される。

　信号端子４５Ａは、図２に示すように、信号配線部３２５Ａに接合されている。信号端子４５Ａは、信号配線部３２５Ａおよび信号用接続部材５５１Ａ，５５２Ａを介して、ＭＯＳＦＥＴ１１のソース１１２およびＩＧＢＴ１２のエミッタ１２２に導通する。信号端子４５Ａは、第１検出信号の出力端子であり、たとえば外部の駆動回路に接続される。

　信号端子４５Ｂは、図２に示すように、信号配線部３２５Ｂに接合されている。信号端子４５Ｂは、信号配線部３２５Ｂおよび信号用接続部材５５１Ｂ，５５２Ｂを介して、ＭＯＳＦＥＴ２１のソース２１２およびＩＧＢＴ２２のエミッタ２２２に導通する。信号端子４５Ｂは、第２検出信号の出力端子であり、たとえば外部の駆動回路に接続される。

　複数の信号端子４９はそれぞれ、図２に示すように、複数の信号配線部３２９にそれぞれ接合されている。複数の信号端子４９はいずれも、２つのスイッチング回路１，２のいずれにも導通していない。複数の信号端子４９はそれぞれ、ノンコネクト端子である。

　複数の接続部材はそれぞれ、互いに離間する２つの部位間を導通させる。複数の接続部材は、第１接続部材としての電力用接続部材５１１、第２接続部材としての電力用接続部材５１２、電力用接続部材５１３、第３接続部材としての電力用接続部材５２１、第４接続部材としての電力用接続部材５２２、電力用接続部材５２３、および、複数の信号用接続部材５４１Ａ，５４１Ｂ，５４２Ａ，５４２Ｂ，５５１Ａ，５５１Ｂ，５５２Ａ，５５２Ｂを含む。

　複数の電力用接続部材５１１～５１３，５２１～５２３はそれぞれ、主電流の導通路である。複数の電力用接続部材５１１～５１３，５２１～５２３はそれぞれ、たとえば金属製の平板から形成される。複数の電力用接続部材５１１～５１３，５２１～５２３はそれぞれ、金属製の平板ではなく、１つまたは複数のボンディングワイヤであってもよい。複数の電力用接続部材５１１～５１３，５２１～５２３の各構成材料は、構成材料は、たとえば銅または銅合金である。当該構成材料は、銅または銅合金のいずれでもなく、金または金合金、もしくは、アルミニウムまたはアルミニウム合金であってもよい。各電力用接続部材５１３，５２３は、図５に示すように、一部が屈曲する。各電力用接続部材５１１，５１２，５２１，５２２も、各電力用接続部材５１３，５２３と同様に、一部が屈曲する。

　電力用接続部材５１１は、ＭＯＳＦＥＴ１１のソース１１２とパッド部３２３ａとに接続され、ソース１１２と電力配線部３２３とを導通させる。電力用接続部材５１２は、ＩＧＢＴ１２のエミッタ１２２とパッド部３２３ａとに接続され、エミッタ１２２と電力配線部３２３とを導通させる。電力用接続部材５１３は、ＳＢＤ１３のアノード１３１とパッド部３２３ａとに接続され、アノード１３１と電力配線部３２３とを導通させる。このような構成により、ＭＯＳＦＥＴ１１のソース１１２とＩＧＢＴ１２のエミッタ１２２とＳＢＤ１３のアノード１３１とが電気的に接続される。

　電力用接続部材５２１は、ＭＯＳＦＥＴ２１のソース２１２とパッド部３２２ａとに接続され、ソース２１２と電力配線部３２２とを導通させる。電力用接続部材５２２は、ＩＧＢＴ２２のエミッタ２２２とパッド部３２２ａとに接続され、エミッタ２２２と電力配線部３２２とを導通させる。電力用接続部材５２３は、ＳＢＤ２３のアノード２３１とパッド部３２２ａとに接続され、アノード２３１と電力配線部３２２とを導通させる。このような構成により、ＭＯＳＦＥＴ２１のソース２１２とＩＧＢＴ２２のエミッタ２２２とＳＢＤ２３のアノード２３１とが電気的に接続される。

　複数の信号用接続部材５４１Ａ，５４１Ｂ，５４２Ａ，５４２Ｂ，５５１Ａ，５５１Ｂ，５５２Ａ，５５２Ｂはそれぞれ、電気信号の導通路である。複数の信号用接続部材５４１Ａ，５４１Ｂ，５４２Ａ，５４２Ｂ，５５１Ａ，５５１Ｂ，５５２Ａ，５５２Ｂはそれぞれ、たとえばボンディングワイヤである。複数の信号用接続部材５４１Ａ，５４１Ｂ，５４２Ａ，５４２Ｂ，５５１Ａ，５５１Ｂ，５５２Ａ，５５２Ｂの各構成材料は、たとえば金または金合金である。当該構成材料は、金または金合金のいずれでもなく、銅または銅合金、もしくは、アルミニウムまたはアルミニウム合金であってもよい。

　信号用接続部材５４１Ａは、ＭＯＳＦＥＴ１１のゲート１１３と信号配線部３２４Ａとに接続され、ゲート１１３と信号配線部３２４Ａとを導通させる。信号用接続部材５４２Ａは、ＩＧＢＴ１２のゲート１２３と信号配線部３２４Ａとに接続され、ゲート１２３と信号配線部３２４Ａとを導通させる。

　信号用接続部材５４１Ｂは、ＭＯＳＦＥＴ２１のゲート２１３と信号配線部３２４Ｂとに接続され、ゲート２１３と信号配線部３２４Ｂとを導通させる。信号用接続部材５４２Ｂは、ＩＧＢＴ２２のゲート２２３と信号配線部３２４Ｂとに接続され、ゲート２２３と信号配線部３２４Ｂとを導通させる。

　信号用接続部材５５１Ａは、ＭＯＳＦＥＴ１１のソース１１２と信号配線部３２５Ａとに接続され、ソース１１２と信号配線部３２５Ａとを導通させる。信号用接続部材５５２Ａは、ＩＧＢＴ１２のエミッタ１２２と信号配線部３２５Ａとに接続され、エミッタ１２２と信号配線部３２５Ａとを導通させる。

　信号用接続部材５５１Ｂは、ＭＯＳＦＥＴ２１のソース２１２と信号配線部３２５Ｂとに接続され、ソース２１２と信号配線部３２５Ｂとを導通させる。信号用接続部材５５２Ｂは、ＩＧＢＴ２２のエミッタ２２２と信号配線部３２５Ｂとに接続され、エミッタ２２２と信号配線部３２５Ｂとを導通させる。

　封止部材６は、２つのスイッチング回路１，２などを保護する封止材である。封止部材６は、２つのスイッチング回路１，２、支持部材３の一部、複数の電力端子４１，４２，４３各々の一部、複数の信号端子４４Ａ，４４Ｂ，４５Ａ，４５Ｂ，４９各々の一部，電力用接続部材５１１～５１３，５２１～５２３、複数の信号用接続部材５４１Ａ，５４１Ｂ，５４２Ａ，５４２Ｂ，５５１Ａ，５５１Ｂ，５５２Ａ，５５２Ｂをそれぞれ覆う。封止部材６は、たとえば絶縁性樹脂材料により構成される。当該絶縁性樹脂材料は、たとえばエポキシ樹脂である。封止部材６は、樹脂主面６１、樹脂裏面６２および複数の樹脂側面６３１～６３４を有する。

　樹脂主面６１および樹脂裏面６２は、図３～５に示すように、第３方向ｚに離間する。樹脂主面６１は、第３方向ｚの一方（上方）を向き、樹脂裏面６２は、第３方向ｚの他方（下方）を向く。複数の樹脂側面６３１～６３４はそれぞれ、第３方向ｚにおいて、樹脂主面６１および樹脂裏面６２に挟まれ、これらに繋がる。２つの樹脂側面６３１，６３２は、第１方向ｘにおいて互いに反対側を向く。各電力端子４１，４２は、樹脂側面６３２から突き出ており、電力端子４３は、樹脂側面６３１から突き出ている。２つの樹脂側面６３３，６３４は、第２方向ｙにおいて互いに反対側を向く。各信号端子４４Ａ，４５Ａは、樹脂側面６３４から突き出ており、信号端子４４Ｂ，４５Ｂは、樹脂側面６３３から突き出ている。

　半導体装置Ａ１の作用および効果は、次の通りである。

　半導体装置Ａ１では、ＭＯＳＦＥＴ１１の素子耐圧は、ＩＧＢＴ１２の素子耐圧よりも大きい。この構成によれば、スイッチング回路１のスイッチング動作時にサージ電圧が発生した際、サージ電圧は、ＭＯＳＦＥＴ１１の素子耐圧よりもＩＧＢＴ１２の素子耐圧を先に超える。そのため、ＭＯＳＦＥＴ１１よりも先にＩＧＢＴ１２がアバランシェモードとなる。アバランシェモードとは、アバランシェ降伏が発生している状態である。本願発明者の研究によれば、ＭＯＳＦＥＴ１１とＩＧＢＴ１２とのアバランシェ耐量の違いにより、ＩＧＢＴ１２は、アバランシェモードとなってもチップ自体は壊れにくく、一方、ＭＯＳＦＥＴ１１は、アバランシェモードとなると壊れやすいとの知見を得た。そこで、スイッチング回路１のスイッチング動作によってサージ電圧が発生しても、ＩＧＢＴ１２が先にアバランシェモードとなることで、サージ電圧をＩＧＢＴ１２に吸収させて、ＭＯＳＦＥＴ１１がアバランシェモードとなることを抑制できる。したがって、半導体装置Ａ１は、スイッチング回路１のスイッチングサージが発生した場合であっても、ＭＯＳＦＥＴ１１よりもＩＧＢＴ１２を先にアバランシェ降伏させるように構成することで、ＭＯＳＦＥＴ１１およびＩＧＢＴ１２が破壊することが抑制される。つまり、半導体装置Ａ１は、ＭＯＳＦＥＴ１１およびＩＧＢＴ１２を並列動作する上で、サージ電圧による故障の発生を抑制でき、信頼性の低下を抑制できる。

　たとえば、半導体装置Ａ１において、２つの電力端子４１，４２に印加する電源電圧が４００Ｖ以上５００Ｖ以下である場合、スイッチング回路１のスイッチング動作によって、６５０Ｖ程度のサージ電圧が発生することがある。このような場合、ＭＯＳＦＥＴ１１の素子耐圧とＩＧＢＴ１２の素子耐圧とをそれぞれ、このサージ電圧に合わせて６５０Ｖ程度となるように設計される。しかしながら、半導体装置Ａ１では、ＭＯＳＦＥＴ１１の素子耐圧を７５０Ｖとし、ＩＧＢＴ１２の素子耐圧を６５０Ｖとしている。これにより、ＩＧＢＴ１２がアバランシェモードとなっても、ＭＯＳＦＥＴ１１がアバランシェモードにならない状況が生じる。つまり、半導体装置Ａ１において、スイッチング回路１のスイッチング動作によるサージ電圧が発生した場合であっても、ＭＯＳＦＥＴ１１よりもＩＧＢＴ１２が先にアバランシェモードとなり、ＭＯＳＦＥＴ１１およびＩＧＢＴ１２の破壊が抑制される。

　半導体装置Ａ１では、ＭＯＳＦＥＴ１１は、ＳｉＣを含んで構成され、ＩＧＢＴ１２は、Ｓｉを含んで構成される。一般的に、ＳｉＣを含んで構成されたＭＯＳＦＥＴ１１は、Ｓｉを含んで構成されたＩＧＢＴ１２よりもアバランシェ耐量が低くなる傾向がある。そのため、ＭＯＳＦＥＴ１１の素子耐圧とＩＧＢＴ１２の素子耐圧とを上述の関係にすることは、ＭＯＳＦＥＴ１１およびＩＧＢＴ１２の破壊を抑制する上で有効である。

　半導体装置Ａ１では、電力端子４１からＭＯＳＦＥＴ１１のドレイン１１１までの第１導通経路のインダクタンスは、電力端子４１からＩＧＢＴ１２のコレクタ１２１までの第２導通経路のインダクタンスよりも小さい。たとえば、半導体装置Ａ１では、図２から理解されるように、上記第１導通経路の長さが、上記第２導通経路の長さよりも短いことで、第１導通経路のインダクタンスを第２導通経路のインダクタンスよりも小さくしている。この構成によると、第２導通経路のインダクタンスが、第１導通経路のインダクタンスよりも大きいことから、ＭＯＳＦＥＴ１１よりもＩＧＢＴ１２により大きなスイッチングサージが発生する。したがって、スイッチング回路１のスイッチング動作によるサージ電圧が発生しても、ＭＯＳＦＥＴ１１の素子耐圧とＩＧＢＴ１２の素子耐圧との関係とは別に、ＩＧＢＴ１２がＭＯＳＦＥＴ１１よりも先にアバランシェモードとなる。したがって、サージ電圧をＩＧＢＴ１２に吸収させて、ＭＯＳＦＥＴ１１がアバランシェモードとなることを抑制できるので、ＭＯＳＦＥＴ１１およびＩＧＢＴ１２の破壊を抑制できる。つまり、半導体装置Ａ１は、ＭＯＳＦＥＴ１１およびＩＧＢＴ１２を並列動作する上で、さらに、サージ電圧による故障の発生を抑制できるので、信頼性の低下を抑制できる。

　半導体装置Ａ１では、ＭＯＳＦＥＴ１１およびＩＧＢＴ１２は、パッド部３２１ａに搭載され、パッド部３２１ａは、平面視において、ＭＯＳＦＥＴ１１とＩＧＢＴ１２との第１配列方向（たとえば第１方向ｘ）に沿って延びる。そして、パッド部３２１ａは、電力端子４１が接合されたパッド部３２１ｂに繋がっており、パッド部３２１ｂは、パッド部３２１ａのうち上記第１配列方向においてＩＧＢＴ１２よりもＭＯＳＦＥＴ１１側の端縁に繋がっている。この構成によると、上記第１導通経路の長さを上記第２導通経路の長さよりも短くすることが可能となる。

　半導体装置Ａ１は、ＳＢＤ１３を備えている。ＳＢＤ１３は、ＭＯＳＦＥＴ１１およびＩＧＢＴ１２に対して逆並列に接続されている。この構成によると、スイッチング回路１のスイッチング動作によってスイッチングサージが発生しても、ＳＢＤ１３が通電することで、ＭＯＳＦＥＴ１１およびＩＧＢＴ１２の各内蔵ダイオードに流れる電流が低減される。このため、半導体装置Ａ１は、ＭＯＳＦＥＴ１１およびＩＧＢＴ１２に印加されるスイッチングサージが抑制され、ＭＯＳＦＥＴ１１およびＩＧＢＴ１２の破壊を抑制できる。つまり、半導体装置Ａ１は、ＭＯＳＦＥＴ１１およびＩＧＢＴ１２のスイッチング動作時にスイッチングサージが発生しても、このスイッチングサージによる故障の発生を抑制できるので、信頼性の低下を抑制できる。特に、半導体装置Ａ１では、電力端子４１からＳＢＤ１３までの第３導通経路の長さは、電力端子４１からＭＯＳＦＥＴ１１までの第１導通経路の長さよりも大きく、電力端子４１からＩＧＢＴ１２までの第２導通経路の長さよりも小さい。このような構成は、ＭＯＳＦＥＴ１１およびＩＧＢＴ１２に印加されるスイッチングサージの抑制に有効である。たとえば、半導体装置Ａ１では、第１配列方向において、電力端子４１がスイッチング回路１の一方側に配置された場合に、ＭＯＳＦＥＴ１１とＩＧＢＴ１２との間にＳＢＤ１３を配置している。これにより、第３導通経路の長さを、第１導通経路の長さよりも大きく、第２導通経路の長さよりも小さくしている。

　半導体装置Ａ１は、ＭＯＳＦＥＴ２１の素子耐圧は、ＩＧＢＴ２２の素子耐圧よりも大きい。この構成によると、スイッチング回路２においてもスイッチング回路１と同様に、スイッチング回路２のスイッチング動作によってサージ電圧が発生しても、ＩＧＢＴ２２がＭＯＳＦＥＴ２１よりも先にアバランシェモードとなることで、ＭＯＳＦＥＴ２１およびＩＧＢＴ２２の破壊が抑制される。つまり、半導体装置Ａ１は、ＭＯＳＦＥＴ２１およびＩＧＢＴ２２を並列動作する上で、サージ電圧による故障の発生を抑制できるので、信頼性の低下を抑制できる。なお、スイッチング回路２においても、スイッチング回路１と同様に、２つの電力端子４１，４２に印加する電源電圧が４００Ｖ以上５００Ｖ以下である場合、ＭＯＳＦＥＴ２１の素子耐圧を７５０Ｖとし、ＩＧＢＴ２２の素子耐圧を６５０Ｖとする。これにより、半導体装置Ａ１において、スイッチング回路２のスイッチング動作によるサージ電圧が発生した場合であっても、ＭＯＳＦＥＴ２１よりもＩＧＢＴ２２が先にアバランシェモードとなり、ＭＯＳＦＥＴ２１およびＩＧＢＴ２２の破壊が抑制される。

　半導体装置Ａ１は、電力端子４１からＭＯＳＦＥＴ２１のドレイン２１１までの第４導通経路のインダクタンスは、電力端子４１からＩＧＢＴ２２のコレクタ２２１までの第５導通経路のインダクタンスよりも小さい。たとえば、半導体装置Ａ１では、図２から理解されるように、上記第４導通経路の長さが、上記第５導通経路の長さよりも短いことで、第４導通経路のインダクタンスを第５導通経路のインダクタンスよりも小さくしている。この構成によると、スイッチング回路２においてスイッチング回路１と同様に、スイッチング回路２のスイッチング動作によってサージ電圧が発生しても、ＩＧＢＴ２２がＭＯＳＦＥＴ２１よりも先にアバランシェモードとなることで、ＭＯＳＦＥＴ２１およびＩＧＢＴ２２の破壊が抑制される。つまり、半導体装置Ａ１は、ＭＯＳＦＥＴ２１およびＩＧＢＴ２２を並列動作する上で、さらに、サージ電圧による故障の発生を抑制できるので、信頼性の低下を抑制できる。

　半導体装置Ａ１は、ＳＢＤ２３を備えている。ＳＢＤ２３は、ＭＯＳＦＥＴ２１およびＩＧＢＴ２２に対して逆並列に接続されている。この構成によれば、スイッチング回路２においてもスイッチング回路１と同様に、スイッチング回路２のスイッチング動作によってスイッチングサージが発生してもＳＢＤ２３が通電することで、ＭＯＳＦＥＴ２１およびＩＧＢＴ２２に印加されるスイッチングサージが抑制され、ＭＯＳＦＥＴ２１およびＩＧＢＴ２２の破壊を抑制できる。つまり、半導体装置Ａ１は、ＭＯＳＦＥＴ２１およびＩＧＢＴ２２のスイッチング動作時にスイッチングサージが発生しても、このスイッチングサージによる故障の発生を抑制できるので、信頼性の低下を抑制できる。特に、半導体装置Ａ１では、電力端子４１からＳＢＤ２３までの第６導通経路の長さは、電力端子４１からＭＯＳＦＥＴ２１までの第４導通経路の長さよりも大きく、電力端子４１からＩＧＢＴ２２までの第５導通経路の長さよりも小さい。このような構成は、ＭＯＳＦＥＴ２１およびＩＧＢＴ２２に印加されるスイッチングサージの抑制に有効である。たとえば、半導体装置Ａ１では、第２配列方向において、電力端子４１がスイッチング回路１の一方側に配置された場合に、ＭＯＳＦＥＴ２１とＩＧＢＴ２２との間にＳＢＤ２３を配置している。これにより、第６導通経路の長さを、第４導通経路の長さよりも大きく、第５導通経路の長さよりも小さくしている。

　半導体装置Ａ１では、電力端子４１および電力端子４２は、ＭＯＳＦＥＴ１１およびＩＧＢＴ１２の配列方向（第１配列方向）において、ＭＯＳＦＥＴ１１に対してＩＧＢＴ１２と反対側に位置する。また、電力端子４１および電力端子４２は、ＭＯＳＦＥＴ２１およびＩＧＢＴ２２の配列方向（第２配列方向）において、ＭＯＳＦＥＴ２１に対してＩＧＢＴ２２と反対側に位置する。この構成によると、電力端子４１と電力端子４２との間の主電流の導通経路において、２つのＭＯＳＦＥＴ１１，２１を通る経路が、２つのＩＧＢＴ１２，２２を通る経路よりも短くなる。半導体装置Ａ１に流れる電流は、低電流域（たとえば１００Ａ程度）では、相対的に導通経路が短い２つのＭＯＳＦＥＴ１１，２１を通る経路に優先的に流れる。一般的に、ＭＯＳＦＥＴはＩＧＢＴよりも低電流域でのオン抵抗が小さい。したがって、半導体装置Ａ１では、低電流域において、各ＩＧＢＴ１２，２２よりも各ＭＯＳＦＥＴ１１，２１に優先的に電流が流れることで、オン抵抗による電力損失を抑制できる。たとえば、半導体装置Ａ１を車載インバータで用いる場合、軽負荷（半導体装置Ａ１に流れる電流が低電流域）での動作頻度が高い。したがって、半導体装置Ａ１を車載インバータで用いる場合において、各ＭＯＳＦＥＴ１１，２１および各ＩＧＢＴ１２，２２のオン抵抗による電力損失を抑制する上で有効である。

　第１実施形態では、電力端子４１からＭＯＳＦＥＴ１１のドレイン１１１までの第１導通経路の長さと、電力端子４１からＩＧＢＴ１２のコレクタ１２１までの第２導通経路の長さとの違いによって、第１導通経路のインダクタンスを第２導通経路のインダクタンスよりも小さくしたが、この構成とは異なり、第１導通経路および第２導通経路の各構成材料または各形状の違いにより、第１導通経路のインダクタンスを第２導通経路のインダクタンスよりも小さくしてもよい。

　図７～図１３は、第２実施形態にかかる半導体装置Ａ２を示している。図７～図１３に示すように、半導体装置Ａ２は、２つのスイッチング回路１，２、支持部材３、複数の外部端子、複数の接続部材、放熱板７０、ケース７１および樹脂部材７５を備える。複数の外部端子は、複数の電力端子４１～４３、複数の信号端子４４Ａ，４４Ｂ，４５Ａ，４５Ｂ，４６，４７を含む。複数の接続部材は、複数の電力用接続部材５１１～５１３，５２１～５２３、および、複数の信号用接続部材５４１Ａ，５４１Ｂ，５４２Ａ，５４２Ｂ，５５１Ａ，５５１Ｂ，５５２Ａ，５５２Ｂ，５４０Ａ，５４０Ｂ，５５０Ａ，５５０Ｂ，５６，５７を含む。

　半導体装置Ａ２は、半導体装置Ａ１と比較して、モジュール構造が異なる。たとえば、半導体装置Ａ２は、半導体装置Ａ１と比較して、封止部材６の代わりに、放熱板７０、ケース７１および樹脂部材７５を備える点が異なる。放熱板７０、ケース７１および樹脂部材７５は、２つのスイッチング回路１，２などを保護する。

　放熱板７０は、たとえば平面視矩形状の平板である。放熱板７０は、熱伝導率の高い材料で構成されており、たとえば、銅または銅合金からなる。放熱板７０の表面にＮｉめっきが施されていてもよい。放熱板７０の第３方向ｚ下方側の表面には、必要に応じて、冷却部材（たとえばヒートシンク）が取り付けられる。図１０および図１１に示すように、絶縁基板３１は、当該放熱板７０上に載置されている。

　ケース７１は、図８および図９から理解されるように、たとえば直方体である。ケース７１は、電気絶縁性を有し、かつ耐熱性に優れた合成樹脂から構成されており、たとえばＰＰＳ（ポリフェニレンサルファイド）により構成される。ケース７１は、平面視において放熱板７０とおよそ同じ大きさの矩形状である。ケース７１は、図７～図１３に示すように、枠部７２、天板７３および複数の端子台７４１～７４４を含む。

　枠部７２は、放熱板７０の第３方向ｚ上方の表面に固定される。天板７３は、枠部７２に固定される。天板７３は、図７、図１０および図１１に示すように、枠部７２の第３方向ｚ上方側の開口を閉鎖する。天板７３は、図１０および図１１に示すように、枠部７２の第３方向ｚ下方側を閉鎖する放熱板７０と対向している。天板７３、放熱板７０および枠部７２によって、回路収容空間（スイッチング回路１およびスイッチング回路２などを収容する空間）がケース７１の内部に区画されている。

　２つの端子台７４１，７４２は、枠部７２よりも第１方向ｘの一方側に配置され、枠部７２と一体的に形成されている。２つの端子台７４３，７４４は、枠部７２よりも第１方向ｘの他方側に配置され、枠部７２と一体的に形成されている。２つの端子台７４１，７４２は、枠部７２の第１方向ｘの一方側の側壁に対して、第２方向ｙに沿って配置されている。端子台７４１は、図１０および図１２に示すように、電力端子４１の一部を覆っており、且つ、第３方向ｚ上方側の表面に電力端子４１の一部が配置されている。端子台７４２は、図１１および図１２に示すように、電力端子４２の一部を覆っており、且つ、第３方向ｚ上方側の表面に電力端子４２の一部が配置されている。２つの端子台７４３，７４４は、枠部７２の第１方向ｘの他方側の側壁に対して、第２方向ｙに沿って配置されている。端子台７４３は、図１０および図１３に示すように、２つの電力端子４３の一方の一部を覆っており、且つ、第３方向ｚ上方側の表面にこの電力端子４３の一部が配置されている。端子台７４４は、図１１および図１３に示すように、２つの電力端子４３の他方の一部を覆っており、且つ、第３方向ｚ上方側の表面に、この電力端子４３の一部が配置されている。

　樹脂部材７５は、図１０および図１１に示すように、放熱板７０およびケース７１によって囲まれた領域に充填されている。樹脂部材７５は、２つのスイッチング回路１，２などを覆う。樹脂部材７５の構成材料は、たとえば黒色のエポキシ樹脂である。樹脂部材７５の構成材料として、エポキシ樹脂ではなく、シリコーンゲルなどの他の材料を選択してもよい。なお、半導体装置Ａ２は、樹脂部材７５を備えていなくてもよい。また、半導体装置Ａ２が樹脂部材７５を備える例では、ケース７１が天板７３を含んでいなくてもよい。

　半導体装置Ａ２のスイッチング回路１は、２つのＭＯＳＦＥＴ１１、２つのＩＧＢＴ１２および２つのＳＢＤ１３を備える。これらは、上記第１配列方向（半導体装置Ａ２では第１方向ｘと同じ）において、２つの電力端子４１，４２から２つの電力端子４３に向かって、２つのＭＯＳＦＥＴ１１、２つのＳＢＤ１３、２つのＩＧＢＴ１２の順に配列されている。よって、２つのＭＯＳＦＥＴ１１はそれぞれ、２つのＩＧＢＴ１２のそれぞれよりも２つの電力端子４１，４２の近くに配置され、且つ、２つのＳＢＤ１３はそれぞれ、２つのＭＯＳＦＥＴ１１のそれぞれと、２つのＩＧＢＴ１２のそれぞれとの間に配置されている。

　半導体装置Ａ２のスイッチング回路２は、２つのＭＯＳＦＥＴ２１、２つのＩＧＢＴ２２および２つのＳＢＤ２３を備える。これらは、上記第２配列方向（半導体装置Ａ２では第１方向ｘと同じ）において、２つの電力端子４１，４２から２つの電力端子４３に向かって、２つのＭＯＳＦＥＴ２１、２つのＳＢＤ２３、２つのＩＧＢＴ２２の順に配列されている。よって、２つのＭＯＳＦＥＴ２１はそれぞれ、２つのＩＧＢＴ２２のそれぞれよりも２つの電力端子４１，４２の近くに配置され、且つ、２つのＳＢＤ２３はそれぞれ、２つのＭＯＳＦＥＴ２１のそれぞれと、２つのＩＧＢＴ２２のそれぞれとの間に配置されている。

　半導体装置Ａ２の支持部材３は、絶縁基板３１および主面金属層３２を含む。半導体装置Ａ２の支持部材３は、半導体装置Ａ１の支持部材３と比較して、裏面金属層３３を含まない点で異なる。半導体装置Ａ２の絶縁基板３１は、裏面３１ｂが放熱板７０に接合されている。この構成とは異なり、半導体装置Ａ２の支持部材３も、半導体装置Ａ１の支持部材３と同様に、裏面金属層３３を含んでいてもよい。

　半導体装置Ａ２の主面金属層３２は、複数の電力配線部３２１～３２３および複数の信号配線部３２４Ａ，３２４Ｂ，３２５Ａ，３２５Ｂ，３２７，３２９を含む。よって、半導体装置Ａ２の主面金属層３２は、半導体装置Ａ１の主面金属層３２と比較して、一対の信号配線部３２７をさらに含む点で異なる。

　一対の信号配線部３２７は、図９に示すように、第２方向ｙにおいて互いに離間する。一対の信号配線部３２７はそれぞれ、たとえばサーミスタＴＨが接合される。サーミスタＴＨは、一対の信号配線部３２７に跨って配置される。半導体装置Ａ２と異なる構成において、一対の信号配線部３２７にサーミスタＴＨが接合されなくてもよい。図９に示すように、一対の信号配線部３２７は、絶縁基板３１の四隅のいずれかの近傍に位置する。図９に示すように、一対の信号配線部３２７は、第１方向ｘにおいて、パッド部３２１ｂと２つの信号配線部３２４Ａ，３２５Ａとの間に位置する。

　また、半導体装置Ａ２では、電力配線部３２２のパッド部３２２ａには、図９に示すように、スリット３２２ｓが形成されている。スリット３２２ｓは、平面視において、パッド部３２２ａのうちの、第１方向ｘの一方側（パッド部３２２ｂが位置する側）の端縁を基端として第１方向ｘに沿って延びる。スリット３２２ｓの先端は、パッド部３２２ａの第１方向ｘ中央部に位置する。

　半導体装置Ａ２において、複数の外部端子は、上述の通り、複数の電力端子４１～４３、および、複数の信号端子４４Ａ，４４Ｂ，４５Ａ，４５Ｂ，４６，４７を含む。よって、半導体装置Ａ２の複数の外部端子は、半導体装置Ａ１の複数の外部端子と比較して、複数の信号端子４６，４７をさらに含み、信号端子４９を含まない点で異なる。半導体装置Ａ２では、複数の電力端子４１～４３は、複数の端子台７４１～７４４にそれぞれ支持され、且つ、複数の信号端子４４Ａ，４４Ｂ，４５Ａ，４５Ｂ，４６，４７は、ケース７１に支持されている。

　信号端子４６は、図９に示すように、信号用接続部材５６が接合される。信号端子４６は、信号用接続部材５６を介して、電力配線部３２１に導通する。これにより、信号端子４６は、各ＭＯＳＦＥＴ１１のドレイン１１１および各ＩＧＢＴ１２のコレクタ１２１に導通する。信号端子４６は、第３検出信号の出力端子である。第３検出信号は、電力配線部３２１に印加される電圧を検出するための信号である。

　一対の信号端子４７はそれぞれ、図９に示すように、一対の信号用接続部材５７がそれぞれ接合される。一対の信号端子４７は、一対の信号用接続部材５７を介して、一対の信号配線部３２７に導通する。これにより、一対の信号端子４７は、サーミスタＴＨに導通する。一対の信号端子４７は、ケース７１内部の温度を検出するための端子である。一対の信号配線部３２７にサーミスタＴＨが接合されない場合、一対の信号端子４７は、ノンコネクト端子である。

　半導体装置Ａ２において、複数の接続部材は、上述の通り、複数の電力用接続部材５１１～５１３，５２１～５２３、および、複数の信号用接続部材５４１Ａ，５４１Ｂ，５４２Ａ，５４２Ｂ，５５１Ａ，５５１Ｂ，５５２Ａ，５５２Ｂ，５４０Ａ，５４０Ｂ，５５０Ａ，５５０Ｂ，５６，５７を含む。よって、半導体装置Ａ２の複数の接続部材は、半導体装置Ａ１の複数の接続部材と比較して、複数の信号用接続部材５４０Ａ，５４０Ｂ，５５０Ａ，５５０Ｂ，５６，５７をさらに含む点で異なる。なお、図９に示す例では、半導体装置Ａ２の各電力用接続部材５１１～５１３，５２１～５２３は、ボンディングワイヤで構成されているが、半導体装置Ａ１と同様に金属製の平板であってもよい。

　複数の信号用接続部材５４０Ａ，５４０Ｂ，５５０Ａ，５５０Ｂ，５６，５７はそれぞれ、たとえばボンディングワイヤである。複数の信号用接続部材５４０Ａ，５４０Ｂ，５５０Ａ，５５０Ｂ，５６，５７の各構成材料は、たとえば金または金合金である。当該構成材料は、金または金合金のいずれでもなく、銅または銅合金、もしくは、アルミニウムまたはアルミニウム合金であってもよい。

　信号用接続部材５４０Ａは、ケース７１などによる回路収容空間の内方において、信号配線部３２４Ａと信号端子４４Ａとに接合される。信号用接続部材５４０Ａは、信号配線部３２４Ａと信号端子４４Ａとを導通させる。

　信号用接続部材５４０Ｂは、ケース７１などによる回路収容空間の内方において、信号配線部３２４Ｂと信号端子４４Ｂとに接合される。信号用接続部材５４０Ｂは、信号配線部３２４Ｂと信号端子４４Ｂとを導通させる。

　信号用接続部材５５０Ａは、ケース７１などによる回路収容空間の内方において、信号配線部３２５Ａと信号端子４５Ａとに接合される。信号用接続部材５５０Ａは、信号配線部３２５Ａと信号端子４５Ａとを導通させる。

　信号用接続部材５５０Ｂは、ケース７１などによる回路収容空間の内方において、信号配線部３２５Ｂと信号端子４５Ｂとに接合される。信号用接続部材５５０Ｂは、信号配線部３２５Ｂと信号端子４５Ｂとを導通させる。

　信号用接続部材５６は、ケース７１などによる回路収容空間の内方において、パッド部３２１ａと信号端子４６とに接合される。信号用接続部材５６は、電力配線部３２１と信号端子４６とを導通させる。

　一対の信号用接続部材５７はそれぞれ、ケース７１などによる回路収容空間の内方において、一対の信号配線部３２７のそれぞれと一対の信号端子４７のそれぞれとに接合される。一対の信号用接続部材５７はそれぞれ、一対の信号配線部３２７のそれぞれと一対の信号端子４７のそれぞれとを導通させる。

　半導体装置Ａ２においても、半導体装置Ａ１と同様に、ＭＯＳＦＥＴ１１の素子耐圧は、ＩＧＢＴ１２の素子耐圧よりも大きい。したがって、半導体装置Ａ２は、半導体装置Ａ１と同様に、ＭＯＳＦＥＴ１１およびＩＧＢＴ１２を並列動作する上で、サージ電圧による故障の発生を抑制できるので、信頼性の低下を抑制できる。また、半導体装置Ａ２では、ＭＯＳＦＥＴ２１の素子耐圧は、ＩＧＢＴ２２の素子耐圧よりも大きい。これにより、半導体装置Ａ２は、半導体装置Ａ１と同様に、ＭＯＳＦＥＴ２１およびＩＧＢＴ２２を並列動作する上で、サージ電圧による故障の発生を抑制できるので、信頼性の低下を抑制できる。その他、半導体装置Ａ２は、半導体装置Ａ１と共通する構成により、半導体装置Ａ１と同様の作用効果を奏することができる。

　図１４～図１９は、第３実施形態にかかる半導体装置Ａ３を示している。図１４～図１９に示すように、半導体装置Ａ３は、２つのスイッチング回路１，２、支持部材３、複数の外部端子、複数の接続部材および封止部材６を備える。複数の外部端子は、複数の電力端子４１～４３、複数の信号端子４４Ａ，４４Ｂ，４５Ａ，４５Ｂ，４６を含む。複数の接続部材は、複数の電力用接続部材５１１～５１３，５２１～５２３、および、複数の信号用接続部材５４１Ａ，５４１Ｂ，５４２Ａ，５４２Ｂ，５５１Ａ，５５１Ｂ，５５２Ａ，５５２Ｂを含む。

　半導体装置Ａ３は、各半導体装置Ａ１，Ａ２と比較して、モジュール構造が異なる。たとえば、半導体装置Ａ３は、半導体装置Ａ１と同様に、２つのスイッチング回路１，２が封止部材６で覆われた樹脂モールドタイプであるが、支持部材３、複数の外部端子および複数の接続部材の構成が半導体装置Ａ１と異なる。

　半導体装置Ａ３の支持部材３は、絶縁基板３１、主面金属層３２、裏面金属層３３、一対の導電板３４Ａ，３４Ｂ、一対の絶縁板３５Ａ，３５Ｂおよび複数の金属部材３９１，３９２を含む。

　一対の導電板３４Ａ，３４Ｂはそれぞれ、導電性材料により構成され、当該導電性材料は、たとえば銅または銅合金である。この構成と異なり、各導電板３４Ａ，３４Ｂは、たとえば銅からなる層とモリブデンからなる層とが第３方向ｚに交互に積層された積層体であってもよい。この場合、一対の導電板３４Ａ，３４Ｂの第３方向ｚの両表層は、銅からなる層である。一対の導電板３４Ａ，３４Ｂはそれぞれ、厚さ方向が第３方向ｚと一致（あるいは略一致）する姿勢で配置される。一対の導電板３４Ａ，３４Ｂはそれぞれ、図１７に示すように、たとえば平面視矩形状である。

　導電板３４Ａは、図１７などに示すように、ＭＯＳＦＥＴ１１、ＩＧＢＴ１２およびＳＢＤ１３がそれぞれ搭載される。導電板３４Ａは、ＭＯＳＦＥＴ１１のドレイン１１１、ＩＧＢＴ１２のコレクタ１２１およびＳＢＤ１３のカソード１３２に導通する。ドレイン１１１、コレクタ１２１およびカソード１３２は、導電板３４Ａを介して電気的に接続される。導電板３４Ａは、たとえば直方体状である。

　導電板３４Ｂは、図１７などに示すように、ＭＯＳＦＥＴ２１、ＩＧＢＴ２２およびＳＢＤ２３がそれぞれ搭載される。導電板３４Ｂは、ＭＯＳＦＥＴ２１のドレイン２１１、ＩＧＢＴ２２のコレクタ２２１およびＳＢＤ２３のカソード２３２に導通する。ドレイン２１１、コレクタ２２１およびカソード２３２は、導電板３４Ｂを介して電気的に接続される。導電板３４Ｂは、たとえば直方体状態である。

　一対の絶縁板３５Ａ，３５Ｂはそれぞれ、たとえばＡｌＮ、ＳｉＮまたはＡｌ₂Ｏ₃などのセラミックスにより構成される。一対の絶縁板３５Ａ，３５Ｂはそれぞれ、図１７に示すように、たとえば平面視矩形状である。

　図１８および図１９に示すように、絶縁板３５Ａは、導電板３４Ａが接合され、導電板３４Ａを支持する。絶縁板３５Ａは、導電板３４Ａが接合される面にめっき層が形成されていてもよい。当該めっき層は、たとえば銀または銀合金により構成される。図１８および図１９に示す例では、絶縁板３５Ａは、第３方向ｚの下方を向く面が封止部材６から露出する。この構成と異なり、絶縁板３５Ａの第３方向ｚ下方を向く面が封止部材６に覆われていてもよい。

　図１８および図１９に示すように、絶縁板３５Ｂは、導電板３４Ｂが接合され、導電板３４Ｂを支持する。絶縁板３５Ｂは、導電板３４Ｂが接合される面にめっき層が形成されていてもよい。当該めっき層は、たとえば銀または銀合金により構成される。図１８および図１９に示す例では、絶縁板３５Ｂは、第３方向ｚの下方を向く面が封止部材６から露出する。この構成と異なり、絶縁板３５Ｂの第３方向ｚ下方を向く面が封止部材６に覆われていてもよい。

　半導体装置Ａ３の絶縁基板３１は、図１６に示すように、複数の貫通孔３１１、貫通孔３１２、複数の開口部３１３および複数の開口部３１４を含む。

　複数の貫通孔３１１はそれぞれ、図１８に示すように、絶縁基板３１を主面３１ａから裏面３１ｂまで、絶縁基板３１の厚さ方向（第３方向ｚ）に貫通する。図１６および図１８に示すように、各貫通孔３１１には、各金属部材３９１が挿し込まれている。各貫通孔３１１の内面は、図１６および図１８に示すように、各金属部材３９１に接していない。この構成とは異なり、各貫通孔３１１の内面が各金属部材３９１に接していてもよい。本開示において「挿し込まれている」とは、ある部材（たとえば各金属部材３９１）がある貫通孔（たとえば各貫通孔３１１）に挿入されている状態であり、ある部材がある貫通孔内面に接しているか接していないかは限定されない。各金属部材３９１と貫通孔３１１との間の隙間に、絶縁基板３１とは異なる絶縁部材が形成されていてもよい。

　貫通孔３１２は、絶縁基板３１を主面３１ａから裏面３１ｂまで、絶縁基板３１の厚さ方向（第３方向ｚ）に貫通する。貫通孔３１２は、図１６に示すように金属部材３９２が挿し込まれている。図示された例では、貫通孔３１２の内面は、金属部材３９２に接しているが（図１６参照）、この構成と異なり、金属部材３９２に接してなくてもよい。

　複数の開口部３１３はそれぞれ、図１９に示すように、絶縁基板３１を主面３１ａから裏面３１ｂまで、絶縁基板３１の厚さ方向（第３方向ｚ）に貫通する。図１６に示すように、各開口部３１３は、平面視において、ＭＯＳＦＥＴ１１、ＩＧＢＴ１２およびＳＢＤ１３のいずれかを囲む。

　複数の開口部３１４はそれぞれ、図１９に示すように、絶縁基板３１を主面３１ａから裏面３１ｂまで、絶縁基板３１の厚さ方向（第３方向ｚ）に貫通する。図１６に示すように、各開口部３１４は、平面視において、ＭＯＳＦＥＴ２１、ＩＧＢＴ２２およびＳＢＤ２３のいずれかを囲む。

　半導体装置Ａ３の主面金属層３２は、２つの電力配線部３２２，３２３および複数の信号配線部３２４Ａ，３２４Ｂ，３２５Ａ，３２５Ｂ，３２６，３２９を含み、裏面金属層３３は、２つの電力配線部３３１，３３２を含む。

　半導体装置Ａ３では、複数の電力配線部３２２，３２３，３３１，３３２により、主電流の導通経路が形成される。電力配線部３２２と電力配線部３３１とは、平面視において互いに重なり、電力配線部３２３と電力配線部３３２とは、平面視において互いに重なる。

　電力配線部３３１は、絶縁基板３１の裏面３１ｂに形成されている。電力配線部３３１は、図１８および図１９に示すように、導電板３４Ａに接合されている。電力配線部３３１は、導電板３４Ａを介して、ＭＯＳＦＥＴ１１のドレイン１１１、各ＩＧＢＴ１２のコレクタ１２１およびＳＢＤ１３のカソード１３２に導通する。

　電力配線部３３１は、図１７および図１９に示すように、複数の開口部３３１ａおよび貫通孔３３１ｂを含む。図１９に示すように、複数の開口部３３１ａはそれぞれ、電力配線部３３１を第３方向ｚ（電力配線部３３１の厚さ方向）に貫通する。図１９から理解されるように、複数の開口部３３１ａはそれぞれ、平面視において、絶縁基板３１の各開口部３１３に重なる。図１７に示すように、複数の開口部３３１ａはそれぞれ、平面視において、ＭＯＳＦＥＴ１１、ＩＧＢＴ１２およびＳＢＤ１３のいずれかを囲む。貫通孔３３１ｂは、電力配線部３３１を第３方向ｚ（電力配線部３３１の厚さ方向）に貫通する。図１７に示すように、貫通孔３３１ｂには、金属部材３９２が嵌め込まれており、貫通孔３３１ｂの内面は、金属部材３９２に接する。本開示において「嵌め込まれている」とは、ある部材（たとえば金属部材３９２）がある貫通孔（たとえば貫通孔３３１ｂ）に挿入されている状態であり、ある部材がある貫通孔の内面に接しているものである。つまり、「嵌め込まれている」状態は、「挿し込まれている」状態のうち貫通孔の内面に接した状態に相当する。

　電力配線部３３２は、絶縁基板３１の裏面３１ｂに形成されている。電力配線部３３２は、図１８および図１９に示すように、導電板３４Ｂに接合されている。電力配線部３３２は、導電板３４Ｂを介して、ＭＯＳＦＥＴ２１のドレイン２１１、ＩＧＢＴ２２のコレクタ２２１およびＳＢＤ２３のカソード２３２に導通する。また、電力配線部３３２は、後に詳述される構成により、複数の金属部材３９１を介して、ＭＯＳＦＥＴ１１のソース１１２、ＩＧＢＴ１２のエミッタ１２２およびＳＢＤ１３のアノード１３１に導通する。

　電力配線部３３２は、図１７～図１９に示すように、複数の開口部３３２ａおよび複数の貫通孔３３２ｂを含む。図１７および図１９に示すように、複数の開口部３３２ａはそれぞれ、電力配線部３３２を第３方向ｚ（電力配線部３３２の厚さ方向）に貫通する。図１９から理解されるように、複数の開口部３３２ａはそれぞれ、平面視において、絶縁基板３１の各開口部３１４に重なる。図１７に示すように、複数の開口部３３２ａはそれぞれ、平面視において、ＭＯＳＦＥＴ２１、ＩＧＢＴ２２およびＳＢＤ２３のいずれかを囲む。図１８に示すように、複数の貫通孔３３２ｂはそれぞれ、電力配線部３３２を第３方向ｚ（電力配線部３３２の厚さ方向）に貫通する。図１８から理解されるように、各貫通孔３３２ｂは、平面視において、電力配線部３２３の各貫通孔３２３ｃに重なる。各貫通孔３３２ｂには、複数の金属部材３９１がそれぞれ１つずつ嵌め込まれており、各貫通孔３３２ｂの内面は、各金属部材３９１に接している。図示された例では、各貫通孔３３２ｂは、平面視円形であるが（図１７参照）、各金属部材３９１の形状に応じて、適宜変更される。

　電力配線部３２２は、絶縁基板３１の主面３１ａに形成されている。電力配線部３２２は、図１５に示すように、複数の電力用接続部材５２１～５２３が接合されており、複数の電力用接続部材５２１～５２３を介して、ＭＯＳＦＥＴ２１のソース２１２、ＩＧＢＴ２２のエミッタ２２２およびＳＢＤ２３のアノード２３１に導通する。

　電力配線部３２３は、絶縁基板３１の主面３１ａに形成されている。電力配線部３２３は、図１５に示すように、複数の電力用接続部材５１１～５１３が接合されており、複数の電力用接続部材５１１～５１３を介して、ＭＯＳＦＥＴ１１のソース１１２、ＩＧＢＴ１２のエミッタ１２２およびＳＢＤ１３のアノード１３１に導通する。また、電力配線部３２３は、後に詳述される構成により、複数の金属部材３９１を介して、ＭＯＳＦＥＴ２１のドレイン２１１、ＩＧＢＴ２２のコレクタ２２１およびＳＢＤ２３のカソード２３２に導通する。

　電力配線部３２３は、図１５に示すように、複数の貫通孔３２３ｃを含む。複数の貫通孔３２３ｃはそれぞれ、図１８に示すように、電力配線部３２３を第３方向ｚ（電力配線部３２３の厚さ方向）に貫通する。図１５および図１８に示すように、各貫通孔３２３ｃには、複数の金属部材３９１がそれぞれ１つずつ嵌め込まれており、各貫通孔３２３ｃの内面は、各金属部材３９１に接している。図示された例では、各貫通孔３２３ｃは、平面視円形であるが（図１５参照）、各金属部材３９１の形状に応じて、適宜変更される。

　複数の金属部材３９１はそれぞれ、図１８に示すように絶縁基板３１を、第３方向ｚ（絶縁基板３１の厚さ方向）に貫通し、電力配線部３２３と電力配線部３３２とを導通させる。よって、電力配線部３２３と電力配線部３３２とは、複数の金属部材３９１を介して、同電位となる。つまり、電力配線部３２３と電力配線部３３２とはそれぞれ、ＭＯＳＦＥＴ１１のソース１１２、ＩＧＢＴ１２のエミッタ１２２およびＳＢＤ１３のアノード１３１に導通するとともに、ＭＯＳＦＥＴ２１のドレイン２１１、ＩＧＢＴ２２のコレクタ２２１およびＳＢＤ２３のカソード２３２に導通する。各金属部材３９１は、たとえば柱状である。図示された例では、各金属部材３９１の平面視形状は、円形であるが（図１５～図１７参照）、各金属部材３９１の平面視形状は、円形ではなく、楕円状または多角形状であってもよい。各金属部材３９１の構成材料は、たとえば銅または銅合金である。

　複数の金属部材３９１はそれぞれ、図１５～図１８に示すように、電力配線部３２３の各貫通孔３２３ｃおよび電力配線部３３２の各貫通孔３３２ｂに嵌め込まれるとともに、絶縁基板３１の各貫通孔３１１に挿し込まれている。各金属部材３９１は、各貫通孔３２３ｃの内面および各貫通孔３３２ｂの内面に接している。各金属部材３９１は、各貫通孔３２３ｃおよび各貫通孔３３２ｂに嵌め込まれることで支持されている。このとき、各金属部材３９１と各貫通孔３２３ｃの内面との間、および、各金属部材３９１と各貫通孔３３２ｂの内面との隙間が生じる場合には、この隙間にはんだを流し込むとよい。これにより、この隙間にはんだが充填され、各金属部材３９１が電力配線部３２３および電力配線部３３２に固着される。なお、はんだを流し込んだ場合、各金属部材３９１と絶縁基板３１の貫通孔３１１の内面との間の隙間にも、はんだが充填されうる。

　金属部材３９２は、絶縁基板３１を第３方向ｚ（絶縁基板３１の厚さ方向）に貫通し、電力配線部３３１と信号配線部３２６とを導通させる。金属部材３９２は、たとえば柱状である。図示された例では、金属部材３９２の平面視形状は円形であるが（図１５～図１７参照）、金属部材３９２の平面視形状は、円形ではなく、楕円状または多角形状であってもよい。金属部材３９２の構成材料は、たとえば銅または銅合金である。

　金属部材３９２は、図１５～図１７に示すように、信号配線部３２６の貫通孔３２６ａおよび電力配線部３３１の貫通孔３３１ｂに嵌め込まれるとともに、絶縁基板３１の貫通孔３１２に挿し込まれている。金属部材３９２は、図１５～図１７に示すように、貫通孔３２６ａの内面、貫通孔３３１ｂの内面および貫通孔３１２の内面にそれぞれ接している。このとき、金属部材３９２と各貫通孔３２６ａ，３３１ｂ，３１２の内面との間に隙間が生じる場合には、この隙間にはんだを流し込むとよい。これにより、この隙間にはんだが充填され、金属部材３９２が各電力配線部３２２、信号配線部３２６および絶縁基板３１に固着される。

　半導体装置Ａ３では、図１５および図１９から理解されるように、ＭＯＳＦＥＴ１１、ＩＧＢＴ１２およびＳＢＤ１３はそれぞれ、絶縁基板３１の各開口部３１３および電力配線部３３１の各開口部３３１ａと、導電板３４Ａとによって形成される窪みに収容されている。図示された例では、ＭＯＳＦＥＴ１１の主面１１ａ、ＩＧＢＴ１２の主面１２ａおよびＳＢＤ１３の主面１３ａはそれぞれ、第３方向ｚに直交する方向（たとえば第２方向ｙ）に見て、絶縁基板３１あるいは電力配線部３３１のいずれかに重なるが、電力配線部３２２に重なってもよい。いずれの場合でも、ＭＯＳＦＥＴ１１、ＩＧＢＴ１２およびＳＢＤ１３はそれぞれ、電力配線部３２２よりも第３方向ｚ上方に突き出ない。同様に、図１５および図１９から理解されるように、ＭＯＳＦＥＴ２１、ＩＧＢＴ２２およびＳＢＤ２３はそれぞれ、絶縁基板３１の各開口部３１４および電力配線部３３２の各開口部３３２ａと、導電板３４Ｂとによって形成される窪みに収容されている。図示された例では、ＭＯＳＦＥＴ２１の主面２１ａ、ＩＧＢＴ２２の主面２２ａおよびＳＢＤ２３の主面２３ａはそれぞれ、第３方向ｚに直交する方向（たとえば第２方向ｙ）に見て、絶縁基板３１あるいは電力配線部３３２のいずれかに重なるが、電力配線部３２３に重なってもよい。いずれの場合でも、ＭＯＳＦＥＴ２１、ＩＧＢＴ２２およびＳＢＤ２３はそれぞれ、電力配線部３２３よりも第３方向ｚ上方に突き出ない。

　半導体装置Ａ３において、電力端子４１は、金属製の板材ではなく、電力配線部３３１の一部である。電力端子４２は、金属製の板材ではなく、電力配線部３２２の一部である。２つの電力端子４３の一方は、金属製の板材ではなく、電力配線部３２３の一部である。２つの電力端子４３の他方は、金属製の板材ではなく、電力配線部３３２の一部である。複数の電力端子４１～４３はそれぞれ、封止部材６から露出する。複数の電力端子４１～４３の各表面はそれぞれ、めっきが施されていてもよいし、めっきが施されていなくてもよい。電力端子４１と電力端子４２とは、平面視において互いに重なる。２つの電力端子４３は、平面視において互いに重なる。図示された例では、半導体装置Ａ３は、２つの電力端子４３を含むが、この構成とは異なり、２つの電力端子４３のいずれか一方のみを含んでいてもよい。半導体装置Ａ３では、複数の電力端子４１～４３はいずれも、２つのスイッチング回路１，２よりも第１方向ｘの一方側に位置する。スイッチング回路１のうち、電力端子４１までの導通経路が一番短いものは、ＭＯＳＦＥＴ１１であり、スイッチング回路２のうち、電力端子４１までの導通経路が一番短いものは、ＭＯＳＦＥＴ２１である。

　半導体装置Ａ３においても、各半導体装置Ａ１，Ａ２と同様に、ＭＯＳＦＥＴ１１の素子耐圧は、ＩＧＢＴ１２の素子耐圧よりも大きい。したがって、半導体装置Ａ３は、各半導体装置Ａ１，Ａ２と同様に、ＭＯＳＦＥＴ１１およびＩＧＢＴ１２を並列動作する上で、サージ電圧による故障の発生を抑制できるので、信頼性の低下を抑制できる。また、半導体装置Ａ３では、ＭＯＳＦＥＴ２１の素子耐圧は、ＩＧＢＴ２２の素子耐圧よりも大きい。これにより、半導体装置Ａ３は、各半導体装置Ａ１，Ａ２と同様に、ＭＯＳＦＥＴ２１およびＩＧＢＴ２２を並列動作する上で、サージ電圧による故障の発生を抑制できるので、信頼性の低下を抑制できる。その他、半導体装置Ａ３は、各半導体装置Ａ１，Ａ２と共通する構成により、各半導体装置Ａ１，Ａ２と同様の作用効果を奏することができる。

　図２０～図２４は、第４実施形態にかかる半導体装置Ａ４を示している。図２０～図２４に示すように、半導体装置Ａ４は、２つのスイッチング回路１，２、支持部材３、複数の外部端子、複数の接続部材および封止部材６を備える。複数の外部端子は、複数の電力端子４１～４３、複数の信号端子４４Ａ，４４Ｂ，４５Ａ，４５Ｂ，４９を含む。複数の接続部材は、複数の電力用接続部材５１１～５１３，５２１～５２３、および、複数の信号用接続部材５４１Ａ，５４１Ｂ，５４２Ａ，５４２Ｂ，５５１Ａ，５５１Ｂ，５５２Ａ，５５２Ｂ，５４０Ａ，５４０Ｂ，５５０Ａ，５５０Ｂを含む。

　半導体装置Ａ４は、各半導体装置Ａ１～Ａ３と比較して、モジュール構造が異なる。たとえば、半導体装置Ａ４は、各半導体装置Ａ１，Ａ３と同様に、２つのスイッチング回路１，２が封止部材６で覆われた樹脂モールドタイプであるが、支持部材３、外部端子および複数の接続部材の構成が各半導体装置Ａ１，Ａ３と異なる。なお、半導体装置Ａ４では、スイッチング回路１が、１つのＭＯＳＦＥＴ１１、２つのＩＧＢＴ１２および１つのＳＢＤ１３を含み、スイッチング回路２が、１つのＭＯＳＦＥＴ２１、２つのＩＧＢＴ２２および１つのＳＢＤ２３を含む場合を例に説明する。

　半導体装置Ａ４の支持部材３は、一対の導電板３４Ａ，３４Ｂ、絶縁板３５、一対の絶縁板３６Ａ，３６Ｂおよび複数の信号配線部３７１Ａ，３７１Ｂ，３７２Ａ，３７２Ｂを含む。

　半導体装置Ａ４の導電板３４Ａは、半導体装置Ａ３の導電板３４Ａと同様に、スイッチング回路１を搭載する。ただし、半導体装置Ａ４においては、図２２に示すように、ＭＯＳＦＥＴ１１、２つのＩＧＢＴ１２およびＳＢＤ１３は、導電板３４Ａ上において、第２方向ｙに沿って配置されている。また、第２方向ｙにおいて、ＭＯＳＦＥＴ１１とＳＢＤ１３とは、２つのＩＧＢＴ１２の間に配置されている。

　半導体装置Ａ４の導電板３４Ｂは、半導体装置Ａ３の導電板３４Ｂと同様に、スイッチング回路２を搭載する。ただし、半導体装置Ａ４においては、図２２に示すように、ＭＯＳＦＥＴ２１、２つのＩＧＢＴ２２およびＳＢＤ２３は、導電板３４Ｂ上において、第２方向ｙに沿って配置されている。また、第２方向ｙにおいて、ＭＯＳＦＥＴ２１とＳＢＤ２３とは、２つのＩＧＢＴ２２の間に配置されている。

　絶縁板３５は、半導体装置Ａ３の各絶縁板３５Ａ，３５Ｂと同様に、セラミックスにより構成される。絶縁板３５は、一対の導電板３４Ａ，３４Ｂの両方が接合され、これらを支持する。この構成と異なり、半導体装置Ａ４は、絶縁板３５の代わりに、半導体装置Ａ３と同様に、一対の絶縁板３５Ａ，３５Ｂを備え、導電板３４Ａが絶縁板３５Ａに、導電板３４Ｂが絶縁板３５Ｂに接合されていてもよい。

　一対の絶縁板３６Ａ，３６Ｂはそれぞれ、たとえばガラスエポキシ樹脂により構成される。絶縁板３６Ａは、図２２～図２４に示すように、導電板３４Ａ上に配置されている。絶縁板３６Ａは、図２２に示すように、平面視において、第２方向ｙに延びる帯状である。絶縁板３６Ａは、図２２に示すように、第１方向ｘにおいて、スイッチング回路１（ＭＯＳＦＥＴ１１、２つのＩＧＢＴ１２およびＳＢＤ１３）よりも、電力端子４１が配置される側に位置する。絶縁板３６Ｂは、図２２～図２４に示すように、導電板３４Ｂ上に配置されている。絶縁板３６Ｂは、図２２に示すように、平面視において、第２方向ｙに延びる帯状である。絶縁板３６Ｂは、図２２に示すように、第１方向ｘにおいて、スイッチング回路２（ＭＯＳＦＥＴ２１、２つのＩＧＢＴ２２およびＳＢＤ２３）よりも、電力端子４３が配置される側に位置する。

　２つの信号配線部３７１Ａ，３７２Ａはそれぞれ、図２２～図２４に示すように、絶縁板３６Ａ上に配置される。２つの信号配線部３７１Ａ，３７２Ａはそれぞれ、たとえば銅または銅合金により構成される。２つの信号配線部３７１Ａ，３７２Ａはそれぞれ、図２２に示すように、平面視において、第２方向ｙに延びる帯状である。図２２に示すように、信号配線部３７１Ａは、複数の信号用接続部材５４１Ａ，５４２Ａが接続されており、複数の信号用接続部材５４１Ａ，５４２Ａを介して、ＭＯＳＦＥＴ１１のゲート１１３および各ＩＧＢＴ１２のゲート１２３に導通する。信号配線部３７１Ａは、信号配線部３２４Ａと同様に、第１駆動信号を伝送する。また、信号配線部３７１Ａは、信号用接続部材５４０Ａが接合され、信号用接続部材５４０Ａを介して、信号端子４４Ａ（第１駆動信号の入力端子）に導通する。信号配線部３７２Ａは、複数の信号用接続部材５５１Ａ，５５２Ａが接続されており、複数の信号用接続部材５５１Ａ，５５２Ａを介して、ＭＯＳＦＥＴ１１のソース１１２および各ＩＧＢＴ１２のエミッタ１２２に導通する。信号配線部３７２Ａは、信号配線部３２５Ａと同様に、第１検出信号を伝送する。また、信号配線部３７２Ａは、信号用接続部材５５０Ａが接合され、信号用接続部材５５０Ａを介して、信号端子４５Ａ（第１検出信号の出力端子）に導通する。

　２つの信号配線部３７１Ｂ，３７２Ｂはそれぞれ、図２２～図２４に示すように、絶縁板３６Ｂ上に配置される。２つの信号配線部３７１Ｂ，３７２Ｂはそれぞれ、たとえば銅または銅合金により構成される。２つの信号配線部３７１Ｂ，３７２Ｂはそれぞれ、図２２に示すように、平面視において、第２方向ｙに延びる帯状である。図２２に示すように、信号配線部３７１Ｂは、複数の信号用接続部材５４１Ｂ，５４２Ｂが接続されており、複数の信号用接続部材５４１Ｂ，５４２Ｂを介して、ＭＯＳＦＥＴ２１のゲート２１３および各ＩＧＢＴ２２のゲート２２３に導通する。信号配線部３７１Ｂは、信号配線部３２４Ｂと同様に、第２駆動信号を伝送する。また、信号配線部３７１Ｂは、信号用接続部材５４０Ｂが接合され、信号用接続部材５４０Ｂを介して、信号端子４４Ｂ（第２駆動信号の入力端子）に導通する。信号配線部３７２Ｂには、複数の信号用接続部材５５１Ｂ，５５２Ｂが接続されており、複数の信号用接続部材５５１Ｂ，５５２Ｂを介して、ＭＯＳＦＥＴ２１のソース２１２および各ＩＧＢＴ２２のエミッタ２２２に導通する。信号配線部３７２Ｂは、信号配線部３２５Ｂと同様に、第２検出信号を伝送する。また、信号配線部３７２Ｂは、信号用接続部材５５０Ｂが接合され、信号用接続部材５５０Ｂを介して、信号端子４５Ｂ（第２検出信号の出力端子）に導通する。

　半導体装置Ａ４の電力端子４１は、接合部４１１が導電板３４Ａに導通接合されている。図２２に示す例では、接合部４１１の先端（端子部４１２に繋がる部分を基端とした反対側）は、櫛歯状となっており、櫛歯状の部分が導電板３４Ａに導通接合されている。接合部４１１と導電板３４Ａとの接合方法は、特に限定されないが、たとえば、レーザ接合、超音波接合あるいは導電性接合材を用いた接合などのいずれであってもよい。

　半導体装置Ａ４の電力端子４２は、接合部４２１が連結部４２１ａおよび複数の延出部４２１ｂを含んでいる。連結部４２１ａは、端子部４２２に繋がっている。連結部４２１ａは、複数の延出部４２１ｂのそれぞれに繋がっている。複数の延出部４２１ｂは、連結部４２１ａから第１方向ｘに向けて延びる帯状である。複数の延出部４２１ｂは、平面視において、第２方向ｙに並んでおり、かつ、互いに平行に配置されている。各延出部４２１ｂは、その先端部分が、平面視において、絶縁性のブロック材４２９に重なっている。当該先端部分は、図示しない接合材によって、各ブロック材４２９に接合されている。先端部分は、延出部４２１ｂのうち、第１方向ｘにおいて連結部４２１ａに繋がる側と反対側の端縁部分である。なお、各延出部４２１ｂと各ブロック材４２９との接合は、接合材を用いた接合に限らず、レーザ溶接あるいは超音波接合などであってもよい。

　半導体装置Ａ４の電力端子４３は、接合部４３１が導電板３４Ｂに導通接合されている。図２２に示す例では、接合部４３１の先端（端子部４３２に繋がる部分を基端とした反対側）は、櫛歯状となっており、櫛歯状の部分が導電板３４Ｂに導通接合されている。接合部４３１と導電板３４Ｂとの接合方法は、特に限定されないが、たとえば、レーザ接合、超音波接合あるいは導電性接合材を用いた接合などのいずれであってもよい。

　絶縁部材４０は、電気絶縁性を有しており、その構成材料は、たとえば絶縁紙などである。絶縁部材４０は、図４、図６、図９、図１０および図１１に示すように、第３方向ｚにおいて電力端子４１の端子部４１２と、電力端子４２の端子部４２２とに挟まれている。絶縁部材４０により、２つの電力端子４１，４２が互いに絶縁されている。絶縁部材４０の一部（第１方向ｘの一方側の部分）は、封止部材６に覆われている。

　電力用接続部材５１１は、ＭＯＳＦＥＴ１１のソース１１２と導電板３４Ｂとに接合され、これらを導通させる。各電力用接続部材５１２は、各ＩＧＢＴ１２のエミッタ１２２と導電板３４Ｂとに接合され、これらを導通させる。電力用接続部材５１３は、ＳＢＤ１３のアノード１３１と導電板３４Ｂとに接合され、これらを導通させる。

　電力用接続部材５２１は、ＭＯＳＦＥＴ２１のソース２１２と電力端子４２の複数の延出部４２１ｂのいずれかとに接合され、これらを導通させる。各電力用接続部材５２２は、各ＩＧＢＴ２２のエミッタ２２２と電力端子４２の複数の延出部４２１ｂのいずれかとに接合され、これらを導通させる。電力用接続部材５２３は、ＳＢＤ２３のアノード２３１と電力端子４２の複数の延出部４２１ｂのいずれかとに接合され、これらを導通させる。

　半導体装置Ａ４においても、各半導体装置Ａ１～Ａ３と同様に、ＭＯＳＦＥＴ１１の素子耐圧は、ＩＧＢＴ１２の素子耐圧よりも大きい。したがって、半導体装置Ａ４は、各半導体装置Ａ１～Ａ３と同様に、ＭＯＳＦＥＴ１１およびＩＧＢＴ１２を並列動作する上で、サージ電圧による故障の発生を抑制できるので、信頼性の低下を抑制できる。また、半導体装置Ａ４では、ＭＯＳＦＥＴ２１の素子耐圧は、ＩＧＢＴ２２の素子耐圧よりも大きい。これにより、半導体装置Ａ４は、各半導体装置Ａ１～Ａ３と同様に、ＭＯＳＦＥＴ２１およびＩＧＢＴ２２を並列動作する上で、サージ電圧による故障の発生を抑制できるので、信頼性の低下を抑制できる。その他、半導体装置Ａ４は、各半導体装置Ａ１～Ａ３と共通する構成により、各半導体装置Ａ１～Ａ３と同様の作用効果を奏することができる。

　第１実施形態ないし第４実施形態では、各半導体装置Ａ１～Ａ４は、スイッチング回路１がＭＯＳＦＥＴ１１、ＩＧＢＴ１２およびＳＢＤ１３を少なくとも１つずつ備えた例を示したが、スイッチング回路１がＭＯＳＦＥＴ１１およびＩＧＢＴ１２を少なくとも１つずつ備えていれば、ＳＢＤ１３を備えていなくてもよい。たとえば、図２５には、半導体装置Ａ１において、スイッチング回路１がＭＯＳＦＥＴ１１および２つのＩＧＢＴ１２を備えた例を示している。このことは、図２５から理解されるように、スイッチング回路２においても同様である。なお、ＭＯＳＦＥＴ１１とＩＧＢＴ１２とを並列動作させる際、オン抵抗による電力損失を抑制するために、低電流域では、ＭＯＳＦＥＴ１１を優先的に動作させ、高電流域ではＩＧＢＴ１２を優先的に動作させる。このとき、低電流域では高電流域で動作する場合よりも、相対的に負荷が低く、高電流域では低電流域で動作する場合よりも、相対的に負荷が高くなる。そこで、図２５に示す半導体装置では、高電流域で優先的に動作させるＩＧＢＴ１２の数を、低電流域で優先的に動作させるＭＯＳＦＥＴ１１の数よりも多くしている。

　第１実施形態ないし第４実施形態では、各半導体装置Ａ１～Ａ４が、２つのスイッチング回路１，２を備える例を示したが、１つのスイッチング回路１を備える構成であってもよい。たとえば、図２６は、半導体装置Ａ１において、スイッチング回路１を備え、スイッチング回路２を備えない例を示している。

　本開示にかかる半導体装置は、上記した実施形態に限定されるものではない。本開示の半導体装置の各部の具体的な構成は、種々に設計変更自在である。たとえば、本開示は、以下の付記に記載した実施形態を含む。
　付記１．
　第１ＭＯＳＦＥＴと、
　第１ＩＧＢＴと、
を備えており、
　前記第１ＭＯＳＦＥＴのドレインと前記第１ＩＧＢＴのコレクタとは、電気的に接続され、
　前記第１ＭＯＳＦＥＴのソースと前記第１ＩＧＢＴのエミッタとは、電気的に接続されており、
　前記第１ＭＯＳＦＥＴの素子耐圧は、前記第１ＩＧＢＴの素子耐圧よりも大きい、半導体装置。
　付記２．
　前記第１ＭＯＳＦＥＴは、ＳｉＣを含んで構成され、
　前記第１ＩＧＢＴは、Ｓｉを含んで構成される、付記１に記載の半導体装置。
　付記３．
　前記第１ＭＯＳＦＥＴの前記ドレインおよび前記第１ＩＧＢＴの前記コレクタに導通する第１電力端子と、
　前記第１ＭＯＳＦＥＴの前記ソースおよび前記第１ＩＧＢＴの前記エミッタに導通する第２電力端子と、
をさらに備えており、
　前記第１ＭＯＳＦＥＴの前記ドレインから前記第１電力端子までの第１導通経路のインダクタンスは、前記第１ＩＧＢＴの前記コレクタから前記第１電力端子までの第２導通経路のインダクタンスよりも小さい、付記１または付記２に記載の半導体装置。
　付記４．
　前記第１ＭＯＳＦＥＴおよび前記第１ＩＧＢＴに電気的に並列に接続された第１ショットキーバリアダイオードをさらに備える、付記３に記載の半導体装置。
　付記５．
　前記第１ショットキーバリアダイオードは、ＳｉＣを含んで構成される、付記４に記載の半導体装置。
　付記６．
　前記第１ショットキーバリアダイオードから前記第１電力端子までの第３導通経路の長さは、前記第１導通経路の長さよりも大きく、前記第２導通経路の長さよりも小さい、付記４または付記５に記載の半導体装置。
　付記７．
　第２ＭＯＳＦＥＴと、
　第２ＩＧＢＴと、
をさらに備え、
　前記第２ＭＯＳＦＥＴのドレインと前記第２ＩＧＢＴのコレクタとは、電気的に接続され、
　前記第２ＭＯＳＦＥＴのソースと前記第２ＩＧＢＴのエミッタとは、電気的に接続されており、
　前記第２ＭＯＳＦＥＴの素子耐圧は、前記第２ＩＧＢＴの素子耐圧よりも大きい、付記３ないし付記６のいずれかに記載の半導体装置。
　付記８．
　前記第２ＭＯＳＦＥＴは、ＳｉＣを含んで構成され、
　前記第２ＩＧＢＴは、Ｓｉを含んで構成される、付記７に記載の半導体装置。
　付記９．
　前記第２ＭＯＳＦＥＴの前記ソースと前記第２ＩＧＢＴの前記エミッタに導通する第３電力端子をさらに備え、
　前記第２電力端子は、前記第２ＭＯＳＦＥＴの前記ドレインと前記第２ＩＧＢＴの前記コレクタに導通しており、
　前記第２ＭＯＳＦＥＴの前記ソースから前記第１電力端子までの第４導通経路のインダクタンスは、前記第２ＩＧＢＴの前記エミッタから前記第１電力端子までの第５導通経路のインダクタンスよりも小さい、付記７または付記８に記載の半導体装置。
　付記１０．
　前記第２ＭＯＳＦＥＴおよび前記第２ＩＧＢＴに電気的に並列に接続された第２ショットキーバリアダイオードをさらに備える、付記９に記載の半導体装置。
　付記１１．
　前記第２ショットキーバリアダイオードは、ＳｉＣを含んで構成される、付記１０に記載の半導体装置。
　付記１２．
　前記第２ショットキーバリアダイオードから前記第１電力端子までの第６導通経路の長さは、前記第４導通経路の長さよりも大きく、前記第５導通経路の長さよりも小さい、付記１０または付記１１に記載の半導体装置。
　付記１３．
　前記第１電力端子が接続された第１導電体と、
　前記第２電力端子が接続された第２導電体と、
　前記第３電力端子が接続された第３導電体と、
をさらに備えており、
　前記第１導電体は、前記第１ＭＯＳＦＥＴの前記ドレインおよび前記第１ＩＧＢＴの前記コレクタに導通する第１パッド部を含み、
　前記第２導電体は、前記第１ＭＯＳＦＥＴの前記ソース、前記第１ＩＧＢＴの前記エミッタ、前記第２ＭＯＳＦＥＴの前記ドレイン、および、前記第２ＩＧＢＴの前記コレクタに導通する第２パッド部を含み、
　前記第３導電体は、前記第２ＭＯＳＦＥＴの前記ソースおよび前記第２ＩＧＢＴの前記エミッタに導通する第３パッド部を含む、付記９ないし付記１２のいずれかに記載の半導体装置。
　付記１４．
　前記第１ＭＯＳＦＥＴおよび前記第２ＭＯＳＦＥＴの各々は、各々の厚さ方向に前記ドレインと前記ソースとが離れて配置された縦型構造であり、
　前記第１ＩＧＢＴおよび前記第２ＩＧＢＴの各々は、各々の厚さ方向に前記コレクタと前記エミッタとが離れて配置された縦型構造である、付記１３に記載の半導体装置。
　付記１５．
　前記第１ＭＯＳＦＥＴの前記ソースと前記第２パッド部とを電気的に接続する第１接続部材と、
　前記第１ＩＧＢＴの前記エミッタと前記第２パッド部とを電気的に接続する第２接続部材と、
をさらに備え、
　前記第１ＭＯＳＦＥＴの前記ドレインおよび前記第１ＩＧＢＴの前記コレクタは、前記第１パッド部に導通接合されている、付記１４に記載の半導体装置。
　付記１６．
　前記第２ＭＯＳＦＥＴの前記ソースと前記第３パッド部とを電気的に接続する第３接続部材と、
　前記第２ＩＧＢＴの前記エミッタと前記第３パッド部とを電気的に接続する第４接続部材と、をさらに備え、
　前記第２ＭＯＳＦＥＴの前記ドレインおよび前記第２ＩＧＢＴの前記コレクタは、前記第２パッド部に導通接合されている、付記１５に記載の半導体装置。
　付記１７．
　前記第１ＭＯＳＦＥＴと前記第１ＩＧＢＴとは、前記第１パッド部の厚さ方向に交差する第１配列方向に沿って配置され、
　前記第２ＭＯＳＦＥＴと前記第２ＩＧＢＴとは、前記第２パッド部の厚さ方向に交差する第２配列方向に沿って配置されており、
　前記第１配列方向と前記第２配列方向とは、同じ方向である、付記１６に記載の半導体装置。
　付記１８．
　前記第１電力端子および前記第３電力端子は、前記第１配列方向において、前記第１ＭＯＳＦＥＴに対して前記第１ＩＧＢＴと反対側に位置し、且つ、前記第２配列方向において、前記第２ＭＯＳＦＥＴに対して前記第２ＩＧＢＴと反対側に位置する、付記１７に記載の半導体装置。

Ａ１～Ａ４：半導体装置　　　１，２：スイッチング回路
１１，２１：ＭＯＳＦＥＴ　　　１１ａ，２１ａ：主面
１１ｂ，２１ｂ：裏面　　　１１１，２１１：ドレイン
１１２，２１２：ソース　　　１１３，２１３：ゲート
１２，２２：ＩＧＢＴ　　　１２ａ，２２ａ：主面
１２ｂ，２２ｂ：裏面　　　１２１，２２１：コレクタ
１２２，２２２：エミッタ　　　１２３，２２３：ゲート
１３，２３：ＳＢＤ　　　１３ａ，２３ａ：主面
１３ｂ，２３ｂ：裏面　　　１３１，２３１：アノード
１３２，２３２：カソード　　　３：支持部材
３１：絶縁基板　　　３１ａ：主面
３１ｂ：裏面　　　３１１，３１２：貫通孔
３１３，３１４：開口部　　　３２：主面金属層
３２１，３２２，３２３：電力配線部　　　３２１ａ，３２１ｂ：パッド部
３２２ａ，３２２ｂ：パッド部　　　３２２ｓ：スリット
３２３ａ，３２３ｂ：パッド部　　　３２３ｃ：貫通孔
３２４Ａ，３２４Ｂ：信号配線部　　　３２５Ａ，３２５Ｂ：信号配線部
３２６，３２７，３２９：信号配線部　　　３２６ａ：貫通孔
３３：裏面金属層　　　３３１，３３２：電力配線部
３３１ａ，３３２ａ：開口部　　　３３１ｂ，３３２ｂ：貫通孔
３４Ａ，３４Ｂ：導電板　　　３５，３５Ａ，３５Ｂ：絶縁板
３６Ａ，３６Ｂ：絶縁板　　　３７１Ａ，３７１Ｂ：信号配線部
３７２Ａ，３７２Ｂ：信号配線部　　　３９１，３９２：金属部材
４０：絶縁部材　　　４１，４２，４３：電力端子
４１１，４２１，４３１：接合部　　　４１２，４２２，４３２：端子部
４２１ａ：連結部　　　４２１ｂ：延出部
４２９：ブロック材　　　４４Ａ，４４Ｂ：信号端子
４５Ａ，４５Ｂ：信号端子　　　４６，４７，４９：信号端子
５１１，５１２，５１３，５２１，５２２，５２３：電力用接続部材
５４０Ａ，５４０Ｂ，５４１Ａ，５４１Ｂ，５４２Ａ，５４２Ｂ：信号用接続部材
５５０Ａ，５５０Ｂ，５５１Ａ，５５１Ｂ，５５２Ａ，５５２Ｂ：信号用接続部材
５６，５７：信号用接続部材　　　６：封止部材
６１：樹脂主面　　　６２：樹脂裏面
６３１～６３４：樹脂側面　　　７０：放熱板
７１：ケース　　　７２：枠部
７３：天板　　　７４１～７４４：端子台
７５：樹脂部材　　　ＴＨ：サーミスタ

Claims

　第１ＭＯＳＦＥＴと、
　第１ＩＧＢＴと、
を備えており、
　前記第１ＭＯＳＦＥＴのドレインと前記第１ＩＧＢＴのコレクタとは、電気的に接続され、
　前記第１ＭＯＳＦＥＴのソースと前記第１ＩＧＢＴのエミッタとは、電気的に接続されており、
　前記第１ＭＯＳＦＥＴの素子耐圧は、前記第１ＩＧＢＴの素子耐圧よりも大きい、
半導体装置。
　前記第１ＭＯＳＦＥＴは、ＳｉＣを含んで構成され、
　前記第１ＩＧＢＴは、Ｓｉを含んで構成される、請求項１に記載の半導体装置。
　前記第１ＭＯＳＦＥＴの前記ドレインおよび前記第１ＩＧＢＴの前記コレクタに導通する第１電力端子と、
　前記第１ＭＯＳＦＥＴの前記ソースおよび前記第１ＩＧＢＴの前記エミッタに導通する第２電力端子と、
をさらに備えており、
　前記第１ＭＯＳＦＥＴの前記ドレインから前記第１電力端子までの第１導通経路のインダクタンスは、前記第１ＩＧＢＴの前記コレクタから前記第１電力端子までの第２導通経路のインダクタンスよりも小さい、請求項１または請求項２に記載の半導体装置。
　前記第１ＭＯＳＦＥＴおよび前記第１ＩＧＢＴに電気的に並列に接続された第１ショットキーバリアダイオードをさらに備える、請求項３に記載の半導体装置。
　前記第１ショットキーバリアダイオードは、ＳｉＣを含んで構成される、請求項４に記載の半導体装置。
　前記第１ショットキーバリアダイオードから前記第１電力端子までの第３導通経路の長さは、前記第１導通経路の長さよりも大きく、前記第２導通経路の長さよりも小さい、請求項４または請求項５に記載の半導体装置。
　第２ＭＯＳＦＥＴと、
　第２ＩＧＢＴと、
をさらに備え、
　前記第２ＭＯＳＦＥＴのドレインと前記第２ＩＧＢＴのコレクタとは、電気的に接続され、
　前記第２ＭＯＳＦＥＴのソースと前記第２ＩＧＢＴのエミッタとは、電気的に接続されており、
　前記第２ＭＯＳＦＥＴの素子耐圧は、前記第２ＩＧＢＴの素子耐圧よりも大きい、請求項３ないし請求項６のいずれか一項に記載の半導体装置。
　前記第２ＭＯＳＦＥＴは、ＳｉＣを含んで構成され、
　前記第２ＩＧＢＴは、Ｓｉを含んで構成される、請求項７に記載の半導体装置。
　前記第２ＭＯＳＦＥＴの前記ソースと前記第２ＩＧＢＴの前記エミッタに導通する第３電力端子をさらに備え、
　前記第２電力端子は、前記第２ＭＯＳＦＥＴの前記ドレインと前記第２ＩＧＢＴの前記コレクタに導通しており、
　前記第２ＭＯＳＦＥＴの前記ソースから前記第１電力端子までの第４導通経路のインダクタンスは、前記第２ＩＧＢＴの前記エミッタから前記第１電力端子までの第５導通経路のインダクタンスよりも小さい、請求項７または請求項８に記載の半導体装置。
　前記第２ＭＯＳＦＥＴおよび前記第２ＩＧＢＴに電気的に並列に接続された第２ショットキーバリアダイオードをさらに備える、請求項９に記載の半導体装置。
　前記第２ショットキーバリアダイオードは、ＳｉＣを含んで構成される、請求項１０に記載の半導体装置。
　前記第２ショットキーバリアダイオードから前記第１電力端子までの第６導通経路の長さは、前記第４導通経路の長さよりも大きく、前記第５導通経路の長さよりも小さい、請求項１０または請求項１１に記載の半導体装置。
　前記第１電力端子が接続された第１導電体と、
　前記第２電力端子が接続された第２導電体と、
　前記第３電力端子が接続された第３導電体と、
をさらに備えており、
　前記第１導電体は、前記第１ＭＯＳＦＥＴの前記ドレインおよび前記第１ＩＧＢＴの前記コレクタに導通する第１パッド部を含み、
　前記第２導電体は、前記第１ＭＯＳＦＥＴの前記ソース、前記第１ＩＧＢＴの前記エミッタ、前記第２ＭＯＳＦＥＴの前記ドレイン、および、前記第２ＩＧＢＴの前記コレクタに導通する第２パッド部を含み、
　前記第３導電体は、前記第２ＭＯＳＦＥＴの前記ソースおよび前記第２ＩＧＢＴの前記エミッタに導通する第３パッド部を含む、請求項９ないし請求項１２のいずれか一項に記載の半導体装置。
　前記第１ＭＯＳＦＥＴおよび前記第２ＭＯＳＦＥＴの各々は、各々の厚さ方向に前記ドレインと前記ソースとが離れて配置された縦型構造であり、
　前記第１ＩＧＢＴおよび前記第２ＩＧＢＴの各々は、各々の厚さ方向に前記コレクタと前記エミッタとが離れて配置された縦型構造である、請求項１３に記載の半導体装置。
　前記第１ＭＯＳＦＥＴの前記ソースと前記第２パッド部とを電気的に接続する第１接続部材と、
　前記第１ＩＧＢＴの前記エミッタと前記第２パッド部とを電気的に接続する第２接続部材と、をさらに備え、
　前記第１ＭＯＳＦＥＴの前記ドレインおよび前記第１ＩＧＢＴの前記コレクタは、前記第１パッド部に導通接合されている、請求項１４に記載の半導体装置。
　前記第２ＭＯＳＦＥＴの前記ソースと前記第３パッド部とを電気的に接続する第３接続部材と、
　前記第２ＩＧＢＴの前記エミッタと前記第３パッド部とを電気的に接続する第４接続部材と、
をさらに備え、
　前記第２ＭＯＳＦＥＴの前記ドレインおよび前記第２ＩＧＢＴの前記コレクタは、前記第２パッド部に導通接合されている、請求項１５に記載の半導体装置。
　前記第１ＭＯＳＦＥＴと前記第１ＩＧＢＴとは、前記第１パッド部の厚さ方向に交差する第１配列方向に沿って配置され、
　前記第２ＭＯＳＦＥＴと前記第２ＩＧＢＴとは、前記第２パッド部の厚さ方向に交差する第２配列方向に沿って配置されており、
　前記第１配列方向と前記第２配列方向とは、同じ方向である、請求項１６に記載の半導体装置。
　前記第１電力端子および前記第３電力端子は、前記第１配列方向において、前記第１ＭＯＳＦＥＴに対して前記第１ＩＧＢＴと反対側に位置し、且つ、前記第２配列方向において、前記第２ＭＯＳＦＥＴに対して前記第２ＩＧＢＴと反対側に位置する、請求項１７に記載の半導体装置。