CN116547807A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN116547807A
CN116547807A CN202180078349.5A CN202180078349A CN116547807A CN 116547807 A CN116547807 A CN 116547807A CN 202180078349 A CN202180078349 A CN 202180078349A CN 116547807 A CN116547807 A CN 116547807A
Authority
CN
China
Prior art keywords
electrode
wiring
semiconductor elements
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180078349.5A
Other languages
English (en)
Inventor
林口匡司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN116547807A publication Critical patent/CN116547807A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1067—Oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inverter Devices (AREA)

Abstract

半导体装置具备多个半导体元件，该多个半导体元件分别具有第一电极、第二电极以及第三电极，根据向上述第三电极输入的驱动信号，来对上述第一电极以及上述第二电极间进行通断控制。另外，该半导体装置具备：被输入上述驱动信号的控制端子；供上述控制端子连接的第一配线部；从上述第一配线部远离的第二配线部；使上述第一配线部与上述第二配线部导通的第一连接部件；以及使上述第二配线部与上述多个半导体元件的任一个的上述第三电极导通的第二连接部件。上述多个半导体元件各自的第一电极彼此电连接，上述多个半导体元件各自的第二电极彼此电连接。

Description

半导体装置
技术领域
本公开涉及半导体装置。
背景技术
以往，公知有具备MOSFET(Metal Oxide Semiconductor Field EffectTransistor，金属氧化物半导体场效应晶体管)、IGBT(Insulated Gate BipolarTransistor，绝缘栅双极晶体管)等电力用半导体元件的半导体装置。在这种半导体装置中，公知有为了确保半导体装置的容许电流，而并联连接多个电力用半导体元件的结构(例如专利文献1)。专利文献1所记载的功率模块具备多个半导体元件、多个连接丝线、配线层以及信号端子。各半导体元件例如是MOSFET，根据输入到栅极端子的驱动信号来进行通断驱动。多个连接丝线将多个半导体元件各自的栅极端子连接于配线层。配线层与信号端子连接。由此，信号端子经由配线层以及多个连接丝线而与多个半导体元件各自的栅极端子连接。
现有技术文献
专利文献
专利文献1：日本特开2016－225493号公报
发明内容
发明所要解决的课题
在高速地进行开关动作的电力用半导体元件中，存在驱动信号(例如栅极电压)产生出乎意料的振荡的情况。若驱动信号产生振荡，则有包含电力用半导体元件的电路(半导体装置)引起误动作的担忧。
鉴于上述情况，本公开的一个课题是提供一种能够抑制驱动信号的振荡的半导体装置。
用于解决课题的方案
由本公开的第一方案提供的半导体装置具备多个第一半导体元件，该多个第一半导体元件分别具有第一电极、第二电极以及第三电极，根据向上述第三电极输入的第一驱动信号，来对上述第一电极以及上述第二电极间进行通断控制。另外，该半导体装置具备：第一控制端子，其被输入有上述第一驱动信号；第一配线部，其供上述第一控制端子连接；第二配线部，其从上述第一配线部远离；第一连接部件，其使上述第一配线部与上述第二配线部导通；以及第二连接部件，其使上述第二配线部与上述多个第一半导体元件的任意的上述第三电极导通。上述多个第一半导体元件各自的第一电极彼此电连接，上述多个第一半导体元件各自的第二电极彼此电连接。
由本公开的第二方案提供的半导体装置具备多个半导体元件，该多个半导体元件分别具有第一电极、第二电极以及第三电极，根据向上述第三电极输入的驱动信号，来对上述第一电极以及上述第二电极间进行通断控制。另外，半导体装置具备：多个控制端子，其分别输入上述驱动信号；多个配线部，其与上述多个控制端子导通，供上述多个控制端子接合；多个连接部件，其分别将上述多个半导体元件各自的上述第三电极与上述多个配线部连接；以及绝缘基板，其具有在厚度方向上远离的主面以及背面，且在上述主面形成有多个配线部。上述多个控制端子分别在上述厚度方向上向上述主面朝向的方向延伸。
发明的效果
根据上述结构，在半导体装置中，能够抑制驱动信号的振荡。
附图说明
图1是表示第一实施方式的半导体装置的立体图。
图2是在图1的立体图中省略了封固部件的图。
图3是放大了图2的一部分的局部放大图。
图4是放大了图2的一部分的局部放大图。
图5是表示第一实施方式的半导体装置的俯视图，是用想象线表示封固部件的图。
图6是在图5的俯视图中省略了多个端子、多个连接部件以及封固部件的图。
图7是在图6的俯视图中省略了一部分配线部的图。
图8是在图7的俯视图中省略了绝缘基板的图。
图9是沿图5的IX－IX线的剖视图。
图10是沿图5的X－X线的剖视图。
图11是沿图5的XI－XI线的剖视图。
图12是沿图5的XII－XII线的剖视图。
图13是放大了图12的一部分的局部放大图。
图14是放大了图12的一部分的局部放大图。
图15是表示第二实施方式的半导体装置的俯视图，是用想象线表示封固部件的图。
图16是表示第三实施方式的半导体装置的俯视图，是省略了封固部件的图。
图17是表示第四实施方式的半导体装置的立体图。
图18是表示第四实施方式的半导体装置的俯视图，是省略了外壳的一部分的图。
图19是沿图18的XIX－XIX线的剖视图，是用想象线表示外壳的一部分的图。
图20是表示第五实施方式的半导体装置的俯视图，是用想象线表示封固部件的图。
图21是表示第六实施方式的半导体装置的立体图。
图22是表示第六实施方式的半导体装置的俯视图，是用想象线表示封固部件的图。
图23是沿图22的XXIII－XXIII线的剖视图。
具体实施方式
以下参照附图对本公开的半导体装置的优选的实施方式进行说明。在以下的说明中，对同一或者类似的要素标注相同符号并省略重复的说明。
图1～图13表示第一实施方式的半导体装置A1。半导体装置A1具备多个第一半导体元件1、多个第二半导体元件2、支撑部件3、多个绝缘基板41～43、多个配线部511～514、521～528、531～534、多个金属部件(导通金属部件)58、59、一对控制端子61、62、多个检测端子63～65、多个侧方端子66、多个连接部件7、以及封固部件8。多个连接部件7例如是键合引线，如图3以及图4所示，包含多个连接部件711、712、721～724、731～734。
图1是表示半导体装置A1的立体图。图2是在图1的立体图中省略了封固部件8的图。图3是放大了图2的一部分的主要局部放大图。图4是放大了图2的一部分的主要局部放大图。图5是表示半导体装置A1的俯视图，用想象线(双点划线)示出封固部件8。图6是表示在图5的俯视图中省略了一对控制端子61、62、多个检测端子63～65、多个侧方端子66、以及多个连接部件7的图。图7是在图6的俯视图中省略了两个绝缘基板42、43以及多个配线部512、513、521～528、531～534的图。图8是在图7的俯视图中省略了绝缘基板41的图。图9是沿图5的IX－IX线的剖视图。图10是沿图5的X－X线的剖视图。图11是沿图5的XI－XI线的剖视图。图12是沿图5的XII－XII线的剖视图。图13是放大了图12的一部分的局部放大图。图14是放大了图12的一部分的局部放大图。
为了便于说明，适当参照相互正交的三个方向、即x方向、y方向、z方向。z方向例如是半导体装置A1的厚度方向。x方向是半导体装置A1的俯视图(参照图5)中的左右方向。y方向是半导体装置A1的俯视图(参照图5)中的上下方向。x方向是“第一方向”的一例，y方向是“第二方向”的一例。
多个第一半导体元件1以及多个第二半导体元件2分别是例如MOSFET。除了MOSFET以外，也可以是包含MISFET(Metal-Insulator-Semiconductor FET，金属绝缘体半导体场效应管)的场效应晶体管、或者包含IGBT的双极晶体管等其它开关元件。多个第一半导体元件1以及多个第二半导体元件2分别使用以SiC(碳化硅)为主的半导体材料来构成。该半导体材料不限定于SiC，也可以是Si(硅)、GaAs(砷化镓)、GaN(氮化镓)、或者、Ga2O3(氧化镓)等。
如图13所示，多个第一半导体元件1分别具有元件主面1a以及元件背面1b。元件主面1a以及元件背面1b在z方向上相互远离。元件主面1a朝向z2方向，元件背面1b朝向z1方向。元件主面1a是“第一元件主面”的一例，元件背面1b是“第一元件背面”的一例。
多个第一半导体元件1分别具有第一电极11、第二电极12以及第三电极13。如图13所示，在各第一半导体元件1中，第一电极11形成于元件背面1b，第二电极12以及第三电极13形成于元件主面1a。在各第一半导体元件1是MOSFET的例子中，第一电极11是漏极电极，第二电极12是源极电极，第三电极13是栅极电极。若向第三电极13(栅极电极)输入第一驱动信号(例如栅极电压)，则各第一半导体元件1根据该第一驱动信号切换导通状态和断开状态。将切换该导通状态和断开状态的动作称为开关动作。在导通状态下，电流从第一电极11(漏极电极)流向第二电极12(源极电极)，在断开状态下，该电流不流动。也就是，各第一半导体元件1通过向第三电极13(栅极电极)输入的第一驱动信号(例如栅极电压)来对第一电极11(漏极电极)以及第二电极12(源极电极)间进行通断控制。多个第一半导体元件1通过后文详细叙述的结构，将各自的第一电极11(例如漏极电极)相互电连接，而且将各自的第二电极12(例如源极电极)相互电连接。
如图2以及图5所示，多个第一半导体元件1沿x方向配置。如图13所示，各第一半导体元件1经由导电性接合材料19而与支撑部件3(导电板31)接合。导电性接合材料19例如由焊锡、金属糊料、或者烧结金属构成。
如图14所示，多个第二半导体元件2分别具有元件主面2a以及元件背面2b。元件主面2a以及元件背面2b在z方向上相互远离。元件主面2a朝向z2方向，元件背面2b朝向z1方向。元件主面2a是“第二元件主面”的一例，元件背面2b是“第二元件背面”的一例。
多个第二半导体元件2分别具有第四电极21、第五电极22以及第六电极23。如图14所示，在各第二半导体元件2中，第四电极21形成于元件背面2b，第五电极22以及第六电极23形成于元件主面2a。在各第二半导体元件2是MOSFET的例中，第四电极21是漏极电极，第五电极22是源极电极，第六电极23是栅极电极。若向第六电极23(栅极电极)输入第二驱动信号(例如栅极电压)，则各第二半导体元件2根据该第二驱动信号进行开关动作。在导通状态下，电流从第四电极21(漏极电极)流向第五电极22(源极电极)，在断开状态下，该电流不流动。也就是，各第二半导体元件2根据向第六电极23(栅极电极)输入的第二驱动信号(例如栅极电压)，对第四电极21(漏极电极)和第五电极22(源极电极)间进行通断控制。多个第二半导体元件2通过后文详细叙述的结构，将各自的第四电极21(例如漏极电极)相互电连接，而且将各自的第五电极22(例如源极电极)相互电连接。
如图2以及图5所示，多个第二半导体元件2沿x方向配置。多个第二半导体元件2位于比多个第一半导体元件1靠y2方向。如图14所示，各第二半导体元件2经由导电性接合材料29而与支撑部件3(后述的导电板32)接合。导电性接合材料29例如由焊锡、金属糊料、或者烧结金属构成。
半导体装置A1例如作为半桥型的开关电路而构成。多个第一半导体元件1构成半导体装置A1的上臂电路，多个第二半导体元件2构成半导体装置A1的下臂电路。在半导体装置A1中，多个第一半导体元件1相互电并联连接，多个第二半导体元件2相互电并联连接。另外，各第一半导体元件1以及各第二半导体元件2相互电串联连接。在图示的例子中，半导体装置A1具备四个第一半导体元件1和四个第二半导体元件2(参照图2以及图5)。第一半导体元件1以及第二半导体元件2的个数不限定于本结构，根据半导体装置A1所要求的性能而适当决定。
如图8～图14所示，支撑部件3支撑多个第一半导体元件1以及多个第二半导体元件2。如图8～图14所示，支撑部件3包含一对导电板31、32以及一对绝缘板33、34。
各导电板31、32由导电性材料构成，该导电性材料例如是铜或者铜合金。各导电板31、32例如也可以是由铜构成的层和由钼构成的层在z方向上交替地层叠而成的层叠体。该情况下，各导电板31、32的z1方向以及z2方向的两表层是由铜构成的层。
如图8、图12以及图13所示，导电板31搭载有多个第一半导体元件1，并对其进行支撑。导电板31与各第一半导体元件1的第一电极11(漏极电极)导通。因此，多个第一半导体元件1各自的第一电极11经由导电板31而相互导通。导电板31呈例如长方体状。导电板31的沿z方向的尺寸比绝缘基板41的沿z方向的尺寸大。导电板31是“第一搭载部”的一例。
如图9以及图11～图13所示，导电板31具有朝向z2方向的搭载面31a。搭载面31a供各第一半导体元件1接合，并且供配线部511接合。如图9以及图13所示，导电板31经由接合材料319而与绝缘板33接合。接合材料319既可以是导电性、也可以是绝缘性。
如图8、图12以及图14所示，导电板32搭载有多个第二半导体元件2，并对其进行支撑。导电板32与各第二半导体元件2的第四电极21(漏极电极)导通。因此，多个第二半导体元件2各自的第四电极21经由导电板32而相互导通。导电板32例如是长方体状。导电板32的沿z方向的尺寸比绝缘基板41的沿z方向的尺寸大。导电板32是“第二搭载部”的一例。
如图10、图12以及图14所示，导电板32具有朝向z2方向的搭载面32a。搭载面32a供各第二半导体元件2接合，并且供配线部514接合。如图10以及图14所示，导电板32经由接合材料329而与绝缘板34接合。接合材料329既可以是导电性、也可以是绝缘性。
一对绝缘板33、34分别由绝缘性材料构成，该绝缘性材料例如是Al2O3。如图8所示，各绝缘板33、34在沿z方向观察时(以下也称为“俯视”)是矩形形状。如图8、图9以及图11～图13所示，绝缘板33支撑导电板31。如图8、图10～图12以及图14所示，绝缘板34支撑导电板32。在各绝缘板33、34中，也可以在供各导电板31、32接合的面形成镀敷层。该镀敷层例如由银或者银合金构成。
绝缘基板41由绝缘性材料构成，例如由玻璃环氧树脂构成。除了玻璃环氧树脂以外，例如还可以由AlN(氮化铝)、SiN(氮化硅)、Al2O3(氧化铝)等陶瓷构成。绝缘基板41是“第一绝缘基板”的一例。
如图9～图14所示，绝缘基板41具有主面411以及背面412。主面411以及背面412在z方向上远离。主面411朝向z2方向，背面412朝向z1方向。主面411是“第一主面”的一例，背面412是“第一背面”的一例。
如图7以及图11～图14所示，绝缘基板41包含多个贯通孔413、一个贯通孔414、多个开口部415以及多个开口部416。
如图11所示，多个贯通孔413分别从主面411至背面412在z方向上贯通绝缘基板41。如图7以及图11所示，在各贯通孔413插入有金属部件59。如图7以及图11所示，该贯通孔413的内表面不与金属部件59相接。也可以与该结构不同，各贯通孔413的内表面与金属部件59相接。在本公开中，“插入”是指某部件(例如各金属部件59)进入某贯通孔(例如各贯通孔413)的状态，不限定于某部件与某贯通孔的内表面相接或不相接。此外，也可以在金属部件59与贯通孔413之间的间隙形成有与绝缘基板41不同的绝缘部件。
贯通孔414从主面411至背面412在z方向上贯通绝缘基板41。如图7所示，在贯通孔414插入有金属部件58。在图示的例子中，贯通孔414的内表面与金属部件58相接(参照图7)，但也可以不相接。
如图7、图12以及图13所示，多个开口部415分别从主面411至背面412在z方向上贯通绝缘基板41。如图7所示，各开口部415在俯视时包围对应的一个第一半导体元件1。各开口部415是“第一开口部”的一例。
如图7、图12以及图14所示，多个开口部416分别从主面411至背面412在z方向上贯通绝缘基板41。如图7所示，各开口部416在俯视时包围对应的一个第二半导体元件2。各开口部416是“第二开口部”的一例。
多个绝缘基板42、43分别由绝缘性材料构成，例如与绝缘基板41相同，由玻璃环氧树脂构成。各绝缘基板42、43也可以不是由玻璃环氧树脂构成，而是由例如AlN(氮化铝)、SiN(氮化硅)、Al2O3(氧化铝)等陶瓷构成。各绝缘基板42、43例如是俯视时呈矩形形状的板材。
多个绝缘基板42沿x方向配置。多个绝缘基板42分别在x方向上与各第一半导体元件1错开地配置。在图5所示的例子(也参照图3、图6)中，各绝缘基板42在x方向上相对于对应的一个第一半导体元件1向接近控制端子61以及检测端子63的一侧偏移。各绝缘基板42是“第二绝缘基板”的一例。如图9以及图11所示，各绝缘基板42具有主面421以及背面422。主面421以及背面422在z方向上远离。主面421朝向z2方向，背面422朝向z1方向。各绝缘基板42的背面422与主面411对置。主面421是“第二主面”的一例，背面422是“第二背面”的一例。
多个绝缘基板43沿x方向配置。多个绝缘基板43分别在x方向上与各第二半导体元件2错开地配置。在图5所示的例子(也参照图4、图6)中，各绝缘基板43在x方向上相对于对应的一个第二半导体元件2向接近控制端子62以及检测端子64的一侧偏移。各绝缘基板43是“第三绝缘基板”的一例。如图10以及图11所示，各绝缘基板43具有主面431以及背面432。主面431以及背面432在z方向上远离。主面431朝向z2方向，背面432朝向z1方向。各绝缘基板43的背面432与主面411对置。主面431是“第三主面”的一例，背面432是“第三背面”的一例。
多个配线部511～514、521～528、531～534与支撑部件3的一部分(导电板31、32)、多个金属部件58、59以及多个连接部件711、712、721～724、731～734一起构成半导体装置A1中的导通路径。多个配线部511～514、521～528、531～534相互远离。多个配线部511～514、521～528、531～534例如由铜或者铜合金构成。各配线部511～514、521～528、531～534的厚度(z方向的尺寸)以及构成材料根据半导体装置A1的规格(额定电流、容许电流、额定电压、耐压、装置整体的内部电感以及装置的尺寸等)适当变更。
在半导体装置A1中，多个配线部511～514构成主电流的导通路径。在半导体装置A1中，在俯视时，配线部511与配线部512相互重叠(参照图6、图9)，配线部513与配线部514相互重叠(参照图6、图10)。
配线部511形成于绝缘基板41的背面412。如图9以及图11～图13所示，配线部511与导电板31的搭载面31a接合。配线部511经由导电板31而与多个第一半导体元件1各自的第一电极11(漏极电极)导通。
如图8、图12以及图13所示，配线部511包含多个开口部511a以及至少一个贯通孔511b。如图12以及图13所示，多个开口部511a分别在z方向上贯通。如从图12以及图13理解的那样，多个开口部511a分别在俯视时与绝缘基板41的多个开口部415重叠。如图8所示，各开口部511a在俯视时包围对应的一个第一半导体元件1。贯通孔511b在z方向上贯通配线部511。如图8所示，在贯通孔511b嵌入有金属部件58。
配线部512形成于绝缘基板41的主面411。如从图5以及图6理解的那样，配线部512经由多个连接部件712而与各第二半导体元件2的第五电极22(源极电极)导通。配线部512以在俯视时避开多个第一半导体元件1的方式形成。
配线部513形成于绝缘基板41的主面411。配线部513在俯视时位于比配线部512靠y1方向。如从图5以及图6理解的那样，配线部513经由多个连接部件711而与各第一半导体元件1的第二电极12(源极电极)导通。另外，根据后文详细叙述的构造，配线部513经由配线部514以及各金属部件59而与各第二半导体元件2的第四电极21(漏极电极)导通。配线部513以在俯视时分别避开多个第二半导体元件2的方式形成。
如图6以及图11所示，配线部513包含多个贯通孔513a。如图6以及图11所示，多个金属部件59分别一个一个地嵌入于各贯通孔513a。如图6以及图11所示，各贯通孔513a的内表面与金属部件59相接。在本公开中，“嵌入”是指某部件(例如各金属部件59)进入某贯通孔(例如各贯通孔513a)的状态，是某部件与某贯通孔的内表面相接。也就是，“嵌入”状态相当于“插入”状态中与贯通孔的内表面相接的状态。在图示的例子中，各贯通孔513a俯视时呈圆形(参照图6)，但根据各金属部件59的形状而适当变更。
配线部514形成于绝缘基板41的背面412。如图8、图10～图12以及图14所示，配线部514与导电板32的搭载面32a接合。配线部514经由导电板32而与多个第二半导体元件2各自的第四电极21(漏极电极)导通。另外，根据后文详细叙述的构造，配线部514经由配线部513以及金属部件59而与各第一半导体元件1的第二电极12(源极电极)导通。
如图8、图11、图12以及图14所示，配线部514包含多个开口部514a以及多个贯通孔514b。如图12所示，多个开口部514a分别在z方向上贯通。如从图12以及图14理解的那样，多个开口部514a分别在俯视时与绝缘基板41的多个开口部416重叠。如图8所示，各开口部514a在俯视时包围对应的一个第二半导体元件2。如图11所示，多个贯通孔514b分别在z方向上贯通配线部514。在俯视时，多个贯通孔514b分别与配线部513的多个贯通孔513a重叠。在各贯通孔514b嵌入有金属部件59。
在半导体装置A1中，配线部511包含位于x2方向侧的端部的第一电力端子部501。第一电力端子部501与多个第一半导体元件1各自的第一电极11(漏极电极)导通。配线部512包含位于x2方向侧的端部的第二电力端子部502。第二电力端子部502与多个第二半导体元件2各自的第五电极22(源极电极)导通。配线部513包含位于x2方向侧的端部的第三电力端子部503。第三电力端子部503与多个第一半导体元件1各自的第二电极12(源极电极)以及多个第二半导体元件2各自的第四电极21(漏极电极)导通。配线部514包含位于x2方向侧的端部的第四电力端子部504。第四电力端子部504与多个第一半导体元件1各自的第二电极12(源极电极)以及多个第二半导体元件2各自的第四电极21(漏极电极)导通。
第一电力端子部501、第二电力端子部502、第三电力端子部503以及第四电力端子部504相互远离，分别从封固部件8露出。第一电力端子部501、第二电力端子部502、第三电力端子部503以及第四电力端子部504的各表面分别实施了镀敷。
第一电力端子部501与第二电力端子部502在俯视时相互重叠。第三电力端子部503与第四电力端子部504在俯视时相互重叠。在图示的例子中，半导体装置A1包含第三电力端子部503以及第四电力端子部504，但也可以与该结构不同，仅包含第三电力端子部503以及第四电力端子部504的任一方。
第一电力端子部501以及第二电力端子部502例如与外部的直流电源连接，施加有电源电压(直流电压)。在半导体装置A1中，第一电力端子部501是与直流电源的正极连接的P端子，第二电力端子部502是与直流电源的负极连接的N端子。施加于第一电力端子部501以及第二电力端子部502的直流电压通过多个第一半导体元件1的各开关动作以及多个第二半导体元件2的各开关动作而转换为交流电压。转换后的电压(交流电压)分别从第三电力端子部503以及第四电力端子部504输出。
在半导体装置A1中，多个配线部521～525、531～534构成控制信号的导通路径。
配线部521形成于绝缘基板41的主面411。如图5所示，配线部521供控制端子61连接。配线部521是“第一配线部”的一例。如图5以及图6所示，配线部521包含焊盘部521a、带状部521b以及连结部521c。焊盘部521a是配线部521中供控制端子61接合的部位。带状部521b在俯视时沿x方向延伸。带状部521b相对于焊盘部521a位于x方向的一方侧(在图5以及图6所示的例子中为x2方向侧)。带状部521b是“第一带状部”的一例。连结部521c将焊盘部521a与带状部521b连接。
配线部522形成于绝缘基板41的主面411。如图5所示，配线部522供控制端子62连接。配线部522是“第五配线部”的一例。如图5以及图6所示，配线部522包含焊盘部522a、带状部522b以及连结部523c。焊盘部522a是配线部522中供控制端子62接合的部位。带状部522b在俯视时沿x方向延伸。带状部522b相对于焊盘部522a位于x方向的一方侧(在图5以及图6所示的例子中为x2方向侧)。带状部522b是“第三带状部”的一例。连结部522c将焊盘部522a与带状部522b连接。
配线部523形成于绝缘基板41的主面411。如图5所示，配线部523供检测端子63连接。配线部523是“第三配线部”的一例。如图5以及图6所示，配线部523包含焊盘部523a、带状部523b以及连结部523c。焊盘部523a是配线部523中供检测端子63接合的部位。带状部523b在俯视时沿x方向沿延伸。带状部523b相对于焊盘部523a位于x方向的一方侧(在图5以及图6所示的例子中为x2方向侧)。带状部523b是“第二带状部”的一例。连结部523c将焊盘部523a与带状部523b连接。
配线部524形成于绝缘基板41的主面411。如图5所示，配线部524供检测端子64连接。配线部524是“第七配线部”的一例。如图5以及图6所示，配线部524包含焊盘部524a、带状部524b以及连结部524c。焊盘部524a是配线部524中供检测端子64接合的部位。带状部524b在俯视时沿x方向延伸。带状部524b相对于焊盘部524a位于x方向的一方侧(在图5以及图6所示的例子中为x2方向侧)。带状部524b是“第四带状部”的一例。连结部524c将焊盘部524a与带状部524b连接。
如图5以及图6所示，配线部521的带状部521b和配线部523的带状部523b位于在y方向上比多个第一半导体元件1更靠配置有多个第二半导体元件2的一侧的相反侧(即y2方向)。带状部521b与带状部523b以各长度方向相互平行的方式配置。在图示的例子中，带状部523b位于在y方向上比带状部521b更靠配置有多个第一半导体元件1的一侧的相反侧(即y2方向)(参照图5以及图6)，但带状部521b与带状部523b的位置关系也可以相反。在半导体装置A1中，多个绝缘基板42分别配置在带状部521b以及带状部523b上，并跨越带状部521b以及带状部523b。
如图5以及图6所示，配线部522的带状部522b和配线部524的带状部524b位于在y方向上比多个第二半导体元件2更靠配置有多个第一半导体元件1的一侧的相反侧(即y1方向)。带状部522b与带状部524b以各自的长度方向相互平行的方式配置。在图示的例子中，带状部524b位于在y方向上比带状部522b更靠配置有多个第二半导体元件2的一侧的相反侧(即y1方向)(参照图5以及图6)，但带状部522b与带状部524b的位置关系也可以相反。在半导体装置A1中，多个绝缘基板43分别配置在带状部522b以及带状部524b上，并跨越带状部522b以及带状部524b。
配线部525形成于绝缘基板41的主面411。如图5所示，配线部525供检测端子65连接。如图6所示，在配线部525形成有贯通孔525a。贯通孔525a在z方向上贯通配线部525。在贯通孔525a嵌入有金属部件58。
多个配线部526、527分别形成于绝缘基板41的主面411。多个配线部526分别形成于主面411中、在俯视时被x方向上相邻的两个第一半导体元件1所夹的区域。多个配线部527分别形成于主面411中、在俯视时被x方向上相邻的两个第二半导体元件2所夹的区域。在图示的例子中，各配线部526、527在俯视时呈矩形形状(参照图5以及图6)，但本公开并不限定于此。各配线部526也可以与配线部512一体地形成，各配线部527也可以与配线部513一体地形成。在半导体装置A1中，多个配线部526、527分别与多个第一半导体元件1以及多个第二半导体元件2的任一个都不导通。
多个配线部528分别形成于绝缘基板41的主面411。多个配线部528分别形成于主面411中的y方向的端缘附近。多个配线部528配置于在y方向上比配线部523更靠y2方向、或者比配线部524更靠y1方向的任一个。如图5所示，各配线部528供各侧方端子66连接。在半导体装置A1中，多个配线部528分别与多个第一半导体元件1以及多个第二半导体元件2的任一个都不导通。
如图9以及图11所示，多个配线部531分别形成于多个绝缘基板42的主面421。如从图5以及图6理解的那样，各配线部531经由对应的一个连接部件721而与对应的一个第一半导体元件1的第三电极13(栅极电极)导通。另外，各配线部531经由对应的一个连接部件731而与配线部521导通。各配线部531是“第二配线部”的一例。
如图10以及图11所示，多个配线部532分别形成于多个绝缘基板43的主面431。如从图5以及图6理解的那样，各配线部532经由对应的一个连接部件722而与对应的一个第二半导体元件2的第六电极23(栅极电极)导通。另外，各配线部532经由对应的一个连接部件732而与配线部522导通。各配线部532是“第六配线部”的一例。
如图11所示，多个配线部533分别形成于多个绝缘基板42的主面421。如从图5以及图6理解的那样，各配线部533经由对应的一个连接部件723而与对应的一个第一半导体元件1的第二电极12(源极电极)导通。另外，各配线部533经由对应的一个连接部件733而与配线部523导通。各配线部533是“第四配线部”的一例。
如图11所示，多个配线部534分别形成于多个绝缘基板43的主面431。如从图5以及图6理解的那样，各配线部534经由对应的一个连接部件724而与对应的一个第二半导体元件2的第五电极22(源极电极)导通。另外，各配线部534经由对应的一个连接部件734而与配线部524导通。各配线部534是“第八配线部”的一例。
如图11所示，多个金属部件59分别在z方向上贯通绝缘基板41，使配线部513与配线部514导通。各金属部件59例如是柱状。在图示的例子中，各金属部件59的俯视形状是圆形(参照图5～8)，但各金属部件59的俯视形状也可以不是圆形而是椭圆状或者多边形状。各金属部件59的构成材料例如是铜或者铜合金。
如图6～图8以及图11所示，多个金属部件59嵌入于配线部513的各贯通孔513a以及配线部514的各贯通孔514b，并且插入到绝缘基板41的各贯通孔413。各金属部件59与贯通孔513a的内表面或者贯通孔514b的内表面相接。各金属部件59通过嵌入于贯通孔513a或者贯通孔514b来支撑。此时，在金属部件59与贯通孔513a的内表面之间、以及金属部件59与贯通孔514b的内表面之间产生有隙间的情况下，向该间隙流入焊锡为宜。由此，向该间隙填充焊锡，各金属部件59被紧固于配线部513以及配线部514。在流入了焊锡的情况下，在金属部件59与绝缘基板41的贯通孔413的内表面之间的间隙也会填充焊锡。
金属部件58在z方向上贯通绝缘基板41，使配线部511与配线部525导通。金属部件58例如是柱状。在图示的例子中，金属部件58的俯视形状是圆形(参照图6～图8)，但金属部件58的俯视形状也可以不是圆形而是椭圆状或者多边形状。金属部件58的构成材料例如是铜或者铜合金。
如图6～图8所示，金属部件58嵌入于配线部525的贯通孔525a或者配线部511的贯通孔511b，并且插入到绝缘基板41的贯通孔414。金属部件58分别与贯通孔525a的内表面、贯通孔511b的内表面或者贯通孔414的内表面相接。金属部件58通过嵌入于贯通孔525a、511b、414来支撑。此时，在金属部件58与贯通孔525a、511b、414的内表面之间产生有隙间的情况下，向该间隙流入焊锡为宜。由此，在该间隙填充焊锡，金属部件58被紧固于各配线部511、525以及绝缘基板41。
如图12以及图13所示，在半导体装置A1中，各第一半导体元件1收纳于由绝缘基板41的各开口部415以及配线部511的各开口部511a和导电板31形成的凹陷部。在图示的例子中，在与z方向正交的方向(例如y方向)上观察时，各第一半导体元件1的元件主面1a与绝缘基板41或者配线部511的任一个重叠，但也可以与配线部521重叠。在任意情况下，各第一半导体元件1都不会比配线部521更向z方向上方(z2方向)突出。同样，如图12以及图14所示，各第二半导体元件2收纳于由绝缘基板41的各开口部416以及配线部514的各开口部514a和导电板32形成的凹陷部。在图示的例子中，在与z方向正交的方向(例如y方向)观察时，各第二半导体元件2的元件主面2a与绝缘基板41或者配线部514的任一个重叠，但可以与配线部522重叠。在任意情况下，各第二半导体元件2都不会比配线部522更向z方向上方(z2方向)突出。
多个控制端子61、62、多个检测端子63～65以及多个侧方端子66分别由导电性材料构成。该导电性材料例如是铜或者铜合金。
控制端子61与各第一半导体元件1的第三电极13(栅极电极)导通。对控制端子61输入控制各第一半导体元件1的开关动作的第一驱动信号。控制端子61包含被封固部件8覆盖的部分和从封固部件8露出的部分。控制端子61中被封固部件8覆盖的部分与配线部521的焊盘部521a接合。控制端子61中从封固部件8露出的部分供外部的控制装置(例如栅极驱动器)连接，从该控制装置输入第一驱动信号(栅极电压)。控制端子61是“第一控制端子”的一例。
控制端子62与各第二半导体元件2的第六电极23(栅极电极)导通。对控制端子62输入控制各第二半导体元件2的开关动作的第二驱动信号。控制端子62包含被封固部件8覆盖的部分和从封固部件8露出的部分。控制端子62中被封固部件8覆盖的部分与配线部522的焊盘部522a接合。控制端子62中从封固部件8露出的部分供上述外部的控制装置连接，从该控制装置输入第二驱动信号(栅极电压)。控制端子62是“第二控制端子”的一例。
检测端子63与各第一半导体元件1的第二电极12(源极电极)导通。检测端子63输出表示各第一半导体元件1的导通状态的第一检测信号。在半导体装置A1中，从检测端子63输出施加于各第一半导体元件1的第二电极12的电压(与源极电流对应的电压)，作为该第一检测信号。检测端子63包含被封固部件8覆盖的部分和从封固部件8露出的部分。检测端子63中被封固部件8覆盖的部分与配线部523的焊盘部523a接合。检测端子63中从封固部件8露出的部分供上述外部的控制装置连接，向该控制装置输出上述第一检测信号。检测端子63是“第一检测端子”的一例。
检测端子64与各第二半导体元件2的第五电极22(源极电极)导通。检测端子64输出表示各第二半导体元件2的导通状态的第二检测信号。在半导体装置A1中，从检测端子64输出施加于各第二半导体元件2的第五电极22的电压(与源极电流对应的电压)，作为该第二检测信号。检测端子64包含被封固部件8覆盖的部分和从封固部件8露出的部分。检测端子64中被封固部件8覆盖的部分与配线部524的焊盘部524a接合。检测端子64中从封固部件8露出的部分供上述外部的控制装置连接，向该控制装置输出上述第二检测信号。检测端子64是“第二检测端子”的一例。
检测端子65与各第一半导体元件1的第一电极11(漏极电极)导通。检测端子65输出施加于各第一半导体元件1的第一电极11的电压(与漏极电流对应的电压)。检测端子65包含被封固部件8覆盖的部分和从封固部件8露出的部分。检测端子65中被封固部件8覆盖的部分与配线部525接合。检测端子65中从封固部件8露出的部分供上述外部的控制装置连接，向该控制装置输出施加于各第一半导体元件1的第一电极11的电压(与漏极电流对应的电压)。
多个侧方端子66分别与多个第一半导体元件1以及多个第二半导体元件2的任一个都不导通。多个侧方端子66分别包含被封固部件8覆盖的部分和从封固部件8露出的部分。在各侧方端子66中，被封固部件8覆盖的部分与多个配线部528的任一个接合。在各侧方端子66中，从封固部件8露出的部分从封固部件8沿y方向突出。在图示的例子中，半导体装置A1具备多个侧方端子66，但也可以不具备多个侧方端子66。该情况下，半导体装置A1也可以不具备多个配线部528。
多个连接部件7分别使相互远离的两个部位导通。如上所述，多个连接部件7包含多个连接部件711、712、721～724、731～734。多个连接部件7例如分别是键合引线。多个连接部件7的一部分(例如多个连接部件711、712)也可以不是键合引线而是金属制的板材。多个连接部件7的各构成材料也可以是金、铝或者铜的任一个。
如图3以及图5所示，多个连接部件711与多个第一半导体元件1各自的第二电极12(源极电极)和配线部513接合，使它们导通。也可以与图示的例子不同，连接部件711不与配线部513接合而是与多个金属部件59的上表面接合。如图4以及图5所示，连接部件712与多个第二半导体元件2的各第五电极22(源极电极)和配线部512接合，使它们导通。
如图3以及图5所示，多个连接部件721与多个第一半导体元件1各自的第三电极13(栅极电极)和配线部531接合，使它们导通。在图示的例子中，各连接部件721以在x方向上从与各第三电极13的接合部分朝向与各配线部531的接合部分接近控制端子61的方式延伸(参照图5)。各连接部件721是“第二连接部件”的一例。
如图4以及图5所示，多个连接部件722与多个第二半导体元件2各自的第六电极23(栅极电极)和配线部532接合，使它们导通。在图示的例子中，各连接部件722以在x方向上从与各第六电极23的接合部分朝向与各配线部532的接合部分接近控制端子62的方式延伸(参照图5)。各连接部件722是“第六连接部件”的一例。
如图3以及图5所示，多个连接部件723与多个第一半导体元件1各自的第二电极12(源极电极)和配线部533接合，使它们导通。在图示的例子中，各连接部件723以在x方向上从与各第二电极12的接合部分朝向与各配线部533的接合部分接近检测端子63的方式延伸(参照图5)。各连接部件723是“第四连接部件”的一例。
如图4以及图5所示，多个连接部件724与多个第二半导体元件2各自的第五电极22(源极电极)和配线部534接合，使它们导通。在图示的例子中，各连接部件724以在x方向上从与各第五电极22的接合部分朝向与各配线部534的接合部分接近检测端子64的方式延伸(参照图5)。各连接部件724是“第八连接部件”的一例。
如图3以及图5所示，多个连接部件731分别与各配线部531和配线部521的带状部521b接合，使各配线部531与配线部521导通。在图示的例子中，各连接部件731以在x方向上从与各配线部531的接合部分朝向与配线部521的接合部分远离控制端子61的方式延伸(参照图5)。各连接部件731在俯视时沿x方向延伸。各连接部件731是“第一连接部件”的一例。
如图4以及图5所示，多个连接部件732分别与各配线部532和配线部522的带状部522b接合，使各配线部532与配线部522导通。在图示的例子中，各连接部件732以在x方向上从与各配线部532的接合部分朝向与配线部522的接合部分远离控制端子62的方式延伸(参照图5)。各连接部件732在俯视时沿x方向延伸。各连接部件732是“第五连接部件”的一例。
如图3以及图5所示，多个连接部件733分别与各配线部533和配线部523的带状部523b接合，使各配线部533与配线部523导通。在图示的例子中，各连接部件733以在x方向上从与各配线部533的接合部分朝向与配线部523的接合部分远离检测端子63的方式延伸(参照图5)。各连接部件733在俯视时沿x方向延伸。各连接部件733是“第三连接部件”的一例。
如图4以及图5所示，多个连接部件734分别与各配线部534和配线部524的带状部524b接合，使各配线部534与配线部524导通。在图示的例子中，各连接部件734以在x方向上从与各配线部534的接合部分朝向与配线部524的接合部分远离检测端子64的方式延伸(参照图5)。各连接部件734在俯视时沿x方向延伸。各连接部件734是“第七连接部件”的一例。
封固部件8覆盖多个第一半导体元件1、多个第二半导体元件2、支撑部件3的一部分、多个绝缘基板41～43、多个配线部511～514的各一部分、多个配线部521～528、531～534、一对控制端子61、62的各一部分、多个检测端子63～65的各一部分、多个侧方端子66的各一部分、以及多个连接部件7。封固部件8例如由环氧树脂等绝缘性的树脂材料构成。如图5所示，封固部件8在俯视时是矩形形状。
如图1、图5以及图9～图12所示，封固部件8具有树脂主面81、树脂背面82、多个树脂侧面831～834。如图9～图12所示，树脂主面81以及树脂背面82在z方向上远离。树脂主面81朝向z2方向，树脂背面82朝向z1方向。如图5、图9以及图10所示，树脂侧面831以及树脂侧面832在x方向上远离。树脂侧面831朝向x1方向，树脂侧面832朝向x2方向。一对控制端子61、62以及多个检测端子63～65分别从树脂侧面831突出。如图5、图11以及图12所示，树脂侧面833以及树脂侧面834在y方向上远离。树脂侧面833朝向y1方向，树脂侧面834朝向y2方向。多个侧方端子66分别从树脂侧面833或者树脂侧面834的任一个突出。
封固部件8在树脂侧面832分别从树脂主面81以及树脂背面82形成有切口。如图1、图5、图9以及图10所示，通过该切口，第一电力端子部501、第二电力端子部502、第三电力端子部503以及第四电力端子部504分别从封固部件8露出。
半导体装置A1的作用效果如下。
在半导体装置A1中，配线部531介于供控制端子61连接的配线部521与各第一半导体元件1的第三电极13之间的导通路径。根据该结构，与将连接部件721与配线部521直接连接的情况相比，能够使从第三电极13至控制端子61的导通路径的距离延长。因此，能够使从控制端子61至各第一半导体元件1的第一驱动信号的传递路径变长，因此能够增大该传递路径中的电感成分。由此，半导体装置A1能够抑制第一驱动信号的振荡。
在半导体装置A1中，多个第一半导体元件1沿x方向排列。另外，控制端子61相对于多个第一半导体元件1配置在x方向的一方侧(在图5的例子中为x1方向侧)。在该结构中，关于位于x方向的最靠一方侧的第一半导体元件1，在将连接部件721不与配线部531直接连接而是与配线部521直接连接的情况下，具有从该第一半导体元件1的第三电极13至控制端子61的导通路径变短的倾向。也就是，通过多个第一半导体元件1的配置与控制端子61的配置，容易产生上述第一驱动信号的振荡。因此，在上述导通路径的距离变短的第一半导体元件1中，使配线部531介于第三电极13与控制端子61之间的导通路径来使从第三电极13至控制端子61的导通路径的距离延长，在抑制向该第一半导体元件1输入的第一驱动信号的振荡方面有效。
在半导体装置A1中，对各第一半导体元件1分别各配备一个配线部531，各第一半导体元件1经由配线部531而与配线部521导通。根据该结构，两个配线部531介于任意的两个第一半导体元件1各自的第三电极13间的导通路径。因此，与将连接部件721与配线部521直接连接的情况相比，能够使任意的两个第三电极13彼此的导通路径的距离延长。由此，在将多个第一半导体元件1并联连接时，能够抑制因形成通过各第一半导体元件1的第一电极11和第三电极13的环形路径而产生的寄生谐振。也就是，在半导体装置A1中，能够抑制将多个第一半导体元件1并联连接时产生的寄生谐振。此外，通过将从第一电力端子部501至各第一半导体元件1的第一电极11的导通路径均等化也能够抑制将多个第一半导体元件1并联连接时产生的寄生谐振。然而，在多个第一半导体元件1与第一电力端子部501的位置关系有限制的情况下、或者寄生谐振的频率较高(例如数百MHz)的情况下，如本公开那样，使各第三电极13彼此的导通路径的距离延长在抑制寄生谐振的方面优选。
在半导体装置A1中，各绝缘基板42配置于在x方向上比各第一半导体元件1更靠控制端子61所处的一侧。并且，各连接部件731与配线部521(带状部521b)连接的部分相比于与配线部531连接的部分，在x方向上位于比各第一半导体元件1更靠控制端子61所处的一侧的相反侧。由此，半导体装置A1能够使从各第一半导体元件1的第三电极13至配线部521(带状部521b)的导通路径延长。也就是，半导体装置A1中，各第三电极13彼此的导通路径的距离延长。
半导体装置A1具备连接部件721以及连接部件731。连接部件721使第一半导体元件1的第三电极13与配线部531导通，连接部件731使配线部521与配线部531导通。各连接部件721、731例如分别是键合引线。由于各连接部件721、731是键合引线，因此各连接部件721、731容易进行长度的调整。因此，通过调整与各连接部件721、731的长度来调整各连接部件721、731的寄生电感成分，从而能够调整从控制端子61至第一半导体元件1的第三电极13的寄生电感成分。因此，在半导体装置A1中，容易根据各第一半导体元件1的特性的偏差，来对从控制端子61至各第一半导体元件1的第三电极13的寄生电感成分进行微调。
在半导体装置A1中，对各第一半导体元件1分别各配备一个配线部533，所有的第一半导体元件1分别经由配线部533而与配线部523导通。根据该结构，两个配线部533介于任意的两个第一半导体元件1各自的第二电极12间的导通路径，因此与将连接部件723与配线部523直接连接相比，能够使各第二电极12彼此的导通路径的距离延长。将多个第一半导体元件1并联连接时产生的寄生谐振不仅因通过各第一半导体元件1的第一电极11和第三电极13的环形路径而产生，有时也因通过各第一半导体元件1的第二电极12和第三电极13的环形路径而产生。因此，通过使各第二电极12彼此的导通路径的距离延长，能够抑制将多个第一半导体元件1并联连接时产生的寄生谐振。
在半导体装置A1中，配线部532介于供控制端子62连接的配线部522与第二半导体元件2的第六电极23之间的导通路径。根据该结构，与将连接部件722与配线部522直接连接的情况相比，能够使从各第六电极23至控制端子62的导通路径的距离延长。因此，能够使从控制端子62至第二半导体元件2的第二驱动信号的传递路径变长，因此能够增大该传递路径中的电感成分。由此，半导体装置A1能够抑制第二驱动信号的振荡。
在半导体装置A1中，多个第二半导体元件2沿x方向排列。另外，控制端子62相对于多个第二半导体元件2配置在x方向的一方侧(在图5的例子中为x1方向侧)。在该结构中，在将连接部件722不与配线部532连接而是直接与配线部522连接的情况下，位于最靠x方向的一方侧的第二半导体元件2具有从该第二半导体元件2的第六电极23至控制端子62的导通路径的距离变短的倾向。也就是，通过多个第二半导体元件2的配置与控制端子62的配置，容易产生上述第二驱动信号的振荡。因此，在上述导通路径的距离变短的第二半导体元件2中，使配线部532介于第六电极23与控制端子62之间的导通路径来使从第六电极23至控制端子62的导通路径的距离延长，在抑制向该第二半导体元件2输入的第二驱动信号的振荡方面有效。
在半导体装置A1中，对各第二半导体元件2分别各配备一个配线部532，所有的第二半导体元件2分别经由配线部532而与配线部522导通。根据该结构，两个配线部532介于任意的两个第二半导体元件2各自的第六电极23间的导通路径，因此与将连接部件722与配线部522直接连接的情况相比，也能够使各第六电极23彼此的导通路径的距离延长。由此，在将多个第二半导体元件2并联连接时，能够抑制因形成通过各第二半导体元件2的第四电极21和第六电极23的环形路径而产生的寄生谐振。也就是，半导体装置A1能够抑制将多个第二半导体元件2并联连接时产生的寄生谐振。
在半导体装置A1中，各绝缘基板43在x方向上配置于比各第二半导体元件2更靠控制端子62所处的一侧。并且，各连接部件732与配线部522(带状部522b)连接的部分相比于与配线部532连接的部分，在x方向上位于比各第二半导体元件2更靠控制端子62所处的一侧的相反侧。由此，半导体装置A1能够使从各第二半导体元件2的第六电极23至配线部522(带状部522b)的导通路径延长。也就是，半导体装置A1中，各第六电极23彼此的导通路径的距离延长。
半导体装置A1具备连接部件722以及连接部件732。连接部件722使第二半导体元件2的第六电极23与配线部532导通，连接部件732使配线部522与配线部532导通。各连接部件722、732例如分别是键合引线。由于各连接部件722、732是键合引线，因此各连接部件722、732容易进行长度的调整。因此，通过调整与各连接部件722、732的长度来调整各连接部件722、732的寄生电感成分，从而能够调整从控制端子62至第二半导体元件2的第六电极23的寄生电感成分。因此，在半导体装置A1中，容易根据各第二半导体元件2的特性的偏差，来对从控制端子62至各第二半导体元件2的第六电极23的寄生电感成分进行微调。
在半导体装置A1中，对各第二半导体元件2分别各配备一个配线部534，所有的第二半导体元件2分别经由配线部534而与配线部524导通。根据该结构，两个配线部534介于各第二半导体元件2的第五电极22间的导通路径，因此与将连接部件724与配线部524直接连接相比，能够使各第五电极22彼此的导通路径的距离延长。将多个第二半导体元件2并联连接时产生的寄生谐振不仅因通过各第二半导体元件2的第四电极21和第六电极23的环形路径而产生，有时也因通过各第二半导体元件2的第五电极22和第六电极23的环形路径而产生。因此，通过使各第五电极22彼此的导通路径的距离延长，能够抑制将多个第二半导体元件2并联连接时产生的寄生谐振。
在半导体装置A1中，各配线部531、533形成于各绝缘基板42上。根据该结构，能够容易地使形成于绝缘基板41的主面411上的各配线部512、513、521～528与各配线部531、533远离。同样，各配线部532、534形成于各绝缘基板43上。根据该结构，能够容易地使形成于绝缘基板41的主面411上的各配线部512、513、521～528与各配线部532、534远离。
在半导体装置A1中，将各绝缘基板42以跨越带状部521b和带状部523b的方式配置在带状部521b和带状部523b之上，但各绝缘基板42只要配置在使配线部531从配线部521以及配线部523远离的位置即可。例如，也可以将各绝缘基板42适当配置在各配线部526、配线部512、以及各配线部528等之上，也可以配置在绝缘基板41的主面411上。同样，在半导体装置A1中，将各绝缘基板43以跨越带状部522b和带状部524b的方式配置在带状部522b和带状部524b之上，但各绝缘基板43只要配置在使配线部532从配线部522以及524远离的位置即可。例如，也可以将各绝缘基板43适当配置在各配线部527、配线部513、以及各配线部528等之上，也可以配置在绝缘基板41的主面411上。
图15表示第二实施方式的半导体装置A2。图15是表示半导体装置A2的俯视图，用想象线(双点划线)示出封固部件8。
在半导体装置A1中，绝缘基板42的个数与第一半导体元件1的个数相同。另一方面，在半导体装置A2中，绝缘基板42的个数比第一半导体元件1的个数少。在图15所示的例子中，对四个第一半导体元件1配备两个绝缘基板42，两个配线部531以及两个配线部533形成于一个绝缘基板42上。同样，在半导体装置A1中，绝缘基板43的个数与第二半导体元件2的个数相同。另一方面，在半导体装置A2中，绝缘基板43的个数比第二半导体元件2的个数少。在图15所示的例子中，对四个第二半导体元件2配备两个绝缘基板43，两个配线部532以及两个配线部534形成于一个绝缘基板43上。
在半导体装置A2中，也如图15所示，与半导体装置A1相同，具备配线部531。因此，第一半导体元件1的第三电极13经由配线部531而与配线部521导通。由此，与半导体装置A1相同，半导体装置A2能够抑制第一驱动信号的振荡。除此以外，半导体装置A2通过与半导体装置A1共通的结构，起到与半导体装置A1相同的效果。
图16表示第三实施方式的半导体装置A3。图16是表示半导体装置A3的俯视图，省略了多个侧方端子66以及封固部件8。
半导体装置A1、A2中，第一半导体元件1的个数与配线部531的个数相同，但半导体装置A3中，配线部531的个数比第一半导体元件1的个数少。在图16所示的例子中，四个第一半导体元件1中的两个第一半导体元件1的各第三电极13经由各配线部531而与配线部521导通，其它两个第一半导体元件1的各第三电极13不经由各配线部531而与配线部521导通。前者的两个第一半导体元件1在将各连接部件721不与各配线部531连接而是直接与配线部521连接的情况下，至控制端子61的导通路径的距离相对较短，后者的两个第一半导体元件1至控制端子61的导通路径的距离相对较长。此外，多个第一半导体元件1的个数以及配线部531的个数不限定于图16所示的例子，可适当变更。
同样，半导体装置A1、A2中，第二半导体元件2的个数与配线部532的个数相同，但半导体装置A3中，配线部532的个数比第二半导体元件2的个数少。在图16所示的例子中，四个第二半导体元件2中的两个第二半导体元件2的各第六电极23经由各配线部532而与配线部522导通，其它两个第二半导体元件2的各第六电极23不经由各配线部532而与配线部522导通。前者的两个第二半导体元件2在将各连接部件722不与各配线部532连接而是直接与配线部522连接的情况下，至控制端子62的导通路径的距离相对较短，后者的两个第二半导体元件2至控制端子62的导通路径的距离相对较长。此外，多个第二半导体元件2的个数以及配线部532的个数不限定于图16所示的例子，可适当变更。
在半导体装置A3中，也如图16所示，与半导体装置A1相同，具备配线部531。因此，第一半导体元件1的第三电极13经由配线部531而与配线部521导通。由此，与半导体装置A1相同，半导体装置A3能够抑制第一驱动信号的振荡。除此以外，半导体装置A3通过与各半导体装置A1、A2共通的结构，起到与各半导体装置A1、A2相同的效果。
在半导体装置A3中，在多个第一半导体元件1中将各连接部件721不与各配线部531连接而是直接与配线部521连接的情况下至控制端子61的导通路径的距离相对较短的第一半导体元件1中，经由各配线部531而与配线部521导通。另一方面，在多个第一半导体元件1中将各连接部件721不与各配线部531连接而是直接与配线部521连接的情况下至控制端子61的导通路径的距离相对较长的第一半导体元件1中，经由各配线部531而与配线部521导通。根据该结构，能够减小从控制端子61至各第一半导体元件1的第三电极13的距离差。这在多个第二半导体元件2中也相同，能够减小从控制端子62至各第二半导体元件2的第六电极23的距离差。
图17～图19表示第四实施方式的半导体装置A4。图17是表示半导体装置A4的立体图。图18是表示半导体装置A4的俯视图，省略了后述的外壳9的一部分(顶板92)。图19是沿图18的XIX－XIX线的剖视图，用想象线(双点划线)示出外壳9的顶板92。
在半导体装置A1～A3中，多个第一半导体元件1搭载于导电板31，而且，多个第二半导体元件2搭载于导电板32，但在半导体装置A4中，多个第一半导体元件1与配线部511接合，而且，多个第二半导体元件2与配线部513接合。另外，在半导体装置A1～A3中，第一电力端子部501与第二电力端子部502在俯视时重叠，而且，第三电力端子部503与第四电力端子部504在俯视时重叠，但在半导体装置A4中，第一电力端子部501与第二电力端子部502在俯视时相邻，而且，第三电力端子部503与第四电力端子部504在俯视时相邻。
如图17～图19所示，半导体装置A4具备外壳9来代替封固部件8。外壳9形成为大致长方体形状，收纳多个第一半导体元件1、多个第二半导体元件2、多个绝缘基板41～43以及多个配线部511～513、521～524、531～534等。外壳9例如由PPS(聚苯硫醚)等具有电绝缘性而且耐热性优异的合成树脂构成。
外壳9具备：作为底板的散热板91；固定于散热板91的z2方向侧的表面的框部93；以及固定于该框部93的顶板92。顶板92封闭框部93的z2方向侧，且与封闭框部93的z1方向侧的散热板91对置。通过顶板92、散热板91以及框部93，在外壳9的内部划分出上述构成要素的收纳空间。
如图17以及图18所示，外壳9具备端子台941～944。这些端子台941～944与框部93一体地形成。端子台941和端子台942与框部93的x2方向侧的侧壁931(参照图18)连接。端子台941和端子台942沿y方向配置。端子台941位于比端子台942更靠y2方向。端子台943和端子台944与框部93的x1方向侧的侧壁932(参照图18)连接。端子台943和端子台944沿y方向配置。端子台943位于比端子台944更靠y2方向。
如图18以及图19所示，半导体装置A4具备多个配线部511～513、521～524、531～534、541。如从图18以及图19理解的那样，这些配线部511～513、521～524、531～534、541中的两个配线部511、两个配线部512、两个配线部513、多个配线部521～524形成于绝缘基板41的主面411。另外，如图19所示，配线部541形成于绝缘基板41的背面412。
两个配线部511沿x方向配置，且相互远离。两个配线部511通过连结部件519a而相互导通。连结部件519a是导电性的板材，例如由铜或者铜合金构成。连结部件519a的构成材料不限定于铜或者铜合金。两个配线部511供多个第一半导体元件1接合，与各第一半导体元件1的第一电极11(漏极电极)导通。
两个配线部512沿x方向配置，且相互远离。两个配线部512通过导电性的连结部件519b而相互导通。连结部件519b是导电性的板材，例如由铜或者铜合金构成。连结部件519b的构成材料不限定于铜或者铜合金。两个配线部512经由多个连接部件712而与各第二半导体元件2的第五电极22(源极电极)导通。
两个配线部513沿x方向配置，且相互远离。两个配线部513通过导电性的连结部件519c而相互导通。连结部件519c是导电性的板材，例如由铜或者铜合金构成。连结部件519c的构成材料不限定于铜或者铜合金。两个配线部513经由多个连接部件711而与各第一半导体元件1的第二电极12(源极电极)导通。另外，两个配线部513供多个第二半导体元件2接合，与各第二半导体元件2的第四电极21(漏极电极)导通。
如图18所示，配线部521包含相互远离的两个带状部521b。两个带状部521b沿x方向配置，且相互远离。两个带状部521b由连接部件751导通。配线部522包含相互远离的两个带状部522b。两个带状部522b沿x方向配置，且相互远离。两个带状部522b由连接部件752导通。配线部523包含相互远离的两个带状部523b。两个带状部523b沿x方向配置，且相互远离。两个带状部523b由连接部件753导通。配线部524包含相互远离的两个带状部524b。两个带状部524b沿x方向配置，且相互远离。两个带状部524b由连接部件754导通。各连接部件751～754例如是键合引线。各连接部件751～754的构成材料是金、铜、铝、或者包含它们的任一个的合金。
配线部541例如形成为绝缘基板41的背面412的大致整面。此外，配线部541的形成范围没有特别限定。配线部541由铜或者铜合金构成。配线部541与散热板91接合。
半导体装置A4具备第一电力端子601、第二电力端子602、第三电力端子603以及第四电力端子604。
第一电力端子601在外壳9的内方与配线部511接合。由此，第一电力端子601与多个第一半导体元件1的各第一电极11(漏极电极)导通。第一电力端子601包含第一电力端子部501。如图17以及图18所示，第一电力端子部501位于端子台941的上表面(z2方向侧的表面)。
第二电力端子602在外壳9的内方与配线部512接合。由此，第二电力端子602与多个第二半导体元件2的各第五电极22(源极电极)导通。第二电力端子602包含第二电力端子部502。如图17以及图18所示，第二电力端子部502位于端子台942的上表面(z2方向侧的表面)。
第三电力端子603以及第四电力端子604分别在外壳9的内方与配线部513接合。由此，第三电力端子603以及第四电力端子604分别与多个第一半导体元件1的各第二电极12(源极电极)和多个第二半导体元件2的各第四电极21(漏极电极)导通。第三电力端子603包含第三电力端子部503。如图17以及图18所示，第三电力端子部503位于端子台943的上表面(z2方向侧的表面)。第四电力端子604包含第四电力端子部504。如图17以及图18所示，第四电力端子部504位于端子台944的上表面(z2方向侧的表面)。
在半导体装置A4中，控制端子61不是与配线部521接合，而是在外壳9的内方经由连接部件741而与配线部521导通。控制端子62不是与配线部522接合，而是在外壳9的内方经由连接部件742而与配线部522导通。检测端子63不是与配线部523接合，而是在外壳9的内方经由连接部件743而与配线部523导通。检测端子64不是与配线部524接合，而是在外壳9的内方经由连接部件744而与配线部524导通。各连接部件741～744例如是键合引线。各连接部件741～744的构成材料是金、铜、铝、或者包含它们的任一个的合金。
如图18以及图19所示，在半导体装置A4中，也与半导体装置A1相同地具备配线部531。因此，第一半导体元件1的第三电极13经由配线部531而与配线部521导通。由此，与半导体装置A1相同，半导体装置A4能够抑制第一驱动信号的振荡。除此以外，半导体装置A4通过与各半导体装置A1～A3共通的结构，起到与各半导体装置A1～A3相同的效果。
图20表示第五实施方式的半导体装置A5。图20是表示半导体装置A5的俯视图，用想象线(双点划线)示出封固部件8。
在半导体装置A1～A4中，具备多个第一半导体元件1以及多个第二半导体元件2。另一方面，在半导体装置A5中，具备多个第一半导体元件1，但一个第二半导体元件2也不具备。
如图20所示，在半导体装置A5中，各第一半导体元件1也与配线部511接合。在半导体装置A5中，不具备多个第二半导体元件2，相应地，与半导体装置A1～A4比较，配线部的个数较少。在半导体装置A5中，配线部525经由连接部件725而与配线部511导通，从而与各第一半导体元件1的第一电极11(漏极电极)导通。
如图20所示，在半导体装置A5中，也与半导体装置A1相同，具备配线部531。因此，第一半导体元件1的第三电极13经由配线部531而与配线部521导通。由此，与半导体装置A1相同，半导体装置A5能够抑制第一驱动信号的振荡。除此以外，半导体装置A5通过与各半导体装置A1～A4共通的结构，起到与各半导体装置A1～A4相同的效果。
参照图20说明的、多个第二半导体元件2一个也不具备的结构不限定于半导体装置A5所示的结构，也可以使用应用于各半导体装置A1～A4。
图21～图23表示第六实施方式的半导体装置A6。图21是表示半导体装置A6的立体图。图22是表示半导体装置A6的俯视图，用想象线(双点划线)示出封固部件8。图23是沿图22的XXIII－XXIII线的剖视图。
如图21～图23所示，半导体装置A6具备多个第一半导体元件1、多个第二半导体元件2、支撑部件3、多个绝缘基板41～43、多个配线部511～514、521～528、531～534、多个金属部件58、59、多个控制端子61、多个控制端子62、多个检测端子63、多个检测端子64、检测端子63、多个侧方端子66、多个连接部件7、以及封固部件8。如图22所示，多个连接部件7包含多个连接部件711、712、721～724。在半导体装置A6中，各第一半导体元件1是“半导体元件”的一例。另外，各控制端子61(62)是“控制端子”的一例，各配线部521(522)是“配线部”的一例。另外，各连接部件721(722)是“连接部件”的一例，绝缘基板42(43)是“绝缘基板”的一例。
在半导体装置A1～A5中，从共通的控制端子61向各第一半导体元件1输入第一驱动信号。另一方面，在半导体装置A6中，对多个第一半导体元件1的每个各配备一个控制端子61。同样，在半导体装置A1～A5中，从共通的控制端子62向各第二半导体元件2输入第二驱动信号。另一方面，在半导体装置A6中，对多个第二半导体元件2的每个各配备一个控制端子62。
在半导体装置A1～A5中，从共通的检测端子63输出各第一半导体元件1的第一检测信号。另一方面，在半导体装置A6中，对多个第一半导体元件1的每个各配备一个检测端子63。同样，在半导体装置A1～A5中，从共通的检测端子64输出各第二半导体元件2的第二检测信号。另一方面，在半导体装置A6中，对多个第二半导体元件2的每个各配备一个检测端子64。
如图23所示，多个控制端子61分别包含支架611和金属销612。支架611由导电性材料构成。支架611是筒状。支架611与配线部531接合。金属销612被压入于支架611，并且在z方向上延伸。金属销612从封固部件8的树脂主面81向z方向上方突出，一部分从封固部件8露出。
如图21～图23所示，多个控制端子62分别包含支架621和金属销622。多个检测端子63分别包含支架631和金属销632。多个检测端子64分别包含支架641和金属销642。检测端子65包含支架651和金属销652。各支架621、631、641、651与支架611相同地构成。此外，各支架621与各配线部532接合，各支架631与各配线部533接合，各支架641与各配线部534接合，各支架651与配线部525接合。各金属销622、632、642、652与各金属销612相同地构成。
在图示的例子中，半导体装置A6与上述半导体装置A1～A3等相同，在绝缘基板41的主面411上形成有配线部521以及配线部523(参照图22以及图23)，但也可以不形成这些配线部521、523。该情况下，各绝缘基板42也可以配置在绝缘基板41的主面411上，也可以不具备各绝缘基板42，各配线部531以及各配线部533直接形成于绝缘基板41的主面411上。同样，半导体装置A6与上述半导体装置A1～A3等相同，在绝缘基板41的主面411上形成有配线部522以及配线部524，但也可以不形成这些配线部522、524。该情况下，各绝缘基板43也可以配置在绝缘基板41的主面411上，也可以不具备各绝缘基板43，各配线部532以及各配线部533直接形成于绝缘基板41的主面411上。
在半导体装置A6中，具备多个控制端子61。多个控制端子61在多个第一半导体元件1的每个第三电极13分别各设置一个。根据该结构，在将上述控制装置连接于半导体装置A6时，能够针对多个第一半导体元件1的每个，从上述控制装置单独地输入第一驱动信号。由此，半导体装置A6通过在控制装置侧使第一驱动信号的传递路径变长，从而能够抑制第一驱动信号的振荡。同样，在半导体装置A6中，具备多个控制端子62。多个控制端子62在多个第二半导体元件2的每个第六电极23分别各设置一个。根据该结构，在将上述控制装置连接于半导体装置A6时，能够针对多个第二半导体元件2的每个，从上述控制装置单独地输入第二驱动信号。由此，半导体装置A6通过在控制装置侧使第二驱动信号的传递路径变长，从而能够抑制第二驱动信号的振荡。
在半导体装置A6中，具备多个检测端子63。多个检测端子63在多个第一半导体元件1的每个第二电极12分别各设置一个。根据该结构，在将上述控制装置连接于半导体装置A6时，能够针对多个第一半导体元件1的每个，向上述控制装置单独地输出第一检测信号。由此，半导体装置A6能够对上述控制装置个别地确认各第一半导体元件1的导通状态。同样，在半导体装置A6中，具备多个检测端子64。多个检测端子64在多个第二半导体元件2的每个第五电极22分别各设置一个。根据该结构，在将上述控制装置连接于半导体装置A6时，能够针对多个第二半导体元件2的每个，向上述控制装置单独地输出第二检测信号。由此，半导体装置A6能够对上述控制装置个别地确认各第二半导体元件2的导通状态。
本公开的半导体装置不限定于上述的实施方式。本公开的半导体装置的各部的具体的结构自由地进行各种设计变更。例如，本公开包含以下的附记所记载的实施方式。
附记1.
一种半导体装置，其具备：
多个第一半导体元件，其分别具有第一电极、第二电极以及第三电极，且根据向上述第三电极输入的第一驱动信号，而对上述第一电极与上述第二电极间进行通断控制；
第一控制端子，其被输入上述第一驱动信号；
第一配线部，其连接有上述第一控制端子；
至少一个第二配线部，其远离上述第一配线部；
至少一个第一连接部件，其使上述第一配线部与上述第二配线部导通；以及
至少一个第二连接部件，其使上述第二配线部与上述多个第一半导体元件的任一个的上述第三电极导通，
上述多个第一半导体元件各自的上述第一电极彼此电连接，并且上述多个第一半导体元件各自的上述第二电极彼此电连接。
附记2.
根据附记1所记载的半导体装置，
上述至少一个第二配线部包含多个第二配线部，
上述至少一个第一连接部件包含多个第一连接部件，
上述至少一个第二连接部件包含多个第二连接部件，
上述多个第二配线部彼此远离，
上述多个第一连接部件与上述第一配线部连接，并且分别与上述多个第二配线部连接，
上述多个第二连接部件分别与上述多个第二配线部连接，并且分别与上述多个第一半导体元件各自的上述第三电极连接。
附记3.
根据附记2所记载的半导体装置，
还具备第一绝缘基板，该第一绝缘基板具有在厚度方向上彼此远离的第一主面以及第一背面，
上述第一配线部形成于上述第一主面。
附记4.
根据附记3所记载的半导体装置，
还具备至少一个第二绝缘基板，该至少一个第二绝缘基板分别具有在上述厚度方向上彼此远离的第二主面以及第二背面，
上述第二背面与上述第一主面对置，
在上述第二主面形成有上述多个第二配线部中的至少一个。
附记5.
根据附记4所记载的半导体装置，
上述至少一个第二绝缘基板包含多个第二绝缘基板，
上述多个第二配线部分别形成于上述多个第二绝缘基板各自的上述第二主面。
附记6.
根据附记5所记载的半导体装置，
上述多个第一半导体元件沿与上述厚度方向正交的第一方向排列，
上述第一配线部包含沿上述第一方向延伸的第一带状部，
上述第一带状部相对于上述多个第一半导体元件位于与上述厚度方向以及上述第一方向双方正交的第二方向的一方侧。
附记7.
根据附记6所记载的半导体装置，还具备：
第一检测端子，其用于检测上述多个第一半导体元件的各个上述第二电极的导通状态；
第三配线部，其连接有上述第一检测端子；
多个第四配线部，其彼此远离，且分别远离上述第三配线部；
多个第三连接部件，其使上述多个第四配线部分别与上述第三配线部导通；以及
多个第四连接部件，其使上述多个第四配线部分别与上述多个第一半导体元件各自的上述第二电极导通。
附记8.
根据附记7所记载的半导体装置，
上述第三配线部包含沿上述第一方向延伸的第二带状部，
上述第一带状部与上述第二带状部的各自的长度方向彼此平行，
上述多个第二绝缘基板分别跨越上述第一带状部以及上述第二带状部。
附记9.
根据附记6至附记8任一项中所记载的半导体装置，还具备：
多个第二半导体元件，其分别具有第四电极、第五电极以及第六电极，通过向上述第六电极输入的第二驱动信号，对上述第四电极与上述第五电极间进行通断控制；
第二控制端子，其被输入上述第二驱动信号；
第五配线部，其连接有上述第二控制端子；
至少一个第六配线部，其远离上述第五配线部；
至少一个第五连接部件，其使上述第五配线部与上述第六配线部导通；以及
至少一个第六连接部件，其使上述第六配线部与上述多个第二半导体元件的任一个的上述第六电极导通，
上述多个第二半导体元件各自的上述第四电极彼此电连接，而且上述多个第二半导体元件各自的上述第五电极彼此电连接，
上述多个第一半导体元件各自的上述第二电极与上述多个第二半导体元件各自的上述第四电极电连接。
附记10.
根据附记9所记载的半导体装置，
上述至少一个第六配线部包含多个第六配线部，
上述至少一个第五连接部件包含多个第五连接部件，
上述至少一个第六连接部件包含多个第六连接部件，
上述多个第六配线部彼此远离，
上述多个第五连接部件与上述第五配线部连接，并且分别与上述多个第六配线部连接，
上述多个第六连接部件分别与上述多个第六配线部连接，并且分别与上述多个第二半导体元件各自的上述第六电极连接。
附记11.
根据附记10所记载的半导体装置，
还具备至少一个第三绝缘基板，该至少一个第三绝缘基板分别具有在上述厚度方向上彼此远离的第三主面以及第三背面，
上述第三背面与上述第一主面对置，
在上述第三主面形成有上述多个第六配线部中的至少一个。
附记12.
根据附记11所记载的半导体装置，
上述至少一个第三绝缘基板包含多个第三绝缘基板，
上述多个第六配线部分别形成于上述多个第三绝缘基板各自的上述第三主面。
附记13.
根据附记12所记载的半导体装置，
上述多个第二半导体元件沿上述第一方向排列，并且在上述第二方向上相对于上述多个第一半导体元件位于与配置有上述第一带状部的一侧相反的一侧，
上述第五配线部包含沿上述第一方向延伸的第三带状部，
上述第三带状部相对于上述多个第二半导体元件位于上述第二方向的一方侧。
附记14.
根据附记13所记载的半导体装置，还具备：
第二检测端子，其用于检测上述多个第二半导体元件各自的上述第五电极的导通状态；
第七配线部，其连接有上述第二检测端子；
多个第八配线部，其远离彼此，且分别远离上述第七配线部；
多个第七连接部件，其使上述多个第八配线部分别与上述第七配线部导通；以及
多个第八连接部件，其使上述多个第八配线部分别与上述多个第二半导体元件各自的上述第五电极导通。
附记15.
根据附记14所记载的半导体装置，
上述第七配线部包含沿上述第一方向延伸的第四带状部，
上述第三带状部与上述第四带状部的各自的长度方向彼此平行，
上述多个第三绝缘基板分别跨越上述第三带状部以及上述第四带状部。
附记16.
根据附记13至附记15任一项中所记载的半导体装置，
上述多个第一半导体元件分别具有第一元件主面以及第一元件背面，在各第一半导体元件中，上述第一电极形成于上述第一元件背面，上述第二电极以及上述第三电极形成于上述第一元件主面，
上述多个第二半导体元件分别具有第二元件主面以及第二元件背面，在各第二半导体元件中，上述第四电极形成于上述第二元件背面，上述第五电极以及上述第六电极形成于上述第二元件主面。
附记17.
根据附记16所记载的半导体装置，还具备：
第一搭载部，其搭载上述多个第一半导体元件；以及
第二搭载部，其搭载上述多个第二半导体元件，
上述第一搭载部以及上述第二搭载部分别由导电性材料构成，并且彼此远离，
上述多个第一半导体元件各自的上述第一电极经由上述第一搭载部而彼此导通，
上述多个第二半导体元件各自的上述第四电极经由上述第二搭载部而彼此导通。
附记18.
根据附记17所记载的半导体装置，
上述第一搭载部以及上述第二搭载部与上述第一背面对置，
上述第一绝缘基板分别包含在上述厚度方向上从上述第一主面贯通至上述第一背面的多个第一开口部以及多个第二开口部，
上述多个第一开口部在上述厚度方向上观察时分别包围上述多个第一半导体元件，
上述多个第二开口部在上述厚度方向上观察时分别包围上述多个第二半导体元件。
附记19.
根据附记9至附记18任一项中所记载的半导体装置，还具备：
第一电力端子部，其与上述多个第一半导体元件各自的上述第一电极导通；
第二电力端子部，其与上述多个第二半导体元件各自的上述第五电极导通；以及
第三电力端子部，其与上述多个第一半导体元件各自的上述第二电极、以及上述多个第二半导体元件各自的上述第四电极导通，
在上述第一电力端子部与上述第二电力端子部之间施加直流电压，
上述直流电压通过上述多个第一半导体元件以及上述多个第二半导体元件的通断控制而被转换为交流电压，
从上述第三电力端子部输出上述交流电压。
附记20.
一种半导体装置，其具备：
多个半导体元件，其分别具有第一电极、第二电极以及第三电极，且根据向上述第三电极输入的驱动信号，而对上述第一电极与上述第二电极间进行通断控制；
多个控制端子，其分别输入上述驱动信号；
多个配线部，其与上述多个控制端子导通，且接合有上述多个控制端子；
多个连接部件，其分别将上述多个半导体元件各自的上述第三电极与上述多个配线部连接；以及
绝缘基板，其具有在厚度方向上远离的主面以及背面，且在上述主面形成有多个配线部，
上述多个控制端子分别在上述厚度方向上向上述主面所朝向的方向延伸。
符号的说明
A1～A6—半导体装置，1—第一半导体元件，1a—元件主面，1b—元件背面，11—第一电极，12—第二电极，13—第三电极，19—导电性接合材料，2—第二半导体元件，2a—元件主面，2b—元件背面，21—第四电极，22—第五电极，23—第六电极，29—导电性接合材料，3—支撑部件，31、32—导电板，31a、32a—搭载面，319、329—接合材料，33、34—绝缘板，41—绝缘基板，411—主面，412—背面，413—贯通孔，414—贯通孔，415—开口部，416—开口部，42、43—绝缘基板，421、431—主面，422、432—背面，501—第一电力端子部，502—第二电力端子部，503—第三电力端子部，504—第四电力端子部，511～514—配线部，511a、514a—开口部，511b、513a、514b—贯通孔，519a、519b、519c—连结部件，521～528—配线部，521a、522a、523a、524a—焊盘部，521b、522b、523b、524b—带状部，521c、522c、523c、524c—连结部，525a—贯通孔，531～534—配线部，541—配线部，58、59—金属部件，61、62—控制端子，63～65—检测端子，66—侧方端子，611、621、631、641、651—支架，612、622、632、642、652—金属销，601—第一电力端子，602—第二电力端子，603—第三电力端子，604—第四电力端子，7—连接部件，711、712—连接部件，721～725—连接部件，731～734—连接部件，741～744—连接部件，751～754—连接部件，8—封固部件，81—树脂主面，82—树脂背面，831～834—树脂侧面，9—外壳，91—散热板，92—顶板，93—框部，931、932—侧壁，941～944—端子台。

Claims (20)

1.一种半导体装置，其特征在于，具备：
多个第一半导体元件，其分别具有第一电极、第二电极以及第三电极，且根据向上述第三电极输入的第一驱动信号，而对上述第一电极与上述第二电极间进行通断控制；
第一控制端子，其被输入上述第一驱动信号；
第一配线部，其连接有上述第一控制端子；
至少一个第二配线部，其远离上述第一配线部；
至少一个第一连接部件，其使上述第一配线部与上述第二配线部导通；以及
至少一个第二连接部件，其使上述第二配线部与上述多个第一半导体元件的任一个的上述第三电极导通，
上述多个第一半导体元件各自的上述第一电极彼此电连接，并且上述多个第一半导体元件各自的上述第二电极彼此电连接。
2.根据权利要求1所述的半导体装置，其特征在于，
上述至少一个第二配线部包含多个第二配线部，
上述至少一个第一连接部件包含多个第一连接部件，
上述至少一个第二连接部件包含多个第二连接部件，
上述多个第二配线部彼此远离，
上述多个第一连接部件与上述第一配线部连接，并且分别与上述多个第二配线部连接，
上述多个第二连接部件分别与上述多个第二配线部连接，并且分别与上述多个第一半导体元件各自的上述第三电极连接。
3.根据权利要求2所述的半导体装置，其特征在于，
还具备第一绝缘基板，该第一绝缘基板具有在厚度方向上彼此远离的第一主面以及第一背面，
上述第一配线部形成于上述第一主面。
4.根据权利要求3所述的半导体装置，其特征在于，
还具备至少一个第二绝缘基板，该至少一个第二绝缘基板分别具有在上述厚度方向上彼此远离的第二主面以及第二背面，
上述第二背面与上述第一主面对置，
在上述第二主面形成有上述多个第二配线部中的至少一个。
5.根据权利要求4所述的半导体装置，其特征在于，
上述至少一个第二绝缘基板包含多个第二绝缘基板，
上述多个第二配线部分别形成于上述多个第二绝缘基板各自的上述第二主面。
6.根据权利要求5所述的半导体装置，其特征在于，
上述多个第一半导体元件沿与上述厚度方向正交的第一方向排列，
上述第一配线部包含沿上述第一方向延伸的第一带状部，
上述第一带状部相对于上述多个第一半导体元件位于与上述厚度方向以及上述第一方向双方正交的第二方向的一方侧。
7.根据权利要求6所述的半导体装置，其特征在于，还具备：
第一检测端子，其用于检测上述多个第一半导体元件的各个上述第二电极的导通状态；
第三配线部，其连接有上述第一检测端子；
多个第四配线部，其彼此远离，且分别远离上述第三配线部；
多个第三连接部件，其使上述多个第四配线部分别与上述第三配线部导通；以及
多个第四连接部件，其使上述多个第四配线部分别与上述多个第一半导体元件各自的上述第二电极导通。
8.根据权利要求7所述的半导体装置，其特征在于，
上述第三配线部包含沿上述第一方向延伸的第二带状部，
上述第一带状部与上述第二带状部的各自的长度方向彼此平行，
上述多个第二绝缘基板分别跨越上述第一带状部以及上述第二带状部。
9.根据权利要求6至8任一项中所述的半导体装置，其特征在于，还具备：
多个第二半导体元件，其分别具有第四电极、第五电极以及第六电极，通过向上述第六电极输入的第二驱动信号，对上述第四电极与上述第五电极间进行通断控制；
第二控制端子，其被输入上述第二驱动信号；
第五配线部，其连接有上述第二控制端子；
至少一个第六配线部，其远离上述第五配线部；
至少一个第五连接部件，其使上述第五配线部与上述第六配线部导通；以及
至少一个第六连接部件，其使上述第六配线部与上述多个第二半导体元件的任一个的上述第六电极导通，
上述多个第二半导体元件各自的上述第四电极彼此电连接，并且上述多个第二半导体元件各自的上述第五电极彼此电连接，
上述多个第一半导体元件各自的上述第二电极与上述多个第二半导体元件各自的上述第四电极电连接。
10.根据权利要求9所述的半导体装置，其特征在于，
上述至少一个第六配线部包含多个第六配线部，
上述至少一个第五连接部件包含多个第五连接部件，
上述至少一个第六连接部件包含多个第六连接部件，
上述多个第六配线部彼此远离，
上述多个第五连接部件与上述第五配线部连接，并且分别与上述多个第六配线部连接，
上述多个第六连接部件分别与上述多个第六配线部连接，并且分别与上述多个第二半导体元件各自的上述第六电极连接。
11.根据权利要求10所述的半导体装置，其特征在于，
还具备至少一个第三绝缘基板，该至少一个第三绝缘基板分别具有在上述厚度方向上彼此远离的第三主面以及第三背面，
上述第三背面与上述第一主面对置，
在上述第三主面形成有上述多个第六配线部中的至少一个。
12.根据权利要求11所述的半导体装置，其特征在于，
上述至少一个第三绝缘基板包含多个第三绝缘基板，
上述多个第六配线部分别形成于上述多个第三绝缘基板各自的上述第三主面。
13.根据权利要求12所述的半导体装置，其特征在于，
上述多个第二半导体元件沿上述第一方向排列，并且在上述第二方向上相对于上述多个第一半导体元件位于与配置有上述第一带状部的一侧相反的一侧，
上述第五配线部包含沿上述第一方向延伸的第三带状部，
上述第三带状部相对于上述多个第二半导体元件位于上述第二方向的一方侧。
14.根据权利要求13所述的半导体装置，其特征在于，还具备：
第二检测端子，其用于检测上述多个第二半导体元件各自的上述第五电极的导通状态；
第七配线部，其连接有上述第二检测端子；
多个第八配线部，其远离彼此，且分别远离上述第七配线部；
多个第七连接部件，其使上述多个第八配线部分别与上述第七配线部导通；以及
多个第八连接部件，其使上述多个第八配线部分别与上述多个第二半导体元件各自的上述第五电极导通。
15.根据权利要求14所述的半导体装置，其特征在于，
上述第七配线部包含沿上述第一方向延伸的第四带状部，
上述第三带状部与上述第四带状部的各自的长度方向彼此平行，
上述多个第三绝缘基板分别跨越上述第三带状部以及上述第四带状部。
16.根据权利要求13至15任一项中所述的半导体装置，其特征在于，
上述多个第一半导体元件分别具有第一元件主面以及第一元件背面，在各第一半导体元件中，上述第一电极形成于上述第一元件背面，上述第二电极以及上述第三电极形成于上述第一元件主面，
上述多个第二半导体元件分别具有第二元件主面以及第二元件背面，在各第二半导体元件中，上述第四电极形成于上述第二元件背面，上述第五电极以及上述第六电极形成于上述第二元件主面。
17.根据权利要求16所述的半导体装置，其特征在于，还具备：
第一搭载部，其搭载上述多个第一半导体元件；以及
第二搭载部，其搭载上述多个第二半导体元件，
上述第一搭载部以及上述第二搭载部分别由导电性材料构成，并且彼此远离，
上述多个第一半导体元件各自的上述第一电极经由上述第一搭载部而彼此导通，
上述多个第二半导体元件各自的上述第四电极经由上述第二搭载部而彼此导通。
18.根据权利要求17所述的半导体装置，其特征在于，
上述第一搭载部以及上述第二搭载部与上述第一背面对置，
上述第一绝缘基板分别包含在上述厚度方向上从上述第一主面贯通至上述第一背面的多个第一开口部以及多个第二开口部，
上述多个第一开口部在上述厚度方向上观察时分别包围上述多个第一半导体元件，
上述多个第二开口部在上述厚度方向上观察时分别包围上述多个第二半导体元件。
19.根据权利要求9至18任一项中所述的半导体装置，其特征在于，还具备：
第一电力端子部，其与上述多个第一半导体元件各自的上述第一电极导通；
第二电力端子部，其与上述多个第二半导体元件各自的上述第五电极导通；以及
第三电力端子部，其与上述多个第一半导体元件各自的上述第二电极、以及上述多个第二半导体元件各自的上述第四电极导通，
在上述第一电力端子部与上述第二电力端子部之间施加直流电压，
上述直流电压通过上述多个第一半导体元件以及上述多个第二半导体元件的通断控制而被转换为交流电压，
从上述第三电力端子部输出上述交流电压。
20.一种半导体装置，其特征在于，具备：
多个半导体元件，其分别具有第一电极、第二电极以及第三电极，且根据向上述第三电极输入的驱动信号，而对上述第一电极与上述第二电极间进行通断控制；
多个控制端子，其分别输入上述驱动信号；
多个配线部，其与上述多个控制端子导通，且接合有上述多个控制端子；
多个连接部件，其分别将上述多个半导体元件各自的上述第三电极与上述多个配线部连接；以及
绝缘基板，其具有在厚度方向上远离的主面以及背面，且在上述主面形成有多个配线部，
上述多个控制端子分别在上述厚度方向上向上述主面所朝向的方向延伸。
CN202180078349.5A 2021-01-04 2021-12-16 半导体装置 Pending CN116547807A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021000238 2021-01-04
JP2021-000238 2021-01-04
PCT/JP2021/046445 WO2022145250A1 (ja) 2021-01-04 2021-12-16 半導体装置

Publications (1)

Publication Number Publication Date
CN116547807A true CN116547807A (zh) 2023-08-04

Family

ID=82259315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180078349.5A Pending CN116547807A (zh) 2021-01-04 2021-12-16 半导体装置

Country Status (5)

Country Link
US (1) US20230378038A1 (zh)
JP (1) JPWO2022145250A1 (zh)
CN (1) CN116547807A (zh)
DE (1) DE112021005270T5 (zh)
WO (1) WO2022145250A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3104749B2 (ja) * 1998-03-27 2000-10-30 サンケン電気株式会社 回路装置及びその製造方法
JP4138192B2 (ja) * 1999-12-27 2008-08-20 三菱電機株式会社 半導体スイッチ装置
JP2016225493A (ja) 2015-06-01 2016-12-28 株式会社Ihi パワーモジュール
JP7050732B2 (ja) * 2019-09-24 2022-04-08 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2022145250A1 (zh) 2022-07-07
US20230378038A1 (en) 2023-11-23
DE112021005270T5 (de) 2023-10-12
WO2022145250A1 (ja) 2022-07-07

Similar Documents

Publication Publication Date Title
US12068235B2 (en) Semiconductor device
US12068289B2 (en) Power module
US11923278B2 (en) Semiconductor module
CN116547807A (zh) 半导体装置
CN116783699A (zh) 半导体装置
CN117501445A (zh) 半导体装置
US20230132511A1 (en) Semiconductor device
CN115335988A (zh) 半导体装置
CN117501446A (zh) 半导体装置
US20240186256A1 (en) Semiconductor device
WO2023243418A1 (ja) 半導体装置
WO2022224935A1 (ja) 半導体装置
WO2023149276A1 (ja) 半導体装置
WO2022074971A1 (ja) 半導体装置
US20230275006A1 (en) Semiconductor apparatus
US20230090004A1 (en) Semiconductor device
US20230260859A1 (en) Semiconductor device
US20240006402A1 (en) Semiconductor device
US20240136320A1 (en) Semiconductor device
WO2024147302A1 (ja) 半導体装置
CN117425962A (zh) 接合构造以及半导体装置
CN116779572A (zh) 布线构造、半导体模块和车辆
CN117480604A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination