WO2020235122A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2020235122A1
WO2020235122A1 PCT/JP2019/045862 JP2019045862W WO2020235122A1 WO 2020235122 A1 WO2020235122 A1 WO 2020235122A1 JP 2019045862 W JP2019045862 W JP 2019045862W WO 2020235122 A1 WO2020235122 A1 WO 2020235122A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor element
opening
curvature
protective film
radius
Prior art date
Application number
PCT/JP2019/045862
Other languages
English (en)
French (fr)
Inventor
直矢 武
智明 満永
Original Assignee
トヨタ自動車株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トヨタ自動車株式会社 filed Critical トヨタ自動車株式会社
Publication of WO2020235122A1 publication Critical patent/WO2020235122A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the technology disclosed in this specification relates to a semiconductor device.
  • a semiconductor device is disclosed in Japanese Patent Application Laid-Open No. 2017-139427.
  • This semiconductor device includes a semiconductor element, a sealing body for sealing the semiconductor element, and a conductor plate (for example, a conductor spacer) bonded to an electrode of the semiconductor element inside the sealing body.
  • the semiconductor element has a protective film, and the electrodes of the semiconductor element are exposed at the opening of the protective film.
  • the conductor spacer forms a part of an electric circuit connected to an electrode of the semiconductor element, and also forms a part of a heat dissipation path for radiating the heat of the semiconductor element to the outside.
  • the semiconductor device disclosed in the present specification includes a semiconductor element having an electrode, a sealing body for sealing the semiconductor element, and a conductor plate bonded to the electrode of the semiconductor element inside the sealing body.
  • the semiconductor device further comprises a protective film having at least one opening, and the electrodes are exposed at at least one opening in the protective film.
  • the conductor plate has a joint surface bonded to the electrode through at least one opening of the protective film, and the joint surface has a plurality of corners, and each of the plurality of corners is curved in an arc shape.
  • the opening of the protective film has corners that are curved in an arc shape at each position facing the plurality of corners of the joint surface, and the radius of curvature of each corner of the opening of the protective film faces it. It is equal to or greater than the radius of curvature of the corners of the joint surface.
  • the opening of the protective film has corners curved in an arc shape at each position facing the plurality of corners of the joint surface, and the radius of curvature of each corner of the opening of the protective film is It is equal to or greater than the radius of curvature of the corner of the joint surface of the conductor plate facing it.
  • FIG. 2 is a cross-sectional view taken along the line II-II of FIG.
  • the electronic circuit diagram which shows the circuit structure of the semiconductor device 10.
  • the plan view which shows the shape of the conductor spacer 14 and the semiconductor element 12.
  • the conductor spacer 14 is shown by a broken line.
  • FIGS. 5 and 6 the conductor spacer 14 is shown by a broken line in the same manner as in FIG.
  • FIG. 5 is a plan view showing another modified example of the conductor spacer 14.
  • the radius of curvature of each corner of the opening of the protective film may be equal to the radius of curvature of the corner of the joint surface of the conductor plate facing it. According to such a configuration, it is possible to design a relatively large electrode area of the semiconductor element while suppressing a temperature rise at a corner portion of the semiconductor element. As a result, the density of the current flowing through the electrodes of the semiconductor element can be reduced.
  • the radius of curvature of each corner of the opening of the protective film may be larger than the radius of curvature of the corner of the joint surface of the conductor plate facing it. According to such a configuration, the temperature rise at the corner portion of the semiconductor element can be suppressed more reliably.
  • the radii of curvature of the plurality of corners of the joint surface of the conductor plate may be equal to each other.
  • the radius of curvature is not limited to a specific value, and can be appropriately determined in consideration of design and / or manufacturing circumstances.
  • At least one radius of curvature of the plurality of corners of the joint surface of the conductor plate may be different from at least one other radius of curvature of the plurality of corners of the joint surface.
  • the radius of curvature of each corner is not limited to a specific value, and can be appropriately determined in consideration of design and / or manufacturing circumstances.
  • the bonding surface of the conductor plate may be bonded to the electrode of the semiconductor element via the solder layer.
  • the bonding surface of the conductor plate is not limited to the solder layer, and may be bonded to the electrode of the semiconductor element via another type of bonding layer having conductivity. Examples of this type of bonding layer include a silver sintered layer, a TLP bonding (Transient Liquid Phase Diffusion Bonding) layer, and the like, which is a bonding layer using a highly heat-resistant bonding material.
  • the semiconductor device 10 of the embodiment will be described with reference to the drawings.
  • the semiconductor device 10 is adopted as a power control device that controls power supply between a power source and a load, and can form a part of a power conversion circuit such as an inverter or a converter.
  • the electric power control device referred to here can be mounted on, for example, an electric vehicle, a hybrid vehicle, a fuel cell vehicle, or the like.
  • the semiconductor device 10 includes a semiconductor element 12, a plurality of power terminals 22, a plurality of signal terminals 26, and a sealant 20.
  • the semiconductor element 12 is sealed inside the sealing body 20.
  • the plurality of power terminals 22 and the plurality of signal terminals 26 extend from the sealing body 20 to the outside, and are electrically connected to the semiconductor element 12 inside the sealing body 20.
  • the sealing body 20 is constructed by using an insulating material.
  • a thermosetting resin such as an epoxy resin can be adopted.
  • the sealing body 20 generally has a plate shape, and has a first main surface 20a and a second main surface 20b located on the opposite side of the first main surface 20a.
  • the semiconductor element 12 will be described with reference to FIGS. 2, 3 and 4.
  • the semiconductor element 12 is a power semiconductor element and has a semiconductor substrate and a plurality of electrodes 12a, 12b, and 12c.
  • the plurality of electrodes 12a, 12b, 12c include a first main electrode 12a and a second main electrode 12b connected to the power circuit, and a plurality of signal electrodes 12c connected to the signal circuit.
  • the semiconductor element 12 is a switching element, and can conduct and cut off between the first main electrode 12a and the second main electrode 12b.
  • the first main electrode 12a and the plurality of signal electrodes 12c are located on one surface of the semiconductor substrate, and the second main electrode 12b is located on the other surface of the semiconductor substrate.
  • Materials constituting the semiconductor substrate of the semiconductor element 12 include, for example, silicon (Si), silicon carbide (SiC), gallium nitride (GaN), or other types of semiconductors having a large bandgap (also referred to as wide gap semiconductors). Can be adopted.
  • the semiconductor element 12 in this embodiment has an IGBT (Insulated Gate Bipolar Transistor) structure 12e.
  • the first main electrode 12a is connected to the emitter of the IGBT structure 12e
  • the second main electrode 12b is connected to the collector of the IGBT structure 12e
  • the signal electrode 12c is connected to the gate of the IGBT structure 12e.
  • the semiconductor element 12 has a diode structure 12f connected in parallel with the IGBT structure 12e.
  • the first main electrode 12a is connected to the anode of the diode structure 12f
  • the second main electrode 12b is connected to the cathode of the diode structure 12f.
  • the semiconductor element 12 has a so-called RC-IGBT (Reverse-conducting IGBT) structure, and has an IGBT structure 12e and a diode structure 12f alternately and repeatedly in the semiconductor substrate.
  • the semiconductor element 12 is not limited to the RC-IGBT structure, and may have the structure of another switching element.
  • the semiconductor element 12 may have a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) structure.
  • MOSFET Metal-Oxide-Semiconductor Field-Effect Transistor
  • the semiconductor element 12 includes a protective film 28 on the same side as the first main electrode 12a.
  • the protective film 28 is a resin material having an insulating property, and is configured by using, for example, polyimide.
  • the protective film 28 has a function of maintaining the withstand voltage of the semiconductor element 12 and a function of preventing foreign matter from coming into contact with the semiconductor element 12.
  • the protective film 28 extends in a frame shape along the outer peripheral edge of the semiconductor element 12 and surrounds the circumference of the first main electrode 12a.
  • the protective film 28 has a plurality of (two in this embodiment) openings 28a, in which the first main electrode 12a is exposed. Further, the opening 28a has a plurality of opening angles 28c1, 28c2, 28c3, and 28c4.
  • the plurality of opening corners 28c1, 28c2, 28c3, 28c4 include a first opening angle 28c1, a second opening angle 28c2, a third opening angle 28c3, and a fourth opening angle 28c4. included.
  • the first opening angle portion 28c1, the second opening angle portion 28c2, the third opening angle portion 28c3, and the fourth opening angle portion 28c4 are each curved in an arc shape with a predetermined radius of curvature.
  • the first main electrode 12a is an example of the electrodes disclosed in the present specification.
  • the semiconductor device 10 includes a first heat radiating plate 16 and a second heat radiating plate 18.
  • the first heat radiating plate 16 and the second heat radiating plate 18 are integrally sealed with the semiconductor element 12 by the sealing body 20.
  • the first heat radiating plate 16 and the second heat radiating plate 18 face each other with the semiconductor element 12 interposed therebetween.
  • the first heat radiating plate 16 is exposed on the second main surface 20b of the sealing body 20, and the second heat radiating plate 18 is exposed on the first main surface 20a of the sealing body 20.
  • the first heat radiating plate 16 and the second heat radiating plate 18 are electrically and thermally connected to the semiconductor element 12 inside the sealing body 20.
  • the first heat radiating plate 16 and the second heat radiating plate 18 form a part of the electric circuit connected to the first main electrode 12a and the second main electrode 12b of the semiconductor element 12, respectively, and the semiconductor element 12 It functions as a heat dissipation plate that dissipates heat to the outside.
  • the semiconductor device 10 includes a conductor spacer 14.
  • the conductor spacer 14 is inserted between the semiconductor element 12 and the second heat radiating plate 18 inside the sealing body 20, and the first main electrode is exposed in the opening 28a of the protective film 28 of the semiconductor element 12. It covers 12a.
  • the conductor spacer 14 is electrically and thermally connected to the semiconductor element 12. Therefore, the second heat radiating plate 18 described above is electrically and thermally connected to the semiconductor element 12 via the conductor spacer 14.
  • the conductor spacer 14 constitutes a part of the electric circuit connected to the first main electrode 12a of the semiconductor element 12, and also forms a part of the heat dissipation path for radiating the heat of the semiconductor element 12 to the outside. To do.
  • the conductor spacer 14 is an example of the conductor plate disclosed in the present specification.
  • the conductor plate may be a member separate from the second heat radiating plate 18 such as the conductor spacer 14, or the conductor spacer 14 may be a member integrally formed with the second heat radiating plate 18.
  • the specific configurations of the first heat radiating plate 16, the second heat radiating plate 18, and the conductor spacer 14 will be described below.
  • the first heat radiating plate 16 and the second heat radiating plate 18 generally have a plate shape and are formed of copper or other metal.
  • the first heat radiating plate 16 has a first main surface 16a and a second main surface 16b located on the opposite side of the first main surface 16a.
  • the first main surface 16a of the first heat radiating plate 16 is bonded to the second main electrode 12b of the semiconductor element 12 via the solder layer 30.
  • the second main surface 16b of the first heat radiating plate 16 is exposed to the outside on the second main surface 20b of the sealing body 20.
  • the second heat radiating plate 18 has a first main surface 18a and a second main surface 18b located on the opposite side of the first main surface 18a.
  • the first main surface 18a of the second heat radiating plate 18 is exposed to the outside on the first main surface 20a of the sealing body 20.
  • the second main surface 18b of the second heat radiating plate 18 is joined to the first main surface 14a of the conductor spacer 14, which will be described later, via the solder layer 34.
  • the second main surface 18b of the second heat radiating plate 18 may be provided with a solder groove 18c for receiving excess solder.
  • the conductor spacer 14 generally has a block shape or a plate shape, and is formed by using copper or another metal.
  • the conductor spacer 14 has a first main surface 14a, a second main surface 14b located on the opposite side of the first main surface 14a, and side surfaces 14s adjacent to the first main surface 14a and the second main surface 14b. Have.
  • the first main surface 14a of the conductor spacer 14 is joined to the second main surface 18b of the second heat radiating plate 18 via the solder layer 34.
  • the second main surface 14b of the conductor spacer 14 is bonded to the first main electrode 12a of the semiconductor element 12 via the solder layer 32.
  • the second main surface 14b of the conductor spacer 14 is joined to the first main electrode 12a of the semiconductor element 12 through the opening 28a of the protective film 28.
  • the second main surface 14b of the conductor spacer 14 is an example of the joint surface of the conductor plate disclosed in the present specification.
  • the second main surface 14b of the conductor spacer 14 is not limited to the solder layer, and may be bonded to the first main electrode 12a of the semiconductor element 12 via another type of bonding layer having conductivity.
  • this type of bonding layer include a silver sintered layer, a TLP bonding (Transient Liquid Phase Diffusion Bonding) layer, and the like, which is a bonding layer using a highly heat-resistant bonding material.
  • Other bonding (bonding between the first heat radiating plate 16 and the semiconductor element 12 and between the conductor spacer 14 and the second heat radiating plate 18) is the same as the bonding between the semiconductor element 12 and the conductor spacer 14. It may be configured.
  • the conductor spacer 14 has a plurality of corners on the side surface 14s, and these corners are curved.
  • the curved corner portion on the side surface 14s is formed by performing R surface processing, although it is an example.
  • the second main surface 14b adjacent to the side surface 14s also has a plurality of similarly curved corner portions 14c1, 14c2, 14c3, 14c4.
  • the plurality of corner portions 14c1, 14c2, 14c3, 14c4 of the second main surface 14b include a first corner portion 14c1, a second corner portion 14c2, a third corner portion 14c3, and a fourth corner portion 14c4. Is included.
  • Each of the plurality of corner portions 14c1, 14c2, 14c3, 14c4 of the second main surface 14b is curved in an arc shape with a predetermined radius of curvature.
  • the conductor spacer 14 covers the first main electrode 12a exposed in the opening 28a of the protective film 28 of the semiconductor element 12. Further, the opening 28a of the protective film 28 has a plurality of curved opening angles 28c1, 28c2, 28c3, and 28c4.
  • the first corner portion 14c1 faces the first opening angle portion 28c1
  • the second corner portion 14c2 faces the second opening angle portion 28c2.
  • the corner portion 14c3 of 3 faces the third opening angle portion 28c3, and the fourth corner portion 14c4 faces the fourth opening corner portion 28c4.
  • the radius of curvature of the opening angles 28c1, 28c2, 28c3, 28c4 of the openings 28a of the protective film 28 is the corners 14c1, 14c2, 14c3, 14c4 of the second main surface 14b of the conductor spacer 14 facing the radius of curvature. It is equal to or greater than the radius of curvature.
  • the corner portion of the side surface 14s of the conductor spacer 14 is subjected to R surface processing for the purpose of relaxing the internal stress of the semiconductor device 10.
  • the corner portions of the joint surface of the conductor spacer 14 that is, the second main surface 14b
  • 14c1, 14c2, 14c3, and 14c4 are curved in an arc shape, and the area thereof is reduced.
  • the joint surface of the conductor spacer 14 cannot completely cover the first main electrode 12a of the semiconductor element 12 (particularly, each corner of the electrode 12a), and the temperature of the semiconductor element 12 is intended at that position. There is a risk of raising it without doing so.
  • the opening 28a of the protective film 28 is curved in an arc shape at each position facing the plurality of corners 14c1, 14c2, 14c3, 14c4 of the second main surface 14b of the conductor spacer 14.
  • the radius of curvature of each of the opening angles 28c1, 28c2, 28c3, 28c4 of the protective film 28 is the corner of the second main surface 14b of the conductor spacer 14 facing the opening angles 28c1, 28c2, 28c3, 28c4. It is designed to have a radius of curvature of 14c1, 14c2, 14c3, 14c4 or more.
  • the entire first main electrode 12a exposed from the opening 28a of the protective film 28 (particularly, up to the opening angles 28c1, 28c2, 28c3, 28c4 of the first main electrode 12a) is covered with the conductor spacer 14. Can be covered by. Thereby, for example, it is possible to suppress a local temperature rise at the corner portion of the first main electrode 12a.
  • the radii of curvature of the opening corners 28c1, 28c2, 28c3, 28c4 of the protective film 28 and the radii of curvature of the corners 14c1, 14c2, 14c3, 14c4 of the second main surface 14b of the conductor spacer 14 have specific values. It is not limited, and can be appropriately determined in consideration of design and / or manufacturing circumstances. As illustrated in this embodiment, the radius of curvature of each opening angle 28c1, 28c2, 28c3, 28c4 of the opening 28a of the protective film 28 is the corner 14c1, 14c2 of the second main surface 14b of the conductor spacer 14 facing the radius of curvature. , 14c3, 14c4 may be equal to the radius of curvature.
  • the area of the first main electrode 12a of the semiconductor element 12 can be designed to be relatively large while suppressing the temperature rise at the corner portion of the first main electrode 12a of the semiconductor element 12.
  • the density of the current flowing through the first main electrode 12a of the semiconductor element 12 can be reduced.
  • the shape of the conductor spacer 14 can be varied. Can be changed. A modified example of the conductor spacer 14 will be described with reference to FIGS. 5 and 6.
  • the radius of curvature of each opening angle 28c1, 28c2, 28c3, 28c4 of the opening 28a of the protective film 28 is the corner 14c1, 14c2, 14c3 of the second main surface 14b of the conductor spacer 14 facing the radius of curvature.
  • 14c4 may be larger than the radius of curvature. According to such a configuration, the temperature rise at the corner portion of the semiconductor element 12 can be suppressed more reliably.
  • the radii of curvature of the plurality of corner portions 14c1, 14c2, 14c3, 14c4 of the second main surface 14b of the conductor spacer 14 may be equal to each other.
  • the radius of curvature of the first corner portion 14c1 and the second corner portion 14c2 is the third corner portion 14c3 and the fourth corner. It may be different from the radius of curvature of the portion 14c4.
  • the present invention is not limited to this, and the radius of curvature of at least one of the plurality of corners 14c1, 14c2, 14c3, 14c4 of the second main surface 14b of the conductor spacer 14 is the plurality of corners 14c1, 14c2 of the second main surface 14b.
  • 14c3, 14c4 may be different from at least one other radius of curvature.
  • the conductor spacer 14 covers the entire first main electrode 12a (up to each corner of the first main electrode 12a) exposed by the protective film 28 of the semiconductor element 12.
  • the conductor spacer 14 does not necessarily completely cover the entire first main electrode 12a.
  • the semiconductor element 12 of this embodiment has an RC-IGBT structure, and the IGBT structure 12e and the diode structure 12f are repeatedly formed in a stripe shape on the semiconductor substrate of the semiconductor element 12.
  • the calorific value in the diode structure 12f is smaller than the calorific value in the IGBT structure 12e, the conductor spacer 14 does not necessarily have to exist above the diode structure 12f.
  • a diode structure 12f is provided at one end or both ends of the opening 28a. According to such a configuration, even if the conductor spacer 14 is unintentionally displaced during the manufacturing of the semiconductor device 10, the conductor spacer 14 is placed above the portion of the IGBT structure 12e that generates a large amount of heat at least. Can be placed. As a result, the temperature rise of the semiconductor element 12 can be substantially suppressed.
  • the protective film 28 of the semiconductor element 12 has two openings 28a that expose the first main electrode 12a.
  • the present invention is not limited to this, and the protective film 28 may have at least one opening 28a.
  • the semiconductor device 10 of this embodiment includes one semiconductor element 12, but the specific number of the semiconductor elements 12 is not limited.
  • the semiconductor device 10 may include, for example, two or more semiconductor elements 12.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体装置は、電極を有する半導体素子と、半導体素子を封止する封止体と、封止体の内部において、半導体素子の電極に接合された導体板とを備える。半導体素子は、少なくとも一つの開口を有する保護膜をさらに有し、電極は、保護膜の少なくとも一つの開口において露出されている。導体板は、保護膜の少なくとも一つの開口を通じて電極に接合された接合面を有し、接合面は、複数の角部を有するとともに、その複数の角部の各々は、円弧状に湾曲しており、保護膜の開口は、接合面の複数の角部に対向する各位置に、円弧状に湾曲する角部を有しており、保護膜の開口の各角部の曲率半径は、それに対向する接合面の角部の曲率半径以上である。

Description

半導体装置
　本明細書が開示する技術は、半導体装置に関する。
　特開２０１７－１３９４２７号公報には、半導体装置が開示されている。この半導体装置は、半導体素子と、半導体素子を封止する封止体と、その封止体の内部において半導体素子の電極に接合された導体板（例えば導体スペーサ）を備える。半導体素子は、保護膜を有しており、半導体素子の電極はその保護膜の開口において露出されている。導体スペーサは、半導体素子の電極に接続された電気回路の一部を構成するとともに、半導体素子の熱を外部へ放熱するための放熱経路の一部を構成する。
　上記のような半導体装置では、半導体装置の内部応力を緩和することを目的として、導体スペーサの側面の角部にＲ面加工を施すことが考えられる。しかしながら、導体スペーサの側面にＲ面加工を施すと、半導体素子の電極に接合される導体スペーサの接合面でも、各々の角部が円弧状に湾曲することになり、その面積が縮小する。その結果、導体スペーサの接合面が、半導体素子の電極（特に、電極の各角部）を完全に覆うことができなくなり、その位置で半導体素子の温度を意図せず上昇させるおそれがある。本明細書では、このような問題を解決、又は少なくとも低減し得る技術を提供する。
　本明細書が開示する半導体装置は、電極を有する半導体素子と、半導体素子を封止する封止体と、封止体の内部において、半導体素子の電極に接合された導体板とを備える。半導体素子は、少なくとも一つの開口を有する保護膜をさらに有し、電極は、保護膜の少なくとも一つの開口において露出されている。導体板は、保護膜の少なくとも一つの開口を通じて電極に接合された接合面を有し、接合面は、複数の角部を有するとともに、その複数の角部の各々は、円弧状に湾曲しており、保護膜の開口は、接合面の複数の角部に対向する各位置に、円弧状に湾曲する角部を有しており、保護膜の開口の各角部の曲率半径は、それに対向する接合面の角部の曲率半径以上である。
　上記した半導体装置では、保護膜の開口は、接合面の複数の角部に対向する各位置に、円弧状に湾曲する角部を有し、保護膜の開口の各角部の曲率半径は、それに対向する導体板の接合面の角部の曲率半径以上である。このような構成によると、保護膜の開口から露出する電極の全体（特に、電極の各角部まで）を、導体スペーサによって覆うことができる。これにより、電極の全体から導体スペーサを介して放熱を行うことができ、例えば電極の角部における局所的な温度上昇を抑制することができる。
実施例の半導体装置１０を示す平面図。 図１のＩＩ－ＩＩ線における断面図。 半導体装置１０の回路構造を示す電子回路図。 導体スペーサ１４と半導体素子１２の形状を示す平面図。導体スペーサ１４は破線で図示する。図５、図６についても、図４と同様に導体スペーサ１４を破線で図示する。 導体スペーサ１４の一変形例を示す平面図。 導体スペーサ１４の他の一変形例を示す平面図。
　本技術の一実施形態では、保護膜の開口の各角部の曲率半径は、それに対向する導体板の接合面の角部の曲率半径と等しくてもよい。このような構成によると、半導体素子の角部における温度上昇を抑制しつつ、半導体素子の電極面積を比較的に大きく設計することができる。これにより、半導体素子の電極に流れる電流の密度を低減することができる。
　上記に代えて、保護膜の開口の各角部の曲率半径は、それに対向する導体板の接合面の角部の曲率半径よりも大きくてもよい。このような構成によると、半導体素子の角部における温度上昇を、より確実に抑制することができる。
　本技術の一実施形態では、導体板の接合面の複数の角部の曲率半径は、互いに等しくてもよい。この場合、当該曲率半径は、具体的な値に限定されず、設計上の及び／又は製造上の事情などを考慮して、適宜定めることができる。
　上記構成に代えて、導体板の接合面の複数の角部の少なくとも一つの曲率半径は、接合面の複数の角部の他の少なくとも一つの曲率半径と異なっていてもよい。この場合であっても、各角部の曲率半径は、具体的な値に限定されず、設計上の及び／又は製造上の事情などを考慮して、適宜定めることができる。
　本技術の一実施形態では、導体板の接合面は、はんだ層を介して、半導体素子の電極に接合されていてもよい。但し、他の実施形態として、導体板の接合面は、はんだ層に限定されず、導電性を有する他の種類の接合層を介して、半導体素子の電極に接合されてもよい。この種の接合層としては、例えば高耐熱接合材を用いた接合層であって、銀焼結層又はＴＬＰボンディング（Transient Liquid Phase Diffusion Bonding）層等が挙げられる。
　図面を参照して、実施例の半導体装置１０について説明する。半導体装置１０は、電源と負荷との間で電力供給を制御する電力制御装置に採用され、例えばインバータやコンバータといった電力変換回路の一部を構成することができる。ここでいう電力制御装置は、例えば電気自動車、ハイブリッド自動車、燃料電池車等に搭載されることができる。
　図１に示すように、半導体装置１０は、半導体素子１２と複数の電力端子２２及び複数の信号端子２６と封止体２０を備える。半導体素子１２は、封止体２０の内部に封止されている。複数の電力端子２２及び複数の信号端子２６は、封止体２０から外部に亘って延びており、封止体２０の内部において、半導体素子１２に電気的に接続されている。ここで、封止体２０は、絶縁性の材料を用いて構成されている。封止体２０は、例えばエポキシ樹脂といった熱硬化性樹脂を採用することができる。封止体２０は、概して板形状を有しており、第１主表面２０ａと、第１主表面２０ａの反対側に位置する第２主表面２０ｂを有している。
　図２、３、４を参照して、半導体素子１２について説明する。半導体素子１２は、パワー半導体素子であって、半導体基板と、複数の電極１２ａ、１２ｂ、１２ｃとを有する。複数の電極１２ａ、１２ｂ、１２ｃには、電力回路に接続される第１主電極１２ａ及び第２主電極１２ｂと、信号回路に接続される複数の信号電極１２ｃとが含まれる。特に限定されないが、半導体素子１２はスイッチング素子であり、第１主電極１２ａと第２主電極１２ｂとの間を導通及び遮断することができる。第１主電極１２ａ及び複数の信号電極１２ｃは、半導体基板の一方の表面に位置しており、第２主電極１２ｂは、半導体基板の他方の表面に位置している。半導体素子１２の半導体基板を構成する材料には、例えばケイ素（Ｓｉ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）又は他の種類のバンドギャップが大きい半導体（ワイドギャップ半導体とも称される）材料を採用することができる。
　本実施例における半導体素子１２は、一例ではあるが、ＩＧＢＴ（Insulated Gate Bipolar Transistor）構造１２ｅを有している。第１主電極１２ａは、ＩＧＢＴ構造１２ｅのエミッタに接続されており、第２主電極１２ｂは、ＩＧＢＴ構造１２ｅのコレクタに接続されており、信号電極１２ｃは、ＩＧＢＴ構造１２ｅのゲートに接続されている。加えて、半導体素子１２は、ＩＧＢＴ構造１２ｅと並列に接続されたダイオード構造１２ｆを有している。第１主電極１２ａは、ダイオード構造１２ｆのアノードに接続されており、第２主電極１２ｂは、ダイオード構造１２ｆのカソードに接続されている。上記したように、半導体素子１２は、いわゆるＲＣ－ＩＧＢＴ（Reverse-conducting IGBT）構造を有しており、半導体基板においてＩＧＢＴ構造１２ｅとダイオード構造１２ｆを交互に繰り返し有する。但し、半導体素子１２は、ＲＣ－ＩＧＢＴ構造に限られず、他のスイッチング素子の構造を有していてもよい。なお、他の実施形態として、半導体素子１２は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）構造を有してもよい。この場合、第１主電極１２ａは、ＭＯＳＦＥＴ構造のソースに接続され、第２主電極１２ｂは、ＭＯＳＦＥＴ構造のドレインに接続され、信号電極１２ｃは、ＭＯＳＦＥＴ構造のゲートに接続されている。
　図４に示すように、半導体素子１２は、第１主電極１２ａと同じ側に、保護膜２８を備える。保護膜２８は絶縁性を有する樹脂材料であって、例えばポリイミドなどを用いて構成される。保護膜２８は、半導体素子１２の耐圧を維持する機能、及び半導体素子１２に異物が接触することを防止する機能を有する。保護膜２８は、半導体素子１２の外周縁に沿って枠状に伸びており、第１主電極１２ａの周囲を取り囲んでいる。言い換えると、保護膜２８は、複数（本実施例では二つ）の開口２８ａを有しており、その開口２８ａにおいて、第１主電極１２ａが露出される。また、開口２８ａは、複数の開口角部２８ｃ１、２８ｃ２、２８ｃ３、２８ｃ４を有している。複数の開口角部２８ｃ１、２８ｃ２、２８ｃ３、２８ｃ４には、第１の開口角部２８ｃ１と、第２の開口角部２８ｃ２と、第３の開口角部２８ｃ３と、第４の開口角部２８ｃ４が含まれる。第１の開口角部２８ｃ１、第２の開口角部２８ｃ２、第３の開口角部２８ｃ３、及び第４の開口角部２８ｃ４は、それぞれ所定の曲率半径で円弧状に湾曲している。ここで、第１主電極１２ａは、本明細書が開示する電極の一例である。
　図２に示すように、半導体装置１０は、第１放熱板１６及び第２放熱板１８を備える。第１放熱板１６及び第２放熱板１８は、封止体２０によって、半導体素子１２と一体に封止される。第１放熱板１６及び第２放熱板１８は、半導体素子１２を挟んで対向する。第１放熱板１６は、封止体２０の第２主表面２０ｂにおいて露出されており、第２放熱板１８は、封止体２０の第１主表面２０ａにおいて露出されている。第１放熱板１６及び第２放熱板１８は、封止体２０の内部において、半導体素子１２と電気的及び熱的に接続されている。これにより、第１放熱板１６、第２放熱板１８は、半導体素子１２の第１主電極１２ａ、第２主電極１２ｂにそれぞれ接続された電気回路の一部を構成するとともに、半導体素子１２の熱を外部へ放熱する放熱板として機能する。
　半導体装置１０は、導体スペーサ１４を備える。導体スペーサ１４は、封止体２０の内部において、半導体素子１２と第２放熱板１８との間に介挿されており、半導体素子１２の保護膜２８の開口２８ａに露出された第１主電極１２ａを覆っている。導体スペーサ１４は、半導体素子１２と電気的及び熱的に接続されている。従って、上記した第２放熱板１８は、導体スペーサ１４を介して半導体素子１２と電気的及び熱的に接続されている。これにより、導体スペーサ１４は、半導体素子１２の第１主電極１２ａに接続された電気回路の一部を構成するとともに、半導体素子１２の熱を外部へ放熱するための放熱経路の一部を構成する。ここで、導体スペーサ１４は、本明細書が開示する導体板の一例である。この導体板は導体スペーサ１４のように第２放熱板１８とは別体の部材であってもよいし、導体スペーサ１４が第２放熱板１８と一体に形成された部材であってもよい。
　以下に、第１放熱板１６と、第２放熱板１８と、導体スペーサ１４の具体的な構成について説明する。第１放熱板１６及び第２放熱板１８は、概して板形状を有し、銅又は他の金属を用いて形成されている。第１放熱板１６は、第１主表面１６ａと、第１主表面１６ａの反対側に位置する第２主表面１６ｂを有している。第１放熱板１６の第１主表面１６ａは、半導体素子１２の第２主電極１２ｂに、はんだ層３０を介して接合される。第１放熱板１６の第２主表面１６ｂは、封止体２０の第２主表面２０ｂにおいて、外部に露出される。第２放熱板１８は、第１主表面１８ａと、第１主表面１８ａの反対側に位置する第２主表面１８ｂを有している。第２放熱板１８の第１主表面１８ａは、封止体２０の第１主表面２０ａにおいて、外部に露出される。第２放熱板１８の第２主表面１８ｂは、後述する導体スペーサ１４の第１主表面１４ａに、はんだ層３４を介して接合される。なお、一例ではあるが、第２放熱板１８の第２主表面１８ｂには、余剰なはんだを受け入れるはんだ溝１８ｃが設けられていてもよい。
　導体スペーサ１４は、概してブロック形状又は板形状を有し、銅又は他の金属を用いて形成されている。導体スペーサ１４は、第１主表面１４ａと、第１主表面１４ａの反対側に位置する第２主表面１４ｂと、第１主表面１４ａと第２主表面１４ｂとの間に隣接する側面１４ｓを有する。導体スペーサ１４の第１主表面１４ａは、第２放熱板１８の第２主表面１８ｂにはんだ層３４を介して接合される。導体スペーサ１４の第２主表面１４ｂは、半導体素子１２の第１主電極１２ａにはんだ層３２を介して接合される。より具体的には、導体スペーサ１４の第２主表面１４ｂは、保護膜２８の開口２８ａを通じて、半導体素子１２の第１主電極１２ａに接合されている。ここで、導体スペーサ１４の第２主表面１４ｂは、本明細書が開示する導体板の接合面の一例である。
　なお、導体スペーサ１４の第２主表面１４ｂは、はんだ層に限定されず、導電性を有する他の種類の接合層を介して、半導体素子１２の第１主電極１２ａに接合されてもよい。この種の接合層としては、例えば高耐熱接合材を用いた接合層であって、銀焼結層又はＴＬＰボンディング（Transient Liquid Phase Diffusion Bonding）層等が挙げられる。他の接合（第１放熱板１６及び半導体素子１２の間と、導体スペーサ１４及び第２放熱板１８の間との接合）についても、半導体素子１２及び導体スペーサ１４との間の接合と同様に構成されていてもよい。
　導体スペーサ１４は、側面１４ｓにおいて、複数の角部を有しており、これらの角部は湾曲している。ここで、この側面１４ｓにおける湾曲した角部は、一例ではあるが、Ｒ面加工を施すことによって形成されている。その結果、側面１４ｓに隣接している第２主表面１４ｂについても、同様に湾曲した複数の角部１４ｃ１、１４ｃ２、１４ｃ３、１４ｃ４を有する。第２主表面１４ｂの複数の角部１４ｃ１、１４ｃ２、１４ｃ３、１４ｃ４には、第１の角部１４ｃ１と、第２の角部１４ｃ２と、第３の角部１４ｃ３と、第４の角部１４ｃ４が含まれる。第２主表面１４ｂの複数の角部１４ｃ１、１４ｃ２、１４ｃ３，１４ｃ４の各々は、それぞれ所定の曲率半径で円弧状に湾曲している。
　上述したように、導体スペーサ１４は、半導体素子１２の保護膜２８の開口２８ａに露出された第１主電極１２ａを覆っている。また、保護膜２８の開口２８ａは湾曲した複数の開口角部２８ｃ１、２８ｃ２、２８ｃ３、２８ｃ４を有している。導体スペーサ１４の第２主表面１４ｂにおいて、第１の角部１４ｃ１は、第１の開口角部２８ｃ１に対向し、第２の角部１４ｃ２は、第２の開口角部２８ｃ２に対向し、第３の角部１４ｃ３は、第３の開口角部２８ｃ３に対向し、第４の角部１４ｃ４は、第４の開口角部２８ｃ４に対向する。なお、これらの保護膜２８の開口２８ａの各開口角部２８ｃ１、２８ｃ２、２８ｃ３、２８ｃ４の曲率半径は、それに対向する導体スペーサ１４の第２主表面１４ｂの角部１４ｃ１、１４ｃ２、１４ｃ３，１４ｃ４の曲率半径以上である。
　上述したように、本実施例の半導体装置１０では、半導体装置１０の内部応力を緩和することを目的として、導体スペーサ１４の側面１４ｓの角部にＲ面加工が施されている。しかしながら、導体スペーサ１４の側面１４ｓにＲ面加工を施すと、半導体素子１２の第１主電極１２ａに接合される導体スペーサ１４の接合面（即ち、第２主表面１４ｂ）でも、各々の角部１４ｃ１、１４ｃ２、１４ｃ３、１４ｃ４が円弧状に湾曲することになり、その面積が縮小する。その結果、導体スペーサ１４の接合面が、半導体素子１２の第１主電極１２ａ（特に、当該電極１２ａの各角部）を完全に覆うことができなくなり、その位置で半導体素子１２の温度を意図せず上昇させるおそれがある。
　上記課題を解決又は低減するために、保護膜２８の開口２８ａは、導体スペーサ１４の第２主表面１４ｂの複数の角部１４ｃ１、１４ｃ２、１４ｃ３、１４ｃ４に対向する各位置に、円弧状に湾曲する開口角部２８ｃ１、２８ｃ２、２８ｃ３、２８ｃ４を有し、保護膜２８の各開口角部２８ｃ１、２８ｃ２、２８ｃ３、２８ｃ４の曲率半径は、それに対向する導体スペーサ１４の第２主表面１４ｂの角部１４ｃ１、１４ｃ２、１４ｃ３、１４ｃ４の曲率半径以上に設計されている。このような構成によると、保護膜２８の開口２８ａから露出する第１主電極１２ａの全体（特に、第１主電極１２ａの各開口角部２８ｃ１、２８ｃ２、２８ｃ３、２８ｃ４まで）を、導体スペーサ１４によって覆うことができる。これにより、例えば第１主電極１２ａの角部における局所的な温度上昇を抑制することができる。
　この保護膜２８の各開口角部２８ｃ１、２８ｃ２、２８ｃ３、２８ｃ４の曲率半径と、導体スペーサ１４の第２主表面１４ｂの角部１４ｃ１、１４ｃ２、１４ｃ３、１４ｃ４の曲率半径は、具体的な値に限定されず、設計上の及び／又は製造上の事情などを考慮して、適宜定めることができる。本実施例で図示したように、保護膜２８の開口２８ａの各開口角部２８ｃ１、２８ｃ２、２８ｃ３、２８ｃ４の曲率半径は、それに対向する導体スペーサ１４の第２主表面１４ｂの角部１４ｃ１、１４ｃ２、１４ｃ３、１４ｃ４の曲率半径と等しくてもよい。このような構成によると、半導体素子１２の第１主電極１２ａの角部における温度上昇を抑制しつつ、半導体素子１２の第１主電極１２ａの面積を比較的に大きく設計することができる。これにより、半導体素子１２の第１主電極１２ａに流れる電流の密度を低減することができる。さらに、保護膜２８の開口角部２８ｃ１、２８ｃ２、２８ｃ３、２８ｃ４の曲率半径と、導体スペーサ１４の第２主表面１４ｂの曲率半径とをそれぞれ適宜変更することで、導体スペーサ１４の形状は様々に変更することができる。導体スペーサ１４の一変形例について、図５、図６を参照して説明する。
　図５に示すように、保護膜２８の開口２８ａの各開口角部２８ｃ１、２８ｃ２、２８ｃ３、２８ｃ４の曲率半径は、それに対向する導体スペーサ１４の第２主表面１４ｂの角部１４ｃ１、１４ｃ２、１４ｃ３、１４ｃ４の曲率半径よりも大きくてもよい。このような構成によると、半導体素子１２の角部における温度上昇を、より確実に抑制することができる。また、図４、図５に示すように、導体スペーサ１４の第２主表面１４ｂの複数の角部１４ｃ１、１４ｃ２、１４ｃ３、１４ｃ４の曲率半径は、互いに等しくてもよい。
　あるいは、図６に示すように、導体スペーサ１４の第２の主表面１４ｂについて、第１の角部１４ｃ１及び第２の角部１４ｃ２の曲率半径は、第３の角部１４ｃ３及び第４の角部１４ｃ４の曲率半径と異なっていてもよい。但し、これに限定されず、導体スペーサ１４の第２主表面１４ｂの複数の角部１４ｃ１、１４ｃ２、１４ｃ３、１４ｃ４の少なくとも一つの曲率半径が、第２主表面１４ｂの複数の角部１４ｃ１、１４ｃ２、１４ｃ３、１４ｃ４の他の少なくとも一つの曲率半径と異なっていてよい。
　本実施例の半導体装置１０では、導体スペーサ１４は、半導体素子１２の保護膜２８によって露出される第１主電極１２ａの全体（第１主電極１２ａの各角部まで）を覆っている。しかしながら、導体スペーサ１４が、第１主電極１２ａの全体を必ずしも完全に覆う必要はない。例えば本実施例の半導体素子１２はＲＣ－ＩＧＢＴ構造を有しており、半導体素子１２の半導体基板には、ＩＧＢＴ構造１２ｅとダイオード構造１２ｆとがストライプ状に繰り返し形成されている。ここで、ダイオード構造１２ｆにおける発熱量は、ＩＧＢＴ構造１２ｅにおける発熱量よりも少ないので、ダイオード構造１２ｆの上方には、導体スペーサ１４が必ずしも存在しなくてもよい。従って、保護膜２８の開口２８ａを平面視したときに、開口２８ａの一端又は両端には、ダイオード構造１２ｆが設けられているとよい。このような構成によると、半導体装置１０の製造時において、導体スペーサ１４が意図せず位置ずれしたとしても、少なくとも発熱量の多いＩＧＢＴ構造１２ｅの部分に対しては、その上方に導体スペーサ１４を配置することができる。これにより、半導体素子１２の温度上昇を実質的に抑制することができる。
　本実施例の半導体装置１０では、半導体素子１２の保護膜２８は、第１主電極１２ａを露出する二つの開口２８ａを有している。但し、これに限定されず、保護膜２８は、少なくとも一つの開口２８ａを有していればよい。
　本実施例の半導体装置１０は、一つの半導体素子１２を備えているが、半導体素子１２の具体的な数については限定されない。半導体装置１０は、例えば二以上の半導体素子１２を備えていてもよい。
　以上、本明細書が開示する技術の具体例を詳細に説明したが、これらは例示に過ぎず、請求の範囲を限定するものではない。請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書、又は、図面に説明した技術要素は、単独で、あるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。本明細書又は図面に例示した技術は、複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：半導体装置
１２：半導体素子
１２ａ：第１主電極
１２ｂ：第２主電極
１２ｅ：ＩＧＢＴ構造
１２ｆ：ダイオード構造
１４：導体スペーサ
１４ａ：第１主表面
１４ｂ：第２主表面
１４ｃ１、１４ｃ２、１４ｃ３、１４ｃ４：角部
１４ｓ：側面
１６、１８：放熱板
２０：封止体
２２：電力端子
２６：信号端子
２８：保護膜
２８ａ：開口
２８ｃ１、２８ｃ２、２８ｃ３、２８ｃ４：開口角部
３０、３２、３４：はんだ層

Claims (6)

  1. 　電極を有する半導体素子と、
    　前記半導体素子を封止する封止体と、
    　前記封止体の内部において、前記半導体素子の前記電極に接合された導体板と、
    　を備え、
    　前記半導体素子は、少なくとも一つの開口を有する保護膜をさらに有し、前記電極は、前記保護膜の前記少なくとも一つの開口において露出されており、
    　前記導体板は、前記保護膜の前記少なくとも一つの開口を通じて前記電極に接合された接合面を有し、前記接合面は、複数の角部を有するとともに、その複数の角部の各々は、円弧状に湾曲しており、
    　前記保護膜の前記開口は、前記接合面の前記複数の角部に対向する各位置に、円弧状に湾曲する角部を有しており、
    　前記保護膜の前記開口の各角部の曲率半径は、それに対向する前記接合面の前記角部の曲率半径以上である、
    　半導体装置。
  2. 　前記保護膜の前記開口の各角部の曲率半径は、それに対向する前記接合面の前記角部の曲率半径と等しい、請求項１に記載の半導体装置。
  3. 　前記保護膜の前記開口の各角部の曲率半径は、それに対向する前記接合面の前記角部の曲率半径よりも大きい、請求項１に記載の半導体装置。
  4. 　前記接合面の前記複数の角部の曲率半径は、互いに等しい、請求項１から３のいずれか一項に記載の半導体装置。
  5. 　前記接合面の前記複数の角部の少なくとも一つの曲率半径は、前記接合面の前記複数の角部の他の少なくとも一つの曲率半径と異なる、請求項１から３のいずれか一項に記載の半導体装置。
  6. 　前記導体板の前記接合面は、はんだ層を介して前記半導体素子の前記電極に接合されている、請求項１から５のいずれか一項に記載の半導体装置。
PCT/JP2019/045862 2019-05-21 2019-11-22 半導体装置 WO2020235122A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-095449 2019-05-21
JP2019095449A JP2020191367A (ja) 2019-05-21 2019-05-21 半導体装置

Publications (1)

Publication Number Publication Date
WO2020235122A1 true WO2020235122A1 (ja) 2020-11-26

Family

ID=73455041

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/045862 WO2020235122A1 (ja) 2019-05-21 2019-11-22 半導体装置

Country Status (2)

Country Link
JP (1) JP2020191367A (ja)
WO (1) WO2020235122A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022249805A1 (ja) * 2021-05-27 2022-12-01 株式会社デンソー 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016178152A (ja) * 2015-03-19 2016-10-06 富士電機株式会社 半導体装置及び半導体装置の製造方法
WO2017119064A1 (ja) * 2016-01-05 2017-07-13 株式会社日立製作所 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016178152A (ja) * 2015-03-19 2016-10-06 富士電機株式会社 半導体装置及び半導体装置の製造方法
WO2017119064A1 (ja) * 2016-01-05 2017-07-13 株式会社日立製作所 半導体装置

Also Published As

Publication number Publication date
JP2020191367A (ja) 2020-11-26

Similar Documents

Publication Publication Date Title
US8637979B2 (en) Semiconductor device
KR101375502B1 (ko) 전력용 반도체 모듈
US20220199578A1 (en) Semiconductor device
JP2019067951A (ja) 半導体装置
WO2020235122A1 (ja) 半導体装置
US10566295B2 (en) Semiconductor device
JP2014053441A (ja) 半導体装置
US20220392819A1 (en) Semiconductor device and method of manufacturing the same
US20220270948A1 (en) Semiconductor device
JP7495225B2 (ja) 半導体装置
JP7172846B2 (ja) 半導体装置
US10964630B2 (en) Semiconductor device having a conductor plate and semiconductor elements
JP7310571B2 (ja) 半導体装置
US20190229040A1 (en) Semiconductor device and method of manufacturing the same
JP7095641B2 (ja) 半導体装置
JP2019009280A (ja) 半導体装置
WO2022239695A1 (ja) 半導体装置
JP2021111719A (ja) 半導体装置
TWI718473B (zh) 半導體裝置
WO2024010003A1 (ja) 半導体装置
WO2024057850A1 (ja) 半導体装置および半導体装置の製造方法
JP7147187B2 (ja) 半導体装置
US20200266130A1 (en) Semiconductor device
JP7106891B2 (ja) 半導体装置
WO2020144907A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19929802

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19929802

Country of ref document: EP

Kind code of ref document: A1