WO2022181084A1 - インバータ回路およびモータモジュール - Google Patents

インバータ回路およびモータモジュール Download PDF

Info

Publication number
WO2022181084A1
WO2022181084A1 PCT/JP2022/000637 JP2022000637W WO2022181084A1 WO 2022181084 A1 WO2022181084 A1 WO 2022181084A1 JP 2022000637 W JP2022000637 W JP 2022000637W WO 2022181084 A1 WO2022181084 A1 WO 2022181084A1
Authority
WO
WIPO (PCT)
Prior art keywords
waveform
phase
switching element
semiconductor switching
sinusoidal waveform
Prior art date
Application number
PCT/JP2022/000637
Other languages
English (en)
French (fr)
Inventor
耕太郎 片岡
Original Assignee
日本電産株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電産株式会社 filed Critical 日本電産株式会社
Priority to US18/278,835 priority Critical patent/US20240128916A1/en
Priority to CN202280017109.9A priority patent/CN116941175A/zh
Priority to EP22759127.8A priority patent/EP4300803A1/en
Priority to JP2023502143A priority patent/JPWO2022181084A1/ja
Publication of WO2022181084A1 publication Critical patent/WO2022181084A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
    • H02P27/14—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation with three or more levels of voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P29/00—Arrangements for regulating or controlling electric motors, appropriate for both AC and DC motors
    • H02P29/50—Reduction of harmonics
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses

Definitions

  • the present invention relates to inverter circuits and motor modules.
  • Patent Document 1 An inverter that converts a DC voltage to an AC voltage and outputs a three-phase terminal voltage is known (for example, Patent Document 1).
  • the inverter described in Patent Document 1 generates an output waveform by superimposing a waveform on a sine wave as the duty waveform of the PWM signal given to the high-side switching element of each phase.
  • the inverter described in Patent Document 1 a waveform including non-smooth points is superimposed, so the obtained modulated waveform also includes non-differentiable points and does not become a smooth waveform. Therefore, the output waveform contains many harmonics.
  • a non-smooth waveform containing non-differentiable points contains many high-order harmonics, and may cause noise or uneven torque when the motor is driven by an inverter.
  • the present invention has been made in view of the above problems, and its object is to provide an inverter circuit and a motor module that can suppress harmonics contained in the output while reducing the number of switching times.
  • An exemplary inverter circuit of the present invention outputs AC output of three or more phases.
  • the inverter circuit comprises at least three output terminals, a first input terminal, a second input terminal and at least three series bodies.
  • the at least three output terminals output three or more phases of output voltage and three or more phases of output current.
  • a first voltage is applied to the first input terminal.
  • a second voltage is applied to the second input terminal.
  • the second voltage is lower than the first voltage.
  • the at least three series bodies have two semiconductor switching elements connected in series.
  • the at least three series bodies are connected in parallel with each other.
  • Each of the at least three series bodies has one end connected to the first input terminal and the other end connected to the second input terminal.
  • Each of the at least three series bodies has a first semiconductor switching element and a second semiconductor switching element.
  • the first semiconductor switching element is connected to the first input terminal.
  • the second semiconductor switching element is connected to the second input terminal.
  • the first semiconductor switching element and the second semiconductor switching element are connected at a connection point.
  • the connection points in each of the at least three series bodies are connected to the at least three output terminals.
  • the first semiconductor switching element is switched on and off at a frequency higher than the frequency of the AC output.
  • the second semiconductor switching element is switched on and off at a frequency higher than the frequency of the AC output.
  • One period of the AC output has a full switching period and one phase fixed period. At least one of the first semiconductor switching element and the second semiconductor switching element switches in all phases during the entire switching period.
  • one of the first semiconductor switching element and the second semiconductor switching element of one phase is fixed to be off, and the other is fixed to be on. At least one of the first semiconductor switching element and the second semiconductor switching element switches in phases other than .
  • the waveform of the output voltage of each phase is a waveform obtained by subtracting a common offset wave from a sinusoidal waveform.
  • the waveform of the offset wave matches the sinusoidal waveform of the one phase in the one-phase fixed period, or matches the sinusoidal waveform of the one phase shifted in the amplitude direction.
  • the waveform of the offset wave has a slope that changes continuously or a slope that is constant in switching between the full switching period and the one-phase fixed period.
  • An exemplary motor module of the present invention includes the inverter circuit described above and an n-phase motor.
  • the n-phase motor is driven by the inverter circuit.
  • FIG. 1 is a block diagram of a motor module according to an embodiment of the invention.
  • FIG. 2 is a circuit diagram showing an inverter section.
  • FIG. 3 is a diagram showing output voltage, output voltage, and output voltage.
  • FIG. 4A is a diagram showing a sinusoidal waveform, a sinusoidal waveform, a sinusoidal waveform and an offset wave.
  • FIG. 4B is a diagram showing the output voltage after modulation, the output voltage, and the output voltage.
  • FIG. 5 is a diagram showing a sinusoidal waveform, a sinusoidal waveform, a sinusoidal waveform and an offset wave.
  • FIG. 6A shows a sinusoidal waveform, a sinusoidal waveform, a sinusoidal waveform and an offset wave.
  • FIG. 6A shows a sinusoidal waveform, a sinusoidal waveform, a sinusoidal waveform and an offset wave.
  • FIG. 6B is a diagram showing the output voltage after modulation, the output voltage, and the output voltage.
  • FIG. 7A shows a sinusoidal waveform, a sinusoidal waveform, a sinusoidal waveform and an offset wave.
  • FIG. 7B is a diagram showing the output voltage after modulation, the output voltage, and the output voltage.
  • FIG. 8A shows a sinusoidal waveform, a sinusoidal waveform, a sinusoidal waveform and an offset wave.
  • FIG. 8B is a diagram showing the output voltage after modulation, the output voltage, and the output voltage.
  • FIG. 9A shows a sinusoidal waveform, a sinusoidal waveform, a sinusoidal waveform and an offset wave.
  • FIG. 9B is a diagram showing the output voltage after modulation, the output voltage, and the output voltage.
  • FIG. 10 is a diagram showing output voltage, output voltage, and output voltage.
  • FIG. 11A is a diagram showing a sinusoidal waveform, a sinusoidal waveform, a sinusoidal waveform and an offset wave.
  • FIG. 11B is a diagram showing the output voltage after modulation, the output voltage, and the output voltage.
  • FIG. 1 is a block diagram of a motor module 200 according to an embodiment of the invention.
  • FIG. 2 is a circuit diagram showing the inverter section 110. As shown in FIG.
  • the motor module 200 includes a motor drive circuit 100 and a three-phase motor M.
  • a three-phase motor M is driven by a motor drive circuit 100 .
  • the three-phase motor M is, for example, a brushless DC motor.
  • a three-phase motor M has a U-phase, a V-phase and a W-phase.
  • the motor drive circuit 100 corresponds to an example of an "inverter circuit".
  • the motor drive circuit 100 controls driving of the three-phase motor M using a two-phase modulation method.
  • the motor drive circuit 100 includes an inverter section 110 and a signal generation section 120 .
  • the motor drive circuit 100 outputs AC outputs of three or more phases. In this embodiment, the motor drive circuit 100 outputs a three-phase AC output.
  • the motor drive circuit 100 has at least three output terminals 102 . In this embodiment, the motor drive circuit 100 has three output terminals 102 .
  • the three output terminals 102 include an output terminal 102u, an output terminal 102v, and an output terminal 102w. At least three output terminals 102 output three or more phases of output voltage and three or more phases of output current. In this embodiment, the three output terminals 102 output three-phase output voltages and three-phase output currents to the three-phase motor M.
  • the output terminal 102u outputs the U-phase output voltage Vu and the U-phase output current Iu to the three-phase motor M.
  • Output terminal 102v outputs V-phase output voltage Vv and V-phase output current Iv to three-phase motor M.
  • FIG. The output terminal 102w outputs the W-phase output voltage Vw and the W-phase output current Iw to the three-phase motor M.
  • the motor drive circuit 100 includes a first input terminal P, a second input terminal N, a capacitor C, and at least three series bodies 112.
  • the motor drive circuit 100 comprises a first input terminal P, a second input terminal N, a capacitor C, and three series bodies 112 .
  • the motor drive circuit 100 includes an inverter section 110.
  • the inverter section 110 includes a first input terminal P, a second input terminal N, a capacitor C, and three series bodies. 112.
  • Inverter section 110 further includes a DC voltage source B.
  • the DC voltage source B may be provided outside the inverter section 110 .
  • a first voltage V1 is applied to the first input terminal P.
  • a first input terminal P is connected to a DC voltage source B;
  • a second voltage V2 is applied to the second input terminal N.
  • a second input terminal N is connected to a DC voltage source B;
  • the second voltage V2 is lower than the first voltage V1.
  • a capacitor C is connected between the first input terminal P and the second input terminal N.
  • the semiconductor switching element is, for example, an IGBT (insulated gate bipolar transistor). Note that the semiconductor switching element may be another transistor such as a field effect transistor.
  • the three series bodies 112 include a series body 112u, a series body 112v, and a series body 112w. The three series bodies 112 are connected in parallel with each other. Each of the three series bodies 112 is connected to the first input terminal P at one end. Each of the three series bodies 112 is connected to the second input terminal N at the other end.
  • a rectifying element D is connected in parallel to each of these semiconductor switching elements, with the first input terminal P side (upper side of the paper) as a cathode and the second input terminal N side (lower side of the paper) as an anode. If a field effect transistor is used as the semiconductor switching element, a parasitic diode may be used as this rectifying element.
  • Each of the three series bodies 112 has a first semiconductor switching element and a second semiconductor switching element.
  • the series body 112u has a first semiconductor switching element Up and a second semiconductor switching element Un.
  • Series body 112v has a first semiconductor switching element Vp and a second semiconductor switching element Vn.
  • the series body 112w has a first semiconductor switching element Wp and a second semiconductor switching element Wn.
  • the first semiconductor switching element Up, the first semiconductor switching element Vp, and the first semiconductor switching element Wp are connected to the first input terminal P.
  • the first semiconductor switching element Up, the first semiconductor switching element Vp, and the first semiconductor switching element Wp are semiconductor switching elements on the high voltage side.
  • the second semiconductor switching element Un, the second semiconductor switching element Vn, and the second semiconductor switching element Wn are connected to the second input terminal N.
  • the second semiconductor switching element Un, the second semiconductor switching element Vn, and the second semiconductor switching element Wn are semiconductor switching elements on the low voltage side.
  • the first semiconductor switching element and the second semiconductor switching element are connected at the connection point 114 .
  • the first semiconductor switching element Up and the second semiconductor switching element Un are connected at a connection point 114u.
  • the first semiconductor switching element Vp and the second semiconductor switching element Vn are connected at a connection point 114v.
  • the first semiconductor switching element Wp and the second semiconductor switching element Wn are connected at a connection point 114w.
  • connection point 114 in each of the three series bodies 112 is connected to the three output terminals 102 .
  • a connection point 114u in the series body 112u is connected to the output terminal 102u.
  • a connection point 114v in the series body 112v is connected to the output terminal 102v.
  • a connection point 114w in the series body 112w is connected to the output terminal 102w.
  • a PWM signal is input to the first semiconductor switching element Up, the first semiconductor switching element Vp, and the first semiconductor switching element Wp.
  • a PWM signal is output from the signal generator 120 .
  • the PWM signal input to the first semiconductor switching element Up may be referred to as "UpPWM signal”.
  • the PWM signal input to the first semiconductor switching element Vp may be referred to as "Vp PWM signal”.
  • a PWM signal input to the first semiconductor switching element Wp may be referred to as a "Wp PWM signal”.
  • the first semiconductor switching element Up, the first semiconductor switching element Vp, and the first semiconductor switching element Wp are switched on and off at a frequency higher than the frequency of the AC output.
  • the first semiconductor switching element Up, the first semiconductor switching element Vp, and the first semiconductor switching element Wp are turned on when the UpPWM signal, the VpPWM signal, and the WpPWM signal are at HIGH level, respectively.
  • the first semiconductor switching element Up, the first semiconductor switching element Vp and the first semiconductor switching element Wp are turned off when the UpPWM signal, the VpPWM signal and the WpPWM signal are at LOW level, respectively.
  • a PWM signal is input to the second semiconductor switching element Un, the second semiconductor switching element Vn, and the second semiconductor switching element Wn.
  • a PWM signal is output from the signal generator 120 .
  • the PWM signal input to the second semiconductor switching element Un may be referred to as "UnPWM signal”.
  • the PWM signal input to the second semiconductor switching element Vn may be referred to as "Vn PWM signal”.
  • a PWM signal input to the second semiconductor switching element Wn may be referred to as a "Wn PWM signal”.
  • the second semiconductor switching element Un, the second semiconductor switching element Vn, and the second semiconductor switching element Wn are switched on and off at a frequency higher than the frequency of the AC output.
  • the second semiconductor switching element Un, the second semiconductor switching element Vn, and the second semiconductor switching element Wn are turned on when the UnPWM signal, the VnPWM signal, and the WnPWM signal are at HIGH level, respectively.
  • the second semiconductor switching element Un, the second semiconductor switching element Vn, and the second semiconductor switching element Wn are turned off when the UnPWM signal, the VnPWM signal, and the WnPWM signal are at LOW level, respectively.
  • the signal generation section 120 has a carrier generation section 122, a voltage command value generation section 124, and a comparison section 126.
  • the signal generator 120 is a hardware circuit configured by a processor such as a CPU (Central Processing Unit) and an ASIC (Application Specific Integrated Circuit).
  • the processor of signal generation unit 120 functions as carrier generation unit 122, voltage command value generation unit 124, and comparison unit 126 by executing computer programs stored in the storage device.
  • the signal generation section 120 controls the inverter section 110 . Specifically, the signal generation unit 120 controls the inverter unit 110 by generating a PWM signal and outputting the PWM signal. More specifically, signal generator 120 generates a PWM signal to be input to each of three serial bodies 112 .
  • the carrier generator 122 generates a carrier signal.
  • a carrier signal is, for example, a triangular wave. Note that the carrier signal may be a sawtooth wave.
  • the voltage command value generation unit 124 generates a voltage command value.
  • a voltage command value corresponds to a voltage value output from the motor drive circuit 100 . That is, voltage command value generation unit 124 generates voltage values corresponding to output voltage Vu, output voltage Vv, and output voltage Vw as voltage command values.
  • the comparator 126 generates a PWM signal by comparing the carrier signal and the voltage command value.
  • FIG. 3 is a diagram showing output voltage Vu, output voltage Vv, and output voltage Vw.
  • the output voltage Vu is indicated by a solid line
  • the output voltage Vv is indicated by a broken line
  • the output voltage Vw is indicated by a dashed line.
  • the vertical axis of FIG. 3 represents the voltage value normalized by the input voltage V1-V2, and the output voltage of each phase takes a value in the range of 0-1.
  • This value also represents the duty value, which is the ratio of the ON time of the first semiconductor switching element of each phase to the PWM period.
  • the value obtained by subtracting the value on the vertical axis from 1 is the ratio of the ON time of the second semiconductor switching element to the PWM cycle.
  • complementary switching is performed after providing an appropriate dead time to prevent both from being turned on at the same time.
  • the horizontal axis of FIG. 3 represents the electrical rotation angle of the motor in degrees.
  • one cycle of the AC output has a full switching period T1 and a one-phase fixed period T2.
  • the entire switching period T1 at least one of the first semiconductor switching element and the second semiconductor switching element switches in all phases.
  • at least one of the first semiconductor switching element and the second semiconductor switching element switches in all of the U-phase, V-phase, and W-phase during the entire switching period T1.
  • the total switching period T1 has electrical rotation angles of 60° to 120°, 180° to 240° and 300° to 360°.
  • the one-phase fixed period T2 At least one of the first semiconductor switching element and the second semiconductor switching element of one phase is fixed to OFF, and the other is fixed to ON, except for one phase. At least one of the first semiconductor switching element and the second semiconductor switching element switches in the first phase.
  • the one-phase fixed period T2 has electrical rotation angles of 0 to 60 degrees, 120 to 180 degrees and 240 to 300 degrees.
  • one phase is continuously turned off during the one-phase fixed period T2.
  • the electrical rotation angle when the electrical rotation angle is 0 degree to 60 degrees, one of the V-phase first semiconductor switching element Vp and second semiconductor switching element Vn is fixed to OFF, and the other is fixed to ON. Further, when the electrical rotation angle is 0 degree to 60 degrees, in the U phase and the W phase, the first semiconductor switching element (first semiconductor switching element Up and first semiconductor switching element Wp) or the second semiconductor switching element (second semiconductor switching element At least one of the element Un and the second semiconductor switching element Wn) switches.
  • the electrical rotation angle is 120 degrees to 180 degrees
  • one of the W-phase first semiconductor switching element Wp and the second semiconductor switching element Wn is fixed to OFF, and the other is fixed to ON.
  • the electrical rotation angle is 120 degrees to 180 degrees, in the U phase and the V phase, the first semiconductor switching element (first semiconductor switching element Up and first semiconductor switching element Vp) or the second semiconductor switching element (second semiconductor switching element At least one of the element Un and the second semiconductor switching element Vn) switches.
  • the electrical rotation angle is 240 degrees to 300 degrees
  • one of the U-phase first semiconductor switching element Up and second semiconductor switching element Un is fixed to be off, and the other is fixed to be on.
  • the electrical rotation angle is 240 degrees to 300 degrees
  • the first semiconductor switching element first semiconductor switching element Vp and first semiconductor switching element Wp
  • the second semiconductor switching element second semiconductor switching element At least one of the device Vn and the second semiconductor switching device Wn
  • FIG. 4A is a diagram showing a sinusoidal waveform Vub, a sinusoidal waveform Vvb, a sinusoidal waveform Vwb, and an offset wave OW.
  • FIG. 4B is a diagram showing the output voltage Vu, the output voltage Vv, and the output voltage Vw after modulation.
  • the sinusoidal waveform Vub, the sinusoidal waveform Vvb, and the sinusoidal waveform Vwb are sinusoidal.
  • the sinusoidal waveform Vvb is 120 degrees out of phase with the sinusoidal waveform Vub.
  • the sinusoidal waveform Vwb is 120 degrees out of phase with respect to the sinusoidal waveform Vvb.
  • the sinusoidal waveform Vub is 120 degrees out of phase with the sinusoidal waveform Vwb.
  • the waveform of the output voltage of each phase is a waveform obtained by subtracting a common offset wave OW from the sine wave waveforms (sine wave waveform Vub, sine wave waveform Vvb, sine wave waveform Vwb).
  • the offset wave OW matches the sinusoidal waveform of one phase in the one-phase fixed period T2. Specifically, the offset wave OW coincides with the V-phase sinusoidal waveform when the electrical rotation angle is 0 to 60 degrees. At an electrical rotation angle of 120 degrees to 180 degrees, the offset wave OW matches the W-phase sinusoidal waveform. At an electrical rotation angle of 240 degrees to 300 degrees, it matches the U-phase sinusoidal waveform. Note that the offset wave OW may not completely match the sine wave waveform of one phase in the one-phase fixed period T2. For example, the offset wave OW may be slightly deviated from the sinusoidal waveform of one phase during the one-phase fixed period T2.
  • the period of the offset wave OW is 1/n of the period of the sinusoidal waveform. n is the number of phases of AC output. In this embodiment, the AC output has three phases. Therefore, the period of the offset wave OW is 1/3 of the period of the sinusoidal waveform. That is, the period of the offset wave OW is 120 degrees.
  • the slope changes continuously or the slope is constant.
  • output voltage Vu, output voltage Vv and output voltage Vw are differentiable.
  • the output voltage Vu, the output voltage Vv and the output voltage Vw are smooth curves. That is, the output voltage Vu, the output voltage Vv, and the output voltage Vw form curves without corners.
  • the output voltage Vu, the output voltage Vv, and the output voltage Vw may partially include linear portions. In this case, the linear portion and the curved portion are smoothly connected.
  • the waveform of the offset wave OW has a minimum matching period T3 and a maximum calculation period T4.
  • the waveform of the offset wave OW matches the minimum sinusoidal waveform of the sinusoidal waveforms of each phase. It should be noted that the offset wave OW may not completely match the minimum sine wave waveform of the sine wave waveforms of the respective phases during the minimum matching period T3. For example, the offset wave OW may slightly deviate from the minimum sinusoidal waveform of the sinusoidal waveforms of each phase during the minimum coincidence period T3.
  • the minimum matching period T3 is the electrical rotation angles of 0 to 60 degrees, 120 to 180 degrees and 240 to 300 degrees. In this embodiment, the minimum matching period T3 is the same period as the one-phase fixed period T2.
  • the offset wave OW matches the minimum sine wave waveform Vvb of the sine wave waveforms of the respective phases.
  • the offset wave OW matches the minimum sinusoidal waveform Vwb of the sinusoidal waveforms of the respective phases.
  • the offset wave OW matches the minimum sinusoidal waveform Vub of each phase.
  • the waveform of the offset wave OW is calculated from the maximum sinusoidal waveform of the sinusoidal waveforms of each phase.
  • the maximum calculation period T4 is for the electrical rotation angles of 60 degrees to 120 degrees, 180 degrees to 240 degrees, and 300 degrees to 360 degrees.
  • the maximum calculation period T4 is the same period as the total switching period T1.
  • the offset wave OW is derived using any of the sine wave waveforms before modulation for each electrical rotation angle range.
  • the minimum sine wave of each phase is used as the modulated wave when the electrical rotation angles are 0 to 60 degrees, 120 to 180 degrees, and 240 to 300 degrees.
  • the modulated wave is the one shifted by
  • the minimum sine wave and the maximum sine wave are switched at electric machine rotation angles of 60 degrees, 120 degrees, 180 degrees, 240 degrees, 300 degrees and 360 degrees.
  • the offset wave OW matches the sinusoidal waveform of one phase during the one-phase fixed period T2.
  • the slope continuously changes or is constant in the entire switching period T1, the one-phase fixed period T2, and switching. Therefore, high-order harmonics contained in the output can be suppressed while reducing the number of switching times, and high-quality alternating current with less noise components can be output.
  • the motor is driven by AC output, the motor operation can be stabilized.
  • the period of the offset wave OW is 1/n of the period of the sine wave waveforms (sine wave waveform Vub, sine wave waveform Vvb, and sine wave waveform Vwb).
  • n is the number of phases of AC output. Therefore, the waveform of the output voltage of each phase becomes the same, and the motor operation can be stabilized.
  • the waveform of the offset wave OW has a minimum matching period T3 and a maximum calculation period T4.
  • the minimum matching period T3 matches the minimum sinusoidal waveform of the sinusoidal waveforms of each phase.
  • the maximum calculation period T4 is calculated from the maximum sinusoidal waveform of the sinusoidal waveforms of each phase. Therefore, it becomes easy to calculate the offset wave OW.
  • the waveform of the offset wave OW described with reference to FIGS. 3, 4A and 4B is the minimum sine wave at the rotation angles of the electric machine of 60 degrees, 120 degrees, 180 degrees, 240 degrees, 300 degrees and 360 degrees. I was switching from a waveform to a maximum sine wave waveform. That is, in the motor drive circuit 100 with reference to FIGS. 1 to 4B, at the rotation angle of the electric machine at which the slope of the minimum sine wave waveform and the maximum sine wave waveform match, the maximum sine wave I switched to waveforms.
  • the waveform of the offset wave OW is switched from the minimum sine wave waveform to the maximum sine wave waveform at different electric machine rotation angles of 60 degrees, 120 degrees, 180 degrees, 240 degrees, 300 degrees and 360 degrees. may
  • FIG. 5 is a diagram showing the sinusoidal waveform Vub, the sinusoidal waveform Vvb, the sinusoidal waveform Vwb, and the offset wave OW.
  • the slope of the minimum sinusoidal waveform Vvb is cos( ⁇ -2 ⁇ /3).
  • the slope of the maximum sinusoidal waveform Vub is cos ⁇ .
  • the slope of the minimum sinusoidal waveform Vvb differs from the slope of the maximum sinusoidal waveform Vub. Therefore, if the maximum sinusoidal waveform Vub is multiplied by K and then joined to the minimum sinusoidal waveform Vvb, the offset wave OW is smoothly connected.
  • the slope of the minimum sinusoidal waveform Vvb is K of the slope of the maximum sinusoidal waveform Vub.
  • the offset wave OW is switched from the minimum sinusoidal waveform Vvb to K times the maximum sinusoidal waveform Vub.
  • Equation 1 the minimum sinusoidal waveform Vvb is switched to a waveform obtained by multiplying the maximum sinusoidal waveform Vub by K.
  • K is a given value.
  • the shift amount SH is represented by the following formula 2.
  • K is a given value.
  • K and sin ⁇ are predetermined design values, they can be stored in the memory of the controller. Therefore, only the amplitude A can be reflected in the control value to easily calculate the shift amount SH.
  • the waveform of the offset wave OW has an angle ⁇ at which the minimum slope of the sinusoidal waveform of each phase is K times the slope of the maximum sinusoidal waveform of the sinusoidal waveform of each phase. , has a waveform that switches from the minimum sinusoidal waveform to a waveform obtained by shifting the maximum sinusoidal waveform multiplied by K in the amplitude direction. Therefore, it becomes easy to calculate the offset wave OW.
  • the waveform of the offset wave OW has a predetermined value of K, It is calculated from the amplitude A of the sinusoidal waveform and the value of the maximum sinusoidal waveform. Therefore, it becomes easy to calculate the offset wave OW.
  • the switching timing between the minimum matching period T3 and the maximum calculation period T4 is calculated from the predetermined value K, the maximum sinusoidal waveform value, and the minimum sinusoidal waveform value. Therefore, the switching timing between the minimum matching period T3 and the maximum calculation period T4 can be determined.
  • 6A, 7A, 8A and 9A are diagrams showing sinusoidal waveform Vub, sinusoidal waveform Vvb, sinusoidal waveform Vwb and offset wave OW.
  • 6B, 7B, 8B, and 9B are diagrams showing the output voltage Vu, the output voltage Vv, and the output voltage Vw after modulation.
  • 6A and 6B show waveforms when K is 1 and the angle ⁇ is 60 degrees.
  • the first semiconductor switching element (the first semiconductor switching element Up, the first semiconductor switching element Vp, and the first semiconductor switching element Wp) and the second semiconductor switching element
  • the number of switching with the elements is the number of switching when the number of switching of the three-phase sinusoidal AC output voltage is 100%. is 83.3%.
  • the first semiconductor switching element (the first semiconductor switching element Up, the first semiconductor switching element Vp, and the first semiconductor switching element Wp) and the second semiconductor switching element
  • the number of switching with the elements is the number of switching when the number of switching of the three-phase sinusoidal AC output voltage is 100%. is 77.3%.
  • the first semiconductor switching element (the first semiconductor switching element Up, the first semiconductor switching element Vp, and the first semiconductor switching element Wp) and the second semiconductor switching element
  • the number of switching with the elements is the number of switching when the number of switching of the three-phase sinusoidal AC output voltage is 100%. is 74.4%.
  • the first semiconductor switching element (the first semiconductor switching element Up, the first semiconductor switching element Vp, and the first semiconductor switching element Wp) and the second semiconductor switching element
  • the number of switching with the elements is the number of switching when the number of switching of the three-phase sinusoidal AC output voltage is 100%. is 72.7%.
  • K is preferably 1 or more.
  • K is 1 or more, a voltage utilization factor equivalent to that of normal two-phase modulation can be obtained.
  • the period during which one phase does not switch increases, and the number of times of switching can be reduced.
  • K is preferably 1.
  • K is 1, even-order harmonics are not included, and harmonics can be further suppressed. Therefore, torque unevenness can be suppressed.
  • the output voltage waveform is such that the output voltage is continuously turned off during the one-phase fixed period T2, but the present invention is not limited to this.
  • the output voltage waveform may be such that it is continuously on during the one-phase fixed period T2.
  • FIG. 10 is a diagram showing output voltage Vu, output voltage Vv, and output voltage Vw. Descriptions of portions that overlap with the examples described with reference to FIGS. 1 to 9 will be omitted.
  • one cycle of the AC output has a full switching period T1 and a one-phase fixed period T2.
  • One phase is continuously turned on during the one-phase fixed period T2.
  • FIG. 11A is a diagram showing a sinusoidal waveform Vub, a sinusoidal waveform Vvb, a sinusoidal waveform Vwb, and an offset wave OW.
  • FIG. 11B is a diagram showing the output voltage Vu, the output voltage Vv, and the output voltage Vw after modulation.
  • the offset wave OW matches a waveform obtained by shifting the sinusoidal waveform of one phase in the amplitude direction during the one-phase fixed period T2.
  • the offset wave OW may not completely match the waveform obtained by shifting the sine wave waveform of one phase in the amplitude direction in the one-phase fixed period T2.
  • the offset wave OW may be slightly deviated from a waveform obtained by shifting the sinusoidal waveform of one phase in the amplitude direction during the one-phase fixed period T2.
  • the waveform of the offset wave OW has a minimum calculation period T5 and a maximum matching period T6.
  • the waveform of the offset wave OW is calculated from the minimum sinusoidal waveform of the sinusoidal waveforms of each phase.
  • the minimum calculation period T5 is for the electrical rotation angles of 15 degrees to 45 degrees, 135 degrees to 165 degrees and 255 degrees to 285 degrees.
  • the minimum calculation period T5 is the same period as the total switching period T1.
  • the offset wave OW is calculated from the minimum sinusoidal waveform Vvb of the sinusoidal waveforms of each phase. More specifically, when the electrical rotation angle is 15 degrees to 45 degrees, the offset wave OW is obtained by multiplying the minimum sine wave waveform Vvb of the sine wave waveforms of each phase by K, and shifting the waveform by 1 ⁇ A ⁇ (K 2 +K+1). waveform.
  • A is the amplitude.
  • K is a predetermined value.
  • the offset wave OW is calculated from the minimum sinusoidal waveform Vwb of the sinusoidal waveforms of each phase. More specifically, when the electrical rotation angle is 135 degrees to 165 degrees, the offset wave OW is obtained by multiplying the minimum sine wave waveform Vwb of the sine wave waveforms of each phase by K, and shifting the waveform by 1 ⁇ A ⁇ (K 2 +K+1). waveform.
  • A is the amplitude.
  • K is a predetermined value.
  • the offset wave OW is calculated from the minimum sinusoidal waveform Vub of the sinusoidal waveforms of each phase. More specifically, when the electrical rotation angle is 255 degrees to 285 degrees, the offset wave OW is obtained by multiplying the minimum sine wave waveform Vub of the sine wave waveforms of each phase by K, and shifting the waveform by 1 ⁇ A ⁇ (K 2 +K+1). waveform.
  • A is the amplitude.
  • K is a predetermined value.
  • the waveform of the offset wave OW matches the waveform obtained by shifting the maximum sine wave waveform of the sine wave waveforms of each phase in the amplitude direction.
  • the maximum match period T6 matches a waveform obtained by shifting the maximum sinusoidal waveform of each phase by one in the amplitude direction.
  • the maximum coincidence period T6 is for electrical rotation angles of 0 to 15 degrees, 45 to 135 degrees, 165 to 255 degrees and 285 to 360 degrees.
  • the maximum coincidence period T6 is the same period as the 1-phase fixed period T2. Specifically, when the electrical rotation angle is 0 degree to 15 degrees, the offset wave OW matches a waveform obtained by shifting the maximum sinusoidal waveform Vwb of each phase in the amplitude direction.
  • the offset wave OW matches a waveform obtained by shifting the maximum sinusoidal waveform Vub of each phase in the amplitude direction.
  • the offset wave OW matches a waveform obtained by shifting the maximum sinusoidal waveform Vvb of each phase in the amplitude direction.
  • the offset wave OW matches a waveform obtained by shifting the maximum sinusoidal waveform Vwb of each phase in the amplitude direction.
  • the waveform of the offset wave OW has the minimum calculation period T5 and the maximum matching period T6.
  • the minimum calculation period T5 the waveform of the offset wave OW is calculated from the minimum sine wave waveform of the sine wave waveforms of each phase.
  • the maximum matching period T6 the waveform of the offset wave OW matches the waveform obtained by shifting the maximum sinusoidal waveform of the sinusoidal waveforms of the respective phases in the amplitude direction. Therefore, it becomes easy to calculate the offset wave OW.
  • the waveform of the offset wave OW has an angle ⁇ at which the slope of the maximum sinusoidal waveform of each phase is K times the slope of the minimum sinusoidal waveform of the sinusoidal waveform of each phase. It has a waveform that switches from a sinusoidal waveform shifted in the amplitude direction to a waveform obtained by shifting the minimum sinusoidal waveform multiplied by K in the amplitude direction. Therefore, it becomes easy to calculate the offset wave OW.
  • the waveform of the offset wave OW is calculated from a predetermined value K, the amplitude of the sinusoidal waveform, and the minimum value of the sinusoidal waveform. Therefore, it becomes easy to calculate the offset wave OW.
  • the switching timing between the maximum coincidence period T6 and the minimum calculation period T5 is calculated from a predetermined value K, the maximum sinusoidal waveform value, and the minimum sinusoidal waveform value. Specifically, the switching timing between the maximum matching period T6 and the minimum calculation period T5 can be calculated depending on whether (K+2)min+(2K+1) ⁇ max is positive or negative. If the maximum sinusoidal waveform value is max, the minimum sinusoidal waveform value is min, the predetermined value is K, and the amplitude is A, When (K+2)min+(2K+1) ⁇ max ⁇ 0, The offset wave OW is max-1 When (K+2)min+(2K+1) ⁇ max ⁇ 0, The offset wave OW is
  • FIGS. 1 to 11B The embodiments of the present invention have been described above with reference to the drawings (FIGS. 1 to 11B).
  • the present invention is not limited to the above-described embodiments, and can be implemented in various aspects without departing from the gist of the present invention.
  • the drawings schematically show each component mainly, and the thickness, length, number, etc. of each component illustrated are different from the actual ones due to the convenience of drawing. .
  • the material, shape, dimensions, etc. of each component shown in the above embodiment are examples and are not particularly limited, and various changes are possible within a range that does not substantially deviate from the effects of the present invention. be.
  • the motor drive circuit 100 described with reference to FIGS. 1 to 11B outputs a three-phase AC output
  • the present invention is not limited to this.
  • the motor drive circuit 100 may output an AC output of four or more phases.
  • the motor drive circuit 100 may drive the 5-phase motor M by outputting a 5-phase AC output.
  • the present invention can be suitably used for inverter circuits and motor modules.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Control Of Multiple Motors (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Auxiliary Devices For And Details Of Packaging Control (AREA)

Abstract

インバータ回路１００は、少なくとも３つの出力端子１０２と、第１入力端子Ｐと、第２入力端子Ｎと、少なくとも３つの直列体１１２とを備える。交流出力の１周期の間に、全スイッチング期間Ｔ１と、１相固定期間Ｔ２とを有する。各相の出力電圧の波形は、正弦波波形に対して共通のオフセット波ＯＷを差し引いた波形である。オフセット波ＯＷの波形は、１相固定期間Ｔ２において、１つの相の正弦波波形に一致し、または、１つの相の正弦波波形を振幅方向にシフトした波形に一致する。オフセット波ＯＷの波形は、全スイッチング期間と１相固定期間との切り替わりにおいて、傾きが連続して変化する、または、傾きが一定である。

Description

インバータ回路およびモータモジュール
　本発明は、インバータ回路およびモータモジュールに関する。
　直流電圧を交流に変換して三相端子電圧を出力するインバータが知られている（例えば、特許文献１）。特許文献１に記載のインバータは、各相のハイサイド側のスイッチング素子に与えるＰＷＭ信号のＤＵＴＹ波形として、正弦波に波形を重畳することによって出力波形を生成している。
国際公開第２０１８／１３１０９３号公報
　しかしながら、特許文献１に記載のインバータでは、滑らかでない点を含む波形を重畳しているため、得られる変調波形についても、微分不可能点を含み、滑らかな波形にならない。したがって、出力波形が高調波を多く含む。微分不可能点を含んだ滑らかでない波形は、特に高次高調波を多く含み、ノイズの原因となったり、インバータでモータ駆動する場合にはトルクムラの原因となったりする恐れがある。
　本発明は上記課題に鑑みてなされたものであり、その目的はスイッチング回数を低減しつつ、出力に含まれる高調波を抑制することができるインバータ回路およびモータモジュールを提供することにある。
　本発明の例示的なインバータ回路は、３相以上の交流出力を出力する。前記インバータ回路は、少なくとも３つの出力端子と、第１入力端子と、第２入力端子と、少なくとも３つの直列体とを備える。前記少なくとも３つの出力端子は、３相以上の出力電圧と３相以上の出力電流とを出力する。前記第１入力端子には、第１の電圧が印加される。前記第２入力端子には、第２の電圧が印加される。前記第２の電圧は、前記第１の電圧よりも低い。前記少なくとも３つの直列体は、２つの半導体スイッチング素子が直列に接続されている。前記少なくとも３つの直列体は、互いに並列に接続されている。前記少なくとも３つの直列体の各々は、一端が前記第１入力端子に接続されており、他端が前記第２入力端子に接続されている。前記少なくとも３つの直列体の各々は、第１半導体スイッチング素子と、第２半導体スイッチング素子とを有する。前記第１半導体スイッチング素子は、前記第１入力端子に接続される。前記第２半導体スイッチング素子は、前記第２入力端子に接続される。前記第１半導体スイッチング素子と前記第２半導体スイッチング素子とは接続点において接続されている。前記少なくとも３つの直列体の各々における前記接続点が、前記少なくとも３つの出力端子に接続されている。前記第１半導体スイッチング素子は、前記交流出力の周波数よりも高い周波数でオンとオフとが切り替えられる。前記第２半導体スイッチング素子は、前記交流出力の周波数よりも高い周波数でオンとオフとが切り替えられる。前記交流出力の１周期の間に、全スイッチング期間と、１相固定期間とを有する。前記全スイッチング期間では、全ての相において、前記第１半導体スイッチング素子または前記第２半導体スイッチング素子の少なくとも一方がスイッチングする。前記１相固定期間では、１つの相の前記第１半導体スイッチング素子および前記第２半導体スイッチング素子のうち、一方がオフに固定されるとともに、もう一方がオンに固定されており、前記１つの相を除いた相において前記第１半導体スイッチング素子または前記第２半導体スイッチング素子の少なくとも一方がスイッチングする。各相の出力電圧の波形は、正弦波波形に対して共通のオフセット波を差し引いた波形である。前記オフセット波の波形は、前記１相固定期間において、前記１つの相の正弦波波形に一致し、または、前記１つの相の正弦波波形を振幅方向にシフトした波形に一致する。前記オフセット波の波形は、前記全スイッチング期間と前記１相固定期間との切り替わりにおいて、傾きが連続して変化する、または、傾きが一定である。
　本発明の例示的なモータモジュールは、上記に記載のインバータ回路と、ｎ相のモータとを備える。前記ｎ相のモータは、前記インバータ回路によって駆動される。
　例示的な本発明によれば、スイッチング回数を低減しつつ、出力に含まれる高調波を抑制することができる。
図１は、本発明の実施形態に係るモータモジュールのブロック図である。 図２は、インバータ部を示す回路図である。 図３は、出力電圧、出力電圧および出力電圧を示す図である。 図４Ａは、正弦波波形、正弦波波形、正弦波波形およびオフセット波を示す図である。 図４Ｂは、変調後の出力電圧、出力電圧および出力電圧を示す図である。 図５は、正弦波波形、正弦波波形、正弦波波形およびオフセット波を示す図である。 図６Ａは、正弦波波形、正弦波波形、正弦波波形およびオフセット波を示す図である。 図６Ｂは、変調後の出力電圧、出力電圧および出力電圧を示す図である。 図７Ａは、正弦波波形、正弦波波形、正弦波波形およびオフセット波を示す図である。 図７Ｂは、変調後の出力電圧、出力電圧および出力電圧を示す図である。 図８Ａは、正弦波波形、正弦波波形、正弦波波形およびオフセット波を示す図である。 図８Ｂは、変調後の出力電圧、出力電圧および出力電圧を示す図である。 図９Ａは、正弦波波形、正弦波波形、正弦波波形およびオフセット波を示す図である。 図９Ｂは、変調後の出力電圧、出力電圧および出力電圧を示す図である。 図１０は、出力電圧、出力電圧および出力電圧を示す図である。 図１１Ａは、正弦波波形、正弦波波形、正弦波波形およびオフセット波を示す図である。 図１１Ｂは、変調後の出力電圧、出力電圧および出力電圧を示す図である。
　以下、本発明の実施形態について、図面を参照しながら説明する。なお、図中、同一または相当部分については同一の参照符号を付して説明を繰り返さない。
　図１および図２を参照して、本発明の実施形態に係るモータモジュール２００について説明する。図１は、本発明の実施形態に係るモータモジュール２００のブロック図である。図２は、インバータ部１１０を示す回路図である。
　図１に示すように、モータモジュール２００は、モータ駆動回路１００と、３相モータＭとを備える。３相モータＭは、モータ駆動回路１００によって駆動される。３相モータＭは、例えば、ブラシレスＤＣモータである。３相モータＭは、Ｕ相、Ｖ相およびＷ相を有する。なお、モータ駆動回路１００は、「インバータ回路」の一例に相当する。
　モータ駆動回路１００は、２相変調方式で３相モータＭの駆動を制御する。モータ駆動回路１００は、インバータ部１１０と、信号生成部１２０とを備える。
　モータ駆動回路１００は、３相以上の交流出力を出力する。本実施形態では、モータ駆動回路１００は、３相の交流出力を出力する。モータ駆動回路１００は、少なくとも３つの出力端子１０２を備える。本実施形態では、モータ駆動回路１００は、３つの出力端子１０２を備える。３つの出力端子１０２は、出力端子１０２ｕと、出力端子１０２ｖと、出力端子１０２ｗとを含む。少なくとも３つの出力端子１０２は、３相以上の出力電圧と３相以上の出力電流とを出力する。本実施形態では、３つの出力端子１０２は、３相の出力電圧と３相の出力電流とを３相モータＭへ出力する。詳しくは、出力端子１０２ｕは、Ｕ相の出力電圧Ｖｕと、Ｕ相の出力電流Ｉｕとを３相モータＭへ出力する。出力端子１０２ｖは、Ｖ相の出力電圧Ｖｖと、Ｖ相の出力電流Ｉｖとを３相モータＭへ出力する。出力端子１０２ｗは、Ｗ相の出力電圧Ｖｗと、Ｗ相の出力電流Ｉｗとを３相モータＭへ出力する。
　図２に示すように、モータ駆動回路１００は、第１入力端子Ｐと、第２入力端子Ｎと、コンデンサＣと、少なくとも３つの直列体１１２とを備える。本実施形態では、モータ駆動回路１００は、第１入力端子Ｐと、第２入力端子Ｎと、コンデンサＣと、３つの直列体１１２とを備える。より具体的には、本実施形態では、モータ駆動回路１００は、インバータ部１１０を備え、インバータ部１１０は、第１入力端子Ｐと、第２入力端子Ｎと、コンデンサＣと、３つの直列体１１２とを備える。インバータ部１１０は、直流電圧源Ｂをさらに備える。なお、直流電圧源Ｂは、インバータ部１１０の外部にあってもよい。
　第１入力端子Ｐには、第１の電圧Ｖ１が印加される。第１入力端子Ｐは、直流電圧源Ｂに接続されている。
　第２入力端子Ｎには、第２の電圧Ｖ２が印加される。第２入力端子Ｎは、直流電圧源Ｂに接続されている。第２の電圧Ｖ２は、第１の電圧Ｖ１よりも低い。
　コンデンサＣは、第１入力端子Ｐと第２入力端子Ｎとの間に接続される。
　３つの直列体１１２には、２つの半導体スイッチング素子が直列に接続されている。半導体スイッチング素子は、例えば、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）である。なお、半導体スイッチング素子は、電界効果トランジスタのような他のトランジスタであってもよい。３つの直列体１１２は、直列体１１２ｕと、直列体１１２ｖと、直列体１１２ｗとを含む。３つの直列体１１２は、互いに並列に接続されている。３つの直列体１１２の各々は、一端が第１入力端子Ｐに接続されている。３つの直列体１１２の各々は、他端が第２入力端子Ｎに接続されている。これらの半導体スイッチング素子にはそれぞれ、第１入力端子Ｐ側（紙面上側）をカソード、第２入力端子Ｎ側（紙面下側）をアノードとして、整流素子Ｄが並列に接続される。半導体スイッチング素子として電界効果トランジスタを用いる場合には、寄生ダイオードをこの整流素子として用いてもよい。
　３つの直列体１１２の各々は、第１半導体スイッチング素子と、第２半導体スイッチング素子とを有する。詳しくは、直列体１１２ｕは、第１半導体スイッチング素子Ｕｐと、第２半導体スイッチング素子Ｕｎとを有する。直列体１１２ｖは、第１半導体スイッチング素子Ｖｐと、第２半導体スイッチング素子Ｖｎとを有する。直列体１１２ｗは、第１半導体スイッチング素子Ｗｐと、第２半導体スイッチング素子Ｗｎとを有する。
　第１半導体スイッチング素子Ｕｐ、第１半導体スイッチング素子Ｖｐおよび第１半導体スイッチング素子Ｗｐは、第１入力端子Ｐに接続される。換言すると、第１半導体スイッチング素子Ｕｐ、第１半導体スイッチング素子Ｖｐおよび第１半導体スイッチング素子Ｗｐは、高電圧側の半導体スイッチング素子である。
　第２半導体スイッチング素子Ｕｎ、第２半導体スイッチング素子Ｖｎおよび第２半導体スイッチング素子Ｗｎは、第２入力端子Ｎに接続される。換言すると、第２半導体スイッチング素子Ｕｎ、第２半導体スイッチング素子Ｖｎおよび第２半導体スイッチング素子Ｗｎは、低電圧側の半導体スイッチング素子である。
　第１半導体スイッチング素子と第２半導体スイッチング素子とは接続点１１４において接続されている。詳しくは、第１半導体スイッチング素子Ｕｐと、第２半導体スイッチング素子Ｕｎとは、接続点１１４ｕにおいて接続されている。第１半導体スイッチング素子Ｖｐと、第２半導体スイッチング素子Ｖｎとは、接続点１１４ｖにおいて接続されている。第１半導体スイッチング素子Ｗｐと、第２半導体スイッチング素子Ｗｎとは、接続点１１４ｗにおいて接続されている。
　３つの直列体１１２の各々における接続点１１４が、３つの出力端子１０２に接続されている。詳しくは、直列体１１２ｕにおける接続点１１４ｕが、出力端子１０２ｕに接続されている。直列体１１２ｖにおける接続点１１４ｖが、出力端子１０２ｖに接続されている。直列体１１２ｗにおける接続点１１４ｗが、出力端子１０２ｗに接続されている。
　第１半導体スイッチング素子Ｕｐ、第１半導体スイッチング素子Ｖｐおよび第１半導体スイッチング素子Ｗｐには、ＰＷＭ信号が入力される。ＰＷＭ信号は、信号生成部１２０から出力される。以下、本明細書において、第１半導体スイッチング素子Ｕｐに入力されるＰＷＭ信号を「ＵｐＰＷＭ信号」と記載することがある。また、第１半導体スイッチング素子Ｖｐに入力されるＰＷＭ信号を「ＶｐＰＷＭ信号」と記載することがある。第１半導体スイッチング素子Ｗｐに入力されるＰＷＭ信号を「ＷｐＰＷＭ信号」と記載することがある。第１半導体スイッチング素子Ｕｐ、第１半導体スイッチング素子Ｖｐおよび第１半導体スイッチング素子Ｗｐは、交流出力の周波数よりも高い周波数でオンとオフとが切り替えられる。例えば、第１半導体スイッチング素子Ｕｐ、第１半導体スイッチング素子Ｖｐおよび第１半導体スイッチング素子Ｗｐは、それぞれ、ＵｐＰＷＭ信号、ＶｐＰＷＭ信号およびＷｐＰＷＭ信号がＨＩＧＨレベルの場合に、オンとなる。一方、第１半導体スイッチング素子Ｕｐ、第１半導体スイッチング素子Ｖｐおよび第１半導体スイッチング素子Ｗｐは、それぞれ、ＵｐＰＷＭ信号、ＶｐＰＷＭ信号およびＷｐＰＷＭ信号がＬＯＷレベルの場合に、オフとなる。
　第２半導体スイッチング素子Ｕｎ、第２半導体スイッチング素子Ｖｎおよび第２半導体スイッチング素子Ｗｎには、ＰＷＭ信号が入力される。ＰＷＭ信号は、信号生成部１２０から出力される。以下、本明細書において、第２半導体スイッチング素子Ｕｎに入力されるＰＷＭ信号を「ＵｎＰＷＭ信号」と記載することがある。また、第２半導体スイッチング素子Ｖｎに入力されるＰＷＭ信号を「ＶｎＰＷＭ信号」と記載することがある。第２半導体スイッチング素子Ｗｎに入力されるＰＷＭ信号を「ＷｎＰＷＭ信号」と記載することがある。第２半導体スイッチング素子Ｕｎ、第２半導体スイッチング素子Ｖｎおよび第２半導体スイッチング素子Ｗｎは、交流出力の周波数よりも高い周波数でオンとオフとが切り替えられる。例えば、第２半導体スイッチング素子Ｕｎ、第２半導体スイッチング素子Ｖｎおよび第２半導体スイッチング素子Ｗｎは、それぞれ、ＵｎＰＷＭ信号、ＶｎＰＷＭ信号およびＷｎＰＷＭ信号がＨＩＧＨレベルの場合に、オンとなる。一方、第２半導体スイッチング素子Ｕｎ、第２半導体スイッチング素子Ｖｎおよび第２半導体スイッチング素子Ｗｎは、それぞれ、ＵｎＰＷＭ信号、ＶｎＰＷＭ信号およびＷｎＰＷＭ信号がＬＯＷレベルの場合に、オフとなる。
　図１に示すように、信号生成部１２０は、キャリア生成部１２２と、電圧指令値生成部１２４と、比較部１２６とを有する。信号生成部１２０は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）のようなプロセッサー、およびＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）等によって構成されるハードウェア回路である。そして、信号生成部１２０のプロセッサーは、記憶装置に記憶されたコンピュータープログラムを実行することによって、キャリア生成部１２２と、電圧指令値生成部１２４と、比較部１２６として機能する。
　信号生成部１２０は、インバータ部１１０を制御する。具体的には、信号生成部１２０は、ＰＷＭ信号を生成してＰＷＭ信号を出力することによって、インバータ部１１０を制御する。より具体的には、信号生成部１２０は、３つの直列体１１２のそれぞれに入力するＰＷＭ信号を生成する。
　キャリア生成部１２２は、キャリア信号を生成する。キャリア信号は、例えば、三角波である。なお、キャリア信号は、鋸波であってもよい。
　電圧指令値生成部１２４は、電圧指令値を生成する。電圧指令値は、モータ駆動回路１００から出力する電圧値に相当する。すなわち、電圧指令値生成部１２４は、出力電圧Ｖｕ、出力電圧Ｖｖおよび出力電圧Ｖｗに応じた電圧値を電圧指令値として生成する。
　比較部１２６は、キャリア信号と、電圧指令値とを比較することによってＰＷＭ信号を生成する。
　次に、図３を参照して、出力電圧について説明する。図３は、出力電圧Ｖｕ、出力電圧Ｖｖおよび出力電圧Ｖｗを示す図である。図３において、出力電圧Ｖｕを実線で示しており、出力電圧Ｖｖを破線で示しており、出力電圧Ｖｗを一点鎖線で示している。図３の縦軸は入力電圧Ｖ１－Ｖ２で規格化した電圧値を表しており、各相の出力電圧は０～１の範囲の値をとる。またこの値は、ＰＷＭ周期に対する各相の第１半導体スイッチング素子のオン時間の比率であるデューティ値も表している。第２半導体スイッチング素子をスイッチングする場合は、１から縦軸の値を引いたものが、ＰＷＭ周期に対する第２半導体スイッチング素子のオン時間の比率となる。第１半導体スイッチング素子と第２半導体スイッチング素子との両方をスイッチングする場合は、両者が同時にオンすることを防ぐために適当なデッドタイムを設けた上で、相補的にスイッチングを行う。図３の横軸は、モータの電気回転角を表しており、単位は度である。
　図３に示すように、交流出力の１周期の間に、全スイッチング期間Ｔ１と、１相固定期間Ｔ２とを有する。
　全スイッチング期間Ｔ１では、全ての相において、第１半導体スイッチング素子または第２半導体スイッチング素子の少なくとも一方がスイッチングする。本実施形態では、全スイッチング期間Ｔ１において、Ｕ相、Ｖ相およびＷ相の全てにおいて、第１半導体スイッチング素子または第２半導体スイッチング素子の少なくとも一方がスイッチングする。ここでは、全スイッチング期間Ｔ１は、電気回転角が、６０度～１２０度、１８０度～２４０度および３００度～３６０度である。
　１相固定期間Ｔ２では、１つの相の第１半導体スイッチング素子および第２半導体スイッチング素子のうち、少なくとも一方がオフに固定されるとともに、もう一方がオンに固定されており、１つの相を除いた相において第１半導体スイッチング素子または第２半導体スイッチング素子の少なくとも一方がスイッチングする。ここでは、１相固定期間Ｔ２は、電気回転角が０度～６０度、１２０度～１８０度および２４０度～３００度である。ここでは、１相固定期間Ｔ２において、１つの相が連続オフとなる。
　例えば、電気回転角が０度～６０度において、Ｖ相の第１半導体スイッチング素子Ｖｐおよび第２半導体スイッチング素子Ｖｎのうち、一方がオフに固定され、もう一方がオンに固定される。また、電気回転角が０度～６０度において、Ｕ相、Ｗ相において第１半導体スイッチング素子（第１半導体スイッチング素子Ｕｐおよび第１半導体スイッチング素子Ｗｐ）または第２半導体スイッチング素子（第２半導体スイッチング素子Ｕｎおよび第２半導体スイッチング素子Ｗｎ）の少なくとも一方がスイッチングする。
　例えば、電気回転角が１２０度～１８０度において、Ｗ相の第１半導体スイッチング素子Ｗｐおよび第２半導体スイッチング素子Ｗｎのうち、一方がオフに固定され、もう一方がオンに固定される。また、電気回転角が１２０度～１８０度において、Ｕ相、Ｖ相において第１半導体スイッチング素子（第１半導体スイッチング素子Ｕｐおよび第１半導体スイッチング素子Ｖｐ）または第２半導体スイッチング素子（第２半導体スイッチング素子Ｕｎおよび第２半導体スイッチング素子Ｖｎ）の少なくとも一方がスイッチングする。
　例えば、電気回転角が２４０度～３００度において、Ｕ相の第１半導体スイッチング素子Ｕｐおよび第２半導体スイッチング素子Ｕｎのうち、一方がオフに固定され、もう一方がオンに固定される。また、電気回転角が２４０度～３００度において、Ｖ相、Ｗ相において第１半導体スイッチング素子（第１半導体スイッチング素子Ｖｐおよび第１半導体スイッチング素子Ｗｐ）または第２半導体スイッチング素子（第２半導体スイッチング素子Ｖｎおよび第２半導体スイッチング素子Ｗｎ）の少なくとも一方がスイッチングする。
　図４Ａおよび図４Ｂを参照して、出力電圧についてさらに説明する。図４Ａは、正弦波波形Ｖｕｂ、正弦波波形Ｖｖｂ、正弦波波形Ｖｗｂおよびオフセット波ＯＷを示す図である。図４Ｂは、変調後の出力電圧Ｖｕ、出力電圧Ｖｖおよび出力電圧Ｖｗを示す図である。
　図４Ａに示すように、正弦波波形Ｖｕｂ、正弦波波形Ｖｖｂ、正弦波波形Ｖｗｂは、正弦波状である。正弦波波形Ｖｖｂは、正弦波波形Ｖｕｂに対して位相が１２０度ずれている。正弦波波形Ｖｗｂは、正弦波波形Ｖｖｂに対して位相が１２０度ずれている。正弦波波形Ｖｕｂは、正弦波波形Ｖｗｂに対して位相が１２０度ずれている。
　各相の出力電圧の波形は、正弦波波形（正弦波波形Ｖｕｂ、正弦波波形Ｖｖｂ、正弦波波形Ｖｗｂ）に対して共通のオフセット波ＯＷを差し引いた波形である。
　オフセット波ＯＷは、１相固定期間Ｔ２において、１つの相の正弦波波形に一致する。詳しくは、電気回転角が０度～６０度において、オフセット波ＯＷは、Ｖ相の正弦波波形に一致する。電気回転角が１２０度～１８０度において、オフセット波ＯＷは、Ｗ相の正弦波波形に一致する。電気回転角が２４０度～３００度において、Ｕ相の正弦波波形に一致する。なお、オフセット波ＯＷは、１相固定期間Ｔ２において、１つの相の正弦波波形に完全に一致していなくてもよい。例えば、オフセット波ＯＷは、１相固定期間Ｔ２において、１つの相の正弦波波形から僅かにずれていてもよい。
　オフセット波ＯＷの周期は、正弦波波形の周期の１／ｎである。ｎは、交流出力の相数である。本実施形態では、交流出力の相数は３である。したがって、オフセット波ＯＷの周期は、正弦波波形の周期の１／３である。つまり、オフセット波ＯＷの周期は、１２０度である。
　全スイッチング期間Ｔ１と１相固定期間Ｔ２との切り替わりにおいて、傾きが連続して変化する、または、傾きが一定である。換言すると、出力電圧Ｖｕ、出力電圧Ｖｖおよび出力電圧Ｖｗは、微分可能である。さらに換言すると、出力電圧Ｖｕ、出力電圧Ｖｖおよび出力電圧Ｖｗは、滑らかな曲線である。つまり、出力電圧Ｖｕ、出力電圧Ｖｖおよび出力電圧Ｖｗは、角の無い曲線となる。なお、図４Ｂに示すように、出力電圧Ｖｕ、出力電圧Ｖｖおよび出力電圧Ｖｗは、直線状の部分を一部含んでいてもよい。この場合、直線状の部分と曲線状の部分とは滑らかに接続される。
　オフセット波ＯＷの波形は、最小一致期間Ｔ３と、最大算出期間Ｔ４とを有する。
　最小一致期間Ｔ３において、オフセット波ＯＷの波形は、各相の正弦波波形の最小の正弦波波形に一致する。なお、オフセット波ＯＷは、最小一致期間Ｔ３において、各相の正弦波波形の最小の正弦波波形に完全に一致してなくてもよい。例えば、オフセット波ＯＷは、最小一致期間Ｔ３において、各相の正弦波波形の最小の正弦波波形から僅かにずれていてもよい。本実施形態では、最小一致期間Ｔ３は、電気回転角が０度～６０度、１２０度～１８０度および２４０度～３００度である。本実施形態では、最小一致期間Ｔ３は、１相固定期間Ｔ２と同じ期間である。詳しくは、電気回転角が０度～６０度において、オフセット波ＯＷは、各相の正弦波波形の最小である正弦波波形Ｖｖｂに一致する。電気回転角が１２０度～１８０度において、オフセット波ＯＷは、各相の正弦波波形の最小である正弦波波形Ｖｗｂに一致する。電気回転角が２４０度～３００度において、オフセット波ＯＷは、各相の正弦波波形の最小である正弦波波形Ｖｕｂに一致する。
　最大算出期間Ｔ４において、オフセット波ＯＷの波形は、各相の正弦波波形の最大の正弦波波形から算出される。本実施形態では、最大算出期間Ｔ４は、電気回転角が６０度～１２０度、１８０度～２４０度および３００度～３６０度である。本実施形態では、最大算出期間Ｔ４は、全スイッチング期間Ｔ１と同じ期間である。
　詳しくは、電気回転角が６０度～１２０度において、オフセット波ＯＷは、各相の正弦波波形の最大の正弦波波形Ｖｕｂから算出される。より詳しくは、電気回転角が６０度～１２０度において、オフセット波ＯＷは、各相の正弦波波形の最大の正弦波波形Ｖｕｂを０．８（＝振幅×√３）だけシフトした波形となる。
　電気回転角が１８０度～２４０度において、オフセット波ＯＷは、各相の正弦波波形の最大の正弦波波形Ｖｖｂから算出される。より詳しくは、電気回転角が１８０度～２４０度において、オフセット波ＯＷは、各相の正弦波波形の最大の正弦波波形Ｖｖｂを０．８（＝振幅×√３）だけシフトした波形となる。
　電気回転角が３００度～３６０度において、オフセット波ＯＷは、各相の正弦波波形の最大の正弦波波形Ｖｗｂから算出される。より詳しくは、電気回転角が３００度～３６０度において、オフセット波ＯＷは、各相の正弦波波形の最大の正弦波波形Ｖｗｂを０．８（＝振幅×√３）だけシフトした波形となる。
　このように、オフセット波ＯＷは、ある電気回転角度範囲毎に、変調前の正弦波波形のいずれかを用いて導出する。例えば、本実施形態では、電気回転角が０度～６０度、１２０度～１８０度および２４０度～３００度において、各相正弦波のうち最小のものを変調波としている。また、他の区間（電気回転角が６０度～１２０度、１８０度～２４０度および３００度～３６０度）では、各相正弦波のうち最大のものを０．８（＝振幅×√３）だけシフトしたものを変調波としている。
　本実施形態では、電機回転角度が、６０度、１２０度、１８０度、２４０度、３００度および３６０度において、最小の正弦波と最大の正弦波とが切り替わる。電機回転角度が、６０度、１２０度、１８０度、２４０度、３００度および３６０度において、最小の正弦波の傾きと、最大の正弦波の傾きとは等しくなる。したがって、電機回転角度が、６０度、１２０度、１８０度、２４０度、３００度および３６０度において、最大の正弦波を０．８（＝振幅×√３）だけシフトすることによって、最小の正弦波と最大の正弦波とを滑らかに接続することができる。
　以上、図１～図４Ｂを参照して説明したように、オフセット波ＯＷは、１相固定期間Ｔ２において、１つの相の正弦波波形に一致する。また、全スイッチング期間Ｔ１と１相固定期間Ｔ２と切り替わりとにおいて、傾きが連続して変化する、または、傾きが一定である。したがって、スイッチング回数を低減しつつ、出力に含まれる高次高調波を抑制することができ、ノイズ成分の少ない高品質の交流を出力することができる。交流出力によりモータを駆動させる場合には、モータ動作を安定させることができる。
　また、オフセット波ＯＷの周期は、正弦波波形（正弦波波形Ｖｕｂ、正弦波波形Ｖｖｂおよび正弦波波形Ｖｗｂ）の周期の１／ｎである。ｎは、交流出力の相数である。したがって、各相の出力電圧の波形が同じになり、モータ動作を安定させることができる。
　また、オフセット波ＯＷの波形は、最小一致期間Ｔ３と、最大算出期間Ｔ４とを有する。最小一致期間Ｔ３は、各相の正弦波波形の最小の正弦波波形に一致する。最大算出期間Ｔ４は、各相の正弦波波形の最大の正弦波波形から算出される。したがって、オフセット波ＯＷの算出が容易となる。
　図３、図４Ａおよび図４Ｂを参照して説明した、オフセット波ＯＷの波形は、電機回転角度が、６０度、１２０度、１８０度、２４０度、３００度および３６０度において、最小の正弦波波形から、最大の正弦波波形に切り替えていた。すなわち、図１～図４Ｂを参照したモータ駆動回路１００では、最小の正弦波波形の傾きと、最大の正弦波波形とが一致する電機回転角度において、最小の正弦波波形から、最大の正弦波波形に切り替えていた。しかし本発明はこれに限定されない。例えば、オフセット波ＯＷの波形は、電機回転角度が、６０度、１２０度、１８０度、２４０度、３００度および３６０度と異なる角度において、最小の正弦波波形から、最大の正弦波波形に切り替えてもよい。
　図５を参照して、オフセット波ＯＷの他の例について説明する。図５は、正弦波波形Ｖｕｂ、正弦波波形Ｖｖｂ、正弦波波形Ｖｗｂおよびオフセット波ＯＷを示す図である。
　図５に示すように、角度αにおいて、最小の正弦波波形Ｖｖｂの傾きはｃｏｓ（α－２π／３）である。また、角度αにおいて、最大の正弦波波形Ｖｕｂの傾きはｃｏｓαである。角度αにおいて、最小の正弦波波形Ｖｖｂの傾きと、最大の正弦波波形Ｖｕｂの傾きとは異なる。したがって、最大の正弦波波形ＶｕｂをＫ倍してから最小の正弦波波形Ｖｖｂに繋ぎ合わせると、オフセット波ＯＷは、滑らかに接続される。
　３相波形、Ａ・ｓｉｎθ、Ａ・ｓｉｎ（θ－２π／３）、Ａ・ｓｉｎ（θ＋２π／３）に対し、最小の正弦波波形Ｖｖｂの傾きが、最大の正弦波波形Ｖｕｂの傾きのＫ倍になる角度αにおいて、オフセット波ＯＷを最小の正弦波波形Ｖｖｂから最大の正弦波波形ＶｕｂをＫ倍した波形に切り替える。Ａは、振幅である。
　つまり、Ｋ・ｃｏｓα＝ｃｏｓ（α－２π／３）
Figure JPOXMLDOC01-appb-M000001
　上記式１を満たす角度αで最小の正弦波波形Ｖｖｂから最大の正弦波波形ＶｕｂをＫ倍した波形に切り替える。式１において、Ｋは所定の値である。
　この時、最大の正弦波波形ＶｕｂをＫ倍した波形を最小の正弦波波形Ｖｖｂに繋ぐためのシフト量ＳＨは、
　ＳＨ＝Ｋ×Ａ・ｓｉｎα‐Ａ・ｓｉｎ（θ－２π／３）
　したがって、
Figure JPOXMLDOC01-appb-M000002
式１を代入して
　ＳＨ＝｛２（Ｋ2＋Ｋ＋１）／（２Ｋ＋１）｝・Ａｓｉｎα
式１よりｓｉｎαを求めて、代入すると
Figure JPOXMLDOC01-appb-M000003
　つまり、シフト量ＳＨは、下記式２で示される。式２において、Ｋは所定の値である。
Figure JPOXMLDOC01-appb-M000004
　ここで、Ｋとｓｉｎαは、予め定めておく設計値であるため、コントローラのメモリに記憶しておけばよい。したがって、振幅Ａのみを、制御値を反映させて容易にシフト量ＳＨの演算を行うことができる。
　以上のように、オフセット波ＯＷの波形は、各相の正弦波波形の最小の正弦波波形の傾きが、各相の正弦波波形の最大の正弦波波形の傾きのＫ倍になる角度αで、最小の正弦波波形から、最大の正弦波波形をＫ倍した波形を振幅方向にシフトさせた波形に切り替わる波形を有する。したがって、オフセット波ＯＷの算出が容易となる。
　また、最大算出期間Ｔ４において、オフセット波ＯＷの波形は、所定の値であるＫと、
正弦波波形の振幅Ａと、最大の正弦波波形の値とから算出される。したがって、オフセット波ＯＷの算出が容易となる。
　次に、最小一致期間Ｔ３と前記最大算出期間Ｔ４との切り替わりタイミングについて説明する。最大の正弦波波形の値をｍａｘ、最小の正弦波波形の値をｍｉｎとした場合、
　ｍａｘ＝Ａ・ｓｉｎα
　ｍｉｎ＝Ａ・ｓｉｎ（α－２π／３）
Figure JPOXMLDOC01-appb-M000005
　式１を代入して、
　　　　＝｛（Ｋ＋２）／（２Ｋ＋１）｝・Ａｓｉｎα
したがって、（Ｋ＋２）ｍａｘ＋（２Ｋ＋１）・ｍｉｎが正か負かによって、最小一致期間Ｔ３と前記最大算出期間Ｔ４との切り替わりタイミングを算出することができる。
　（Ｋ＋２）ｍａｘ＋（２Ｋ＋１）・ｍｉｎ≧０のとき、
　オフセット波ＯＷは、
Figure JPOXMLDOC01-appb-M000006
　（Ｋ＋２）ｍａｘ＋（２Ｋ＋１）・ｍｉｎ＜０のとき、
　オフセット波ＯＷは、ｍｉｎとなる。
　以上のように、最小一致期間Ｔ３と最大算出期間Ｔ４との切り替わりタイミングは、所定の値であるＫと、最大の正弦波波形の値と、最小の正弦波波形の値とから算出される。したがって、最小一致期間Ｔ３と最大算出期間Ｔ４との切り替わりタイミングを判定できる。
　次に、図６Ａ～図９Ｂを参照して、Ｋと角度αを変更した場合の出力電圧について説明する。図６Ａ、図７Ａ，図８Ａおよび図９Ａは、正弦波波形Ｖｕｂ、正弦波波形Ｖｖｂ、正弦波波形Ｖｗｂおよびオフセット波ＯＷを示す図である。図６Ｂ、図７Ｂ，図８Ｂおよび図９Ｂは、変調後の出力電圧Ｖｕ、出力電圧Ｖｖおよび出力電圧Ｖｗを示す図である。
　図６Ａおよび図６Ｂは、Ｋが１であり、角度αが６０度の場合の波形を示す。図７Ａおよび図７Ｂは、Ｋが２であり、角度７０．８９度の場合の波形示す。図８Ａおよび図８Ｂは、Ｋが３であり、角度７６．１０度の場合の波形示す。図９Ａおよび図９Ｂは、Ｋが４であり、角度７９．１１度の場合の波形示す。
　図６Ｂに示す出力電圧Ｖｕ、出力電圧Ｖｖおよび出力電圧Ｖｗでは、第１半導体スイッチング素子（第１半導体スイッチング素子Ｕｐ、第１半導体スイッチング素子Ｖｐおよび第１半導体スイッチング素子Ｗｐ）と、第２半導体スイッチング素子（第２半導体スイッチング素子Ｕｎ、第２半導体スイッチング素子Ｖｎおよび第２半導体スイッチング素子Ｗｎ）とのスイッチング回数は、３相の正弦波の交流出力電圧のスイッチング回数を１００％とした場合、スイッチング回数は、８３．３％となる。
　図７Ｂに示す出力電圧Ｖｕ、出力電圧Ｖｖおよび出力電圧Ｖｗでは、第１半導体スイッチング素子（第１半導体スイッチング素子Ｕｐ、第１半導体スイッチング素子Ｖｐおよび第１半導体スイッチング素子Ｗｐ）と、第２半導体スイッチング素子（第２半導体スイッチング素子Ｕｎ、第２半導体スイッチング素子Ｖｎおよび第２半導体スイッチング素子Ｗｎ）とのスイッチング回数は、３相の正弦波の交流出力電圧のスイッチング回数を１００％とした場合、スイッチング回数は、７７．３％となる。
　図８Ｂに示す出力電圧Ｖｕ、出力電圧Ｖｖおよび出力電圧Ｖｗでは、第１半導体スイッチング素子（第１半導体スイッチング素子Ｕｐ、第１半導体スイッチング素子Ｖｐおよび第１半導体スイッチング素子Ｗｐ）と、第２半導体スイッチング素子（第２半導体スイッチング素子Ｕｎ、第２半導体スイッチング素子Ｖｎおよび第２半導体スイッチング素子Ｗｎ）とのスイッチング回数は、３相の正弦波の交流出力電圧のスイッチング回数を１００％とした場合、スイッチング回数は、７４．４％となる。
　図９Ｂに示す出力電圧Ｖｕ、出力電圧Ｖｖおよび出力電圧Ｖｗでは、第１半導体スイッチング素子（第１半導体スイッチング素子Ｕｐ、第１半導体スイッチング素子Ｖｐおよび第１半導体スイッチング素子Ｗｐ）と、第２半導体スイッチング素子（第２半導体スイッチング素子Ｕｎ、第２半導体スイッチング素子Ｖｎおよび第２半導体スイッチング素子Ｗｎ）とのスイッチング回数は、３相の正弦波の交流出力電圧のスイッチング回数を１００％とした場合、スイッチング回数は、７２．７％となる。
　Ｋは１以上であることが好ましい。Ｋが１以上で通常の二相変調と同等の電圧利用率が得られる。また、Ｋの値が大きいほど、１相がスイッチングしない期間が増え、スイッチング回数を減らすことができる。
　また、Ｋは１であることが好ましい。Ｋが１である場合、偶数次の高調波が含まれなくなり、高調波をより抑制することができる。したがって、トルクムラを抑制することができる。
　図１から図９Ｂを参照して説明した例では、１相固定期間Ｔ２において、連続オフとなるような出力電圧波形であったが、本発明はこれに限定されない。例えば、１相固定期間Ｔ２において、連続オンとなるような出力電圧波形でもよい。
　図１０を参照して、出力電圧波形の他の例について説明する。図１０は、出力電圧Ｖｕ、出力電圧Ｖｖおよび出力電圧Ｖｗを示す図である。図１～図９を参照して説明した例と重複する部分については説明を省略する。
　図１０に示すように、交流出力の１周期の間に、全スイッチング期間Ｔ１と、１相固定期間Ｔ２とを有する。１相固定期間Ｔ２において、１つの相が連続オンとなる。
　図１１Ａおよび図１１Ｂを参照して、出力電圧についてさらに説明する。図１１Ａは、正弦波波形Ｖｕｂ、正弦波波形Ｖｖｂ、正弦波波形Ｖｗｂおよびオフセット波ＯＷを示す図である。図１１Ｂは、変調後の出力電圧Ｖｕ、出力電圧Ｖｖおよび出力電圧Ｖｗを示す図である。
　図１１Ａに示すように、オフセット波ＯＷは、１相固定期間Ｔ２において、１つの相の正弦波波形を振幅方向にシフトした波形に一致する。なお、オフセット波ＯＷは、１相固定期間Ｔ２において、１つの相の正弦波波形を振幅方向にシフトした波形に完全に一致していなくてもよい。例えば、オフセット波ＯＷは、１相固定期間Ｔ２において、１つの相の正弦波波形を振幅方向にシフトした波形から僅かにずれていてもよい。
　オフセット波ＯＷの波形は、最小算出期間Ｔ５と、最大一致期間Ｔ６とを有する。
　最小算出期間Ｔ５において、オフセット波ＯＷの波形は、各相の正弦波波形の最小の正弦波波形から算出される。本実施形態では、詳しくは、最小算出期間Ｔ５は、電気回転角が１５度～４５度、１３５度～１６５度および２５５度～２８５度である。本実施形態では、最小算出期間Ｔ５は、全スイッチング期間Ｔ１と同じ期間である。
　詳しくは、電気回転角が１５度～４５度において、オフセット波ＯＷは、各相の正弦波波形の最小の正弦波波形Ｖｖｂから算出される。より詳しくは、電気回転角が１５度～４５度において、オフセット波ＯＷは、各相の正弦波波形の最小の正弦波波形ＶｖｂをＫ倍した波形を１－Ａ√（Ｋ2＋Ｋ＋１）だけシフトした波形となる。Ａは振幅である。Ｋは所定の値である。
　電気回転角が１３５度～１６５度において、オフセット波ＯＷは、各相の正弦波波形の最小の正弦波波形Ｖｗｂから算出される。より詳しくは、電気回転角が１３５度～１６５度において、オフセット波ＯＷは、各相の正弦波波形の最小の正弦波波形ＶｗｂをＫ倍した波形を１－Ａ√（Ｋ2＋Ｋ＋１）だけシフトした波形となる。Ａは振幅である。Ｋは所定の値である。
　電気回転角が２５５度～２８５度において、オフセット波ＯＷは、各相の正弦波波形の最小の正弦波波形Ｖｕｂから算出される。より詳しくは、電気回転角が２５５度～２８５度において、オフセット波ＯＷは、各相の正弦波波形の最小の正弦波波形ＶｕｂをＫ倍した波形を１－Ａ√（Ｋ2＋Ｋ＋１）だけシフトした波形となる。Ａは振幅である。Ｋは所定の値である。
　最大一致期間Ｔ６において、オフセット波ＯＷの波形は、各相の正弦波波形の最大の正弦波波形を振幅方向にシフトした波形に一致する。詳しくは、最大一致期間Ｔ６は、各相の正弦波波形の最大の正弦波波形を振幅方向に１シフトした波形に一致する。本実施形態では、最大一致期間Ｔ６は、電気回転角が０度～１５度、４５度～１３５度、１６５度～２５５度および２８５度～３６０度である。本実施形態では、最大一致期間Ｔ６は、１相固定期間Ｔ２と同じ期間である。詳しくは、電気回転角が０度～１５度において、オフセット波ＯＷは、各相の正弦波波形の最大である正弦波波形Ｖｗｂを振幅方向にシフトした波形に一致する。電気回転角が４５度～１３５度において、オフセット波ＯＷは、各相の正弦波波形の最大である正弦波波形Ｖｕｂを振幅方向にシフトした波形に一致する。電気回転角が１６５度～２５５度において、オフセット波ＯＷは、各相の正弦波波形の最大である正弦波波形Ｖｖｂを振幅方向にシフトした波形に一致する。電気回転角が２８５度～３６０度において、オフセット波ＯＷは、各相の正弦波波形の最大である正弦波波形Ｖｗｂを振幅方向にシフトした波形に一致する。
　以上、説明したように、オフセット波ＯＷの波形は、最小算出期間Ｔ５と、最大一致期間Ｔ６とを有する。最小算出期間Ｔ５において、オフセット波ＯＷの波形は、各相の正弦波波形の最小の正弦波波形から算出される。最大一致期間Ｔ６において、オフセット波ＯＷの波形は、各相の正弦波波形の最大の正弦波波形を振幅方向にシフトした波形に一致する。したがって、オフセット波ＯＷの算出が容易となる。
　また、オフセット波ＯＷの波形は、各相の正弦波波形の最大の正弦波波形の傾きが、各相の正弦波波形の最小の正弦波波形の傾きのＫ倍になる角度αで、最大の正弦波波形を振幅方向にシフトした波形から、最小の正弦波波形をＫ倍した波形を振幅方向にシフトさせた波形に切り替わる波形を有する。したがって、オフセット波ＯＷの算出が容易となる。
　最小算出期間Ｔ５において、オフセット波ＯＷの波形は、所定の値であるＫと、正弦波波形の振幅と、最小の正弦波波形の値とから算出される。したがって、オフセット波ＯＷの算出が容易となる。
　最大一致期間Ｔ６と最小算出期間Ｔ５との切り替わりタイミングは、所定の値であるＫと、最大の正弦波波形の値と、最小の正弦波波形の値とから算出される。詳しくは、（Ｋ＋２）ｍｉｎ＋（２Ｋ＋１）・ｍａｘが正か負かによって、最大一致期間Ｔ６と最小算出期間Ｔ５との切り替わりタイミングを算出することができる。
　最大の正弦波波形の値をｍａｘ、最小の正弦波波形の値をｍｉｎ、所定の値をＫ、振幅をＡとした場合、
　（Ｋ＋２）ｍｉｎ＋（２Ｋ＋１）・ｍａｘ≧０のとき、
　オフセット波ＯＷは、ｍａｘ－１
　（Ｋ＋２）ｍｉｎ＋（２Ｋ＋１）・ｍａｘ＜０のとき、
　オフセット波ＯＷは、
Figure JPOXMLDOC01-appb-M000007
となる。
　したがって、最大一致期間Ｔ６と最小算出期間Ｔ５との切り替わりタイミングを判定できる。
　以上、図面（図１～図１１Ｂ）を参照しながら本発明の実施形態を説明した。但し、本発明は、上記の実施形態に限られるものではなく、その要旨を逸脱しない範囲で種々の態様において実施することが可能である。図面は、理解しやすくするために、それぞれの構成要素を主体に模式的に示しており、図示された各構成要素の厚み、長さ、個数等は、図面作成の都合上から実際とは異なる。また、上記の実施形態で示す各構成要素の材質や形状、寸法等は一例であって、特に限定されるものではなく、本発明の効果から実質的に逸脱しない範囲で種々の変更が可能である。
　図１～図１１Ｂを参照して説明したモータ駆動回路１００は、３相の交流出力を出力していたが本発明はこれに限定されない。例えば、モータ駆動回路１００は、４相以上の交流出力を出力してもよい。例えば、モータ駆動回路１００は、５相の交流出力を出力することによって、５相のモータＭを駆動してもよい。
　本発明は、インバータ回路およびモータモジュールに好適に利用できる。
１００　モータ駆動回路（インバータ回路）
１０２、１０２ｕ、１０２ｖ、１０２ｗ　出力端子
１１２、１１２ｕ、１１２ｖ、１１２ｗ　直列体
１１４、１１４ｕ、１１４ｖ、１１４ｗ　接続点
２００　　　モータモジュール
Ａ　　　　　振幅
Ｉｕ、Ｉｖ、Ｉｗ　出力電流
Ｍ　　　　　モータ
Ｎ　　　　　第２入力端子
ＯＷ　　　　オフセット波
Ｐ　　　　　第１入力端子
Ｔ１　　　　全スイッチング期間
Ｔ２　　　　１相固定期間
Ｔ３　　　　最小一致期間
Ｔ４　　　　最大算出期間
Ｔ５　　　　最小算出期間
Ｔ６　　　　最大一致期間
Ｕｎ　　　　第２半導体スイッチング素子
Ｕｐ　　　　第１半導体スイッチング素子
Ｖ１　　　　第１の電圧
Ｖ２　　　　第２の電圧
Ｖｎ　　　　第２半導体スイッチング素子
Ｖｐ　　　　第１半導体スイッチング素子
Ｖｕ、Ｖｖ、Ｖｗ、　　　出力電圧
Ｖｕｂ、Ｖｖｂ、Ｖｗｂ　正弦波波形
Ｗｎ　　　　第２半導体スイッチング素子
Ｗｐ　　　　第１半導体スイッチング素子
α　　　　　角度

Claims (13)

  1. 　３相以上の交流出力を出力するインバータ回路であって、
    　３相以上の出力電圧と３相以上の出力電流とを出力する少なくとも３つの出力端子と、
    　第１の電圧が印加される第１入力端子と、
    　前記第１の電圧よりも低い第２の電圧が印加される第２入力端子と、
    　２つの半導体スイッチング素子が直列に接続されている少なくとも３つの直列体と
    を備え、
    　前記少なくとも３つの直列体は、互いに並列に接続されており、
    　前記少なくとも３つの直列体の各々は、一端が前記第１入力端子に接続されており、他端が前記第２入力端子に接続されており、
    　前記少なくとも３つの直列体の各々は、
    　前記第１入力端子に接続される第１半導体スイッチング素子と、
    　前記第２入力端子に接続される第２半導体スイッチング素子と
    を有し、
    　前記第１半導体スイッチング素子と前記第２半導体スイッチング素子とは接続点において接続されており、
    　前記少なくとも３つの直列体の各々における前記接続点が、前記少なくとも３つの出力端子に接続されており、
    　前記第１半導体スイッチング素子は、前記交流出力の周波数よりも高い周波数でオンとオフとが切り替えられ、
    　前記第２半導体スイッチング素子は、前記交流出力の周波数よりも高い周波数でオンとオフとが切り替えられ、
    　前記交流出力の１周期の間に、
    　全ての相において、前記第１半導体スイッチング素子または前記第２半導体スイッチング素子の少なくとも一方がスイッチングする全スイッチング期間と、
    　１つの相の前記第１半導体スイッチング素子および前記第２半導体スイッチング素子のうち、一方がオフに固定されるとともに、もう一方がオンに固定されており、前記１つの相を除いた相において前記第１半導体スイッチング素子または前記第２半導体スイッチング素子の少なくとも一方がスイッチングする１相固定期間と
    を有し、
    　各相の出力電圧の波形は、正弦波波形に対して共通のオフセット波を差し引いた波形であり、
    　前記オフセット波の波形は、
    前記１相固定期間において、前記１つの相の正弦波波形に一致し、または、前記１つの相の正弦波波形を振幅方向にシフトした波形に一致し、
    　前記全スイッチング期間と前記１相固定期間との切り替わりにおいて、傾きが連続して変化する、または、傾きが一定である、インバータ回路。
  2. 　前記オフセット波の周期は、前記正弦波波形の周期の１／ｎであり、ｎは、前記交流出力の相数である、請求項１に記載のインバータ回路。
  3. 　前記オフセット波の波形は、
    　各相の正弦波波形の最小の正弦波波形に一致する最小一致期間と、
    　各相の正弦波波形の最大の正弦波波形から算出される最大算出期間と
    を有する、請求項２に記載のインバータ回路。
  4. 　前記オフセット波の波形は、
    　各相の前記正弦波波形の最小の正弦波波形の傾きが、
    　各相の前記正弦波波形の最大の正弦波波形の傾きのＫ倍になる角度αで、
    　最小の正弦波波形から、最大の正弦波波形をＫ倍した波形を振幅方向にシフトさせた波形に切り替わる波形を有する、請求項３に記載のインバータ回路。
  5. 　前記最大算出期間において、前記オフセット波の波形は、
    　所定の値であるＫと、正弦波波形の振幅と、最大の正弦波波形の値とから算出される、請求項４に記載のインバータ回路。
  6. 　前記最小一致期間と前記最大算出期間との切り替わりタイミングは、
    　所定の値であるＫと、最大の正弦波波形の値と、最小の正弦波波形の値とから算出される、請求項５に記載のインバータ回路。
  7. 　前記オフセット波の波形は、
    　各相の正弦波波形の最小の正弦波波形から算出される最小算出期間と、
    　各相の正弦波波形の最大の正弦波波形を振幅方向にシフトした波形に一致する最大一致期間とを有する、請求項２に記載のインバータ回路。
  8. 　前記オフセット波の波形は、
    　各相の前記正弦波波形の最大の正弦波波形の傾きが、
    　各相の前記正弦波波形の最小の正弦波波形の傾きのＫ倍になる角度αで、
    　最大の正弦波波形を振幅方向にシフトした波形から、最小の正弦波波形をＫ倍した波形を振幅方向にシフトさせた波形に切り替わる波形を有する、請求項７に記載のインバータ回路。
  9. 　前記最小算出期間において、前記オフセット波の波形は、
    　所定の値であるＫと、正弦波波形の振幅と、最小の正弦波波形の値とから算出される、請求項８に記載のインバータ回路。
  10. 　前記最大一致期間と前記最小算出期間との切り替わりタイミングは、
    　所定の値であるＫと、最大の正弦波波形の値と、最小の正弦波波形の値とから算出される、請求項９に記載のインバータ回路。
  11. 　前記Ｋは１以上である、請求項４から請求項６または請求項８から請求項１０のいずれか１項に記載のインバータ回路。
  12. 　前記Ｋは１である、請求項１１に記載のインバータ回路。
  13. 　請求項１から請求項１２のいずれか１項に記載のインバータ回路と、
    　前記インバータ回路によって駆動されるｎ相のモータと
    を備える、モータモジュール。
PCT/JP2022/000637 2021-02-25 2022-01-12 インバータ回路およびモータモジュール WO2022181084A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US18/278,835 US20240128916A1 (en) 2021-02-25 2022-01-12 Inverter circuit and motor module
CN202280017109.9A CN116941175A (zh) 2021-02-25 2022-01-12 逆变器电路及马达模块
EP22759127.8A EP4300803A1 (en) 2021-02-25 2022-01-12 Inverter circuit and motor module
JP2023502143A JPWO2022181084A1 (ja) 2021-02-25 2022-01-12

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021028382 2021-02-25
JP2021-028382 2021-02-25

Publications (1)

Publication Number Publication Date
WO2022181084A1 true WO2022181084A1 (ja) 2022-09-01

Family

ID=83048823

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/000637 WO2022181084A1 (ja) 2021-02-25 2022-01-12 インバータ回路およびモータモジュール

Country Status (6)

Country Link
US (1) US20240128916A1 (ja)
EP (1) EP4300803A1 (ja)
JP (1) JPWO2022181084A1 (ja)
CN (1) CN116941175A (ja)
TW (1) TWI782878B (ja)
WO (1) WO2022181084A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006042481A (ja) * 2004-07-26 2006-02-09 Toshiba Elevator Co Ltd インバータ制御装置
JP2008104327A (ja) * 2006-10-20 2008-05-01 Denso Corp ３相回転機の制御装置
JP2012125022A (ja) * 2010-12-07 2012-06-28 Denso Corp 電力変換装置
JP2013255305A (ja) * 2012-06-05 2013-12-19 Juki Corp モータ駆動装置
JP2014087233A (ja) * 2012-10-26 2014-05-12 Toyota Industries Corp ３相交流モータの制御装置及び制御方法
WO2017168522A1 (ja) * 2016-03-28 2017-10-05 三菱電機株式会社 電力変換装置
WO2018131093A1 (ja) 2017-01-11 2018-07-19 三菱電機株式会社 モータ制御装置
JP2019187221A (ja) * 2018-04-18 2019-10-24 株式会社明電舎 電力変換装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798623A (en) * 1996-02-12 1998-08-25 Quantum Corporation Switch mode sine wave driver for polyphase brushless permanent magnet motor
JP4465129B2 (ja) * 2000-07-14 2010-05-19 パナソニック株式会社 ブラシレスモータの駆動装置と駆動方法
JP3931184B2 (ja) * 2004-09-10 2007-06-13 三菱電機株式会社 モータ制御装置
TWI416853B (zh) * 2011-02-24 2013-11-21 Chung Ming Young A New Type of Curved Winding Transformer in a Multi-Stage Voltage Source Converter System and Using a Special Harmonic Elimination Strategy
US11239783B2 (en) * 2019-07-16 2022-02-01 Analog Devices International Unlimited Company Systems and methods for motor parameter extraction
TWI699961B (zh) * 2019-08-30 2020-07-21 茂達電子股份有限公司 馬達驅動電路及方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006042481A (ja) * 2004-07-26 2006-02-09 Toshiba Elevator Co Ltd インバータ制御装置
JP2008104327A (ja) * 2006-10-20 2008-05-01 Denso Corp ３相回転機の制御装置
JP2012125022A (ja) * 2010-12-07 2012-06-28 Denso Corp 電力変換装置
JP2013255305A (ja) * 2012-06-05 2013-12-19 Juki Corp モータ駆動装置
JP2014087233A (ja) * 2012-10-26 2014-05-12 Toyota Industries Corp ３相交流モータの制御装置及び制御方法
WO2017168522A1 (ja) * 2016-03-28 2017-10-05 三菱電機株式会社 電力変換装置
WO2018131093A1 (ja) 2017-01-11 2018-07-19 三菱電機株式会社 モータ制御装置
JP2019187221A (ja) * 2018-04-18 2019-10-24 株式会社明電舎 電力変換装置

Also Published As

Publication number Publication date
CN116941175A (zh) 2023-10-24
TWI782878B (zh) 2022-11-01
TW202234810A (zh) 2022-09-01
JPWO2022181084A1 (ja) 2022-09-01
US20240128916A1 (en) 2024-04-18
EP4300803A1 (en) 2024-01-03

Similar Documents

Publication Publication Date Title
US8674652B2 (en) Motor control device
US10432129B2 (en) AC rotary machine control device and electric power steering device
US20200389115A1 (en) Rotating electrical machine control device
US10374503B2 (en) Power conversion device
US8773870B2 (en) Power converter and method for controlling same
EP2372894A2 (en) Direct-current to three-phase alternating-current inverter system
JP5753742B2 (ja) インバータ装置、および、このインバータ装置を備えた系統連系インバータシステム
WO2020058171A1 (en) Multi-level inverter
US20220320995A1 (en) Inverter device
WO2022181084A1 (ja) インバータ回路およびモータモジュール
JP2021112072A (ja) 回転電機制御装置
JP2016149913A (ja) 電力変換装置
JP2011109732A (ja) モータ制御装置及びモータ制御方法
JP7275404B2 (ja) 電力変換装置
WO2022059218A1 (ja) モータ駆動回路およびモータモジュール
US20240154560A1 (en) Power conversion device and motor module
JP5929080B2 (ja) 電力変換装置
WO2022181037A1 (ja) インバータ制御装置、インバータ回路、モータモジュールおよびインバータ制御方法
JPH0824426B2 (ja) パルス幅変調形インバ−タ装置
JP3821145B2 (ja) Ｐｗｍ制御電圧形インバータ
JP2008206286A (ja) 交流交流直接変換器の制御装置
JP2004357358A (ja) インバータ装置
JP6575865B2 (ja) ３レベルインバータの制御方法及び制御装置
CN113302830A (zh) 电力转换装置
JP2007215278A (ja) 電力変換器の制御装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22759127

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023502143

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 18278835

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 202280017109.9

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2022759127

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022759127

Country of ref document: EP

Effective date: 20230925