WO2021210391A1 - 窒化アルミニウム基板の製造方法、窒化アルミニウム基板、及び、窒化アルミニウム層におけるクラックの発生を抑制する方法 - Google Patents

窒化アルミニウム基板の製造方法、窒化アルミニウム基板、及び、窒化アルミニウム層におけるクラックの発生を抑制する方法 Download PDF

Info

Publication number
WO2021210391A1
WO2021210391A1 PCT/JP2021/013744 JP2021013744W WO2021210391A1 WO 2021210391 A1 WO2021210391 A1 WO 2021210391A1 JP 2021013744 W JP2021013744 W JP 2021013744W WO 2021210391 A1 WO2021210391 A1 WO 2021210391A1
Authority
WO
WIPO (PCT)
Prior art keywords
base substrate
aluminum nitride
substrate
sic
silicon carbide
Prior art date
Application number
PCT/JP2021/013744
Other languages
English (en)
French (fr)
Inventor
忠昭 金子
大地 堂島
拓 村川
萌子 松原
西尾　佳高
Original Assignee
学校法人関西学院
東洋アルミニウム株式会社
豊田通商株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 学校法人関西学院, 東洋アルミニウム株式会社, 豊田通商株式会社 filed Critical 学校法人関西学院
Priority to CN202180028189.3A priority Critical patent/CN115443353A/zh
Priority to EP21788087.1A priority patent/EP4137614A4/en
Priority to JP2022515286A priority patent/JPWO2021210391A1/ja
Priority to US17/996,063 priority patent/US20230197486A1/en
Publication of WO2021210391A1 publication Critical patent/WO2021210391A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Definitions

  • the present invention relates to a method for manufacturing an aluminum nitride substrate, an aluminum nitride substrate, and a method for suppressing the occurrence of cracks in the aluminum nitride layer.
  • the ultraviolet light emitting element is a next-generation light source that is expected to be used in a wide range of applications such as a sterilization light source, a high-intensity white light source combined with a phosphor, a high-density information recording light source, and a resin curing light source.
  • Aluminum nitride (AlN) is expected as a semiconductor material for this ultraviolet light emitting device.
  • Patent Document 1 a silicon carbide (SiC) substrate is used as a base substrate for AlN crystal growth from the viewpoints of durability in a high temperature atmosphere in a sublimation method and small inconsistency of lattice constant with an AlN crystal. It is described that it is preferably used.
  • SiC silicon carbide
  • Patent Document 1 cracks are likely to occur in the AlN crystal grown on the SiC substrate due to the difference between the coefficient of thermal expansion of the SiC substrate used for growing the AlN crystal and the coefficient of thermal expansion of the AlN crystal. There was a problem.
  • An object to be solved by the present invention is to provide a novel technique capable of suppressing the occurrence of cracks in the AlN layer.
  • the present invention which solves the above-mentioned problems, comprises a brittle processing step of reducing the strength of the silicon carbide base substrate and a crystal growth step of forming an aluminum nitride layer on the silicon carbide base substrate to manufacture an aluminum nitride substrate.
  • the method comprises a brittle processing step of reducing the strength of the silicon carbide base substrate and a crystal growth step of forming an aluminum nitride layer on the silicon carbide base substrate to manufacture an aluminum nitride substrate.
  • the stress generated in the AlN layer can be released to the SiC base substrate, and cracks in the AlN layer can be suppressed.
  • the brittle processing step includes a through hole forming step of forming a through hole in the silicon carbide base substrate, a strain layer removing step of removing the strain layer introduced by the through hole forming step, and the like.
  • the through hole forming step is a step of forming a through hole by irradiating the silicon carbide base substrate with a laser.
  • the strain layer removing step is a step of etching the silicon carbide base substrate by heat treatment.
  • the strain layer removing step is a step of etching the silicon carbide base substrate in a silicon atmosphere.
  • the crystal growth step is a step of growing by a physical vapor phase transport method.
  • the present invention also relates to a method for suppressing the occurrence of cracks in the AlN layer. That is, the present invention that solves the above-mentioned problems causes cracks in the aluminum nitride layer, which includes a brittle processing step of reducing the strength of the silicon carbide base substrate before forming the aluminum nitride layer on the silicon carbide base substrate. It is a method of suppressing.
  • the brittle processing step includes a through hole forming step of forming a through hole in the silicon carbide base substrate, a strain layer removing step of removing the strain layer introduced by the through hole forming step, and the like.
  • the strain layer removing step is a step of removing the strain layer of the silicon carbide base substrate by heat treatment.
  • the silicon carbide base substrate is silicon carbide
  • the strain layer removing step is a step of etching the silicon carbide base substrate in a silicon atmosphere.
  • the method for manufacturing an AlN substrate according to the embodiment includes a brittle processing step S10 for reducing the strength of the SiC base substrate 10, a crystal growth step S20 for forming an AlN layer 20 on the SiC base substrate 10, and a crystal growth step S20. It may include a temperature lowering step S30 for lowering the temperature of the SiC base substrate 10 and the AlN layer 20.
  • this embodiment includes a brittle processing step S10 for reducing the strength of the SiC base substrate 10 before forming the AlN layer 20 on the SiC base substrate 10, thereby suppressing the occurrence of cracks in the AlN layer 20. It can be grasped as a method to do.
  • a brittle processing step S10 for reducing the strength of the SiC base substrate 10 before forming the AlN layer 20 on the SiC base substrate 10, thereby suppressing the occurrence of cracks in the AlN layer 20. It can be grasped as a method to do.
  • each step of the embodiment will be described in detail.
  • the brittle processing step S10 is a step of reducing the strength of the SiC base substrate 10.
  • the brittle processing step S10 is a step of processing the SiC base substrate 10 so that it is easily deformed or broken by an external force.
  • the brittle processing step S10 is a step of increasing the brittleness of the SiC base substrate 10.
  • the term "strength" as used herein refers to the endurance of physical external forces such as compression and tension, and includes the concept of mechanical strength.
  • the strength of the SiC base substrate 10 is lowered by forming the through holes 11 in the SiC base substrate 10. That is, by reducing the volume of the SiC base substrate 10, processing is performed so that it can be easily deformed or broken by an external force.
  • the brittle processing step S10 includes a through hole forming step S11 for forming a through hole 11 in the SiC base substrate 10 and a strain layer removing step for removing the strain layer 12 introduced by the through hole forming step S11. It has S12 and.
  • SiC base substrate 10 As the SiC base substrate 10, a wafer or substrate processed from bulk crystals may be used, or a substrate having a buffer layer made of the above-mentioned semiconductor material may be used separately.
  • the through hole forming step S11 is a step of reducing the strength of the SiC base substrate 10 by forming the through hole 11 in the SiC base substrate 10.
  • This through hole forming step S11 can be naturally adopted as long as it is a method capable of forming the through hole 11 in the SiC base substrate 10.
  • a method for forming the through hole 11 for example, plasma etching such as laser processing, focused ion beam (FIB), and reactive ion etching (RIE) can be adopted.
  • plasma etching such as laser processing, focused ion beam (FIB), and reactive ion etching (RIE) can be adopted.
  • FIB focused ion beam
  • RIE reactive ion etching
  • the through hole 11 may be formed in a shape that reduces the strength of the SiC base substrate 10, and may be formed in a single number or a plurality of through holes 11. Further, a through-hole group (pattern) in which a plurality of through-holes 11 are arranged may be adopted.
  • FIG. 3 is an explanatory diagram illustrating the pattern 100 according to the embodiment.
  • the line segment indicated by the pattern 100 is the SiC base substrate 10.
  • the pattern 100 preferably exhibits a regular hexagonal displacement shape that is three-fold symmetric.
  • the "regular hexagonal displacement type" in the description in the present specification will be described in detail below with reference to FIG.
  • the regular hexagonal displacement type is a dodecagon.
  • the regular hexagonal displacement type is composed of 12 line segments having the same length and being linear.
  • the pattern 100 exhibiting a regular hexagonal displacement shape is a regular triangle and includes a reference figure 101 having an area of 101a and including three vertices 104.
  • Each of the three vertices 104 is included in the vertices of the pattern 100.
  • the three vertices 104 may be located on the line segment constituting the pattern 100.
  • the pattern 100 includes a line segment 102 (corresponding to the first line segment) extending from the apex 104 and including the apex 104, and a line segment 103 (second line segment) not extending from the apex 104 and not including the apex 104 and adjacent to the line segment 102.
  • the angle ⁇ formed by the two adjacent line segments 102 in the pattern 100 is constant, and is equal to the angle ⁇ formed by the two adjacent line segments 103 in the pattern 100.
  • the "regular hexagonal displacement type" in the description of the present specification is a regular hexagon that is displaced / deformed while maintaining the area of the regular hexagon based on an angle ⁇ indicating the degree of unevenness12. It can be grasped that it is a square.
  • the angle ⁇ is preferably larger than 60 °, preferably 66 ° or more, preferably 80 ° or more, preferably 83 ° or more, and preferably 120 ° or more, and preferably 120 ° or more. It is 150 ° or more, and preferably 155 ° or more.
  • the angle ⁇ is preferably 180 ° or less, preferably 155 ° or less, preferably 150 ° or less, preferably 120 ° or less, and preferably 83 ° or less. Further, it is preferably 80 ° or less, and preferably 66 ° or less.
  • the pattern 100 may have a configuration of a regular dodecagonal displacement type having 6-fold symmetry instead of the regular hexagonal displacement type having 3-fold symmetry.
  • the regular dodecagonal displacement type is a 24-sided type.
  • the regular dodecagonal displacement type is composed of 24 line segments having the same length and being linear.
  • the pattern 100 exhibiting a regular dodecagonal displacement shape is a regular hexagon, has an area of 101a, and includes a reference figure 101 including six vertices 104. Each of the six vertices 104 is included in the vertices of the pattern 100.
  • the angle ⁇ formed by the two adjacent line segments 102 in the pattern 100 is constant, and is equal to the angle ⁇ formed by the two adjacent line segments 103 in the pattern 100. That is, in the "regular dodecagon displacement type" described in the present specification, the regular dodecagon is displaced (deformed) while maintaining the area of the regular dodecagon based on the angle ⁇ indicating the degree of unevenness. It can be grasped that it is a dodecagon.
  • the pattern 100 is said to exhibit a 2n square displacement shape, which is a 4n square formed by the regular 2n square being displaced (deformed) while maintaining the area of the regular 2n square based on the angle ⁇ indicating the degree of unevenness. It may be a configuration.
  • the 2n polygonal displacement type includes a regular n-sided polygon (corresponding to the reference figure 101).
  • the reference figure 101 includes n vertices.
  • the pattern 100 may have a configuration including a regular 2n square displacement type (including a regular hexagonal displacement type and a regular dodecagonal displacement type). Further, the pattern 100 is a line segment connecting the intersection of two adjacent line segments 103 in the regular 2n square displacement type and the center of gravity of the reference figure 101 in addition to the line segment constituting the regular 2n square displacement type. It may be configured to further include at least one (corresponding to a third line segment). Further, the pattern 100 connects the intersections of two adjacent line segments 103 in the regular 2n square displacement type and the vertices 104 forming the reference figure 101 in addition to the line segments forming the regular 2n square displacement type. The configuration may further include at least one line segment. Further, the pattern 100 may further include at least one line segment constituting the reference figure 101 included in the regular 2n square displacement shape in addition to the line segment constituting the regular 2n square displacement shape.
  • the through hole forming step S11 is preferably a step of removing 50% or more of the effective area of the SiC base substrate 10. Further, more preferably, it is a step of removing 60% or more of the effective area, more preferably 70% or more of the effective area, and further preferably 80% or more of the effective area. ..
  • the effective area in the present specification refers to the surface of the SiC base substrate 10 to which the raw material adheres in the crystal growth step S20. In other words, it refers to a remaining region other than the region removed by the through hole 11 on the growth surface of the SiC base substrate 10.
  • the strain layer removing step S12 is a step of removing the strain layer 12 formed on the SiC base substrate 10 by the through hole forming step S11.
  • the strain layer removing step S12 can be naturally adopted as long as it is a means capable of removing the strain layer 12 introduced into the SiC base substrate 10.
  • Examples of the method for removing the strain layer 12 include a hydrogen etching method using hydrogen gas as an etching gas, a Si vapor pressure etching (Si-Vapor Etching: SiVE) method for heating in a Si atmosphere, and Example 1 described later.
  • the described etching method can be adopted.
  • the crystal growth step S20 is a step of forming the AlN layer 20 on the SiC base substrate 10 after the brittle processing step S10.
  • a physical vapor transport method Physical Vapor Transport: PVT
  • PVT Physical Vapor Transport
  • CVT chemical vapor transport method
  • CVT organic vapor deposition method
  • Adopt a known vapor phase growth method corresponding to the vapor phase epitaxial method
  • MOVPE metal-organic vapor phase epitaxy
  • HVPE hydride vapor phase epitaxy
  • PVD physical vapor deposition
  • CVD chemical vapor deposition
  • FIG. 4 is an explanatory diagram illustrating the crystal growth step S20 according to the embodiment.
  • the SiC base substrate 10 and the semiconductor material 40 as the raw material of the AlN layer 20 are arranged and heated in a crucible 30 having a semi-closed space so as to face each other. It is a process.
  • the term "quasi-closed space” as used herein refers to a space in which the inside of the container can be evacuated, but at least a part of the vapor generated in the container can be confined.
  • the crystal growth step S20 is a step of heating so that a temperature gradient is formed along the vertical direction of the SiC base substrate 10.
  • the crucible 30 SiC base substrate 10 and semiconductor material 40
  • the raw material is transported from the semiconductor material 40 onto the SiC base substrate 10 via the raw material transport space 31.
  • the driving force for transporting the raw material the above-mentioned temperature gradient can be adopted.
  • the SiC base substrate 10 is set to have a temperature lower than that of the semiconductor material 40. It becomes supersaturated and condenses on top. As a result, the AlN layer 20 is formed on the SiC base substrate 10.
  • an inert gas or a doping gas may be introduced into the raw material transport space 31 to control the doping concentration and the growth environment of the AlN layer 20. Further, in the crystal growth step S20, it is desirable to grow the inside of the raw material transport space 31 as a nitrogen atmosphere by introducing nitrogen gas.
  • the present embodiment shows a form in which the AlN layer 20 is formed by the PVT method, any method capable of forming the AlN layer 20 can be naturally adopted.
  • the temperature lowering step S30 is a step of lowering the temperature of the SiC base substrate 10 and the AlN layer 20 heated in the crystal growth step S20.
  • the SiC base substrate 10 and the AlN layer 20 shrink according to their respective thermal expansion coefficients as the temperature decreases. At this time, there will be a difference in shrinkage between the SiC base substrate 10 and the AlN layer 20.
  • the strength of the SiC base substrate 10 is lowered in the brittle processing step S10, even if there is a difference in shrinkage between the SiC base substrate 10 and the AlN layer 20, SiC is used.
  • the base substrate 10 is deformed or cracks 13 are formed (see FIGS. 2 and 8).
  • the stress generated between the SiC base substrate 10 and the AlN layer 20 is released to the SiC base substrate 10 to release the stress generated between the SiC base substrate 10 and the AlN layer 20 to the AlN layer 20. It is possible to suppress the occurrence of cracks in.
  • AlN has a lattice mismatch with SiC of about 1% and a difference in coefficient of thermal expansion from SiC of about 23%.
  • the occurrence of cracks in the AlN layer 20 is suppressed by releasing the stress due to the lattice mismatch and the difference in the coefficient of thermal expansion to the SiC base substrate 10.
  • Example 1 >> ⁇ Through hole forming step S11> Under the following conditions, the SiC substrate 10 was irradiated with a laser to form a through hole 11.
  • FIG. 5 is an explanatory diagram illustrating a pattern of the through hole 11 formed in the through hole forming step S11 according to the first embodiment.
  • FIG. 5A is an explanatory view showing how a plurality of through holes 11 are arranged.
  • the region shown in black indicates the portion of the through hole 11, and the region shown in white is left as the SiC base substrate 10.
  • FIG. 5B is an explanatory view showing an enlarged state of the through hole 11 of FIG. 5A.
  • the region shown in white indicates the portion of the through hole 11, and the region shown in black is left as the SiC base substrate 10.
  • 80% or more of the effective area of the SiC base substrate 10 is removed to reduce the strength of the SiC base substrate 10.
  • FIG. 6 is an explanatory diagram illustrating the strain layer removing step S12 according to the first embodiment.
  • the SiC base substrate 10 on which the through hole 11 was formed in the through hole forming step S11 was housed in the SiC container 50, and the SiC container 50 was further housed in the TaC container 60 and heated under the following conditions.
  • Heating temperature 1800 ° C Heating time: 2h Etching amount: 8 ⁇ m
  • SiC container 50 Material: Polycrystalline SiC Container size: diameter 60 mm x height 4 mm Distance between the SiC base substrate 10 and the bottom surface of the SiC container 50: 2 mm
  • the SiC container 50 is a fitting container including an upper container 51 and a lower container 52 that can be fitted to each other.
  • a minute gap 53 is formed in the fitting portion between the upper container 51 and the lower container 52, and is configured so that the inside of the SiC container 50 can be exhausted (evacuated) from the gap 53.
  • the SiC container 50 is formed by facing a part of the SiC container 50 arranged on the low temperature side of the temperature gradient and the SiC base substrate 10 in a state where the SiC base substrate 10 is arranged on the high temperature side of the temperature gradient. It has an etching space 54 to be formed.
  • the etching space 54 is a space for transporting and etching Si atoms and C atoms from the SiC base substrate 10 to the SiC container 50 by using a temperature difference provided between the SiC base substrate 10 and the bottom surface of the SiC container 50 as a driving force. be.
  • the SiC container 50 has a substrate holder 55 that holds the SiC base substrate 10 in a hollow shape to form an etching space 54.
  • the substrate holder 55 may not be provided depending on the direction of the temperature gradient of the heating furnace. For example, when the heating furnace forms a temperature gradient so that the temperature decreases from the lower container 52 toward the upper container 51, the SiC base substrate 10 is arranged on the bottom surface of the lower container 52 without providing the substrate holder 55. You may.
  • TaC container 60 Material: TaC Container size: diameter 160 mm x height 60 mm Si steam source 64 (Si compound): TaSi 2
  • the TaC container 60 is a fitting container including an upper container 61 and a lower container 62 that can be fitted to each other, and is configured to be able to accommodate the SiC container 50.
  • a minute gap 63 is formed in the fitting portion between the upper container 61 and the lower container 62, and is configured so that the TaC container 60 can be exhausted (evacuated) from the gap 63.
  • the TaC container 60 has a Si steam supply source 64 capable of supplying the vapor pressure of a vapor phase species containing a Si element in the TaC container 60.
  • the Si steam supply source 64 may have a configuration in which the vapor pressure of the vapor phase species containing the Si element is generated in the TaC container 60 during the heat treatment.
  • FIG. 7 is an explanatory diagram illustrating the crystal growth step S20 according to the first embodiment.
  • the SiC base substrate 10 from which the strain layer 12 was removed by the strain layer removing step S12 was housed in the crucible 30 so as to face the semiconductor material 40, and heated under the following conditions.
  • Heating temperature 2040 ° C Heating time: 70h Growth thickness: 500 ⁇ m N 2 gas pressure: 10 kPa
  • the crucible 30 has a raw material transport space 31 between the SiC base substrate 10 and the semiconductor material 40. The raw material is transported from the semiconductor material 40 onto the SiC base substrate 10 through the raw material transport space 31.
  • FIG. 7A is an example of the crucible 30 used in the crystal growth step S20.
  • the crucible 30 is a fitting container including an upper container 32 and a lower container 33 that can be fitted to each other.
  • a minute gap 34 is formed in the fitting portion between the upper container 32 and the lower container 33, and is configured to allow exhaust (evacuation) in the crucible 30 from the gap 34.
  • the crucible 30 has a substrate holder 35 that forms a raw material transport space 31.
  • the substrate holder 35 is provided between the SiC base substrate 10 and the semiconductor material 40, and the semiconductor material 40 is arranged on the high temperature side and the SiC base substrate 10 is arranged on the low temperature side to form a raw material transport space 31. ..
  • FIGS. 7 (b) and 7 (c) are other examples of the crucible 30 used in the crystal growth step S20.
  • the temperature gradients of FIGS. 7 (b) and 7 (c) are set to be opposite to those of FIG. 7 (a), and the SiC base substrate 10 is arranged on the upper side. That is, similarly to FIG. 7A, the semiconductor material 40 is arranged on the high temperature side and the SiC base substrate 10 is arranged on the low temperature side to form the raw material transport space 31.
  • FIG. 7B shows an example in which the raw material transport space 31 is formed between the SiC base substrate 10 and the semiconductor material 40 by fixing the SiC base substrate 10 to the upper container 32 side.
  • FIG. 7C shows an example in which a raw material transport space 31 is formed between the upper container 32 and the semiconductor material 40 by forming a through window and arranging the SiC base substrate 10. Further, as shown in FIG. 7C, the raw material transport space 31 may be formed by providing the intermediate member 36 between the upper container 32 and the lower container 33.
  • the AlN sintered body of the semiconductor material 40 was sintered by the following procedure.
  • the AlN powder was placed in the frame of the TaC block and compacted with an appropriate force. Then, the AlN powder and the TaC block compacted in the pyrolytic carbon crucible were stored and heated under the following conditions.
  • Heating temperature 1850 ° C N 2 gas pressure: 10 kPa Heating time: 3h
  • FIG. 7 is an SEM image of the SiC base substrate 10 and the AlN layer 20 whose temperature has been lowered under the above conditions, observed from the side of the SiC base substrate 10. It can be seen that the crack 13 is formed on the SiC base substrate 10.
  • a plurality of cracks 13 were observed in the SiC base substrate 10 of the AlN substrate manufactured in Example 1. On the other hand, no cracks were observed in the AlN layer 20. That is, it was confirmed that there were no cracks in the entire region of 10 mm ⁇ 10 mm on the AlN crystal growth surface (0001).
  • Comparative Example 1 The SiC base substrate 10 similar to Example 1 was subjected to the crystal growth step S20 and the temperature lowering step S30 under the same conditions as in Example 1. That is, in Comparative Example 1, the crystal growth step S20 was performed without performing the brittle processing step S10.
  • Example 1 From the results of Example 1 and Comparative Example 1, by reducing the strength of the SiC base substrate 10 in the brittle processing step S10, the stress generated in the AlN layer 20 is released to the SiC base substrate 10, and cracks are generated in the AlN layer 20. It can be understood that the occurrence can be suppressed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本発明の解決しようとする課題は、ＡｌＮ層におけるクラックの発生を抑制可能な新規の技術を提供することを課題とする。 本発明は、ＳｉＣ下地基板１０の強度を低下させる脆加工工程Ｓ１０と、ＳｉＣ下地基板１０上にＡｌＮ層２０を形成する結晶成長工程Ｓ２０と、を含む、ＡｌＮ基板の製造方法である。また、本発明は、ＳｉＣ下地基板１０上にＡｌＮ層２０を形成する前に、ＳｉＣ下地基板１０の強度を低下させる脆加工工程Ｓ１０を含む、ＡｌＮ層２０おけるクラックの発生を抑制する方法である。

Description

窒化アルミニウム基板の製造方法、窒化アルミニウム基板、及び、窒化アルミニウム層におけるクラックの発生を抑制する方法
　本発明は、窒化アルミニウム基板の製造方法、窒化アルミニウム基板、及び、窒化アルミニウム層におけるクラックの発生を抑制する方法に関する。
　紫外発光素子は、殺菌光源や蛍光体と組み合わせた高輝度白色光源、高密度情報記録光源、樹脂硬化光源など、幅広い用途での使用が期待される次世代光源である。この紫外発光素子の半導体材料として、窒化アルミニウム（ＡｌＮ）が期待されている。
　従来、ＡｌＮ基板を製造する方法として、ＡｌＮ結晶と化学組成が異なる異組成下地基板上にＡｌＮ結晶を成長させる手法が採用されている。
　特許文献１には、昇華法における高温雰囲気に耐久性があることや、ＡｌＮ結晶との格子定数の不整合が小さいなどの観点から、ＡｌＮ結晶成長の下地基板として、炭化ケイ素（ＳｉＣ）基板が好適に用いられることが記載されている。
特開２００８－１３３９０号公報
　しかしながら、特許文献１においては、ＡｌＮ結晶を成長させるために用いられるＳｉＣ基板の熱膨張係数とＡｌＮ結晶の熱膨張係数との違いにより、ＳｉＣ基板上に成長させるＡｌＮ結晶中にクラックが発生しやすいという問題があった。
　本発明の解決しようとする課題は、ＡｌＮ層におけるクラックの発生を抑制可能な新規の技術を提供することにある。
　上述した課題を解決する本発明は、炭化ケイ素下地基板の強度を低下させる脆加工工程と、前記炭化ケイ素下地基板上に窒化アルミニウム層を形成する結晶成長工程と、を含む、窒化アルミニウム基板の製造方法である。
　このように、ＳｉＣ下地基板の強度を低下させる脆加工工程を含むことにより、ＡｌＮ層に生じる応力をＳｉＣ下地基板に逃がして、ＡｌＮ層中にクラックが生じることを抑制することができる。
　本発明の好ましい形態では、前記脆加工工程は、前記炭化ケイ素下地基板に貫通孔を形成する貫通孔形成工程と、前記貫通孔形成工程により導入された歪層を除去する歪層除去工程と、を有する。
　本発明の好ましい形態では、前記貫通孔形成工程は、レーザーを前記炭化ケイ素下地基板に照射することにより貫通孔を形成する工程である。
　本発明の好ましい形態では、前記歪層除去工程は、熱処理することにより前記炭化ケイ素下地基板をエッチングする工程である。
　本発明の好ましい形態では、前記歪層除去工程は、前記炭化ケイ素下地基板をシリコン雰囲気下でエッチングする工程である。
　本発明の好ましい形態では、前記結晶成長工程は、物理気相輸送法で成長させる工程である。
　また、本発明はＡｌＮ層におけるクラックの発生を抑制する方法にも関する。すなわち、上述した課題を解決する本発明は、炭化ケイ素下地基板上に窒化アルミニウム層を形成する前に、前記炭化ケイ素下地基板の強度を低下させる脆加工工程を含む、窒化アルミニウム層におけるクラックの発生を抑制する方法である。
　本発明の好ましい形態では、前記脆加工工程は、前記炭化ケイ素下地基板に貫通孔を形成する貫通孔形成工程と、前記貫通孔形成工程により導入された歪層を除去する歪層除去工程と、を有する。
　本発明の好ましい形態では、前記歪層除去工程は、熱処理することにより前記炭化ケイ素下地基板の歪層を除去する工程である。
　本発明の好ましい形態では、前記炭化ケイ素下地基板は炭化ケイ素であり、前記歪層除去工程は、前記炭化ケイ素下地基板をシリコン雰囲気下でエッチングする工程である。
　開示した技術によれば、ＡｌＮ層におけるクラックの発生を抑制可能な新規の技術を提供することができる。
　他の課題、特徴および利点は、図面および特許請求の範囲と共に取り上げられる際に、以下に記載される発明を実施するための形態を読むことにより明らかになるであろう。
実施の形態にかかるＡｌＮ基板の製造方法の工程を説明する説明図である。 実施の形態にかかるＡｌＮ基板の製造方法の工程を説明する説明図である。 実施の形態にかかる貫通孔形成工程の説明図である。 実施の形態にかかる結晶成長工程を説明する説明図である。 実施例１にかかる貫通孔形成工程の説明図である。 実施例１にかかる歪層除去工程の説明図である。 実施例１にかかる結晶成長工程の説明図である。 実施例１にかかる降温工程の説明図である。
　以下に添付図面を参照して、この発明にかかるＡｌＮ基板の製造方法の好適な実施の形態を詳細に説明する。本発明の技術的範囲は、添付図面に示した実施の形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、適宜変更が可能である。また、添付の図面は概念図であり、各部材の相対的な寸法等は、本発明を限定するものではない。また、本明細書においては、発明の説明の目的で、図面の上下に基づいて、上または下と指称する場合があるが、本発明のＡｌＮ基板の使用態様等との関係で上下を限定するものではない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
《ＡｌＮ基板の製造方法》
　図１及び図２は、本発明の実施の形態にかかるＡｌＮ基板の製造方法の工程を示している。
　実施の形態にかかるＡｌＮ基板の製造方法は、ＳｉＣ下地基板１０の強度を低下させる脆加工工程Ｓ１０と、ＳｉＣ下地基板１０上にＡｌＮ層２０を形成する結晶成長工程Ｓ２０と、結晶成長工程Ｓ２０後にＳｉＣ下地基板１０およびＡｌＮ層２０を降温させる降温工程Ｓ３０と、を含み得る。
　また、この実施の形態は、ＳｉＣ下地基板１０上にＡｌＮ層２０を形成する前に、ＳｉＣ下地基板１０の強度を低下させる脆加工工程Ｓ１０を含むことにより、ＡｌＮ層２０におけるクラックの発生を抑制する方法として把握できる。
　以下、実施の形態の各工程について詳細に説明する。
<脆加工工程>
　脆加工工程Ｓ１０は、ＳｉＣ下地基板１０の強度を低下させる工程である。言い換えれば、脆加工工程Ｓ１０は、ＳｉＣ下地基板１０が、外力により容易に変形または破壊されるよう加工する工程である。さらに言い換えれば、脆加工工程Ｓ１０は、ＳｉＣ下地基板１０の脆弱性を高める工程である。なお、本明細書における「強度」とは、圧縮や引張などの物理的な外力に対して持つ耐久力のことをいい、機械的強度の概念を含む。
　実施の形態にかかる脆加工工程Ｓ１０は、ＳｉＣ下地基板１０に貫通孔１１を形成することにより、ＳｉＣ下地基板１０の強度を低下させている。すなわち、ＳｉＣ下地基板１０の体積を減少させることにより、外力によって容易に変形又は破壊され得るよう加工を施している。
　より具体的には、脆加工工程Ｓ１０は、ＳｉＣ下地基板１０に貫通孔１１を形成する貫通孔形成工程Ｓ１１と、この貫通孔形成工程Ｓ１１により導入された歪層１２を除去する歪層除去工程Ｓ１２と、を有する。
　ＳｉＣ下地基板１０は、バルク結晶から加工したウェハや基板を用いてもよいし、別途上述した半導体材料からなるバッファ層を有する基板を用いても良い。
　貫通孔形成工程Ｓ１１は、ＳｉＣ下地基板１０に貫通孔１１を形成することにより、ＳｉＣ下地基板１０の強度を低下させる工程である。この貫通孔形成工程Ｓ１１は、ＳｉＣ下地基板１０に貫通孔１１を形成可能な手法であれば当然に採用することができる。
　貫通孔１１の形成手法は、例として、レーザー加工、集束イオンビーム（Ｆｏｃｕｓｅｄ　Ｉｏｎ　Ｂｅａｍ　Ｓｙｓｔｅｍ：ＦＩＢ）、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ：ＲＩＥ）等のプラズマエッチングを採用することができる。なお、本実施の形態を示した図２においては、レーザーＬをＳｉＣ下地基板１０に照射することにより貫通孔１１を形成する手段を例示している。
　貫通孔１１は、ＳｉＣ下地基板１０の強度を低下させる形状を採用すればよく、単数又は複数形成しても良い。また、複数の貫通孔１１を配列させた貫通孔群（パターン）を採用しても良い。
　以下、六方晶系の半導体材料を成長させる際のパターンの一例について、詳細に説明する。
　図３は、実施の形態にかかるパターン１００を説明する説明図である。パターン１００が示す線分は、ＳｉＣ下地基板１０である。パターン１００は、好ましくは、３回対称である正６角形変位形を呈する。本明細書中の説明における「正６角形変位形」を、図３を交えて、詳細に以下に説明する。正６角形変位形は、１２角形である。また、正６角形変位形は、等しい長さを呈し直線状である１２個の線分により構成される。正６角形変位形を呈するパターン１００は、正３角形であり面積１０１ａを有し３個の頂点１０４を含む基準図形１０１を内包する。当該３個の頂点１０４のそれぞれは、パターン１００の頂点に含まれる。ここで、当該３個の頂点１０４は、パターン１００を構成する線分上に位置する場合がある、と把握することができる。パターン１００は、頂点１０４から延伸し頂点１０４を含む線分１０２（第１線分に相当。）と、頂点１０４から延伸せず頂点１０４を含まず線分１０２と隣接する線分１０３（第２線分に相当。）と、を含む。ここで、パターン１００における２つの隣接し合う線分１０２がなす角度θは、一定であり、パターン１００における２つの隣接し合う線分１０３がなす角度θと等しい。なお、本明細書中の説明における「正６角形変位形」は、正６角形が、凹凸の程度を示す角度θに基づき、当該正６角形の面積を維持しながら変位／変形されてなる１２角形である、と把握することができる。
　角度θは、好ましくは６０°より大きく、また好ましくは６６°以上であり、また好ましくは８０°以上であり、また好ましくは８３°以上であり、また好ましくは１２０°以上であり、また好ましくは１５０°以上であり、また好ましくは１５５°以上である。また、角度θは、好ましくは１８０°以下であり、また好ましくは１５５°以下であり、また好ましくは１５０°以下であり、また好ましくは１２０°以下であり、また好ましくは８３°以下であり、また好ましくは８０°以下であり、また好ましくは６６°以下である。
　実施の形態にかかるパターン１００は、３回対称である正６角形変位形に代えて、６回対称である正１２角形変位形である構成であってよい。正１２角形変位形は、２４角形である。また、正１２角形変位形は、等しい長さを呈し直線状である２４個の線分により構成される。正１２角形変位形を呈するパターン１００は、正６角形であり面積１０１ａを有し６個の頂点１０４を含む基準図形１０１を内包する。当該６個の頂点１０４のそれぞれは、パターン１００の頂点に含まれる。なお、正６角形変位形と同様、パターン１００における２つの隣接し合う線分１０２がなす角度θは、一定であり、パターン１００における２つの隣接し合う線分１０３がなす角度θと等しい。つまり、本明細書中の説明における「正１２角形変位形」は、正１２角形が、凹凸の程度を示す角度θに基づき、当該正１２角形の面積を維持しながら変位（変形）されてなる２４角形である、と把握することができる。なお、パターン１００は、正２ｎ角形が、凹凸の程度を示す角度θに基づき、当該正２ｎ角形の面積を維持しながら変位（変形）されてなる４ｎ角形である２ｎ角形変位形を呈する、という構成であってよい。このとき、２ｎ角形変位形は正ｎ角形（基準図形１０１に相当。）を内包する、と把握することができる。ここで、基準図形１０１は、ｎ個の頂点を含む、と把握することができる。
　実施の形態にかかるパターン１００は、正２ｎ角形変位形（正６角形変位形、正１２角形変位形を含む。）を含む構成であってよい。また、パターン１００は、正２ｎ角形変位形を構成する線分に加えて、正２ｎ角形変位形における隣接し合う２つの線分１０３の交点と、基準図形１０１の重心と、を結ぶ線分（第３線分に相当。）を少なくとも１つさらに含む構成であってよい。また、パターン１００は、正２ｎ角形変位形を構成する線分に加えて、正２ｎ角形変位形における隣接し合う２つの線分１０３の交点と、基準図形１０１を構成する頂点１０４と、を結ぶ線分を少なくとも１つさらに含む構成であってよい。また、パターン１００は、正２ｎ角形変位形を構成する線分に加えて、正２ｎ角形変位形に含まれる基準図形１０１を構成する線分を少なくとも１つさらに含む構成であってよい。
　また、貫通孔形成工程Ｓ１１は、好ましくはＳｉＣ下地基板１０の有効面積の５０％以上を除去する工程である。また、より好ましくは、有効面積の６０％以上を除去する工程であり、さらに好ましくは有効面積の７０％以上を除去する工程であり、さらに好ましくは有効面積の８０％以上を除去する工程である。
　なお、本明細書における有効面積とは、結晶成長工程Ｓ２０において、原料が付着するＳｉＣ下地基板１０の表面のことをいう。言い換えれば、ＳｉＣ下地基板１０の成長面において、貫通孔１１により除去された領域以外の残された領域のことをいう。
　歪層除去工程Ｓ１２は、貫通孔形成工程Ｓ１１によりＳｉＣ下地基板１０に形成された歪層１２を除去する工程である。この歪層除去工程Ｓ１２は、ＳｉＣ下地基板１０に導入された歪層１２を除去可能な手段であれば、当然に採用することができる。
　歪層１２を除去する手法は、例として、水素ガスをエッチングガスとして用いる水素エッチング法や、Ｓｉ雰囲気下で加熱するＳｉ蒸気圧エッチング（Ｓｉ－Ｖａｐｏｒ　Ｅｔｃｈｉｎｇ：ＳｉＶＥ）法、後述する実施例１に記載のエッチング手法を採用することができる。
<結晶成長工程>
　結晶成長工程Ｓ２０は、脆加工工程Ｓ１０後のＳｉＣ下地基板１０上に、ＡｌＮ層２０を形成する工程である。
　結晶成長工程Ｓ２０は、ＡｌＮ層２０の成長手法として、物理気相輸送法（Ｐｈｙｓｉｃａｌ　Ｖａｐｏｒ　Ｔｒａｎｓｐｏｒｔ:ＰＶＴ）、昇華再結晶法、改良レイリー法、化学気相輸送法（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｔｒａｎｓｐｏｒｔ：ＣＶＴ）、有機金属気相成長法（Ｍｏｌｅｃｕｌａｒ－Ｏｒｇａｎｉｃ　Ｖａｐｏｒ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ：ＭＯＶＰＥ）、ハイドライド気相成長法（Ｈｙｄｒｉｄｅ　Ｖａｐｅｒ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ：ＨＶＰＥ）等の既知の気相成長法（気相エピタキシャル法に相当。）を採用することができる。なお、結晶成長工程Ｓ２０は、ＰＶＴに代えて、物理気相成長法（Ｐｈｙｓｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ:ＰＶＤ）を採用することができる。なお、結晶成長工程Ｓ２０は、ＣＶＴに代えて、化学気相成長法（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ:ＣＶＤ）を採用することができる。
　図４は、実施の形態にかかる結晶成長工程Ｓ２０を説明する説明図である。
　実施の形態にかかる結晶成長工程Ｓ２０は、ＳｉＣ下地基板１０と、ＡｌＮ層２０の原料となる半導体材料４０とを、準閉鎖空間を有した坩堝３０内に相対（対峙）させて配置し加熱する工程である。なお、本明細書における「準閉鎖空間」とは、容器内の真空引きは可能であるが、容器内に発生した蒸気の少なくとも一部を閉じ込め可能な空間のことをいう。
　また、結晶成長工程Ｓ２０は、ＳｉＣ下地基板１０の垂直方向に沿って温度勾配が形成されるよう加熱する工程である。この温度勾配中で坩堝３０（ＳｉＣ下地基板１０および半導体材料４０）を加熱することで、半導体材料４０からＳｉＣ下地基板１０上へ、原料輸送空間３１を介して原料が輸送される。
　原料を輸送する駆動力としては、上述した温度勾配を採用することができる。
　具体的には、準閉鎖空間内で、半導体材料４０から昇華した元素からなる蒸気が、原料輸送空間３１中を拡散することにより輸送され、半導体材料４０より温度の低く設定されたＳｉＣ下地基板１０上に過飽和となって凝結する。その結果、ＳｉＣ下地基板１０上にＡｌＮ層２０が形成される。
　なお、この結晶成長工程Ｓ２０においては、不活性ガスやドーピングガスを原料輸送空間３１に導入して、ＡｌＮ層２０のドーピング濃度や成長環境を制御しても良い。また、結晶成長工程Ｓ２０においては、窒素ガスを導入することで、原料輸送空間３１の内部を窒素雰囲気として成長させることが望ましい。
　本実施の形態は、ＰＶＴ法により、ＡｌＮ層２０を形成する形態を示したが、ＡｌＮ層２０を形成可能な手法であれば当然に採用することができる。
<降温工程>
　降温工程Ｓ３０は、結晶成長工程Ｓ２０で加熱されたＳｉＣ下地基板１０及びＡｌＮ層２０を、降温する工程である。
　降温工程Ｓ３０において、ＳｉＣ下地基板１０とＡｌＮ層２０は温度が低下することにより、それぞれの熱膨張係数に応じて収縮する。この時、ＳｉＣ下地基板１０とＡｌＮ層２０とで、収縮率に差が生じることとなる。
　本実施の形態によれば、脆加工工程Ｓ１０においてＳｉＣ下地基板１０の強度を低下させているため、ＳｉＣ下地基板１０とＡｌＮ層２０とで収縮率に差が生じた場合であっても、ＳｉＣ下地基板１０が変形もしくはクラック１３が形成される（図２及び図８参照）。
　本発明によれば、ＳｉＣ下地基板１０の強度を低下させる脆加工工程Ｓ１０を含むことにより、ＳｉＣ下地基板１０とＡｌＮ層２０との間に生じる応力をＳｉＣ下地基板１０に逃がして、ＡｌＮ層２０におけるクラックの発生を抑制することができる。
　実施例１、比較例１を挙げて本発明をより具体的に説明する。
　ＡｌＮは、ＳｉＣとの格子不整合が約１％であり、ＳｉＣとの熱膨張係数差が約２３％である。実施例１では、このような格子不整合および熱膨張係数差による応力をＳｉＣ下地基板１０に逃がすことで、ＡｌＮ層２０におけるクラックの発生を抑制している。
《実施例１》
〈貫通孔形成工程Ｓ１１〉
　以下の条件で、ＳｉＣ下地基板１０にレーザーを照射し貫通孔１１を形成した。
（ＳｉＣ下地基板１０）
　半導体材料:４Ｈ－ＳｉＣ
　基板サイズ:横幅１１ｍｍ×縦幅１１ｍｍ×厚み５２４μｍ
　成長面：Ｓｉ－ｆａｃｅ
　オフ角：ｏｎ－ａｘｉｓ
（レーザー加工条件）
　種類：グリーンレーザー
　波長：５３２ｎｍ
　スポット径：４０μｍ
　平均出力：４Ｗ（３０ｋＨｚにて）
（パターンの詳細）
　図５は、実施例１にかかる貫通孔形成工程Ｓ１１で形成した貫通孔１１のパターンを説明する説明図である。図５（ａ）は、複数の貫通孔１１を配列した様子を示す説明図である。この図５（ａ）においては、黒く示した領域が貫通孔１１の部分を示し、白く示した領域がＳｉＣ下地基板１０として残されている。
　図５（ｂ）は、図５（ａ）の貫通孔１１を拡大した様子を示す説明図である。この図５（ｂ）においては、白く示した領域が貫通孔１１の部分を示し、黒く示した領域がＳｉＣ下地基板１０として残されている。
　なお、図５のパターンにおいては、ＳｉＣ下地基板１０の有効面積の８０％以上を除去して、ＳｉＣ下地基板１０の強度を低下させている。
（歪層除去工程Ｓ１２）
　図６は、実施例１にかかる歪層除去工程Ｓ１２を説明する説明図である。
　貫通孔形成工程Ｓ１１により貫通孔１１を形成したＳｉＣ下地基板１０をＳｉＣ容器５０内に収容し、さらにＳｉＣ容器５０をＴａＣ容器６０に収容し、以下の条件で加熱した。
（加熱条件）
　加熱温度：１８００℃
　加熱時間：２ｈ
　エッチング量：８μｍ
（ＳｉＣ容器５０）
　材料:多結晶ＳｉＣ
　容器サイズ:直径６０ｍｍ×高さ４ｍｍ
　ＳｉＣ下地基板１０とＳｉＣ容器５０の底面との距離：２ｍｍ
（ＳｉＣ容器５０の詳細）
　ＳｉＣ容器５０は、図６に示すように、互いに嵌合可能な上容器５１と下容器５２とを備える嵌合容器である。上容器５１と下容器５２の嵌合部には、微小な間隙５３が形成されており、この間隙５３からＳｉＣ容器５０内の排気（真空引き）が可能なよう構成されている。
　ＳｉＣ容器５０は、ＳｉＣ下地基板１０が温度勾配の高温側に配置された状態で、温度勾配の低温側に配置されるＳｉＣ容器５０の一部と、ＳｉＣ下地基板１０とを相対させることで形成されるエッチング空間５４を有する。このエッチング空間５４は、ＳｉＣ下地基板１０とＳｉＣ容器５０の底面の間に設けられた温度差を駆動力として、ＳｉＣ下地基板１０からＳｉＣ容器５０へＳｉ原子及びＣ原子を輸送しエッチングする空間である。
　また、ＳｉＣ容器５０は、ＳｉＣ下地基板１０を中空に保持してエッチング空間５４を形成する基板保持具５５を有している。なお、この基板保持具５５は、加熱炉の温度勾配の方向によっては設けなくても良い。例えば、加熱炉が下容器５２から上容器５１に向かって温度が下がるよう温度勾配を形成する場合には、基板保持具５５を設けずに、下容器５２の底面にＳｉＣ下地基板１０を配置しても良い。
（ＴａＣ容器６０）
　材料:ＴａＣ
　容器サイズ:直径１６０ｍｍ×高さ６０ｍｍ
　Ｓｉ蒸気供給源６４（Ｓｉ化合物）:ＴａＳｉ２
（ＴａＣ容器６０の詳細）
　ＴａＣ容器６０は、ＳｉＣ容器５０と同様に、互いに嵌合可能な上容器６１と下容器６２とを備える嵌合容器であり、ＳｉＣ容器５０を収容可能に構成されている。上容器６１と下容器６２の嵌合部には、微小な間隙６３が形成されており、この間隙６３からＴａＣ容器６０内の排気（真空引き）が可能なよう構成されている。
　ＴａＣ容器６０は、ＴａＣ容器６０内にＳｉ元素を含む気相種の蒸気圧を供給可能なＳｉ蒸気供給源６４を有している。Ｓｉ蒸気供給源６４は、加熱処理時にＳｉ元素を含む気相種の蒸気圧をＴａＣ容器６０内に発生させる構成であれば良い。
〈結晶成長工程Ｓ２０〉
　図７は、実施例１にかかる結晶成長工程Ｓ２０を説明する説明図である。
　歪層除去工程Ｓ１２により歪層１２を除去したＳｉＣ下地基板１０を半導体材料４０と相対させて坩堝３０内に収容し、以下の条件で加熱した。
（加熱条件）
　加熱温度：２０４０℃
　加熱時間:７０ｈ
　成長厚み：５００μｍ
　Ｎ２ガス圧力：１０ｋＰａ
（坩堝３０）
　材料：炭化タンタル（ＴａＣ）及び／又はタングステン（Ｗ）
　容器サイズ：１０ｍｍ×１０ｍｍ×１．５ｍｍ
　ＳｉＣ下地基板１０－半導体材料４０間距離：１ｍｍ
（坩堝３０の詳細）
　坩堝３０は、ＳｉＣ下地基板１０と半導体材料４０との間に原料輸送空間３１を有している。この原料輸送空間３１を介して、半導体材料４０からＳｉＣ下地基板１０上に原料を輸送している。
　図７（ａ）は、結晶成長工程Ｓ２０で用いる坩堝３０の一例である。この坩堝３０は、ＳｉＣ容器５０及びＴａＣ容器６０と同様に、互いに嵌合可能な上容器３２と下容器３３とを備える嵌合容器である。上容器３２と下容器３３の嵌合部には、微小な間隙３４が形成されており、この間隙３４から坩堝３０内の排気（真空引き）が可能なよう構成されている。
　さらに、坩堝３０は、原料輸送空間３１を形成する基板保持具３５を有している。この基板保持具３５は、ＳｉＣ下地基板１０と半導体材料４０との間に設けられ、半導体材料４０を高温側に、ＳｉＣ下地基板１０を低温側に配置して原料輸送空間３１を形成している。
　図７（ｂ）及び図７（ｃ）は、結晶成長工程Ｓ２０で用いる坩堝３０の他の例である。この図７（ｂ）及び図７（ｃ）の温度勾配は、図７（ａ）の温度勾配と逆に設定されており、ＳｉＣ下地基板１０が上側に配置されている。すなわち、図７（ａ）と同様に、半導体材料４０を高温側に、ＳｉＣ下地基板１０を低温側に配置して原料輸送空間３１を形成している。
　図７（ｂ）は、ＳｉＣ下地基板１０を上容器３２側に固定することで、半導体材料４０との間に原料輸送空間３１を形成する例を示している。
　図７（ｃ）は、上容器３２に貫通窓を形成しＳｉＣ下地基板１０を配置することで、半導体材料４０との間に原料輸送空間３１を形成する例を示している。また、この図７（ｃ）に示すように、上容器３２と下容器３３との間に中間部材３６を設けることで、原料輸送空間３１を形成しても良い。
（半導体材料４０）
　材料：ＡｌＮ焼結体
　サイズ：横幅２０ｍｍ×縦幅２０ｍｍ×厚み５ｍｍ
（半導体材料４０の詳細）
　半導体材料４０のＡｌＮ焼結体は、以下の手順により焼結した。
　ＡｌＮ粉末をＴａＣブロックの枠内に入れ、適度な力で押し固めた。その後、熱分解炭素坩堝に押し固めたＡｌＮ粉末およびＴａＣブロックを収納し、以下の条件で加熱した。
　加熱温度：１８５０℃
　Ｎ２ガス圧力：１０ｋＰａ
　加熱時間：３ｈ
〈降温工程〉
　最後に、結晶成長工程Ｓ２０後のＳｉＣ下地基板１０およびＡｌＮ層２０を以下の条件で降温した。
（降温条件）
　降温前の基板温度：２０４０℃
　降温後の基板温度：室温
　降温速度：１２８℃／ｍｉｎ
　図７は、上記条件で降温したＳｉＣ下地基板１０及びＡｌＮ層２０について、ＳｉＣ下地基板１０側から観察したＳＥＭ像である。ＳｉＣ下地基板１０に、クラック１３が形成されているのがわかる。
　実施例１により製造されたＡｌＮ基板のＳｉＣ下地基板１０においては、複数のクラック１３が観察された。一方で、ＡｌＮ層２０においては、クラックは観察されなかった。すなわち、ＡｌＮ結晶成長表面(０００１)の１０ｍｍ×１０ｍｍの全領域において、クラックがないことが確認された。
《比較例１》
　実施例１と同様のＳｉＣ下地基板１０に対し、実施例１と同様の条件で結晶成長工程Ｓ２０及び降温工程Ｓ３０を施した。すなわち、比較例１は脆加工工程Ｓ１０を行わず、結晶成長工程Ｓ２０を行った。
　比較例１により製造されたＡｌＮ基板のＳｉＣ下地基板１０においては、クラック１３が観察されなかった。一方で、ＡｌＮ層２０においては、１．０ｍｍ－１のクラック線密度で、クラックが観察された。なお、本明細書におけるクラック線密度とは、測定面積において観察される全てのクラックを足し合わせた長さを、測定面積で割った値のことをいう（クラックの総長さ（ｍｍ）／測定面積（ｍｍ－２）＝クラック線密度（ｍｍ－１））。
　実施例１及び比較例１の結果から、脆加工工程Ｓ１０によりＳｉＣ下地基板１０の強度を低下させることで、ＡｌＮ層２０に生じる応力をＳｉＣ下地基板１０に逃がして、ＡｌＮ層２０中にクラックが生じることを抑制することができることが把握できる。
　１０　ＳｉＣ下地基板
　１１　貫通孔
　１２　歪層
　１３　クラック
　２０　ＡｌＮ層
　３０　坩堝
　３１　原料輸送空間
　４０　半導体材料
　５０　ＳｉＣ容器
　６０　ＴａＣ容器
　Ｓ１０　脆加工工程
　Ｓ１１　貫通孔形成工程
　Ｓ１２　歪層除去工程
　Ｓ２０　結晶成長工程
　Ｓ３０　降温工程

 

Claims (11)

  1. 　炭化ケイ素下地基板の強度を低下させる脆加工工程と、
    　前記炭化ケイ素下地基板上に窒化アルミニウム層を形成する結晶成長工程と、を含む、窒化アルミニウム基板の製造方法。
  2. 　前記脆加工工程は、前記炭化ケイ素下地基板に貫通孔を形成する貫通孔形成工程と、
    　前記貫通孔形成工程により導入された歪層を除去する歪層除去工程と、を有する、請求項１に記載の窒化アルミニウム基板の製造方法。
  3. 　前記貫通孔形成工程は、レーザーを前記炭化ケイ素下地基板に照射することにより貫通孔を形成する工程である、請求項２に記載の窒化アルミニウム基板の製造方法。
  4. 　前記歪層除去工程は、熱処理することにより前記炭化ケイ素下地基板の歪層を除去する工程である、請求項２又は請求項３に記載の窒化アルミニウム基板の製造方法。
  5. 　前記歪層除去工程は、前記炭化ケイ素下地基板をシリコン雰囲気下でエッチングする工程である、請求項２～４の何れか一項に記載の窒化アルミニウム基板の製造方法。
  6. 　前記結晶成長工程は、物理気相輸送法で成長させる工程である、請求項１～５の何れか一項に記載の窒化アルミニウム基板の製造方法。
  7. 　請求項１～６の何れか一項に記載の製造方法により製造された窒化アルミニウム基板。
  8. 　炭化ケイ素下地基板上に窒化アルミニウム層を形成する前に、前記炭化ケイ素下地基板の強度を低下させる脆加工工程を含む、窒化アルミニウム層におけるクラックの発生を抑制する方法。
  9. 　前記脆加工工程は、前記炭化ケイ素下地基板に貫通孔を形成する貫通孔形成工程と、
    　前記貫通孔形成工程により導入された歪層を除去する歪層除去工程と、を有する、請求項８に記載の方法。
  10. 　前記歪層除去工程は、熱処理することにより前記炭化ケイ素下地基板をエッチングする工程である、請求項９に記載の方法。
  11. 　前記歪層除去工程は、前記炭化ケイ素下地基板をシリコン雰囲気下でエッチングする工程である、請求項９又は請求項１０に記載の方法。

     
PCT/JP2021/013744 2020-04-14 2021-03-30 窒化アルミニウム基板の製造方法、窒化アルミニウム基板、及び、窒化アルミニウム層におけるクラックの発生を抑制する方法 WO2021210391A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202180028189.3A CN115443353A (zh) 2020-04-14 2021-03-30 氮化铝衬底的制造方法、氮化铝衬底和抑制在氮化铝层中产生裂纹的方法
EP21788087.1A EP4137614A4 (en) 2020-04-14 2021-03-30 METHOD FOR PRODUCING ALUMINUM NITRIDE SUBSTRATE, ALUMINUM NITRIDE SUBSTRATE AND METHOD FOR SUPPRESSING THE APPEARANCE OF CRACKS IN AN ALUMINUM NITRIDE LAYER
JP2022515286A JPWO2021210391A1 (ja) 2020-04-14 2021-03-30
US17/996,063 US20230197486A1 (en) 2020-04-14 2021-03-30 Method for producing aluminum nitride substrate, aluminum nitride substrate, and method for suppressing occurrence of cracks in aluminum nitride layer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-072548 2020-04-14
JP2020072548 2020-04-14

Publications (1)

Publication Number Publication Date
WO2021210391A1 true WO2021210391A1 (ja) 2021-10-21

Family

ID=78084212

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/013744 WO2021210391A1 (ja) 2020-04-14 2021-03-30 窒化アルミニウム基板の製造方法、窒化アルミニウム基板、及び、窒化アルミニウム層におけるクラックの発生を抑制する方法

Country Status (6)

Country Link
US (1) US20230197486A1 (ja)
EP (1) EP4137614A4 (ja)
JP (1) JPWO2021210391A1 (ja)
CN (1) CN115443353A (ja)
TW (1) TW202146677A (ja)
WO (1) WO2021210391A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6579359B1 (en) * 1999-06-02 2003-06-17 Technologies And Devices International, Inc. Method of crystal growth and resulted structures
JP2003229623A (ja) * 2002-02-05 2003-08-15 Sumitomo Electric Ind Ltd 窒化物系化合物半導体素子及びその作製方法
JP2008013390A (ja) 2006-07-04 2008-01-24 Sumitomo Electric Ind Ltd ＡｌＮ結晶基板の製造方法、ＡｌＮ結晶の成長方法およびＡｌＮ結晶基板
JP2019026500A (ja) * 2017-07-28 2019-02-21 東洋炭素株式会社 単結晶ＳｉＣの製造方法、ＳｉＣインゴットの製造方法、ＳｉＣウエハの製造方法、及び単結晶ＳｉＣ
WO2019186266A2 (fr) * 2018-03-28 2019-10-03 Soitec Procédé de fabrication d'une couche monocristalline de matériau ain et substrat pour croissance par épitaxie d'une couche monocristalline de matériau ain

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6241286B2 (ja) * 2014-01-14 2017-12-06 住友電気工業株式会社 炭化珪素単結晶の製造方法
JP6704387B2 (ja) * 2015-03-18 2020-06-03 住友化学株式会社 窒化物半導体成長用基板及びその製造方法、並びに半導体デバイス及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6579359B1 (en) * 1999-06-02 2003-06-17 Technologies And Devices International, Inc. Method of crystal growth and resulted structures
JP2003229623A (ja) * 2002-02-05 2003-08-15 Sumitomo Electric Ind Ltd 窒化物系化合物半導体素子及びその作製方法
JP2008013390A (ja) 2006-07-04 2008-01-24 Sumitomo Electric Ind Ltd ＡｌＮ結晶基板の製造方法、ＡｌＮ結晶の成長方法およびＡｌＮ結晶基板
JP2019026500A (ja) * 2017-07-28 2019-02-21 東洋炭素株式会社 単結晶ＳｉＣの製造方法、ＳｉＣインゴットの製造方法、ＳｉＣウエハの製造方法、及び単結晶ＳｉＣ
WO2019186266A2 (fr) * 2018-03-28 2019-10-03 Soitec Procédé de fabrication d'une couche monocristalline de matériau ain et substrat pour croissance par épitaxie d'une couche monocristalline de matériau ain

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4137614A4

Also Published As

Publication number Publication date
EP4137614A1 (en) 2023-02-22
EP4137614A4 (en) 2024-05-22
CN115443353A (zh) 2022-12-06
TW202146677A (zh) 2021-12-16
JPWO2021210391A1 (ja) 2021-10-21
US20230197486A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
US10392722B2 (en) Defect reduction in seeded aluminum nitride crystal growth
US7524376B2 (en) Method and apparatus for aluminum nitride monocrystal boule growth
WO2017043628A1 (ja) 窒化物半導体基板の製造方法、窒化物半導体基板およびその加熱装置
US8986448B2 (en) Method of manufacturing single crystal 3C-SiC substrate and single crystal 3C-SiC substrate obtained from the manufacturing method
JP4818464B2 (ja) 微細構造の製造方法
WO2012042961A1 (ja) ＧａＮ結晶の成長方法およびＧａＮ結晶基板
JP2012031028A (ja) ＧａＮ結晶の成長方法
JP4431647B2 (ja) 単結晶炭化ケイ素基板の表面改良方法及び単結晶炭化ケイ素成長方法
JP4690906B2 (ja) 炭化珪素単結晶育成用種結晶及びその製造方法並びに炭化珪素単結晶の製造方法
JP2012006772A (ja) Ｉｉｉ族窒化物結晶の成長方法およびｉｉｉ族窒化物結晶基板
JP2006298744A (ja) Ｇａ含有窒化物半導体単結晶、その製造方法、並びに該結晶を用いた基板およびデバイス
WO2021210391A1 (ja) 窒化アルミニウム基板の製造方法、窒化アルミニウム基板、及び、窒化アルミニウム層におけるクラックの発生を抑制する方法
WO2021210390A1 (ja) 半導体基板の製造方法、半導体基板、及び、成長層におけるクラックの発生を抑制する方法
JP4850807B2 (ja) 炭化珪素単結晶育成用坩堝、及びこれを用いた炭化珪素単結晶の製造方法
JP6052465B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
WO2021210393A1 (ja) 窒化アルミニウム基板の製造方法、窒化アルミニウム基板、及び、窒化アルミニウム層を形成する方法
JP7194407B2 (ja) 単結晶の製造方法
JP2006103997A (ja) 半導体結晶の製造方法
WO2021210397A1 (ja) 半導体基板の製造方法、半導体基板及び成長層への転位の導入を抑制する方法
WO2021210392A1 (ja) 半導体基板の製造方法、半導体基板、及び、成長層を形成する方法
WO2021210398A1 (ja) 窒化アルミニウム基板の製造方法、窒化アルミニウム基板及び窒化アルミニウム成長層への転位の導入を抑制する方法
JP6457442B2 (ja) ＧａＮ結晶基板
JP2006124244A (ja) 炭化珪素単結晶の製造方法および炭化珪素ウエハ
KR20200066490A (ko) 고품질 SiC 단결정 성장방법
TW202249299A (zh) 控制半導體結構中弓曲之方法、半導體結構及半導體裝置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21788087

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022515286

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021788087

Country of ref document: EP

Effective date: 20221114