WO2021166186A1 - 直流電源装置、冷凍サイクル装置、空気調和機及び冷蔵庫 - Google Patents

Abstract

直流電源装置（１００）は、スイッチング素子（３，４，５，６）がブリッジ接続された整流回路（１０）、リアクタ（２）、スイッチング素子（３，４）を駆動するゲート回路部（１１）及びスイッチング素子（５，６）を駆動するゲート回路部（１２）を備える。スイッチング素子（３）とスイッチング素子（４）との接続点（１４）は、リアクタ（２）を介して交流電源（１）に接続され、スイッチング素子（５）とスイッチング素子（６）との接続点（１５）は、リアクタ（２）を介さずに交流電源（１）に接続される。ゲート回路部（１１）がスイッチング素子（３，４）をターンオンする時間は、ゲート回路部（１２）がスイッチング素子（５，６）をターンオンする時間よりも長い。

Description

直流電源装置、冷凍サイクル装置、空気調和機及び冷蔵庫

　本開示は、ダイオードブリッジレス（Ｄｉｏｄｅ　Ｂｒｉｄｇｅ－Ｌｅｓｓ：ＤＢＬ）整流回路を備えた直流電源装置、直流電源装置を備えた冷凍サイクル装置、並びに冷凍サイクル装置を搭載する空気調和機及び冷蔵庫に関する。

　ＤＢＬ整流回路を備えた直流電源装置に関する従来技術として、下記特許文献１に記載されたものがある。この特許文献１では、雷サージなどの電源電圧の乱れがあったときでも、ＤＢＬ整流回路に具備されるスイッチング素子を保護する技術が開示されている。

国際公開第２０１９／０８２２４６号

　上記特許文献１には、電源電圧の乱れによってスイッチング素子にリカバリ電流が流れ得ることは記載されている。しかしながら、特許文献１では、リカバリ電流によって生じ得るリンギングノイズについては、何ら考慮されていない。従って、特許文献１の技術では、このリンギングノイズを抑制することができない。

　本開示は、上記に鑑みてなされたものであって、リカバリ電流によって生じ得るリンギングノイズを抑制することができる直流電源装置を得ることを目的とする。

　上述した課題を解決し、目的を達成するため、本開示に係る直流電源装置は、第１から第４のスイッチング素子がブリッジ接続された整流回路と、交流電源と整流回路との間に接続されるリアクタと、を備える。また、直流電源装置は、第１及び第２のスイッチング素子を駆動する第１のゲート回路部と、第３及び第４のスイッチング素子を駆動する第２のゲート回路部と、を備える。第１のスイッチング素子と第２のスイッチング素子との接続点はリアクタを介して交流電源に接続される。第３のスイッチング素子と第４のスイッチング素子との接続点はリアクタを介さずに交流電源に接続される。第１のゲート回路部が第１のスイッチング素子をターンオンする時間は、第２のゲート回路部が第３及び第４のスイッチング素子をターンオンする時間よりも長い。また、第１のゲート回路部が第２のスイッチング素子をターンオンする時間は、第２のゲート回路部が第３及び第４のスイッチング素子をターンオンする時間よりも長い。

　本開示に係る直流電源装置によれば、リカバリ電流によって生じ得るリンギングノイズを抑制することができるという効果を奏する。

実施の形態１に係る直流電源装置の構成例を示す図 図１に示すゲート回路部の内部の構成例を示す図 一般的なＭＯＳＦＥＴに流れる第１の電流経路を示す図 一般的なＭＯＳＦＥＴに流れる第２の電流経路を示す図 実施の形態１の整流回路に流れる第１の電流経路を示す図 実施の形態１の整流回路に流れる第２の電流経路を示す図 実施の形態１の整流回路に流れる第３の電流経路を示す図 実施の形態１の整流回路に流れる第４の電流経路を示す図 実施の形態１の整流回路に流れる第５の電流経路を示す図 実施の形態１の整流回路に流れる第６の電流経路を示す図 実施の形態１に係る直流電源装置における要部の動作波形及び動作状態を示す図 実施の形態１の整流回路における第１の動作推移によって流れ得るリカバリ電流の経路を示す図 実施の形態１の整流回路における第２の動作推移によって流れ得るリカバリ電流の経路を示す図 実施の形態１の整流回路におけるスイッチング素子にリンギングが発生したときの要部の波形を示す図 実施の形態２に係る冷凍サイクル装置の構成例を示す図

実施の形態１．
　図１は、実施の形態１に係る直流電源装置１００の構成例を示す図である。実施の形態１に係る直流電源装置１００は、交流電源１から供給される交流を直流に変換して負荷８に供給する電源装置である。直流電源装置１００は、図１に示すように、リアクタ２と、整流回路１０と、平滑コンデンサ７と、第１のゲート回路部であるゲート回路部１１と、第２のゲート回路部であるゲート回路部１２と、制御部９とを備える。

　実施の形態１の整流回路１０は、ＤＢＬ整流回路である。一般的な整流回路は、４つのダイオードがブリッジ接続された構成である。これに対し、ＤＢＬ整流回路は、４つのスイッチング素子がブリッジ接続された構成となる。即ち、ＤＢＬ整流回路においては、４つのダイオードのそれぞれがスイッチング素子に置き替えられる。

　整流回路１０は、第１のレグ５０と、第１のレグ５０に並列に接続される第２のレグ５２とを有する。第１のレグ５０は、第１のスイッチング素子であるスイッチング素子３と、第２のスイッチング素子であるスイッチング素子４とを有する。スイッチング素子３とスイッチング素子４とは、直列に接続される。第２のレグ５２は、第３のスイッチング素子であるスイッチング素子５と、第４のスイッチング素子であるスイッチング素子６とを有する。スイッチング素子５とスイッチング素子６とは、直列に接続される。

　図１において、スイッチング素子３，４，５，６のそれぞれには、並列にダイオードが接続されている。スイッチング素子３，４，５，６の一例は、図示の金属酸化物半導体電界効果トランジスタ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）である。スイッチング素子３，４，５，６にＭＯＳＦＥＴを用いた場合、素子内部に寄生ダイオードが存在する。このため、ＭＯＳＦＥＴを用いた場合、寄生ダイオードを使用することで、並列に接続されるダイオードを省略することができる。

　ＭＯＳＦＥＴは一般的に、ダイオードのように一方向にのみ電流を流す一方向性素子とは異なり、双方向に電流を流すことができる双方向性素子である。即ち、ＭＯＳＦＥＴをオンに制御するためにＭＯＳＦＥＴのゲートに電荷を供給すると、逆方向にも電流を流すことができる。なお、ここで言う逆方向とは、ＭＯＳＦＥＴに内蔵される寄生ダイオードに流れる電流の方向とは逆の方向を意味する。

　リアクタ２は、交流電源１と整流回路１０との間に接続される。具体的に、リアクタ２の一端は交流電源１の一方の側に接続され、リアクタ２の他端はスイッチング素子３とスイッチング素子４との接続点である接続点１４に接続される。スイッチング素子５とスイッチング素子６との接続点である接続点１５は、交流電源１の他方の側に接続される。接続点１４，１５は、整流回路１０の入力端を構成する。即ち、接続点１４は、リアクタ２を介して接続される整流回路１０の入力端であり、接続点１５は、リアクタ２を介さずに接続される整流回路１０の入力端である。

　整流回路１０の出力端間には、平滑コンデンサ７が接続される。整流回路１０は、リアクタ２を介して交流電源１から印加される電源電圧Ｖｓを直流電圧に変換する。電源電圧Ｖｓは、交流電源１から出力される交流電圧である。

　平滑コンデンサ７は、整流回路１０の出力によって充電される。平滑コンデンサ７は、整流回路１０から出力された直流電圧を平滑する。平滑コンデンサ７の両端には、負荷８が接続される。負荷８は、平滑コンデンサ７の電力を使用して動作するインバータ、インバータによって駆動されるモータ、及びモータによって駆動される機器を含むものである。

　制御部９は、プロセッサ９ａと、メモリ９ｂとを備える。制御部９には、電源電圧Ｖｓ、回路電流Ｉｓ及びコンデンサ電圧Ｖｄの各検出値が入力される。回路電流Ｉｓは、リアクタ２を介して整流回路１０に流れる電流である。回路電流は「一次電流」とも呼ばれることがある。コンデンサ電圧Ｖｄは、平滑コンデンサ７の電圧である。コンデンサ電圧は「母線電圧」とも呼ばれることがある。電源電圧Ｖｓ、回路電流Ｉｓ及びコンデンサ電圧Ｖｄのそれぞれは、図１には図示されない検出器によって検出される。

　制御部９は、電源電圧Ｖｓ、回路電流Ｉｓ及びコンデンサ電圧Ｖｄの各検出値に基づいて、スイッチング素子３，４の導通を制御するための制御信号を生成してゲート回路部１１に出力する。また、制御部９は、電源電圧Ｖｓ、回路電流Ｉｓ及びコンデンサ電圧Ｖｄの各検出値に基づいて、スイッチング素子５，６の導通を制御するための制御信号を生成してゲート回路部１２に出力する。

　ゲート回路部１１は、制御部９から出力される制御信号に基づいて、スイッチング素子３，４を駆動するためのゲート信号Ｑ１，Ｑ２を生成して出力する。ゲート信号Ｑ１は、スイッチング素子３の導通状態をオンからオフ、又はオフからオンに制御する信号である。ゲート信号Ｑ２は、スイッチング素子４の導通状態をオンからオフ、又はオフからオンに制御する信号である。

　ゲート回路部１２は、制御部９から出力される制御信号に基づいて、スイッチング素子５，６を駆動するためのゲート信号Ｑ３，Ｑ４を生成して出力する。ゲート信号Ｑ３は、スイッチング素子５の導通状態をオンからオフ、又はオフからオンに制御する信号である。ゲート信号Ｑ４は、スイッチング素子６の導通状態をオンからオフ、又はオフからオンに制御する信号である。

　スイッチング素子３，４，５，６を駆動する際、ゲート信号Ｑ１～Ｑ４は、スイッチング素子３，４，５，６を駆動可能な電圧レベルに変換されて出力される。ゲート回路部１１，１２は、レベルシフト回路などを用いて実現することができる。

　制御部９において、プロセッサ９ａは、演算装置、マイクロプロセッサ、マイクロコンピュータ、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、又はＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）といった演算手段である。メモリ９ｂは、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、フラッシュメモリ、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ　Ｐｒｏｇｒａｍｍａｂｌｅ　ＲＯＭ）、ＥＥＰＲＯＭ（登録商標）（Ｅｌｅｃｔｒｉｃａｌｌｙ　ＥＰＲＯＭ）といった不揮発性又は揮発性の半導体メモリである。

　メモリ９ｂには、制御部９の機能を実行するプログラムが格納されている。プロセッサ９ａは、図示しないアナログディジタル変換器及びディジタルアナログ変換器を含むインタフェースを介して必要な情報を授受し、メモリ９ｂに格納されたプログラムをプロセッサ９ａが実行することにより、所要の処理を行う。プロセッサ９ａによる演算結果は、メモリ９ｂに記憶される。

　図２は、図１に示すゲート回路部１１の内部の構成例を示す図である。ゲート回路部１２は、ゲート回路部１１と同様の構成である。図２において、ゲート回路部１２に対応する構成部の符号は、括弧書きで示している。なお、ゲート回路部１１とゲート回路部１２とでは、一部の回路定数が異なる。両者の差異点については、後述する。以下、ゲート回路部１１について説明する。

　ゲート回路部１１は、図２に示すように、ゲートオン抵抗２２ａ，２２ｂと、ゲートオフ抵抗２３ａ，２３ｂと、抵抗２５ａ，２５ｂと、ダイオード２４ａ，２４ｂと、コンデンサ２６ａ，２６ｂと、ＨＶＩＣ（Ｈｉｇｈ　Ｖｏｌｔａｇｅ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）２１と、を備える。ＨＶＩＣ２１は、制御部９からの入力信号によって、スイッチング素子３，４のゲートを駆動するゲート信号を出力する高耐圧ＩＣである。

　図２の構成において、スイッチング素子３をオフからオンに制御するときは、ゲートオン抵抗２２ａを介してゲートに電荷が供給される。スイッチング素子３をオンからオフに制御するときは、ゲートオフ抵抗２３ａを介してゲートに蓄積された電荷が放電される。ゲートオン及びゲートオフのこの機能、即ち信号伝達経路の切り替えは、一方向性素子であるダイオード２４ａによって実現される。コンデンサ２６ａは、ゲートオン抵抗２２ａ、ゲートオフ抵抗２３ａ及び抵抗２５ａと共にＲＣ回路を構成する。

　また、スイッチング素子４をオフからオンに制御するときは、ゲートオン抵抗２２ｂを介してゲートに電荷が供給される。スイッチング素子４をオンからオフに制御するときは、ゲートオフ抵抗２３ｂを介してゲートに蓄積された電荷が放電される。ゲートオン及びゲートオフのこの機能、即ち信号伝達経路の切り替えは、一方向性素子であるダイオード２４ｂによって実現される。コンデンサ２６ｂは、ゲートオン抵抗２２ｂ、ゲートオフ抵抗２３ｂ及び抵抗２５ｂと共にＲＣ回路を構成する。

　以上のように、実施の形態１におけるゲート回路部１１，１２は、駆動対象のスイッチング素子をゲートオンするゲートオン抵抗と、ゲートオフするゲートオフ抵抗とを個々に有するように構成される。

　次に、実施の形態１に係る直流電源装置１００の基本動作について、図３から図８の図面を参照して説明する。図３は、一般的なＭＯＳＦＥＴに流れる第１の電流経路を示す図である。図４は、一般的なＭＯＳＦＥＴに流れる第２の電流経路を示す図である。図５は、実施の形態１の整流回路１０に流れる第１の電流経路を示す図である。図６は、実施の形態１の整流回路１０に流れる第２の電流経路を示す図である。図７は、実施の形態１の整流回路１０に流れる第３の電流経路を示す図である。図８は、実施の形態１の整流回路１０に流れる第４の電流経路を示す図である。

　図３及び図４において、ＭＯＳＦＥＴには、ソース側が正となるように電圧が印加されている。図３は、ＭＯＳＦＥＴがゲートオフ状態、即ちＭＯＳＦＥＴのゲートソース間に電圧が印加されていない状態を示している。この場合、ＭＯＳＦＥＴには、図３の破線で示されるような、ＭＯＳＦＥＴの寄生ダイオードを経由する電流が流れる。

　また、図４は、ＭＯＳＦＥＴがゲートオン状態、即ちＭＯＳＦＥＴのゲートソース間に電圧が印加されてＭＯＳＦＥＴがオンしている状態を示している。このオン状態において、ＭＯＳＦＥＴのオン抵抗による電圧降下が寄生ダイオードの順方向電圧より低い場合、電流はＭＯＳＦＥＴのトランジスタ部、即ちＭＯＳＦＥＴのチャネルに流れる。この場合、ＭＯＳＦＥＴのオン抵抗による導通損失は、電流がダイオードを流れるときの導通損失よりも小さくなる。このように、ダイオードではなくＭＯＳＦＥＴのトランジスタ部に電流を流すことで導通損失を低減させる技術が「同期整流」である。

　図１で示す回路構成において、ＭＯＳＦＥＴであるスイッチング素子３，４，５，６の全てがゲートオフ状態であれば、整流回路１０は、ＭＯＳＦＥＴの寄生ダイオードを介した全波整流動作となる。全波整流動作の場合、ＭＯＳＦＥＴの代わりにダイオードを使用しても動作が可能である。一方、実施の形態１において、ダイオードをスイッチング素子としているのは、前述した同期整流を行って導通損失を低減させるためである。

　実施の形態１の直流電源装置１００においては、同期整流動作と、スイッチング制御による昇圧動作とを行う。

　図５から図８に示されるように、ゲート回路部１１は、第１のゲート回路であるゲート回路１１ａと、第２のゲート回路であるゲート回路１１ｂとを備える。ゲート回路１１ａはスイッチング素子３を駆動するゲート回路であり、ゲート回路１１ｂはスイッチング素子４を駆動するゲート回路である。図２を参照すると、ＨＶＩＣ２１、ゲートオン抵抗２２ａ、ゲートオフ抵抗２３ａ、抵抗２５ａ、ダイオード２４ａ及びコンデンサ２６ａは、ゲート回路１１ａを構成する。また、ＨＶＩＣ２１、ゲートオン抵抗２２ｂ、ゲートオフ抵抗２３ｂ、抵抗２５ｂ、ダイオード２４ｂ及びコンデンサ２６ｂは、ゲート回路１１ｂを構成する。

　また、ゲート回路部１２は、第３のゲート回路であるゲート回路１２ａと、第４のゲート回路であるゲート回路１２ｂとを備える。ゲート回路１２ａはスイッチング素子５を駆動するゲート回路であり、ゲート回路１２ｂはスイッチング素子６を駆動するゲート回路である。図２を参照すると、ＨＶＩＣ２１、ゲートオン抵抗２２ａ、ゲートオフ抵抗２３ａ、抵抗２５ａ、ダイオード２４ａ及びコンデンサ２６ａは、ゲート回路１２ａを構成する。また、ＨＶＩＣ２１、ゲートオン抵抗２２ｂ、ゲートオフ抵抗２３ｂ、抵抗２５ｂ、ダイオード２４ｂ及びコンデンサ２６ｂは、ゲート回路１２ｂを構成する。

　図５には、電源電圧Ｖｓが正極性のときの全波整流による回路電流Ｉｓが示されている。スイッチング素子３，６はゲートオン状態であり、スイッチング素子４，５はゲートオフ状態である。この状態において、回路電流Ｉｓは、交流電源１、リアクタ２、スイッチング素子３、平滑コンデンサ７、スイッチング素子６、交流電源１の経路で流れる。この全波整流の際、導通損失を低減させるため、スイッチング素子３，６の寄生ダイオードではなくトランジスタ部に電流が流れるように制御を行う。この制御が前述した同期整流である。

　図６には、電源電圧Ｖｓが負極性のときの全波整流による回路電流Ｉｓが示されている。スイッチング素子４，５はゲートオン状態であり、スイッチング素子３，６はゲートオフ状態である。この状態において、回路電流Ｉｓは、交流電源１、スイッチング素子５、平滑コンデンサ７、スイッチング素子４、リアクタ２、交流電源１の経路で流れる。この全波整流においても、導通損失を低減させるため、スイッチング素子４，５の寄生ダイオードではなくトランジスタ部に電流が流れるように同期整流が行われる。

　次に、昇圧動作について説明する。実施の形態１における昇圧動作では、スイッチング素子３，４をあるスイッチング周波数でスイッチング制御することにより、整流回路１０に短絡電流を流し、コンデンサ電圧Ｖｄの昇圧と、力率の改善とを行う。なお、スイッチング素子５，６は、電源周期の半周期ごとにスイッチング制御される。電源周期は、電源電圧Ｖｓの周期である。即ち、スイッチング素子３，４は、スイッチング素子５，６よりも高速にスイッチング制御される。

　図７には、電源電圧Ｖｓが正極性のときのスイッチング動作による回路電流Ｉｓが示されている。スイッチング素子４，６はゲートオン状態であり、スイッチング素子３，５はゲートオフ状態である。この状態において、回路電流Ｉｓは、交流電源１、リアクタ２、スイッチング素子４、スイッチング素子６、交流電源１の経路で流れる。このときの回路電流Ｉｓは、平滑コンデンサ７を経由せずに流れることから「短絡電流」とも呼ばれる。この経路の電流により、リアクタ２にエネルギーが蓄えられる。そして、直後のスイッチング動作によって図５の電流経路に切り替わった際に、リアクタ２に蓄えられたエネルギーが平滑コンデンサ７に放出される。これにより、コンデンサ電圧Ｖｄが昇圧される。

　図８には、電源電圧Ｖｓが負極性のときのスイッチング動作による回路電流Ｉｓが示されている。スイッチング素子３，５はゲートオン状態であり、スイッチング素子４，６はゲートオフ状態である。この状態において、回路電流Ｉｓは、交流電源１、スイッチング素子５、スイッチング素子３、リアクタ２、交流電源１の経路で流れる。このときの回路電流Ｉｓも、「短絡電流」とも呼ばれる。この経路の電流により、リアクタ２にエネルギーが蓄えられる。そして、直後のスイッチング動作によって図６の電流経路に切り替わった際に、リアクタ２に蓄えられたエネルギーが平滑コンデンサ７に放出される。これにより、コンデンサ電圧Ｖｄが昇圧される。

　実施の形態１の直流電源装置１００においては、基本的な動作として、上記の同期整流動作と昇圧動作とが繰り返される。これにより、コンデンサ電圧Ｖｄが昇圧される。

　次に、直流電源装置１００において生じ得るリンギングノイズについて説明する。

　まず、上記では、直流電源装置１００の基本的な動作を説明した。一方、実際の制御では、スイッチング素子３，４，５，６のスイッチング動作を切り替える際に、同一レグのスイッチング素子が同時にターンオンしないようにデッドタイムが設けられている。例えば、スイッチング素子３とスイッチング素子４とが同時にターンオンした場合、これらのスイッチング素子を通じて第１のレグ５０が短絡状態となり、平滑コンデンサ７に蓄えられた電荷が放出されてスイッチング素子３，４に大電流が流れてしまう。この大電流により、スイッチング素子３，４は損傷するおそれがある。デッドタイムは、この種の損傷を防止するために設けられている。スイッチング素子５，６についても、同様な対策が為される。

　図９は、実施の形態１の整流回路１０に流れる第５の電流経路を示す図である。図９には、電源電圧Ｖｓが正極性であり、且つ、スイッチング素子５がターンオフ、スイッチング素子６がターンオンのときに、スイッチング素子３，４を同時にターンオフしたときに流れる回路電流Ｉｓが示されている。スイッチング素子３，４の同時ターンオフは、デッドタイムの期間に生起する。

　図９において、回路電流Ｉｓが流れる電流経路は、図５と同じであるが、スイッチング素子３においては、電流が流れる部位が異なる。具体的に、回路電流Ｉｓは、スイッチング素子３のトランジスタ部を介して流れるのではなく、スイッチング素子３の寄生ダイオードを介して流れる。このように、寄生ダイオードを介する電流経路が利用できるので、同一レグの２つのスイッチング素子であるスイッチング素子３，４を同時にターンオフさせるデッドタイムを設けることができる。

　図１０は、実施の形態１の整流回路１０に流れる第６の電流経路を示す図である。図１０には、電源電圧Ｖｓが負極性であり、且つ、スイッチング素子５がターンオン、スイッチング素子６がターンオフのときに、スイッチング素子３，４を同時にターンオフしたときに流れる回路電流Ｉｓが示されている。電源電圧Ｖｓが負極性のときにおいても、スイッチング素子３，４の同時ターンオフは、デッドタイムの期間に生起する。

　図１０において、回路電流Ｉｓが流れる電流経路は、図６と同じであるが、スイッチング素子４においては、電流が流れる部位が異なる。具体的に、回路電流Ｉｓは、スイッチング素子４のトランジスタ部を介して流れるのではなく、スイッチング素子４の寄生ダイオードを介して流れる。このように、寄生ダイオードを介する電流経路が利用できるので、電源電圧Ｖｓが負極性のときにおいても、同一レグの２つのスイッチング素子であるスイッチング素子３，４を同時にターンオフさせるデッドタイムを設けることができる。

　図１１は、実施の形態１に係る直流電源装置１００における要部の動作波形及び動作状態を示す図である。図１１の横軸は時間を表している。

　図１１には、上述した昇圧動作を電源電圧Ｖｓの半周期ごとに２回実行したときの動作波形が示されている。図１１の上側から順に、電源電圧Ｖｓ、回路電流Ｉｓ、ゲート信号Ｑ１～Ｑ４及び整流回路１０の動作状態が示されている。ゲート信号Ｑ１～Ｑ４においては、各スイッチング素子がオンする期間をハッチングで示している。

　また、整流回路１０の動作状態は、図１１に示されるように、（１）～（６）までの数値で表されている。具体的に、（１）、（２）、（３）、（４）、（５）、（６）は、それぞれ図７、図９、図５、図８、図１０、図６に対応しており、対応する２つの破線に挟まれる期間において、それぞれの動作が実行される。以下の説明では、整流回路１０の動作状態を（１）～（６）の何れかの数値で表す。

　電源電圧Ｖｓが正極性のときの昇圧時の動作状態は、（１）→（２）→（３）→（２）→（１）→（２）→（３）の順で推移する。リンギングノイズは、これらの動作推移中の（２）→（１）の動作推移で発生する。以下、動作状態が（２）→（１）となるときの動作推移を適宜「第１の動作推移」と呼ぶ。

　次に、リンギングノイズの発生原理について説明する。図１２は、実施の形態１の整流回路１０における第１の動作推移によって流れ得るリカバリ電流の経路を示す図である。前述したように第１の動作推移によって、整流回路１０の動作状態は（２）から（１）に推移する。（２）はデッドタイム期間であり、図９に示されるように、回路電流Ｉｓは、スイッチング素子３の寄生ダイオードを介して流れる。この状態から（１）の状態に推移すると、回路電流Ｉｓは、スイッチング素子４に流れ始め、スイッチング素子３の寄生ダイオードは逆回復時間に入る。このとき、図１２に示されるように、平滑コンデンサ７からスイッチング素子３の寄生ダイオードに向かってリカバリ電流が流れる。これにより、スイッチング素子３のドレインソース間電圧Ｖｄｓが急激に上昇し、スイッチング素子３にリンギングが発生する。

　また、電源電圧Ｖｓが負極性のときの昇圧時の動作状態は、（４）→（５）→（６）→（５）→（４）→（５）→（６）の順で推移する。リンギングノイズは、これらの動作推移中の（５）→（４）の動作推移で発生する。以下、動作状態が（５）→（４）となるときの動作推移を適宜「第２の動作推移」と呼ぶ。

　図１３は、実施の形態１の整流回路１０における第２の動作推移によって流れ得るリカバリ電流の経路を示す図である。前述したように第２の動作推移によって、整流回路１０の動作状態は（５）から（４）に推移する。（５）はデッドタイム期間であり、図１０に示されるように、回路電流Ｉｓは、スイッチング素子４の寄生ダイオードを介して流れる。この状態から（４）の状態に推移すると、回路電流Ｉｓは、スイッチング素子３に流れ始め、スイッチング素子４の寄生ダイオードは逆回復時間に入る。このとき、図１３に示されるように、平滑コンデンサ７からスイッチング素子４の寄生ダイオードに向かってリカバリ電流が流れる。これにより、スイッチング素子４のドレインソース間電圧Ｖｄｓが急激に上昇し、スイッチング素子４にリンギングが発生する。

　図１４は、実施の形態１の整流回路１０におけるスイッチング素子３にリンギングが発生したときの要部の波形を示す図である。横軸は時間を表している。図１４の上段部には、スイッチング素子３の昇圧動作時におけるドレインソース間電圧Ｖｄｓ及び回路電流Ｉｓの波形が示されている。また、図１１の下段部には、一点鎖線で挟まれる区間の拡大波形が示されている。

　図１４に示されるように、ドレインソース間電圧Ｖｄｓには、リンギングノイズが表れている。このリンギングノイズは、図１４と図１１との対比から理解できるように、第１の動作推移、即ち動作状態が（２）→（１）となるときに発生している。

　図１４は、昇圧動作を２回繰り返す２回スイッチング時の例であるが、２回よりも速い周期で昇圧動作を繰り返す高速スイッチング時の場合には、２回スイッチングよりも顕著にリンギングノイズの影響が表れる。

　リンギングノイズが発生するのは昇圧時にスイッチングを行う側のスイッチング素子である。実施の形態１の例の場合、スイッチング素子３，４である。従って、スイッチング素子３，４のターンオン時におけるドレインソース間電圧ＶｄｓのｄＶ／ｄｔを下げることにより、リンギングノイズの低減を図ることができる。

　第１の動作推移の場合、スイッチング素子４のターンオン時におけるドレインソース間電圧ＶｄｓのｄＶ／ｄｔを下げることで、スイッチング素子３のドレインソース間電圧Ｖｄｓの急激な上昇を抑制することができる。なお、スイッチング素子３のドレインソース間電圧ＶｄｓのｄＶ／ｄｔを下げることは、スイッチング素子４のターンオン時間をスイッチング素子５，６のターンオン時間よりも長くすることと等価である。

　第２の動作推移、即ち動作状態が（５）→（４）の場合、スイッチング素子３のターンオン時におけるドレインソース間電圧ＶｄｓのｄＶ／ｄｔを下げることで、スイッチング素子４のドレインソース間電圧Ｖｄｓの急激な上昇を抑制することができる。なお、スイッチング素子４のドレインソース間電圧ＶｄｓのｄＶ／ｄｔを下げることは、スイッチング素子３のターンオン時間をスイッチング素子５，６のターンオン時間よりも長くすることと等価である。

　スイッチング素子３，４のターンオン時間のそれぞれをスイッチング素子５，６のターンオン時間よりも長くするため、実施の形態１では、ゲート回路部１１及びゲート回路部１２における一部の回路定数を異ならせる。具体的には、以下の通りである。

　まず、スイッチング素子３のターンオン時間をスイッチング素子５，６のターンオン時間よりも長くするため、ゲート回路１１ａのゲートオン抵抗２２ａは、ゲート回路１２ａのゲートオン抵抗２２ａ及びゲート回路１２ｂのゲートオン抵抗２２ｂよりも抵抗値の大きいものを使用する。同様に、スイッチング素子４のターンオン時間をスイッチング素子５，６のターンオン時間よりも長くするため、ゲート回路１１ｂのゲートオン抵抗２２ｂは、ゲート回路１２ａのゲートオン抵抗２２ａ及びゲート回路１２ｂのゲートオン抵抗２２ｂよりも抵抗値の大きいものを使用する。

　ここで、ゲート回路１１ａのゲートオン抵抗２２ａの抵抗値をＲａ、ゲート回路１１ｂのゲートオン抵抗２２ｂの抵抗値をＲｂ、ゲート回路１２ａのゲートオン抵抗２２ａの抵抗値をＲａ’、ゲート回路１２ｂのゲートオン抵抗２２ｂの抵抗値をＲｂ’とする。このように置くと、これらのＲａ，Ｒａ’，Ｒｂ，Ｒｂ’の間には、Ｒａ＞Ｒａ’、Ｒａ＞Ｒｂ’、Ｒｂ＞Ｒａ’、Ｒｂ＞Ｒｂ’の関係が成立する。

　以上のように設定することにより、昇圧時にスイッチングを行う側のスイッチング素子、即ち高速スイッチングを行うスイッチング素子の側に発生するリンギングノイズの低減を実現することが可能となる。

　以上説明したように、実施の形態１に係る直流電源装置は、第１から第４のスイッチング素子がブリッジ接続された整流回路と、第１及び第２のスイッチング素子を駆動する第１のゲート回路部と、第３及び第４のスイッチング素子を駆動する第２のゲート回路部と、を備える。第１のスイッチング素子と第２のスイッチング素子との接続点はリアクタを介して交流電源に接続され、第３のスイッチング素子と第４のスイッチング素子との接続点はリアクタを介さずに交流電源に接続される。第１のゲート回路部が第１のスイッチング素子をターンオンする時間は、第２のゲート回路部が第３及び第４のスイッチング素子をターンオンする時間よりも長くなるように設定される。また、第１のゲート回路部が第２のスイッチング素子をターンオンする時間は、第２のゲート回路部が第３及び第４のスイッチング素子をターンオンする時間よりも長くなるように設定される。これにより、リカバリ電流によって第１及び第２のスイッチング素子に生じ得るリンギングノイズを抑制することができる。

　なお、実施の形態１では、スイッチング素子３，４の接続点１４がリアクタ２を介して交流電源１に接続され、スイッチング素子５，６の接続点１５がリアクタ２を介さずに交流電源１に接続される構成としているが、これに限定されない。スイッチング素子３，４の接続点１４がリアクタ２を介さずに交流電源１に接続され、スイッチング素子５，６の接続点１５がリアクタ２を介して交流電源１に接続されるように構成してもよい。なお、この構成の場合、スイッチング素子５，６は、スイッチング素子３，４よりも高速にスイッチング制御される。

実施の形態２．
　図１５は、実施の形態２に係る冷凍サイクル装置２００の構成例を示す図である。図１５に示す実施の形態２に係る冷凍サイクル装置２００は、実施の形態１で説明した直流電源装置１００と、直流電源装置１００に接続されるインバータ３０と、を備える。冷凍サイクル装置２００は、電動機４０を有する圧縮機４１、四方弁４２、室外熱交換器４３、膨張弁４４、室内熱交換器４５が冷媒配管４６を介して取り付けられた冷凍サイクル１５０を有して構成されている。電動機４０は、インバータ３０によって駆動される。

　圧縮機４１の内部には、冷媒を圧縮する圧縮機構４７と、これを動作させる電動機４０とが設けられている。これにより、圧縮機４１から室外熱交換器４３と室内熱交換器４５との間を冷媒が循環することで冷暖房などを行う冷凍サイクル１５０が構成される。なお、図１５に示す冷凍サイクル１５０は、空気調和機、冷蔵庫及び冷凍庫といった冷凍サイクルを備える機器に適用可能である。

　実施の形態２に係る冷凍サイクル装置２００は、実施の形態１で説明した直流電源装置１００を備える。前述したように、実施の形態１に係る直流電源装置１００は、リカバリ電流によって生じ得るリンギングノイズを抑制することができる。これにより、実施の形態２に係る冷凍サイクル装置２００を、例えば空気調和機及び冷蔵庫に適用した場合、これらの製品から放射される放射ノイズを従来よりも小さくできるという効果が得られる。また、放射ノイズを従来よりも小さくできるので、放射ノイズの許容値に対するマージンの確保が容易になるという効果が得られる。

　以上の実施の形態に示した構成は、一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。

　１　交流電源、２　リアクタ、３，４，５，６　スイッチング素子、７　平滑コンデンサ、８　負荷、９　制御部、９ａ　プロセッサ、９ｂ　メモリ、１０　整流回路、１１，１２　ゲート回路部、１１ａ，１１ｂ，１２ａ，１２ｂ　ゲート回路、１４，１５　接続点、２１　ＨＶＩＣ、２２ａ，２２ｂ　ゲートオン抵抗、２３ａ，２３ｂ　ゲートオフ抵抗、２４ａ，２４ｂ　ダイオード、２５ａ，２５ｂ　抵抗、２６ａ，２６ｂ　コンデンサ、３０　インバータ、４０　電動機、４１　圧縮機、４２　四方弁、４３　室外熱交換器、４４　膨張弁、４５　室内熱交換器、４６　冷媒配管、４７　圧縮機構、５０　第１のレグ、５２　第２のレグ、１００　直流電源装置、１５０　冷凍サイクル、２００　冷凍サイクル装置。

Claims (6)

1. 　第１から第４のスイッチング素子がブリッジ接続された整流回路と、
   　交流電源と前記整流回路との間に接続されるリアクタと、
   　前記第１及び第２のスイッチング素子を駆動する第１のゲート回路部と、
   　前記第３及び第４のスイッチング素子を駆動する第２のゲート回路部と、
   　を備え、
   　前記第１のスイッチング素子と前記第２のスイッチング素子との接続点は前記リアクタを介して前記交流電源に接続され、
   　前記第３のスイッチング素子と前記第４のスイッチング素子との接続点は前記リアクタを介さずに前記交流電源に接続され、
   　前記第１のゲート回路部が前記第１のスイッチング素子をターンオンする時間は、前記第２のゲート回路部が前記第３及び第４のスイッチング素子をターンオンする時間よりも長く、
   　前記第１のゲート回路部が前記第２のスイッチング素子をターンオンする時間は、前記第２のゲート回路部が前記第３及び第４のスイッチング素子をターンオンする時間よりも長い
   　直流電源装置。
2. 　前記第１及び第２のスイッチング素子は、前記第３及び第４のスイッチング素子よりも高速にスイッチング制御される
   　請求項１に記載の直流電源装置。
3. 　第１のゲート回路部は、前記第１のスイッチング素子を駆動する第１のゲート回路と、前記第２のスイッチング素子を駆動する第２のゲート回路とを有し、
   　第２のゲート回路部は、前記第３のスイッチング素子を駆動する第３のゲート回路と、前記第４のスイッチング素子を駆動する第４のゲート回路とを有し、
   　前記第１から第４のゲート回路のそれぞれは、駆動対象のスイッチング素子をゲートオンするゲートオン抵抗と、ゲートオフするゲートオフ抵抗とを個々に有し、
   　前記第１のゲート回路の前記ゲートオン抵抗は、前記第３及び第４のゲート回路の前記ゲートオン抵抗よりも抵抗値が大きく、
   　前記第２のゲート回路の前記ゲートオン抵抗は、前記第３及び第４のゲート回路の前記ゲートオン抵抗よりも抵抗値が大きい
   　請求項１又は２に記載の直流電源装置。
4. 　請求項１から３の何れか１項に記載の直流電源装置と、
   　前記直流電源装置に接続されるインバータと、
   　前記インバータによって駆動される電動機を有する圧縮機と、
   　を備える冷凍サイクル装置。
5. 　請求項４に記載の冷凍サイクル装置を備える空気調和機。
6. 　請求項４に記載の冷凍サイクル装置を備える冷蔵庫。

Images